DE102016012584A1 - Oben gepinnte SOT-MRAM-Architektur mit In-Stack-Wähler - Google Patents

Oben gepinnte SOT-MRAM-Architektur mit In-Stack-Wähler Download PDF

Info

Publication number
DE102016012584A1
DE102016012584A1 DE102016012584.5A DE102016012584A DE102016012584A1 DE 102016012584 A1 DE102016012584 A1 DE 102016012584A1 DE 102016012584 A DE102016012584 A DE 102016012584A DE 102016012584 A1 DE102016012584 A1 DE 102016012584A1
Authority
DE
Germany
Prior art keywords
leads
memory cell
lead
disposed
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE102016012584.5A
Other languages
English (en)
Inventor
Patrick M. Braganca
Lei Wan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HGST Netherlands BV
Original Assignee
HGST Netherlands BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HGST Netherlands BV filed Critical HGST Netherlands BV
Publication of DE102016012584A1 publication Critical patent/DE102016012584A1/de
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

Ausführungsformen der vorliegenden Offenbarung betreffen allgemein Datenspeicherungs- und Computerspeichersysteme und insbesondere eine SOT-MRAM-Zellen- und -Chiparchitektur. Die SOT-MRAM-Chiparchitektur weist ein Speicherzellenfeld mit mehreren ersten Zuleitungen, mehreren zweiten Zuleitungen und mehreren Speicherzellen auf. Jede Speicherzelle von den mehreren Speicherzellen weist einen MTJ und ein Wählerelement auf. Diese SOT-MRAM-Zellen machen es überflüssig, hohe Ströme durch die Sperrschicht der MTJ zu leiten, und das Wählerelement macht die großen Transistoren überflüssig, die gewöhnlich benötigt werden, um eine einzige Speicherzelle auszuwählen, ohne benachbarte Speicherzellen zu stören.

Description

  • HINTERGRUND DER OFFENBARUNG
  • Gebiet der Offenbarung
  • Ausführungsformen der vorliegenden Offenbarung betreffen allgemein Datenspeicherungs- und Computerspeichersysteme und insbesondere eine Magnetoresistive-Spin-Bahn-Drehmoment-Direktzugriffsspeicher(SOT-MRAM)-Zellen- und Chiparchitektur.
  • Beschreibung der verwandten Technik
  • Das Herz eines Computers ist eine magnetische Aufzeichnungsvorrichtung, die typischerweise ein rotierendes magnetisches Medium oder eine Halbleitermedienvorrichtung aufweist. Heute existiert eine Anzahl verschiedener Speichertechnologien zum Speichern von Informationen zur Verwendung in einem Computersystem. Diese verschiedenen Speichertechnologien können allgemein in zwei Hauptkategorien unterteilt werden: flüchtige Speicher und nicht flüchtige Speicher. Flüchtige Speicher können sich allgemein auf Computerspeichertypen beziehen, welche Strom benötigen, um gespeicherte Daten zu halten. Nicht flüchtige Speicher können sich andererseits allgemein auf Computerspeichertypen beziehen, die keinen Strom benötigen, um gespeicherte Daten zu halten. Beispiele eines flüchtigen Speichers können bestimmte Typen eines Direktzugriffsspeichers (RAMs) in der Art eines dynamischen RAMs (DRAMs) und eines statischen RAMs (SRAMs) umfassen. Beispiele eines nicht flüchtigen Speichers können einen Nurlesespeicher (ROM), einen magnetoresistiven RAM (MRAM) und einen Flash-Speicher in der Art eines NOR- und NAND-Flash usw. umfassen.
  • In den letzten Jahren ist ein Bedarf an Vorrichtungen höherer Dichte aufgetreten, die verhältnismäßig niedrige Kosten pro Bit behalten, welche in Speicherungs- und Speicheranwendungen hoher Kapazität zu verwenden sind. Heutzutage sind die Speichertechnologien, welche die Computerindustrie allgemein dominieren, DRAM und NAND-Flash, diese Speichertechnologien können jedoch nicht in der Lage sein, dem heutigen und künftigen Kapazitätsbedarf von Computersystemen der nächsten Generation zu entsprechen.
  • Kürzlich hat eine Anzahl neu auftretender Technologien zunehmende Aufmerksamkeit als mögliche Kandidaten für einen Speicher der nächsten Generation erregt. Eine solche Speichertechnologie ist der magnetoresistive Direktzugriffsspeicher (MRAM). MRAM bietet eine kurze Zugriffszeit, eine nahezu unbegrenzte Lese-/Schreibbeständigkeit, Strahlungshärte und eine hohe Speicherdichte. Anders als herkömmliche RAM-Chiptechnologien werden MRAM-Daten nicht als elektrische Ladung gespeichert, sondern es werden dabei stattdessen Datenbits unter Verwendung des magnetischen Polarisationszustands magnetischer Elemente gespeichert. Die Elemente bestehen aus zwei magnetisch polarisierten Schichten, die jeweils ein magnetisches Polarisationsfeld aufrechterhalten können, welche durch eine dünne Isolierschicht getrennt sind, wodurch insgesamt eine magnetische Tunnelübergangs(MTJ)-Struktur gebildet wird. MRAM-Zellen, die MTJ-Speicherelemente aufweisen, können für eine Innerebenen- oder senkrechte Magnetisierung der MTJ-Schichtstruktur in Bezug auf die Filmoberfläche ausgelegt werden. Eine der beiden Schichten (als feste oder Referenzschicht bezeichnet) hat eine feste Magnetisierung und ist auf eine bestimmte Polarität gesetzt, beispielsweise durch Koppeln der Schicht mit einem Antiferromagnet, und die Polarisierung der zweiten Schicht (als freie Schicht bezeichnet) kann sich unter dem Einfluss eines externen Schreibmechanismus in der Art eines starken Magnetfelds oder eines spinpolarisierten elektrischen Stroms (der in einer als Spin-Drehmoment-Übertragungs- oder STT-MRAM bekannten MRAM-Form verwendet wird) frei drehen.
  • Die MTJ-Speicherelemente in STT-MRAM-Vorrichtungen leiden jedoch an Abnutzungseffekten durch das Treiben einer ausreichenden Strommenge für das Schalten durch den MTJ, einschließlich durch die Sperrschicht. Typischerweise ist eine große Strommenge für das Schalten des Zustands der Zelle erforderlich. Im Laufe der Zeit bricht die Sperrschicht infolge der hohen Strommenge zusammen, wodurch der MTJ nutzlos wird. Zusätzlich kann es bei STT-MRAM-Vorrichtungen schwierig sein, ein einziges MTJ-Element zu isolieren, ohne benachbarte MTJ-Elemente zu stören, und kann ein großer Transistor in der Art eines komplementären Metall-Oxid-Halbleiter(CMOS)-Transistors in der Vorrichtung erforderlich sein, um ein einzelnes MTJ-Element auszuwählen.
  • Daher besteht auf dem Fachgebiet ein Bedarf an einer verbesserten MRAM-Vorrichtung.
  • KURZFASSUNG
  • Ausführungsformen der vorliegenden Offenbarung betreffen allgemein Datenspeicherungs- und Computerspeichersysteme und insbesondere eine SOT-MRAM-Zellen- und -Chiparchitektur. Die SOT-MRAM-Chiparchitektur weist ein Speicherzellenfeld mit mehreren ersten Zuleitungen, mehreren zweiten Zuleitungen und mehreren Speicherzellen auf. Jede Speicherzelle von den mehreren Speicherzellen weist einen MTJ und ein Wählerelement auf. Diese SOT-MRAM-Zellen machen es überflüssig, hohe Ströme durch die Sperrschicht der MTJ zu leiten, und das Wählerelement macht die großen Transistoren überflüssig, die gewöhnlich benötigt werden, um eine einzige Speicherzelle auszuwählen, ohne benachbarte Speicherzellen zu stören.
  • Gemäß einer Ausführungsform weist eine Speicherzelle einen MTJ und ein auf dem MTJ angeordnetes Wählerelement auf.
  • Gemäß einer anderen Ausführungsform weist ein Speicherzellenfeld mehrere erste Zuleitungen, mehrere zweite Zuleitungen und mehrere zwischen den mehreren ersten Zuleitungen und den mehreren zweiten Zuleitungen angeordnete Speicherzellen auf. Jede Speicherzelle von den mehreren Speicherzellen weist einen MTJ und ein auf dem MTJ angeordnetes Wählerelement auf.
  • Gemäß einer anderen Ausführungsform weist ein SOT-MRAM ein Speicherzellenfeld mit mehreren ersten Zuleitungen, mehreren zweiten Zuleitungen und mehreren zwischen den mehreren ersten Zuleitungen und den mehreren zweiten Zuleitungen angeordneten Speicherzellen auf. Jede Speicherzelle von den mehreren Speicherzellen weist einen MTJ und ein auf dem MTJ angeordnetes Wählerelement auf.
  • KURZBESCHREIBUNG DER ZEICHNUNG
  • Um die vorstehend erwähnten Merkmale der vorliegenden Offenbarung detailliert verstehen zu können, wird eine eingehendere Beschreibung der vorstehend kurz zusammengefassten Offenbarung mit Bezug auf Ausführungsformen gegeben, von denen einige in der anliegenden Zeichnung dargestellt sind. Es ist jedoch zu verstehen, dass die anliegende Zeichnung nur typische Ausführungsformen dieser Offenbarung zeigt und daher nicht als ihren Schutzumfang einschränkend auszulegen ist, so dass sich die Offenbarung auf andere ebenso wirksame Ausführungsformen beziehen kann. Es zeigen:
  • 1 ein schematisches Diagramm eines Speicherzellenfelds gemäß einer hier beschriebenen Ausführungsform,
  • 2 eine schematische perspektivische Ansicht des Speicherzellenfelds gemäß einer hier beschriebenen Ausführungsform,
  • 3 eine seitliche Schnittansicht einer ersten Zuleitung, einer zweiten Zuleitung und einer Speicherzelle entlang einer in 2 dargestellten Linie III-III gemäß einer hier beschriebenen Ausführungsform,
  • 4 eine seitliche Schnittansicht der ersten Zuleitung, der zweiten Zuleitung und der Speicherzelle entlang der in 2 dargestellten Linie III-III gemäß einer hier beschriebenen Ausführungsform,
  • 5 eine seitliche Schnittansicht der ersten Zuleitung, der zweiten Zuleitung und der Speicherzelle entlang der in 2 dargestellten Linie III-III gemäß einer hier beschriebenen Ausführungsform,
  • 6 eine seitliche Schnittansicht eines Wählerelements gemäß einer hier beschriebenen Ausführungsform und
  • 7 eine seitliche Schnittansicht eines Wählerelements gemäß einer anderen hier beschriebenen Ausführungsform.
  • Zum Erleichtern des Verständnisses wurden, sofern möglich, identische Bezugszahlen verwendet, um identische Elemente zu bezeichnen, welche den Figuren gemeinsam sind. Es wird erwartet, dass gemäß einer Ausführungsform offenbarte Elemente vorteilhaft und ohne spezifische Erwägung in anderen Ausführungsformen verwendet werden können.
  • DETAILLIERTE BESCHEIBUNG
  • Nachfolgend wird auf Ausführungsformen der Offenbarung Bezug genommen. Es ist jedoch zu verstehen, dass die Offenbarung nicht auf spezifische beschriebene Ausführungsformen beschränkt ist. Stattdessen wird erwartet, dass jede beliebige Kombination der folgenden Merkmale und Elemente, ob sie sich auf verschiedene Ausführungsformen beziehen oder nicht, die Offenbarung implementiert und verwirklicht. Wenngleich Ausführungsformen der Offenbarung Vorteile gegenüber anderen möglichen Lösungen und/oder gegenüber dem Stand der Technik erreichen können, wird die Offenbarung ferner nicht dadurch beschränkt, ob ein bestimmter Vorteil durch eine gegebene Ausführungsform erreicht wird oder nicht. Demgemäß dienen die folgenden Aspekte, Merkmale, Ausführungsformen und Vorteile lediglich der Erläuterung und werden nicht als Elemente oder Einschränkungen der anliegenden Ansprüche angesehen, es sei denn, wo dies in einem oder mehreren Ansprüchen explizit erwähnt wird. Ebenso sollte ein Bezug auf ”die Offenbarung” nicht als eine Verallgemeinerung eines hier offenbarten Erfindungsgegenstands ausgelegt werden und nicht als ein Element oder eine Einschränkung der anliegenden Ansprüche ausgelegt werden, es sei denn, wo dies in einem oder mehreren Ansprüchen explizit erwähnt wird.
  • Ausführungsformen der vorliegenden Offenbarung betreffen allgemein Datenspeicherungs- und Computerspeichersysteme und insbesondere eine SOT-MRAM-Zellen- und -Chiparchitektur. Die SOT-MRAM-Chiparchitektur weist ein Speicherzellenfeld mit mehreren ersten Zuleitungen, mehreren zweiten Zuleitungen und mehreren Speicherzellen auf. Jede Speicherzelle von den mehreren Speicherzellen weist einen MTJ und ein Wählerelement auf. Diese SOT-MRAM-Zellen machen es überflüssig, hohe Ströme durch die Sperrschicht der MTJ zu leiten, und das Wählerelement macht die großen Transistoren überflüssig, die gewöhnlich benötigt werden, um eine einzige Speicherzelle auszuwählen, ohne benachbarte Speicherzellen zu stören.
  • 1 ist ein schematisches Diagramm eines Speicherzellenfelds 100 gemäß einer hier beschriebenen Ausführungsform. Das Speicherzellenfeld 100 kann ein Abschnitt einer SOT-MRAM-Zellen- und -Chiparchitektur sein. Das Speicherzellenfeld 100 kann mehrere erste Zuleitungen 104, mehrere zweite Zuleitungen 106 und mehrere Speicherzellen 102 aufweisen. Die mehreren ersten Zuleitungen 104 können im Wesentlichen parallel zueinander sein, die mehreren zweiten Zuleitungen 106 können im Wesentlichen parallel zueinander sein, und jede erste Zuleitung 104 kann im Wesentlichen senkrecht zu jeder zweiten Zuleitung 106 sein. Die mehreren ersten Zuleitungen 104 können über den mehreren zweiten Zuleitungen 106 angeordnet sein, und jede Speicherzelle 102 kann zwischen einer ersten Zuleitung 104 und einer zweiten Zuleitung 106 angeordnet sein. Die mehreren ersten Zuleitungen 104 können Bitleitungen sein, und die mehreren zweiten Zuleitungen 106 können Wortleitungen sein. Vier erste Zuleitungen 104 und vier zweite Zuleitungen 106 sind in 1 dargestellt, das Speicherzellenfeld 100 kann jedoch mehr als vier erste Zuleitungen 104 und zweite Zuleitungen 106 aufweisen.
  • 2 ist eine schematische perspektivische Ansicht des Speicherzellenfelds 100 gemäß einer hier beschriebenen Ausführungsform. Wie in 2 dargestellt ist, sind die mehreren ersten Zuleitungen 104 über den mehreren zweiten Zuleitungen 106 angeordnet und sind die mehreren ersten Zuleitungen 104 im Wesentlichen senkrecht zu den mehreren zweiten Zuleitungen 106. Jede Speicherzelle 102 der mehreren Speicherzellen 102 ist zwischen einer ersten Zuleitung 104 und einer zweiten Zuleitung 106 an einer Stelle angeordnet, an der sich die erste Zuleitung 104 und die zweite Zuleitung 106 kreuzen oder schneiden. Jede Speicherzelle 102 kann in Kontakt mit einer ersten Zuleitung 104 und einer zweiten Zuleitung 106 stehen.
  • 3 ist eine seitliche Schnittansicht einer ersten Zuleitung 104 von den mehreren ersten Zuleitungen 104, einer zweiten Zuleitung 106 von den mehreren zweiten Zuleitungen 106 und einer Speicherzelle 102 von den mehreren Speicherzellen 102 entlang einer in 2 dargestellten Linie III-III gemäß einer hier beschriebenen Ausführungsform. Wie in 3 dargestellt ist, kann die Speicherzelle 102 auf der zweiten Zuleitung 106 angeordnet sein und in Kontakt damit stehen und kann die erste Zuleitung 104 auf der Speicherzelle 102 angeordnet sein und in Kontakt damit stehen. Die zweite Zuleitung 106 kann aus einem Material mit einer hohen Spin-Bahn-Kopplungsstärke bestehen, wie Pt, Ta, W, Hf, Ir, CuBi, CuIr oder AuW. Materialien mit einer hohen Spin-Bahn-Kopplungsstärke können einen hohen spezifischen elektrischen Widerstand aufweisen, beispielsweise von etwa 150 μΩcm bis etwa 250 μΩcm. Der spezifische elektrische Widerstand des Materials mit der hohen Spin-Bahn-Kopplungsstärke ist typischerweise viel höher als der spezifische elektrische Widerstand leitender Metalle in der Art von Cu. Die Speicherzelle 102 kann einen MTJ 310 mit einer freien Schicht 302, einer Sperrschicht 304, einer Referenzschicht 306 und einer Abdeckungsschicht 308 aufweisen. Die freie Schicht 302 kann auf der zweiten Zuleitung 106 und in Kontakt damit angeordnet sein. Die freie Schicht 302 kann ihre magnetische Polarisierung entweder in der Filmebene oder senkrecht zur Filmebene aufweisen und eines von Ni, Fe, Co, B, Ge, Mn und/oder Legierungen von Ni, Fe, Co, B, Ge oder Mn und/oder Kombinationen und Mischungen davon, wie NiFe, CoFe oder CoFeB, umfassen. Die Sperrschicht 304 kann aus einem nicht magnetischen Metall wie Cu oder Ag oder einem isolierenden Material wie Aluminiumoxid, MgO oder HfO bestehen. Die Referenzschicht 306 kann ihre magnetische Polarisierung auch entweder in der Filmebene oder senkrecht zur Filmebene aufweisen und eines von Ni, Fe, Co, B, Ge, Mn und/oder Legierungen von Ni, Fe, Co, B, Ge oder Mn und/oder Kombinationen und Mischungen davon, wie NiFe, CoFe oder CoFeB, und/oder Co/Pt-, Co/Pd- oder Co/Ni-Übergitter umfassen. Die Abdeckungsschicht 308 kann aus einem nicht magnetischen Metall wie Cu, Ru, Ta, Au oder Al bestehen.
  • Ein Wählerelement 312 kann sich auf dem MTJ 310 und in Kontakt damit befinden. Das Wählerelement 312 kann eine Diode oder eine andere ähnliche nicht lineare Vorrichtung sein, die eine asymmetrische Leitfähigkeit aufweist (d. h. einen geringen Widerstandswert für den Strom in einer Richtung und einen hohen Widerstandswert in der anderen). Gemäß einer Ausführungsform ist der Wähler 312 eine p-n-Übergangs-Halbleiterdiode. Wie in 6 dargestellt ist, kann der Wähler 312 eine Halbleiterdiode mit einem p-Gebiet 602, einem n-Gebiet 606 und einem p-n-Übergang 604 sein. Das p-Gebiet 602 kann ein mit p-Dotierungsstoffen in der Art von Bor dotiertes Halbleitermaterial sein, und das n-Gebiet 606 kann ein mit n-Dotierungsstoffen in der Art von Phosphor dotiertes Halbleitermaterial sein. Gemäß einer anderen Ausführungsform kann der Wähler 312 eine Metall-Halbleiter-Schottky-Diode sein. Wie in 7 dargestellt ist, kann der Wähler eine Diode mit einer Metallschicht 702 und einer Halbleiterschicht 704 sein. Die Metallschicht 702 kann Materialien in der Art von Au und Al umfassen, und die Halbleiterschicht 704 kann aus einem n-Material bestehen. Die Abdeckungsschicht 308 kann auch als eine Abstandsschicht dienen, welche den Wähler 312 vom MTJ-Element 310 trennt. Die erste Zuleitung 104 kann sich auf dem Wähler 312 und in Kontakt damit befinden. Die erste Zuleitung 104 kann aus einem leitfähigen Material in der Art von Cu oder Aluminium bestehen. Die erste Zuleitung 104 kann einen niedrigeren spezifischen elektrischen Widerstand aufweisen als die zweite Zuleitung 106.
  • Während des Betriebs kann das Schreiben durch einen Halbwählmechanismus geschehen, welcher eine Kombination aus dem Fließenlassen eines Stroms entlang der zweiten Zuleitung 106 und dem Anlegen einer Spannung an die erste Zuleitung 104 aufweist, wie in 4 dargestellt ist. Spin-Bahn-Drehmomente (SOT) können von Spin-Hall- oder Rashba-Effekten ausgehen, welche durch den entlang der zweiten Zuleitung 106 fließenden Strom erzeugt werden. Das Fließenlassen des Stroms entlang der zweiten Zuleitung 106 genügt nicht, um den Zustand der Speicherzelle 102 umzuschalten. Gemäß einer Ausführungsform ist der entlang der zweiten Zuleitung 106 fließende Strom halb so groß wie ein Strom, der das Schalten der Speicherzelle 102 bewirken würde. Zum Auswählen einer bestimmten Speicherzelle 102 für den Schreibvorgang wird eine Spannung an die erste Zuleitung 104 an der bestimmten Speicherzelle 102 angelegt, um einen spannungsgesteuerten magnetischen Anisotropie(VCMA)-Effekt zu erzeugen. Der VCMA-Effekt kann in Bezug auf die durch das elektrische Feld induzierte Änderung der Belegung von Atomorbitalen an der Grenzfläche im MTJ der Speicherzelle 102 erklärt werden, welche in Zusammenhang mit der Spin-Bahn-Wechselwirkung zu einer Änderung der Anisotropie führt. Beispielsweise erhöht eine Verringerung der Elektronendichte an der Grenzfläche die senkreche Anisotropie. Weil diese magnetoelektrische Kopplung nicht beanspruchungsvermittelt ist, ist sie nicht durch die Beständigkeit begrenzt, wodurch sie mit logischen und Speicheranwendungen kompatibel wird. Durch die Kombination von SOT und VCMA wird die bestimmte Speicherzelle 102 für einen Schreibvorgang ausgewählt. Hier wird der Widerstand der Sperrschicht 304 so abgestimmt, dass er groß genug ist, damit der zwischen der ersten Zuleitung 104 und der zweiten Zuleitung 106 durch die Sperrschicht 304 fließende Strom verhältnismäßig gering ist und die freie Schicht 302 vor einer Prozessbeschädigung geschützt ist, weil sich die freie Schicht 302 am Boden des Stapels befindet.
  • Gemäß einer anderen Ausführungsform kann der Widerstand der Sperrschicht 304 klein genug gemacht werden, damit der Strom über den MTJ einer bestimmten Speicherzelle 102 halb so groß ist wie der Strom, welcher das Schalten der Speicherzelle 102 bewirken würde. Hier wählt eine Kombination von SOT und einer direkten Spindrehmomentübertragung vom Strom die bestimmte Speicherzelle 102 für einen Schreibvorgang aus.
  • Herkömmlich werden mehrere Transistoren in der Art von CMOS-Transistoren elektrisch mit der zweiten Zuleitung gekoppelt, um eine bestimmte Speicherzelle für einen Lesevorgang auszuwählen. Weil ein Strom entlang der zweiten Zuleitung 106 fließt, können die Transistoren gegeneinander kurzgeschlossen werden, was zu Kriechwegen zu anderen Speicherzellen und zu einer verschlechterten Funktionsweise führt. Zum Verringern oder Beseitigen von Kriechwegen werden die CMOS-Transistoren in jeder Speicherzelle 102 durch das Wählerelement 312 ersetzt. Während eines Lesevorgangs kann die zweite Zuleitung 106 an Masse gelegt oder vorgespannt werden und wird eine Spannung an die erste Zuleitung 104 angelegt, wie in 5 dargestellt ist. Die Polarität der Spannung wird so gewählt, dass ein Strom in einer Richtung von der zweiten Zuleitung 106 zur ersten Zuleitung 104 fließen kann (d. h. der Wähler 312 befindet sich im Zustand hoher Leitfähigkeit). Das Wählerelement 312 ermöglicht das Hindurchfließen des Stroms in einer Richtung. Demgemäß verhindert das Wählerelement 312 in benachbarten Speicherzellen 102, dass der Strom von der ersten Zuleitung 104 zur zweiten Zuleitung 106 fließt. Dadurch werden Kriechwege verringert oder beseitigt.
  • Zusammenfassend sei bemerkt, dass eine SOT-MRAM-Zellen- und -Chiparchitektur offenbart wurde, die ein Speicherfeld aufweist. Das Speicherfeld weist mehrere erste Zuleitungen, mehrere zweite Zuleitungen und mehrere Speicherzellen auf. Jede Speicherzelle weist einen MTJ und ein Wählerelement auf. Die zweiten Zuleitungen können aus einem Material mit einer hohen Spin-Bahn-Kopplungsstärke bestehen, das ein SOT erzeugt, wenn ein Strom entlang der zweiten Zuleitung fließt. Der MTJ kann eine freie Schicht aufweisen, die auf der zweiten Zuleitung angeordnet ist und in Kontakt damit steht. Weil die freie Schicht am Boden des MTJ angeordnet ist, ist sie vor einer Prozessbeschädigung geschützt. Das Wählerelement in jeder Speicherzelle kann verwendet werden, um die Verwendung großer Transistoren zur Auswahl von Speicherzellen für einen Lesevorgang zu vermeiden. Der Wähler kann auch Kriechwege verhindern, was zu Verbesserungen der Funktionsweise der SOT-MRAM-Zellen- und -Chiparchitektur führt.
  • Wenngleich sich das vorstehend Erwähnte auf Ausführungsformen der Offenbarung bezieht, können andere und weitere Ausführungsformen entwickelt werden, ohne von ihrem grundlegenden Schutzumfang abzuweichen, wobei der Schutzumfang durch die folgenden Ansprüche bestimmt ist.

Claims (20)

  1. Speicherzelle, welche Folgendes umfasst: einen magnetischen Tunnelübergang und ein Wählerelement, das auf dem magnetischen Tunnelübergang angeordnet ist.
  2. Speicherzelle nach Anspruch 1, wobei der magnetische Tunnelübergang Folgendes umfasst: eine ferromagnetische freie Schicht, eine Sperrschicht, die auf der ferromagnetischen freien Schicht angeordnet ist und in Kontakt damit steht, eine ferromagnetische Referenzschicht, die auf der Sperrschicht angeordnet ist und in Kontakt damit steht, und eine Abdeckungsschicht, die auf der ferromagnetischen Referenzschicht angeordnet ist und in Kontakt damit steht, wobei der Wähler auf der Abdeckungsschicht angeordnet ist und in Kontakt damit steht.
  3. Speicherzelle nach Anspruch 2, wobei die ferromagnetische freie Schicht eine magnetische Polarisierung in einer Filmebene oder senkrecht zur Filmebene aufweist.
  4. Speicherzelle nach Anspruch 2, wobei die ferromagnetische Referenzschicht eine magnetische Polarisierung in einer Filmebene oder senkrecht zur Filmebene aufweist.
  5. Speicherzelle nach Anspruch 1, wobei das Wählerelement eine Schottky-Diode mit einer Metallschicht und einer Halbleiterschicht ist.
  6. Speicherzelle nach Anspruch 1, wobei das Wählerelement eine Halbleiterdiode mit einem p-n-Übergang ist.
  7. Speicherzellenfeld, welches Folgendes umfasst: mehrere erste Zuleitungen, mehrere zweite Zuleitungen und mehrere Speicherzellen, die zwischen den mehreren ersten Zuleitungen und den mehreren zweiten Zuleitungen angeordnet sind, wobei jede Speicherzelle von den mehreren Speicherzellen Folgendes umfasst: einen magnetischen Tunnelübergang und ein Wählerelement, das auf dem magnetischen Tunnelübergang angeordnet ist.
  8. Speicherzellenfeld nach Anspruch 7, wobei jede Speicherzelle von den mehreren Speicherzellen an einer Stelle angeordnet ist, an der eine erste Zuleitung von den mehreren ersten Zuleitungen und eine zweite Zuleitung von den mehreren zweiten Zuleitungen einander kreuzen.
  9. Speicherzellenfeld nach Anspruch 7, wobei der magnetische Tunnelübergang jeder Speicherzelle von den mehreren Speicherzellen Folgendes umfasst: eine ferromagnetische freie Schicht, eine Sperrschicht, die auf der ferromagnetischen freien Schicht angeordnet ist und in Kontakt damit steht, eine ferromagnetische Referenzschicht, die auf der Sperrschicht angeordnet ist und in Kontakt damit steht, und eine Abdeckungsschicht, die auf der ferromagnetischen Referenzschicht angeordnet ist und in Kontakt damit steht, wobei der Wähler auf der Abdeckungsschicht angeordnet ist und in Kontakt damit steht.
  10. Speicherzellenfeld nach Anspruch 9, wobei die ferromagnetische freie Schicht auf einer zweiten Zuleitung von den mehreren zweiten Zuleitungen angeordnet ist und in Kontakt damit steht und eine erste Zuleitung von den mehreren ersten Zuleitungen auf dem Wähler angeordnet ist und in Kontakt damit steht.
  11. Speicherzellenfeld nach Anspruch 7, wobei jede erste Zuleitung von den mehreren ersten Zuleitungen einen geringeren elektrischen Widerstand aufweist als jede zweite Zuleitung von den mehreren zweiten Zuleitungen.
  12. Speicherzellenfeld nach Anspruch 11, wobei jede erste Zuleitung von den mehreren ersten Zuleitungen Kupfer oder Aluminium umfasst und jede zweite Zuleitung von den mehreren zweiten Zuleitungen ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus Pt, Ta, W, Hf, Ir, CuBi, CuIr und AuW besteht, und wobei ein Schreibvorgang durch einen Halbwählmechanismus ausgeführt wird, der eine Kombination des Fließenlassens eines Stroms entlang einer zweiten Zuleitung von den mehreren zweiten Zuleitungen und des Anlegens einer Spannung an eine erste Zuleitung von den mehreren ersten Zuleitungen aufweist.
  13. Speicherzellenfeld nach Anspruch 7, wobei das Wählerelement eine Diode umfasst.
  14. Speicherzellenfeld nach Anspruch 13, wobei die Diode eine Halbleiterdiode mit einem p-n-Übergang ist.
  15. Speicherzellenfeld nach Anspruch 7, wobei das Wählerelement eine Schottky-Diode mit einer Metallschicht und einer Halbleiterschicht ist.
  16. Magnetoresistiver Spin-Bahn-Drehmoment-Direktzugriffsspeicher, welcher Folgendes umfasst: ein Speicherzellenfeld, welches Folgendes umfasst: mehrere erste Zuleitungen, mehrere zweite Zuleitungen und mehrere Speicherzellen, die zwischen den mehreren ersten Zuleitungen und den mehreren zweiten Zuleitungen angeordnet sind, wobei jede Speicherzelle von den mehreren Zellen Folgendes umfasst: einen magnetischen Tunnelübergang und ein Wählerelement, das auf dem magnetischen Tunnelübergang angeordnet ist.
  17. Magnetoresistiver Spin-Bahn-Drehmoment-Direktzugriffsspeicher nach Anspruch 16, wobei der magnetische Tunnelübergang jeder Speicherzelle von den mehreren Zellen Folgendes umfasst: eine ferromagnetische freie Schicht, eine Sperrschicht, die auf der ferromagnetischen freien Schicht angeordnet ist und in Kontakt damit steht, eine ferromagnetische Referenzschicht, die auf der Sperrschicht angeordnet ist und in Kontakt damit steht, und eine Abdeckungsschicht, die auf der ferromagnetischen Referenzschicht angeordnet ist und in Kontakt damit steht, wobei der Wähler auf der Abdeckungsschicht angeordnet ist und in Kontakt damit steht.
  18. Magnetoresistiver Spin-Bahn-Drehmoment-Direktzugriffsspeicher nach Anspruch 17, wobei die ferromagnetische freie Schicht auf einer zweiten Zuleitung von den mehreren zweiten Zuleitungen angeordnet ist und in Kontakt damit steht und eine erste Zuleitung von den mehreren ersten Zuleitungen auf dem Wähler angeordnet ist und in Kontakt damit steht.
  19. Magnetoresistiver Spin-Bahn-Drehmoment-Direktzugriffsspeicher nach Anspruch 16, wobei jede erste Zuleitung von den mehreren ersten Zuleitungen einen geringeren elektrischen Widerstand aufweist als jede zweite Zuleitung von den mehreren zweiten Zuleitungen.
  20. Magnetoresistiver Spin-Bahn-Drehmoment-Direktzugriffsspeicher nach Anspruch 19, wobei jede erste Zuleitung von den mehreren ersten Zuleitungen Kupfer oder Aluminium umfasst und jede zweite Zuleitung von den mehreren zweiten Zuleitungen ein Material umfasst, das aus der Gruppe ausgewählt ist, die aus Pt, Ta, W, Hf, Ir, CuBi, CuIr und AuW besteht, und wobei ein Schreibvorgang durch einen Halbwählmechanismus ausgeführt wird, der eine Kombination des Fließenlassens eines Stroms entlang einer zweiten Zuleitung von den mehreren zweiten Zuleitungen und des Anlegens einer Spannung an eine erste Zuleitung von den mehreren ersten Zuleitungen aufweist.
DE102016012584.5A 2015-10-21 2016-10-21 Oben gepinnte SOT-MRAM-Architektur mit In-Stack-Wähler Withdrawn DE102016012584A1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/919,247 2015-10-21
US14/919,247 US20170117027A1 (en) 2015-10-21 2015-10-21 Top pinned sot-mram architecture with in-stack selector

Publications (1)

Publication Number Publication Date
DE102016012584A1 true DE102016012584A1 (de) 2017-04-27

Family

ID=58490321

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102016012584.5A Withdrawn DE102016012584A1 (de) 2015-10-21 2016-10-21 Oben gepinnte SOT-MRAM-Architektur mit In-Stack-Wähler

Country Status (5)

Country Link
US (1) US20170117027A1 (de)
JP (1) JP2017112359A (de)
KR (1) KR20170046595A (de)
CN (1) CN107039064A (de)
DE (1) DE102016012584A1 (de)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018148157A (ja) 2017-03-09 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 磁気メモリ及び磁気メモリの記録方法
WO2019005156A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SPIN-ORBIT (SOT) COUPLING MEMORY DEVICES WITH ENHANCED SWITCH CAPACITY AND METHODS OF MAKING THE SAME
US10354710B2 (en) * 2017-07-24 2019-07-16 Sandisk Technologies Llc Magnetoelectric random access memory array and methods of operating the same
WO2019022732A1 (en) * 2017-07-26 2019-01-31 Intel Corporation BILOUCHE SELECTOR FOR LOW VOLTAGE BIPOLAR MEMORY DEVICES
US10585630B2 (en) 2017-09-11 2020-03-10 Samsung Electronics Co., Ltd. Selectorless 3D stackable memory
US10229723B1 (en) 2017-09-12 2019-03-12 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing composite spin hall effect layer including beta phase tungsten
EP3506359A1 (de) 2017-12-29 2019-07-03 IMEC vzw Speichervorrichtung mit magnettunnelübergängen und herstellungsverfahren dafür
JP2019161179A (ja) 2018-03-16 2019-09-19 東芝メモリ株式会社 磁気記憶装置
JP7010741B2 (ja) * 2018-03-19 2022-01-26 キオクシア株式会社 磁気記憶装置
US10553783B2 (en) 2018-06-29 2020-02-04 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
US10381551B1 (en) 2018-06-29 2019-08-13 Sandisk Technologies Llc Spin orbit torque magnetoresistive random access memory containing shielding element and method of making thereof
JP6499798B1 (ja) 2018-09-28 2019-04-10 Tdk株式会社 磁気記録アレイ
US10923169B2 (en) 2018-09-28 2021-02-16 Tdk Corporation Magnetic recording array and magnetic recording device
JP6946253B2 (ja) * 2018-10-26 2021-10-06 株式会社東芝 磁気記憶装置
KR20200054389A (ko) 2018-11-09 2020-05-20 삼성전자주식회사 자기 기억 소자
US10756259B2 (en) * 2018-11-20 2020-08-25 Applied Materials, Inc. Spin orbit torque MRAM and manufacture thereof
US10726892B2 (en) 2018-12-06 2020-07-28 Sandisk Technologies Llc Metallic magnetic memory devices for cryogenic operation and methods of operating the same
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
US10658021B1 (en) 2018-12-17 2020-05-19 Spin Memory, Inc. Scalable spin-orbit torque (SOT) magnetic memory
US10600465B1 (en) 2018-12-17 2020-03-24 Spin Memory, Inc. Spin-orbit torque (SOT) magnetic memory with voltage or current assisted switching
KR102650546B1 (ko) 2019-01-28 2024-03-27 삼성전자주식회사 자기 기억 소자
JP2020155488A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
CN111739570B (zh) * 2019-03-25 2022-05-31 中电海康集团有限公司 Sot-mram存储单元及sot-mram存储器
US11271035B2 (en) * 2019-05-02 2022-03-08 Western Digital Technologies, Inc. Spin-orbit-torque magnetoresistive memory cell with integrated selector elements and method of making the same
US11758821B2 (en) 2019-07-17 2023-09-12 Industrial Technology Research Institute Magnetic memory structure
US11227990B2 (en) 2019-07-17 2022-01-18 Industrial Technology Research Institute Magnetic memory structure
US11211426B2 (en) 2019-10-01 2021-12-28 Taiwan Semiconductor Manufacturing Company, Ltd. Tunnel junction selector MRAM
US11056640B2 (en) 2019-11-22 2021-07-06 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11839162B2 (en) 2019-11-22 2023-12-05 Western Digital Technologies, Inc. Magnetoresistive memory device including a plurality of reference layers
US11404632B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11361805B2 (en) 2019-11-22 2022-06-14 Western Digital Technologies, Inc. Magnetoresistive memory device including a reference layer side dielectric spacer layer
US11404193B2 (en) 2019-11-22 2022-08-02 Western Digital Technologies, Inc. Magnetoresistive memory device including a magnesium containing dust layer
US11005034B1 (en) 2019-11-22 2021-05-11 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11871679B2 (en) 2021-06-07 2024-01-09 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US10991407B1 (en) 2019-11-22 2021-04-27 Western Digital Technologies, Inc. Magnetoresistive memory device including a high dielectric constant capping layer and methods of making the same
US11217744B2 (en) * 2019-12-10 2022-01-04 HeFeChip Corporation Limited Magnetic memory device with multiple sidewall spacers covering sidewall of MTJ element and method for manufacturing the same
CN111740011A (zh) * 2020-06-24 2020-10-02 中国科学院微电子研究所 自旋轨道扭矩磁随机存储单元、存储阵列及存储器
WO2022036623A1 (zh) * 2020-08-20 2022-02-24 中国科学院微电子研究所 无外磁场定向自旋翻转的sot-mram及阵列
CN113451355B (zh) * 2020-12-10 2023-04-18 北京航空航天大学 基于自旋轨道矩的磁性存储器件
CN113451502B (zh) * 2020-12-28 2022-11-04 北京航空航天大学 多功能磁性随机存储单元、方法、存储器及设备
US11961544B2 (en) 2021-05-27 2024-04-16 International Business Machines Corporation Spin-orbit torque (SOT) magnetoresistive random-access memory (MRAM) with low resistivity spin hall effect (SHE) write line
US11887640B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11889702B2 (en) 2021-06-07 2024-01-30 Western Digital Technologies, Inc. Voltage-controlled magnetic anisotropy memory device including an anisotropy-enhancing dust layer and methods for forming the same
US11793001B2 (en) 2021-08-13 2023-10-17 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory
US11915734B2 (en) 2021-08-13 2024-02-27 International Business Machines Corporation Spin-orbit-torque magnetoresistive random-access memory with integrated diode
CN117500282B (zh) * 2024-01-02 2024-04-02 致真存储(北京)科技有限公司 磁存储器及其制备方法、电子设备

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4047615B2 (ja) * 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
US6754123B2 (en) * 2002-10-01 2004-06-22 Hewlett-Packard Development Company, Lp. Adjustable current mode differential amplifier for multiple bias point sensing of MRAM having diode isolation
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6885577B2 (en) * 2003-06-18 2005-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM cell device and array architecture

Also Published As

Publication number Publication date
JP2017112359A (ja) 2017-06-22
US20170117027A1 (en) 2017-04-27
CN107039064A (zh) 2017-08-11
KR20170046595A (ko) 2017-05-02

Similar Documents

Publication Publication Date Title
DE102016012584A1 (de) Oben gepinnte SOT-MRAM-Architektur mit In-Stack-Wähler
DE102016012588A1 (de) Bottom Pinned SOT-MRAM-BIT-Struktur und Verfahren zur Herstellung
DE102016014924A1 (de) Spin-Bahn-Drehmoment-Bitentwurf für eine verbesserte Schalteffizienz
DE102016006651A1 (de) Schaltvorrichtung mit spannungsgesteuerter magnetanisotropie, die einen externen ferromagnetischen vormagnetisierungsfilm verwendet
DE112013003224B4 (de) Speicherzelle basierend auf dem Spin-Hall-Effekt
DE102018115209A1 (de) Crosspoint-Spin-Akkumulations-Drehmoment-MRAM
DE112018000840T5 (de) Spin-bahn-drehmoment-mram-speicherzelle mit verbesserter thermischer stabilität
DE112017005863T5 (de) Mram mit spin-akkumulations-drehmoment
DE102020102256A1 (de) Magnetische vorrichtung und magnetischer direktzugriffspeicher
DE112012004304B4 (de) Magnetoresistiver Direktzugriffsspeicher mit Mehrbit-Spinmomenttransfer mit einem einzelnen Stapel von Magnettunnelübergängen
DE112013006117T5 (de) Senkrechtes Spin-Transfer-Torque-Speicherbauelement (STTM-Bauelement) mit versetzten Zellen und Verfahren zu deren Ausbildung
DE112017006081T5 (de) Gemeinsame Sourceleitungs-Architekturen eines senkrechten Hybriden Spin-Transfer-Drehmoment (STT)- und Spin-Orbit-Drehmoment (SOT)-Magnetischen Direktzugriffsspeichers
DE112013007149T5 (de) MTJ-Spin-Hall-MRAM-Bit-Zelle und -Anordnung
DE102013109012A1 (de) Verfahren und System zum Bereitstellen eines magnetischen Tunnelkontakts, wobei auf Spin-Bahn-Kopplung basierendes Schalten verwendet wird, und Speicher, die den magnetischen Tunnelkontakt verwenden
DE102005046426A1 (de) MRAM und Verfahren zu dessen Herstellung
DE102008006543A1 (de) Speicher mit Mehrbit-Speicherzellen mit einem magnetischen und einem widerstandsbehafteten Speicherelement und darauf bezogene Verfahren
DE112016006556T5 (de) Ansätze zum Einbetten von Spin-Hall-MTJ-Vorrichtungen in einen Logikprozessor und die daraus resultierenden Strukturen
DE10235424A1 (de) Magnetische Dünnfilm-Speichervorrichtung mit Speicherzellen mit einem magnetischen Tunnelübergang
DE102019125887A1 (de) Magnetdirektzugriffspeicher-gestützte bauelemente und verfahren zur herstellung
DE102014013910A1 (de) Magnetische Abschirmung von senkrechtem STT-MRAM
DE102019116876B4 (de) Asynchrone leseschaltung unter verwendung von verzögerungsabtastung in magnetoresistiven direktzugriffsspeichern (mram)
DE112011103750T5 (de) Nichtflüchtiger Magnettunnelübergang-Transistor
DE102019113405A1 (de) Bipolarselektor mit unabhängig einstellbaren schwellenspannungen
DE102008039733A1 (de) Integrierte Schaltkreise, Verfahren zum Betreiben eines integrierten Schaltkreises, Speichermodule
DE102019118470A1 (de) Leseschaltung für magnettunnelübergangs-(magnetic tunneling junction - mtj)-speicher

Legal Events

Date Code Title Description
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee