CN108447980B - 具有绝缘保护层的拓扑绝缘体结构及其制备方法 - Google Patents

具有绝缘保护层的拓扑绝缘体结构及其制备方法 Download PDF

Info

Publication number
CN108447980B
CN108447980B CN201810113604.5A CN201810113604A CN108447980B CN 108447980 B CN108447980 B CN 108447980B CN 201810113604 A CN201810113604 A CN 201810113604A CN 108447980 B CN108447980 B CN 108447980B
Authority
CN
China
Prior art keywords
topological insulator
film
quantum well
protective layer
insulating protective
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810113604.5A
Other languages
English (en)
Other versions
CN108447980A (zh
Inventor
何珂
姜高源
薛其坤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201810113604.5A priority Critical patent/CN108447980B/zh
Priority to PCT/CN2018/093183 priority patent/WO2019148760A1/zh
Publication of CN108447980A publication Critical patent/CN108447980A/zh
Application granted granted Critical
Publication of CN108447980B publication Critical patent/CN108447980B/zh
Priority to US16/984,151 priority patent/US20200365805A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N99/00—Subject matter not provided for in other groups of this subclass
    • H10N99/05—Devices based on quantum mechanical effects, e.g. quantum interference devices or metal single-electron transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明公开了一种具有绝缘保护层的拓扑绝缘体结构，包括：绝缘基底、拓扑绝缘体量子阱薄膜和绝缘保护层，其特征在于，所述拓扑绝缘体量子阱薄膜和所述绝缘保护层依次叠加在所述绝缘基底表面形成一异质结结构，所述绝缘保护层选自纤锌矿结构的CdSe、闪锌矿结构ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪锌矿结构的HgTe中的至少一种。本发明还公开了一种具有绝缘保护层的拓扑绝缘体结构的制备方法。

Description

具有绝缘保护层的拓扑绝缘体结构及其制备方法
技术领域
本发明涉及凝聚态物理领域，涉及一种具有绝缘保护层的拓扑绝缘体结构及其制备方法。
背景技术
1879年，美国物理学家霍尔发现在通电的导体上加上一个垂直于电流方向的磁场，则在垂直于电流和磁场的方向就会产生电势差。这个电势差是由洛伦兹力导致的，也叫霍尔电压，由霍尔电压可以得到霍尔电阻。在正常霍尔效应下，霍尔电阻的大小和所加磁场B具有线性关系：Rxy＝RH*B，其中RH是霍尔系数。但是紧接着1880年，霍尔发现在磁性材料中，霍尔效应会比非磁性样品的霍尔效应大很多，随着磁场不是单纯的线性关系，这个效应叫做反常霍尔效应。1980年，德国物理学家冯·克利青等在强磁场下的二维电子气系统中发现了整数霍尔效应。1982年，美籍华裔物理学家崔琦发现了具有分数个量子电阻的分数霍尔效应。但是反常霍尔效应的量子化版本一直没有实现。直到2013年由薛其坤院士领导的团队在铬掺杂(Bi,Sb)2Te3中首先实现了零磁场下的量子反常霍尔效应。
磁性掺杂的拓扑绝缘体是目前为止实现量子反常霍尔效应的唯一的一个材料体系，并被世界上多个实验小组验证。日本理化研究所的Tokura教授研究组，加州大学洛杉矶分校的王康隆研究组，宾夕法尼亚州立大学的Nitin Samarth研究组也在铬掺杂的(Bi,Sb)2Te3中实现了量子反常霍尔效应，并且在麻省理工大学的Jagadeesh S.Moodera研究组的常翠祖首先在钒掺杂的(Bi,Sb)2Te3实现了更大矫顽场的量子反常霍尔效应。实现量子反常霍尔效应的样品一般来说是比较薄的，厚度4nm～10nm都能实现量子化。为了能更好的保护量子反常霍尔效应的薄膜样品，一般在上面沉积比较厚的保护层，使样品能更长时间的存放。现在报道的方法是生长比较薄的金属铝然后自然氧化形成致密的氧化物保护层，另一种方法是沉积较厚Te保护层，这两种方法需要把生长温度调节到室温或者更低的温度。另外一种是在超高真空外用原子层沉积系统沉积氧化铝作为保护层，但是这种方法生长需要把样品转移到另外的系统进行沉积，并且不再是超高真空条件，同时原子层沉积系统的沉积速率一般比较慢。
发明内容
基于此，有必要提供一种具有绝缘保护层的拓扑绝缘体结构及其制备方法。
一种具有绝缘保护层的拓扑绝缘体结构，包括：绝缘基底、拓扑绝缘体量子阱薄膜和绝缘保护层，所述拓扑绝缘体量子阱薄膜和所述绝缘保护层依次叠加在所述绝缘基底表面形成一异质结结构，所述绝缘保护层选自纤锌矿结构的CdSe、闪锌矿结构ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪锌矿结构的HgTe中的至少一种。
在其中一个实施例中，所述绝缘保护层分子束外延生长在所述拓扑绝缘体量子阱薄膜表面。
在其中一个实施例中，所述拓扑绝缘体量子阱薄膜通过在Sb2Te3的Sb位掺杂第一元素和第二元素形成，所述第一元素包括从Cr、Ti、Fe、Mn和V中选择的一种或多种元素，所述第二元素包括Bi。
在其中一个实施例中，所述拓扑绝缘体量子阱薄膜的材料由化学式MyNz(BixSb1-x)2-y-zTe3表示，其中0<x<1，0≤y，0≤z，且0<y+z<2，M和N分别为Cr、Ti、Fe、Mn或V。
一种具有绝缘保护层的拓扑绝缘体结构，包括：绝缘基底、拓扑绝缘体量子阱薄膜和绝缘保护层，所述绝缘保护层与所述拓扑绝缘体量子阱薄膜的晶格匹配，依次叠加在所述绝缘基底表面形成一异质结结构。
在其中一个实施例中，所述拓扑绝缘体量子阱薄膜具有第一晶格常数，所述绝缘保护层具有第二晶格常数，所述第一晶格常数和所述第二晶格常数的比值为1:1.1～1.1:1。
在其中一个实施例中，所述绝缘保护层分子束外延生长在所述拓扑绝缘体量子阱薄膜表面。
在其中一个实施例中，所述绝缘保护层的分子束外延生长温度在所述拓扑绝缘体量子阱薄膜的分子束外延生长温度±100℃的区间范围内。
一种所述的具有绝缘保护层的拓扑绝缘体结构的制备方法，包括：
在分子束外延反应腔体中提供所述绝缘基底；
在具有第一温度的所述绝缘基底表面通过分子束外延生长所述拓扑绝缘体量子阱薄膜；
在具有第二温度的所述拓扑绝缘体量子阱薄膜表面通过分子束外延生长所述绝缘保护层。
在其中一个实施例中，所述第二温度在所述第一温度±100℃的区间范围内。
在其中一个实施例中，所述第一温度为150℃至250℃，所述第二温度为50℃至350℃。
本发明的所述拓扑绝缘体的所述绝缘保护层与所述拓扑绝缘体量子阱薄膜的晶格匹配，从而依次叠加在所述绝缘基底表面形成一异质结结构，更好的保护所述拓扑绝缘体量子阱薄膜不被破坏，提高拓扑绝缘体结构的质量。
附图说明
图1为本发明一实施例的Sb2Te3晶格结构示意图，其中(a)为立体图，(b)为俯视图，(c)为[110]方向的晶格结构图，(d)为[210]方向的晶格结构图；
图2为本发明一实施例的CdSe晶格结构示意图，其中(a)为立体图，(b)为俯视图，(c)为[110]方向的晶格结构图，(d)为[210]方向的晶格结构图；
图3为本发明一实施例的Sb2Te3和CdSe的晶格匹配结构示意图，其中(a)为主视图，(b)为侧视图；
图4为本发明一实施例的MBE反应腔体结构示意图；
图5为本发明一实施例的单层、两层和三层磁性掺杂拓扑绝缘体量子阱薄膜的多通道拓扑绝缘体结构示意图；
图6为本发明一实施例的电学器件的结构示意图；
图7为本发明一实施例的不同层数的多通道拓扑绝缘体的表面形貌图和RHEED条纹图，其中(a)(b)(c)分别为仅一层磁性掺杂拓扑绝缘体量子阱薄膜、覆盖约1nm的CdSe的磁性掺杂拓扑绝缘体量子阱薄膜、两层磁性掺杂拓扑绝缘体量子阱薄膜中间夹一层CdSe薄膜的拓扑绝缘体的表面形貌图。(d)(e)(f)则分别为(a)(b)(c)对应的RHEED条纹；
图8为本发明一实施例的多通道拓扑绝缘体的TEM图，其中(a)为4层磁性掺杂拓扑绝缘体量子阱薄膜和3层CdSe间隔层形成的超晶格结构，(b)为(a)局部放大图；
图9为本发明一实施例的多通道拓扑绝缘体结构的XRD图；
图10为本发明一实施例的图5对应的多通道拓扑绝缘体在不同背栅极电压下的霍尔曲线图，其中(a)为单层磁性掺杂拓扑绝缘体量子阱薄膜，(b)为两层相同矫顽场的磁性掺杂拓扑绝缘体量子阱薄膜，(c)为三层相同矫顽场的磁性掺杂拓扑绝缘体量子阱薄膜；
图11为本发明一实施例的图5对应的多通道拓扑绝缘体在不同背栅极电压下的磁阻曲线图，其中(a)为单层磁性掺杂拓扑绝缘体量子阱薄膜，(b)为两层相同矫顽场的磁性掺杂拓扑绝缘体量子阱薄膜，(c)为三层相同矫顽场的磁性掺杂拓扑绝缘体量子阱薄膜；
图12为本发明一实施例的不同矫顽场的双通道拓扑绝缘体在不同背栅极电压下的霍尔电阻曲线(a)和霍尔电导曲线(b)；
图13为本发明一实施例的不同厚度的CdSe覆盖的拓扑绝缘体的角分辨光电子能谱图和二阶微分图，其中，(a)为没有CdSe覆盖的6QL的磁性掺杂拓扑绝缘体量子阱薄膜，(b)为0.5nm的CdSe覆盖，(c)为1nm的CdSe覆盖，(d)为1.5nm的CdSe覆盖的角分辨光电子能谱图；(e)(f)(g)(h)分别为(a)(b)(c)(d)的二阶微分图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下通过实施例，并结合附图，对本发明的具有绝缘保护层的拓扑绝缘体结构及其制备方法进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。
本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。实施例附图中各种不同对象按便于列举说明的比例绘制，而非按实际组件的比例绘制。
请参阅图5，本发明实施例首先提供一种具有绝缘保护层的拓扑绝缘体结构，包括：绝缘基底10、拓扑绝缘体量子阱薄膜20和绝缘保护层30，所述绝缘保护层30与所述拓扑绝缘体量子阱薄膜20的晶格匹配，所述拓扑绝缘体量子阱薄膜20和所述绝缘保护层30依次叠加在所述绝缘基底10表面，形成20-30的异质结结构。
所述绝缘保护层30与所述拓扑绝缘体量子阱薄膜20有相似的晶体结构和相近的原子间距，形成匹配的晶格关系，从而能够形成异质结结构，更好的保护所述拓扑绝缘体量子阱薄膜20不被破坏，提高拓扑绝缘体结构的质量。
在一实施例中，所述拓扑绝缘体量子阱薄膜20通过分子束外延生长在所述绝缘基底10上。分子束外延(molecular beam epitaxy,MBE)，是指在数量级为10-10mbar的超高真空下以0.1～1nm/s的慢沉积速率蒸发镀膜的一种方法。优选的，生长形成所述拓扑绝缘体量子阱薄膜20后，在所述拓扑绝缘体量子阱薄膜20的表面继续通过分子束外延生长所述绝缘保护层30。通过分子束外延连续生长所述拓扑绝缘体量子阱薄膜20和所述绝缘保护层30，形成结构整齐的异质结结构。
拓扑绝缘体的薄膜样品一般生长温度比较低，在真空中长时间加热容易导致Te的脱附，使得样品偏离原来的电荷中性点。同时，温度过高还容易使薄膜样品分解，破坏样品。优选的，所述绝缘保护层30的材料的分子束外延生长温度和所述拓扑绝缘体量子阱薄膜20的材料的分子束外延生长温度接近。在一实施例中，所述绝缘保护层30的分子束外延生长温度在所述拓扑绝缘体量子阱薄膜20的分子束外延生长温度±100℃的区间范围内，使得所述绝缘保护层30生长时，已经形成的所述拓扑绝缘体量子阱薄膜20结构不被破坏，量子效应和性能不因绝缘保护层30的形成过程受到影响。
所述异质结结构中，所述拓扑绝缘体量子阱薄膜20和所述绝缘保护层30的晶格常数接近，能够使晶格失配率降低，晶格匹配更整齐。优选的，所述拓扑绝缘体量子阱薄膜20具有第一晶格常数，所述绝缘保护层30具有第二晶格常数，所述第一晶格常数和所述第二晶格常数的比值为1:1.1～1.1:1。更优选的，所述拓扑绝缘体量子阱薄膜20具有六角密排面，在所述六角密排面内具有第一晶格常数，所述绝缘保护层30具有六角密排面，在所述六角密排面内具有第二晶格常数，所述第一晶格常数和所述第二晶格常数的比值为1:1.1～1.1:1。
在一实施例中，所述拓扑绝缘体量子阱薄膜20是通过在Sb2Te3的Sb位掺杂第一元素和第二元素形成的磁性掺杂拓扑绝缘体量子阱薄膜20。所述第一元素用于提供磁性元素，所述第二元素用于在所述拓扑绝缘体量子阱薄膜20中引入电子，使所述拓扑绝缘体量子阱薄膜20中引入的空穴与所述拓扑绝缘体量子阱薄膜20中引入的电子基本相互抵消，也就是使得所述磁性掺杂拓扑绝缘体量子阱薄膜20在未通过顶栅电极或背栅电极加电压进行调控时的载流子浓度就已经降到1×1013cm-2以下，从而保证应用所述拓扑绝缘体结构的器件实现量子化反常霍尔效应时顶栅电极或背栅电极调节的有效性。所述拓扑绝缘体量子阱薄膜20优选是四元(含有四种元素)或五元材料(含有五种元素)。在一实施例中，所述第一元素包括从Cr、Ti、Fe、Mn和V中选择的一种或多种元素，所述第二元素包括Bi。所述拓扑绝缘体量子阱薄膜20的材料由化学式MyNz(BixSb1-x)2-y-zTe3表示，其中0<x<1,0≤y，0≤z，且0<y+z<2，M和N分别为Cr、Ti、Fe、Mn或V。所述M和N可以为同种或不同种元素。更优选的，所述M为Cr，且所述N为V。
所述拓扑绝缘体量子阱薄膜20的厚度优选为5QL至10QL。所述绝缘保护层30的厚度优选大于0.35nm，并可以生长至无限厚度。
所述绝缘保护层30的材料优选具有六角密排(hcp)面，从而与掺杂的Sb2Te3拓扑绝缘体量子阱薄膜20叠加时在叠加方向形成六角密排。更优选的，所述绝缘保护层30的材料的纤锌矿结构的(001)面或闪锌矿结构的(111)面为六角密排面。在一实施例中，所述绝缘保护层30选自纤锌矿结构的CdSe、闪锌矿结构ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪锌矿结构的HgTe中的至少一种。
所述绝缘保护层30的材料与所述磁性掺杂的Sb2Te3拓扑绝缘体量子阱薄膜20的外延生长温度接近，能够外延生长在所述拓扑绝缘体量子阱薄膜20表面，并且所述绝缘保护层30和所述拓扑绝缘体量子阱薄膜20的晶格常数接近，晶格匹配，能够形成异质结结构。所述磁性掺杂拓扑绝缘体量子阱薄膜20的晶格常数介于Sb2Te3((001)面内0.426nm)和Bi2Te3((001)面内0.443nm)的晶格常数之间。随着Bi的逐渐掺入，晶格常数从接近0.426nm逐渐变得接近0.443nm。所述绝缘保护层30中，闪锌矿结构的CdTe的(111)面、闪锌矿结构的HgSe的(111)面、闪锌矿结构的HgTe、闪锌矿结构的ZnTe的(111)面以及闪锌矿结构的CdSe(111)面的面内晶格常数分别为0.457nm、0.424nm、0.456nm、0.431nm和0.430nm，作为可选的晶格匹配的绝缘保护层30材料。优选的，纤锌矿结构的CdSe的(001)面的面内晶格常数为0.430nm，与所述磁性拓扑绝缘体的晶格常数非常匹配(与Bi2Te3的晶格失配约3％，与Sb2Te3的晶格失配约1％)，因此，在本实施例中纤锌矿结构的CdSe可以为一种优选的绝缘保护层30材料。
Sb2Te3是一种层状材料，隶属于三方晶系，空间群为具体晶格结构请参阅图1，在图1中的ab平面上每层的Sb和Te原子均具有六角密排的结构(即垂直于c轴的面为六角密排面)，沿垂直于ab平面的c轴方向呈层状分布，每五个原子层组成1个“五原子层”(Quintuple layer，QL)。在一实施例中，所述拓扑绝缘体量子阱薄膜20为磁性掺杂拓扑绝缘体量子阱薄膜20，所述五个原子层分别是依次排列的第一Te原子层(Te1)、磁性掺杂的第一Sb原子层(Sb)、第二Te原子层(Te2)、磁性掺杂第二Sb原子层(Sb’)、第三Te原子层(Te1’)，在单个的QL之内，原子以共价-离子型化学键结合；在相邻的QL之间，Te1原子层与Te1’原子层之间是范德瓦耳斯力相互作用，从而形成易于解理的界面。
所述纤锌矿结构的硒化镉(CdSe)属于六方晶系，具体晶格结构请参阅图2，纤锌矿结构的CdSe是由Cd与Se沿[001]方向(即c轴)交替堆垛而成，在(001)面具有六角密排面。CdSe绝缘保护层30和磁性掺杂拓扑绝缘体量子阱薄膜20Sb2Te3的晶格匹配关系请参阅图3，Sb2Te3的Te和CdSe中的Se各自形成六边形结构，并且他们的六边形结构的晶格常数接近，能够形成六角密排，从而形成互相匹配晶格的外延结构，形成异质结结构。
并且，CdSe薄膜的分子束外延生成温度与磁性掺杂的Sb2Te3拓扑绝缘体量子阱薄膜20的分子束外延生长温度接近。在形成磁性掺杂Sb2Te3拓扑绝缘体量子阱薄膜20后，能够在基本相同的生长温度下，在分子束外延反应腔体内继续生长CdSe薄膜材料作为磁性掺杂拓扑绝缘体量子阱薄膜20的绝缘保护层30，最大限度的保障拓扑绝缘体量子阱薄膜20不会受到环境污染，提高产品的质量和性能。
所述绝缘基底10的材料为现有的，优选为磷化铟、砷化镓、钛酸锶、三氧化二铝或单晶硅。在一优选的实施例中，所述绝缘基底10的材料可以选择为在小于或等于10开尔文(K)的低温下具有大于5000的介电常数的材料，如钛酸锶(STO)。由于在获得较大的反常霍尔电阻，甚至实现量子反常霍尔效应(QAHE)时需要对所述磁性掺杂拓扑绝缘体量子阱薄膜20加电压以进行化学势调控，具体可以通过形成顶栅电极和/或背栅电极实现加载电压，通过场效应调控所述磁性掺杂拓扑绝缘体量子阱薄膜20的化学势。通过采用在低温下具有较大的介电常数的绝缘基底10，使所述绝缘基底10在较大厚度时仍然可以具有较大电容，从而使所述绝缘基底10可以直接作为背栅电极与所述磁性掺杂拓扑绝缘体量子阱薄膜20之间的介电层使用，从而实现在低温下的背栅压调控，实现对磁性掺杂拓扑绝缘体量子阱薄膜20的化学势进行调控，从而实现QAHE。当所述绝缘基底10的材料为STO时，所述磁性掺杂拓扑绝缘体量子阱薄膜20优选是在所述STO的(111)晶面的表面上生长的。所述STO基底的厚度可以为0.1毫米至1毫米。由于除了STO之外的其他基底材料的介电常数相对较小，因此不能在它们的背面形成背栅。当需要利用静电场进行化学势调控时，可以使用氧化铝、氧化锆、氮化硼等制作成顶栅结构以进行调控，或者可以使用离子液体对所述磁性掺杂拓扑绝缘体量子阱薄膜20的化学势进行静电场调控。
请参阅图4，本发明还提供一种所述的具有绝缘保护层30的拓扑绝缘体结构的制备方法，包括：
S100，在分子束外延反应腔体中提供所述绝缘基底10；
S200，在具有第一温度的所述绝缘基底10表面通过分子束外延生长所述拓扑绝缘体量子阱薄膜20；以及
S300，在具有第二温度的所述拓扑绝缘体量子阱薄膜20表面通过分子束外延生长所述绝缘保护层30。
在步骤S100中，所述绝缘基底10具有原子级平整的表面。当所述绝缘基底10为STO时，具体可将所述STO基底切割出(111)晶面的表面，并在小于100℃(如70℃)的去离子水中加热，并在氧气和氩气氛围中800℃至1200℃(如1000℃)灼烧。在去离子水中加热时间可以为1至2小时，在氧气和氩气氛围中灼烧时间可以为2至3小时。
在步骤S200中，加热所述钛酸锶基底并在所述分子束外延反应腔体中同时形成所述拓扑绝缘体量子阱薄膜20材料或所含元素的束流，从而在所述绝缘基底10的所述表面形成拓扑绝缘体量子阱薄膜20。在一实施例中，所述拓扑绝缘体量子阱薄膜20的材料由化学式MyNz(BixSb1-x)2-y-zTe3表示。所述分子束外延反应腔体中设置有独立的固体Bi、Sb、M、N及Te蒸发源，加热Bi、Sb、M、N及Te的束流，从而在所述钛酸锶基底的所述表面形成磁性掺杂拓扑绝缘体量子阱薄膜20，通过控制Bi、Sb、M、N及Te的束流的流量从而控制Bi、Sb、M、N及Te之间的比例，使M和N在所述磁性掺杂拓扑绝缘体量子阱薄膜20中引入的空穴型载流子与Bi在所述磁性掺杂拓扑绝缘体量子阱薄膜20中引入的电子型载流子基本相互抵消。在一实施例中，M为Cr，N为V，各蒸发源温度分别为TTe＝258℃，TBi＝491℃，TSb＝358℃，TCr＝941℃，TV＝1557℃，第一温度Tsub＝150℃至250℃。
在步骤S300中，所述MBE反应腔体内还设置有绝缘保护层30的材料的蒸发源。可通过加热绝缘保护层30的材料的蒸发源形成所述绝缘保护层30材料的束流。控制所述绝缘保护层30材料的束流的流量从而在所述拓扑绝缘体量子阱薄膜20上原位生长绝缘保护层30，形成具有绝缘保护层30的拓扑绝缘体结构。所述绝缘保护层30生长时所述拓扑绝缘体量子阱薄膜20表面的温度为第二温度。优选的，所述绝缘保护层30的生长温度和所述拓扑绝缘体量子阱薄膜20的生长温度接近，能够外延生长形成所述拓扑绝缘体量子阱薄膜20之后继续生长所述绝缘保护层30，并且已经形成的所述拓扑绝缘体量子阱薄膜20不被破坏或性能不受影响。所述第二温度为50℃至350℃。优选的，所述第二温度在所述第一温度±100℃的区间范围内。更优选的，所述第二温度为150℃至250℃。在一实施例中，所述绝缘保护层30为纤锌矿结构的CdSe，所述绝缘保护层30的蒸发源为块状CdSe，加热时，形成的所述绝缘保护层30束流为CdSe分子束流，分子形式的束流的流量更容易控制，形成晶格匹配的异质结结构更容易。在步骤S300中，所述绝缘基底10的加热温度Tsub＝150℃至250℃，CdSe蒸发源温度TCdSe＝520℃。
请参阅图5，本发明实施例还提供一种多通道拓扑绝缘体结构，包括绝缘基底10、多个拓扑绝缘体量子阱薄膜20和多个绝缘间隔层40，所述多个拓扑绝缘体量子阱薄膜20和多个绝缘间隔层40交替的叠加在所述绝缘基底10表面，相邻的两个所述拓扑绝缘体量子阱薄膜20之间通过一个所述绝缘间隔层40间隔。
在上一实施例中的绝缘保护层30具有与拓扑绝缘体量子阱薄膜20匹配的晶格关系，可以将所述绝缘保护层30作为本实施例中的绝缘间隔层40继续生长拓扑绝缘体量子阱薄膜20，形成多通道拓扑绝缘体。多个拓扑绝缘体量子阱薄膜20可以独立的与外部电路连接，从而作为独立的电学元件使用。多个拓扑绝缘体量子阱薄膜20之间可以通过电极并联，当为并联关系，可以明显的降低拓扑绝缘体结构整体与电极之间的接触电阻，从而降低能耗。
相邻的所述绝缘间隔层40与所述拓扑绝缘体量子阱薄膜20具有匹配的晶格结构，通过所述绝缘间隔层40将所述多个拓扑绝缘体量子阱薄膜20间隔开，从而共同形成超晶格结构的多通道拓扑绝缘体。
每个所述拓扑绝缘体量子阱薄膜20的厚度优选为5QL至10QL。所述绝缘间隔层40的厚度优选为0.35nm～20nm。
所述超晶格结构中，相邻的所述拓扑绝缘体量子阱薄膜20和所述绝缘间隔层40的晶格常数接近，能够使晶格失配率降低，晶格匹配更整齐。优选的，相邻的所述拓扑绝缘体量子阱薄膜20和所述绝缘间隔层40的晶格常数的比值为1:1.1～1.1:1。
所述绝缘间隔层40分子束外延生长在所述拓扑绝缘体量子阱薄膜20表面，所述绝缘间隔层40和所述拓扑绝缘体量子阱薄膜20均通过分子束外延生长形成。任一所述绝缘间隔层40的分子束外延生长温度和任一所述拓扑绝缘体量子阱薄膜20的分子束外延生长温度之间的差异，任意两个拓扑绝缘体量子阱薄膜20的分子束外延生长温度之间的差异，以及任意两个绝缘间隔层40的分子束外延生长温度之间的差异均小于或等于100℃。能够在温度条件基本相同时，连续交替外延生长所述拓扑绝缘体量子阱薄膜20和所述绝缘间隔层40，并且形成后续的绝缘间隔层40时，已经形成的所述拓扑绝缘体量子阱薄膜20不被破坏。
所述拓扑绝缘体量子阱薄膜20通过磁性掺杂形成磁性掺杂拓扑绝缘体量子阱薄膜20，在外加电场和磁场作用下，从而能够形成多通道量子反常霍尔效应。所述多通道拓扑绝缘体结构中不同层的磁性掺杂拓扑绝缘体量子阱薄膜20的材料可以相同或不同，只要能够和所述绝缘间各层的晶格结构匹配，形成多通道量子反常霍尔效应即可。在一实施例中，所述拓扑绝缘体量子阱薄膜20的材料由化学式MyNz(BixSb1-x)2-y-zTe3表示，其中0<x<1，0≤y，0≤z，且0<y+z<2，M或N为掺杂的磁性元素，选自Cr、Ti、Fe、Mn或V。M或N可以为相同或不同元素，并且，不同层的磁性掺杂拓扑绝缘体量子阱薄膜20，M或N以及对应的x、y和z的赋值可以相同或不同。在一实施例中，每个所述拓扑绝缘体量子阱薄膜20的材料相同，能够形成多个相同霍尔电阻并联的多通道拓扑绝缘体。在一实施例中，每个所述拓扑绝缘体量子阱薄膜20的材料的所述化学式具有分别相同的M、N、x、y和z。在施加电场和磁场时，每个所述拓扑绝缘体量子阱薄膜20产生的边态电流相同，从而形成多通道量子反常霍尔效应。
所述绝缘保护层30可以作为所述绝缘间隔层40。所述绝缘保护层30可以选自纤锌矿结构的CdSe、闪锌矿结构的ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe或闪锌矿结构的HgTe。纤锌矿结构的CdSe，与所述磁性掺杂的Sb2Te3拓扑绝缘体量子阱薄膜20的晶格结构关系和生长温度关系最匹配，为优选的绝缘间隔层40。
所述多通道拓扑绝缘体结构，还包括最后叠加在最上层的所述拓扑绝缘体量子阱薄膜20上的绝缘保护层30，保护最后叠加的所述拓扑绝缘体量子阱薄膜20不被破坏。当最后一层叠加的为所述绝缘间隔层40时，所述绝缘层作为所述绝缘保护层30。当最后叠加的为所述拓扑绝缘体量子阱薄膜20时，可以再叠加一层绝缘保护层30。所述绝缘保护层30包括纤锌矿结构的CdSe、闪锌矿结构的ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪锌矿结构的HgTe中的一种。绝缘保护层30以及多个绝缘间隔层40的材料可以相同或不同，优选为相同，以简化生长时所需的蒸发源。
本发明实施例还提供一种所述的多通道拓扑绝缘体结构的制备方法，包括：
S100，在分子束外延反应腔体中提供所述绝缘基底10；
S200，在所述绝缘基底10表面通过分子束外延交替生长所述多个拓扑绝缘体量子阱薄膜20和所述多个绝缘间隔层40。
优选的，所述绝缘间隔层40的分子束外延生长温度和任一所述拓扑绝缘体量子阱薄膜20的分子束外延生长温度接近。能够在温度条件基本相同时，连续交替外延生长所述拓扑绝缘体量子阱薄膜20和所述绝缘保护层30，并且形成后续的绝缘间隔层40时，已经形成的所述拓扑绝缘体量子阱薄膜20不被破坏。优选的，所述拓扑绝缘体量子阱薄膜20的生长温度均为150℃至250℃，所述绝缘间隔层40的生长温度均为50℃至350℃。更优选的，所述多个拓扑绝缘体量子阱薄膜20和所述多个绝缘间隔层40的生长温度均为150℃至250℃。
请参阅图6，本发明实施例还提供一种电学器件，包括所述的多通道拓扑绝缘体结构，所述多通道拓扑绝缘体结构的所述拓扑绝缘体量子阱薄膜20为磁性掺杂的拓扑绝缘体量子阱薄膜20。进一步地，所述电学器件包括一栅电极(例如背栅电极或顶栅电极)及两个通电电极1和4(即源极和漏极)。所述栅电极用于调控所述磁性掺杂拓扑绝缘体量子阱薄膜20的化学势。所述两个通电电极1、4相互间隔并分别与所述拓扑绝缘体量子阱薄膜20电连接。从一通电电极1至另一通电电极4的方向为第一方向(即纵向电阻方向)，与所述第一方向垂直的方向为第二方向。所述两个通电电极1、4分别设置在所述多通道拓扑绝缘体沿第一方向的两端，用于给所述多通道拓扑绝缘体结构通入沿第一方向的电流。优选的，每个通电电极1或4分别与所有的拓扑绝缘体量子阱薄膜20电连接，从而使所述多个拓扑绝缘体量子阱薄膜20并联。所述两个通电电极1、4可以为条带状，具有较长的长度，且长度方向沿所述第二方向设置。所述通电电极1、4的长度可以与所述多通道拓扑绝缘体结构在第二方向上的长度相等。
所述电学器件可进一步包括三个输出电极(分别为2、3及5)，所述三个输出电极2、3、5相互间隔并分别与所述拓扑绝缘体量子阱薄膜20电连接，分别用于输出所述多通道拓扑绝缘体结构在在第一方向的电阻(即纵向电阻)及第二方向的电阻(即霍尔电阻)。从所述输出电极2至3的方向为所述第一方向(即纵向电阻方向)，从所述输出电极3至5的方向为所述第二方向(即霍尔电阻方向)。所述输出电极2、3、5可以分别设置在所述多通道拓扑绝缘体沿第二方向的两端，例如，输出电极2和3设置在所述多通道拓扑绝缘体沿第二方向的一端，输出电极5设置在多通道拓扑绝缘体沿第二方向的另一端。所述三个输出电极可均为点状电极。优选的，每个输出电极分别与所有的拓扑绝缘体量子阱薄膜20电连接，从而使所述多个拓扑绝缘体量子阱薄膜20并联。所述纵向电阻和所述霍尔电阻为多个所述磁性掺杂拓扑绝缘体量子阱薄膜20形成的并联电阻。
在一实施例中，所述绝缘基底10具有相对的第一表面及第二表面；所述多个磁性掺杂拓扑绝缘体量子阱薄膜20和多个绝缘间隔层40设置在所述第一表面，所述背栅电极设置在所述第二表面。所述两个通电电极以及四个输出电极相互间隔的设置在所述多通道拓扑绝缘体表面，从而与所述多通道拓扑绝缘体电连接。上述所有电极均可用电子束蒸镀(E-beam)法形成，材料可以是导电性较好的金或钛等，也可以采用铟或银胶直接涂抹到样品表面作为电极。
另外，所述电学器件可进一步具有与输出电极2、3、5相似的第四个输出电极6，所述输出电极6与所述输出电极2、3、5相互间隔，且分别设置在所述多通道拓扑绝缘体结构沿第二方向的两端。例如所述输出电极2和3设置在所述多通道拓扑绝缘体沿第二方向的一端，输出电极5和6设置在多通道拓扑绝缘体沿第二方向的另一端。
将所述多个磁性掺杂拓扑绝缘体量子阱薄膜20并联，可以形成并联霍尔电阻和并联纵向电阻。虽然拓扑绝缘体具有无耗散的边态，但是在电流端会存在热点，热点就具有热耗散，而多通道拓扑绝缘体结构形成的多通道的量子反常霍尔效应可以通过并联的方式降低电流端的通电电极和磁性掺杂拓扑绝缘体量子阱薄膜20之间的接触电阻，从而降低能量耗散。
另外，多通道拓扑绝缘体形成的超晶格结构，有可能实现外尔半金属态。通过调控磁性掺杂拓扑绝缘体量子阱薄膜20的厚度可以改变磁性掺杂拓扑绝缘体量子阱薄膜20上下两个表面的耦合强度，而改变每一层的磁性掺杂量可以改变磁性交换相互作用的大小，通过调控绝缘间隔层40的厚度可以调控相邻磁性掺杂拓扑绝缘体量子阱薄膜20层之间的表面态的耦合强度。当把所述多通道拓扑绝缘体的这三个量调控到满足一定条件时就可以实现外尔半金属态。这是所述多通道拓扑绝缘体超晶格结构的一种潜在应用。
在所述多通道拓扑绝缘体结构的基础上，本发明实施例进一步还提供一种双通道拓扑绝缘体结构，包括：绝缘基底10、第一拓扑绝缘体量子阱薄膜20、绝缘间隔层40和第二拓扑绝缘体量子阱薄膜20，所述第一拓扑绝缘体量子阱薄膜20、所述绝缘间隔层40和所述第二拓扑绝缘体量子阱薄膜20在所述绝缘基底10上依次叠加，所述绝缘间隔层40将所述第一拓扑绝缘体量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜20间隔。
所述第一拓扑绝缘体量子阱薄膜20、所述绝缘间隔层40和所述第二拓扑绝缘体量子阱薄膜20的晶格匹配，依次叠加在所述绝缘基底10表面共同形成一异质结结构。所述第一拓扑绝缘体量子阱薄膜20具有第一晶格常数，所述绝缘间隔层40具有第二晶格常数，所述第二拓扑绝缘体量子阱薄膜20具有第三晶格常数，所述第一晶格常数和所述第二晶格常数的比值为1:1.1～1.1:1，所述第二晶格常数和所述第三晶格常数的比值为1:1.1～1.1:1。
所述绝缘间隔层40分子束外延生长在所述第一拓扑绝缘体量子阱薄膜20表面，所述绝缘间隔层40的分子束外延生长温度在所述第一拓扑绝缘体量子阱薄膜20的分子束外延生长温度±100℃的区间范围内，所述第二拓扑绝缘体量子阱薄膜20的分子束外延生长温度在所述绝缘间隔层40的分子束外延生长温度±100℃的区间范围内。
所述第一拓扑绝缘体量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜20的材料可以相同或不同。磁性掺杂的拓扑绝缘体量子阱薄膜20具有矫顽场。矫顽场指的是材料在电场或磁场中，使得自发极化或者磁化消失的电场或磁场强度，也就是材料内部的极化或磁化而产生的电场或磁场的强度。不同磁性掺杂的拓扑绝缘体具有不同的矫顽场，不同的拓扑绝缘体可以通过掺杂不同比例或不同种类的磁性性元素获得不同的矫顽场。所述第一拓扑绝缘体量子阱薄膜20具有第一矫顽场(Hc1)，所述第二拓扑绝缘体量子阱薄膜20具有第二矫顽场(Hc2)。所述第一拓扑绝缘体量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜20的材料的磁性掺杂相同时，所述第一矫顽场等于所述第二矫顽场，当施加任意磁场(H)后，所述第二磁性掺杂拓扑绝缘体量子阱薄膜20和所述第一磁性掺杂拓扑绝缘体量子阱薄膜20形成的电流具有相同手性的边态，都为顺时针或逆时针。所述第一拓扑绝缘体量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜20的材料的磁性掺杂的种类和/或比例不同时，所述第一矫顽场大于或小于所述第二矫顽场。在施加的磁场(H)介于第二矫顽场(Hc2)和第一矫顽场(Hc1)之间(即Hc1<H<Hc2)时，时，可以使所述双通道拓扑绝缘体的第一、第二拓扑绝缘体量子阱薄膜20形成的电流具有相反手性的边态，分别形成一个顺时针和一个逆时针的螺旋边态电流，从而实现量子自旋霍尔效应(QSHE)。
在一实施例中，通过调节磁性掺杂元素的比例，使所述第一拓扑绝缘体量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜20的材料的磁性掺杂不同，从而使所述第一矫顽场大于或小于所述第二矫顽场。所述第一拓扑绝缘体量子阱薄膜20的材料由化学式MyNz(BixSb1-x)2-y-zTe3表示，所述第二拓扑绝缘体量子阱薄膜20的材料由化学式My’Nz’(Bix’Sb1-x’)2-y’-z’Te3表示，其中M，M’，N，N’独立的选自Cr、Ti、Fe、Mn和V中的一种；0<x<1，0≤y，0≤z，且0<y+z<2；0<x’<1，0≤y’，0≤z’且0<y’+z’<2；x≠x’和/或y≠y’和/或z≠z’。
在另一实施例中，通过调节磁性掺杂元素的种类，使所述第一拓扑绝缘体量子阱薄膜20和所述第二拓扑绝缘体量子阱薄膜20的材料的磁性掺杂不同，从而使所述第一矫顽场大于或小于所述第二矫顽场。所述第一拓扑绝缘体量子阱薄膜20的材料由化学式MyNz(BixSb1-x)2-y-zTe3表示，所述第二拓扑绝缘体量子阱薄膜20的材料由化学式My’Nz’(Bix’Sb1-x’)2-y’-z’Te3表示，其中M，M’，N，N’独立的选自Cr、Ti、Fe、Mn和V中的一种，且M≠M’和/或N≠N’；0<x<1，0≤y，0≤z，且0<y+z<2；0<x’<1，0≤y’，0≤z’且0<y’+z’<2。
所述绝缘间隔层40与所述第一、第二拓扑绝缘体量子阱薄膜20的晶格结构相互匹配，所述拓扑绝缘体量子阱薄膜20的材料为磁性掺杂的Sb2Te3时，所述绝缘间隔层40优选为纤锌矿结构的CdSe、闪锌矿结构的ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪锌矿结构的HgTe中的一种。
在一实施例中，所述双通道拓扑绝缘体结构还包括叠加在所述第二拓扑绝缘体量子阱薄膜20上的绝缘保护层30。所述绝缘保护层30能够在所述第二拓扑绝缘体量子阱薄膜20上继续生长，保护所述第二拓扑绝缘体量子阱薄膜20不被破坏。优选的，可以在所述第二拓扑绝缘体量子阱薄膜20上再叠加一层所述绝缘间隔层40作为所述绝缘保护层30，包括纤锌矿结构的CdSe、闪锌矿结构的ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪锌矿结构的HgTe中的一种。
本发明实施例还提供一种所述的双通道拓扑绝缘体结构的制备方法，包括：
S100，在分子束外延反应腔体中提供所述绝缘基底10；
S200，在具有第一温度的所述绝缘基底10表面通过分子束外延生长所述第一拓扑绝缘体量子阱薄膜20；
S300，在具有第二温度的所述第一拓扑绝缘体量子阱薄膜20表面通过分子束外延生长所述绝缘间隔层40；以及
S400，在具有第三温度的所述绝缘间隔层40表面通过分子束外延生长所述第二拓扑绝缘体量子阱薄膜20。
所述第二温度在所述第一温度±100℃的区间范围内，所述第三温度在所述第一温度±100℃的区间范围内。能够在温度条件基本相同时，连续交替外延生长所述第一拓扑绝缘体量子阱薄膜20、所述绝缘保护层30和所述第二拓扑绝缘体量子阱薄膜20，并且形成后续的绝缘间隔层40时，已经形成的所述第一拓扑绝缘体量子阱薄膜20不被破坏。在一实施例中，所述第一温度为150℃至250℃，所述第二温度为50℃至350℃，所述第三温度为150℃至250℃。优选的，所述第一温度、第二温度和第三温度均为150℃至250℃。
其中，在步骤S200和S400中，通过调节所述第一、第二拓扑绝缘体量子阱薄膜20的磁性掺杂元素种类或掺杂比例，可以使所述第一、第二拓扑绝缘体量子阱薄膜20具有不同的矫顽场。在一实施例中，所述第一拓扑绝缘体量子阱薄膜20的材料由化学式CryVz(BixSb1-x)2-y-zTe3表示，所述第二拓扑绝缘体量子阱薄膜20的材料由化学式Cry’Vz’(Bix’Sb1-x’)2-y’-z’Te3表示，优选的，0.05<x<0.5，0<y<0.3，0<z<0.3且0.05<x’<0.5，0<y’<0.3，0<z’<0.3。通过调节x、y和z以及x’、y’和z’的比例，实现所述第一、第二拓扑绝缘体量子阱薄膜20的不同磁性掺杂。
本发明实例还提供一种产生量子自旋霍尔效应(QSHE)的方法，包括：
提供所述的的双通道拓扑绝缘体，所述第一拓扑绝缘体量子阱薄膜20具有第一矫顽场，所述第二拓扑绝缘体量子阱薄膜20具有第二矫顽场，所述第一矫顽场大于或小于所述第二矫顽场；以及
对所述双通道拓扑绝缘体施加场电压和介于第一矫顽场和所述第二矫顽场之间的磁场。
由于所述双通道拓扑绝缘体的第一、第二拓扑绝缘体量子阱薄膜20的磁性掺杂不同，具有不相等的矫顽场，在施加的磁场介于第一矫顽场和第二矫顽场之间时，所述第一、第二拓扑绝缘体量子阱薄膜20产生相反的边态电流，从而实现量子自旋霍尔效应。
实验测试
以不同的磁性掺杂拓扑绝缘体量子阱薄膜20形成上述电学器件，在低温下通过该两个通电电极对该磁性掺杂拓扑绝缘体量子阱薄膜20通入恒定电流，并通过该三个输出电极测试该磁性掺杂拓扑绝缘体量子阱薄膜20不同方向上的电阻Rxx及Ryx，其中Rxx为沿该恒定电流方向(即第一方向)的电阻(即纵向电阻)，该Ryx为垂直于该恒定电流方向(即第二方向)的电阻(即霍尔电阻)。在测量时根据需要通过顶栅电极或背栅电极对磁性掺杂拓扑绝缘体量子阱薄膜20的化学势进行电压调制。其中顶栅电压为Vt，背栅电压为Vb。另外，通过低温强磁场输运测量系统对磁性掺杂拓扑绝缘体量子阱薄膜20的磁性性质进行了研究。测试结果如下述实施例所述。
在磁性材料中，一般定义：Ryx＝RAM(T,H)+RNH。其中，RA为反常霍尔系数，M(T,H)为磁化强度，RN为正常霍尔系数。定义反常霍尔电阻RAH的大小为零磁场下霍尔电阻的大小，(RAH＝RAM(T,H＝0))。式中第一项RAM(T,H)为反常霍尔电阻，与磁化强度M(T,H)有关，在低磁场下占主要作用；第二项正常霍尔电阻表示Ryx在高场下的线性部分，RN决定了载流子的浓度n2D和载流子类型。以下实验均在低于铁磁转变温度以下进行研究，体系中载流子浓度较低，可以把零磁场下的Ryx近似等于RAH。通过换算得到纵向电阻率ρxx和霍尔电阻率ρyx。
实施例1
对生长样品的表面形貌和RHEED条纹进行分析，请参阅图7。(a)(b)(c)分别为磁性掺杂拓扑绝缘体量子阱薄膜20、覆盖约1nm的CdSe绝缘保护层30的磁性掺杂拓扑绝缘体量子阱薄膜20，两层磁性掺杂拓扑绝缘体量子阱薄膜20中间夹1nm的CdSe绝缘间隔层40的表面形貌图。(d)(e)(f)则分别为它们对应的RHEED条纹。
(a)(b)对比说明在磁性掺杂拓扑绝缘体量子阱薄膜20上生长CdSe之后，样品的表面形貌基本没有变化。从(d)(e)RHEED条纹对比可以看出生长CdSe之后样品在面内的晶格常数也基本没有变化，说明它们有很好的晶格匹配关系。从(c)(f)可以看出在CdSe上可以继续生长量子反常霍尔效应的薄膜，形貌也没有明显变化，依然可以看到量子反常霍尔效应薄膜上面的岛，RHEED条纹也说明在CdSe上依然可以继续生长高质量的磁性掺杂拓扑绝缘体量子阱薄膜20。
实施例2
对具有CdSe绝缘保护层30的拓扑绝缘体的晶格结构进行TEM分析，请参阅图8。(a)为覆盖4层约6QL的磁性掺杂拓扑绝缘体量子阱薄膜20和3层约3.5nm的CdSe保护层形成的超晶格结构的结果，(b)是放大的局部范围的结果。可以看到磁性掺杂拓扑绝缘体量子阱薄膜20和CdSe保护层具有很好的晶格外延生长匹配关系，形成超晶格结构。6QL的磁性掺杂拓扑绝缘体量子阱薄膜20可以被很好的包裹在CdSe绝缘保护层30中间，形成胶囊结构，对拓扑绝缘体可以形成很好的保护作用。
实施例3
对具有CdSe绝缘保护层30的拓扑绝缘体进行XRD分析。请参阅图9，003、006、0015、0018和0021为磁性掺杂拓扑绝缘体量子阱薄膜20的XRD峰，002为CdSe的特征峰，111为钛酸锶衬底STO的特征峰。在CdSe的002的峰和磁性掺杂拓扑绝缘体量子阱薄膜20的0018峰上可以看到明显超晶格结构的卫星峰，右上角是卫星峰放大的小范围的结果。
XRD结果说明生长的多通道拓扑绝缘体具有很高的质量。在超晶格的生长方向具有严格的周期性，从超晶格的卫星峰上可以计算超晶格的周期d为磁性掺杂拓扑绝缘体量子阱薄膜20的厚度d1和CdSe的厚度d2之和，d＝d1+d2，并且在大范围内都没有杂相。
实施例4
本实施例的磁性掺杂拓扑绝缘体量子阱薄膜20为Cr0.02V0.16(Bi0.34Sb0.66)1.82Te3，厚度为6QL，绝缘基底10为STO基底，CdSe层的厚度为3.5nm。
请参阅图10，对分别具有1层(a)、2层(b)、3层(c)相同的磁性掺杂拓扑绝缘体量子阱薄膜20(具有相同矫顽场)的拓扑绝缘体样品在不同背栅极电压下的霍尔曲线进行分析。
在温度为30毫开(mK)，样品的霍尔电阻率ρyx随背栅电压(Vb)的变化而变化。图10中霍尔曲线也出现磁滞现象，样品具有非常好的铁磁性。其中μ0H中H是磁场强度，而μ0是真空导磁率，单位T为特斯拉；ρyx为霍尔电阻率。
通过调节栅极电压，可以看到霍尔电阻的变化。三个样品分别形成1倍，1/2倍，1/3倍的霍尔平台，分别相当于有一个，两个和三个的导电边态，分别具有接近1倍，1/2倍，1/3倍的量子霍尔电阻，这说明这三个样品分别是一个通道，两个通道，三个通道的量子反常霍尔效应样品。
实施例5
对实施例4的样品在不同背栅极电压下的磁阻曲线进行分析，请参阅图11，不同Vb下，磁阻曲线均为“蝴蝶型”，从一个侧面也说明样品具有非常好的铁磁性。可以看出一通道，两通道，三通道的量子反常霍尔效应的样品的磁阻峰位基本没有变化，说明各层的磁性矫顽场没有变化。
实施例6
本实施例为两层磁性掺杂拓扑绝缘体量子阱薄膜20中间夹一层3.5nm CdSe绝缘间隔层40的拓扑绝缘体样品。第一层磁性掺杂拓扑绝缘体量子阱薄膜20为Cr0.02V0.16(Bi0.34Sb0.66)1.82Te3，厚度为6QL；绝缘基底10为STO基底；CdSe绝缘间隔层40的厚度为3.5nm；第二层磁性掺杂拓扑绝缘体量子阱薄膜20为Cr0.10V0.08(Bi0.44Sb0.56)1.82Te3，厚度为6QL。第一、二层的磁性掺杂拓扑绝缘体量子阱薄膜20具有不相同的第一、第二矫顽场。
对样品在不同背栅极电压下的霍尔曲线和磁阻曲线进行分析。请参阅图12，从图中可以看出，在施加的电场为(底栅电压Vb＝-150V)～(顶栅电压Vt＝5V)，磁场约为(0.4T)～(0.6T)时，可以看到霍尔电导σyx在零处出现一个平台，说明此时霍尔电导σyx近似为零，是螺旋边态出现的一个证明。同时，在相同的底栅和顶栅电压和相同的磁场范围下，ρxx也出现了一个平台，接近1.25h/e2,偏离完美量子自旋霍尔效应相同测量方式下的0.5h/e2，但ρyx曲线也在零处有一个弯折，说明此时上下磁性拓扑绝缘体层的相反方向边态的霍尔电压相互抵消，霍尔电阻接近为零，即把它们看成一个整体可以认为霍尔效应此时不存在，而存在自旋霍尔效应，螺旋边态存在，只是由于上下两层有一些剩余电阻偏离了量子化的数值。当调节底栅和顶栅电压偏离Vb＝-150V，Vt＝5V时，霍尔电导σyx和霍尔电阻ρyx的平台都会偏离零，并且平台变得倾斜，调节化学势可以使体系逐渐远离量子自旋霍尔效应的态。当所施加的磁场较大超过第一层和第二层的矫顽场，两层的边态变成相同方向的，相当于两通道的量子反常霍尔效应并联，霍尔电阻ρyx会接近量子化的数值0.5h/e2，霍尔电导会接近量子化的数值2e2/h。
当调节第一层的磁性拓扑绝缘体薄膜和第二层的磁性拓扑绝缘体薄膜中Cr和V的掺杂量，可以分别改变第一层Hc1和第二层的矫顽场Hc2，则当所施加的磁场位于Hc1和Hc2之间时会出现量子自旋霍尔效应。在上面的样品，第一层的矫顽场约为0.8T，第二层的矫顽场约为0.2T,在理想情况下会在0.2T-0.8T磁场下出现所谓的人工量子自旋霍尔效应。本实施例在0.4T-0.6T范围达到了接近量子自旋霍尔效应的效果。
实施例7
本实施例为具有不同厚度的CdSe绝缘保护层30的拓扑绝缘体样品的角分辨光电子能谱表征和对应的二阶微分图表征。磁性掺杂拓扑绝缘体量子阱薄膜为6QL的Cr0.02V0.16(Bi0.34Sb0.66)1.82Te3。
请参阅图13，其中，(a)为生长的没有CdSe的拓扑绝缘体样品，(b)为具有0.5nm的CdSe的拓扑绝缘体样品，(c)为具有1nm的CdSe的拓扑绝缘体样品，(d)为具有1.5nm的CdSe的拓扑绝缘体样品的角分表光电子能谱表征。(e)(f)(g)(h)分别为(a)(b)(c)(d)样品对应的的二阶微分图。
在量子反常霍尔效应的磁性掺杂拓扑绝缘体量子阱薄膜20上生长保护层容易导致磁性掺杂拓扑绝缘体量子阱薄膜20的p-n型变化，同时质量较差的样品界面有可能使样品本身的电阻变大。本发明实施例的(a)、(b)和(e)、(f)的对比图说明，0.5nm的CdSe覆盖磁性掺杂拓扑绝缘体量子阱薄膜20可以看到下面磁性掺杂拓扑绝缘体量子阱薄膜20能带没有移动，也就是CdSe的增加不会对下面的磁性掺杂拓扑绝缘体量子阱薄膜20带来电荷转移或者p-n型的改变，说明CdSe的增加不会干扰反常霍尔效应，这对于保护量子反常霍尔效应具有重要意义。1nm CdSe或者1.5nm的CdSe覆盖之后，表面态位于CdSe的能隙中。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (11)

1.一种具有绝缘保护层的拓扑绝缘体结构，包括：绝缘基底、拓扑绝缘体量子阱薄膜和绝缘保护层，其特征在于，所述拓扑绝缘体量子阱薄膜和所述绝缘保护层依次叠加在所述绝缘基底表面形成一异质结结构，所述绝缘保护层选自纤锌矿结构的CdSe、闪锌矿结构ZnTe、闪锌矿结构的CdSe、闪锌矿结构的CdTe、闪锌矿结构的HgSe和闪锌矿结构的HgTe中的至少一种。
2.根据权利要求1所述的具有绝缘保护层的拓扑绝缘体结构，其特征在于，所述绝缘保护层分子束外延生长在所述拓扑绝缘体量子阱薄膜表面。
3.根据权利要求1所述的具有绝缘保护层的拓扑绝缘体结构，其特征在于，所述拓扑绝缘体量子阱薄膜通过在Sb2Te3的Sb位掺杂第一元素和第二元素形成，所述第一元素包括从Cr、Ti、Fe、Mn和V中选择的一种或多种元素，所述第二元素包括Bi。
4.根据权利要求1所述的具有绝缘保护层的拓扑绝缘体结构，其特征在于，所述拓扑绝缘体量子阱薄膜的材料由化学式MyNz(BixSb1-x)2-y-zTe3表示，其中0<x<1，0≤y，0≤z，且0<y+z<2，M为Cr、Ti、Fe、Mn或V，N为Cr、Ti、Fe、Mn或V。
5.一种具有绝缘保护层的拓扑绝缘体结构，包括：绝缘基底、拓扑绝缘体量子阱薄膜和绝缘保护层，其特征在于，所述绝缘保护层与所述拓扑绝缘体量子阱薄膜的晶格匹配，依次叠加在所述绝缘基底表面形成一异质结结构。
6.根据权利要求5所述的具有绝缘保护层的拓扑绝缘体结构，其特征在于，所述拓扑绝缘体量子阱薄膜具有第一晶格常数，所述绝缘保护层具有第二晶格常数，所述第一晶格常数和所述第二晶格常数的比值为1:1.1～1.1:1。
7.根据权利要求5所述的具有绝缘保护层的拓扑绝缘体结构，其特征在于，所述绝缘保护层分子束外延生长在所述拓扑绝缘体量子阱薄膜表面。
8.根据权利要求7所述的具有绝缘保护层的拓扑绝缘体结构，其特征在于，所述绝缘保护层的分子束外延生长温度在所述拓扑绝缘体量子阱薄膜的分子束外延生长温度±100℃的区间范围内。
9.一种如权利要求1至8任一项所述的具有绝缘保护层的拓扑绝缘体结构的制备方法，包括：
在分子束外延反应腔体中提供所述绝缘基底；
在具有第一温度的所述绝缘基底表面通过分子束外延生长所述拓扑绝缘体量子阱薄膜；以及
在具有第二温度的所述拓扑绝缘体量子阱薄膜表面通过分子束外延生长所述绝缘保护层。
10.根据权利要求9所述的具有绝缘保护层的拓扑绝缘体结构的制备方法，其特征在于，所述第二温度在所述第一温度±100℃的区间范围内。
11.根据权利要求9所述的具有绝缘保护层的拓扑绝缘体结构的制备方法，其特征在于，所述第一温度为150℃至250℃，所述第二温度为50℃至350℃。
CN201810113604.5A 2018-02-05 2018-02-05 具有绝缘保护层的拓扑绝缘体结构及其制备方法 Active CN108447980B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810113604.5A CN108447980B (zh) 2018-02-05 2018-02-05 具有绝缘保护层的拓扑绝缘体结构及其制备方法
PCT/CN2018/093183 WO2019148760A1 (zh) 2018-02-05 2018-06-27 具有绝缘保护层的拓扑绝缘体结构及其制备方法
US16/984,151 US20200365805A1 (en) 2018-02-05 2020-08-04 Topological insulator structure having insulating protective layer and method for making the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810113604.5A CN108447980B (zh) 2018-02-05 2018-02-05 具有绝缘保护层的拓扑绝缘体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN108447980A CN108447980A (zh) 2018-08-24
CN108447980B true CN108447980B (zh) 2019-08-02

Family

ID=63191743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810113604.5A Active CN108447980B (zh) 2018-02-05 2018-02-05 具有绝缘保护层的拓扑绝缘体结构及其制备方法

Country Status (3)

Country Link
US (1) US20200365805A1 (zh)
CN (1) CN108447980B (zh)
WO (1) WO2019148760A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108447981B (zh) * 2018-02-05 2020-08-28 清华大学 双通道拓扑绝缘体结构、制备方法及产生量子自旋霍尔效应的方法
CN111979581B (zh) * 2019-05-22 2022-05-31 清华大学 MnBi2Te4块体单晶的制备方法
CN113594354B (zh) * 2021-06-15 2024-06-28 中国科学院金属研究所 一种YIG/SnTe异质结单晶外延薄膜及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102995117A (zh) * 2012-12-21 2013-03-27 清华大学 拓扑绝缘体结构的制备方法
CN103022341A (zh) * 2012-12-21 2013-04-03 清华大学 拓扑绝缘体结构
CN104103713A (zh) * 2013-04-12 2014-10-15 国际商业机器公司 用于多晶薄膜太阳能电池的保护性绝缘层和化学机械抛光

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8629496B2 (en) * 2010-11-30 2014-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
EP2741295B1 (en) * 2012-12-04 2016-03-02 Imec Spin transfer torque magnetic memory device
US9722113B2 (en) * 2014-07-23 2017-08-01 The Regents Of The University Of Michigan Tetradymite layer assisted heteroepitaxial growth and applications
CN107369757B (zh) * 2016-05-11 2020-09-15 上海磁宇信息科技有限公司 一种采用拓扑绝缘体构成的电子自旋滤波器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102995117A (zh) * 2012-12-21 2013-03-27 清华大学 拓扑绝缘体结构的制备方法
CN103022341A (zh) * 2012-12-21 2013-04-03 清华大学 拓扑绝缘体结构
CN104103713A (zh) * 2013-04-12 2014-10-15 国际商业机器公司 用于多晶薄膜太阳能电池的保护性绝缘层和化学机械抛光

Also Published As

Publication number Publication date
WO2019148760A1 (zh) 2019-08-08
CN108447980A (zh) 2018-08-24
US20200365805A1 (en) 2020-11-19

Similar Documents

Publication Publication Date Title
CN108447981A (zh) 双通道拓扑绝缘体结构、制备方法及产生量子自旋霍尔效应的方法
CN108428789A (zh) 多通道拓扑绝缘体结构、制备方法及电学器件
CN102995117B (zh) 拓扑绝缘体结构的制备方法
Lorenz et al. The 2016 oxide electronic materials and oxide interfaces roadmap
CN103022341B (zh) 拓扑绝缘体结构
CN103000803B (zh) 电学器件
CN108447980B (zh) 具有绝缘保护层的拓扑绝缘体结构及其制备方法
Xie et al. Effects of annealing on structure and composition of LSMO thin films
Li et al. Low‐dimensional half‐metallic materials: theoretical simulations and design
Li et al. Electrostatic tuning of Kondo effect in a rare-earth-doped wide-band-gap oxide
WO2018014459A1 (zh) 调控材料载流子浓度的方法、场效应晶体管和制造方法
CN103000804A (zh) 产生量子化反常霍尔效应的方法
Burton et al. Highly Spin-Polarized Conducting State at the Interface between<? format?> Nonmagnetic Band Insulators: LaAlO 3/FeS 2 (001)
Liu et al. Structural, electronic, and magnetic properties of CrTe 2
Li et al. Metal–insulator transition induced by spin reorientation in Fe7Se8 grain boundaries
KR102617829B1 (ko) Pma 및 높은 tmr을 갖는 조정 가능한 정방형 페리자성 호이슬러 화합물을 포함하는 장치
Li et al. Atomic origin of spin-valve magnetoresistance at the SrRuO3 grain boundary
Gupta et al. Evidence for $\pi $-shifted Cooper quartets in PbTe nanowire three-terminal Josephson junctions
Guo et al. Tunable multiple nonvolatile resistance states in a MnSe-based van der Waals multiferroic tunnel junction
Chern et al. Electrical-transport properties of Fe 3 O 4/NiO superlattices
Chern et al. Modulated electric conductivity in Fe3O4/NiO superlattices
Kotnala et al. Strain-induced structural, magnetic and ferroelectric properties of heterostructure BST–NZFO nanocomposite thin film at room temperature
US20220384711A1 (en) Layered structure, magnetoresistive device using the same, and method of fabricating layered structure
Knoff et al. Magnetic properties of epitaxial (Ge, Mn) Te thin films with varying crystal stoichiometry
Rai et al. Electronic Structure and Transport Properties of Superlattices: La (1-X) SrxTiO3 (X= 0, 0.20, 0.80, 1)

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant