CN103022341A - 拓扑绝缘体结构 - Google Patents

拓扑绝缘体结构 Download PDF

Info

Publication number
CN103022341A
CN103022341A CN201210559564XA CN201210559564A CN103022341A CN 103022341 A CN103022341 A CN 103022341A CN 201210559564X A CN201210559564X A CN 201210559564XA CN 201210559564 A CN201210559564 A CN 201210559564A CN 103022341 A CN103022341 A CN 103022341A
Authority
CN
China
Prior art keywords
topological insulator
magnetic
film
quantum well
well thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201210559564XA
Other languages
English (en)
Other versions
CN103022341B (zh
Inventor
薛其坤
何珂
马旭村
陈曦
王立莉
常翠祖
冯硝
李耀义
贾金锋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Institute of Physics of CAS
Original Assignee
Tsinghua University
Institute of Physics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Institute of Physics of CAS filed Critical Tsinghua University
Priority to CN201210559564.XA priority Critical patent/CN103022341B/zh
Publication of CN103022341A publication Critical patent/CN103022341A/zh
Priority to US14/055,872 priority patent/US9018617B2/en
Application granted granted Critical
Publication of CN103022341B publication Critical patent/CN103022341B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H10N52/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明涉及一种拓扑绝缘体结构，包括绝缘基底及生长在绝缘基底表面的磁性掺杂拓扑绝缘体量子阱薄膜，该磁性掺杂拓扑绝缘体量子阱薄膜的材料由化学式Cry(BixSb1-x)2-yTe3表示，其中0<x<1，0<y<2，且x与y的值选择为使铬（Cr）在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的空穴型载流子与铋（Bi）在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的电子型载流子基本相互抵消，该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为3QL至5QL（约为3nm~5nm）。

Description

拓扑绝缘体结构
技术领域
本发明属于凝聚态物理领域，涉及一种拓扑绝缘体结构。
背景技术
霍尔效应(Hall effect, HE)是由美国物理学家霍尔(E. H. Hall)于1879年在研究金属的导电结构时发现的。当电流垂直于外磁场通过导体时，在导体的垂直于磁场和电流方向的两个端面之间会出现电势差，这一现象便是霍尔效应。随后科学家们在磁性材料中发现了反常霍尔效应(anomalous Hall effect, AHE)以及在半导体中发现了自旋霍尔效应(spin Hall effect, SHE)。从理论上讲，这三种霍尔效应在一定的条件下应该存在其相应的量子化形式。1980 年，德国物理学家克利青(K. V. Klitzing)等在研究极低温度和强磁场中的半导体二维电子气的输运性质时发现了量子霍尔效应(quantum Hall effect, QHE)(Klitzing K. V. et al., New Method for High-Accuracy Determination of the Fine-Structure Constant Based on Quantized Hall Resistance, Phys Rev Lett, 1980, 45:494-497)。之后，美籍华裔物理学家崔琦(D. C. Tsui)和美国物理学家施特默(H. L. Stormer)在更强磁场下研究量子霍尔效应时发现了分数量子霍尔效应(fractional quantum Hall effect, FQHE)(Tsui D. C. et al., Two-Dimensional Magnetotransport in the Extreme Quantum Limit. Phys Rev Lett, 1982, 48:1559-1562)。2006年，斯坦福大学美籍华裔理论物理学家张首晟教授的预测，在HgTe的量子阱中可以实现所谓的“量子自旋霍尔效应” (quantum spin Hall effect, QSHE) (Bernevig B. A. et al., Quantum spin Hall effect and topological phase transition in HgTe quantum wells, Science, 2006, 314:1757-1761.)。2007年量子自旋霍尔效应被证明确实存在(Konig M. et al. Qauntum spin Hall insulator state in HgTe quantum wells. Science, 2007, 318:766-770)。唯独量子化的反常霍尔效应(quantum anomalous Hall effect, QAHE)至今未在实验中观测到。QAHE就是零磁场下的量子霍尔效应，不需朗道能级就可以使霍尔电阻=h/e2=25.8千欧（h为普朗克常数，e为电子电荷），即量子电阻，可以摆脱量子霍尔效应对强磁场和样品高迁移率的要求，具有现实的应用意义。
拓扑绝缘体(topological insulator)是近年来新认识到的一种物质形态，它的体能带结构和普通的绝缘体没有区别，都在费米能级处有一有限大小的能隙，然而在其表面(或边界)处却有无能隙、狄拉克(Dirac)型(具有线性色散关系)、自旋非简并的表面(或边界)态，从而允许导电。这种表面(或边界)态的存在被体能带的拓扑性质所保护，因此原则上不会被表面(或边界)处的无序所破坏。拓扑绝缘体分为三维拓扑绝缘体和二维拓扑绝缘体。三维拓扑绝缘体具有受拓扑保护的二维表面态，二维拓扑绝缘体具有受拓扑保护的一维边界态。特别是Bi2Se3 族(包括Bi2Se3，Bi2Te3和Sb2Te3)拓扑绝缘体材料的发现，使得拓扑绝缘体逐渐成为凝聚态物理研究的热点。理论物理学家预言在拓扑绝缘体中引入铁磁性将会导致多种新奇拓扑量子效应的出现，例如：拓扑磁电效应、镜像磁单极效应，以及量子化的反常霍尔效应。2010年，中国科学院物理研究所的方忠、戴希研究组预言在三维拓扑绝缘体Bi2Se3，Bi2Te3和Sb2Te3的薄膜中通过掺杂过渡金属元素Cr 或者 Fe 可以实现QAHE (Yu R. et al., Quantized anomalous Hall effect in magnetic topological insulators, Science, 2010, 329:61-64)。该文章中提出要实现QAHE，需要具备三个条件：(1)首先制备出高质量的层厚为3QL至5QL 的拓扑绝缘体量子阱薄膜；(2)在拓扑绝缘体量子阱薄膜中实现铁磁性；(3)通过调节量子阱薄膜的化学势使之落入磁性打开的表面态能隙中，也就是实现铁磁绝缘体。然而，实际上尚未制造出一种能够实现量子化的反常霍尔效应的拓扑绝缘体。甚至尚未制造出一种能够使反常霍尔电阻在千欧量级（对于5纳米厚的薄膜，对应的电阻率大于或等于0.5 毫欧·厘米）的铁磁材料（包括磁性掺杂的拓扑绝缘体）。
发明内容
有鉴于此，提供一种能够获得较大的反常霍尔电阻的拓扑绝缘体结构尤为重要。
一种拓扑绝缘体结构，包括绝缘基底及生长在绝缘基底表面的磁性掺杂拓扑绝缘体量子阱薄膜，该磁性掺杂拓扑绝缘体量子阱薄膜的材料由化学式Cry(BixSb1-x)2-yTe3表示，其中0<x<1，0<y<2，且x与y的值选择为使铬（Cr）在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的空穴型载流子与铋（Bi）在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的电子型载流子基本相互抵消。该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为3QL至5QL（约为3nm~5nm）。
一种拓扑绝缘体结构，包括绝缘基底及设置在该绝缘基底表面的磁性掺杂拓扑绝缘体量子阱薄膜，该磁性掺杂拓扑绝缘体量子阱薄膜的材料由化学式Cry(BixSb1-x)2-yTe3表示，其中0<x<1，0<y<2，该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为3QL至5QL，该磁性掺杂拓扑绝缘体量子阱薄膜的反常霍尔电阻RAH为7.74kΩ≤RAH≤25.8kΩ，且反常霍尔角α≥0.2。
本发明的有益效果为：本发明通过在Sb2Te3中同时掺入Cr及Bi，构建一个四元体系，同时引入了两种能够产生相反类型载流子的掺杂原子，在使Sb2Te3具有铁磁性的同时使由于Cr的掺杂所引入的空穴型载流子能够由另一种掺杂原子（Bi）所引入的相反类型的电子型载流子相抵消，从而最大限度的降低体系中的载流子浓度，从而可以获得较大的反常霍尔电阻，甚至实现量子化反常霍尔效应。
附图说明
图1为本发明实施例Sb2Te3晶格结构示意图，其中(a)为立体图，(b)为俯视图，(c)为1QL的内部结构图。
图2为本发明实施例MBE反应腔体结构示意图。
图3为Cr 掺杂的Sb2Te3的原子分辨图。
图4为本发明实施例电学器件的侧视示意图。
图5为本发明实施例电学器件的俯视示意图。
图6为本发明实施例1的磁性掺杂拓扑绝缘体量子阱薄膜在不同背栅极电压Vb下的霍尔曲线，其中Ryx的单位为量子电阻h/e2，即25.8kΩ。
图7为本发明实施例1的磁性掺杂拓扑绝缘体量子阱薄膜在不同Vb下的磁阻曲线，其中Rxx的单位为量子电阻h/e2，即25.8kΩ。
图8为本发明实施例1的磁性掺杂拓扑绝缘体量子阱薄膜的Ryx及Rxx随Vb变化曲线，其中Ryx及Rxx的单位均为量子电阻h/e2，即25.8kΩ。
图9为本发明实施例1的磁性掺杂拓扑绝缘体量子阱薄膜的霍尔角 与Vb的变化曲线。
图10为本发明实施例2的磁性掺杂拓扑绝缘体量子阱薄膜在不同Vb下的霍尔曲线。
图11为本发明实施例2的磁性掺杂拓扑绝缘体量子阱薄膜在不同Vb下的磁阻曲线。
图12为本发明实施例2的磁性掺杂拓扑绝缘体量子阱薄膜的霍尔角
Figure 139592DEST_PATH_IMAGE001
与Vb的变化曲线。
图13为本发明实施例3的磁性掺杂拓扑绝缘体量子阱薄膜在不同Vb下的霍尔曲线，其中Ryx的单位为量子电阻h/e2，即25.8kΩ。
图14为本发明实施例3的磁性掺杂拓扑绝缘体量子阱薄膜在不同Vb下的磁阻曲线，其中Rxx的单位均为量子电阻h/e2，即25.8kΩ。
图15为本发明实施例3的磁性掺杂拓扑绝缘体量子阱薄膜的霍尔角
Figure 534802DEST_PATH_IMAGE001
与Vb的变化曲线。
图16为本发明对比实验（1）的样品在不同Vb下的霍尔曲线。
图17为本发明对比实验（1）的样品的Rxx随背栅电压Vb的变化曲线。
图18为本发明对比实验（1）的样品的Ryx与载流子的浓度随背栅电压Vb的变化曲线。
图19为本发明对比实验（2）的样品在不同Vb下的霍尔曲线。
图20为本发明对比实验（3）的样品在不同Vb下的霍尔曲线。
主要元件符号说明
电学器件 10
磁性掺杂拓扑绝缘体量子阱薄膜 20
矩形中部 22
通电电极连接部 24
输出电极连接部 26
绝缘基底 30
背栅电极 40
通电电极 50
输出电极 E1, E2, E3
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及具体实施例对本发明提供的拓扑绝缘体结构作进一步的详细说明。
本发明实施例提供一种拓扑绝缘体结构，其包括绝缘基底及生长在绝缘基底表面的磁性掺杂拓扑绝缘体量子阱薄膜，该磁性掺杂拓扑绝缘体量子阱薄膜的材料是锑(Sb)位掺杂Cr及Bi的三碲化二锑(Sb2Te3)，可以由化学式Cry(BixSb1-x)2-yTe3表示，其中0<x<1，0<y<2，且x与y的值选择为使铬(Cr)在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的空穴型载流子与铋(Bi)在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的电子型载流子基本相互抵消，也就是使得该磁性掺杂拓扑绝缘体量子阱薄膜在未通过顶栅电极或背栅电极加电压进行调控时的载流子浓度就已经降到1×1013cm-2以下，从而保证应用该拓扑绝缘体结构的器件实现量子化反常霍尔效应时顶栅电极或背栅电极调节的有效性。该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为3QL至5QL（约为3纳米至5纳米）。其中，QL代表5个原子层的厚度。
具体地，该磁性掺杂拓扑绝缘体量子阱薄膜是在Sb2Te3的Sb位掺杂Cr原子及Bi原子形成。Sb2Te3是一种层状材料，隶属于三方晶系，空间群为
Figure 201210559564X100002DEST_PATH_IMAGE002
，具体晶格结构如图1所示，在图1中的xy平面上每层的Sb和Te原子均具有六角密排的结构，沿垂直于xy平面的z轴方向呈层状分布，每五个原子层组成1 个“五原子层”(Quintuple layer，QL)，Cry(BixSb1-x)2-yTe3中该五个原子层分别是依次排列的第一Te原子层(Te1)、掺Cr及Bi的第一Sb原子层(Sb1)、第二Te原子层(Te2)、掺Cr及Bi的第二Sb原子层(Sb1’)、第三Te原子层(Te1’)，在单个的QL之内，Sb（或Cr、Bi）原子和Te原子以共价-离子型化学键结合；在相邻的QL 之间，Te1原子层与Te1’原子层之间是范德瓦耳斯力(van der Waals force)相互作用，从而形成易于解理的界面。在Cry(BixSb1-x)2-yTe3中，x与y的取值以使Cr在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的空穴型载流子与Bi在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的电子型载流子基本相互抵消为准，具体的，使该磁性掺杂拓扑绝缘体量子阱薄膜的载流子浓度降到1×1013cm-2以下。在一个优选的实施例中，0.05<x<0.3，0<y<0.3，且1:2<x:y<2:1，更为优选地，2:3≤x:y≤25:22。
该绝缘基底的材料不限，只要能够在该绝缘基底表面通过分子束外延 (molecular beam epitaxy, MBE)法生长该磁性掺杂拓扑绝缘体量子阱薄膜即可。在一优选的实施例中，该绝缘基底的材料可以选择为在小于或等于10开尔文(K)的低温下具有大于5000的介电常数的材料，如钛酸锶(STO)。由于在获得较大的反常霍尔电阻，甚至实现QAHE时需要对该磁性掺杂拓扑绝缘体量子阱薄膜加电压以进行化学势调控，具体可以通过形成顶栅电极和/或背栅电极实现加载电压，通过场效应调控该磁性掺杂拓扑绝缘体量子阱薄膜的化学势。然而，为了获得较大的反常霍尔电阻，甚至实现QAHE，需要该磁性掺杂拓扑绝缘体量子阱薄膜尽量避免产生任何缺陷，而顶栅电极需要在该磁性掺杂拓扑绝缘体量子阱薄膜表面形成介电层及金属电极，这一过程将大大增加破坏磁性掺杂拓扑绝缘体量子阱薄膜的几率。通过采用在低温下具有较大的介电常数的绝缘基底，使该绝缘基底在较大厚度时仍然可以具有较大电容，从而使该绝缘基底可以直接作为背栅电极与该磁性掺杂拓扑绝缘体量子阱薄膜之间的介电层使用，从而实现在低温下的背栅压调控，实现对磁性掺杂拓扑绝缘体量子阱薄膜的化学势进行调控，避免了顶栅结构对获得较大的反常霍尔电阻，甚至实现QAHE带来的影响。当该绝缘基底的材料为STO时，该磁性掺杂拓扑绝缘体量子阱薄膜优选是在该STO的(111)晶面的表面上生长的。该STO基底的厚度可以为0.1毫米至1毫米。
通过MBE法在STO基底上形成该拓扑绝缘体结构的具体方法包括以下步骤：
S11，提供一STO基底，该STO基底具有(111)晶面的表面，该STO基底置于超高真空的MBE反应腔体中；
S12，将该STO基底在该MBE反应腔体中进行热处理，使该表面清洁；
S13，加热该STO基底并在该MBE反应腔体中同时形成Bi、Sb、Cr及Te的束流，并控制Bi、Sb、Cr及Te的束流的流量从而控制Bi、Sb、Cr及Te之间的比例，使Cr在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的空穴型载流子与Bi在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的电子型载流子基本相互抵消，从而在该STO基底的该表面形成该磁性掺杂拓扑绝缘体量子阱薄膜。
在步骤S11中，该STO基底的该表面为原子级平整，具体可将该STO基底切割出(111)晶面的表面，并在小于100℃（如70℃）的去离子水中加热，并在氧气和氩气氛围中800℃至1200℃（如1000℃）灼烧。在去离子水中加热时间可以为1至2小时，在氧气和氩气氛围中灼烧时间可以为2至3小时。
分子束外延，即MBE，是指在数量级为10-10mbar的超高真空下以0.1~1nm/s 的慢沉积速率蒸发镀膜的一种方法。自从上世纪70年代发明以来，MBE 已经广泛应用于制备高纯度的半导体薄膜。该MBE反应腔体可以与变温扫描隧道显微镜(VTSTM)及角分辨光电子能谱(ARPES)组成联合系统，对得到的磁性掺杂拓扑绝缘体量子阱薄膜进行原位的VTSTM及ARPES 原位测量。
在该磁性掺杂拓扑绝缘体量子阱薄膜的制备以及后续的VTSTM-ARPES 测量中，该反应腔体内真空度小于1.0×10-10mbar （压强小于1.0×10-8 Pa ）。在此真空下，在室温下气体分子密度约为2.4×106cm-3，分子的平均间距约为0.1mm。在超高真空下，可以通过分子束外延技术获得纯净度极高、缺陷极少的磁性掺杂拓扑绝缘体量子阱薄膜。与此同时，在超高真空下还能长时间的保持磁性掺杂拓扑绝缘体量子阱薄膜表面的清洁。优选地，反应腔体内的真空维持在小于或等于5.0×10-10mbar。
在步骤S12中，该热处理的温度和时间以达到使该STO基底的表面尽可能清洁为准。例如，该热处理的温度约为600℃，热处理的时间约为1小时至2小时。该热处理STO基底的过程可以除去STO基底表面吸附的有机物、气体和水分。
在步骤S13中，该Bi、Sb、Cr及Te的束流可通过加热Bi、Sb、Cr及Te的蒸发源形成。具体地，请参阅图2，该MBE反应腔体内可设置有4个独立的蒸发源（Knudsen cell, K-Cell），分别盛有固体Bi、Sb、Cr及Te。该蒸发源主要由坩埚、挡板、加热丝、冷却水和热电偶等几部分组成，其中坩埚材料一般是热解氮化硼(PBN)或者是三氧化二铝。该坩埚中盛放Bi、Sb、Cr或Te，且该Bi、Sb、Cr及Te均具有大于或等于5N级（99.999%）的较高纯度。该加热丝(如钽丝或者钨丝)对该坩埚进行加热，使Bi、Sb、Cr及Te蒸发并通过加热温度控制蒸发速率，并通过设置在坩埚口的挡板严格控制生长的开始和结束，从而获得组分均匀的磁性掺杂拓扑绝缘体量子阱薄膜。循环冷却水的作用是降低蒸发源周围的温度，保持蒸发过程中系统有较好的真空，减少杂质的影响。该STO基底放置于该MBE反应腔体内，(111)晶面的表面面向该蒸发源，背向该蒸发源的一侧可以设置有加热器，用于对该STO基底进行加热。
该流量即为瞬时流量，也就是单位时间内通过某一截面积的流体量。该Bi、Sb、Cr及Te的流量（分别为VTe、VBi、VSb及VCr）需要控制在VTe>(VCr+VBi+VSb)，以保证在Te的氛围下形成该磁性掺杂拓扑绝缘体量子阱薄膜，从而尽量减少Te空位的产生。更为优选地，(VCr+VBi+VSb): VTe为1:10至1:15。然而Te的流量也不能太大，过大的Te流量容易导致Te在基底表面聚集形成团簇。该Bi、Sb、Cr及Te的流量可以通过分别控制4个蒸发源的温度进行控制，并可以通过流量计（如石英晶振型气体流量计）进行监测。在形成该磁性掺杂拓扑绝缘体量子阱薄膜的过程中，该STO基底也需要被加热至一合适温度，温度大约为180℃~250℃，该温度主要是既保证Te2/Te4分子分解成为Te原子，又同时保证能够生成单晶的磁性掺杂拓扑绝缘体量子阱薄膜。该磁性掺杂拓扑绝缘体量子阱薄膜中各元素的比例通过石英晶振型气体流量计来估算，准确值通过生长相同比例的厚层（比如100QL）的样品进行化学分析各元素获得。在一个实施例中，Tsub =180℃至200℃，TTe=310℃，TBi=500℃，TSb=360℃，TCr=1020℃。该STO基底可通过设置在STO基底背面的钨丝进行加热。当该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为5QL时，更为优选地，先在较低的STO基底温度，如Tsub =180℃时形成第1层QL的磁性掺杂拓扑绝缘体量子阱薄膜，并在较高的STO基底温度，如Tsub =200℃时，在该第1层QL上形成另外4层QL的磁性掺杂拓扑绝缘体量子阱薄膜，作用是为了保证在基底上生长的第1层QL均匀的平铺到基底上，温度过高会导致第1层QL不平，后续升高基底温度是为了保证后续生长的4层QL具有更高的质量。
优选地，在该步骤S13后可进一步包括一退火步骤，即形成该磁性掺杂拓扑绝缘体量子阱薄膜后对该磁性掺杂拓扑绝缘体量子阱薄膜在退火温度下进行加热，以进一步减少该磁性掺杂拓扑绝缘体量子阱薄膜中的缺陷。该退火温度可以为180℃至250℃（如200℃），退火时间为10分钟至1小时（如20分钟）。
可以理解，该拓扑绝缘体结构的制备并不限于上述方法。例如，该绝缘基底可以不限于STO，例如可以是三氧化二铝，如单晶的蓝宝石基底（sapphire），由于蓝宝石基底在低温下介电常数只有20，无法作为背栅结构的电介质层。因此在进行QAHE实验时可以通过顶栅型结构对该化学势进行调节，具体为在该磁性掺杂拓扑绝缘体量子阱薄膜表面形成一层厚度较薄（如300纳米）的介电层（如Al2O3薄膜、HfO2薄膜、MgO薄膜等），并在该介电层上形成一顶栅电极。另外，为了避免该固体的介电层对该磁性掺杂拓扑绝缘体量子阱薄膜的影响，也可改用液体栅极，该液体栅极设置在该磁性掺杂拓扑绝缘体量子阱薄膜远离该绝缘基底的表面。该液体栅极包括液态介电层及顶栅电极，该液态介电层直接设置在该磁性掺杂拓扑绝缘体量子阱薄膜远离该绝缘基底的表面。该顶栅电极与该液态介电层接触，并通过该液态介电层与该磁性掺杂拓扑绝缘体量子阱薄膜间隔设置。具体地，可以将离子液体滴加至该磁性掺杂拓扑绝缘体量子阱薄膜表面形成该液态介电层，该离子液体另一侧通电形成顶栅电极，也就是通过液体栅极来实现顶栅的调控。
如背景技术中提到的，Sb2Te3是一种有可能实现QAHE的拓扑绝缘体材料。理论上，Cr可以以3价形式等位掺杂于Sb2Te3的Sb位，因此，为获得QAHE可以将Sb2Te3进行无限均匀的Cr掺杂，使拓扑绝缘体材料实现铁磁性。这种铁磁性和传统的稀磁半导体中的RKKY 型铁磁性不同，不需要有载流子，体系仍然能保持着绝缘体的状态，就可以实现铁磁的长程有序态，而且由于磁性掺杂拓扑绝缘体量子阱薄膜中的掺杂的磁性原子的自旋极化与强烈的自旋轨道耦合，在适当的掺杂浓度和温度下，就可以存在量子化的反常霍尔效应，因此即使体系处于绝缘态，铁磁性仍然可以存在，从而可以在低温下实现QAHE。
然而，发明人发现在真实体系中，Cr掺杂Sb位的Sb2Te3量子阱薄膜，量载流子浓度非常大。具体地，载流子计算公式为n2D=1/eRH，其中RH为霍尔曲线的斜率。经实验测量Cr掺杂Sb位的Sb2Te3量子阱薄膜的载流子浓度为1014cm-2量级，无论是利用背栅还是顶栅方式都不具备有效调节如此大载流子浓度的本领。形成如此大的载流子浓度主要是由于受实验条件和环境因素的影响，在成膜的过程中，实现原子级无限均匀的掺入Cr是极其困难的，Cr的掺杂容易在Sb2Te3中引入缺陷。请参阅图3（通过VTSTM得到的Cr 掺杂的Sb2Te3的原子分辨图），图中均匀分布的三角形缺陷即是均匀掺杂的Cr原子，由于Cr原子与Sb原子是等价替换，所以Cr原子的掺杂并不会引入额外的载流子，但是在真实的实验中，由于掺杂的Cr原子不可能达到理想的均匀，可能存在并没有成键的Cr原子，因此可能会带来额外的载流子，经实验验证，该载流子类型为空穴型，并且导致薄膜的载流子浓度非常高，难以通过栅极调节化学势的方法使载流子浓度降低到实现较大反常霍尔电阻或观测到QAHE的程度。
本发明通过在Sb2Te3中同时掺入Cr及Bi，构建一个四元体系，同时引入了两种能够产生相反缺陷的掺杂原子，在使Sb2Te3具有铁磁性的同时使由于Cr的掺杂所引入的缺陷（空穴）能够由另一种掺杂原子（Bi）所引入的相反类型的缺陷（电子）进行抵消，从而最大限度的降低体系中的载流子浓度。该掺入的Bi的量（即Cry(BixSb1-x)2-yTe3中的x值）是根据Cr引入的缺陷的量而定的，因此受实验条件和环境因素的影响，可以通过对掺入的Cr引入的缺陷量进行分析，再决定掺入Bi的量。经反复实验证明，在0.05<x<0.3，0<y<0.2，且1:2<x:y<2:1，更为优选地，2:3≤x:y≤25:22的范围内，该磁性掺杂拓扑绝缘体量子阱薄膜中的载流子浓度可以降低到极小，从而能够通过栅压调控的方式调控化学势，使载流子浓度进一步趋近于0，从而实现反常霍尔电阻(RAH)为0.3×25.8kΩ≤RAH≤1×25.8kΩ，即7.74kΩ≤RAH≤25.8kΩ，同时使反常霍尔角(α= RAH/Rxx)≥0.2。
进一步地，可以以该拓扑绝缘体结构为基础形成一电学器件，包括上述拓扑绝缘体结构，具体地，包括绝缘基底，该绝缘基底具有相对的第一表面及第二表面；及磁性掺杂拓扑绝缘体量子阱薄膜，该磁性掺杂拓扑绝缘体量子阱薄膜设置在该第一表面，该磁性掺杂拓扑绝缘体量子阱薄膜的材料由化学式Cry(BixSb1-x)2-yTe3表示，其中0<x<1，0<y<2，且x与y的值选择为使铬在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的空穴与铋在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的电子基本相互抵消，该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为3QL至5QL。
进一步地，该电学器件包括该拓扑绝缘体结构，并进一步包括一背栅电极及两个通电电极（即源极和漏极）。该背栅电极用于调控该磁性掺杂拓扑绝缘体量子阱薄膜的化学势。该通电电极用于给该磁性掺杂拓扑绝缘体量子阱薄膜通入沿第一方向的电流。
该电学器件可进一步包括三个输出电极（分别为E1、E2及E3），该三个输出电极用于分别测试该磁性掺杂拓扑绝缘体量子阱薄膜在第一方向的电阻（即纵向电阻）及第二方向的电阻（即霍尔电阻）。
上述所有电极均可用电子束蒸镀(E-beam)法形成，材料可以是导电性较好的金或钛等，也可以采用铟或银胶直接涂抹到样品表面作为电极。
具体地，该背栅电极设置在该第二表面。该两个通电电极以及三个输出电极相互间隔的设置在该磁性掺杂拓扑绝缘体量子阱薄膜表面，从而与该磁性掺杂拓扑绝缘体量子阱薄膜电连接。该两个通电电极分别设置在该磁性掺杂拓扑绝缘体量子阱薄膜沿第一方向的两端。从该E1至E2的方向为该第一方向（即纵向电阻方向），从该E2至E3的方向为该第二方向（即霍尔电阻方向），该第一方向垂直该第二方向。该E1、E2及E3可以分别设置在该磁性掺杂拓扑绝缘体量子阱薄膜沿第二方向的两端，例如，E1及E2设置在该磁性掺杂拓扑绝缘体量子阱薄膜沿第二方向的一端，E3设置在该磁性掺杂拓扑绝缘体量子阱薄膜沿第二方向的另一端。该两个通电电极可以为条带状，具有较长的长度，且长度方向沿该第二方向设置。该通电电极的长度可以与该磁性掺杂拓扑绝缘体量子阱薄膜在第二方向上的长度相等。该三个输出电极可均为点状电极。
进一步地，请参阅图4及图5，图5中x代表第一方向，y代表第二方向，在一个实施例中，在该电学器件10中，该磁性掺杂拓扑绝缘体量子阱薄膜20在该绝缘基底30的第一表面形成一图案形状，包括矩形中部22、从该矩形中部22向该两个通电电极50分别延伸的两个通电电极连接部24、从该矩形中部22向该E1、E2及E3分别延伸且相互间隔的三个输出电极连接部26，该矩形中部22在该第二方向上的长度小于该通电电极连接部24在第二方向上的所具有的最大长度，该通电电极连接部24在第二方向上的长度与该通电电极50的长度相等。该三个输出电极连接部26的延伸方向为该第二方向，具体地，该三个输出电极连接部26可从该矩形中部22的三个角延伸至该E1、E2及E3。该背栅电极40设置在该绝缘基底30该第二表面。
该通电电极50设置在该通电电极连接部24的一端的表面，该通电电极连接部24的另一端与该矩形中部22相连。该通电电极连接部24可以为三角形，从较宽的通电电极50的端部逐渐过渡至较窄的矩形中部22的端部，从而更好的减小样品的接触电阻，从而保证QAHE更容易实现。该输出电极连接部26可以为条形结构，具有较窄的宽度，能够使该矩形中部22与该输出电极电连接即可。该输出电极设置在该输出电极连接部26的一端的表面，该输出电极连接部26的另一端与该矩形中部22相连。
该矩形中部22在第一方向上的长度为100微米至400微米（如200微米），该矩形中部22在第二方向上的长度为10微米至40微米（如20微米）。
该通电电极连接部24在第二方向上的长度为1毫米至4毫米（如2毫米），在第一方向上的长度为5毫米至10毫米。
另外，该电学器件可进一步具有与E1、E2及E3相似的第四输出电极E4，该E4与该E1、E2及E3相互间隔，且分别设置在该磁性掺杂拓扑绝缘体量子阱薄膜20沿第二方向的两端，该E3至E4的方向为该第一方向，该E1至E4的方向为该第二方向。相应地，该磁性掺杂拓扑绝缘体量子阱薄膜20可具有从该矩形中部22向该E1、E2、E3及E4分别延伸且相互间隔的四个输出电极连接部26，具体地，该四个输出电极连接部26可从该矩形中部22的四个角延伸至该E1、E2、E3及E4。
该磁性掺杂拓扑绝缘体量子阱薄膜20除该矩形中部22、通电电极连接部24及输出电极连接部26外的其他部分可通过机械刮除法、紫外曝光光刻或电子束光刻（electron beam lithography, EBL）法去除。
本发明进一步提供一种产生QAHE的方法，其包括：
S21，在绝缘基底上制备厚度为3QL至5QL的拓扑绝缘体量子阱薄膜；
S22，在制备该拓扑绝缘体量子阱薄膜的同时对该拓扑绝缘体量子阱薄膜掺杂第一元素与第二元素，形成磁性掺杂拓扑绝缘体量子阱薄膜，该第一元素与该第二元素在该磁性掺杂拓扑绝缘体量子阱薄膜中分别引入空穴型载流子与电子型载流子，使该磁性掺杂拓扑绝缘体量子阱薄膜中载流子浓度载流子浓度降到1×1013cm-2以下，该第一元素与该第二元素中的一种对该拓扑绝缘体量子阱薄膜进行磁性掺杂；
S23，对该磁性掺杂拓扑绝缘体量子阱薄膜施加场电压使载流子浓度进一步降低至实现量子化反常霍尔效应。
在步骤S23中，当该绝缘基底在低温下具有较大介电常数时，该场电压可仅通过背栅结构实现。该场电压的范围为±200V。该步骤S3优选在低温，如温度小于或等于10K下进行，更为优选地，在温度小于或等于1.5K下进行。
该产生QAHE的方法针对磁性掺杂（如Cr掺杂）可能在原有的拓扑绝缘体量子阱薄膜中引入缺陷的问题同时通过化学掺杂引入类型相反的缺陷且通过施加场电压两种手段同时进行的方式，可以真正使载流子浓度将至非常低（如1×1012cm-2以下），从而可以实现QAHE。
实验测试
以不同的磁性掺杂拓扑绝缘体量子阱薄膜形成上述电学器件，在低温下通过该两个通电电极对该磁性掺杂拓扑绝缘体量子阱薄膜通入恒定电流，并通过该三个输出电极测试该磁性掺杂拓扑绝缘体量子阱薄膜不同方向上的电阻Rxx及Ryx，其中Rxx为沿该恒定电流方向（即第一方向）的电阻（即纵向电阻），该Ryx为垂直于该恒定电流方向（即第二方向）的电阻（即霍尔电阻）。在测量时根据需要通过顶栅电极或背栅电极对磁性掺杂拓扑绝缘体量子阱薄膜的化学势进行电压调制。其中顶栅电压为Vt，背栅电压为Vb。另外，通过低温强磁场输运测量系统或者量子扰动超导探测器(SQUID)对磁性掺杂拓扑绝缘体量子阱薄膜的磁性性质进行了研究。测试结果如下述实施例所述。
在磁性材料中，一般定义：Ryx=RAM(T,H)+RNH。其中，RA为反常霍尔系数，M(T,H)为磁化强度，RN为正常霍尔系数。定义反常霍尔电阻RAH的大小为零磁场下霍尔电阻的大小。式中第一项RAM(T,H)为反常霍尔电阻(RAH=RAM(T,H))，与磁化强度M(T,H)有关，在低磁场下占主要作用；第二项正常霍尔电阻表示Ryx在高场下的线性部分，RN决定了载流子的浓度n2D和载流子类型。由于以下实验均在近似零磁场下研究，因此以下实验中该Ryx近似等于RAH。
实施例1（T=30mK，5QL样品，背栅调控）
该磁性掺杂拓扑绝缘体量子阱薄膜为Cr0.15(Bi0.10Sb0.9)1.85Te3，厚度为5QL，绝缘基底30为STO基底。
对该拓扑绝缘体结构在不同背栅电压下的霍尔曲线进行测量。请参阅图6-9，在温度为30毫开(mK)，样品的RAH随背栅电压(Vb)的变化而变化。图6-9中霍尔曲线也出现磁滞现象，样品具有非常好的铁磁性。当0V≤ Vb ≤10V时，样品的RAH 随Vb的变化不大，当Vb 为-4.5V时，RAH为25.8千欧。其中μ0H中H是磁化强度，而μ0是真空导磁率，单位T为特斯拉。
实施例2（T=1.5K，4QL样品，背栅调控）
该磁性掺杂拓扑绝缘体量子阱薄膜为Cr0.22(Bi0.22Sb0.78)1.78Te3，厚度为4QL，绝缘基底30为STO基底。
请参阅图10，在T=1.5K 时，STO(111)基底上4QL Cr0.22(Bi0.22Sb0.78)1.78Te3的不同Vb下的霍尔曲线如图10所示。从图10中可以看出，霍尔曲线出现磁滞现象，并且磁滞回线形状很“方”，说明样品具有非常好的铁磁性。通过对Vb的调控，可以获得较高的RAH。RAH 随着Vb的增大先增大后减小，当Vb=45V 时，RAH达到最大，约为10 kΩ，已接近0.4个量子电阻(25.8kΩ)。图11是该样品在不同Vb下的磁阻曲线，不同Vb下，磁阻曲线均为“蝴蝶型”，从一个侧面也说明样品具有非常好的铁磁性。另外在Vb=45V 时，反常霍尔角(α= RAH/Rxx)已经高达0.42，这相比5QL的样品增加了一倍。从图12可以看出，霍尔角随Vb的增加而先增大后减小。
实施例3（T=100mK，4QL样品，背栅调控）
该磁性掺杂拓扑绝缘体量子阱薄膜为Cr0.22(Bi0.22Sb0.78)1.78Te3，厚度为4QL，绝缘基底30为STO基底。
对该拓扑绝缘体结构在不同背栅电压下的霍尔曲线进行测量。请参阅图13，在温度为100毫开(mK)，样品的RAH随背栅电压(Vb)的变化而变化。图13中霍尔曲线也出现磁滞现象，样品具有非常好的铁磁性。当0V≤ Vb ≤20V时，样品的RAH 随Vb的变化不大，RAH接近0.6 个量子电阻(25.8kΩ)。具体地，当Vb =10 V，RAH最大，(RAH)max =0.59h∙e-2，即约15.3kΩ。这一数值已经远超半个量子霍尔电阻值，是目前为止世界上所能获得的最大反常霍尔电阻。图14为该样品在不同Vb下的磁阻曲线，发现磁阻Rxx随着Vb的变化相比霍尔电阻随相同的Vb的变化明显，特别是当Vb =0V 时，此时的反常霍尔角α(α= RAH/Rxx)>0.5。从图15可以看出，霍尔角随Vb的增加而先增大后减小。
实施例4（T=90mK，5QL样品，背极调控，Vt=0）
该磁性掺杂拓扑绝缘体量子阱薄膜为Cr0.15(Bi0.1Sb0.9)1.85Te3，厚度为5QL，绝缘基底30为厚度为0.25mm的STO基底。
在温度为90mK下，Vb=30V时，5QL Cr0.15(Bi0.1Sb0.9)1.85Te3的具有最大的RAH，约为24.1kΩ。
实施例5（T=400mK，5QL样品，背栅调控，Vt=0）
该磁性掺杂拓扑绝缘体量子阱薄膜为Cr0.15(Bi0.1Sb0.9)1.85Te3，厚度为5QL，绝缘基底30为厚度为0.25mm的STO基底。
在温度为400mK下，Vb=20V时，5QL Cr0.15(Bi0.1Sb0.9)1.85Te3的具有最大的RAH，约为23.0kΩ。
实施例6（T=1.5K，5QL样品，背栅调控，Vt=0）
该磁性掺杂拓扑绝缘体量子阱薄膜为Cr0.15(Bi0.1Sb0.9)1.85Te3，厚度为5QL，绝缘基底30为厚度为0.25mm的STO基底。
在温度为1.5K下，Vb=28V时，5QL Cr0.15(Bi0.1Sb0.9)1.85Te3的具有最大的RAH，约为19.02kΩ。
上述实施例1-6的测试数据总结如表1所示。
表1
编号 样品 厚度 温度 Vb(V) RAH(kΩ) 霍尔电阻率ρyx(μΩ.m) Rxx(kΩ) 反常霍尔角RAH/Rxx
1 Cr0.15(Bi0.10Sb0.9)1.85Te3 5QL 30mK -4.5 25.8 127.3 3.4 7.58
2 Cr0.22(Bi0.22Sb0.78)1.78Te3 4QL 1.5K 45 10 50 23.8 0.42
3 Cr0.22(Bi0.22Sb0.78)1.78Te3 4QL 100mK 10 15.3 76.5 34 0.45
4 Cr0.15(Bi0.1Sb0.9)1.85Te3 5QL 90mK 30 24.1k 120 7 3.44
5 Cr0.15(Bi0.10Sb0.9)1.85Te3 5QL 400mK 20 23.0 115 13 1.7
6 Cr0.15(Bi0.10Sb0.9)1.85Te3 5QL 1.5K 28 19.02 95.1 18.88 1.0007
对比实验
（1）Sb2-yCryTe3
改变Cr的掺杂量，在STO(111)基底上制备Cr掺杂的磁性掺杂拓扑绝缘体量子阱薄膜Sb2-yCryTe3，厚度为5QL。其中y分别为0、0.05、0.09及0.14。经实验发现，当y=0时，5QL的Sb2Te3具有线性色散的表面态，并且Dirac点位于EF以上65meV处。当将Cr掺入Sb2Te3之后，Dirac点的位置由y=0.05时的+75meV变化到y=0.14时的+88meV。x分别为0、0.05、0.09及0.14，EF均未处在磁性打开的能隙中。
不进行Bi掺杂，仅对Sb2-xCrxTe3进行化学势调制，将上述Sb1.91Cr0.09Te3在不同背栅电压下测量霍尔曲线。请参阅图16及图17，图17为Rxx随背栅电压Vb的变化，可以看到随着Vb的增大，Rxx始终在增大，这是典型的空穴型半导体行为，说明在此调节过程中载流子的类型并未发生变化。由于栅极电压调控的过程中，迁移率μ几乎不变，根据Rxx -1xx=σxx=μn2De，可知随着Vb的增加，n2D在减小，如图18中所示。图17为T=1.5K 时，5QL Sb1.91Cr0.09Te3在不同Vb下的霍尔曲线。背栅电压的调节范围为-210V 到+210V。随着Vb的增大，反常霍尔电阻RAH单调变大。当Vb=−210V时，RAH = 24.1Ω ，n2D=3.4×1014cm−2；Vb=+210V时，RAH =40.8Ω，n2D=9.7×1013cm−2。对各个Vb下的RAH和n2D总结如图18所示，可以看出随着n2D的减小，RAH却在增加。这一点与传统的稀磁半导体中截然不同，在稀磁半导体中，n2D越大，RAH越大。然而RAH 仍然较低，未实现QAHE。
另外，相对于Sb2Te3体系，在Bi2Se3及Bi2Te3体系中掺Cr进行对比。
（2）Bi1.78Cr0.22Se3
制备Cr 掺杂的磁性掺杂拓扑绝缘体量子阱薄膜Bi1.78Cr0.22Se3。样品的厚度选择为10QL，掺杂Cr含量x=0.22。请参阅图19，在T=1.5K的霍尔效应的测量中并未发现磁滞回线的存在，只有非线性效应的存在， 这说明在Cr 掺杂的Bi2Se3样品是顺磁性的，也就是说明Cr 掺杂的Bi2Se3在低温下并不能形成长程的铁磁序，因此Cr 掺杂的Bi2Se3几乎不可能实现QAHE。
（3）Bi1.78Cr0.22Te3
制备Cr 掺杂的拓扑绝缘体量子阱薄膜Bi1.78Cr0.22Te3。样品的厚度选择为10QL，掺杂Cr含量x=0.22。请参阅图20，在温度为25K以下，样品都存在磁滞回线，这说明在Cr 掺杂的Bi2Te3样品在低温是铁磁性的。
另外，本领域技术人员还可在本发明精神内做其他变化，当然，这些依据本发明精神所做的变化，都应包含在本发明所要求保护的范围之内。

Claims (10)

1.一种拓扑绝缘体结构，包括：
绝缘基底；
设置在该绝缘基底表面的磁性掺杂拓扑绝缘体量子阱薄膜；
其特征在于，该磁性掺杂拓扑绝缘体量子阱薄膜的材料由化学式Cry(BixSb1-x)2-yTe3表示，其中0<x<1，0<y<2，且x与y的值选择为使铬在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的空穴型载流子与铋在该磁性掺杂拓扑绝缘体量子阱薄膜中引入的电子型载流子基本相互抵消，该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为3QL至5QL。
2.如权利要求1所述的拓扑绝缘体结构，其特征在于，0.05<x<0.3，0<y<0.3，且1:2<x:y<2:1。
3.如权利要求2所述的拓扑绝缘体结构，其特征在于，2:3≤x:y≤25:22。
4.如权利要求1所述的拓扑绝缘体结构，其特征在于，该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为5QL。
5.如权利要求1所述的拓扑绝缘体结构，其特征在于，该绝缘基底的材料为钛酸锶。
6.如权利要求1所述的拓扑绝缘体结构，其特征在于，该磁性掺杂拓扑绝缘体量子阱薄膜为Cr0.15(Bi0.10Sb0.9)1.85Te3，厚度为5QL，绝缘基底的材料为钛酸锶。
7.如权利要求1所述的拓扑绝缘体结构，其特征在于，该磁性掺杂拓扑绝缘体量子阱薄膜的载流子浓度为1×1013cm-2以下。
8.如权利要求1所述的拓扑绝缘体结构，其特征在于，该磁性掺杂拓扑绝缘体量子阱薄膜的反常霍尔电阻RAH为7.74kΩ≤RAH≤25.8kΩ，且反常霍尔角α≥0.2。
9.一种拓扑绝缘体结构，包括：
绝缘基底；
设置在该绝缘基底表面的磁性掺杂拓扑绝缘体量子阱薄膜；
其特征在于，该磁性掺杂拓扑绝缘体量子阱薄膜的材料由化学式Cry(BixSb1-x)2-yTe3表示，其中0<x<1，0<y<2，该磁性掺杂拓扑绝缘体量子阱薄膜的厚度为3QL至5QL，该磁性掺杂拓扑绝缘体量子阱薄膜的反常霍尔电阻RAH为7.74kΩ≤RAH≤25.8kΩ，且反常霍尔角α≥0.2。
10.如权利要求9所述的拓扑绝缘体结构，其特征在于，该磁性掺杂拓扑绝缘体量子阱薄膜的载流子浓度为1×1013cm-2以下。
CN201210559564.XA 2012-12-21 2012-12-21 拓扑绝缘体结构 Active CN103022341B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210559564.XA CN103022341B (zh) 2012-12-21 2012-12-21 拓扑绝缘体结构
US14/055,872 US9018617B2 (en) 2012-12-21 2013-10-16 Topological insulator structure having magnetically doped topological insulator quantum well film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210559564.XA CN103022341B (zh) 2012-12-21 2012-12-21 拓扑绝缘体结构

Publications (2)

Publication Number Publication Date
CN103022341A true CN103022341A (zh) 2013-04-03
CN103022341B CN103022341B (zh) 2015-01-21

Family

ID=47970688

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210559564.XA Active CN103022341B (zh) 2012-12-21 2012-12-21 拓扑绝缘体结构

Country Status (2)

Country Link
US (1) US9018617B2 (zh)
CN (1) CN103022341B (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022344A (zh) * 2012-12-21 2013-04-03 清华大学 拓扑绝缘体结构
CN105112868A (zh) * 2015-08-27 2015-12-02 西南交通大学 一种拓扑绝缘体/铁磁体异质结构薄膜的制备方法
WO2016019636A1 (zh) * 2014-08-05 2016-02-11 京东方科技集团股份有限公司 导电薄膜、触摸面板及其制作方法、显示装置
WO2016019660A1 (zh) * 2014-08-05 2016-02-11 京东方科技集团股份有限公司 具有触摸功能的显示器件及其制作方法、显示装置
CN105702854A (zh) * 2016-05-05 2016-06-22 中国科学院物理研究所 具有量子化反常霍尔效应的材料和由其形成的霍尔器件
CN107369757A (zh) * 2016-05-11 2017-11-21 上海磁宇信息科技有限公司 一种采用拓扑绝缘体构成的电子自旋滤波器
CN108447980A (zh) * 2018-02-05 2018-08-24 清华大学 具有绝缘保护层的拓扑绝缘体结构及其制备方法
CN110098319A (zh) * 2019-04-25 2019-08-06 清华大学 一种量子反常霍尔效应薄膜微结构器件及其制备方法
CN110912532A (zh) * 2019-11-07 2020-03-24 浙江大学 通过边界截取调控声波传播路径的方法
CN111952362A (zh) * 2017-11-17 2020-11-17 华中科技大学 磁性原子掺杂的超晶格材料[GeTe/Sb2Te3]n晶体结构模型的构建方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103000804B (zh) * 2012-12-21 2015-01-21 清华大学 产生量子化反常霍尔效应的方法
US9362227B2 (en) * 2014-07-30 2016-06-07 The Board Of Trustees Of The Leland Stanford Junior University Topological insulator in IC with multiple conductor paths
CN108428789B (zh) * 2018-02-05 2020-05-22 清华大学 多通道拓扑绝缘体结构、制备方法及电学器件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273763A1 (en) * 2011-04-29 2012-11-01 Banerjee Sanjay K Topological Insulator-Based Field-Effect Transistor
CN103000803A (zh) * 2012-12-21 2013-03-27 清华大学 电学器件
CN103022344A (zh) * 2012-12-21 2013-04-03 清华大学 拓扑绝缘体结构

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9024415B2 (en) * 2010-12-07 2015-05-05 The Board Of Trustees Of The Leland Stanford Junior University Electrical and optical devices incorporating topological materials including topological insulators
US20140119981A1 (en) * 2012-10-25 2014-05-01 Massachusetts Institute Of Technology Constructing bismuth antimony thin films with anisotropic single-dirac cones
CN103000804B (zh) * 2012-12-21 2015-01-21 清华大学 产生量子化反常霍尔效应的方法
CN102995117B (zh) * 2012-12-21 2015-06-10 清华大学 拓扑绝缘体结构的制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120273763A1 (en) * 2011-04-29 2012-11-01 Banerjee Sanjay K Topological Insulator-Based Field-Effect Transistor
CN103000803A (zh) * 2012-12-21 2013-03-27 清华大学 电学器件
CN103022344A (zh) * 2012-12-21 2013-04-03 清华大学 拓扑绝缘体结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
BIN LI ET AL.: "Carrier dependent ferromagnetism in chromium doped topological insulator Cr0.2BixSb1.8−xTe3", 《URL:HTTP://ARXIV.ORG/ABS/1207.4363》 *
BIN LI ET AL.: "Carrier dependent ferromagnetism in chromium doped topological insulator Cr0.2BixSb1.8−xTe3", 《URL:HTTP://ARXIV.ORG/ABS/1207.4363》, 19 July 2012 (2012-07-19) *

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103022344A (zh) * 2012-12-21 2013-04-03 清华大学 拓扑绝缘体结构
US10423267B2 (en) 2014-08-05 2019-09-24 Boe Technology Group Co., Ltd. Conductive thin film, touch panel and method for manufacturing the same, and display device
WO2016019636A1 (zh) * 2014-08-05 2016-02-11 京东方科技集团股份有限公司 导电薄膜、触摸面板及其制作方法、显示装置
WO2016019660A1 (zh) * 2014-08-05 2016-02-11 京东方科技集团股份有限公司 具有触摸功能的显示器件及其制作方法、显示装置
CN105112868B (zh) * 2015-08-27 2018-05-18 西南交通大学 一种拓扑绝缘体/铁磁体异质结构薄膜的制备方法
CN105112868A (zh) * 2015-08-27 2015-12-02 西南交通大学 一种拓扑绝缘体/铁磁体异质结构薄膜的制备方法
CN105702854A (zh) * 2016-05-05 2016-06-22 中国科学院物理研究所 具有量子化反常霍尔效应的材料和由其形成的霍尔器件
CN107369757A (zh) * 2016-05-11 2017-11-21 上海磁宇信息科技有限公司 一种采用拓扑绝缘体构成的电子自旋滤波器
CN111952362A (zh) * 2017-11-17 2020-11-17 华中科技大学 磁性原子掺杂的超晶格材料[GeTe/Sb2Te3]n晶体结构模型的构建方法
CN108447980A (zh) * 2018-02-05 2018-08-24 清华大学 具有绝缘保护层的拓扑绝缘体结构及其制备方法
CN108447980B (zh) * 2018-02-05 2019-08-02 清华大学 具有绝缘保护层的拓扑绝缘体结构及其制备方法
WO2019148760A1 (zh) * 2018-02-05 2019-08-08 清华大学 具有绝缘保护层的拓扑绝缘体结构及其制备方法
CN110098319A (zh) * 2019-04-25 2019-08-06 清华大学 一种量子反常霍尔效应薄膜微结构器件及其制备方法
CN110912532A (zh) * 2019-11-07 2020-03-24 浙江大学 通过边界截取调控声波传播路径的方法

Also Published As

Publication number Publication date
US20140175373A1 (en) 2014-06-26
US9018617B2 (en) 2015-04-28
CN103022341B (zh) 2015-01-21

Similar Documents

Publication Publication Date Title
CN103000804B (zh) 产生量子化反常霍尔效应的方法
CN103022341B (zh) 拓扑绝缘体结构
CN103000803B (zh) 电学器件
CN102995117B (zh) 拓扑绝缘体结构的制备方法
CN103022344B (zh) 拓扑绝缘体结构
Xu et al. Observation of integer and fractional quantum anomalous Hall effects in twisted bilayer MoTe 2
Telford et al. Coupling between magnetic order and charge transport in a two-dimensional magnetic semiconductor
Copie et al. Towards two-dimensional metallic behavior at LaAlO 3/SrTiO 3 interfaces
JP5079525B2 (ja) 薄膜積層体及びそれを用いたＩｎＳｂ薄膜磁気センサ並びにその製造方法
Deng et al. Strain engineering of epitaxial oxide heterostructures beyond substrate limitations
Zhou et al. Negligible oxygen vacancies, low critical current density, electric-field modulation, in-plane anisotropic and high-field transport of a superconducting Nd0. 8Sr0. 2NiO2/SrTiO3 heterostructure
CN108428789A (zh) 多通道拓扑绝缘体结构、制备方法及电学器件
CN108447981A (zh) 双通道拓扑绝缘体结构、制备方法及产生量子自旋霍尔效应的方法
Yu et al. Observation of current-induced spin polarization in the topological insulator Bi 2 Te 3 via circularly polarized photoconductive differential current
Brown et al. Atomic order and magnetization distribution in the half metallic and nearly half metallic C1b compounds NiMnSb and PdMnSb
Yan et al. Nonvolatile manipulation of electronic and ferromagnetic properties of NiO–Ni epitaxial film by ferroelectric polarization charge
CN108447980A (zh) 具有绝缘保护层的拓扑绝缘体结构及其制备方法
Ranieri et al. Magnetoelectricity at room temperature in the LaFeO 3/BiFeO 3 heterostructures
Fang et al. Large unsaturated magnetoresistance of 2D magnetic semiconductor Fe-SnS2 homojunction
Pan et al. Room‐temperature tunable tunneling magnetoresistance in Fe3GaTe2/WSe2/Fe3GaTe2 van der Waals heterostructures
Machado et al. Strain-engineered tetragonal phase and ferroelectricity in GdMno3 thin films Grown on Srtio3 (001)
Choudhary et al. Thermally assisted magneto resistance and spin-filtration in single layer MoS 2
Yadav et al. Tuning of fermi level in antimony telluride thin films by low-energy Fe−-ion implantation
Meyer Topological insulator growth and characterization
Zhou et al. Tuning the Curie temperature of a 2D magnet/topological insulator heterostructure to above room temperature by epitaxial growth

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant