JP7227614B2 - 磁性体とＢｉＳｂの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源 - Google Patents

磁性体とＢｉＳｂの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源 Download PDF

Info

Publication number
JP7227614B2
JP7227614B2 JP2019542310A JP2019542310A JP7227614B2 JP 7227614 B2 JP7227614 B2 JP 7227614B2 JP 2019542310 A JP2019542310 A JP 2019542310A JP 2019542310 A JP2019542310 A JP 2019542310A JP 7227614 B2 JP7227614 B2 JP 7227614B2
Authority
JP
Japan
Prior art keywords
bisb
layer
current
pure spin
spin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019542310A
Other languages
English (en)
Other versions
JPWO2019054484A1 (ja
Inventor
ナム ハイ ファム
フン ユィ カン ゲィン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Publication of JPWO2019054484A1 publication Critical patent/JPWO2019054484A1/ja
Application granted granted Critical
Publication of JP7227614B2 publication Critical patent/JP7227614B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

本発明は、磁気抵抗メモリに関する。
近年、消費電力が少ない不揮発性メモリの開発が盛んに行われており、中でも磁気抵抗メモリ（ＭＲＡＭ）は大変有望視されている。ＭＲＡＭは不揮発性に加えて、１０ｎｓ級の高速動作、極めて高い耐久性（書き込み回数１０１６回以上）など、大変優れた特性を示す。従って、ＭＲＡＭを主メモリだけでなく、集積回路に不揮発性メモリとして内蔵すれば、パワーゲーティング効果により集積回路の消費電力を９割削減できると期待される。
第一世代のＭＲＡＭのメモリ素子（ＭＴＪ：磁気トンネル接合）では、磁場による磁化反転法が用いられた。しかし、磁場による磁化反転はエネルギー消費量が大きかった。２０００年台に第二世代の書き込み技術として、スピン注入磁化反転法が研究開発され、２０１２年ごろから実用化されている。スピン注入磁化反転技術では、ＭＴＪ素子の固定磁性層から自由磁性層にスピン偏極電流を注入し、スピントランスファートルク（ＳＴＴ：Spin transfer torque）によって、磁化反転を起こす。この技術を使うＭＲＡＭはＳＴＴ－ＭＲＡＭと呼ばれている。スピン注入磁化反転では、次のスピン流ＩＳがスピン偏極電流によって注入される。スピン流ＩＳは単位時間のスピン角運動量の流量である。
ＩＳ＝（ｈｂａｒ／２ｅ）ＰＩ
ｈｂａｒ：プランク定数 ｈ／２π
ｅ：電気素量
Ｉ：電流
Ｐ：磁性電極材料のスピン分極率
Ｐの上限は１であり、通常ではＰ～０．５程度である。この式から分かるように、スピン注入磁化反転技術では、スピン流が（ｈｂａｒ／２ｅ）Ｉを超えることはない。これは、各電子がｈｂａｒ／２のスピン角運動量しか運べない物理限界があるからである。ＭＲＡＭは不揮発性があり、待機中にはエネルギーを消費しないが、データを書き込みの時にＳＲＡＭなどのメモリよりもまだ１桁大きいエネルギーを消費してしまうという課題が残っている。また、大きな書き込み電流は大きな駆動トランジスタが必要であるため、ＭＲＡＭの容量を増やすことが困難である。
図１は、純スピン流を用いた磁化反転方式の概要を説明する図である。強磁性層にスピン軌道相互作用が強い材料を接続させる。この層に電流Ｉを流すと、垂直方向に純スピン流ＩＳが流れる。このような現象はスピンホール効果と呼ばれている。純スピン流密度ＪＳと電流密度Ｊの間にＪＳ＝（ｈｂａｒ／２ｅ）・θｓｈＪという関係が成り立つ。ここで、θｓｈはスピン軌道相互作用の強さを反映するパラメータで、スピンホール角と呼ばれている。これより、純スピン流Ｉｓと電流Ｉの間に、次の関係が成り立つ。
ＩＳ＝（ｈｂａｒ／２ｅ）・（Ｌ／ｔＮ）θｓｈＩ
つまり、各電子が実効的に、（Ｌ／ｔＮ）θｓｈのスピンを発生できる。もし、（Ｌ／ｔＮ）θｓｈ ≫ １を実現できれば、通常のスピン注入磁化反転よりも純スピン流による磁化反転の方は効率が良いことが分かる。通常（Ｌ／ｔＮ）～ ５－１０であるため、θｓｈ＞１のスピンホール材料を用いることができれば、ＭＲＡＭ素子の磁化反転に必要な電流および電力を１桁下げることができる。また、純スピン流注入磁化反転方式では、１桁ぐらい高速に磁化反転できるため、書き込みエネルギーを２桁削減できる。スピンホール効果による純スピン流注入を用いるＭＲＡＭはスピン軌道トルクＳＯＴ（Spin-orbit-torque）ＭＲＡＭと呼ばれている。
"Conversion of pure spin current to charge current in amorphous bismuth", J. Appl. Phys. 115, 17C507 (2014) "Transport and spin conversion of multicarriers in semimetal bismuth", Phys. Rev. B 93,174428 (2016) "Tunable Giant Spin Hall Conductivities in a Strong Spin-Orbit Semimetal: Bi1-xSbx", Phys. Rev. Lett. 114, 107201 (2015)
スピンホール材料として、重金属のＰｔ、Ｗ、Ｔａなどが研究されている。これらの材料は金属であるため、伝導率が１０５Ω－１ｍ－１台以上と高いが、θｓｈが０．１台と高くない。一方、近年に注目されたトポロジカル絶縁体はθｓｈ～２－３と非常に高いが、伝導率が１０３～１０４Ω－１ｍ－１台と低いため、ＭＲＡＭに使う時には電流が他の金属層に流れてしまい、トポロジカル絶縁体に流れないため実用的ではない。
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、大きなスピンホール角を有するスピンホール材料およびそれを用いた磁気抵抗メモリの提供にある。
本発明のある態様は磁気抵抗メモリに関する。磁気抵抗メモリは、磁化自由層を含むＭＴＪ（磁気トンネル接合）素子と、磁化自由層と接続されるＢｉＳｂ層を含む純スピン注入源と、を備え、ＢｉＳｂ層に面内電流を流し、磁化自由層の磁化反転が可能に構成される。
この態様によると、書き込み電流および書き込み電力を削減できる。
ＢｉＳｂ層は、結晶化していてもよい。結晶化したＢｉＳｂ層を形成することにより、ＢｉＳｂ層の非常に高いスピンホール角により、磁気抵抗メモリの性能をさらに高めることができる。
本発明の別の態様は磁気抵抗メモリの製造方法に関する。この製造方法は、磁化自由層を形成するステップと、ＢｉＳｂ層を含む純スピン注入源を形成するステップと、を備え、ＢｉＳｂ層は、基板温度２００～２５０℃の条件で製膜される。
本発明の別の態様は、磁性体とＢｉＳｂ層の積層構造の製造方法に関する。この方法においてＢｉＳｂ層は、基板温度２００～２５０℃の条件で製膜される。
この条件で製膜することで、良好な結晶性を有するＢｉＳｂ層を形成でき、ひいては大きなスピン角を有するスピンホール材料を提供できる。
本発明のある態様によれば、大きなスピン角を有するスピンホール材料を提供できる。
純スピン流を用いた磁化反転方式の概要を説明する図である。 図２（ａ）～（ｄ）は、上段が磁性層とＢｉＳｂの積層構造の断面図を、下段が高エネルギー電子線回折像（ＲＨＥＥＤ）（下段）を示す図である。 一実施例に係るＭｎＧａ／ＢｉＳｂ積層構造の断面図（上段）およびＲＨＥＥＤ（下段）を示す図である。 図３のＭｎＧａ／ＢｉＳｂ積層構造の磁気特性を示す図である。 図３のＭｎＧａ／ＢｉＳｂ積層構造のＸ線回折スペクトルを示す図である。 図６（ａ）、（ｂ）は、作製したＢｉＳｂ薄膜（厚さ１０ｎｍ）の電気伝導率σの温度依存性を示す図である。 一実施例に係るＭｎＧａ／ＢｉＳｂの積層構造の断面図および平面図である。 図８（ａ）は、ＭｎＧａ／ＢｉＳｂ積層構造の端子Ｉ＋とＩ－の間に電流を流す時の磁化ヒステレシスを示す図であり、図８（ｂ）は、ＭｎＧａの面直方向の保磁力の変化量とＢｉＳｂに流れる電流密度ＪＮＭの関係を示す図である。 一実施例に係るＭｎＧａ／ＢｉＳｂの積層構造の断面図および平面図である。 面内にこの接合の端子I+とI-の間に電流を流す時の面直方向の磁化ヒステレシスを示す図である。 図１１（ａ）、（ｂ）は、図９と同じサンプルに対して、外部磁場を面内に印加したときの面直方向の磁化ヒステレシスを示す図である。 純スピン注入源の材料における常温スピンホール角θｓｈ、電気伝導率σおよびスピンホール伝導率σｓｈを示す図である。 図１３（ａ）、（ｂ）は、ＭｎＧａ（３ｎｍ）／ＢｉＳｂ（５ｎｍ）接合におけるパルス電流による磁化反転を示す図である。 ＳＯＴ－ＭＲＡＭのセルの構造を模式的に示す図である。 ２端子ＳＯＴ－ＲＡＭの概念図である。 図１６（ａ）、（ｂ）は、２端子ＳＯＴ－ＭＲＡＭのセルの構造を模式的に示す図である。
（概要）
本開示では、重金属の高い伝導性およびトポロジカル絶縁体の高いスピンホール角を両立しうるＢｉＳｂに着目した。ＢｉＳｂという材料自体は従来から知られていたが、それらの研究はアモルファスに限られていた。たとえば、先行研究では、ＮｉＦｅ上に製膜したＢｉ層について報告があるが、アモルファスＢｉのスピンホール角を評価したところ、非常に小さいθｓｈ＝０．０２（非特許文献１）あるいは０．０００１２（非特許文献２）しかなかった。また、ＢｉＳｂと磁性膜の界面に、磁性を持たないデッド層が存在して、磁性層の磁気特性を著しく低下させる懸念もあり、このこともさらなる研究を阻害する要因となっていた。
また、スピンホール効果の性能は、電気伝導率σとスピンホール角θｓｈの積で計算するスピンホール伝導率のσｓｈ=（ｈｂａｒ／２ｅ）・σ×θｓｈ という指標が使われている。しかし、理論計算では、結晶化しているＢｉＳｂのσｓｈは最大で４．９×１０４・（ｈｂａｒ／２ｅ） Ω－１ｍ－１しか得られない（非特許文献３）。従って、θｓｈは最大でも０．５程度しか得られないと信じられてきた。
これらの報告からＢｉＳｂによって大きなスピンホール角を得ることは絶望的と思われており、先行研究に追従した研究は途絶えていたのが実情である。
本発明者らは、否定的な先行研究にもかかわらず、高品質な結晶化したＢｉＳｂを磁性金属上に形成することができれば、高い電気伝導率と高いスピンホール角を実現できるのではないかと考えた。もしそれらが両立できれば、磁気抵抗メモリにとって大きなブレークスルーとなりうるであろう。
以下では、磁性体上のＢｉＳｂの製膜方法について説明し、その純スピン注入磁化反転の性能の評価結果について説明する。
（１）ＢｉＳｂの製膜
ＢｉＳｂ合金は六方晶の結晶構造に対して、ＭＲＡＭに使われるほとんどの磁性金属は正方晶の結晶構造を持つため、それらの磁性金属層の上に、良好な結晶性を有するＢｉＳｂが結晶化できるかどうか自明ではない。そこで、まず磁性材料の上にＢｉＳｂの製膜条件を調べた。
図２（ａ）～（ｄ）は、上段が磁性層とＢｉＳｂの積層構造の断面図を、下段が高エネルギー電子線回折像（ＲＨＥＥＤ）（下段）を示す図である。
ＢｉＳｂの結晶成長には、分子線エピタキシャル成長法（ＭＢＥ法）を用いた。これはＢｉとＳｂを別々のソースから蒸着できるため、ＢｉとＳｂの組成を調整しやすい。一方、ＢｉＳｂの組成を固定して、特に変える必要がない場合、スパッター法で決まった組成のＢｉＳｂターゲットを用いてＢｉＳｂの製膜もできる。ＭＢＥ法およびスパッター法では良いＢｉＳｂ結晶膜が得るために、基板温度を２００℃～２５０℃に設定する必要がある。
図２（ａ）は、１０ｎｍのＭｎＧａ磁性層の上に、基板温度１００℃の条件で１０ｎｍのＢｉ層を成長した構造体である。図２（ｂ）は、１０ｎｍのＭｎＧａ磁性層の上に、基板温度２００℃の条件で３０ｎｍのＢｉ層を成長した構造体である。図２（ｃ）は、１０ｎｍのＭｎＧａ磁性層の上に、基板温度２５０℃の条件で２０ｎｍのＢｉＳｂ層を成長した構造体である。図２（ｄ）は、１０ｎｍのＭｎＧａ磁性層の上に、基板温度２５０℃の条件で２０ｎｍのＳｂ層を成長した構造体である。成長速度はいずれも２ｎｍ／ｍｉｎである。ＲＨＥＥＤは、膜厚が２ｎｍのときに測定したものである。
図２（ａ）に示すように、基板温度が１００℃ではＲＨＥＥＤが暗く、図２（ｂ）に示すように２００℃では明瞭なストリークなＲＨＥＥＤ像が観測できた。また、図２（ｃ）と図２（ｄ）に示すように基板温度を２５０℃で製膜しても明瞭なストリークが観測でき、高品質なＢｉＳｂができたことが分かった。また、Ｘ線解析からＢｉＳｂが（０１２）配向していることが分かった。以上の結果から、基板温度２００℃以上で製膜すれば正方晶の磁性金属上に高品質なＢｉＳｂが製膜できることが分かった。
図３は、一実施例に係るＭｎＧａ／ＢｉＳｂ積層構造（ＭｎＧａ／ＢｉＳｂ接合ともいう）の断面図（上段）およびＲＨＥＥＤ（下段）を示す図である。この実施例ではまず、垂直磁化のＭｎＧａ磁性薄膜３ｎｍを製膜後に、基板温度２５０℃にて、１０ｎｍのＢｉ０．９9Ｓｂ０．１を製膜した。ＲＨＥＥＤは、磁性層（ＭｎＧａ）３ｎｍ、重金属層（ＢｉＳｂ）１ｎｍ、５ｎｍ、１０ｎｍの製膜直後において取得したものである。ＭｎＧａとＢｉＳｂの界面には非常にストリークな回折像が観測でき、また、ＢｉＳｂの膜厚が厚くなるにつれて、ＲＨＥＥＤの強度が低下するものの、消滅することがない。これの結果はＭｎＧａとＢｉＳｂの界面において、偏析が無く、非常に平坦な界面が得られていることが分かる。
図４は、図３のＭｎＧａ／ＢｉＳｂ積層構造の磁気特性を示す図である。ＭｎＧａの上にＢｉＳｂを製膜しても、単膜のＭｎＧａと同等の磁気特性が得られたことから、ＭｎＧａとＢｉＳｂの界面には磁気的なデッド層が存在しないことが分かる。
図５は、図３のＭｎＧａ／ＢｉＳｂ積層構造のＸ線回折スペクトルを示す図である。測定対象は、垂直磁化のＭｎＧａ磁性薄膜１０ｎｍを成膜後に、基板温度２５０度にて、２０ｎｍのＢｉＳｂを成膜したものである。正方結晶のＭｎＧａ上に成膜したＢｉＳｂ膜が（０１２）配向であることが分かる。
また、図５に示すように、ＭｎＧａの磁性膜は正方結晶であるため、その上に成膜したＢｉＳｂが（０１２）配向であることが分かる。これにより四回対称の結晶構造（正方結晶あるいは立方結晶）の下地層が利用され、（０１２）配向は超巨大なスピンホール効果を発生させるのに大きく寄与することとなる。
（２） ＢｉＳｂの特性評価
（２．１） 電気伝導率
図６（ａ）、（ｂ）は、作製したＢｉＳｂ薄膜（厚さ１０ｎｍ）の電気伝導率σの温度依存性を示す図である。図６（ａ）と（ｂ）とでは組成比が異なっており、図６（ａ）には、Ｂｉ０．９２Ｓｂ０．０８のサンプルの特性が示される。常温ではσＢｉＳｂ＝３．８×１０５Ω－１ｍ－１が得られた。また、低温になればなるほど、電気伝導率σが高くなることから、金属的な伝導特性を持つことが分かる。
また、図６（ｂ）には、Ｂｉ０．８９Ｓｂ０．１１1のサンプルの特性が示される。このサンプルでは電気伝導率が低いものの、常温ではσＢｉＳｂ=１．１×１０５Ω－１ｍ－１が得られている。１０ｎｍと薄いＢｉＳｂ薄膜の電気伝導率は１×１０５Ω－１ｍ－１～４×１０５Ω－１ｍ－１があり、平均的には、σＢｉＳｂ～２．５×１０５Ω－１ｍ－１が得られる。この値は他のトポロジカル絶縁体のＢｉ３Ｓｅ２（５×１０４Ω－１ｍ－１）や（Ｂｉ,Ｓｂ）３Ｓｅ２（２．２×１０４Ω－１ｍ－１）よりも一桁高く、一般的にＭＲＡＭに使われている金属、たとえばＴａ （５．２×１０５Ω－１ｍ－１）やＣｏＦｅＢ（６×１０５Ω－１ｍ－１）に近い。
（２．２） スピンホール角
次に、ＢｉＳｂのスピンホール角の評価結果を説明する。図７は、一実施例に係るＭｎＧａ／ＢｉＳｂの積層構造の断面図および平面図である。この積層構造は、厚さ３ｎｍの垂直磁化ＭｎＧａと厚さ１０ｎｍのＢｉＳｂを備え、１００μｍ×５０μｍの素子寸法を有する。この実施例では、磁化が完全に垂直になっているため、ＢｉＳｂから注入した純スピン流は面内の有効磁場ＨＳＯを発生する。この面内有効磁場により、面直方向の保磁力を弱める効果がある。
図８（ａ）は、ＭｎＧａ／ＢｉＳｂ積層構造の端子Ｉ＋とＩ－の間に電流を流す時の磁化ヒステレシスを示す図である。磁化ヒステレシスは端子Ｖ＋とＶ－の間に発生する異常ホール効果によるホール電圧を測定して評価できる。この図に示すように、面内電流密度が大きくなるにつれて、面直方向の保磁力が減少することが分かる。これは純スピン流による有効磁場ＨＳＯの効果を反映する。
図８（ｂ）は、面直方向の保磁力の減少量ΔＨＣのＢｉＳｂに流れる電流密度ＪＮＭの関係を示す図である。参考のために、ＭｎＧａ（３ｎｍ）とＴａ（５ｎｍ）からなる積層構造のデータも示す。この図から分かるように、単位電流密度あたりの保磁力の変化量ΔＨＣ／ＪＮＭは、ＢｉＳｂの場合は３．７ｋＧ／（ＭＡ／ｃｍ２）に対して、Ｔａが０．３５ｋＧ／（ＭＡ／ｃｍ２）である。この比較からも、ＢｉＳｂは、非常に強いスピンホール効果を発揮することがわかる。
上述したように、先行研究では、磁性層上のアモルファスＢｉのスピンホール角を評価したところ、非常に小さいθｓｈ=０．０２あるいは０．０００１２しかなかった（非特許文献１，２）。また理論計算から求められるＢｉＳｂのσｓｈは最大で４．９×１０４Ω－１ｍ－１程度にとどまっており、従って、スピンホール角θｓｈは最大でも０．５程度であると考えられていた。
図９は、一実施例に係るＭｎＧａ／ＢｉＳｂの積層構造の断面図および平面図である。この積層構造は、面内磁化成分を持つ厚さ３ｎｍのＭｎＧａと厚さ１０ｎｍのＢｉＳｂが積層されており、１００μｍ×５０μｍの素子に加工されたものである。この実施例では、磁化は面内成分があるときに、純スピン流注入による有効磁場ＨＳＯは面直成分を有するため、保磁力を強くする効果がある。図１０は、面内にこの接合の端子Ｉ＋とＩ－の間に電流を流す時の面直方向の磁化ヒステレシスを示す図である。面直方向の磁化ヒステレシスは端子Ｖ＋とＶ－の間に発生する異常ホール効果によるホール電圧を測定して評価できる。この図に示すように、面内電流密度が大きくなるにつれて、面直方向の保磁力が増大することが分かる。これは有効磁場ＨＳＯの面直方向よる効果を反映する。
図１１（ａ）、（ｂ）は、図９と同じサンプルに対して、外部磁場を面内に印加したときの面直方向の磁化ヒステレシスを示す図である。この実施例では、有効磁場ＨＳＯの面直成分の効果をより分かりやすく観測できる。
図１１（ａ）には正電流、図１１（ｂ）には負の電流を流したときの測定結果が示される。図１１（ａ）では、面内磁化成分が右向きに向く時（面内外部磁場が正の時）にＨＳＯが上向きに向くため、面直磁化成分が正であるが、面内磁化成分が左向きに向く時（面内外部磁場が負の時）に、有効磁場ＨＳＯの面直成分が下向きに向くため、面直磁化成分が負になる。
図１１（ｂ）では逆向きの電流を流すため、純スピン流も逆向きに注入され、図１１（ａ）に対して、有効磁場ＨＳＯの面直成分と面直磁化成分が逆の振る舞いを示す。これらの結果により、ＢｉＳｂによる純スピン流注入効果が確認できた。
次にスピンホール効果の強さを定量的に評価する。図１０において、保磁力の変化量ΔＨＣがそのままＨＳＯに対応する。つまり、ＨＳＯ = ΔＨＣ。本発明では、また、純スピン流は次の式（１）で計算できる。
ＪＳ＝ＭＭｎＧａｔＭｎＧａΔＨＣ …（１）
ここで、ＭＭｎＧａ＝２５０ｅｍｕ／ｃｃはＭｎＧａの磁化、ｔＭｎＧａ＝３ｎｍはＭｎＧａ磁性層の厚さである。さらに、スピンホール角は次の式（２）で計算できる。
θＳＨ＝（２ｅ／ｈｂａｒ）・ＪＳ／ＪＢｉＳｂ …（２）
ＪＢｉＳｂはＢｉＳｂに流れる電流密度で、次の式（３）で計算できる。
ＪＢｉＳｂ＝ＩＢｉＳｂ／Ｗ・ｔＢｉＳｂ
＝（Ｗ・ｔＢｉＳｂ）－１・σＢｉＳｂｔＢｉＳｂ／（σＢｉＳｂｔＢｉＳｂ＋σＭｎＧａｔＭｎＧａ）Ｉ
＝（Ｗ・ｔＢｉＳｂ）－１・σＢｉＳｂｔＢｉＳｂ／（σＢｉＳｂｔＢｉＳｂ＋σＭｎＧａｔＭｎＧａ）×Ｗ（ｔＢｉＳｂ＋ｔＭｎＧａ）Ｊ
＝σＢｉＳｂ（ｔＢｉＳｂ＋ｔＭｎＧａ）／（σＢｉＳｂｔＢｉＳｂ＋σＭｎＧａｔＭｎＧａ）Ｊ …（３）
たとえば、Ｊ＝１．３８×１０６Ａ／ｃｍ２の時に、σＢｉＳｂ=２．５×１０５Ω－１ｍ－１、σＭｎＧａ＝５×１０５Ω－１ｍ－１、ｔＭｎＧａ = ３ｎｍ, ｔＢｉＳｂ = １０ｎｍより、ＪＢｉＳｂ＝１．１２×１０６Ａ／ｃｍ２が得られる。一方、この電流密度におけるＨＳＯ＝ΔＨＣ＝３．１ｋＯｅ=３１００Ｏｅであることから、ＨＳＯ／ＪＢｉＳｂ＝２７７０Ｏｅ／（ＭＡ／ｃｍ２）に達する。この値は従来に研究されてきた重金属ＴａやＰｔの５－１０Ｏｅ／（Ａ／ｃｍ２）よりも数百倍大きいことが分かる。実際に式（１）と式（２）を使って、各電流値におけるＢｉＳｂのスピンホール角を計算したところ、θｓｈ＝５２の平均値が得られた。この値はＭＲＡＭによく使われるＴａ（θｓｈ＝０．１５）、Ｐｔ（θｓｈ＝０．０８）よりも遥かに大きい。一方、この値は理論計算のθｓｈ＝０．５よりも１００倍ぐらい大きいことから、理論計算で想定しているメカニズムと異なるメカニズムが存在し、それがＢｉＳｂの巨大なスピンホール効果に貢献しているものと考えられる。
図１２は、純スピン注入源の材料における常温スピンホール角θｓｈ、電気伝導率σおよびスピンホール伝導率σｓｈ＝（ｈｂａｒ／２ｅ）・θｓｈ×σを示す図である。この比較からも、ＢｉＳｂは圧倒的な高いスピンホール伝導率１．３×１０７（ｈｂａｒ／２ｅ）Ω－１ｍ－１を示すことが分かる。また、この値は理論計算の予測値４．９×１０４（ｈｂａｒ／２ｅ）Ω－１ｍ－１よりも２００倍以上大きい。
（２．３）超低電流磁化反転の実証
図１２から分かるように、ＢｉＳｂのスピンホール角が他の材料より高いことから、非常に低電流密度で磁化反転できると考えられる。
ＭｎＧａ／ＢｉＳｂの接合において、超低電流密度で磁化反転を行った。図１３（ａ）、（ｂ）は、ＭｎＧａ（３ｎｍ）／ＢｉＳｂ（５ｎｍ）接合におけるパルス電流による磁化反転を示す図である。図１３（ａ）は、外部磁場を面内の左方向（負）に印加して、磁化を左に傾いている状態で、１００ミリ秒のパルス電流印加による磁化反転を行ったときの測定結果である。この図から分かるように、正電流を増やすと磁化が上向きから下向きに反転し、負の電流を増やすと磁化が下向きから上向きに反転することが分かる。
また、図１３（ｂ）は、外部磁場を面内の右向き（正）に印加して、磁化を右に傾いている状態で、電流印加による磁化反転を行ったときの測定結果である。この図から分かるように、正電流を増やすと磁化が下向きから上向きに反転し、負の電流を増やすと磁化が上向きから下向きに反転することが分かる。つまり、磁化の傾く方向によって、電流による磁化反転の向きが逆になる。これは純スピン注入磁化反転の性質と一致している。
一方、磁化反転に必要な電流密度がＪ＝１．５×１０６Ａ／ｃｍ２と非常に小さいことにも着目すべきである。比較のために、ＭｎＧａ（３ｎｍ）／Ｔａ（５ｎｍ）接合ではＪ＝１．１×１０８Ａ／ｃｍ２、ＭｎＧａ（３ｎｍ）／ＩｒＭｎ（４ｎｍ）接合ではＪ＝１．５×１０８Ａ／ｃｍ２、ＭｎＧａ（２．５ｎｍ）／Ｐｔ（２ｎｍ）ではＪ＝５．０×１０７Ａ／ｃｍ２が必要だった。この実施例ではＢｉＳｂの巨大なスピンホール効果による超低電流密度磁化反転を実証した。
（３） ＳＯＴ－ＭＲＡＭへの応用
図１４（ａ）、（ｂ）は、ＳＯＴ－ＭＲＡＭのセル２の構造を模式的に示す図である。図１４（ａ）を参照する。ＳＯＴ－ＭＲＡＭのセル２は、ＭＴＪ（Magnetic Tunnel Junction）素子１０、純スピン注入源２０、書き込みトランジスタ３０、読み出しトランジスタ３１を備える。ＭＴＪ素子１０は、磁化自由層１２、トンネル層１４、磁化固定層１６の積層構造を有する。純スピン注入源２０は、磁化自由層１２と接続される純スピン注入源２０と、を備える。磁化自由層１２はたとえばＭｎＧａを用いることができるが、その限りでなく、そのほかの強磁性金属を用いることもできる。たとえばＣｏ，Ｆｅなどの単元素の磁性金属、ＣｏＦｅ，ＮｉＦｅ，ＭｎＡｌ，ＭｎＧｅ，ＦｅＰｔなどの二元合金、ＣｏＦｅＢやＣｏＭｎＳｉなどの三元合金およびそれらの磁性体を含む多層構造であってもよい。磁化固定層１６についても同様である。トンネル層１４は、絶縁膜でありＭｇＯが好適に用いられるが、ＡｌＯなど別の材料を用いてもよい。
純スピン注入源２０は、上述のＢｉＳｂ層を含む。すなわち、磁化自由層１２と純スピン注入源２０のＢｉＳｂ層の接合は、上述した実施例に係る積層構造として把握できる。
純スピン注入源２０であるＢｉＳｂ層には、書き込みトランジスタ３０を介して図示しない電源（ドライバ）が接続され、書き込みトランジスタ３０がターンオンすると、パルス状の電流ＩｃがＢｉＳｂ層の面内方向（ｘ方向）に流れ、これにより面直方向（ｚ方向）にスピン流ＩＳが流れ、これにより磁化自由層１２の磁化反転が生じ、データが書き込まれる。
図１４（ｂ）のＳＯＴ－ＭＲＡＭは図１４（ａ）の構造を天地反転したものである。
最後にＢｉＳｂを用いるＳＯＴ－ＭＲＡＭの性能を評価する。例としてＴＤＫ社製のＭＲＡＭ素子φ３７ｎｍを想定する。５ｎｍのＢｉＳｂを純スピン注入源として使う場合、φ３７ｎｍ素子に必要な磁化反転の電流は２．２μＡである。一方、従来のスピン注入磁化反転法では、２４μＡが必要だった。従って、ＢｉＳｂをＳＯＴ－ＭＲＡＭに使えば、ＳＴＴ－ＭＲＡＭよりも書き込み電流および書き込み電力を１／１０倍に削減できる。また、ＳＯＴ－ＭＲＡＭはＳＴＴ－ＭＲＡＭよりも１０倍早く書き込めるため、ＢｉＳｂのＳＯＴ－ＭＲＡＭの書き込みエネルギーはＳＴＴ－ＭＲＡＭよりも１／１００倍小さくできる。
また、書き込み電流を小さくすることで、配線の信頼性が向上する。さらに書き込み電流をＭＴＪ素子に直接流す必要がないため、素子の寿命が延びる。また、ＭＴＪ素子の抵抗を増やし、読み出し電流を減らすことができるため、読み出し電力も削減できる。書き込み電流を小さくすることで、駆動トランジスタを１／１０倍程度小さくできるため、集積率を高めてメモリの容量を増やすことができる。
（４） メモリセルの２端子化
ＢｉＳｂには、トポロジカル表面状態による２次元の電流が支配的であるという特性がある。この特性を利用して、垂直磁化膜を有するＳＯＴ＿ＲＡＭを実装する場合、２端子化することができる。
図１５は、２端子ＳＯＴ－ＲＡＭの概念図である。通常のＳＯＴ－ＲＡＭでは、図１４に示すように、面内の書き込みのパスと面直の読み出しパスが異なるため、三端子、つまり、２個のトランジスタ３０，３１が必要である。また、磁化が垂直の場合、面内にバイアス磁場を印加する必要がある。一方、ＢｉＳｂを利用すると、図１５に示すように垂直の電流パス４０を使って書き込みができる。これは垂直方向に電流を流しても、ＢｉＳｂ中には必ず面内電流４２になるため、スピンホール効果によって純スピン流を注入できるからである。その結果、書き込み用と読み出し用とでトランジスタ３２を兼用でき、２端子化することができる。さらに、素子中には電流が垂直に流れるため、スピントランスファートルクも効くため、面内バイアス磁場を印加しなくても、磁化反転ができる。
図１６（ａ）、（ｂ）は、２端子ＳＯＴ－ＭＲＡＭのセル２Ａの構造を模式的に示す図である。図１６（ａ）を参照する。ＳＯＴ－ＭＲＡＭのセル２Ａは、ＭＴＪ（Magnetic Tunnel Junction）素子１０、純スピン注入源２０、書き込み・読み出しトランジスタ３２を備える。図１４（ａ）、（ｂ）では、純スピン注入源２０が接地されている（ソースラインと接続される）のに対して、図１６（ａ）、（ｂ）では、ＭｎＧａ磁性薄膜１０の磁化固定層１６が接地されている点である。図１６（ｂ）のＳＯＴ－ＭＲＡＭは図１６（ａ）の構造を天地反転したものである。
実施の形態では、ＢｉＳｂ純スピン注入源の用途としてＭＲＡＭを説明したがその限りでなく、磁性層の歳差運動を用いるマイクロ波発生器など、純スピン注入源を要するいかなる用途にも利用可能である。
２ セル
１０ ＭＴＪ素子
１２ 磁化自由層
１４ トンネル層
１６ 磁化固定層
２０ 純スピン注入源
３０ 書き込みトランジスタ
本発明は、磁気抵抗メモリに利用できる。

Claims (9)

  1. 磁化自由層を含むＭＴＪ（磁気トンネル接合）素子と、
    前記磁化自由層と界面を介して接続されるトポロジカル表面状態を有するトポロジカル絶縁体のＢｉＳｂ層を含み、前記界面は前記ＢｉＳｂ層の結晶成長方向と垂直である純スピン注入源と、
    を備え、前記ＢｉＳｂ層に面内電流を流し、前記磁化自由層に前記界面と面直方向に純スピン流を供給し、前記磁化自由層の磁化反転が可能であることを特徴とする磁気抵抗メモリ。
  2. 前記ＢｉＳｂ層はトポロジカル表面状態によるスピンホール効果を有し、当該スピンホール効果により発生した純スピン流を前記磁化自由層に、前記界面と面直方向に供給し、前記純スピン流の注入によるスピン偏極の向きと前記磁化自由層の磁化向きに直交するスピン軌道トルクの成分により前記磁化自由層に作用できる請求項１に記載の磁気抵抗メモリ。
  3. 前記ＢｉＳｂ層は（０１２）配向を有することを特徴とする請求項１または２に記載の磁気抵抗メモリ。
  4. 前記ＢｉＳｂ層のトポロジカル表面状態を利用して、セルが２端子化されていることを特徴とする請求項１から３のいずれかに記載の磁気抵抗メモリ。
  5. 面内バイアス磁場の印加を行わないことを特徴とする請求項４に記載の磁気抵抗メモリ。
  6. 磁気抵抗メモリの製造方法であって、
    磁化自由層を形成するステップと、
    ＢｉＳｂ層を含む純スピン注入源を形成するステップと、
    を備え、前記ＢｉＳｂ層は（０１２）配向を有することを特徴とする製造方法。
  7. 磁性体に純スピン流を注入する純スピン注入源であって、
    前記磁性体と界面を介して接続されるトポロジカル表面状態を有するトポロジカル表面状態を有するトポロジカル絶縁体のＢｉＳｂ層を含み、前記界面は前記ＢｉＳｂ層の結晶成長方向と垂直であり、前記ＢｉＳｂ層に流れる面内電流に応じて、前記磁性体に前記界面と面直方向に純スピン流を供給することを特徴とする純スピン注入源。
  8. 前記ＢｉＳｂ層は、結晶化していることを特徴とする請求項７に記載の純スピン注入源。
  9. 磁化自由層を含むＭＴＪ（磁気トンネル接合）素子と、
    前記磁化自由層と接続されるＢｉＳｂ層を含む純スピン注入源と、
    を備え、
    前記ＢｉＳｂ層が（０１２）配向を有するように立方結晶構造の下地層が利用される磁気抵抗メモリ。
JP2019542310A 2017-09-15 2018-09-14 磁性体とＢｉＳｂの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源 Active JP7227614B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017177564 2017-09-15
JP2017177564 2017-09-15
PCT/JP2018/034191 WO2019054484A1 (ja) 2017-09-15 2018-09-14 磁性体とＢｉＳｂの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源

Publications (2)

Publication Number Publication Date
JPWO2019054484A1 JPWO2019054484A1 (ja) 2020-10-15
JP7227614B2 true JP7227614B2 (ja) 2023-02-22

Family

ID=65723310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019542310A Active JP7227614B2 (ja) 2017-09-15 2018-09-14 磁性体とＢｉＳｂの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源

Country Status (6)

Country Link
US (1) US11637234B2 (ja)
EP (1) EP3683829A4 (ja)
JP (1) JP7227614B2 (ja)
KR (1) KR102545571B1 (ja)
CN (1) CN111095530B (ja)
WO (1) WO2019054484A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518015B1 (ko) * 2019-01-31 2023-04-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR102251067B1 (ko) * 2019-05-28 2021-05-14 서울대학교산학협력단 자기 메모리 장치 및 그것의 동작 방법
JP2021057357A (ja) * 2019-09-26 2021-04-08 国立大学法人東京工業大学 磁気抵抗メモリ
US11694713B2 (en) 2020-02-12 2023-07-04 Western Digital Technologies, Inc. BiSb topological insulator with novel buffer layer that promotes a BiSb (012) orientation
US11489108B2 (en) * 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) * 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators
US11100946B1 (en) 2020-07-01 2021-08-24 Western Digital Technologies, Inc. SOT differential reader and method of making same
US11094338B1 (en) 2020-07-09 2021-08-17 Western Digital Technologies, Inc. SOT film stack for differential reader
US20220029090A1 (en) * 2020-07-27 2022-01-27 Samsung Electronics Co., Ltd. Spin-orbit torque structure including topological materials and magnetic memory device including the spin-orbit torque structure
KR102361064B1 (ko) * 2020-11-06 2022-02-14 한국과학기술원 게이트 전극을 구비한 자기 소자
US11521665B2 (en) * 2021-05-04 2022-12-06 Nxp Usa, Inc. Non-volatile memory having write detect circuitry
US11763973B2 (en) 2021-08-13 2023-09-19 Western Digital Technologies, Inc. Buffer layers and interlayers that promote BiSbx (012) alloy orientation for SOT and MRAM devices
US11532323B1 (en) 2021-08-18 2022-12-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices
US11875827B2 (en) 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator
US11783853B1 (en) 2022-05-31 2023-10-10 Western Digital Technologies, Inc. Topological insulator based spin torque oscillator reader

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
JP2014110419A (ja) 2012-12-04 2014-06-12 Imec スピントランスファートルク磁気メモリデバイス
WO2017034563A1 (en) 2015-08-26 2017-03-02 Intel IP Corporation Dual pulse spin hall memory with perpendicular magnetic elements
JP2017059690A (ja) 2015-09-16 2017-03-23 株式会社東芝 磁気素子及び記憶装置
WO2017090736A1 (ja) 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転型磁気抵抗効果素子及びスピン流磁化反転型磁気抵抗効果素子の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160015A (ja) * 1984-01-31 1985-08-21 Sony Corp 磁気記録媒体
JPH08249875A (ja) * 1995-03-14 1996-09-27 Toshiba Corp 固体磁気記録素子
JP5514059B2 (ja) * 2010-09-17 2014-06-04 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US9704793B2 (en) 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP6017149B2 (ja) * 2012-02-27 2016-10-26 日本放送協会 スピン注入磁化反転素子および磁気抵抗ランダムアクセスメモリ
JP6733496B2 (ja) * 2016-10-27 2020-07-29 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ
US10878985B2 (en) * 2016-12-09 2020-12-29 Regents Of The University Of Minnesota Spin orbit torque generating materials
US10354709B2 (en) * 2017-06-19 2019-07-16 Regents Of The University Of Minnesota Composite free magnetic layers
US10923651B2 (en) * 2017-08-16 2021-02-16 National University Of Singapore Spin orbit materials for efficient spin current generation
CN110268530B (zh) 2017-09-07 2022-07-26 Tdk株式会社 自旋流磁化反转元件和自旋轨道转矩型磁阻效应元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
JP2014110419A (ja) 2012-12-04 2014-06-12 Imec スピントランスファートルク磁気メモリデバイス
WO2017034563A1 (en) 2015-08-26 2017-03-02 Intel IP Corporation Dual pulse spin hall memory with perpendicular magnetic elements
JP2017059690A (ja) 2015-09-16 2017-03-23 株式会社東芝 磁気素子及び記憶装置
WO2017090736A1 (ja) 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転型磁気抵抗効果素子及びスピン流磁化反転型磁気抵抗効果素子の製造方法

Also Published As

Publication number Publication date
KR20200051635A (ko) 2020-05-13
JPWO2019054484A1 (ja) 2020-10-15
US11637234B2 (en) 2023-04-25
EP3683829A4 (en) 2021-06-02
CN111095530A (zh) 2020-05-01
KR102545571B1 (ko) 2023-06-21
CN111095530B (zh) 2023-11-14
US20200279992A1 (en) 2020-09-03
WO2019054484A1 (ja) 2019-03-21
EP3683829A1 (en) 2020-07-22

Similar Documents

Publication Publication Date Title
JP7227614B2 (ja) 磁性体とＢｉＳｂの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源
US10529775B2 (en) Two-terminal spintronic devices
Ikeda et al. Magnetic tunnel junctions for spintronic memories and beyond
US9666793B2 (en) Method of manufacturing magnetoresistive element(s)
CN108010549B (zh) 一种自旋极化电流发生器及其磁性装置
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US8670271B2 (en) Magnetic stack having assist layers
US11183227B1 (en) Electric field switchable magnetic devices
US11776726B2 (en) Dipole-coupled spin-orbit torque structure
CN105633111B (zh) 一种电场辅助写入型磁隧道结单元及其写入方法
US9269415B1 (en) Utilization of the anomalous hall effect or polarized spin hall effect for MRAM applications
SG185928A1 (en) High speed low power magnetic devices based on current induced spin-momentum transfer
US20190189912A1 (en) Structures Enabling Voltage Control of Oxidation Within Magnetic Heterostructures
JP2014072392A (ja) 記憶素子、記憶装置、磁気ヘッド
Shirotori et al. Voltage-control spintronics memory with a self-aligned heavy-metal electrode
US11631804B2 (en) Magnetoresistive effect element and magnetic memory
US10902987B2 (en) Spin-orbit torque type magnetization rotation element, spin-orbit torque magnetoresistance effect element, and method of manufacturing spin-orbit torque type magnetization rotation element
Gong et al. A new pathway towards all-electric spintronics: electric-field control of spin states through surface/interface effects
JP7347799B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2018014376A (ja) 双極性電圧書き込み型磁気メモリ素子
JP7183704B2 (ja) スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁気抵抗効果素子の製造方法
JP7183703B2 (ja) スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁気抵抗効果素子の製造方法
Bertacco et al. New trends in magnetic memories
Sverdlov et al. CMOS technology compatible magnetic memories
US20230413681A1 (en) Seed layer for enhancing tunnel magnetoresistance with perpendicularly magnetized heusler films

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230203

R150 Certificate of patent or registration of utility model

Ref document number: 7227614

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150