KR102545571B1 - 자성체와 BiSb의 적층 구조의 제조 방법, 자기 저항 메모리, 순 스핀 주입원 - Google Patents

자성체와 BiSb의 적층 구조의 제조 방법, 자기 저항 메모리, 순 스핀 주입원 Download PDF

Info

Publication number
KR102545571B1
KR102545571B1 KR1020207007204A KR20207007204A KR102545571B1 KR 102545571 B1 KR102545571 B1 KR 102545571B1 KR 1020207007204 A KR1020207007204 A KR 1020207007204A KR 20207007204 A KR20207007204 A KR 20207007204A KR 102545571 B1 KR102545571 B1 KR 102545571B1
Authority
KR
South Korea
Prior art keywords
bisb
layer
spin
magnetization
current
Prior art date
Application number
KR1020207007204A
Other languages
English (en)
Other versions
KR20200051635A (ko
Inventor
남 하이 팜
후인 두이 캉 응위엔
Original Assignee
고쿠리츠다이가쿠호진 토쿄고교 다이가꾸
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 filed Critical 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸
Publication of KR20200051635A publication Critical patent/KR20200051635A/ko
Application granted granted Critical
Publication of KR102545571B1 publication Critical patent/KR102545571B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 저항 메모리의 셀(2)은, 자화 자유층(12)을 포함하는 MTJ 소자(10)와 순 스핀 주입원(20)을 구비한다. 순 스핀 주입원(20)은, 자화 자유층(12)과 접속되는 BiSb층을 포함한다. BiSb층에 면내 전류를 흐르게 하는 것에 의해 자화 자유층(12)의 자화 반전이 가능하다.

Description

자성체와 BiSb의 적층 구조의 제조 방법, 자기 저항 메모리, 순 스핀 주입원
본 발명은, 자기 저항 메모리에 관한 것이다.
최근, 소비 전력이 적은 비휘발성 메모리의 개발이 많이 진행되고 있고, 그 중에서도 자기 저항 메모리(MRAM)는 매우 기대되고 있다. MRAM은 비휘발성에 더하여, 10ns급의 고속 동작, 극히 높은 내구성(기록 회수 1016회 이상) 등, 매우 우수한 특성을 나타낸다. 따라서, MRAM을 메인 메모리뿐만 아니라, 집적 회로에 비휘발성 메모리로서 내장하면, 파워 게이팅 효과에 의해 집적 회로의 소비 전력을 9할 삭감할 수 있는 것으로 기대된다.
제1세대의 MRAM의 메모리 소자(MTJ: 자기 터널 접합)에서는, 자기장에 의한 자화 반전법이 사용되었다. 그러나, 자기장에 의한 자화 반전은 에너지 소비량이 컸다. 2000년대에 제2세대의 기록 기술로서, 스핀 주입 자화 반전법이 연구 개발되어, 2012년경부터 실용화되어 있다. 스핀 주입 자화 반전 기술에서는, MTJ 소자의 고정 자성층에서 자유 자성층으로 스핀 편극 전류를 주입하고, STT(Spin transfer torque)에 의해, 자화 반전을 일으킨다. 이 기술을 사용하는 MRAM은 STT-MRAM으로 불리고 있다. 스핀 주입 자화 반전에서는, 다음의 스핀류(IS)가 스핀 편극 전류에 의해 주입된다. 스핀류(IS)는 단위 시간의 스핀각 운동량의 유량이다.
IS=(hbar/2e)PI
hbar:플랑크 상수h/2π
e: 전기 소량
I: 전류
P: 자성 전극 재료의 스핀 분극률
P의 상한은 1이고, 통상은 P~0.5정도이다. 이 식으로부터 알 수 있는 바와 같이, 스핀 주입 자화 반전 기술에서는, 스핀류가 (hbar/2e)I를 넘지는 않는다. 이는, 각 전자가 hbar/2의 스핀각 운동량밖에 나를 수 없는 물리 한계가 있기 때문이다. MRAM은 비휘발성이 있어, 대기 중에는 에너지를 소비하지 않지만, 데이터를 기록할 때 SRAM 등의 메모리보다 아직 한 자릿수 큰 에너지를 소비해버리는 과제가 남아있다. 또한, 큰 기록 전류는 큰 구동 트랜지스터가 필요하기 때문에, MRAM의 용량을 늘리기 어렵다.
도 1은, 순 스핀류를 사용한 자화 반전 방식의 개요를 설명하는 도면이다. 강자성층에 스핀 궤도 상호 작용이 강한 재료를 접속시킨다. 이 층에 전류(I)를 흘려 보내면, 수직 방향으로 순 스핀류(IS)가 흐른다. 이와 같은 현상은 스핀 홀 효과라고 불리고 있다. 순 스핀류 밀도(JS)와 전류 밀도(J) 사이에 JS=(hbar/2e)·θshJ의 관계가 성립한다. 여기서, θsh는 스핀 궤도 상호 작용의 강도를 반영하는 파라미터로서, 스핀 홀 각도라고 불리고 있다. 이에 의해, 순 스핀류(IS)와 전류(I) 사이에, 다음의 관계가 성립한다.
IS=(hbar/2e)·(L/tN)θshI
즉, 각 전자가 실효적으로, (L/tN)θsh의 스핀을 발생할 수 있다. 만약 (L/tN)θsh≫1을 실현할 수 있으면, 통상의 스핀 주입 자화 반전보다 순 스핀류에 의한 자화 반전은 효율이 좋은 것을 알 수 있다. 통상 (L/tN)~5-10이기 때문에, θsh>1의 스핀 홀 재료를 사용할 수 있다면, MRAM 소자의 자화 반전에 필요한 전류 및 전력을 한 자릿수 내릴 수 있다. 또한, 순 스핀류 주입 자화 반전 방식에서는, 한 자릿수 정도 고속으로 자화 반전할 수 있기 때문에, 기록 에너지를 두 자릿수 삭감할 수 있다. 스핀 홀 효과에 의한 순 스핀류 주입을 사용하는 MRAM은 SOT(Spin-orbit-torque) MRAM으로 불리고 있다.
[비특허문헌]
비특허문헌 1: "Conversion of pure spin current to charge current in amorphous bismuth", J. Appl. Phys. 115, 17C507(2014)
비특허문헌 2: "Transport and spin conversion of multicarriers in semimetal bismuth", Phys. Rev. B 93, 174428(2016)
비특허문헌 3: "Tunable Giant Spin Hall Conductivities in a Strong Spin- Orbit Semimetal: Bi1-xSbx", Phys. Rev. Lett. 114, 107201(2015)
스핀 홀 재료로서, 중금속의 Pt, W, Ta 등이 연구되고 있다. 이 재료는 금속이기 때문에, 전도율이 105Ω-1m-1대 이상으로 높지만, θsh가 0.1대로 높지 않다. 한편, 최근에 주목된 토폴로지컬 절연체는 θsh~2-3으로 매우 높지만, 전도율이 103~104Ω-1m-1대로 낮기 때문에, MRAM에 사용할 때에는 전류가 다른 금속층으로 흘러버리고, 토폴로지컬 절연체에 흐르지 않기 때문에 실용적이지 않다.
본 발명은 이와 같은 상황에서 이루어진 것이고, 그 일 실시예의 예시적인 목적의 하나는, 큰 스핀 홀 각도를 구비하는 스핀 홀 재료 및 그를 사용한 자기 저항 메모리의 제공에 있다.
본 발명의 일 실시예는 자기 저항 메모리에 관한다. 자기 저항 메모리는, 자화 자유층을 포함하는 MTJ(자기 터널 접합) 소자와, 자화 자유층과 접속되는 BiSb층을 포함하는 순 스핀 주입원(pure spin injection source)을 구비하고, BiSb층에 면내 전류를 흐르게 하여, 자화 자유층의 자화 반전이 가능하도록 구성된다.
이 실시예에 의하면, 기록 전류 및 기록 전력을 삭감할 수 있다.
BiSb층은, 결정화되어 있어도 좋다. 결정된 BiSb층을 형성하는 것에 의해, BiSb층의 매우 높은 스핀 홀 각도에 의해, 자기 저항 메모리의 성능을 더욱 향상시킬 수 있다.
본 발명의 다른 실시예는 자기 저항 메모리의 제조 방법에 관한 것이다. 이 제조 방법은, 자화 자유층을 형성하는 스텝과, BiSb층을 포함하는 순 스핀 주입원을 형성하는 스텝을 포함하고, BiSb층은, 기판 온도 200~250℃의 조건에서 제막된다.
본 발명의 다른 실시예는, 자성체와 BiSb층의 적층 구조의 제조 방법에 관한 것이다. 이 방법에 있어서 BiSb층은, 기판 온도 200~250℃의 조건에서 제막된다.
이 조건에서 제막하는 것에 의해, 양호한 결정성을 구비하는 BiSb층을 형성할 수 있고, 나아가서는 큰 스핀 각도를 구비하는 스핀 홀 재료를 제공할 수 있다.
본 발명의 일 실시예에 의하면, 큰 스핀 각도를 구비하는 스핀 홀 재료를 제공할 수 있다.
도 1은 순 스핀류를 사용한 자화 반전 방식의 개요를 설명하는 도면이다.
도 2의 (a)~(d)는, 상단이 자성층과 BiSb의 적층 구조의 단면도를, 하단이 RHEED(reflection high energy electron diffraction)(하단)를 나타내는 도면이다.
도 3은 일 실시예에 따른 MnGa/BiSb 적층 구조의 단면도(상단) 및 RHEED(하단)를 나타내는 도면이다.
도 4는 도 3의 MnGa/BiSb 적층 구조의 자기 특성을 나타내는 도면이다.
도 5는 도 3의 MnGa/BiSb 적층 구조의 X선 회절 스펙트럼을 나타내는 도면이다.
도 6의 (a), (b)는, 제작한 BiSb 박막(두께 10nm)의 전기 전도율(σ)의 온도 의존성을 나타내는 도면이다.
도 7은 일 실시예에 따른 MnGa/BiSb의 적층 구조의 단면도 및 평면도이다.
도 8에 있어서, 도 8(a)는, MnGa/BiSb 적층 구조의 단자 I+와 I-사이에 전류를 흘려 보낼 때의 자화 히스테리시스를 나타내는 도면이고, 도 8(b)는, MnGa의 면직 방향의 보자력(coercivity)의 변화량과 BiSb에 흐르는 전류 밀도(JNM)의 관계를 나타내는 도면이다.
도 9는 일 실시예에 따른 MnGa/BiSb의 적층 구조의 단면도 및 평면도이다.
도 10은 면내에 이 접합의 단자 I+와 I- 사이에 전류를 흘려 보낼 때의 면직 방향의 자화 히스테리시스를 나타내는 도면이다.
도 11의 (a), (b)는, 도 9와 동일한 샘플에 대해, 외부 자기장을 면내에 인가했을 때의 면직 방향의 자화 히스테리시스를 나타내는 도면이다.
도 12는 순 스핀 주입원의 재료에 있어서의 상온 스핀 홀 각도(θsh), 전기 전도율(σ) 및 스핀 홀 전도율(σsh)을 나타내는 도면이다.
도 13의 (a), (b)는, MnGa(3nm)/BiSb(5nm) 접합에 있어서의 펄스 전류에 의한 자화 반전을 나타내는 도면이다.
도 14는 SOT-MRAM의 셀의 구조를 모식적으로 나타내는 도면이다.
도 15는 2단자 SOT-RAM의 개념도이다.
도 16의 (a), (b)는, 2단자 SOT-MRAM의 셀의 구조를 모식적으로 나타내는 도면이다.
(개요)
본 개시에서는, 중금속의 높은 전도성 및 토폴로지컬 절연체의 높은 스핀 홀 각도를 양립할 수 있는 BiSb에 착안했다. BiSb라는 재료 자체는 종래부터 알려져 있었지만, 그들의 연구는 아모퍼스에 한정되어 있었다. 예를 들면, 선행 연구에서는, NiFe 상에 제막한 Bi층에 대해 보고가 있지만, 아모퍼스 Bi의 스핀 홀 각도를 평가한 결과, 매우 작은 θsh=0.02(비특허문헌 1) 혹은 0.00012(비특허문헌 2)밖에 없었다. 또한, BiSb와 자성막의 계면에, 자성을 구비하지 않는 데드층이 존재하여, 자성층의 자기 특성을 현저하게 저하시키는 우려도 있어, 이 또한 새로운 연구를 저해하는 요인이 되고 있었다.
또한, 스핀 홀 효과의 성능은, 전기 전도율(σ)과 스핀 홀 각도(θsh)의 곱셈으로 계산하는 스핀 홀 전도율의 σsh=(hbar/2e)·σ×θsh의 지표가 사용되고 있다. 그러나, 이론 계산으로는, 결정화되어 있는 BiSb의 σsh는 최대로 4.9×104·(hbar/2e)Ω-1m-1밖에 얻어지지 않는다(비특허문헌 3). 따라서, θsh는 최대라도 0.5정도밖에 얻어지지 않는 것으로 믿어 왔다.
이 보고로부터 BiSb에 의해 큰 스핀 홀 각도를 얻는 것은 절망적으로 생각되고 있고, 선행 연구에 추종한 연구는 끊어져 있던 것이 실정이다.
본 발명자들은, 부정적인 선행 연구에도 불구하고, 고품질의 결정화된 BiSb를 자성 금속 상에 형성할 수 있으면, 높은 전기 전도율과 높은 스핀 홀 각도를 실현할 수 있지 않을까 생각했다. 만약 그들을 양립할 수 있으면, 자기 저항 메모리에 있어서 큰 돌파구가 될 수 있을 것이다.
이하에서는, 자성체 상의 BiSb의 제막 방법에 대해 설명하고, 그 순 스핀 주입 자화 반전의 성능 평가 결과에 대해 설명한다.
(1) BiSb의 제막
BiSb 합금은 육방정계의 결정 구조에 대해, MRAM에 사용되는 대부분의 자성 금속은 정방정계의 결정 구조를 가지기 때문에, 그들의 자성 금속층 상에, 양호한 결정성을 구비하는 BiSb가 결정화할 수 있는지 여부가 자명하지 않다. 여기서, 먼저 자성 재료 상에 BiSb의 제막 조건을 조사했다.
도 2(a)~(d)는, 상단이 자성층과 BiSb의 적층 구조의 단면도를, 하단이 RHEED(reflection high energy electron diffraction)(하단)를 나타내는 도면이다.
BiSb의 결정 성장에는, MBE(Molecular Beam Epitaxy)법을 사용했다. 이는 Bi와 Sb를 다른 소스로부터 증착할 수 있기 때문에, Bi와 Sb의 조성을 조정하기 쉽다. 한편, BiSb의 조성을 고정하여, 특히 바꿀 필요가 없는 경우, 스퍼터링법으로 결정된 조성의 BiSb 타겟을 사용하여 BiSb의 제막도 할 수 있다. MBE법 및 스퍼터링법에서는 좋은 BiSb 결정막을 얻기 위해, 기판 온도를 200℃~250℃로 설정할 필요가 있다.
도 2(a)는, 10nm의 MnGa 자성층 상에, 기판 온도 100℃의 조건에서 10nm의 Bi층을 성장한 구조체이다. 도 2(b)는, 10nm의 MnGa 자성층 상에, 기판 온도 200℃의 조건에서 30nm의 Bi층을 성장한 구조체이다. 도 2(c)는, 10nm의 MnGa 자성층 상에, 기판 온도 250℃의 조건에서 20nm의 BiSb층을 성장한 구조체이다. 도 2(d)는, 10nm의 MnGa 자성층 상에, 기판 온도 250℃의 조건에서 20nm의 Sb층을 성장한 구조체이다. 성장 속도는 모두 2nm/min이다. RHEED는, 막 두께가 2nm일 때에 측정한 것이다.
도 2(a)에 나타내는 바와 같이, 기판 온도가 100℃에서는 RHEED가 어둡고, 도 2(b)에 나타내는 바와 같이 200℃에서는 명료한 스트릭 RHEED상을 관측할 수 있었다. 또한, 도 2(c)와 도 2(d)에 나타내는 바와 같이 기판 온도를 250℃로 제막해도 명료한 스트릭을 관측할 수 있고, 고품질의 BiSb가 형성된 것을 알았다. 또한, X선 해석으로부터 BiSb가 (012)배향되어 있는 것을 알았다. 이상의 결과로부터, 기판 온도 200℃ 이상에서 제막하면 정방정계의 자성 금속 상에 고품질의 BiSb가 제막되는 것을 알았다.
도 3은, 일 실시예에 따른 MnGa/BiSb 적층 구조(MnGa/BiSb 접합이라고도 한다)의 단면도(상단) 및 RHEED(하단)를 나타내는 도면이다. 이 실시예에서는 먼저, 수직 자화의 MnGa 자성 박막 3nm를 제막한 후에, 기판 온도 250℃에서, 10nm의 Bi0.99Sb0.1을 제막했다. RHEED는, 자성층(MnGa) 3nm, 중금속층(BiSb) 1nm, 5nm, 10nm의 제막 직후에 있어서 취득한 것이다. MnGa와 BiSb의 계면에는 매우 스트릭한 회절상이 관측되고, 또한, BiSb의 막 두께가 두꺼워짐에 따라, RHEED의 강도가 저하되지만, 소멸하지 않는다. 이 결과는 MnGa와 BiSb의 계면에 있어서, 편석이 없고, 매우 평탄한 계면이 얻어지는 것을 알 수 있다.
도 4는, 도 3의 MnGa/BiSb 적층 구조의 자기 특성을 나타내는 도면이다. MnGa 상에 BiSb를 제막해도, 단일 막의 MnGa와 동등한 자기 특성이 얻어진 것으로부터, MnGa와 BiSb의 계면에는 자기적인 데드층이 존재하지 않는 것을 알 수 있다.
도 5는, 도 3의 MnGa/BiSb 적층 구조의 X선 회절 스펙트럼을 나타내는 도면이다. 측정 대상은, 수직 자화의 MnGa 자성 박막 10nm를 성막한 후에, 기판 온도 250도에서, 20nm의 BiSb를 성막한 것이다. 정방 결정의 MnGa 상에 성막한 BiSb막이 (012)배향인 것을 알 수 있다.
또한, 도 5에 나타내는 바와 같이, MnGa의 자성막은 정방 결정이기 때문에, 그 위에 성막한 BiSb가 (012)배향인 것을 알 수 있다. 이에 의해 4회 대칭의 결정 구조(정방 결정 혹은 입방 결정)의 하지층이 이용되어, (012)배향은 초 거대한 스핀 홀 효과를 발생시키는데 크게 기여하게 된다.
(2) BiSb의 특성 평가
(2.1) 전기 전도율
도 6(a), (b)는, 제작한 BiSb 박막(두께 10nm)의 전기 전도율(σ)의 온도 의존성을 나타내는 도면이다. 도 6(a)와 (b)는 조성비가 다르고, 도 6(a)에는, Bi0.92Sb0.08의 샘플의 특성이 도시된다. 상온에서는 σBiSb=3.8×105Ω-1m-1이 얻어졌다. 또한, 저온이 될수록, 전기 전도율(σ)이 높아지는 것으로부터, 금속적인 전도 특성을 구비하는 것을 알 수 있다.
또한, 도 6(b)에는, Bi0.89Sb0.111의 샘플의 특성이 도시된다. 이 샘플에서는 전기 전도율이 낮지만, 상온에서는 σBiSb=1.1×105Ω-1m-1이 얻어졌다. 10nm의 얇은 BiSb 박막의 전기 전도율은 1×105Ω-1m-1~4×105Ω-1m-1이 있고, 평균적으로는, σBiSb~2.5×105Ω-1m-1이 얻어진다. 이 값은 다른 토폴로지컬 절연체의 Bi3Se2(5×104Ω-1m-1)나 (Bi, Sb)3Se2(2.2×104Ω-1m-1)보다 한 자릿수 높고, 일반적으로 MRAM에 사용되고 있는 금속, 예를 들면 Ta(5.2×105Ω-1m-1)나 CoFeB(6×105Ω-1m-1)에 가깝다.
(2.2) 스핀 홀 각도
다음으로, BiSb의 스핀 홀 각도의 평가 결과를 설명한다. 도 7은, 일 실시예에 따른 MnGa/BiSb의 적층 구조의 단면도 및 평면도이다. 이 적층 구조는, 두께 3nm의 수직 자화 MnGa와 두께 10nm의 BiSb를 구비하고, 100㎛×50㎛의 소자 크기를 구비한다. 이 실시예에서는, 자화가 완전히 수직으로 되어 있기 때문에, BiSb에서 주입한 순 스핀류는 면내의 유효 자기장(HSO)을 발생한다. 이 면내 유효 자기장에 의해, 면직 방향의 보자력을 약화시키는 효과가 있다.
도 8(a)는, MnGa/BiSb 적층 구조의 단자 I+와 I-사이에 전류를 흘려 보낼 때의 자화 히스테리시스를 나타내는 도면이다. 자화 히스테리시스는 단자 V+와 V-사이에 발생하는 이상 홀 효과에 의한 홀 전압을 측정하여 평가할 수 있다. 이 도면에 나타내는 바와 같이, 면내 전류 밀도가 커짐에 따라, 면직 방향의 보자력이 감소하는 것을 알 수 있다. 이는 순 스핀류에 의한 유효 자기장(HSO)의 효과를 반영한다.
도 8(b)는, 면직 방향의 보자력의 감소량(ΔHC)의 BiSb에 흐르는 전류 밀도(JNM)의 관계를 나타내는 도면이다. 참고를 위해, MnGa(3nm)와 Ta(5nm)로 이루어지는 적층 구조의 데이터도 나타낸다. 이 도면으로부터 알 수 있는 바와 같이, 단위 전류 밀도당의 보자력의 변화량(ΔHC/JNM)은, BiSb의 경우는 3.7kG/(MA/㎠)에 대해, Ta가 0.35kG/(MA/㎠)이다. 이 비교로부터도, BiSb는, 매우 강한 스핀 홀 효과를 발휘하는 것을 알 수 있다.
상술한 바와 같이, 선행 연구에서는, 자성층 상의 아모퍼스 Bi의 스핀 홀 각도를 평가한 결과, 매우 작은 θsh=0.02혹은 0.00012밖에 없었다(비특허문헌 1, 2). 또한 이론 계산으로부터 구해지는 BiSb의 σsh는 최대로 4.9×104Ω-1m-1정도에 머물러 있고, 따라서, 스핀 홀 각도(θsh)는 최대라도 0.5정도인 것으로 생각하고 있었다.
도 9는, 일 실시예에 따른 MnGa/BiSb의 적층 구조의 단면도 및 평면도이다. 이 적층 구조는, 면내 자화 성분을 가지는 두께 3nm의 MnGa와 두께 10nm의 BiSb가 적층되어 있고, 100㎛×50㎛의 소자로 가공된 것이다. 이 실시예에서는, 자화는 면내 성분이 있을 때, 순 스핀류 주입에 의한 유효 자기장(HSO)은 면직 성분을 구비하기 때문에, 보자력을 강하게 하는 효과가 있다. 도 10은, 면내에 이 접합의 단자 I+와 I- 사이에 전류를 흘려 보낼 때의 면직 방향의 자화 히스테리시스를 나타내는 도면이다. 면직 방향의 자화 히스테리시스는 단자 V+와 V- 사이에 발생하는 이상 홀 효과에 의한 홀 전압을 측정하여 평가할 수 있다. 이 도면에 나타내는 바와 같이, 면내 전류 밀도가 커짐에 따라, 면직 방향의 보자력이 증대하는 것을 알 수 있다. 이는 유효 자기장(HSO)의 면직 방향에 의한 효과를 반영한다.
도 11(a), (b)는, 도 9와 동일한 샘플에 대해, 외부 자기장을 면내에 인가했을 때의 면직 방향의 자화 히스테리시스를 나타내는 도면이다. 이 실시예에서는, 유효 자기장(HSO)의 면직 성분의 효과를 더욱 알기 쉽게 관측할 수 있다.
도 11(a)에는 양극 전류, 도 11(b)에는 음극 전류를 흘려 보냈을 때의 측정 결과가 도시된다. 도 11(a)에서는, 면내 자화 성분이 오른쪽으로 향할 때(면 내외부 자기장이 양극일 때)에 HSO가 위로 향하기 때문에, 면직 자화 성분이 양이지만, 면내 자화 성분이 왼쪽으로 향할 때(면 내외부 자기장이 음극일 때)에, 유효 자기장(HSO)의 면직 성분이 아래로 향하기 때문에, 면직 자화 성분이 음이 된다.
도 11(b)에서는 역방향의 전류를 흘려 보내기 때문에, 순 스핀류도 역방향으로 주입되고, 도 11(a)에 대해, 유효 자기장(HSO)의 면직 성분과 면직 자화 성분이 반대의 움직임을 나타낸다. 이 결과에 의해, BiSb에 의한 순 스핀류 주입 효과를 확인할 수 있었다.
다음으로, 스핀 홀 효과의 강도를 정량적으로 평가한다. 도 10에 있어서, 보자력의 변화량(ΔHC)이 그대로 HSO에 대응된다. 즉, HSO=ΔHC.본 발명에서는, 또한, 순 스핀류는 하기의 식(1)로 계산할 수 있다.
JS=MMnGatMnGaΔHC … (1)
여기서, MMnGa=250emu/cc는 MnGa의 자화, tMnGa=3nm는 MnGa 자성층의 두께이다. 또한, 스핀 홀 각도는 하기의 식(2)로 계산할 수 있다.
θSH=(2e/hbar)·JS/JBiSb … (2)
JBiSb는 BiSb에 흐르는 전류 밀도이고, 하기의 식(3)으로 계산할 수 있다.
JBiSb=IBiSb/W·tBiSb
=(W·tBiSb)-1·σBiSbtBiSb/(σBiSbtBiSb+σMnGatMnGa)I
=(W·tBiSb)-1·σBiSbtBiSb/(σBiSbtBiSb+σMnGatMnGa)×W(tBiSb+tMnGa)J
=σBiSb(tBiSb+tMnGa)/(σBiSbtBiSb+σMnGatMnGa)J … (3)
예를 들면, J=1.38×106A/㎠일 때에, σBiSb=2.5×105Ω-1m-1,σMnGa=5×105Ω-1m-1,tMnGa=3nm,tBiSb=10nm로부터, JBiSb=1.12×106A/㎠가 얻어진다. 한편, 이 전류 밀도에 있어서의 HSO=ΔHC=3.1kOe=3100Oe인 것으로부터, HSO/JBiSb=2770Oe/(MA/㎠)에 도달한다. 이 값은 종래에 연구되어 온 중금속 Ta나 Pt의 5-10Oe/(A/㎠)보다 수백배 큰 것을 알 수 있다. 실제로 식(1)과 식(2)를 사용하여, 각 전류값에 있어서의 BiSb의 스핀 홀 각도를 계산한 결과, θsh=52의 평균값이 얻어졌다. 이 값은 MRAM에 흔히 사용되는 Ta(θsh=0.15),Pt(θsh=0.08)보다 훨씬 크다. 한편, 이 값은 이론 계산의 θsh=0.5보다 100배 정도 큰 것으로부터, 이론 계산에서 상정하고 있는 메커니즘과 다른 메커니즘이 존재하고, 그것이 BiSb의 거대한 스핀 홀 효과에 공헌하고 있는 것으로 생각된다.
도 12는, 순 스핀 주입원의 재료에 있어서의 상온 스핀 홀 각도(θsh), 전기 전도율(σ) 및 스핀 홀 전도율(σsh=(hbar/2e)·θsh×σ)을 나타내는 도면이다. 이 비교로부터도, BiSb는 압도적인 높은 스핀 홀 전도율 1.3×107(hbar/2e)Ω-1m-1을 나타내는 것을 알 수 있다. 또한, 이 값은 이론 계산의 예측값 4.9×104(hbar/2e)Ω-1m-1보다 200배 이상 크다.
(2.3) 초저전류 자화 반전의 실증
도 12로부터 알 수 있는 바와 같이, BiSb의 스핀 홀 각도가 다른 재료보다 높은 것으로부터, 매우 저전류 밀도로 자화 반전할 수 있는 것으로 생각된다.
MnGa/BiSb의 접합에 있어서, 초저전류 밀도로 자화 반전을 진행했다. 도 13(a), (b)는, MnGa(3nm)/BiSb(5nm) 접합에 있어서의 펄스 전류에 의한 자화 반전을 나타내는 도면이다. 도 13(a)는, 외부 자기장을 면내의 왼쪽 방향(음)으로 인가하여, 자화를 왼쪽으로 기울이고 있는 상태에서, 100밀리초의 펄스 전류 인가에 의한 자화 반전을 진행했을 때의 측정 결과이다. 이 도면으로부터 알 수 있는 바와 같이, 양극 전류를 증가시키면 자화가 상향에서 하향으로 반전하고, 음극 전류를 증가시키면 자화가 하향에서 상향으로 반전하는 것을 알 수 있다.
또한, 도 13(b)는, 외부 자기장을 면내의 오른쪽(양)으로 인가하여, 자화를 오른쪽으로 기울이고 있는 상태에서, 전류 인가에 의한 자화 반전을 진행했을 때의 측정 결과이다. 이 도면으로부터 알 수 있는 바와 같이, 양극 전류를 증가시키면 자화가 하향에서 상향으로 반전하고, 음극 전류를 증가시키면 자화가 상향에서 하향으로 반전하는 것을 알 수 있다. 즉, 자화의 기우는 방향에 의해, 전류에 의한 자화 반전의 방향이 반대로 된다. 이는 순 스핀 주입 자화 반전의 성질과 일치하고 있다.
한편, 자화 반전에 필요한 전류 밀도가 J=1.5×106A/㎠로 매우 작은 것에도 착안해야 한다. 비교를 위해, MnGa(3nm)/Ta(5nm) 접합에서는 J=1.1×108A/㎠, MnGa(3nm)/IrMn(4nm) 접합에서는 J=1.5×108A/㎠, MnGa(2.5nm)/Pt(2nm)에서는 J=5.0×107A/㎠이 필요했다. 이 실시예에서는 BiSb의 거대한 스핀 홀 효과에 의한 초저전류 밀도 자화 반전을 실증했다.
(3) SOT-MRAM에 대한 응용
도 14(a), (b)는, SOT-MRAM의 셀(2)의 구조를 모식적으로 나타내는 도면이다. 도 14(a)를 참조한다. SOT-MRAM의 셀(2)은, MTJ(Magnetic Tunnel Junction) 소자(10), 순 스핀 주입원(20), 기록 트랜지스터(30), 판독 트랜지스터(31)를 구비한다. MTJ 소자(10)는, 자화 자유층(12), 터널층(14), 자화 고정층(16)의 적층 구조를 구비한다. 순 스핀 주입원(20)은, 자화 자유층(12)과 접속되는 순 스핀 주입원(20)을 구비한다. 자화 자유층(12)은 예를 들면 MnGa를 사용할 수 있지만, 이에 한정되지 않고, 기타 강자성 금속을 사용할 수도 있다. 예를 들면 Co, Fe 등의 단일 원소의 자성 금속, CoFe, NiFe, MnAl, MnGe, FePt 등의 2원 합금, CoFeB나 CoMnSi 등의 3원 합금 및 그들의 자성체를 포함하는 다층 구조여도 좋다. 자화 고정층(16)에 대해서도 동일하다. 터널층(14)은, 절연막이며 MgO가 바람직하게 사용되지만, AlO 등 다른 재료를 사용해도 좋다.
순 스핀 주입원(20)은, 상술한 BiSb층을 포함한다. 즉, 자화 자유층(12)과 순 스핀 주입원(20)의 BiSb층의 접합은, 상술한 실시예에 따른 적층 구조로서 파악할 수 있다.
순 스핀 주입원(20)인 BiSb층에는, 기록 트랜지스터(30)를 통해 도시하지 않는 전원(드라이버)이 접속되고, 기록 트랜지스터(30)가 턴온하면, 펄스 형태의 전류(Ic)가 BiSb층의 면내 방향(x방향)으로 흐르고, 이에 의해 면직 방향(z방향)으로 스핀류(IS)가 흘러, 이에 의해 자화 자유층(12)의 자화 반전이 일어나고, 데이터가 기록된다.
도 14(b)의 SOT-MRAM은 도 14(a)의 구조를 상하 반전시킨 것이다.
마지막으로 BiSb를 사용하는 SOT-MRAM의 성능을 평가한다. 일 예로서 TDK사에서 제조한 MRAM 소자
Figure 112020025743771-pct00001
37nm를 상정한다. 5nm의 BiSb를 순 스핀 주입원으로서 사용하는 경우,
Figure 112020025743771-pct00002
37nm 소자에 필요한 자화 반전의 전류는 2.2μA이다. 한편, 종래의 스핀 주입 자화 반전법에서는, 24μA가 필요했다. 따라서, BiSb를 SOT-MRAM에 사용하면, STT-MRAM보다 기록 전류 및 기록 전력을 1/10배로 삭감할 수 있다. 또한, SOT-MRAM은 STT-MRAM보다 10배 빨리 기록할 수 있기 때문에, BiSb의 SOT-MRAM의 기록 에너지는 STT-MRAM보다 1/100배 작게 할 수 있다.
또한, 기록 전류를 작게 하는 것에 의해, 배선의 신뢰성이 향상된다. 또한 기록 전류를 MTJ 소자에 직접 흘려 보낼 필요가 없기 때문에, 소자의 수명이 연장된다. 또한, MTJ 소자의 저항을 증가시키고, 판독 전류를 줄일 수 있기 때문에, 판독 전력도 삭감할 수 있다. 기록 전류를 작게 하는 것에 의해, 구동 트랜지스터를 1/10배 정도 작게 할 수 있기 때문에, 집적율을 높여 메모리의 용량을 증가시킬 수 있다.
(4) 메모리 셀의 2단자화
BiSb에는, 토폴로지컬(topological) 표면 상태에 따른 2차원의 전류가 지배적인 특성이 있다. 이 특성을 이용하여, 수직 자화막을 구비하는 SOT_RAM을 실장하는 경우, 2단자화할 수 있다.
도 15는, 2단자 SOT-RAM의 개념도이다. 통상의 SOT-RAM에서는, 도 14에 나타내는 바와 같이, 면내의 기록 패스와 면접의 판독 패스가 다르기 때문에, 3단자, 즉, 2개의 트랜지스터(30, 31)가 필요하다. 또한, 자화가 수직인 경우, 면내에 바이어스 자기장을 인가할 필요가 있다. 한편, BiSb를 이용하면, 도 15에 나타내는 바와 같이 수직의 전류 패스(40)를 사용하여 기록할 수 있다. 이는 수직 방향으로 전류를 흘려 보내도, BiSb 중에는 반드시 면내 전류(42)가 되므로, 스핀 홀 효과에 의해 순 스핀류를 주입할 수 있기 때문이다. 그 결과, 기록용과 판독용으로 트랜지스터(32)를 겸용할 수 있고, 2단자화할 수 있다. 또한, 소자 내에는 전류가 수직으로 흐르기 때문에, STT(Spin transfer torque)도 작용하기 때문에, 면내 바이어스 자기장을 인가하지 않아도 자화 반전을 할 수 있다.
도 16(a), (b)는, 2단자 SOT-MRAM의 셀(2A)의 구조를 모식적으로 나타내는 도면이다. 도 16(a)를 참조한다. SOT-MRAM의 셀(2A)은, MTJ(Magnetic Tunnel Junction) 소자(10), 순 스핀 주입원(20), 기록·판독 트랜지스터(32)를 구비한다. 도 14(a), (b)에서는, 순 스핀 주입원(20)이 접지되어 있는(소스 라인과 접속) 것에 대해, 도 16(a), (b)에서는, MnGa 자성 박막(10)의 자화 고정층(16)이 접지되어 있는 점이다. 도 16(b)의 SOT-MRAM은 도 16(a)의 구조를 상하 반전시킨 것이다.
실시예에서는, BiSb 순 스핀 주입원의 용도로서 MRAM을 설명했지만, 이에 한정되지 않고, 자성층의 세차운동을 이용하는 마이크로파 발생기 등, 순 스핀 주입원을 필요로 하는 어떠한 용도에도 이용 가능하다.
본 발명은, 자기 저항 메모리에 이용할 수 있다.
2: 셀
10: MTJ 소자
12: 자화 자유층
14: 터널층
16: 자화 고정층
20: 순 스핀 주입원(pure spin injection source)
30: 기록 트랜지스터(write transistor)

Claims (11)

  1. 자화 자유층을 포함하는 MTJ(자기 터널 접합) 소자와,
    상기 자화 자유층과 계면을 통해 접속되는 토폴로지컬 표면 상태로 인해 0.5보다 큰 스핀홀 각도(spin Hall angle)를 구비하는 토폴로지컬 절연체의 BiSb층을 포함하고, 상기 계면은 상기 BiSb층의 결정 성장 방향과 수직인 순 스핀 주입원을 구비하고,
    상기 BiSb층에 면내 전류를 흐르게 하여, 상기 자화 자유층에 상기 계면과 면직 방향으로 수 스핀류를 공급하여, 상기 자화 자유층의 자화 반전이 가능한 것을 특징으로 하는 자기 저항 메모리.
  2. 제1항에 있어서,
    상기 BiSb층은, 토폴로지컬 표면 상태에 의한 스핀 홀 효과를 구비하고, 해당 스핀 홀 효과에 의해 발생한 순 스핀류를 상기 자화 자유층에, 상기 계면과 면직 방향으로 공급하고, 상기 순 스핀류의 주입에 의한 스핀 편극 방향과 상기 자화 자유층의 자화 방향에 직교하는 스핀 궤도 토크의 성분에 의한 상기 자화 자유층에 작용할 수 있는, 자기 저항 메모리.
  3. 제1항 또는 제2항에 있어서,
    상기 BiSb층은 (012)배향을 구비하는 것을 특징으로 하는 자기 저항 메모리.
  4. 제1항 또는 제2항에 있어서,
    상기 BiSb층의 토폴로지컬 표면 상태를 이용하여, 셀이 2단자화되어 있는 것을 특징으로 하는 자기 저항 메모리.
  5. 제4항에 있어서,
    면내 바이어스 자기장의 인가를 하지 않는 것을 특징으로 하는 자기 저항 메모리.
  6. 자기 저항 메모리의 제조 방법이고,
    자화 자유층을 형성하는 스텝; 및
    BiSb층을 포함하는 순 스핀 주입원을 형성하는 스텝;
    을 포함하고,
    상기 BiSb층은 (012)배향을 구비하는 것을 특징으로 하는 제조 방법.
  7. 자성체에 순 스핀류를 주입하는 순 스핀 주입원이고,
    상기 자성체와 계면을 통해 접속되는 토폴로지컬 표면 상태로 인해 0.5보다 큰 스핀홀 각도(spin Hall angle)를 구비하는 토폴로지컬 절연체의 BiSb층을 포함하고, 상기 계면은 상기 BiSb층의 결정 성장 방향과 수직이고, 상기 BiSb층에 흐르는 면내 전류에 따라, 상기 자성체에 상기 계면과 면직 방향으로 순 스핀류를 공급하는 것을 특징으로 하는 순 스핀 주입원.
  8. 제7항에 있어서,
    상기 BiSb층은, 결정화되어 있는 것을 특징으로 하는 순 스핀 주입원.
  9. 자화 자유층을 포함하는 MTJ(자기 터널 접합) 소자; 및
    상기 자화 자유층과 접속되는 BiSb층을 포함하는 순 스핀 주입원;
    을 구비하고,
    상기 BiSb층이 (012)배향을 구비하도록 입방 결정 구조의 하지층이 이용되는 자기 저항 메모리.
  10. 삭제
  11. 삭제
KR1020207007204A 2017-09-15 2018-09-14 자성체와 BiSb의 적층 구조의 제조 방법, 자기 저항 메모리, 순 스핀 주입원 KR102545571B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2017-177564 2017-09-15
JP2017177564 2017-09-15
PCT/JP2018/034191 WO2019054484A1 (ja) 2017-09-15 2018-09-14 磁性体とＢｉＳｂの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源

Publications (2)

Publication Number Publication Date
KR20200051635A KR20200051635A (ko) 2020-05-13
KR102545571B1 true KR102545571B1 (ko) 2023-06-21

Family

ID=65723310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207007204A KR102545571B1 (ko) 2017-09-15 2018-09-14 자성체와 BiSb의 적층 구조의 제조 방법, 자기 저항 메모리, 순 스핀 주입원

Country Status (6)

Country Link
US (1) US11637234B2 (ko)
EP (1) EP3683829A4 (ko)
JP (1) JP7227614B2 (ko)
KR (1) KR102545571B1 (ko)
CN (1) CN111095530B (ko)
WO (1) WO2019054484A1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102518015B1 (ko) * 2019-01-31 2023-04-05 삼성전자주식회사 자기 저항 메모리 소자 및 그 제조 방법
KR102251067B1 (ko) * 2019-05-28 2021-05-14 서울대학교산학협력단 자기 메모리 장치 및 그것의 동작 방법
JP2021057357A (ja) * 2019-09-26 2021-04-08 国立大学法人東京工業大学 磁気抵抗メモリ
US11694713B2 (en) 2020-02-12 2023-07-04 Western Digital Technologies, Inc. BiSb topological insulator with novel buffer layer that promotes a BiSb (012) orientation
US11489108B2 (en) * 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators
US11100946B1 (en) 2020-07-01 2021-08-24 Western Digital Technologies, Inc. SOT differential reader and method of making same
US11094338B1 (en) 2020-07-09 2021-08-17 Western Digital Technologies, Inc. SOT film stack for differential reader
US20220029090A1 (en) * 2020-07-27 2022-01-27 Samsung Electronics Co., Ltd. Spin-orbit torque structure including topological materials and magnetic memory device including the spin-orbit torque structure
KR102361064B1 (ko) * 2020-11-06 2022-02-14 한국과학기술원 게이트 전극을 구비한 자기 소자
US11521665B2 (en) * 2021-05-04 2022-12-06 Nxp Usa, Inc. Non-volatile memory having write detect circuitry
US11763973B2 (en) * 2021-08-13 2023-09-19 Western Digital Technologies, Inc. Buffer layers and interlayers that promote BiSbx (012) alloy orientation for SOT and MRAM devices
US11532323B1 (en) 2021-08-18 2022-12-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices
US11875827B2 (en) * 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator
US11783853B1 (en) 2022-05-31 2023-10-10 Western Digital Technologies, Inc. Topological insulator based spin torque oscillator reader

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017090736A1 (ja) * 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転型磁気抵抗効果素子及びスピン流磁化反転型磁気抵抗効果素子の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160015A (ja) * 1984-01-31 1985-08-21 Sony Corp 磁気記録媒体
JPH08249875A (ja) * 1995-03-14 1996-09-27 Toshiba Corp 固体磁気記録素子
JP5514059B2 (ja) * 2010-09-17 2014-06-04 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US9704793B2 (en) * 2011-01-04 2017-07-11 Napra Co., Ltd. Substrate for electronic device and electronic device
JP6017149B2 (ja) * 2012-02-27 2016-10-26 日本放送協会 スピン注入磁化反転素子および磁気抵抗ランダムアクセスメモリ
US9076537B2 (en) 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
EP2741295B1 (en) * 2012-12-04 2016-03-02 Imec Spin transfer torque magnetic memory device
WO2017034563A1 (en) * 2015-08-26 2017-03-02 Intel IP Corporation Dual pulse spin hall memory with perpendicular magnetic elements
JP6130886B2 (ja) 2015-09-16 2017-05-17 株式会社東芝 磁気素子及び記憶装置
JP6733496B2 (ja) * 2016-10-27 2020-07-29 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ
US10878985B2 (en) * 2016-12-09 2020-12-29 Regents Of The University Of Minnesota Spin orbit torque generating materials
US10354709B2 (en) * 2017-06-19 2019-07-16 Regents Of The University Of Minnesota Composite free magnetic layers
US10923651B2 (en) * 2017-08-16 2021-02-16 National University Of Singapore Spin orbit materials for efficient spin current generation
US10910554B2 (en) * 2017-09-07 2021-02-02 Tdk Corporation Spin-current magnetization rotational element and spin orbit torque type magnetoresistance effect element

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017090736A1 (ja) * 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転型磁気抵抗効果素子及びスピン流磁化反転型磁気抵抗効果素子の製造方法

Also Published As

Publication number Publication date
JPWO2019054484A1 (ja) 2020-10-15
KR20200051635A (ko) 2020-05-13
JP7227614B2 (ja) 2023-02-22
CN111095530A (zh) 2020-05-01
EP3683829A1 (en) 2020-07-22
EP3683829A4 (en) 2021-06-02
CN111095530B (zh) 2023-11-14
WO2019054484A1 (ja) 2019-03-21
US20200279992A1 (en) 2020-09-03
US11637234B2 (en) 2023-04-25

Similar Documents

Publication Publication Date Title
KR102545571B1 (ko) 자성체와 BiSb의 적층 구조의 제조 방법, 자기 저항 메모리, 순 스핀 주입원
US10892401B2 (en) Spin current magnetization rotational element, magnetoresistance effect element and magnetic memory
Song et al. Recent progress in voltage control of magnetism: Materials, mechanisms, and performance
CN108010549B (zh) 一种自旋极化电流发生器及其磁性装置
US10953319B2 (en) Spin transfer MRAM element having a voltage bias control
US9984745B2 (en) Spin electronic memory, information recording method and information reproducing method
US20060102969A1 (en) Spin scattering and heat assisted switching of a magnetic element
US11776726B2 (en) Dipole-coupled spin-orbit torque structure
US11521776B2 (en) Spin-orbit-torque magnetization rotational element, spin-orbit-torque magnetoresistance effect element, and spin-orbit-torque magnetization rotational element manufacturing method
US10192600B2 (en) Storage element
US10763430B2 (en) Method for stabilizing spin element and method for manufacturing spin element
US10902987B2 (en) Spin-orbit torque type magnetization rotation element, spin-orbit torque magnetoresistance effect element, and method of manufacturing spin-orbit torque type magnetization rotation element
Shirotori et al. Voltage-control spintronics memory with a self-aligned heavy-metal electrode
US11631804B2 (en) Magnetoresistive effect element and magnetic memory
JP2010098259A (ja) メモリセル、ならびに、磁気メモリ素子
CN111384235A (zh) 一种磁性隧道结及基于磁性隧道结的nsot-mram装置
JP7183704B2 (ja) スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁気抵抗効果素子の製造方法
JP7183703B2 (ja) スピン軌道トルク型磁気抵抗効果素子及びスピン軌道トルク型磁気抵抗効果素子の製造方法
Bhuyan A Modern Review of the Spintronic Technology: Fundamentals, Materials, Devices, Circuits, Challenges, and Current Research Trends
RU2677564C1 (ru) Устройство записи информации для магниторезистивной оперативной памяти
RU179295U1 (ru) Быстродействующее графеновое записывающее устройство магниторезистивной памяти
JP2023034867A (ja) スピン注入源、磁気メモリ、スピンホール発振器、計算機、及び磁気センサ
BĂJENESCU Challenges of Spintronics.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right