JP2021057357A - 磁気抵抗メモリ - Google Patents

磁気抵抗メモリ Download PDF

Info

Publication number
JP2021057357A
JP2021057357A JP2019176032A JP2019176032A JP2021057357A JP 2021057357 A JP2021057357 A JP 2021057357A JP 2019176032 A JP2019176032 A JP 2019176032A JP 2019176032 A JP2019176032 A JP 2019176032A JP 2021057357 A JP2021057357 A JP 2021057357A
Authority
JP
Japan
Prior art keywords
layer
spin
bisb
magnetoresistive memory
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019176032A
Other languages
English (en)
Inventor
ナム ハイ ファム
Nam Hai Pham
ナム ハイ ファム
健一郎 八尾
Kenichiro Yao
健一郎 八尾
総一郎 中野
Soichro Nakano
総一郎 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Institute of Technology NUC
Original Assignee
Tokyo Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Institute of Technology NUC filed Critical Tokyo Institute of Technology NUC
Priority to JP2019176032A priority Critical patent/JP2021057357A/ja
Publication of JP2021057357A publication Critical patent/JP2021057357A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】熱耐久性を高めた磁気抵抗メモリを提供する。【解決手段】磁気抵抗メモリ100は、MTJ素子110、スピン流源120および中間層132を備える。MTJ素子110は、固定層112、絶縁層114および自由層116を含む。スピン流源120は、BiSb層を含む。中間層132は、MTJ素子110の自由層116とスピン流源120の間に挿入される。【選択図】図3

Description

本発明は、磁気抵抗メモリに関する。
情報技術の進歩とともに、取り扱う情報量は劇的に増加しており、半導体メモリの需要も拡大している。半導体メモリでは消費電力の抑制が課題として挙げられる。現在PC(Personal Computer)のキャッシュメモリとしてSRAM(Static Random Access Memory)が、主記憶装置にはDRAM(Dynamic Random Access Memory)が広く使われているが、これらのメモリは揮発性でであり、大きな待機電力が消費されるという課題がある。
そこで次世代の高密度高速不揮発性メモリとして磁気抵抗メモリ(MRAM:Magnetoresistive Random Access Memory)が注目を集めている。MRAMの記憶セルは、絶縁層を2種類の強磁性層で挟んだ磁気トンネル接合(MTJ:Magnetic Tunnel Junction)と呼ばれる構造を有する。2つの強磁性層のうち、磁化の向きが固定されている層を固定層、磁化の向きが可変な層を自由層と呼び、自由層の磁化の向きを変化させることを情報記憶するものである。
MRAMにおいて、データの読み出しは、MTJの2つの強磁性層の磁化の相対角度によって抵抗値が変化するトンネル磁気抵抗(TMR)効果を利用して行われる。一方、書き込みについては、スピントランスファートルク(STT)方式と、スピン軌道トルク(SOT)方式に大別され、STT方式のMRAMをSTT−MRAM、SOT方式のMRAMをSOT−MRAMと称する。図1(a)、(b)は、STT−MRAMおよびSOT−MRAMを説明する図である。
図1(a)に示すように、STT−MRAM10はMTJ12を備える。MTJ12は、固定層14、絶縁層16、自由層18を含む。STT−MRAM10では、MTJ12に垂直方向に電流Iを印加し、それにより発生するスピン流Iによって自由層を磁化反転させる。
図1(b)に示すように、SOT−MRAM20は、MTJ12と、MTJ12の自由層18側に接続されるスピン流源22を備える。SOT−MRAM20では、スピン流源22に、MTJ12の積層方向に対して垂直な方向、すなわち水平方向に電流Iを印加する。この電流Iによって、MTJ12の積層方向(すなわち鉛直方向)にスピン流Iが発生し、このスピン流Iによって自由層18を磁化反転させる。
現在製品化されているMRAMはSTT方式を採用しているが、スピン流の生成効率や磁化反転速度の優位性からSOT方式への移行が予想される。
スピン流源22にはスピン流発生機構であるスピンホール効果が強く生じるスピン軌道相互作用の強い材料が採用でき、重金属(HM)やトポロジカル絶縁体(TI)などが注目されている。また、スピン流源22にはスピン相互作用が大きいほか、電導度が大きいことが要求される。スピン流源22から発生するスピン流Iの密度は、材料固有のスピン相互作用によるスピンホール角θshとスピン流源22に流れる電流Iの密度の積に比例する。水平方向に電流Iを流したときにスピン流Iを効率よく得るためには、スピン流源22に流れる電流Iの密度を大きくする必要があるが、スピン流源22に接合する強磁性金属は一般に伝導度が大きいので、スピン流源22も伝導度が大きいほうが好ましい。
この条件に当てはまる材料としてトポロジカル絶縁体であるBiSbが期待されている。トポロジカル絶縁体ではその特殊な表面状態によってスピンホール効果が大きくなることが知られている。一方で伝導度は強磁性金属よりも1桁〜2桁より小さいものが多い。しかし、トポロジカル絶縁体の中でもBiSb、特にBiSb(012)面は高いスピンホール角と高い伝導度を示すことが報告されている(たとえば非特許文献1)。
BiSb薄膜に電流に流すと、BiSb薄膜と垂直の方向に高効率的に純スピン流が発生する。この純スピン流をMTJの自由層に注入することによって、anti-damping-likeトルクを発生させ、非常に小さい電流密度で自由層の磁化を反転させることができることが実証されている。従って、BiSbをスピン流源22として利用すれば、SOT−MRAM20の省エネルギーと書き込み速度を大幅に向上でき(特許文献1参照)、単独な不揮発性メモリのみならず、集会回路の組込型不揮発性メモリとしても利用ができる。
国際公開WO2019054484A1
Nature Materials 17, 808-813 (2018).
1. 集積回路の組込型不揮発性メモリとしてのBiSbベースのSOT−MRAMに適用するためには、集積回路の製造プロセスに適応できるBiSbの成膜技術を確立することが必要である。特に表面状態の特性を引き出すためにBiSbの接合界面の結晶性を留意するべきである。既存の半導体集積回路を製造する過程には配線後、400℃程度でアニールする工程があり、SOT−MRAMを組み込んだ場合もその例外ではない。
図2は、Bi1−xSbの状態図である。BiSbをスピン流源として利用できる領域(Sb組成0〜40%)では融点が300℃程度と低い。このためスピン流源としてBiSbを採用するためには、アニール時にBiSbの蒸発や拡散、結晶構造の破壊を防ぐような熱耐久性の改善が必要となる。
2. 図1(b)に示すように、スピン流源22の上にMTJ12を乗せたSOT−MRAM20を採用する場合、最初に、スピン流源22を基板(図1(b)に不図示)上に成長させ、その後、MTJ12を成長させることとなる。現在の半導体業界を鑑みると、Si基板を用いることが想定されるため、BiSbをスピン流源22として採用するにはSi基板上に、BiSbを結晶性よく成膜する技術が必要である。
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、熱耐久性を高めた磁気抵抗メモリの提供にあり、また別の例示的な目的のひとつは、Si基板上に良好な結晶性を有するBiSbを成膜できる。
本発明のある態様は、固定層、絶縁層および自由層を含むMTJ(磁気トンネル接合)素子と、BiSb層を含むスピン流源と、自由層とスピン流源の間に挿入される中間層と、を備える。この態様によれば、中間層を挿入することにより、アニール工程によりBiSb層と自由層の界面において、BiSb層の結晶配向性が悪化するのを抑制できる。
中間層は、原子量24以下の軽金属のうち一つまたは複数を含んでもよい。これらの材料は非磁性で伝導度が大きいため、BiSb層の表面状態を維持でき、またスピン流を阻害しないという効果が得られる。また中間層の伝導度が大きくなるため、データの読み出し時のセルの抵抗変化率確保にとっても有利となる。
中間層の厚さは1nm以下であり、原子量25以上の非磁性金属のうち一つまたは複数を含んでもよい。この場合も、BiSb層の表面状態を維持でき、またスピン流を阻害しないという効果が得られる。
MTJ素子は、自由層が上側となる向きで基板上に形成されてもよい。磁気抵抗メモリは、自由層の上側に形成されるキャップ層をさらに備えてもよい。キャップ層の材料を最適化することにより、BiSb結晶構造の配向を、BiSb(001)から、よりスピンホール角が大きなBiSb(012)に変化させることができる。
キャップ層は、Mg、Al、Ga、Si、Ge、In、Sn、3d、4d、5d、4f、5f元素のうち一つまたは複数元素の金属酸化物を含む絶縁体であってもよい。
磁気抵抗メモリは、Si基板と、Si基板上に形成されるバッファ層と、をさらに備えてもよい。スピン流源はバッファ層の上に形成され、MTJ素子は、スピン流源の上に、自由層が下側となる向きで形成されてもよい。Si基板とBiSb層の間に、バッファ層を挿入することで、BiSbの結晶性を改善できる。
本発明の別の態様は磁気抵抗メモリに関する。磁気抵抗メモリは、基板と、基板上に形成されるバッファ層と、バッファ層の上に形成されるBiSb層を含むスピン流源と、スピン流源より上に、自由層、絶縁層、固定層の順で積層されるMTJ(磁気トンネル接合)素子と、を備える。Si基板とBiSb層の間に、バッファ層を挿入することで、BiSbの結晶性を改善できる。
バッファ層は、四回回転対称のCubic結晶構造を有してもよい。たとえばバッファ層は、TaあるいはMgOを含んでもよい。
磁気抵抗メモリは、スピン流源とMTJ素子の自由層の間に挿入される中間層をさらに備えてもよい。
本発明のある態様によれば、熱耐久性を高めることができ、および/または、Si基板上に良好な結晶性を有するBiSbを成膜できる。
図1(a)、(b)は、STT−MRAMおよびSOT−MRAMを説明する図である。 Bi1−xSbの状態図である。 実施の形態1に係る磁気抵抗メモリの断面図である。 図4(a)、(b)は、サンプルAの1回目および2回目の加熱処理の前後のX線回折法よる結晶配向の測定結果を示す図である。 サンプルAの2回目の加熱処理後のTEM像を示す図である。 サンプルBの加熱処理前後のX線回折法よる結晶配向の測定結果を示す図である。 サンプルBの加熱後のTEM像を示す図である。 サンプルCの加熱処理前後のX線回折法よる結晶配向の測定結果を示す図である。 サンプルCの加熱後のTEM像を示す図である。 実施の形態2に係る磁気抵抗メモリの断面図である。 サンプルDのXRD測定結果を示す図である。 サンプルEのXRD測定結果を示す図である。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
(実施の形態1)
図3は、実施の形態1に係る磁気抵抗メモリ100の断面図である。磁気抵抗メモリ100はSOT−MRAMであり、主たる構成要素として、MTJ素子110およびスピン流源120を備える。MTJ素子110は、固定層112、絶縁層(トンネル障壁層)114、自由層116の積層構造を有する。
たとえば自由層116は、Co、Fe、Ni、Mn、B、Si、Zr、Nb、Ta、Ru、Ir、Pt、Ga、Al、Pd、Tb、Gdのうち1つまたは複数を含む単層膜または多層膜とすることができる。
固定層112は、Co、Fe、Ni、Mn、B、Si、Zr、Nb、Ta、Ru、Ir、Pt、Ga、Al、Pd、Tb、Gdのうち1つまたは複数を含む単層膜または多層膜とすることができる。
また絶縁層114は、Ga、Al、Mg、Hf、Zr元素のうち1つまたは複数元素の金属酸化物から構成される絶縁体とすることができる。
本実施の形態において、MTJ素子110は基板130上に、自由層116が上側、固定層112が下側となる向きで形成される。スピン流源120はBiSb層を含み、MTJ素子110の自由層116側、すなわちMTJ素子110の上側に形成される。図1(b)を参照して説明したように、スピン流源120に面内方向に電流を流すことにより、MTJ素子110内を鉛直方向にスピン流が流れる。
磁気抵抗メモリ100は、中間層132およびキャップ層134を備える。中間層132は、MTJ素子110とスピン流源120の間に挿入されている。またキャップ層134は、スピン流源120の上側に形成される。
中間層132とキャップ層134は、スピン流源120を挟み込む保護層のペアと把握することができ、これらの保護層によって、BiSb層であるスピン流源120の熱耐久性を向上させることができる。
ここで、データの書き込み時にBiSb層に書き込み電流を印加し、スピン流を発生させ自由層に注入することを考慮すると、保護層である2つの層132,134にはアニール工程によるBiSb層の結晶配向性への影響の軽減、さらに中間層にはBiSb層の表面状態の維持やスピン流を阻害しない非磁性で伝導度の大きい材料を選ぶことが望ましい。中間層132の伝導度が大きいことはデータの読み出し時のセルの抵抗変化率確保にとっても有利となる。たとえばキャップ層134には金属酸化膜を、中間層132には軽金属を採用することができる。
具体的には中間層132は、原子量24以下の軽金属、具体的にはMg、Al、Sc、Ti、V、Crのうち一つまたは複数を含んでもよい。軽金属はスピン軌道相互作用が弱く、スピン流源120(BiSb層)からのスピン注入を妨害しないため、中間層132の材料として好適である。
あるいは中間層132は原子量25以上の非磁性の重金属、たとえば、Ta,Pt,Mo,Ruなどのうち一つまたは複数であってよい。重金属を用いる場合には厚さを1nmとすることで、スピン流源120から自由層116へのスピン注入の妨害を抑制できる。
キャップ層134は、Mg、Al、Ga、Si、Ge、In、Sn、3d、4d、5d、4f、5f元素のうち一つまたは複数元素の金属酸化物から構成される絶縁体であってもよい。
以上が磁気抵抗メモリ100の構成である。この磁気抵抗メモリ100によれば、MTJ素子110とスピン流源120の間に中間層132を挿入することで、BiSb層の耐熱性を高め、アニール工程によりBiSb層の結晶配向性が悪化するのを抑制できる。
特に、スピン流源120を、上側と下側から、2つの保護層132,134によって挟み込むことにより、耐熱性を一層高めることができる。
(実験結果)
保護層132,134によってスピン流源120を挟み込むことによる、アニール工程での耐熱性の向上の効果を検証するために、サンプルを作成してその特性を評価した。
(実験1)
実験1では、キャップ層の効果を検証するために、サンプルAを作製した。サンプルAは、GaAs基板上に、(001)配向のBi0.85Sb0.15薄膜をエピタキシャル成長させ、その上に、キャップ層の材料(MgAl)を積層したものである。
(i)サンプルA
MgAl(5nm)/Bi0.85Sb0.15(001)(15nm)/GaAs(111)基板
BiSbの成膜には分子線蒸着装置、MgAlの成膜にはマグネトロンスパッタリング装置を用いた。
サンプルAを作製し、超高真空下においてBi0.85Sb0.15の融点より高い400℃に加熱した(1回目の加熱)。その後、サンプルAをさらに500℃まで2回目の加熱を行い、1回目と2回目の加熱前後での結晶配向性を検証した。
図4(a)は、サンプルAの1回目の加熱処理の前後のX線回折法(XRD)よる結晶配向の測定結果を示す図である。図4(a)よりサンプルAは400℃まで加熱してもBiSbの結晶配向性を維持できることがわかる。
図4(b)は、サンプルAの2回目の加熱処理の前後のX線回折法(XRD)よる結晶配向の測定結果を示す図である。
サンプルAを500℃まで追加加熱するとMgAlが結晶化し、同時にBiSbの配向が(001)から(012)へ変化することがわかる。
図5は、サンプルAの2回目の加熱処理後の透過電子顕微鏡(TEM)像を示す図である。TEM像よりBiSbとMgAl界面の状態が良好であることがわかる。これはBiSbが加熱によって融解したのち、結晶化したMgAlの影響により結晶の対称性を合わせるように再結晶化したと考えられる。このBiSbの配向の変化はスピン流源120としての動作として有利に働く。なぜなら上述したようにスピン流源から生じるスピン流の密度はスピンホール角に比例し、そのスピンホール角はBiSb(001)よりもBiSb(012)のほうが大きいからである。
この実験結果は、スピン流源120をキャップ層134で覆うことにより、従来では結晶性を悪化させる要因であったアニール工程が、スピン流源としての特性を改善する方向に作用することを示しており、本実施の形態における顕著な効果であると言える。
この実験結果は、MgAlのキャップ層の材料として有用性を裏付けるものであるが、それと同時に、それ以外の、Mg、Al、Ga、Si、Ge、In、Sn、3d、4d、5d、4f、5f元素のうち一つまたは複数元素の金属酸化物を含む絶縁体についても、同様の効果が得られることを示唆している。
(実験2)
実験2では、中間層の効果を検証するために、サンプルB,Cを作製した。サンプルB,Cは、GaAs基板上に、(001)配向のBi0.85Sb0.15薄膜をエピタキシャル成長させ、その上に、中間層の材料であるTiまたはCrを積層したものである。
(ii)サンプルB
Ti(20nm)/Bi0.85Sb0.15(001)(15nm)/GaAs(111)基板
(iii)サンプルC
Cr(20nm)/Bi0.85Sb0.15(001)(15nm)/GaAs(111)基板
BiSbの成膜には分子線蒸着装置、Ti,Crの成膜には電子線蒸着装置を用いた。
サンプルB,Cを作製し、超高真空下においてBi0.85Sb0.15の融点より高い400℃に加熱した。
図6は、サンプルBの加熱処理前後のX線回折法(XRD)よる結晶配向の測定結果を示す図である。図7は、サンプルBの加熱後のTEM像を示す図である。図6に示すように、サンプルBは400℃まで加熱してもBiSb(001)の配向を一定程度維持できることがわかる。また図7のTEM像からもわかるようにサンプル最表面のTiが酸化されており、XRD測定結果にもチタン酸化物のピークがいくつか見られるが本発明の有用性に直接の影響はない。またTEM像よりBiSbとTi界面の状態が良好であることがわかる.これはBiSb層の表面状態の特性を利用する点で優れていると考えられる。以上よりTiは中間層の有力な候補のひとつであるといえる。
図8は、サンプルCの加熱処理前後のX線回折法(XRD)よる結晶配向の測定結果を示す図である。図9は、サンプルCの加熱後のTEM像を示す図である。サンプルCも400℃まで加熱してもBiSb(001)の配向を一定程度維持できることがわかる。またTEM像からもわかるようにサンプル最表面のCrが酸化されており、XRD測定結果にもCr酸化物のピークがいくつか見られるが本発明の有用性に直接の影響はない。以上よりCrも、中間層の有力な候補のひとつであるといえる。
当業者によれば、実験2の結果から、TiあるいはCr以外の軽金属であるMg、Al、Sc、Vについても、中間層の候補となりうることが理解されよう。
(実施の形態2)
図10は、実施の形態2に係る磁気抵抗メモリ200の断面図である。磁気抵抗メモリ200はSOT−MRAMであり、主たる構成要素として、MTJ素子110およびスピン流源120を備える。MTJ素子110は、固定層112、絶縁層(トンネル障壁層)114、自由層116の積層構造を有する。固定層112、絶縁層114、自由層116の材料は、実施の形態1で説明した通りである。
実施の形態2では、MTJ素子110は、自由層116が下側、固定層112が上側となる向きで形成され、MTJ素子110は、スピン流源120の上側に形成されている。実施の形態2は、MTJ素子110とスピン流源120の間に、中間層132が挿入されている点で実施の形態1と共通する。中間層132の材料や効果については、実施の形態1で説明した通りである。
基板130は、集積回路が形成されるSi基板であってもよい。この場合に、Si基板上には、金属配線層や絶縁層などが形成されてもよい。
スピン流源120の上にMTJ素子110を積層する構成において、スピン流源120を基板130上に形成すると、スピン流源120であるBiSb層の結晶性が劣化する場合がある。そこで実施の形態2では、基板130の上にバッファ層136を形成し、バッファ層136の上にスピン流源120(BiSb層)を形成することとしている。
実施の形態2では、中間層132とバッファ層136を、スピン流源120を挟み込む保護層のペアと把握することができ、これらの保護層132,136によって、BiSb層であるスピン流源120の熱耐久性を向上させることができる。
またバッファ層136を組み込むことによりBiSbの結晶性を担保して、スピン流源120が基板130側となるSOT−MRAMを構築でき、メモリ設計の幅を広げることができる。BiSb(012)面を発現させるために、バッファ層136に四回対称のCubic結晶構造であるTa,MgOなどを採用することが望ましい。
(実験3)
実験3では、バッファ層136の効果を検証するために、サンプルD,Eを作製した。サンプルD,Eは、Si基板上に、四回対称のCubic結晶構造を有するバッファ層を形成し、その上にBiSb(012)薄膜を成長させたものである。
(iV)サンプルD
BiSb(25nm)/Ta(10nm)/SiO(100nm)/Si基板
(V)サンプルE
BiSb(25nm)/MgO(5nm)/SiO(100nm)/Si基板
サンプルは、熱酸化処理をしたSi基板に、マグネトロンスパッタリング装置を用いてバッファ層(Ta,MgO)およびBiSb層を成膜して作製した。
図11は、サンプルDのXRD測定結果を示す図である。この結果よりBiSbが(012)に配向して結晶化していることがわかる。バッファ層136であるTaが直方体に結晶化しており、それに影響され対称性が同じBiSb(012)が出現したと考えられる.サンプルAでも述べたようにBiSb(012)の出現はスピン流源層として有利となるので好ましい。BiSbの結晶相が一つのみであり、XRD測定のピーク強度が強いためBiSbの結晶性がよく、Taはバッファ層として有望であると言える。
図12は、サンプルEのXRD測定結果を示す図である。この結果よりBiSbが(012)に配向して結晶化していることがわかる。バッファ層136であるMgOは四回対称のため、BiSb(012)が出現したと考えられる。BiSbの結晶相が一つであるのでMgOはバッファ層として有望であると言える。
当業者によれば、実験3の結果から、TaやMgO以外の四回回転対称のCubic結晶構造の材料が、バッファ層として有用であることが理解される。
100 磁気抵抗メモリ
110 MTJ素子
112 固定層
114 絶縁層
116 自由層
120 スピン流源
130 基板
132 中間層
134 キャップ層
136 バッファ層
200 磁気抵抗メモリ

Claims (9)

  1. 固定層、絶縁層および自由層を含むMTJ(磁気トンネル接合)素子と、
    BiSb層を含むスピン流源と、
    前記自由層と前記スピン流源の間に挿入される中間層と、
    を備えることを特徴とする磁気抵抗メモリ。
  2. 前記中間層は、原子量24以下の軽金属のうち一つまたは複数を含むことを特徴とする請求項1に記載の磁気抵抗メモリ。
  3. 前記中間層の厚さは1nm以下であり、原子量25以上の非磁性金属のうち一つまたは複数を含むことを特徴とする請求項1に記載の磁気抵抗メモリ。
  4. 前記MTJ素子は、前記自由層が上側となる向きで基板上に形成され、
    前記自由層の上側に形成されるキャップ層をさらに備えることを特徴とする請求項1から3のいずれかに記載の磁気抵抗メモリ。
  5. 前記キャップ層は、Mg、Al、Ga、Si、Ge、In、Sn、3d、4d、5d、4f、5f元素のうち一つまたは複数元素の金属酸化物を含む絶縁体であることを特徴とする請求項4に記載の磁気抵抗メモリ。
  6. 基板と、
    前記基板上に形成されるバッファ層と、
    をさらに備え、
    前記スピン流源は前記バッファ層の上に形成され、
    前記MTJ素子は、前記スピン流源の上に、前記自由層が下側となる向きで形成されることを特徴とする請求項1から3のいずれかに記載の磁気抵抗メモリ。
  7. 基板と、
    前記基板上に形成されるバッファ層と、
    前記バッファ層の上に形成されるBiSb層を含むスピン流源と、
    前記スピン流源より上に、自由層、絶縁層、固定層の順で積層されるMTJ(磁気トンネル接合)素子と、
    を備えることを特徴とする磁気抵抗メモリ。
  8. 前記バッファ層は、四回回転対称のCubic結晶構造を有することを特徴とする請求項6または7に記載の磁気抵抗メモリ。
  9. 前記スピン流源と前記MTJ素子の前記自由層の間に挿入される中間層をさらに備えることを特徴とする請求項7に記載の磁気抵抗メモリ。
JP2019176032A 2019-09-26 2019-09-26 磁気抵抗メモリ Pending JP2021057357A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019176032A JP2021057357A (ja) 2019-09-26 2019-09-26 磁気抵抗メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019176032A JP2021057357A (ja) 2019-09-26 2019-09-26 磁気抵抗メモリ

Publications (1)

Publication Number Publication Date
JP2021057357A true JP2021057357A (ja) 2021-04-08

Family

ID=75271086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019176032A Pending JP2021057357A (ja) 2019-09-26 2019-09-26 磁気抵抗メモリ

Country Status (1)

Country Link
JP (1) JP2021057357A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11094338B1 (en) 2020-07-09 2021-08-17 Western Digital Technologies, Inc. SOT film stack for differential reader
US11100946B1 (en) 2020-07-01 2021-08-24 Western Digital Technologies, Inc. SOT differential reader and method of making same
US11222656B1 (en) 2020-07-09 2022-01-11 Western Digital Technologies, Inc. Method to reduce baseline shift for a SOT differential reader
US11489108B2 (en) 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators
US11532323B1 (en) 2021-08-18 2022-12-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices
WO2023018455A1 (en) * 2021-08-13 2023-02-16 Western Digital Technologies, Inc. Buffer layers and interlayers that promote bisbx (012) alloy orientation for sot and mram devices
US11694713B2 (en) 2020-02-12 2023-07-04 Western Digital Technologies, Inc. BiSb topological insulator with novel buffer layer that promotes a BiSb (012) orientation
US11783853B1 (en) 2022-05-31 2023-10-10 Western Digital Technologies, Inc. Topological insulator based spin torque oscillator reader
WO2024005923A1 (en) * 2022-06-30 2024-01-04 Western Digital Technologies, Inc. Highly textured 001 bisb and materials for making same
US11875827B2 (en) * 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator
US12125512B2 (en) 2022-06-30 2024-10-22 Western Digital Technologies, Inc. Doping process to refine grain size for smoother BiSb film surface

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
WO2017090728A1 (ja) * 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ
JP2017216286A (ja) * 2016-05-30 2017-12-07 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
WO2019054484A1 (ja) * 2017-09-15 2019-03-21 国立大学法人東京工業大学 磁性体とBiSbの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源
JP2019091791A (ja) * 2017-11-14 2019-06-13 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
WO2019150528A1 (ja) * 2018-02-01 2019-08-08 Tdk株式会社 データの書き込み方法及び磁気メモリ
WO2019155957A1 (ja) * 2018-02-06 2019-08-15 国立大学法人東北大学 磁気抵抗効果素子、回路装置及び回路ユニット

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
WO2017090728A1 (ja) * 2015-11-27 2017-06-01 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子、および磁気メモリ
JP2017216286A (ja) * 2016-05-30 2017-12-07 学校法人慶應義塾 スピントロニクスデバイス及びこれを用いた記憶装置
WO2019054484A1 (ja) * 2017-09-15 2019-03-21 国立大学法人東京工業大学 磁性体とBiSbの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源
JP2019091791A (ja) * 2017-11-14 2019-06-13 Tdk株式会社 スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
WO2019150528A1 (ja) * 2018-02-01 2019-08-08 Tdk株式会社 データの書き込み方法及び磁気メモリ
WO2019155957A1 (ja) * 2018-02-06 2019-08-15 国立大学法人東北大学 磁気抵抗効果素子、回路装置及び回路ユニット

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11694713B2 (en) 2020-02-12 2023-07-04 Western Digital Technologies, Inc. BiSb topological insulator with novel buffer layer that promotes a BiSb (012) orientation
US11489108B2 (en) 2020-04-28 2022-11-01 Western Digital Technologies, Inc. BiSb topological insulator with seed layer or interlayer to prevent sb diffusion and promote BiSb (012) orientation
US11495741B2 (en) 2020-06-30 2022-11-08 Western Digital Technologies, Inc. Bismuth antimony alloys for use as topological insulators
US11100946B1 (en) 2020-07-01 2021-08-24 Western Digital Technologies, Inc. SOT differential reader and method of making same
US11615809B2 (en) 2020-07-01 2023-03-28 Western Digital Technologies, Inc. SOT differential reader and method of making same
US11094338B1 (en) 2020-07-09 2021-08-17 Western Digital Technologies, Inc. SOT film stack for differential reader
US11776567B2 (en) 2020-07-09 2023-10-03 Western Digital Technologies, Inc. SOT film stack for differential reader
US11222656B1 (en) 2020-07-09 2022-01-11 Western Digital Technologies, Inc. Method to reduce baseline shift for a SOT differential reader
US11763973B2 (en) 2021-08-13 2023-09-19 Western Digital Technologies, Inc. Buffer layers and interlayers that promote BiSbx (012) alloy orientation for SOT and MRAM devices
WO2023018455A1 (en) * 2021-08-13 2023-02-16 Western Digital Technologies, Inc. Buffer layers and interlayers that promote bisbx (012) alloy orientation for sot and mram devices
US11532323B1 (en) 2021-08-18 2022-12-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices
US11908496B2 (en) 2021-08-18 2024-02-20 Western Digital Technologies, Inc. BiSbX (012) layers having increased operating temperatures for SOT and MRAM devices
US11875827B2 (en) * 2022-03-25 2024-01-16 Western Digital Technologies, Inc. SOT reader using BiSb topological insulator
US11783853B1 (en) 2022-05-31 2023-10-10 Western Digital Technologies, Inc. Topological insulator based spin torque oscillator reader
WO2024005923A1 (en) * 2022-06-30 2024-01-04 Western Digital Technologies, Inc. Highly textured 001 bisb and materials for making same
US12125512B2 (en) 2022-06-30 2024-10-22 Western Digital Technologies, Inc. Doping process to refine grain size for smoother BiSb film surface
US12125508B2 (en) 2023-09-11 2024-10-22 Western Digital Technologies, Inc. Topological insulator based spin torque oscillator reader

Similar Documents

Publication Publication Date Title
JP2021057357A (ja) 磁気抵抗メモリ
US10651369B2 (en) Magnetoresistive element and magnetic memory
JP5761788B2 (ja) 磁気抵抗素子および磁気メモリ
US9287323B2 (en) Perpendicular magnetoresistive elements
JP5597899B2 (ja) 磁気抵抗素子および磁気メモリ
KR102316122B1 (ko) 마그네틱 접합부, 마그네틱 접합부를 제공하는 방법 및 마그네틱 메모리
JP6135018B2 (ja) 磁気抵抗素子および磁気メモリ
JP6238495B2 (ja) 結晶配向層積層構造体、電子メモリ及び結晶配向層積層構造体の製造方法
JP2019068086A (ja) スピン流磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JP6180972B2 (ja) 磁気抵抗素子および磁気メモリ
US20140203383A1 (en) Perpendicular magnetoresistive memory element
JP6276588B2 (ja) 磁気トンネル接合素子
JP6856087B2 (ja) 磁化回転素子、磁気抵抗効果素子及び磁気メモリ
JPWO2019054484A1 (ja) 磁性体とBiSbの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源
KR101661275B1 (ko) 메모리 소자
JP2019046976A (ja) スピン流磁化反転素子、磁気メモリ
JP6375414B2 (ja) 垂直磁気異方性を有する多層薄膜
US20220238799A1 (en) Magnetoresistive element having a composite recording structure
JP2019057626A (ja) スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
US10672977B2 (en) Perpendicular magnetoresistive elements
US20160260890A1 (en) Novel perpendicular magnetoresistive elements
CN111341907A (zh) 磁隧道结、存储单元以及磁随机存储器
US8643130B2 (en) Magnetic stack and memory cell comprising such a stack
US20220246836A1 (en) Composite recording structure for an improved write profermance
US11545290B2 (en) Magnetoresistive element having a giant interfacial perpendicular magnetic anisotropy

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230509

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231031