KR102251067B1 - 자기 메모리 장치 및 그것의 동작 방법 - Google Patents

자기 메모리 장치 및 그것의 동작 방법 Download PDF

Info

Publication number
KR102251067B1
KR102251067B1 KR1020200063261A KR20200063261A KR102251067B1 KR 102251067 B1 KR102251067 B1 KR 102251067B1 KR 1020200063261 A KR1020200063261 A KR 1020200063261A KR 20200063261 A KR20200063261 A KR 20200063261A KR 102251067 B1 KR102251067 B1 KR 102251067B1
Authority
KR
South Korea
Prior art keywords
magnetic
state
magnetic layer
magnitude
memory device
Prior art date
Application number
KR1020200063261A
Other languages
English (en)
Other versions
KR20200138030A (ko
Inventor
박제근
장 카이쑤안
이유진
Original Assignee
서울대학교산학협력단
기초과학연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단, 기초과학연구원 filed Critical 서울대학교산학협력단
Priority to PCT/KR2020/006897 priority Critical patent/WO2020242213A1/ko
Publication of KR20200138030A publication Critical patent/KR20200138030A/ko
Application granted granted Critical
Publication of KR102251067B1 publication Critical patent/KR102251067B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H01L43/10—
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F1/00—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties
    • H01F1/01—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials
    • H01F1/03—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity
    • H01F1/032—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of hard-magnetic materials
    • H01F1/04—Magnets or magnetic bodies characterised by the magnetic materials therefor; Selection of materials for their magnetic properties of inorganic materials characterised by their coercivity of hard-magnetic materials metals or alloys
    • H01F1/047—Alloys characterised by their composition
    • H01L43/02—
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 Fe3GeTe2를 포함하는 자성층, 상기 자성층 상에서 제1 방향으로 이격되는 종단 전극들, 상기 종단 전극들에 연결되는 전압원, 상기 자성층과 수직적으로 중첩되는 자기장 발생원을 포함하되, 상기 전압원은 상기 자성층에 상기 자성층의 상면과 평행한 방향으로 전기장을 인가하도록 구성되고, 상기 자기장 발생원은 상기 자성층에 자기장을 인가하도록 구성되고, 상기 전기장 및 상기 자기장을 제어하여 상기 자성층에 자기 정보를 기록 및 저장하도록 구성되는 자기 메모리 장치 및 그것의 동작 방법을 제공한다.

Description

자기 메모리 장치 및 그것의 동작 방법{MAGNETIC MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 자기 메모리 장치에 관한 것으로, 보다 구체적으로 금속 반 데르 발스 강자성체(metallic van der Waals ferromagnet)를 포함하는 자기 메모리 장치 및 그것의 동작 방법에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 기억 소자로 자기 메모리 장치(Magnetic memory device)가 연구되고 있다. 자기 메모리 장치는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다.
최근에는 2차원 자성 반 데르 발스 물질(two-dimensional magnetic van der Waals materials)이 원자 수준의 얇은 두께를 갖고, 제어 가능성 및 호환성이 높으며, 설계 유연성이 뛰어난 장점으로 인해 차세대 자기 메모리 장치의 기반으로 주목받고 있다.
본 발명의 일 기술적 과제는 금속 반 데르 발스 강자성체를 포함하여 전류 및 자기장에 의해 쉽게 정보를 기록할 수 있는 자기 메모리 장치 및 그것의 동작 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 해당 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상술한 기술적 과제를 해결하기 위하여 본 발명의 실시예에 따른 자기 메모리 장치는 Fe3GeTe2를 포함하는 자성층, 상기 자성층 상에서 제1 방향으로 이격되는 종단 전극들, 상기 종단 전극들에 연결되는 전압원, 상기 자성층과 수직적으로 중첩되는 자기장 발생원을 포함하되, 상기 전압원은 상기 자성층에 상기 자성층의 상면과 평행한 방향으로 전기장을 인가하도록 구성되고, 상기 자기장 발생원은 상기 자성층에 자기장을 인가하도록 구성되고, 상기 전기장 및 상기 자기장을 제어하여 상기 자성층에 자기 정보를 기록 및 저장하도록 구성될 수 있다.
상기 자성층의 두께는 1 nm 내지 100 nm일 수 있다.
상기 전기장의 크기는 0.01 mV/nm 내지 1 mV/nm일 수 있다.
상기 상기 전기장에 의해 상기 자성층의 상면에 흐르는 제1 전류의 크기가 클수록 상기 자성층의 보자력(coercivity)의 크기가 감소할 수 있다.
상기 제1 전류의 크기에 따라 상기 자성층의 보자력이 100배 이상 감소할 수 있다.
상기 자성층 상에서 상기 종단 전극들 사이에 제공되며, 상기 제1 방향과 교차하는 제2 방향으로 이격되는 횡단 전극들, 및 상기 횡단 전극들에 연결되며, 횡단 홀 전압을 측정하도록 구성되는 전압계를 더 포함할 수 있다.
상기 전기장이 인가되는 경우, 상기 자성층은 연자성 상태(soft state)를 갖고, 상기 전기장이 인가되지 않는 경우, 상기 자성층은 경자성 상태(hard state)를 가질 수 있다.
상기 전기장의 크기가 일정한 상태에서 상기 자기장의 크기 변화를 통해, 상기 자성층의 자기 이력 곡선을 따르는 경로로 상기 자기 정보를 기록하도록 구성될 수 있다.
상기 자기장의 크기가 일정한 상태에서 상기 전기장의 크기 변화를 통해 상기 자기 정보를 기록하도록 구성될 수 있다.
본 발명의 실시예에 따른 자기 메모리 장치는 자성층, 상기 자성층 상에서 제1 방향으로 이격되는 종단 전극들, 상기 자성층 상에서 상기 종단 전극들 사이에 제공되며, 상기 제1 방향과 교차하는 제2 방향으로 이격되는 횡단 전극들, 상기 횡단 전극들에 연결되며, 횡단 홀 전압을 측정하도록 구성되는 전압계, 상기 종단 전극들에 연결되는 제1 전압원, 상기 자성층과 수직적으로 중첩되는 자기장 발생원, 및 상기 자기장 발생원의 양단에 연결되는 제2 전압원을 포함하되, 상기 제1 전압원은 상기 자성층에 상기 자성층의 상면과 평행한 방향으로 전기장을 인가하도록 구성되고, 상기 자기장 발생원은 상기 자성층에 자기장을 인가하도록 구성되고, 상기 전기장에 의해 상기 자성층의 상면에 흐르는 제1 전류의 크기가 클수록 상기 자성층의 보자력(coercivity)의 크기가 감소하고, 상기 전기장 및 상기 자기장을 제어하여 적어도 세 가지 이상의 서로 다른 자화 상태들을 기록 및 저장하도록 구성될 수 있다.
상기 자성층은 Fe3GeTe2를 포함할 수 있다.
상기 자기장의 크기가 일정한 상태에서 상기 제1 전류의 크기 변화를 통해 자기 정보를 기록하도록 구성될 수 있다.
상기 자기장의 크기가 일정한 상태에서 상기 제1 전류의 크기 변화를 통해 상기 자화 상태들 중 어느 하나로부터 상기 자화 상태들 중 다른 하나로 전환되도록 구성될 수 있다.
상기 횡단 홀 전압 및 상기 제1 전류를 통해 횡단 홀 저항의 값이 계산되고, 상기 횡단 홀 저항의 값이 음수이며, 상기 자기장의 변화에도 상기 횡단 홀 저항의 값이 유지되는 상태인 음의 포화 자화 상태는 "0" 상태로 정의되고, 상기 횡단 홀 저항의 값이 양수이며, 상기 자기장의 변화에도 상기 횡단 홀 저항의 값이 유지되는 상태인 양의 포화 자화 상태는 "1" 상태로 정의되고, 상기 자화 상태들은 상기 "0" 상태, 상기 "1" 상태, 및 상기 횡단 홀 저항의 값이 상기 "0" 상태와 상기 "1" 상태 사이의 값을 갖는 적어도 하나 이상의 중간 자화 상태를 포함하고, 상기 제1 전류를 변화시키는 범위를 제어하여 상기 중간 자화 상태를 기록 및 저장하도록 구성될 수 있다.
상기 자화 상태들은 복수 개의 상기 중간 자화 상태를 포함하고, 상기 중간 자화 상태들은 상기 제1 전류를 변화시키는 범위에서 상기 제1 전류의 최댓값이 클수록 상기 "0" 상태와 가까울 수 있다.
상기 제1 전류의 변화에 따른 상기 보자력의 범위는 20 Oe 내지 2 kOe일 수 있다.
본 발명의 실시예에 따를 때 자성층 및 상기 자성층 상의 전극들을 포함하는 자기 메모리 장치의 동작 방법은 상기 전극들에 연결되는 전압원을 통해, 상기 자성층에 상기 자성층의 상면과 평행한 방향으로 전기장을 인가하는 것, 상기 자성층과 수직적으로 중첩되는 자기장 발생원을 통해, 상기 자성층에 자기장을 인가하는 것, 및 상기 전기장 및 상기 자기장을 제어하여 적어도 세 가지 이상의 서로 다른 자화 상태들을 기록 및 저장하는 것을 포함하되, 상기 자기장의 크기가 일정한 상태에서 상기 전기장의 변화를 통해 상기 자화 상태들 중 어느 하나를 상기 자화 상태들 중 다른 하나로 전환할 수 있다.
상기 자성층은 Fe3GeTe2를 포함할 수 있다.
상기 자화 상태들은 "0" 상태로 정의되는 음의 포화 자화 상태, "1" 상태로 정의되는 양의 포화 자화 상태, 및 상기 "0" 상태와 상기 "1" 상태 사이의 적어도 하나 이상의 중간 자화 상태를 포함하고, 상기 전기장을 변화시키는 범위를 제어하여 상기 중간 자화 상태를 기록 및 저장할 수 있다.
상기 자화 상태들은 복수 개의 상기 중간 자화 상태를 포함하고, 상기 중간 자화 상태들은 상기 전기장을 변화시키는 범위에서 상기 전기장의 최댓값이 클수록 상기 "0" 상태와 가까울 수 있다.
상기 전기장 및 상기 자기장을 제어하여 적어도 세 가지 이상의 서로 다른 자화 상태들을 기록 및 저장하는 것은 100 K 이하의 온도 범위에서 수행될 수 있다.
본 발명의 실시예에 따른 자기 메모리 장치는 작은 전류로 효과적으로 보자력을 감소시킬 수 있다. 이에 따라, 적은 에너지로 정보를 기록할 수 있고, 에너지 효율이 높을 수 있다.
또한, 본 발명의 실시예에 따른 자기 메모리 장치는 적어도 세 가지 이상의 멀티 비트를 구현할 수 있어서 정보 밀도가 높아지고 응용 계산에 들어가는 에너지가 줄어들 수 있다.
도 1a는 본 발명의 실시예에 따른 자기 메모리 장치를 설명하기 위한 사시도이다.
도 1b는 본 발명의 실시예에 따른 자기 메모리 장치를 설명하기 위한 사진이다.
도 2a 내지 도 2b 및 도 3a 내지 도 3d는 본 발명의 실시예에 따른 자기 메모리 장치의 특성을 설명하기 위한 그래프들이다.
도 2c 및 도 3e는 본 발명의 실시예에 따른 자기 메모리 장치의 동작 방법을 설명하기 위한 개념도들이다.
도 4a 내지 도 4e, 도 5a 내지 도 5f, 도 6a, 도 6b, 도 7a 내지 도 7c, 및 도 8은 본 발명의 실시예에 따른 자기 메모리 장치의 특성을 설명하기 위한 그래프들이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라, 여러 가지 형태로 구현될 수 있고 다양한 수정 및 변경을 가할 수 있다. 단지, 본 실시예의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다. 첨부된 도면에서 구성 요소들은 설명의 편의를 위하여 그 크기가 실제보다 확대하여 도시한 것이며, 각 구성 요소의 비율은 과장되거나 축소될 수 있다.
본 명세서에서 사용된 용어는 실시예를 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 또한 본 명세서에서 사용되는 용어들은 다르게 정의되지 않는 한, 해당 기술 분야에서 통상의 지식을 가진 자에게 통상적으로 알려진 의미로 해석될 수 있다.
본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 ‘포함한다(comprises)’ 및/또는 ‘포함하는(comprising)’은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 어떤 층이 다른 층 '상(上)에' 있다고 언급되는 경우에 그것은 다른 층 상면에 직접 형성되거나 그들 사이에 제 3의 층이 개재될 수도 있다.
본 명세서에서 제1, 제2 등의 용어가 다양한 영역, 층 등을 기술하기 위해서 사용되었지만, 이들 영역, 층이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 소정 영역 또는 층을 다른 영역 또는 층과 구별시키기 위해서 사용되었을 뿐이다. 따라서, 어느 한 실시예에서 제1 부분으로 언급된 부분이 다른 실시예에서는 제2 부분으로 언급될 수도 있다. 여기에 설명되고 예시되는 실시예는 그것의 상보적인 실시예도 포함한다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 나타낸다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 자기 메모리 장치의 구조, 특성 및 동작 방법에 대하여 상세히 설명한다.
(구조)
도 1a는 본 발명의 실시예에 따른 자기 메모리 장치를 설명하기 위한 사시도이다. 도 1b는 본 발명의 실시예에 따른 자기 메모리 장치를 설명하기 위한 사진이다.
도 1a 및 도 1b를 참조하면, 본 발명에 따른 자기 메모리 장치는 본 발명의 실시예에 따른 자기 메모리 장치는 자성층(ML), 자성층(ML) 상에 제공되는 복수 개의 전극들을 포함할 수 있다. 자성층(ML)은 제1 방향(D1) 및 제1 방향(D1)과 교차하는 제2 방향(D2)으로 연장되는 평판 형태일 수 있다. 제2 방향(D2)은 제1 방향(D1)과 교차할 수 있다. 일 예로, 제2 방향(D2)은 제1 방향(D1)과 직교할 수 있다. 예를 들어, 자성층(ML)의 제3 방향(D3)으로의 두께(T1)는 약 1 nm 내지 100 nm일 수 있다. 보다 바람직하게는, 자성층(ML)의 제3 방향(D3)으로의 두께(T1)는 약 5 nm 내지 50 nm일 수 있다. 제3 방향(D3)은 제1 방향(D1) 및 제2 방향(D2)과 직교할 수 있다. 자성층(ML)은, 일 예로, Fe3GeTe2(이하, FGT)를 포함할 수 있다. FGT는 금속 반 데르 발스 강자성체(metallic van der Waals ferromagnet)이고, 벌크 상태에서는 연자성체이지만 두께가 2차원 한계까지 얇아지면 수 kOe의 큰 보자력(coercivity or coercive force/field)을 갖는 단단한 강자성체가 된다. 이때, 반 데르 발스 물질(van der Waals material)은 원자층들이 이온 결합이나 공유 결합이 아닌 분자간 약한 인력(반 데르 발스 힘)으로 결합된 구조를 갖는 물질을 의미한다. FGT는, 구체적으로, 철(Fe) 원자와 게르마늄(Ge) 원자로 이루어진 층들 사이에 텔루륨(Te) 원자가 개재된 구조를 갖고, 각 층들은 분자간 약한 인력으로 결합될 수 있다.
FGT는 도 2a 내지 도 2c를 참조하여 후술하는 바와 같이 전류를 통한 경자성 상태(hard magnetic state or hard state)와 연자성 상태(soft magnetic state or soft state) 사이의 전이를 실현할 수 있다. 경자성 상태와 연자성 상태는 상대적인 개념이다. 구체적으로, 경자성 상태는 외부 자기장에 따라 자기적 성질이 쉽게 변화하지 않는 상태를 의미하고, 자기 정보를 저장하기에 적합하나 자기 정보를 기록하기 어려운 상태인 반면, 연자성 상태는 상대적으로 외부 자기장을 통한 자기 정보의 기록이 용이하나 자기 정보의 저장이 어려운 상태이다. 즉, FGT는 전류를 통해 보자력의 크기를 효과적으로 제어할 수 있는 물질이다.
자성층(ML) 상에 제공되는 복수 개의 전극들은, 구체적으로, 제1 및 제2 종단 전극들(longitudinal electrodes, LE1, LE2), 제1 및 제2 횡단 전극들(transversal electrodes, TE1, TE2)을 포함할 수 있다. 제1 및 제2 종단 전극들(LE1, LE2)은 제1 방향(D1)으로 서로 이격될 수 있다. 제1 및 제2 횡단 전극들(TE1, TE2)은 제2 방향(D2)으로 서로 이격될 수 있다. 제1 및 제2 횡단 전극들(TE1, TE2)은 제1 및 제2 종단 전극들(LE1, LE2)의 사이에 제공될 수 있다. 제1 및 제2 종단 전극들(LE1, LE2), 제1 및 제2 횡단 전극들(TE1, TE2)은, 예를 들어, 금(Au)과 같이 전기 전도도가 좋은 금속을 포함할 수 있다. 예를 들어, 제1 및 제2 종단 전극들(LE1, LE2), 제1 및 제2 횡단 전극들(TE1, TE2)의 제3 방향(D3)으로의 두께는 약 10 nm 내지 200 nm일 수 있다. 보다 바람직하게는, 제1 및 제2 종단 전극들(LE1, LE2), 제1 및 제2 횡단 전극들(TE1, TE2)의 제3 방향(D3)으로의 두께는 약 80 nm 내지 120 nm일 수 있다.
제1 및 제2 종단 전극들(LE1, LE2)은 제1 전압원(VS1)과 연결될 수 있다. 제1 전압원(VS1)으로 인하여 제1 및 제2 종단 전극들(LE1, LE2) 사이에 제1 전류(I1)가 흐를 수 있다. 제1 전류(I1)는 자성층(ML)의 상면 상에서 흐르는 평면 전류일 수 있다. 다시 말하면, 자성층(ML)에 인가되는 전기장은 자성층(ML)의 상면에 평행할 수 있다. 이하에서, 자성층(ML)에 제1 전류(I1)가 흐르는 것은 자성층(ML)에 전기장이 인가되는 것을 의미한다. 자성층(ML)에 인가되는 전기장은, 예를 들어, 약 0.01 mV/nm 내지 1 mV/nm일 수 있다. 보다 바람직하게는, 자성층(ML)에 인가되는 전기장은 약 0.1 mV/nm 내지 0.5 mV/nm일 수 있다.
제1 전류(I1)는 자성층(ML)의 이상 홀 효과(anomalous hall effect, AHE)를 유도할 수 있다. 이상 홀 효과(AHE)란, 외부에서 자기장이 가해지는 경우 로렌츠 힘으로 인해 전자의 이동 방향이 휘면서 물질의 경계에 전하가 쌓이는 기존의 홀 효과(ordinary hall effect)와 달리, 외부 자기장 없이 강자성체 자체의 성질로 인해 스핀이 정렬된 전자의 이동 방향이 휘면서 물질의 경계에 전하가 쌓이는 것을 의미한다. 일 예로, FGT는 큰 이상 홀 효과(AHE)를 보이기 때문에 전기 수송 측정(electronic transport measurement)을 통해 자화 상태를 쉽게 측정할 수 있다. 일 예로, 전기 수송 측정을 위해 제1 및 제2 횡단 전극들(TE1, TE2)은 각각 금(Au) 와이어를 통해 칩 캐리어 등과 연결될 수 있다.
제1 및 제2 횡단 전극들(TE1, TE2)은 전압계(VM)와 연결될 수 있다. 전압계(VM)는 제1 및 제2 횡단 전극들(TE1, TE2) 사이의 횡단 홀 전압(transversal hall voltage, Vxy) 및 횡단 홀 저항(transversal hall resistance, Rxy)을 측정할 수 있다. 구체적으로, 이상 홀 효과(AHE)로 인해 스핀이 정렬된 전자가 자성층(ML)의 한쪽 경계에 쌓이면 양단의 전위차가 발생할 수 있고, 전압계(VM)로 이를 측정한 것이 횡단 홀 전압(Vxy)이다.
본 발명에 따른 자기 메모리 장치는 자성층(ML)의 하부에 제공되는 자기장 발생원(MS)을 더 포함할 수 있다. 자기장 발생원(MS)은, 일 예로, 나선형 코일 형태(예를 들어, 솔레노이드)를 가질 수 있다. 자기장 발생원(MS)은 제2 전압원(VS2)과 연결될 수 있다. 제2 전압원(VS2)으로 인하여 자기장 발생원(MS)에 제2 전류(I2)가 흐를 수 있고, 제2 전류(I2)는 자성층(ML)을 향하는 자기장(H)을 만들어낼 수 있다. 예를 들어, 자기장(H)의 방향은 제3 방향(D3) 또는 제3 방향(D3)의 반대 방향일 수 있다. 자기장(H)은 자성층(ML)의 자속 밀도(magnetic flux density)에 영향을 줄 수 있고, 자성층(ML)의 자속 밀도는 자기 이력 곡선(magnetic hysteresis loop)을 따라 변화할 수 있다. 횡단 홀 저항(Rxy)은 자성층(ML)의 면외 자화 정도(out-of-plane magnetization, Mz)에 비례하므로, 자성층(ML)의 자화 정도(또는, 자속 밀도)는 전압계(VM)로 측정한 횡단 홀 저항(Rxy)을 통해 표현될 수 있다. 즉, 자성층(ML)의 자기 이력 곡선은 자기장(H)의 크기 및 횡단 홀 저항(Rxy)의 크기로부터 유도될 수 있다.
본 발명에 따른 자기 메모리 장치는 자성층(ML)의 아래에 제공되는 기판(100)을 더 포함할 수 있다. 기판(100)은, 일 예로, 실리콘 웨이퍼일 수 있다. 도시되지 않았으나, 기판(100)과 자성층(ML) 사이에 실리콘 산화막이 개재될 수 있다.
(제조 방법)
자성층(ML)은 화학 증기 수송(chemical vapor transport, CVT) 방법에 의해 형성될 수 있다. 고순도의 철(Fe), 게르마늄(Ge) 및 텔루륨(Te) 원자들을 요오드(I) 원자와 화학량론적으로(stoichiometrically) 혼합한 후 진공 석영관(vacuumed quartz tube)으로 밀봉할 수 있다. 진공 석영관은 이후 2존 가열로(two-zone furnace)에 배치될 수 있다. 2존 가열로는, 일 예로, 약 750도의 소스와 약 680도의 싱크 사이에서 온도 구배(temperature gradient)를 가질 수 있다. 7일 동안 2존 가열로에서 진공 석영관을 가열하여 결정을 성장시킬 수 있다.
이후, 시료의 산화 및 분해를 최소화하기 위해 글러브 박스(glove box) 내부에서 박리(exfoliation) 공정이 수행될 수 있다. 박리 공정은, 일 예로, 접착용 테이프를 사용하는 기계적 박리 방법(mechanical exfoliation method)을 통해 수행될 수 있다. 박리 공정을 통해, 실리콘 산화물(SiO2) 상에 형성된 수 nm 두께의 자성층(ML)을 포함하는 샘플이 형성될 수 있다. 글러브 박스에서 박리된 샘플을 꺼내기 이전에, 샘플은 진공 플라스틱 패키지로 밀봉될 수 있다.
샘플에 전자빔 리소그래피(electron beam lithography, EBL) 공정이 수행되어, 전극들이 형성될 위치를 정의할 수 있다. 전자빔 리소그래피 공정이 수행되기 전에 샘플은 PMMA 폴리머로 전처리될 수 있다. PMMA 폴리머 전처리는 스핀 코팅(spin coating) 공정에 의해 수행될 수 있다. 스핀 코팅 공정은, 예를 들어, 약 130도에서 약 1.5분동안 수행될 수 있다.
전자빔 리소그래피 공정 이후, 샘플의 자성층(ML) 상에 제1 및 제2 종단 전극들(LE1, LE2), 제1 및 제2 횡단 전극들(TE1, TE2)이 형성될 수 있다. 제1 및 제2 종단 전극들(LE1, LE2), 제1 및 제2 횡단 전극들(TE1, TE2)은 홀 바(hall bar) 형태로 형성될 수 있다. 제1 및 제2 종단 전극들(LE1, LE2), 제1 및 제2 횡단 전극들(TE1, TE2)은 금(Au) 또는 티타늄(Ti)과 같은 금속을 전자 빔 증발(electron beam evaporation) 공정을 통해 증착함으로써 형성될 수 있다. 일 예로, 약 90 nm의 금(Au) 및 약 5 nm의 티타늄(Ti)이 자성층(ML) 상에 증착될 수 있다. 전자 빔 증발 공정은 내부 압력이 약 10-5 Pa 보다 낮은 고진공 조건에서 수행될 수 있다.
(특성 및 동작 방법)
도 2a 및 도 2b는 본 발명의 실시예에 따른 자기 메모리 장치의 특성을 설명하기 위한 그래프들이다. 도 2a 및 도 2b는 2K의 온도에서 측정된 값들을 도시한 그래프들이다.
구체적으로, 도 2a는 제1 전류(I1)의 크기에 따른 자기 이력 곡선의 변화를 도시한 그래프이고, 도 2b는 제1 전류(I1)의 크기에 따른 보자력(coercivity or coercive force/field, Hc)의 크기 및 잔류 횡단 홀 저항(remnant transversal hall resistance, Rr xy)의 크기를 도시한 그래프이다. 도 2a 및 도 2b는 자성층(ML, 도 1a 참조)의 두께(T1, 도 1a 참조)가 약 21.3 nm인 경우에 측정된 값들을 도시한다. 도 2a 및 도 2b는 제1 전류(I1)의 크기가 각각 0.05 mA, 0.1 mA, 0.2 mA, 0.5 mA, 0.75 mA, 1.0 mA, 1.25 mA, 1.5 mA인 경우에 측정된 값들을 도시한다. 도 2a의 보자력이 음수인 영역에서, 화살표 방향으로 갈수록 제1 전류(I1)의 크기가 더 큰 경우에 측정된 그래프일 수 있다.
도 2a 및 도 2b를 참조하면, 본 발명의 실시예에 따른 자기 메모리 장치는 제1 전류(I1)의 크기가 증가할수록 보자력의 크기가 감소할 수 있다. 보자력(Hc)은 횡단 홀 저항(Rxy)의 크기가 0이 되게 하는 자기장(H)의 크기를 의미한다. 예를 들어, 제1 전류(I1)의 변화에 따른 보자력의 범위는 약 5 Oe 내지 5 kOe일 수 있다. 보다 바람직하게는, 제1 전류(I1)의 변화에 따른 보자력의 범위는 약 20 Oe 내지 2 kOe일 수 있다. 제1 전류(I1)의 크기가 증가할수록 자기 이력 곡선 내부의 면적이 감소할 수 있다. 제1 전류(I1)의 크기의 증가에도 불구하고 잔류 횡단 홀 저항(Rr xy)의 크기는 거의 변하지 않을 수 있다. 이는 제1 전류(I1)가 자성층(ML)의 강자성 질서를 방해하지 않으면서 보자력을 변화시킬 수 있음을 의미한다. 잔류 횡단 홀 저항(Rr xy)의 정의에 대하여 도 2c를 참조하여 후술한다. 도 2a 및 도 2b는 제1 전류(I1)의 크기가 증가하면서 자성층(ML, 도 1a 참조)이 경자성 상태(hard state)에서 연자성 상태(soft state)로 전이되는 것을 보여준다.
구체적으로, 제1 전류(I1)의 크기가 증가할수록 보자력의 크기가 감소하는 것은, 제1 전류(I1)가 자성층(ML)의 상면 상에 흐르면서 스핀 궤도 토크(spin orbit torque, SOT)를 생성하는 것에 기인한다. 스핀 궤도 토크(SOT)는 일반적으로 원자번호가 큰 중금속(예를 들어, Pt, Ta, W 등)의 일 평면 내에 흐르는 전류에 의해 발생하는 스핀 궤도 상호작용(spin orbit coupling)에 기반한 스핀 각운동량 전달 현상이다. 일 예로, FGT는 특별한 기하학적 구조로 인해 스핀 궤도 토크(SOT)에 의한 유효 자기장(effective magnetic field)이 매우 커서 자기 이방성(magnetic anisotropy)의 실질적인 제어가 가능하다.
도 2c는 본 발명의 실시예에 따른 자기 메모리 장치의 동작 방법을 설명하기 위한 개념도이다. 구체적으로, 도 2c는 도 2a의 자기 이력 곡선들 중 두 가지 경우의 비교를 통해 자기 정보의 저장 및 기록 방법을 설명하기 위한 개념도이다.
도 2c를 참조하면, 제1 전류(I1)가 흐르지 않는 경우(엄밀하게는 0.05 mA의 전류가 흐르는 경우)의 제1 자기 이력 곡선(HL1) 및 1.5 mA의 제1 전류(I1)가 흐르는 경우의 제2 자기 이력 곡선(HL2)이 도시된다. 제1 및 제2 자기 이력 곡선들(HL1, HL2) 각각에서, 음의 포화 자화 상태는 횡단 홀 저항(Rxy)의 값이 음수이며 자기장(H)의 변화에도 횡단 홀 저항(Rxy)의 값이 유지되는 상태로 정의될 수 있고, "0" 상태(또는 "-Ms" 상태, S0)로 불릴 수 있다. 이와 반대로, 양의 포화 자화 상태는 횡단 홀 저항(Rxy)의 값이 양수이며 자기장(H)의 변화에도 횡단 홀 저항(Rxy)의 값이 유지되는 상태로 정의될 수 있고 "1" 상태(또는 "+Ms" 상태, S1)로 불릴 수 있다. "0" 상태(S0) 및 "1" 상태(S1)는 제1 및 제2 자기 이력 곡선들(HL1, HL2) 각각에서 횡단 홀 저항(Rxy)의 절댓값이 가장 큰 상태일 수 있다.
도 1a 및 도 2c를 참조하면, 제1 및 제2 종단 전극들(LE1, LE2) 사이에 제1 전류(I1)가 흐르지 않는 경우에 횡단 홀 저항(Rxy)은 자기장(H)에 따라 제1 자기 이력 곡선(HL1) 상에서 변화할 수 있다. 이때, 자성층(ML)은 일반적인 강자성체(ferromagnet)와 같은 경자성 상태(hard state)를 갖고, 자기 정보를 저장하기에 적합할 수 있다. 자성층(ML)이 경자성 상태를 갖는 경우, 열적 변동에 의한 정보 손실이 방지될 수 있다.
제1 및 제2 종단 전극들(LE1, LE2) 사이에 제1 전류(I1)가 흐르는 경우(일 예로, 1.5 mA의 전류가 흐르는 경우)에 횡단 홀 저항(Rxy)은 자기장(H)에 따라 제2 자기 이력 곡선(HL2) 상에서 변화할 수 있다. 일 예로, 1.5 mA의 제1 전류(I1)는 약 0.3 mV/nm의 전기장에 해당될 수 있다. 이때, 자성층(ML)은 상대적으로 연자성 상태(soft state)를 갖고, 자기 정보를 기록하기 용이할 수 있다. 즉, 자기 정보의 기록은 제1 전류(I1)가 흐르는 경우에 수행될 수 있다. 자성층(ML)이 연자성 상태를 갖는 경우, 적은 에너지로 정보를 기록할 수 있어서 에너지 효율이 높을 수 있다.
이하에서, 제1 경로(P1)에 따른 자기 정보의 기록 방법 및 자기 정보의 저장 방법에 대하여 설명한다.
먼저, 자기장(H)의 크기가 0인 음의 포화 자화 상태는 제3 방향(D3)으로의 자기장(H)의 크기의 증가(일 예로, ΔH=+0.85 kOe)로 인하여 양의 포화 자화 상태로 바뀔 수 있다. 즉, 제3 방향(D3)으로의 자기장(H)의 크기의 증가로 인하여 "0" 상태(S0)가 "1" 상태(S1)로 바뀔 수 있다. 자성층(ML)의 두께(T1)가 작을수록 "0" 상태(S0)를 "1" 상태(S1)로 바꾸기 위한 자기장(H)의 크기 증가량이 클 수 있다.
이후, 제3 방향(D3)으로의 자기장(H)의 크기의 감소(일 예로, ΔH=-0.85 kOe)에도 불구하고 양의 포화 자화 상태가 유지될 수 있다. 즉, 제3 방향(D3)으로의 자기장(H)의 크기의 감소에도 불구하고 "1" 상태(S1)가 유지될 수 있다. 이때, 자기장(H)의 크기가 다시 0이 되었을 때의 횡단 홀 저항(Rxy)의 크기는 잔류 횡단 홀 저항(Rr xy)으로 정의될 수 있다.
이후, 잔류 횡단 홀 저항(Rr xy)을 갖는 양의 포화 자화 상태는 제3 방향(D3)의 반대 방향으로의 자기장(H)의 크기의 증가(일 예로, ΔH=-0.85 kOe)로 인하여 다시 음의 포화 자화 상태로 바뀔 수 있다. 즉, 제3 방향(D3)의 반대 방향으로의 자기장(H)의 크기의 증가로 인하여 "1" 상태(S1)가 "0" 상태(S0)로 바뀔 수 있다.
이후, 제3 방향(D3)의 반대 방향으로의 자기장(H)의 크기의 감소(일 예로, ΔH=+0.85 kOe)에도 불구하고 음의 포화 자화 상태가 유지될 수 있다. 즉, 제3 방향(D3)의 반대 방향으로의 자기장(H)의 크기의 감소에도 불구하고 "0" 상태(S0)가 유지될 수 있다.
결론적으로, 본 발명에 따른 자기 메모리 장치는 상기 과정을 반복하며 자기 정보를 기록할 수 있고, 기록된 자기 정보를 횡단 홀 저항(Rxy)을 통해 읽을 수 있다. 제1 경로(P1)에 따른 자기 정보의 기록은 제1 전류(I1)의 크기가 일정한 상태에서 자기장(H)의 크기 변화를 통해 이루어질 수 있다. 일 예로, 제1 경로(P1)는 제2 자기 이력 곡선(HL2)을 따르는 경로일 수 있다. 자기장(H)의 크기는 제2 전류(I2)의 크기에 비례하므로, 제2 전류(I2)를 통해 자기장(H)의 크기를 제어할 수 있다. 또한, 상기 과정 중 어느 한 단계에서 제1 전류(I1)가 흐르지 않게 되면 해당 단계의 자기 정보가 저장될 수 있다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 자기 메모리 장치의 특성을 설명하기 위한 그래프들이다. 도 3a 내지 도 3d는 2K의 온도에서 측정된 값들을 도시한 그래프들이다.
구체적으로, 도 3a 및 도 3c는 제1 전류(I1)의 크기 및 자기장(H)의 크기에 따른 횡단 홀 전압(Vxy)의 크기를 도시한 그래프들이고, 도 3b 및 도 3d는 제1 전류(I1)의 크기 및 자기장(H)의 크기에 따른 횡단 홀 저항(Rxy)의 상대적인 값을 도시한 그래프들이다. 구체적으로, 도 3b는 자속 밀도(B)가 -0.5 T인 경우의 횡단 홀 저항(Rxy)을 기준으로 하는 상대적인 값을 도시하고, 도 3d는 자속 밀도가 +0.5 T인 경우의 횡단 홀 저항(Rxy)을 기준으로 하는 상대적인 값을 도시한다.
도 3a 및 도 3b는 자기장(H)의 크기에 비례하는 자속 밀도(B)가 각각 -0.5 T(C11), 0 T(C12), 0.085 T(C13), 0.5 T(C14)인 경우에 측정된 값들을 도시한다. 도 3c 및 도 3d는 자속 밀도(B)가 각각 -0.5 T(C21), -0.1 T(C22), -0.05 T(C23), 0.05 T(C24), 0.1 T(C25), 0.5 T(C26)인 경우에 측정된 값들을 도시한다.
도 3a를 참조하면, 자속 밀도(B)가 -0.5 T인 경우(C11) 및 자속 밀도(B)가 0 T인 경우(C12)에, 제1 전류(I1)의 크기에 대한 횡단 홀 전압(Vxy)의 크기를 도시한 곡선(이하에서 I1-Vxy 곡선으로 지칭)은 실질적으로 동일할 수 있다. 자속 밀도(B)가 0.085 T인 경우(C13)의 I1-Vxy 곡선은 제1 전류(I1)가 0 mA에서 2 mA로 증가함에 따라 자속 밀도(B)가 -0.5 T(또는 0 T)인 경우(C11, C12)의 I1-Vxy 곡선으로부터 벗어나 자속 밀도(B)가 0.5 T인 경우(C14)의 I1-Vxy 곡선에 가까워질 수 있다. 도 3b를 참조하면, 자속 밀도(B)가 -0.5 T인 경우(C11) 및 자속 밀도(B)가 0 T인 경우(C12)는 "0" 상태(S0), 자속 밀도(B)가 0.5 T인 경우(C14)는 "1" 상태(S1)일 수 있다. 또한, 자속 밀도(B)가 0.085 T인 경우(C13)는 "0" 상태(S0)와 "1" 상태(S1) 사이의 상태 전환이 가능하다.
도 3c를 참조하면, 자속 밀도(B)가 -0.5 T인 경우(C21) 및 자속 밀도(B)가 -0.1 T인 경우(C22)에, I1-Vxy 곡선은 실질적으로 동일할 수 있다. 또한, 자속 밀도(B)가 0.05 T인 경우(C24), 자속 밀도(B)가 0.1 T인 경우(C25) 및 자속 밀도(B)가 0.5 T인 경우(C26)에, I1-Vxy 곡선은 실질적으로 동일할 수 있다. 자속 밀도(B)가 -0.05 T인 경우(C23)의 I1-Vxy 곡선은 제1 전류(I1)가 0 mA에서 2 mA로 증가함에 따라 자속 밀도(B)가 -0.5 T(또는 -0.1 T)인 경우(C21, C22)의 I1-Vxy 곡선으로부터 벗어나 새로운 곡선을 형성할 수 있다. 또한, 자속 밀도(B)가 -0.05 T인 경우(C23)의 I1-Vxy 곡선은 제1 전류(I1)가 0 mA에서 2 mA로 증가함에 따라 자속 밀도(B)가 0.5 T(또는 0.1 T, 0.05 T)인 경우(C24-C26)의 I1-Vxy 곡선으로부터 벗어나 새로운 곡선을 형성할 수 있다. 도 3d를 참조하면, 자속 밀도(B)가 -0.5 T인 경우(C21) 및 자속 밀도(B)가 -0.1 T인 경우(C22)는 "0" 상태(S0), 자속 밀도(B)가 0.05 T인 경우(C24), 자속 밀도(B)가 0.1 T인 경우(C25) 및 자속 밀도(B)가 0.5 T인 경우(C26)는 "1" 상태(S1)일 수 있다. 또한, 자속 밀도(B)가 -0.05 T인 경우(C23)는 중간 자화 상태(Sm)를 형성할 수 있고, "0" 상태(S0)와 중간 자화 상태(Sm) 사이, "1" 상태(S1)와 중간 자화 상태(Sm) 사이의 상태 전환이 가능하다. 중간 자화 상태(Sm)의 정의에 대하여 도 3e를 참조하여 후술한다.
도 3e는 본 발명의 실시예에 따른 자기 메모리 장치의 동작 방법을 설명하기 위한 개념도이다. 구체적으로, 도 3e는 도 2a의 자기 이력 곡선들 중 두 가지 경우의 비교를 통해 자기 정보의 저장 및 기록 방법을 설명하기 위한 개념도이다. 이하에서, 설명의 편의를 위해 도 2c를 참조하여 설명한 것과 실질적으로 동일한 사항에 대한 설명은 생략된다.
도 3e를 참조하면, 제2 자기 이력 곡선(HL2)에서, 횡단 홀 저항(Rxy)의 값이 "0" 상태(S0)와 "1" 상태(S1)의 사이의 값을 갖는 상태가 중간 자화 상태(Sm)로 정의될 수 있다. 도 1a 및 도 3e를 참조하여, 제2 경로(P2) 및 제3 경로(P3)에 따른 자기 정보의 기록 방법 및 자기 정보의 저장 방법에 대하여 설명한다.
먼저, 제1 전류(I1)가 흐르지 않는 경우에 음의 포화 자화 상태는 제3 방향(D3)으로의 자기장(H)의 크기의 증가(일 예로, ΔH=+0.85 kOe, ΔB=+0.085 T)에도 불구하고 유지될 수 있다.
이후, 자기장(H)의 크기가 유지되면서(일 예로, H=+0.85 kOe로 유지되면서) 제1 전류(I1)가 흐르면 음의 포화 자화 상태는 양의 포화 자화 상태로 바뀔 수 있다. 즉, 제1 전류(I1)가 흐르면 "0" 상태(S0)가 "1" 상태(S1)로 제2 경로(P2)를 따라 바뀔 수 있다. 도 3a 및 도 3b를 참조하면, 자속 밀도(B)의 크기가 +0.085 T로 유지되는 경우 제1 전류(I1)가 0 mA에서 2 mA로 증가하면서 횡단 홀 전압(Vxy) 및 횡단 홀 저항(Rxy)의 값들이 "0" 상태(S0)에서 벗어나 "1" 상태(S1)에 이를 수 있다. 이때, "1" 상태(S1)에 도달한 이후에는 제1 전류(I1)의 크기를 바꾸더라도 "1" 상태(S1)가 유지될 수 있다. 즉, 제2 경로(P2)에 따른 상태 전환은 강력하고 비휘발적(nonvolatile)일 수 있다. 이때, "1" 상태(S1)를 "0" 상태(S0)로 다시 바꾸는 과정은 도 2c를 참조하여 설명한 것과 실질적으로 동일할 수 있다.
이후, 제1 전류(I1)를 통해 전환된 "1" 상태(S1)에서 제1 전류(I1)가 흐르지 않게 되더라도 양의 포화 자화 상태가 유지될 수 있다. 다만, 자화 상태는 제2 자기 이력 곡선(HL2) 상의 지점에서 제1 자기 이력 곡선(HL1) 상의 지점으로 이동할 수 있다. 또한, 제1 전류(I1)가 흐르지 않는 경우에 제3 방향(D3)으로의 자기장(H)의 크기의 감소(ΔH=-1.35 kOe, ΔB=-0.135 T)에도 불구하고 양의 포화 자화 상태는 계속 유지될 수 있다.
이후, 자기장(H)의 크기가 유지되면서(일 예로, H=-0.5 kOe로 유지되면서) 제1 전류(I1)가 흐르면 양의 포화 자화 상태("1" 상태(S1))는 제3 경로(P3)를 따라 중간 자화 상태(Sm)로 바뀔 수 있다. 도 3c 및 도 3d를 참조하면, 자속 밀도(B)의 크기가 -0.05 T로 유지되는 경우 제1 전류(I1)가 0 mA에서 2 mA로 증가하면서 횡단 홀 전압(Vxy) 및 횡단 홀 저항(Rxy)의 값들이 "1" 상태(S1)에서 벗어나 중간 자화 상태(Sm)에 이를 수 있다. 이때, 중간 자화 상태(Sm)에 도달한 이후에는 제1 전류(I1)의 크기를 바꾸더라도 중간 자화 상태(Sm)가 유지될 수 있다. 즉, 제3 경로(P3)에 따른 상태 전환은 강력하고 비휘발적일 수 있다. "0" 상태(S0)와 "1" 상태(S1) 사이의 중간 자화 상태(Sm)로 인하여 두 가지 정보를 저장하는 비트가 아닌 적어도 세 가지 이상의 정보를 저장하는 멀티 비트가 구현될 수 있다. 이에 따라, 본 발명에 따른 자기 메모리 장치는 정보 밀도가 높아지고 응용 계산에 들어가는 에너지가 줄어들 수 있다. 또한, 본 발명에 따른 자기 메모리 장치는 멀티 비트의 구현을 통해 신경망 컴퓨터 및 인공 지능 장치 등에 이용되는 다중 상태 스핀 멤리스터(multiple-state spin memristor) 또는 스핀 시냅스 장치(spin synapses device)로 응용될 수 있다.
결론적으로, 본 발명에 따른 자기 메모리 장치는 상기 과정을 통해 자기 정보를 기록할 수 있고, 기록된 자기 정보를 횡단 홀 저항(Rxy)을 통해 읽을 수 있다. 제2 경로(P2) 및 제3 경로(P3)에 따른 자기 정보의 기록은 자기장(H)의 크기가 일정한 상태에서 제1 전류(I1)의 크기 변화를 통해 이루어질 수 있다.
도 4a 내지 도 4e는 본 발명의 실시예에 따른 자기 메모리 장치의 특성을 설명하기 위한 그래프들이다. 도 4a 내지 도 4e는 자성층(ML, 도 1a 참조)의 두께(T1, 도 1a 참조)가 도 2a 내지 도 2c, 도 3a 내지 도 3e의 경우와 다른 자기 메모리 장치에 대하여 측정된 값들을 도시한다. 도 4a 내지 도 4e는 2K의 온도에서 측정된 값들을 도시한 그래프들이다.
도 4a는 제1 전류(I1)의 크기에 따른 자기 이력 곡선의 변화를 도시한 그래프이다. 도 4a는 제1 전류(I1)의 크기가 각각 0.1 mA, 0.25 mA, 0.5 mA, 0.75 mA, 1.0 mA, 1.25 mA, 1.5 mA, 1.75 mA, 2.0 mA인 경우에 측정된 값들을 도시한다.
도 4a를 참조하면, 본 발명의 실시예에 따른 자기 메모리 장치는 제1 전류(I1)의 크기가 증가할수록 보자력의 크기가 감소할 수 있다. 제1 전류(I1)의 크기가 증가할수록 자기 이력 곡선 내부의 면적이 감소할 수 있다. 도 4a는 제1 전류(I1)의 크기가 증가하면서 자성층(ML, 도 1a 참조)이 경자성 상태에서 연자성 상태로 전이되는 것을 보여준다. 즉, 도 4a는 도 2a와 실질적으로 동일한 결과를 보여준다.
도 4b 내지 도 4e는 제1 전류(I1)의 크기 및 자기장(H)의 크기에 따른 횡단 홀 저항(Rxy)의 상대적인 값을 도시한 그래프들이다. 구체적으로, 도 4b 내지 도 4e는 자속 밀도(B)가 -0.5 T인 경우의 횡단 홀 저항(Rxy)을 기준으로 하는 상대적인 값을 도시한다. 도 4b 내지 도 4c는 제2 경로(P2, 도 3e 참조)와 같이 "0" 상태(S0)와 "1" 상태(S1) 사이의 상태 전환을 보여주는 그래프들이고, 도 4d 및 도 4e는 제3 경로(P3, 도 3e 참조)와 같이 "0" 상태(S0), "1" 상태(S1) 및 중간 자화 상태(Sm) 사이의 상태 전환을 보여주는 그래프들이다.
도 4b 및 도 4c는 자기장(H)의 크기에 비례하는 자속 밀도(B)가 각각 ±0.5 T, ±0.06 T, ±0.07 T, ±0.08 T, ±0.09 T인 경우에 측정된 값들을 도시한다. 도 4d 및 도 4e는 자속 밀도(B)가 각각 ±0.5 T, ±0.04 T, ±0.05 T 인 경우에 측정된 값들을 도시한다.
도 4b를 참조하면, 자속 밀도(B)가 -0.06 T, -0.07 T, -0.08 T, -0.09 T인 경우, 제1 전류(I1)가 0 mA에서 2 mA로 증가함에 따라 "1" 상태(S1)가 "0" 상태(S0)로 전환될 수 있다. 이때, 자기장(H)의 크기가 작을수록(엄밀하게는 절댓값이 작을수록) "1" 상태(S1)에서 "0" 상태(S0)로 전환되기 위한 제1 전류(I1)의 임계치가 클 수 있다.
도 4c를 참조하면, 자속 밀도(B)가 0.06 T, 0.07 T, 0.08 T, 0.09 T인 경우, 제1 전류(I1)가 0 mA에서 2 mA로 증가함에 따라 "0" 상태(S0)가 "1" 상태(S1)로 전환될 수 있다. 이때, 자기장(H)의 크기가 작을수록 "0" 상태(S0)에서 "1" 상태(S1)로 전환되기 위한 제1 전류(I1)의 임계치가 클 수 있다.
도 4d를 참조하면, 자속 밀도(B)가 -0.04 T, -0.05 T인 경우, 제1 전류(I1)가 0 mA에서 2 mA로 증가함에 따라 "1" 상태(S1)가 제1 및 제2 중간 자화 상태들(Sm1, Sm2)로 전환될 수 있다. 자속 밀도(B)가 -0.04 T인 경우 "1" 상태(S1)가 제1 중간 자화 상태(Sm1)로 전환될 수 있고, 자속 밀도(B)가 -0.05 T인 경우 "1" 상태(S1)가 제2 중간 자화 상태(Sm2)로 전환될 수 있다. 이때, 제2 중간 자화 상태(Sm2)가 제1 중간 자화 상태(Sm1)보다 "0" 상태(S0)에 가까울 수 있다. 즉, 자속 밀도(B)의 크기가 클수록 "0" 상태(S0)와 가까운 중간 자화 상태로 전환될 수 있다.
도 4e를 참조하면, 자속 밀도(B)가 0.04 T, 0.05 T인 경우, 제1 전류(I1)가 0 mA에서 2 mA로 증가함에 따라 "0" 상태(S0)가 제1 및 제2 중간 자화 상태들(Sm1, Sm2)로 전환될 수 있다. 자속 밀도(B)가 0.04 T인 경우 "0" 상태(S0)가 제1 중간 자화 상태(Sm1)로 전환될 수 있고, 자속 밀도(B)가 0.05 T인 경우 "0" 상태(S0)가 제2 중간 자화 상태(Sm2)로 전환될 수 있다. 이때, 제2 중간 자화 상태(Sm2)가 제1 중간 자화 상태(Sm1)보다 "1" 상태(S1)에 가까울 수 있다. 즉, 자속 밀도(B)의 크기가 클수록 "1" 상태(S1)와 가까운 중간 자화 상태로 전환될 수 있다.
도 5a 내지 도 5f는 본 발명의 실시예에 따른 자기 메모리 장치의 특성을 설명하기 위한 그래프들이다. 도 5a 내지 도 5f는 제1 전류(I1)를 각각 -0.25 mA ~ +0.25 mA, -0.5 mA ~ +0.5 mA, -0.75 mA ~ +0.75 mA, -1.0 mA ~ +1.0 mA, -1.25 mA ~ +1.25 mA, -1.5 mA ~ +1.5 mA, -1.75 mA ~ +1.75 mA, -2.0 mA ~ +2.0 mA의 범위에서 변화시켰을 경우에 측정된 값들을 도시한다. "1" 상태(S1)와 "0" 상태(S0)는 각각 자속 밀도(B)가 +0.5 T, -0.5 T인 경우에 측정된 값들을 도시하고, 자속 밀도(B)가 +0.5 T, -0.5 T인 경우는 제1 전류(I1)를 -2.0 mA ~ +2.0 mA의 범위에서 변화시켰을 경우에 측정된 값들을 도시한다. 도 5a 내지 도 5f에서, 횡단 홀 저항(Rxy)의 상대적인 값은 자속 밀도(B)가 -0.5 T인 경우의 횡단 홀 저항(Rxy)을 기준으로 하는 상대적인 값을 나타낸다.
도 5a는 자속 밀도(B)가 -0.06 T인 경우, 제1 전류(I1)의 크기에 따른 횡단 홀 저항(Rxy)의 상대적인 값을 도시한 그래프이다. 도 5a를 참조하면, 제1 전류(I1)를 서로 다른 범위에서 변화시켰을 때 "1" 상태(S1)와 "0" 상태(S0) 사이에서 서로 다른 중간 자화 상태들이 나타날 수 있다.
도 5b 및 도 5c는 자속 밀도(B)가 -0.06 T인 경우, 시간(times)에 따른 제1 전류(I1)의 최댓값 및 횡단 홀 저항(Rxy)의 상대적인 값을 도시한 그래프들이다. 도 5b 및 도 5c를 참조하면, 제1 전류(I1)를 변화시키는 범위에서 제1 전류(I1)의 최댓값을 시간에 따라 증가시키면, 횡단 홀 저항(Rxy)의 상대적인 값은 감소할 수 있다. 제1 전류(I1)를 변화시키는 범위에서 제1 전류(I1)의 최댓값이 클수록, "0" 상태(S0)와 가까운 중간 자화 상태로 전환될 수 있다.
도 5d는 자속 밀도(B)가 -0.04 T인 경우, 제1 전류(I1)의 크기에 따른 횡단 홀 저항(Rxy)의 상대적인 값을 도시한 그래프이다. 도 5d를 참조하면, 제1 전류(I1)를 서로 다른 범위에서 변화시켰을 때 "1" 상태(S1)와 "0" 상태(S0) 사이에서 서로 다른 중간 자화 상태들이 나타날 수 있다. 도 5d의 그래프는 도 5a의 그래프와 실질적으로 유사할 수 있다.
도 5e 및 도 5f는 자속 밀도(B)가 -0.04 T인 경우, 시간(times)에 따른 제1 전류(I1)의 최댓값 및 횡단 홀 저항(Rxy)의 상대적인 값을 도시한 그래프들이다. 도 5e 및 도 5f를 참조하면, 제1 전류(I1)를 변화시키는 범위에서 제1 전류(I1)의 최댓값을 시간에 따라 증가시키면, 횡단 홀 저항(Rxy)의 상대적인 값은 감소할 수 있다. 제1 전류(I1)를 변화시키는 범위에서 제1 전류(I1)의 최댓값이 클수록, "0" 상태(S0)와 가까운 중간 자화 상태로 전환될 수 있다. 도 5e 및 도 5f의 그래프들은 도 5b 및 도 5c의 그래프들과 실질적으로 유사할 수 있다.
도 5a 내지 도 5f를 참조하면, 본 발명의 실시예에 따른 자기 메모리 장치는 제1 전류(I1)를 변화시키는 범위를 제어하여 복수 개의 중간 자화 상태들을 기록 및 저장할 수 있다. 스위칭을 수행하는 자속 밀도(B) 및 제1 전류(I1)의 크기에 따라 서로 다른 비휘발적인 중간 자화 상태들이 정의될 수 있다. 비휘발적 중간 자화 상태들은 각각 상당한 변동 허용 오차를 가지고 있어 안정적이고 강력한 자기 메모리 장치로 동작할 수 있다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 자기 메모리 장치의 특성을 설명하기 위한 그래프들이다. 도 6a는 자성층(ML)의 두께(T1) 및 제1 전류(I1)의 크기에 따른 보자력의 비율을 비교하기 위한 그래프이다. 구체적으로, 보자력의 비율은 제1 전류(I1)의 크기가 0.05 mA인 경우의 보자력에 대한 비율이다. 도 6b는 자성층(ML)의 두께(T1) 및 제1 전류(I1)의 전류 밀도(current density, J)에 따른 보자력의 비율을 비교하기 위한 그래프이다. 구체적으로, 보자력의 비율은 제1 전류(I1)의 전류 밀도(J)가 약 1 mA/μm2인 경우의 보자력에 대한 비율이다.
측정은 자성층(ML)의 두께(T1)가 각각 21.3 nm, 16.7 nm, 6 nm인 경우에 수행된 것이다. 자성층(ML)의 두께(T1)가 각각 21.3 nm, 16.7 nm인 경우, 측정은 제1 전류(I1)가 양수인 경우에 수행된 것이다. 자성층(ML)의 두께(T1)의 측정은 원자간력 현미경(atomic force microscope, AFM)을 통해 수행될 수 있다.
도 6a 및 도 6b를 참조하면, 제1 전류(I1)의 크기 또는 제1 전류(I1)의 전류 밀도(J)가 증가할수록 보자력의 상대적인 크기가 감소할 수 있다. 도 6a를 참조하면, 자성층(ML)의 두께(T1)가 작은 경우(예를 들어, T1=6 nm)는 자성층(ML)의 두께(T1)가 큰 경우(예를 들어, T1=21.3 nm)보다 제1 전류(I1)에 대한 보자력의 감소율(
Figure 112020053252328-pat00001
)이 클 수 있다. 도 6b를 참조하면, 자성층(ML)의 두께(T1)가 서로 다름에도 불구하고 제1 전류(I1)의 전류 밀도(J)에 대한 보자력의 감소율은 실질적으로 동일할 수 있다. 보자력의 크기는 제1 전류(I1)의 크기가 아닌 전류 밀도(J)를 매개 변수로 하는 함수일 수 있다.
도 6a 및 도 6b에서 자성층(ML)의 두께(T1)가 6 nm인 경우의 그래프를 참조하면, 제1 전류(I1)의 크기 또는 제1 전류(I1)의 전류 밀도(J)에 따른 보자력의 크기는 제1 전류(I1)의 방향에 대해 대칭적일 수 있다.
도 7a 내지 도 7c는 본 발명의 실시예에 따른 자기 메모리 장치의 특성을 설명하기 위한 그래프들이다. 도 7a는 온도(T)에 따른 자기 이력 곡선의 변화를 도시한 그래프이다. 도 7a는 온도(T)가 각각 2 K, 2.5 K, 3 K, 3.5 K, 4 K, 4.5 K, 5 K, 10 K, 20 K인 경우에 측정된 값들을 도시한다. 도 7a의 보자력이 음수인 영역에서, 화살표 방향으로 갈수록 온도(T)의 크기가 더 큰 경우에 측정된 그래프일 수 있다.
도 7b는 측정이 수행되는 온도(T) 및 제1 전류(I1)의 크기에 따른 보자력의 크기를 비교하기 위한 그래프이고, 도 7c는 측정이 수행되는 온도(T) 및 제1 전류(I1)의 크기에 따른 보자력의 비율(제1 전류(I1)의 크기가 1.5 mA인 경우의 보자력에 대한 비율)을 비교하기 위한 그래프이다. 도 7b 및 도 7c의 경우, 측정은 온도(T)가 각각 2 K, 15 K, 30 K인 경우에 수행된 것이다.
도 7a를 참조하면, 본 발명의 실시예에 따른 자기 메모리 장치는 온도(T)가 증가할수록 보자력의 크기가 감소할 수 있다. 온도(T)가 증가할수록 자기 이력 곡선 내부의 면적이 감소할 수 있다.
도 7b를 참조하면, 온도(T)가 낮을수록 제1 전류(I1)에 대한 보자력의 감소율이 클 수 있다. 제1 전류(I1)에 대한 보자력의 감소율은 제1 전류(I1)의 크기에 따라 감소할 수 있다.
도 7c를 참조하면, 온도(T)가 30 K인 경우 제1 전류(I1)의 크기 변화에 따라 보자력의 비율은 100배 이상 변화할 수 있다. 그래프를 가로지르는 파선(broken line, L100)은 제1 전류(I1)의 크기가 1.5 mA인 경우의 보자력의 100배인 보자력을 갖는 지점들을 나타낸다.
도 8은 본 발명의 실시예에 따른 자기 메모리 장치의 특성을 설명하기 위한 그래프이다. 구체적으로, 도 8은 측정이 수행되는 온도(T) 및 제1 전류(I1)의 크기에 따른 자기 이력 곡선의 변화를 도시한 그래프이다. 도 8은 온도(T)가 각각 2 K, 10 K, 50 K, 100 K, 200 K인 경우에, 제1 전류(I1)의 크기를 0.2 mA, 0.5 mA, 1.0 mA, 1.5 mA, 2.0 mA로 변경하면서 측정된 값들을 도시한다.
도 8을 참조하면, 본 발명의 실시예에 따른 자기 메모리 장치는 온도(T)가 동일한 경우 제1 전류(I1)의 크기가 증가할수록 자기 이력 곡선 내부의 면적이 감소하고, 제1 전류(I1)의 크기가 동일한 경우 온도(T)가 증가할수록 자기 이력 곡선 내부의 면적이 감소할 수 있다.
본 발명에 따른 자기 메모리 장치는 동작을 위해서 보자력의 크기가 변조 가능할 정도일 것 그리고 제1 전류(I1)에 의한 보자력의 크기 변화가 측정 가능할 것을 요구할 수 있다. 도 8은 약 100 K의 온도(T)까지 변조 가능한 정도의 보자력이 나타나고, 이에 따라 제1 전류(I1)에 의한 보자력의 크기 변화가 측정 가능하다는 것을 보여준다. 즉, 본 발명에 따른 자기 메모리 장치는 약 100 K 이하의 온도 범위에서 동작 가능할 수 있다. 본 발명에 따른 자기 메모리 장치가 동작 가능한 온도 범위는 액체 질소의 온도(약 77 K)보다 높은 온도 범위를 포함할 수 있다. 액체 질소의 온도와 가까운 온도 범위에서 동작 가능한 점으로 인하여, 본 발명에 따른 자기 메모리 장치는 동작을 위한 비용을 줄일 수 있고, 산업적 적용이 가능할 수 있다.
이상, 첨부된 도면들을 참조하여 본 발명의 실시예들을 설명하였지만, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (20)

  1. Fe3GeTe2를 포함하는 자성층;
    상기 자성층 상에서 제1 방향으로 이격되는 종단 전극들;
    상기 종단 전극들에 연결되는 전압원;
    상기 자성층과 수직적으로 중첩되는 자기장 발생원을 포함하되,
    상기 전압원은 상기 자성층에 상기 자성층의 상면과 평행한 방향으로 전기장을 인가하도록 구성되고,
    상기 자기장 발생원은 상기 자성층에 자기장을 인가하도록 구성되고,
    상기 전기장 및 상기 자기장을 제어하여 상기 자성층에 자기 정보를 기록 및 저장하도록 구성되는 자기 메모리 장치.
  2. 제 1 항에 있어서,
    상기 자성층의 두께는 1 nm 내지 100 nm인 자기 메모리 장치.
  3. 제 1 항에 있어서,
    상기 전기장의 크기는 0.01 mV/nm 내지 1 mV/nm인 자기 메모리 장치.
  4. 제 1 항에 있어서,
    상기 전기장에 의해 상기 자성층의 상면에 흐르는 제1 전류의 크기가 클수록 상기 자성층의 보자력(coercivity)의 크기가 감소하는 자기 메모리 장치.
  5. 제 4 항에 있어서,
    상기 제1 전류의 크기에 따라 상기 자성층의 보자력이 100배 이상 감소하는 자기 메모리 장치.
  6. 제 4 항에 있어서,
    상기 자성층 상에서 상기 종단 전극들 사이에 제공되며, 상기 제1 방향과 교차하는 제2 방향으로 이격되는 횡단 전극들; 및
    상기 횡단 전극들에 연결되며, 횡단 홀 전압을 측정하도록 구성되는 전압계를 더 포함하는 자기 메모리 장치.
  7. 제 1 항에 있어서,
    상기 전기장이 인가되는 경우, 상기 자성층은 연자성 상태(soft state)를 갖고,
    상기 전기장이 인가되지 않는 경우, 상기 자성층은 경자성 상태(hard state)를 갖는 자기 메모리 장치.
  8. 제 1 항에 있어서
    상기 전기장의 크기가 일정한 상태에서 상기 자기장의 크기 변화를 통해, 상기 자성층의 자기 이력 곡선을 따르는 경로로 상기 자기 정보를 기록하도록 구성되는 자기 메모리 장치.
  9. 제 1 항에 있어서
    상기 자기장의 크기가 일정한 상태에서 상기 전기장의 크기 변화를 통해 상기 자기 정보를 기록하도록 구성되는 자기 메모리 장치.
  10. 자성층;
    상기 자성층 상에서 제1 방향으로 이격되는 종단 전극들;
    상기 자성층 상에서 상기 종단 전극들 사이에 제공되며, 상기 제1 방향과 교차하는 제2 방향으로 이격되는 횡단 전극들;
    상기 횡단 전극들에 연결되며, 횡단 홀 전압을 측정하도록 구성되는 전압계;
    상기 종단 전극들에 연결되는 제1 전압원;
    상기 자성층과 수직적으로 중첩되는 자기장 발생원; 및
    상기 자기장 발생원의 양단에 연결되는 제2 전압원을 포함하되,
    상기 제1 전압원은 상기 자성층에 상기 자성층의 상면과 평행한 방향으로 전기장을 인가하도록 구성되고,
    상기 자기장 발생원은 상기 자성층에 자기장을 인가하도록 구성되고,
    상기 전기장에 의해 상기 자성층의 상면에 흐르는 제1 전류의 크기가 클수록 상기 자성층의 보자력(coercivity)의 크기가 감소하고,
    상기 전기장 및 상기 자기장을 제어하여 적어도 세 가지 이상의 서로 다른 자화 상태들을 기록 및 저장하도록 구성되는 자기 메모리 장치.
  11. 제 10 항에 있어서,
    상기 자성층은 Fe3GeTe2를 포함하는 자기 메모리 장치.
  12. 제 10 항에 있어서,
    상기 자기장의 크기가 일정한 상태에서 상기 제1 전류의 크기 변화를 통해 상기 자화 상태들 중 어느 하나로부터 상기 자화 상태들 중 다른 하나로 전환되도록 구성되는 자기 메모리 장치.
  13. 제 12 항에 있어서,
    상기 횡단 홀 전압 및 상기 제1 전류를 통해 횡단 홀 저항의 값이 계산되고,
    상기 횡단 홀 저항의 값이 음수이며, 상기 자기장의 변화에도 상기 횡단 홀 저항의 값이 유지되는 상태인 음의 포화 자화 상태는 "0" 상태로 정의되고,
    상기 횡단 홀 저항의 값이 양수이며, 상기 자기장의 변화에도 상기 횡단 홀 저항의 값이 유지되는 상태인 양의 포화 자화 상태는 "1" 상태로 정의되고,
    상기 자화 상태들은 상기 "0" 상태, 상기 "1" 상태, 및 상기 횡단 홀 저항의 값이 상기 "0" 상태와 상기 "1" 상태 사이의 값을 갖는 적어도 하나 이상의 중간 자화 상태를 포함하고,
    상기 제1 전류를 변화시키는 범위를 제어하여 상기 중간 자화 상태를 기록 및 저장하도록 구성되는 자기 메모리 장치.
  14. 제 13 항에 있어서,
    상기 자화 상태들은 복수 개의 상기 중간 자화 상태를 포함하고,
    상기 중간 자화 상태들은 상기 제1 전류를 변화시키는 범위에서 상기 제1 전류의 최댓값이 클수록 상기 "0" 상태와 가까운 자기 메모리 장치.
  15. 제 10 항에 있어서,
    상기 제1 전류의 변화에 따른 상기 보자력의 범위는 20 Oe 내지 2 kOe인 자기 메모리 장치.
  16. 자성층 및 상기 자성층 상의 전극들을 포함하는 자기 메모리 장치의 동작 방법에 있어서:
    상기 전극들에 연결되는 전압원을 통해, 상기 자성층에 상기 자성층의 상면과 평행한 방향으로 전기장을 인가하는 것;
    상기 자성층과 수직적으로 중첩되는 자기장 발생원을 통해, 상기 자성층에 자기장을 인가하는 것; 및
    상기 전기장 및 상기 자기장을 제어하여 적어도 세 가지 이상의 서로 다른 자화 상태들을 기록 및 저장하는 것을 포함하되,
    상기 자기장의 크기가 일정한 상태에서 상기 전기장의 변화를 통해 상기 자화 상태들 중 어느 하나를 상기 자화 상태들 중 다른 하나로 전환하는 자기 메모리 장치의 동작 방법.
  17. 제 16 항에 있어서,
    상기 자성층은 Fe3GeTe2를 포함하는 자기 메모리 장치의 동작 방법.
  18. 제 16 항에 있어서,
    상기 자화 상태들은 "0" 상태로 정의되는 음의 포화 자화 상태, "1" 상태로 정의되는 양의 포화 자화 상태, 및 상기 "0" 상태와 상기 "1" 상태 사이의 적어도 하나 이상의 중간 자화 상태를 포함하고,
    상기 전기장을 변화시키는 범위를 제어하여 상기 중간 자화 상태를 기록 및 저장하는 자기 메모리 장치의 동작 방법.
  19. 제 18 항에 있어서,
    상기 자화 상태들은 복수 개의 상기 중간 자화 상태를 포함하고,
    상기 중간 자화 상태들은 상기 전기장을 변화시키는 범위에서 상기 전기장의 최댓값이 클수록 상기 "0" 상태와 가까운 자기 메모리 장치의 동작 방법.
  20. 제 16 항에 있어서,
    상기 전기장 및 상기 자기장을 제어하여 적어도 세 가지 이상의 서로 다른 자화 상태들을 기록 및 저장하는 것은 100 K 이하의 온도 범위에서 수행되는 자기 메모리 장치의 동작 방법.
KR1020200063261A 2019-05-28 2020-05-26 자기 메모리 장치 및 그것의 동작 방법 KR102251067B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
PCT/KR2020/006897 WO2020242213A1 (ko) 2019-05-28 2020-05-28 자기 메모리 장치 및 그것의 동작 방법

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20190062446 2019-05-28
KR1020190062446 2019-05-28
KR20190133404 2019-10-25
KR1020190133404 2019-10-25

Publications (2)

Publication Number Publication Date
KR20200138030A KR20200138030A (ko) 2020-12-09
KR102251067B1 true KR102251067B1 (ko) 2021-05-14

Family

ID=73787108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200063261A KR102251067B1 (ko) 2019-05-28 2020-05-26 자기 메모리 장치 및 그것의 동작 방법

Country Status (1)

Country Link
KR (1) KR102251067B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114864629B (zh) * 2022-05-20 2024-05-24 北京大学 一种范德瓦尔斯各向异性磁振子只读存储器及其实现方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179193A1 (ja) 2017-03-29 2018-10-04 国立大学法人東北大学 記憶素子及び記憶素子の駆動方法
WO2019054484A1 (ja) 2017-09-15 2019-03-21 国立大学法人東京工業大学 磁性体とＢｉＳｂの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018179193A1 (ja) 2017-03-29 2018-10-04 国立大学法人東北大学 記憶素子及び記憶素子の駆動方法
WO2019054484A1 (ja) 2017-09-15 2019-03-21 国立大学法人東京工業大学 磁性体とＢｉＳｂの積層構造の製造方法、磁気抵抗メモリ、純スピン注入源

Also Published As

Publication number Publication date
KR20200138030A (ko) 2020-12-09

Similar Documents

Publication Publication Date Title
CN108292703B (zh) 自旋流磁化反转元件、磁阻效应元件及磁存储器
JP6063381B2 (ja) 書込み可能な磁気素子
US8378329B2 (en) Nanodevices for spintronics and methods of using same
JP4533837B2 (ja) 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び読み出し方法
US11183227B1 (en) Electric field switchable magnetic devices
US6625058B2 (en) Method for magnetic characteristics modulation and magnetically functioning apparatus
JP6424999B1 (ja) スピン素子の安定化方法及びスピン素子の製造方法
JP2019057626A (ja) スピン流磁化反転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP2020072199A (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JP2005217422A (ja) 磁気抵抗素子
KR102251067B1 (ko) 자기 메모리 장치 및 그것의 동작 방법
Tang et al. Current-controlled channel switching and magnetoresistance in an Fe 3 C island film supported on a Si substrate
CN109390463B (zh) 高密度斯格明子薄膜材料
JP2018206855A (ja) 積層構造体及びスピン変調素子
WO2021066743A1 (en) Spin-orbit torque device and material for a spin-orbit torque device
WO2020242213A1 (ko) 자기 메모리 장치 및 그것의 동작 방법
CN113314166B (zh) 控制钉扎层畴结构在巨/隧穿磁电阻结构实现多态存储的方法及多态存储器
WO2021063370A1 (zh) 一种磁性存储器及其制备方法
JP2019176099A (ja) 磁壁移動型磁気記録素子、磁壁移動型磁気抵抗効果素子及び磁気メモリ
One et al. Perpendicular Magnetic Anisotropy Electric Field Modulation in Magnetron-Sputtered Pt/Co/X/MgO Ultrathin Structures With Chemically Tailored Top Interface
JP2019067900A (ja) 積層構造体、スピン変調素子及び磁気記録システム
Tomoda et al. Magnetoresistance properties of planar-type tunnel junctions with ferromagnetic nanogap system fabricated by electromigration method
US10461244B2 (en) Laminated structure and spin modulation element
KR102589211B1 (ko) 스핀-전하 변환 제어 소자 및 이의 제조 방법
Taniyama Interface-related magnetic phenomena in novel heterostructures

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right