JP6193190B2 - 磁気記憶素子および磁気メモリ - Google Patents
磁気記憶素子および磁気メモリ Download PDFInfo
- Publication number
- JP6193190B2 JP6193190B2 JP2014170944A JP2014170944A JP6193190B2 JP 6193190 B2 JP6193190 B2 JP 6193190B2 JP 2014170944 A JP2014170944 A JP 2014170944A JP 2014170944 A JP2014170944 A JP 2014170944A JP 6193190 B2 JP6193190 B2 JP 6193190B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- electrode
- magnetic part
- magnetization
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
第1の磁性部は、第1の方向に延び、第1の方向と交差する方向に磁化容易軸を有する。第1の磁性部は、第1の方向に複数の磁区を保持可能である。
第2の磁性部は、第1の磁性部と離間して設けられ、第1の方向に延び、第1の方向と交差する方向に磁化容易軸を有する。第2の磁性部は、第1の方向に複数の磁区を保持可能である。
第3の磁性部は、第1の磁性部の第1の方向の一端および第2の磁性部の第1の方向の一端と接続され、第1の方向と交差する第2の方向に磁化容易軸を有する。
読み出し書き込み部は、第3の磁性部に接続された非磁性層と、非磁性層に接続された磁化固着層と、を含む。
第1の電極は、第1の磁性部の、第1の方向の他端に接続されている。
第2の電極は、第2の磁性部の、第1の方向の他端に接続されている。
第3の電極は、読み出し書き込み部に接続されている。
第1の電流源は、第1の電極および第2の電極の少なくとも一方と、第3の電極と、の間に電流を流す。
第2の電流源は、第1の電極と第2の電極との間に電流を流す。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
各実施形態の説明において、「上」または「下」という言葉を用いるが、これらは絶対的な位置関係を意味するものではなく、相対的な位置関係を意味している。
一部の図面では、磁性材料を含む構成要素に矢印を付して表し、その磁化方向を例示している。
各実施形態の説明において、2つの方向が互いに平行であり、同じ方向を向いている状態を「平行」、2つの方向が互いに平行であり、反対の方向を向いている状態を「反平行」と称する。
各実施形態の説明において、X軸方向とY軸方向は、Z軸方向と交差する方向である。以下の各実施形態の説明では、一例として、X軸方向、Y軸方向、およびZ軸方向が、互いに直交する方向である場合について説明する。
X軸方向は、X方向(第2方向)と−X方向を含む。Y軸方向は、Y方向(第3方向)と−Y方向を含む。Z軸方向は、Z方向(第1方向)と−Z方向を含む。
第1実施形態に係る磁気記憶素子1を、図1を用いて説明する。
図1は、第1実施形態に係る磁気記憶素子の斜視図である。
磁気記憶素子1は、第1の磁性部301と、第2の磁性部302と、第3の磁性部303と、読み出し書き込み部203と、第1の電極101と、第2の電極102と、第3の電極103と、第1の電流源151と、第2の電流源152と、を備える。
磁化固着層201、非磁性層202、および第3の磁性部303は、例えば、図1のZ軸方向に積層された薄膜である。
以下において、面内方向に磁化容易軸を有する磁性膜を、面内磁化膜と称する。
第1の磁性部301、第2の磁性部302、および第3の磁性部303の磁化容易軸は、互いに平行であることが好ましい。
これらの各構成要素は、例えば、基板400上に形成される。
第1実施形態に係る磁気記憶素子1の磁区のシフト動作について図2を用いて説明する。
図2は、第1実施形態に係る磁気記憶素子における、磁区のシフト動作を説明するための模式図である。
なお、磁気ビットの移動方向は、第1の磁性部301および第2の磁性部302の材料や膜構成によって、電流に対して同方向および逆方向のいずれにも調整することができる。
屈曲部における磁壁のエネルギーは、第1の磁性部301、第2の磁性部302、および第3の磁性部303の磁化容易軸方向が同じである場合に最も小さくなる。このため、第1の磁性部301、第2の磁性部302、および第3の磁性部303の磁化容易軸方向は、同じ方向であることが好ましい。
図3は、第1実施形態に係る磁気記憶素子1における、磁気情報の書き込み動作および読み出し動作を説明するための模式図である。
すなわち、磁化固着層201の磁化方向と、書き込みを行うべき領域の磁化方向と、が同じ場合は、スピン偏極された電子は、書き込みを行うべき領域にスピントルクを与えずに通過する。一方で、磁化固着層201の磁化方向と、書き込みを行うべき領域の磁化方向と、が異なる場合は、スピン偏極された電子は、書き込みを行うべき領域にスピントルクを与えて通過する。
このようにして、書き込みを行うべき領域の磁化は磁化固着層201の磁化と同じ方向を向くように制御される。
読み出しの場合は、第1の電極101および第2の電極102と、第3の電極103と、の間に定電流を流す、あるいは定電圧を与える。このとき、第1の電極101および第2の電極102と、第3の電極103と、の間の電気抵抗は、第3の磁性部303の読み出しを行うべき領域の磁化方向と、磁化固着層201の磁化方向と、がなす角度によって変化する。具体的には、読み出しを行うべき領域の磁化方向と、磁化固着層201の磁化方向と、が同じときは、上記抵抗値は、低い値となる。読み出しを行うべき領域の磁化方向と、磁化固着層201の磁化方向と、異なるときは、上記抵抗値は、高い値となる。この現象は、磁気抵抗効果と呼ばれる。この現象を用いて抵抗値を検出することで、読み出しを行うべき領域の磁化方向を検出し、情報の読み出しを行う。
これに対して、1つの磁性部の一端に読み出し書き込み素子を設けて磁気記憶素子を構成した場合、読み出し動作あるいは書き込み動作に伴って、読み出し書き込み素子の直下(すなわち磁性部の端部)に達した磁気ビットは喪失する。このため、磁気ビットの喪失を防ぐためには、他の記憶素子に情報を保存する必要がある。
しかし、本実施形態の構成によれば、一方の磁性部に対して磁気ビットの読み出しまたは書き込みを行う際に、もう一方の磁性部で磁気ビットを保持できるため、磁気ビットの喪失はない。
従って、上述した磁気記憶素子のように、消滅する情報を外部で保持しておくための他の記憶素子を別途設ける必要がない。
従って、例えば、第3の磁性部303の下部に第4の電極を設け、第4の電極と第3の電極103との間に電流を流して磁気ビットの読出しおよび書き込みを行う磁気記憶素子と比較して、第1の磁性部301および第2の磁性部302をより近接して配置することができる。このため、本実施形態に係る磁気記憶素子1によれば、磁性部をより高密度に設けることが可能である。
ここで、上述した読み出し動作および書き込み動作を踏まえて、本実施形態に係る第1の磁性部301、第2の磁性部302、および第3の磁性部303のより詳細な構造について、以下で説明する。
本実施形態において、第3の磁性部303のX軸方向およびY軸方向を含む面(以下、X−Y面という)における面積は、読み出し書き込み部203のX−Y面における面積と同じもしくはそれより小さい。そして、Z軸方向に延びる第1の磁性部301および第2の磁性部302は、第3の磁性部303の下面に接続されている。このため、上方(Z軸方向)からみた場合の磁気記憶素子1の面積は、読み出し書き込み部203の面積と等しい。
第1の磁性部301、第2の磁性部302、および第3の磁性部303には、種々の磁性材料を用いることができる。例えば、Fe、Co、Ni、Mn、およびCrからなる群より選択された少なくとも一つの元素を含む磁性合金を用いることができる。
代表的な例として、パーマロイ(FeNi合金)、CoFe合金などが挙げられる。第3の磁性部303に用いられる、磁気異方性の容易軸が面内方向にある材料の例として、Co、CoPt、あるいはCoCrPtなどが挙げられる。CoPtやCoCrPtは、合金であっても良い。さらに、上記材料群いずれの場合でも、添加元素を加えてもかまわない。
例えば、Co層およびCoPt層は、その膜厚が2nm以下である場合において、下地膜の界面磁気異方性により垂直磁化を示す。
第1の実施形態に係る磁気記憶素子1の製造方法について、図4および図5を用いて説明する。
図4および図5は、第1実施形態に係る磁気記憶素子1の製造工程を表す工程断面図である。
絶縁層401を、互いにエッチングレートの異方性が異なる2つ以上の膜を交互に積層して形成してもよい。こうすることで、RIE法を行った後に、絶縁層401aが、Z軸方向において周期的にくびれ部を有する構造となるように形成することもできる。
Z軸方向に延びる2つの磁性部402b上に磁性層405を選択的に形成する場合、2つの磁性部402bは、X軸方向あるいはY軸方向に互いに隣接する磁性部402bから選択される。選択された2つの磁性部402bは、それぞれ第1の磁性部301と第2の磁性部302に相当する。
安定したビット動作を実現するためには、磁性層405における磁化方向が、第1の磁性部301の磁化方向および第2の磁性部302の磁化方向と同じであり、電流の流れる方向に対して平行もしくは反平行の方向であることが望ましい。このため、磁性層405は、磁化容易軸と同じ方向に延びるように形成することが望ましい。従って、磁性層405は、磁性層405の磁化容易軸方向において互いに隣接する2つの磁性部402a上に形成されることが望ましい。
第2実施形態に係る磁気記憶素子2を、図6を用いて説明する。
図6は、第2実施形態に係る磁気記憶素子2の斜視図である。
図7および図8は、第2実施形態に係る磁気記憶素子2の製造工程を表す工程断面図である。
なお、図7(b)において、基板400上に、1組の第3の電極103、磁化固着層201、非磁性層202、および磁性層405のみを図示した。しかしながら、図7(d)以降の工程においては、複数の、第3の電極103、磁化固着層201、非磁性層202、および磁性層405に対して行われる工程を図示している。
第3実施形態に係る磁気記憶素子3を、図9を用いて説明する。
図9は、第3実施形態に係る磁気記憶素子3の斜視図である。
第3実施形態は、第2実施形態と比較して、第3の磁性部303と第2の磁性部302の接続面積および第3の磁性部303と第1の磁性部301の接続面積が小さくなっている。
第4実施形態に係る磁気記憶素子4を、図10を用いて説明する。
図10は、第4実施形態に係る磁気記憶素子4の斜視図である。
図10(a)は、一の方向から磁気記憶素子4を見た場合の斜視図であり、図10(b)は、他の方向から磁気記憶素子4を見た場合の斜視図である。
第4の磁性部304と第5の磁性部305は、Z軸方向に延びている。第4の磁性部304のZ軸方向の一端は、第3の磁性部303に接続されている。第4の磁性部304のZ軸方向の他端は、第4の電極104に接続されている。第5の磁性部305のZ軸方向の一端は、第3の磁性部303に接続されている。第5の磁性部305のZ軸方向の他端は、第5の電極105に接続されている。
他の各構成要素の材料等については第1実施形態と同様である。
第2の電流源152は、第1の電極101、第2の電極102、第4の電極104、および第5の電極105のそれぞれと接続されている。
まず、図4(a)〜(f)および図5(a)〜(b)の工程と同様の工程を行い、Z軸方向に延びる複数の磁性部を形成する。
次に、絶縁層404上に、磁性膜、非磁性膜、磁化固着膜、および金属膜を成膜する。
そして、RIE法やイオンミリング法などにより、各々の膜をパターニングし、複数の磁性部のうち4つの磁性部と接続する、磁性層405、非磁性層202、磁化固着層201、および第3の電極103を形成する。
以上の工程により、第4実施形態に係る磁気記憶素子4が得られる。
磁気記憶素子4では、第3の磁性部303は、磁壁のシフトを行っていない状態において単磁区構造を有する。従って、安定して磁壁のシフト動作を行うために、第3の磁性部303の磁気ビットを複数の磁性部に同時にシフトさせることが好ましい。磁気ビットのシフト動作時において、第1の電流源151は、例えば、第1の電極101および第4の電極104から第2の電極102および第5の電極105に向けて電流を流す。このとき、第3の磁性部303に書き込まれた磁気ビットは、第2の磁性部302と第5の磁性部305の両方にシフトされる。
各磁性部の磁気ビットを読み出す場合は、複数の磁性部から同じ磁化方向の磁気ビットを、第3の磁性部303に同時にシフトさせることが好ましい。
第5実施形態に係る磁気記憶素子5を、図11を用いて説明する。
図11は、第5実施形態に係る磁気記憶素子5の斜視図である。
第5実施形態は第1実施形態と比較して、磁性部が、X軸方向において隣接する複数の他の磁性部と接続されて連続している点で異なる。
本実施形態では、Z軸方向だけでなくX軸方向にも大容量化が可能となる。
まず、図4(a)〜(f)および図5(a)の工程と同様の工程を行い、Z軸方向に延びる複数の磁性部と、それらを接続するX軸方向に延びる磁性部を形成する。
第1実施形態に係る磁気記憶素子の製造工程においては、このあと、基板400上に堆積されたX軸方向に延びる磁性部を除去した。しかし、本実施形態では、X軸方向に延びる磁性部は除去せずに、その次の工程を行う。
次は、図5(c)および(d)と同様にして、複数の磁性部のうち2つの磁性部と接続する、第3の磁性部303、非磁性層202、磁化固着層201、および第3の電極103を形成する。このとき、連続して接続された1組の磁性部のうちいずれかの第3の磁性部303上に、1つの読み出し書き込み部203を形成すればよい。あるいは、連続して接続された1組の磁性部のうち、複数の第3の磁性部303上のそれぞれに、読み出し書き込み部203を形成してもよい。
読み出し動作または書き込み動作を行う場合は、第1の電流源151により、第1の電極101および第2の電極102の少なくとも一方と、第3の電極103と、の間に電流を流すことで、第3の磁性部303に対して磁気ビットの読み出しまたは書き込みを行う。電流の流れる方向と磁化固着層201の磁化方向の関係に応じて第3の磁性部303の磁化方向が制御される点は、第1実施形態と同様である。
図12は、第5実施形態に係る磁気記憶素子5の変形例を表す斜視図である。
図12に表す変形例では、連続して接続された1組の磁性部のうち、1つの第3の磁性部303上に、磁化固着層2011および非磁性層2021を含む読み出し部204が設けられている。そして、他の第3の磁性部303上に、磁化固着層2012および非磁性層2022を含む書き込み部205が設けられている。読み出し部204および書き込み部205は、連続して接続された1組の磁性部に対して、それぞれが複数設けられていてもよい。
読み出し部204には、第3の電極103が接続され、書き込み部205には、第4の電極104が接続されている。
読み出し動作を行う場合は、第1の電流源151により、第2の電極102および第1の電極101の少なくとも一方と、第3の電極103と、の間に電流を流すことで、読み出し部204に接する第3の磁性部303の磁気ビットの読み出しを行う。
書き込み動作を行う場合は、第2の電流源152により、第1の電極101および第2の電極102の少なくとも一方と、第3の電極103と、の間に電流を流すことで、書き込み部205に接する第3の磁性部303に磁気ビットの書き込みを行う。
読み出し動作および書き込み動作の原理については、他の実施形態と同様である。
図12に表したように、第3の電極103に接続される電流源と、第4の電極104に接続される電流源を別々に設けてもよい。あるいは、第3の電極103と第4の電極104の両方に接続される共通の電流源を設けても良い。すなわち、第1の電流源151と第2の電流源152は、一つの共通の電流源であってもよい。
第6実施形態に係る磁気記憶素子6を、図13を用いて説明する。
図13は、第6実施形態に係る磁気記憶素子6の斜視図である。
第6実施形態は第1実施形態と比較して、第4の電極104を、さらに有する点で異なる。第4の電極104は、第3の磁性部303に接続されている。第4の電極104は、読み出し動作および書き込み動作に用いられる
本実施形態において、第3の電極103と第4の電極104は、第1の電流源151に接続されている。また、第1の電極101と第2の電極102は、第2の電流源152に接続されている。
第4の電極104には、例えば、第3の電極103と同様の材料を用いることができる。他の各構成要素の材料に関しては、第1実施形態に係る磁気記憶素子1と同様である。
第4の電極104は、読み出し動作時および書き込み動作時の電流が、第3の磁性部303を流れるように、読み出し書き込み部203と直接接触しない位置に設けられる。
まず、図4(a)〜(c)の工程と同様の工程を行う。
その後、Y軸方向に延びるスペースを埋め込む際に、スペースの最上部を電極材料で埋め込む。
続いて、図4(e)と同様の工程を行い、X軸方向に延びるスペースを埋め込む際に、スペースの最上部を電極材料で埋め込む。
その後、例えば、図5(d)の工程において、磁性膜等を加工して第3の磁性部303、読み出し書き込み部203、および第3の電極103を形成する際に、埋め込みに用いられた最上部の電極材料を、第4の電極104のパターンに形成する。
磁化固着層201の磁化方向と同じ方向の磁気ビットを第3の磁性部303に書き込む場合は、第1の電流源151を用いて、第4の電極104から、第3の電極103に電流を流す。電子は、電流と逆向きに流れるため、この場合、電子は、第3の電極103から第4の電極104に流れる。
第7実施形態に係る磁気メモリ7について図14を用いて説明する。
図14は、第7実施形態に係る磁気メモリ7の模式図である。
磁気メモリ7は、第1実施形態に係る磁気記憶素子1が複数設けられ、例えば、シフトレジスタ型のメモリを構成している。
第3の電極103は、第1のビット線BL1と接続されている。
第1のトランジスタ801のゲートは、第1のワード線WL1に接続されている。第1のトランジスタ801のゲート以外の一方の端子は、第1の電極101に接続され、他方の端子は、第2のビット線BL2に接続されている。
第2のトランジスタ802のゲートは、第2のワード線WL2に接続されている。第2のトランジスタ802のゲート以外の一方の端子は、第2の電極102に接続され、他方の端子は、第3のビット線BL3に接続されている。
第1のセレクタ811と第2のセレクタ812には、抵抗値検出部830が接続されている。抵抗値検出部830は、第1の電極101に接続された第2のビット線BL2および第2の電極102に接続された第3のビット線BL3と、第3の電極103に接続された第1のビット線BL1と、の間の抵抗値の変化を検出可能である。
なお、本実施形態において、磁気記憶素子1を複数有する磁気メモリ7の例を示したが、磁気メモリ7は、第1実施形態に係る磁気記憶素子1に代えて、他の実施形態に係る磁気記憶素子を複数有していてもよい。
第8実施形態に係る磁気メモリ8について図15を用いて説明する。
図15は、第8実施形態に係る磁気メモリ8の模式図である。
磁気メモリ8は、第6実施形態に係る磁気記憶素子6が複数設けられ、例えば、シフトレジスタ型のメモリを構成している。
第3の電極103は、第1のビット線BL1と接続されている。
第4の電極104は、第4のビット線BL4と接続されている。
第1のトランジスタ801のゲートは、第1のワード線WL1に接続されている。第1のトランジスタ801のゲート以外の一方の端子は、第1の電極101に接続され、他方の端子は、第2のビット線BL2に接続されている。
第2のトランジスタ802のゲートは、第2のワード線WL2に接続されている。第2のトランジスタ802のゲート以外の一方の端子は、第2の電極102に接続され、他方の端子は、第3のビット線BL3に接続されている。
第1のセレクタ811と第2のセレクタ812には、抵抗値検出部830が接続されている。抵抗値検出部830は、第3の電極103に接続された第1のビット線BL1と、第4の電極104に接続された第4のビット線BL4と、の間の抵抗値の変化を検出可能である。
第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第1の磁性部と、
前記第1の磁性部と離間して設けられ、前記第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第2の磁性部と、
前記第1の磁性部の前記第1の方向の一端および前記第2の磁性部の前記第1の方向の一端と接続され、前記第1の方向と交差する第2の方向に延びた第3の磁性部と、
前記第3の磁性部に接続された非磁性層と、前記非磁性層に接続された磁化固着層とを含む読み出し書き込み部と、
前記第1の磁性部の、前記第1の方向の他端に接続された第1の電極と、
前記第2の磁性部の、前記第1の方向の他端に接続された第2の電極と、
前記読み出し書き込み部に接続された第3の電極と、
を備えた磁気記憶素子の動作方法であって、
前記第1の電極と、前記第2の電極と、の間に電流を流すことで、前記第1の磁性部の前記磁区と前記第2の磁性部の前記磁区とを移動させる磁気記憶素子の動作方法。
前記第1の磁性部の前記磁区と前記第2の磁性部の前記磁区とを移動させた後に、前記第1の電極および前記第2の電極の少なくとも一方と、前記第3の電極と、の間に電流を流し、前記第3の磁性部の磁化方向を制御する付記1に記載の磁気記憶素子の動作方法。
前記第1の磁性部の前記磁区と前記第2の磁性部の前記磁区とを移動させた後に、前記第1の電極および前記第2の電極の少なくとも一方と、前記第3の電極と、の間に電流を流し、前記第3の磁性部の磁化方向を検出する付記1に記載の磁気記憶素子の動作方法。
第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第1の磁性部と、
前記第1の磁性部と離間して設けられ、前記第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第2の磁性部と、
前記第1の磁性部の前記第1の方向の一端および前記第2の磁性部の前記第1の方向の一端と接続され、前記第1の方向と交差する第2の方向に延びた第3の磁性部と、
前記第3の磁性部に接続された非磁性層と、前記非磁性層に接続された磁化固着層とを含む読み出し書き込み部と、
前記第1の磁性部の、前記第1の方向の他端に接続された第1の電極と、
前記第2の磁性部の、前記第1の方向の他端に接続された第2の電極と、
前記読み出し書き込み部に接続された第3の電極と、
を備えた磁気記憶素子の動作方法であって、
前記第1の電極および前記第2の電極の少なくとも一方と、前記第3の電極と、の間に電流を流し、前記第3の磁性部の磁化方向を制御する磁気記憶素子の動作方法。
前記第3の磁性部の磁化方向を制御した後に、前記第1の電極と、前記第2の電極と、の間に電流を流すことで、前記第1の磁性部の前記磁区と前記第2の磁性部の前記磁区とを移動させる付記4に記載の磁気記憶素子の動作方法。
第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第1の磁性部と、
前記第1の磁性部と離間して設けられ、前記第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第2の磁性部と、
前記第1の磁性部の前記第1の方向の一端および前記第2の磁性部の前記第1の方向の一端と接続され、前記第1の方向と交差する第2の方向に延びた第3の磁性部と、
前記第3の磁性部に接続された非磁性層と、前記非磁性層に接続された磁化固着層とを含む読み出し書き込み部と、
前記第1の磁性部の、前記第1の方向の他端に接続された第1の電極と、
前記第2の磁性部の、前記第1の方向の他端に接続された第2の電極と、
前記読み出し書き込み部に接続された第3の電極と、
を備えた磁気記憶素子の動作方法であって、
前記第1の電極および前記第2の電極の少なくとも一方と、前記第3の電極と、の間に電流を流し、前記第3の磁性部の磁化方向を検出する磁気記憶素子の動作方法。
前記第3の磁性部の磁化方向を検出した後に、前記第1の電極と、前記第2の電極と、の間に電流を流すことで、前記第1の磁性部の前記磁区と前記第2の磁性部の前記磁区とを移動させる付記6に記載の磁気記憶素子の動作方法。
基板上に第1の絶縁層を形成し、
前記第1の絶縁層に第3方向に延びる開口を形成し、
前記基板上、および前記開口が形成された前記第1の絶縁層上に磁性膜を成膜し、
前記磁性膜が成膜された前記第1の絶縁層の前記開口に絶縁材料を埋め込むことで、前記磁性膜の少なくとも一部が内部に埋め込まれた第2の絶縁層を形成し、
前記第2の絶縁層に前記第3方向と交差する前記第2方向に延びる開口を形成することで、前記第3方向において互いに離間した複数の磁性部を形成し、
前記第2の絶縁層の前記開口に絶縁材料を埋め込むことで、複数の磁性部が埋め込まれた第3の絶縁層を形成し、
前記第3の絶縁層上に、前記第2方向および前記第3方向と交差する方向から見た場合に、複数の前記磁性部のうち少なくとも2つの前記磁性部と重なるように磁性層、非磁性層、および磁化固着層を順に形成する磁気記憶素子の製造方法。
下方から順に磁化固着層、非磁性層、および磁性層が形成された基板上に、第1の絶縁層を形成し、
前記第1の絶縁層に、前記磁性層の第2方向の両端が露出するように、前記第2方向と交差する第3方向に延びる開口を形成し、
前記基板上および前記開口が形成された前記絶縁層上に、前記磁性層の前記第2方向の両端と接する磁性膜を成膜し、
前記磁性膜が成膜された前記絶縁層の前記開口に絶縁材料を埋め込むことで、前記磁性膜の少なくとも一部が内部に埋め込まれた第2の絶縁層を形成し、
前記磁性層上の前記第2の絶縁層を残すように、前記第2の絶縁層に前記第2方向に延びる開口を形成することで、前記第3方向において互いに離間した複数の磁性部を形成する磁気記憶素子の製造方法。
前記磁性膜を成膜した後であって前記第2の絶縁層を形成する前に、前記第1の絶縁層の上面および前記第3方向に延びる前記開口の底部に成膜された前記磁性膜を除去する付記8または9に記載の磁気記憶素子の製造方法。
前記第1の絶縁層は、互いにエッチングレートの異方性が異なる2つ以上の膜を交互に積層して形成され、
前記第3方向に延びる前記開口は、RIE法によって形成され、
前記第1の絶縁層の前記開口は、前記第1方向において周期的に、前記第2方向の寸法が狭い部分を有する付記8〜10のいずれか1つに記載の磁気記憶素子の製造方法。
前記磁性膜は、前記第2方向に磁化容易軸を有するように成膜される付記8〜11のいずれか1つに記載の磁気記憶素子の製造方法。
第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第1の磁性部と、
第1の磁性部と離間して設けられ、前記第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第2の磁性部と、
前記第1の磁性部の前記第1の方向の一端および前記第2の磁性部の前記第1の方向の一端と接続され、前記第1の方向と交差する方向に延びている第3の磁性部と、
を含む構造体が、前記第1の方向と交差する方向に複数配列された構造体アレイと、
前記構造体の前記第1の磁性部と、それに隣接する他の前記構造体の前記第2の磁性部と、に接続された第4の磁性部と、
複数の前記構造体のうち、少なくとも1つの前記第3の磁性部上に設けられた読み出し書き込み部と、
前記第4の磁性部と接続されていない前記第1の磁性部の、前記第1の方向の他端に接続された第1の電極と、
前記第4の磁性部と接続されていない前記第2の磁性部の、前記第1の方向の他端に接続された第2の電極と、
前記読み出し書き込み部素子に接続された第3の電極と、
前記第1の電極および前記第2の電極の少なくとも一方と、前記第3の電極と、の間に電流を流す第1の電流源と、
前記第1の電極と前記第2の電極との間に電流を流す第2の電流源と、
を備えた磁気記憶素子。
第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第1の磁性部と、
第1の磁性部と離間して設けられ、前記第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第2の磁性部と、
前記第1の磁性部の前記第1の方向の一端および前記第2の磁性部の前記第1の方向の一端と接続され、前記第1の方向と交差する方向に延びている第3の磁性部と、
を含む構造体が、前記第1の方向と交差する方向に複数配列された構造体アレイと、
前記構造体の前記第1の磁性部と、それに隣接する他の前記構造体の前記第2の磁性部と、に接続された第4の磁性部と、
複数の前記構造体のうち、少なくとも1つの前記第3の磁性部上に設けられた読出し部と、
複数の前記構造体のうち、前記読み出し部が設けられた前記第3の磁性部以外の前記第3の磁性部のうち、少なくとも1つの前記第3の磁性部上に設けられた書き込み部と、
前記第4の磁性部と接続されていない前記第1の磁性部の、前記第1の方向の他端に接続された第1の電極と、
前記第4の磁性部と接続されていない前記第2の磁性部の、前記第1の方向の他端に接続された第2の電極と、
前記読み出し部に接続された第3の電極と、
前記書き込み部に接続された第4の電極と、
前記第1の電極および前記第2の電極の少なくとも一方と、前記第3の電極と、の間に電流を流す第1の電流源と、
前記第1の電極および前記第2の電極の少なくとも一方と、前記第4の電極と、の間に電流を流す第2の電流源と、
前記第1の電極と前記第2の電極との間に電流を流す第3の電流源と、
を備えた磁気記憶素子。
また、各具体例のいずれか2つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
Claims (17)
- 第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第1の磁性部と、
前記第1の磁性部と離間して設けられ、前記第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第2の磁性部と、
前記第1の磁性部の前記第1の方向の一端および前記第2の磁性部の前記第1の方向の一端と接続され、前記第1の方向と交差する第2の方向に磁化容易軸を有する第3の磁性部と、
前記第3の磁性部に接続された非磁性層と、前記非磁性層に接続された磁化固着層と、を含む読み出し書き込み部と、
前記第1の磁性部の、前記第1の方向の他端に接続された第1の電極と、
前記第2の磁性部の、前記第1の方向の他端に接続された第2の電極と、
前記読み出し書き込み部に接続された第3の電極と、
前記第1の電極および前記第2の電極の少なくとも一方と、前記第3の電極と、の間に電流を流す第1の電流源と、
前記第1の電極と前記第2の電極との間に電流を流す第2の電流源と、
を備えた磁気記憶素子。 - 前記第1の方向から見た場合において、前記第3の磁性部の面積は、前記磁化固着層の面積と等しい、あるいは前記磁化固着層の面積より小さい請求項1記載の磁気記憶素子。
- 前記第1の方向から見た場合において、前記第1の磁性部および前記第2の磁性部は、前記磁化固着層と重なっている請求項1または2に記載の磁気記憶素子。
- 前記第1の磁性部および前記第2の磁性部は、前記第1の方向と直交する方向に磁化容易軸を有し、
前記第2の方向は前記第1の方向と直交する方向である請求項1〜3のいずれか1つに記載の磁気記憶素子。 - 前記第3の磁性部の前記第2の方向における寸法が200nm以下である請求項1〜4のいずれか1つに記載の磁気記憶素子。
- 前記第3の磁性部は、単磁区構造を有する請求項1〜5のいずれか1つに記載の磁気記憶素子。
- 前記第1の磁性部および前記第2の磁性部は、コバルト、マンガン、クロム、希土類元素よりなる群から選択された少なくとも一つを含む磁性合金を含む請求項1〜6のいずれか1つに記載の磁気記憶素子。
- 前記第3の磁性部の磁化は、前記第1の磁性部の磁化および前記第2の磁性部の磁化より小さい請求項1〜7のいずれか1つに記載の磁気記憶素子。
- 前記第1の磁性部および前記第2の磁性部は、CVD法もしくはALD法により成膜された請求項1〜8のいずれか1つに記載の磁気記憶素子。
- 前記第3の磁性部は、前記第2の方向に延びている請求項1〜9のいずれか1つに記載の磁気記憶素子。
- 前記第1の磁性部および前記第2の磁性部は、前記第1の方向において、周期的に、前記第2の方向の寸法が狭い部分を有する請求項1〜10のいずれか1つに記載の磁気記憶素子。
- 前記第1の磁性部と前記第3の磁性部との接続面の面積は、前記第1の磁性部の前記第1の方向と直交する面における断面積よりも小さく、
前記第2の磁性部と前記第3の磁性部との接続面の面積は、前記第2の磁性部の前記第1の方向と直交する面における断面積よりも小さい請求項1〜11のいずれか1つに記載の磁気記憶素子。 - 前記第1の磁性部および前記第2の磁性部と離間して設けられ、前記第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第4の磁性部であって、前記第1の方向の一端が前記第3の磁性部に接続された第4の磁性部と、
前記第1の磁性部、前記第2の磁性部、および前記第3の磁性部と離間して設けられ、前記第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第5の磁性部であって、前記第1の方向の一端が前記第3の磁性部に接続された第5の磁性部と、
前記第4の磁性部の、前記第1の方向の他端に接続された第4の電極と、
前記第5の磁性部の、前記第1の方向の他端に接続された第5の電極と、
をさらに備えた請求項1〜12のいずれか1つに記載の磁気記憶素子。 - 第1方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第1の磁性部と、
前記第1の磁性部と離間して設けられ、前記第1の方向に延び、前記第1の方向と交差する方向に磁化容易軸を有し、前記第1の方向に複数の磁区を保持可能である第2の磁性部と、
前記第1の磁性部の前記第1の方向の一端および前記第2の磁性部の前記第1の方向の一端と接続され、前記第1の方向と交差する方向に延びた第3の磁性部と、
前記第3の磁性部に接続された非磁性層と、前記非磁性層に接続された磁化固着層と、を含む読み出し書き込み部と、
前記第1の磁性部の、前記第1の方向の他端に接続された第1の電極と、
前記第2の磁性部の、前記第1の方向の他端に接続された第2の電極と、
前記読み出し書き込み部に接続された第3の電極と、
前記第1の磁性部と前記第2の磁性部の間以外に設けられ、前記第3の磁性部に接続された第4の電極と、
前記第1の電極と、前記第4の電極と、の間に、部前記第1の磁性部の磁化方向の読み出し及び書き込みを行う電流を流す第1の電流源と、
前記第1の電極と前記第2の電極との間に、前記第1の磁性部と前記第2の磁性部の磁区を移動させる電流を流す第2の電流源と、
を備えた磁気記憶素子。 - 前記第4の電極は、前記第1の磁性部の、前記第1の磁性部と前記第3の磁性部との接続部付近、および、前記第2の磁性部の、前記第2の磁性部と前記第3の磁性部との接続部付近の両方に接するように設けられた請求項14記載の磁気記憶素子。
- 複数の、請求項1〜13のいずれか1つに記載の磁気記憶素子と、
各々が、対応する前記第3の電極に接続された、複数の第1のビット線と、
複数の第1のトランジスタであって、各々のゲートが対応する第1のワード線に接続され、各々の前記ゲート以外の一方の端子が、対応する前記第1の電極に接続され、各々の前記ゲート以外の他方の端子が、対応する第2のビット線に接続された、複数の第1のトランジスタと、
複数の第2のトランジスタであって、各々のゲートが対応する第2のワード線に接続され、各々の前記ゲート以外の一方の端子が、対応する前記第2の電極に接続され、各々の前記ゲート以外の他方の端子が、対応する第3のビット線に接続された、複数の第2のトランジスタと、
を備えた磁気メモリ。 - 複数の、請求項14または15に記載の磁気記憶素子と、
各々が、対応する前記第3の電極に接続された、複数の第1のビット線と、
各々が、対応する前記第4の電極に接続された、複数の第4のビット線と、
複数の第1のトランジスタであって、各々のゲートが対応する第1のワード線に接続され、各々の前記ゲート以外の一方の端子が、対応する前記第1の電極に接続され、各々の前記ゲート以外の他方の端子が、対応する第2のビット線に接続された、複数の第1のトランジスタと、
複数の第2のトランジスタであって、各々のゲートが対応する第2のワード線に接続され、各々の前記ゲート以外の一方の端子が、対応する前記第2の電極に接続され、各々の前記ゲート以外の他方の端子が、対応する第3のビット線に接続された、複数の第2のトランジスタと、
を備えた磁気メモリ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170944A JP6193190B2 (ja) | 2014-08-25 | 2014-08-25 | 磁気記憶素子および磁気メモリ |
US14/722,707 US9548093B2 (en) | 2014-08-25 | 2015-05-27 | Magnetic memory element and magnetic memory |
TW104117836A TW201611362A (zh) | 2014-08-25 | 2015-06-02 | 磁性記憶體元件及磁性記憶體 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014170944A JP6193190B2 (ja) | 2014-08-25 | 2014-08-25 | 磁気記憶素子および磁気メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016046442A JP2016046442A (ja) | 2016-04-04 |
JP6193190B2 true JP6193190B2 (ja) | 2017-09-06 |
Family
ID=55348825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014170944A Active JP6193190B2 (ja) | 2014-08-25 | 2014-08-25 | 磁気記憶素子および磁気メモリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US9548093B2 (ja) |
JP (1) | JP6193190B2 (ja) |
TW (1) | TW201611362A (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017162970A (ja) * | 2016-03-09 | 2017-09-14 | 株式会社東芝 | 磁気記憶装置 |
JP7010741B2 (ja) * | 2018-03-19 | 2022-01-26 | キオクシア株式会社 | 磁気記憶装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6834005B1 (en) | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
US6955926B2 (en) | 2004-02-25 | 2005-10-18 | International Business Machines Corporation | Method of fabricating data tracks for use in a magnetic shift register memory device |
JP4817616B2 (ja) | 2004-06-10 | 2011-11-16 | キヤノン株式会社 | 磁気抵抗効果素子及び該磁気抵抗効果素子を用いた記憶装置 |
JP2006269885A (ja) | 2005-03-25 | 2006-10-05 | Sony Corp | スピン注入型磁気抵抗効果素子 |
JP2007073103A (ja) | 2005-09-05 | 2007-03-22 | Sharp Corp | メモリ素子およびメモリ素子のマップアドレス管理方法 |
JP2007095765A (ja) * | 2005-09-27 | 2007-04-12 | Fuji Electric Holdings Co Ltd | 多値記録スピン注入磁化反転素子およびこれを用いた装置 |
JP4799983B2 (ja) * | 2005-09-29 | 2011-10-26 | シャープ株式会社 | 磁気メモリ、磁気メモリの駆動回路、磁気メモリの配線方法、および磁気メモリの駆動方法 |
JP2007123640A (ja) * | 2005-10-28 | 2007-05-17 | Sharp Corp | 磁気メモリ、情報記録/再生方法、情報再生方法、情報記録方法 |
KR100754397B1 (ko) * | 2006-02-22 | 2007-08-31 | 삼성전자주식회사 | 마그네틱 도메인 이동을 이용한 자기메모리 |
KR100829576B1 (ko) * | 2006-11-06 | 2008-05-14 | 삼성전자주식회사 | 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법 |
WO2008068967A1 (ja) | 2006-12-06 | 2008-06-12 | Nec Corporation | 磁気ランダムアクセスメモリ及びその製造方法 |
KR101323719B1 (ko) | 2007-10-12 | 2013-10-30 | 삼성전자주식회사 | 자성층, 자성층의 형성방법, 자성층을 포함하는정보저장장치 및 정보저장장치의 제조방법 |
US8559214B2 (en) | 2008-12-25 | 2013-10-15 | Nec Corporation | Magnetic memory device and magnetic random access memory |
KR20100104044A (ko) * | 2009-03-16 | 2010-09-29 | 삼성전자주식회사 | 정보저장장치 및 그의 동작방법 |
JP5413597B2 (ja) | 2010-03-01 | 2014-02-12 | 新光電気工業株式会社 | 配線基板 |
JP5431400B2 (ja) | 2011-03-28 | 2014-03-05 | 株式会社東芝 | 磁気記憶素子 |
JP5727836B2 (ja) * | 2011-03-30 | 2015-06-03 | 株式会社東芝 | 磁気記憶素子、磁気記憶装置、磁壁移動方法 |
JP5653379B2 (ja) | 2012-03-23 | 2015-01-14 | 株式会社東芝 | 磁気記憶素子、磁気メモリ及び磁気記憶装置 |
JP5576960B2 (ja) | 2013-04-08 | 2014-08-20 | 株式会社東芝 | 磁気記憶素子、磁気記憶装置、および磁気メモリ |
JP6271370B2 (ja) * | 2014-08-25 | 2018-01-31 | 株式会社東芝 | 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法 |
-
2014
- 2014-08-25 JP JP2014170944A patent/JP6193190B2/ja active Active
-
2015
- 2015-05-27 US US14/722,707 patent/US9548093B2/en active Active
- 2015-06-02 TW TW104117836A patent/TW201611362A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
US9548093B2 (en) | 2017-01-17 |
JP2016046442A (ja) | 2016-04-04 |
US20160055892A1 (en) | 2016-02-25 |
TW201611362A (zh) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6290487B1 (ja) | 磁気メモリ | |
US6956766B2 (en) | Magnetic cell and magnetic memory | |
JP4575136B2 (ja) | 磁気記録素子、磁気記録装置、および情報の記録方法 | |
US7018725B2 (en) | Magneto-resistance effect element magneto-resistance effect memory cell, MRAM, and method for performing information write to or read from the magneto-resistance effect memory cell | |
JP4371781B2 (ja) | 磁気セル及び磁気メモリ | |
US8830742B2 (en) | Magnetic memory | |
CN104241286B (zh) | 存储元件、存储装置、制造存储元件的方法及磁头 | |
US8982600B2 (en) | Magnetic memory including magnetic nanowire and write method therein | |
JP2009094104A (ja) | 磁気抵抗素子 | |
JP2004128015A (ja) | 磁気抵抗効果素子および磁気メモリ装置 | |
WO2016182085A1 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
US8625342B2 (en) | Storage element and storage device | |
JP6434103B1 (ja) | 磁気メモリ | |
JP2007305882A (ja) | 記憶素子及びメモリ | |
JP2007201059A (ja) | 磁気素子、磁気記録装置及び書き込み方法 | |
JP6567272B2 (ja) | 磁性多層スタック | |
US9705073B2 (en) | Magnetic memory element and magnetic memory | |
JP2008153527A (ja) | 記憶素子及びメモリ | |
JP5034317B2 (ja) | 記憶素子及びメモリ | |
JP6193190B2 (ja) | 磁気記憶素子および磁気メモリ | |
JP2016111042A (ja) | 磁気記憶素子および磁気メモリ | |
JP2006165265A (ja) | 記憶素子及びメモリ | |
JP2007281334A (ja) | スピン注入磁化反転素子、その製造方法、およびそれを用いた磁気記録装置 | |
JP2006049436A (ja) | 記憶素子及びメモリ | |
JP2010177256A (ja) | 磁気メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170706 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170809 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6193190 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |