JP6271370B2 - 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法 - Google Patents

磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法 Download PDF

Info

Publication number
JP6271370B2
JP6271370B2 JP2014170289A JP2014170289A JP6271370B2 JP 6271370 B2 JP6271370 B2 JP 6271370B2 JP 2014170289 A JP2014170289 A JP 2014170289A JP 2014170289 A JP2014170289 A JP 2014170289A JP 6271370 B2 JP6271370 B2 JP 6271370B2
Authority
JP
Japan
Prior art keywords
magnetic
magnetization
electrode
magnetization fixed
nonmagnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014170289A
Other languages
English (en)
Other versions
JP2016046409A (ja
Inventor
中村　志保
志保 中村
裕三 上口
裕三 上口
大寺　泰章
泰章 大寺
剛 近藤
剛 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014170289A priority Critical patent/JP6271370B2/ja
Priority to TW104126867A priority patent/TW201618099A/zh
Priority to US14/829,080 priority patent/US9515124B2/en
Publication of JP2016046409A publication Critical patent/JP2016046409A/ja
Application granted granted Critical
Publication of JP6271370B2 publication Critical patent/JP6271370B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明の実施形態は、磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法に関する。
メモリの大容量化を実現する方法として、磁壁を用いたスピンシフトレジスト型の磁気メモリが提案されている。このような磁気メモリは、所定の方向に延びる磁性部、読出し部、及び書き込み部を含む。磁気メモリにおいて、磁性部に対して容易に情報の読出し及び書き込みが行える技術の開発が望まれている。
特開２０１２−２０４８０２号公報
本発明が解決しようとする課題は、磁性部に対して容易に読出し及び書き込みができる、磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法を提供することである。
実施形態の磁気メモリは、第１の磁性部と、第１の非磁性部と、第１の磁化固定部と、第２の磁化固定部と、第１の電極と、第２の電極と、第３の電極と、を備える。前記第１の磁性部は、第１の方向に延び、第１の方向に並んだ複数の磁区を保持可能である。前記第１の非磁性部は、前記第１の磁性部の一端に接している。前記第１の磁化固定部は、前記第１の磁性部と離間して前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁性部および前記第１の磁化固定部と離間し、前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁化固定部の磁化方向と異なる方向に磁化している。前記第１の電極は、前記第１の磁性部の他端に接続されている。前記第２の電極は、前記第１の磁化固定部に接続されている。前記第３の電極は、前記第２の磁化固定部に接続されている。前記第１の磁性部と離間し、前記第１の方向に延び、前記第１の方向に並んだ複数の磁区を保持可能な第２の磁性部と、前記第２の磁性部の一端に接する第２の非磁性部と、前記第２の磁性部および前記第２の磁化固定部と離間して前記第２の非磁性部に接し、前記第２の磁化固定部と異なる方向に磁化した第３の磁化固定部と、前記第２の磁性部の他端に接続された第４の電極と、前記第３の磁化固定部に接続された第５の電極と、をさらに備える。前記第２の非磁性部は、前記第１の非磁性部と離間して前記第２の磁化固定部に接する。
別の実施形態の磁気メモリは、第１の磁性部と、第１の非磁性部と、第１の磁化固定部と、第２の磁化固定部と、第１の電極と、第２の電極と、第３の電極と、を備える。前記第１の磁性部は、第１の方向に延び、第１の方向に並んだ複数の磁区を保持可能である。前記第１の非磁性部は、前記第１の磁性部の一端に接している。前記第１の磁化固定部は、前記第１の磁性部と離間して前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁性部および前記第１の磁化固定部と離間し、前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁化固定部の磁化方向と異なる方向に磁化している。前記第１の電極は、前記第１の磁性部の他端に接続されている。前記第２の電極は、前記第１の磁化固定部に接続されている。前記第３の電極は、前記第２の磁化固定部に接続されている。前記第１の磁性部と離間し、前記第１の方向に延び、前記第１の方向に並んだ複数の磁区を保持可能な第２の磁性部と、前記第２の磁性部および前記第２の磁化固定部と離間して前記第１の非磁性部に接し、前記第２の磁化固定部と異なる方向に磁化した第３の磁化固定部と、前記第３の磁化固定部に接続された第４の電極と、前記第２の磁性部の一端に接続された第５の電極と、をさらに備える。前記第２の磁性部の他端は、前記第１の非磁性部に接し、前記第１の方向に直交する面への投影において、前記第１の磁性部の少なくとも一部は、前記第１の磁化固定部と前記第２の磁化固定部との間に位置し、前記第２の磁性部の少なくとも一部は、前記第２の磁化固定部と前記第３の磁化固定部との間に位置する。
別の実施形態の磁気メモリは、第１の磁性部と、第１の非磁性部と、第１の磁化固定部と、第２の磁化固定部と、第１の電極と、第２の電極と、第３の電極と、を備える。前記第１の磁性部は、第１の方向に延び、第１の方向に並んだ複数の磁区を保持可能である。前記第１の非磁性部は、前記第１の磁性部の一端に接している。前記第１の磁化固定部は、前記第１の磁性部と離間して前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁性部および前記第１の磁化固定部と離間し、前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁化固定部の磁化方向と異なる方向に磁化している。前記第１の電極は、前記第１の磁性部の他端に接続されている。前記第２の電極は、前記第１の磁化固定部に接続されている。前記第３の電極は、前記第２の磁化固定部に接続されている。前記第２の磁化固定部と前記第２の電極との間に設けられた、磁性材を含む磁化方向調整部をさらに備える。
別の実施形態の磁気メモリは、第１の磁性部と、第１の非磁性部と、第１の磁化固定部と、第２の磁化固定部と、第１の電極と、第２の電極と、第３の電極と、を備える。前記第１の磁性部は、第１の方向に延び、第１の方向に並んだ複数の磁区を保持可能である。前記第１の非磁性部は、前記第１の磁性部の一端に接している。前記第１の磁化固定部は、前記第１の磁性部と離間して前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁性部および前記第１の磁化固定部と離間し、前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁化固定部の磁化方向と異なる方向に磁化している。前記第１の電極は、前記第１の磁性部の他端に接続されている。前記第２の電極は、前記第１の磁化固定部に接続されている。前記第３の電極は、前記第２の磁化固定部に接続されている。前記第１の非磁性部は、前記第１の磁性部と接する部分に絶縁部を含む。
別の実施形態の磁気メモリは、第１の磁性部と、第１の非磁性部と、第１の磁化固定部と、第２の磁化固定部と、第１の電極と、第２の電極と、第３の電極と、を備える。前記第１の磁性部は、第１の方向に延び、第１の方向に並んだ複数の磁区を保持可能である。前記第１の非磁性部は、前記第１の磁性部の一端に接している。前記第１の磁化固定部は、前記第１の磁性部と離間して前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁性部および前記第１の磁化固定部と離間し、前記第１の非磁性部に接している。前記第２の磁化固定部は、前記第１の磁化固定部の磁化方向と異なる方向に磁化している。前記第１の電極は、前記第１の磁性部の他端に接続されている。前記第２の電極は、前記第１の磁化固定部に接続されている。前記第３の電極は、前記第２の磁化固定部に接続されている。前記第１の電極と、前記第２の電極および前記第３の電極の少なくともいずれか一方と、の間に電流を流す電流源と、前記第２の電極と、前記第３の電極と、の間の電圧を検出する電圧検出部と、をさらに備える。
別の実施形態によれば、上記のいすれか１つに記載の複数の磁気メモリと、各々が前記第１の電極に接続された、複数の第１のビット線と、ゲートが第１のワード線に接続され、前記ゲート以外の一方の端子が、対応する前記第１の電極に接続され、前記ゲート以外の他方の端子が、第２のビット線に接続された、複数の第１のトランジスタと、ゲートが第２のワード線に接続され、前記ゲート以外の一方の端子が、対応する前記第２の電極に接続され、前記ゲート以外の他方の端子が、第３のビット線に接続された、複数の第２のトランジスタと、を備えた磁気メモリ装置が提供される。
別の実施形態によれば、基材に対して第１方向に延びる孔を形成し、前記孔の内壁に膜を堆積させ、前記孔の角部以外の前記膜を除去し、前記孔の内壁および前記角部に残った前記膜の上に磁性材料を堆積させ、前記角部に残った前記膜を、前記角部に残った前記膜の上に堆積された前記磁性材料と共に除去することで、前記第１方向に延びる磁性部を形成し、前記磁性部に接する非磁性部を形成し、前記磁性部と離間して前記非磁性部に接し、互いに離間した第１の磁化固定部および第２の磁化固定部を形成する磁気メモリの製造方法が提供される。
第１実施形態に係る磁気メモリの断面図。 磁気メモリの読み出し動作を説明するための図。 磁気メモリにおける磁壁のシフト動作を説明するための図。 磁気メモリへの書き込み動作を説明するための図。 磁気メモリへの書き込み動作を説明するための図。 第２実施形態に係る磁気メモリの断面図。 第３実施形態に係る磁気メモリの断面図。 第４実施形態に係る磁気メモリの断面図。 第５実施形態に係る磁気メモリの断面図。 第６実施形態に係る磁気メモリの断面図。 第７実施形態に係る磁気メモリの断面図。 第８実施形態に係る磁気メモリの断面図。 磁気メモリ装置の模式図。 磁気メモリ装置の模式図。 磁気メモリ装置の模式回路図。 磁気メモリ装置の模式回路図。 第７実施形態に係る磁気メモリの製造工程を表す工程平面図。 第７実施形態に係る磁気メモリの製造工程を表す工程断面図。 （ａ）第９実施形態に係る磁気メモリの平面図。（ｂ）第９実施形態に係る磁気メモリの断面図。 （ａ）第１０実施形態に係る磁気メモリの平面図。（ｂ）第１０実施形態に係る磁気メモリの断面図。 第１０実施形態に係る磁気メモリの製造工程を表す工程断面図。 第１０実施形態に係る磁気メモリの製造工程を表す工程断面図。
以下に、本発明の各実施形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
一部の図面では、磁性材料を含む構成要素に矢印を付して表し、その磁化方向を例示している。
一部の図面では、磁性部２０に含まれる磁区の一部にのみ矢印を付して、その磁区の磁化方向を例示している。
（第１実施形態）
本実施形態に係る磁気メモリ１００について図１を用いて説明する。
図１は、第１実施形態に係る磁気メモリ１００の断面図である。
磁気メモリ１００は、基板１０の上に設けられている。図１の矢印は磁化方向の一例を表す。基板１０の上には、磁気メモリ１００の他に集積回路が搭載されていても良い。
磁気メモリ１００は、磁性部２０と、書き込み／読出し部３０と、電極（第１の電極）４０と、電極（第２の電極）５０と、電極（第３の電極）５１と、を備える。書き込み／読出し部３０は、非磁性部３１、第１の磁化固定部３２、及び第２の磁化固定部３３を備える。
磁性部２０は、例えば、磁性体を含む細線で構成されている。磁性部２０は、基板１０の表面の法線方向（第１の方向）に延びている。磁性部２０は、第１の方向に並んだ複数の磁区を保持可能である。磁性部２０は一端と他端を有する。磁性部２０の一端は、書き込み／読出し部３０に含まれる非磁性部３１に接している。磁性部２０の他端には電極４０が接続されている。
第１の方向は、例えば、図１に示すＤ１である。
磁性部２０の断面形状として、長方形、正方形、円形、あるいは楕円形などが採用可能である。磁性部２０の断面形状の中央に、非磁性体が埋め込まれていてもよい。磁性部２０の幅は、０．５ｎｍ以上５００ｎｍ以下である。この幅は、第１の方向に直交する方向の寸法に相当する。磁性部２０の第１の方向における長さは、例えば、５０ｎｍ以上１００μｍ以下である。磁性部２０の長さは磁気メモリ１００のデータ容量に依存しうる。
磁性部２０には、コバルト（Ｃｏ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、マンガン（Ｍｎ）、及びクロム（Ｃｒ）から選択される少なくとも１つを含む材料を用いることができる。あるいは、磁性部２０には、これらの材料を組み合わせた合金を用いることができる。あるいは、磁性部２０には、これらの材料を層に含む多層膜を用いることができる。あるいは、磁性部２０には、希土類遷移金属と３ｄ遷移金属との合金からなるＴｂＦｅＣｏ等の希土類−遷移金属アモルファス合金膜を用いることができる。あるいは、磁性部２０には、Ｃｏ／Ｎｉ多層膜、Ｃｏ／Ｐｄ多層膜等の多層膜を用いることができる。あるいは、磁性部２０には、ＦｅＰｔ、ＣｏＰｔ、ＦｅＰｄ等の規則合金を用いることができる。
磁性部２０に、より高密度に、より安定して磁区を保持させるために、磁性部２０の磁化方向は、第１の方向に直交する方向であることが好ましい。上述した材料を用いることで、第１の方向と直交する方向を磁化容易軸とする、垂直磁気異方性を有する磁性部２０を形成することが可能である。磁性部２０が、第１の方向と直交する方向に磁化容易軸を有することで、磁性部２０を、第１の方向と直交する方向に磁化させることが容易となる。
このような材料の選択以外に、磁歪を用いること、又は磁性部２０の結晶方位を揃えることで、磁性部２０の磁化容易軸を、第１の方向と直交する方向に向かせることができる。あるいは、磁歪や結晶方位の制御と、上述した材料の適用と、を組み合わせて行ってもよい。磁性部２０の磁化方向は、第１の方向に直交する所定の面の各点で、第１の方向に直交する方向において異なる方向を向いていてもよい。
非磁性部３１は、基板１０の表面に対して平行な面を有している。このため、非磁性部３１は基板１０の表面に対して平行な方向に寸法を広げることができ、磁性部２０との位置あわせが容易となる。非磁性部３１の基板１０の表面に対して平行な方向における寸法は、例えば０．６ｎｍ以上２０μｍ以下である。非磁性部３１には、銅、アルミニウム、銀、またはシリコンを用いることができる。あるいは、非磁性部３１には、これらの材料の少なくとも１つを含む合金を用いることができる。あるいは、非磁性部３１には、グラフェンを含むグラファイトを用いることができる。非磁性部３１の膜厚は、例えば、０．１ｎｍ以上５０ｎｍ以下である。
非磁性部３１に接して、第１の磁化固定部３２及び第２の磁化固定部３３が設けられている。非磁性部２０は、第１の磁化固定部３２と磁性部２０の間、および第２の磁化固定部３３と磁性部２０の間に設けられている。すなわち、非磁性部３１に対して、第１の磁化固定部３２及び第２の磁化固定部３３と、磁性部２０と、は、互いに反対の側に設けられている。このような構成によれば、磁性部２０と、磁化固定部３２および３３と、をより高密度に設けることが可能となる。
第１の磁化固定部３２及び第２の磁化固定部３３は、互いに離間して設けられている。第１の磁化固定部３２及び第２の磁化固定部３３は、基板１０の表面に対して平行な面を有する。第１の磁化固定部３２及び第２の磁化固定部３３の膜厚は、例えば０．４ｎｍ以上１００ｎｍ以下である。
第１の磁化固定部３２の磁化方向は、第２の磁化固定部３３の磁化方向と異なる。第１の磁化固定部３２の磁化方向と、第２の磁化固定部３３の磁化方向と、は、後述する磁性部２０への磁化方向の書き込み、および磁性部２０の磁化方向の読出しが可能な程度に異なっていればよい。好ましくは、第１の磁化固定部３２の磁化方向と第２の磁化固定部３３の磁化方向とは、互いに反対の方向である。本願の実施形態の説明では、このような２つの方向が互いに反対の方向を向いている状態を反平行と称する。第１の磁化固定部３２の磁化方向及び第２の磁化固定部３３の磁化方向は、基板１０の表面に対して平行な面内の方向であることが好ましい。第１の磁化固定部３２及び第２の磁化固定部３３は、第１の磁化固定部３２の磁化方向と第２の磁化固定部３３の磁化方向とが、磁性部２０の磁化容易軸方向に対して平行となるように、磁化していることが望ましい。第１の磁化固定部３２と、第２の磁化固定部３３と、は、磁性部２０に対する書き込み動作をより安定させるために、磁性部２０に対して線対称に設けられていることが好ましい。
第１の磁化固定部３２および第２の磁化固定部３３には、Ｃｏ、Ｆｅ、Ｎｉ、Ｍｎ、及びＣｒから選択される少なくとも１つを含む材料を用いることができる。あるいは、第１の磁化固定部３２および第２の磁化固定部３３には、これらの材料を組み合わせた合金を用いることもできる。第１の磁化固定部３２および第２の磁化固定部３３には、ＣｏＦｅＭｎＳｉ、ＣｏＦｅＭｎＧｅ、あるいはＣｏＦｅＳｉ、もしくはＣｏＦｅＧｅのようなホイスラー合金を用いることができる。ホイスラー合金を用いることで、書き込みおよび読出しの効率を上げることができる。
第１の磁化固定部３２の磁化方向と、第２の磁化固定部３３の磁化方向と、を反平行の状態にする方法として、以下の方法が挙げられる。１つ目は、第１の磁化固定部３２の材料と、第２の磁化固定部３３の材料と、を異ならせる方法である。２つ目は、イオンを第１の磁化固定部３２もしくは第２の磁化固定部３３の少なくとも一方に照射する方法である。このような方法によれば、第１の磁化固定部３２および第２の磁化固定部３３の少なくとも一方の磁気異方性が変化し、互いに異なる保磁力を有する第１の磁化固定部３２と第２の磁化固定部３３とを作製することができる。
第１の磁化固定部３２には、電極５０が接続されている。第２の磁化固定部３３には、電極５１が接続されている。電極５０および５１は、磁気メモリ１００への書き込みおよび読出しを行う際、および磁性部２０の磁壁を移動させる際に、電流を流すために用いられる。
磁性部２０と、非磁性部３１と、第１の磁化固定部３２および第２の磁化固定部３３と、は、絶縁部６０により囲まれている。絶縁部６０には、酸化アルミニウムや酸化シリコン等の酸化物、窒化シリコン等の窒化物、あるいは絶縁性ポリマーを用いることができる。
次に磁気メモリ１００の動作について説明する。図２〜図５は磁気メモリ１００の動作を説明するための図である。
図２（ａ）および（ｂ）は、磁気メモリ１００の読み出し動作を説明するための図である。電極４０と電極５０との間に読出し電流Ｉｒｅａｄを流し、電流Ｉｒｅａｄを流した際の電極５０と電極５１との間に生じる電圧により、磁性部の非磁性部３１に接した領域における磁化方向を読み出す。
図２（ａ）に表す状態と、図２（ｂ）に表す状態と、では、電極５０と電極５１との間に生じる電圧が異なる。すなわち、第１の磁化固定部３２の磁化方向と、磁性部２０の非磁性部３１に接した領域における磁化方向とが異なる場合と、第１の磁化固定部３２の磁化方向と、磁性部２０の非磁性部３１に接した領域における磁化方向とが同じ場合とで、電極５０と電極５１との間に生じる電圧が異なる。従って、電極５０と電極５１との間の電圧を検出することで、非磁性部３１に接した領域における磁化方向を読み出すことができる。
図２（ａ）に表す状態で電極５０と電極５１との間に生じる電圧と、図２（ｂ）に表す状態で電極５０と電極５１との間に生じる電圧と、の差をより大きくするためには、第１の磁化固定部３２の磁化方向と第２の磁化固定部３３の磁化方向とが反平行であることが望ましい。図２（ａ）に表す状態で電極５０と電極５１との間に生じる電圧と、図２（ｂ）に表す状態で電極５０と電極５１との間に生じる電圧と、の差が大きくなれば、非磁性部３１に接した領域における磁化方向を読み出すことが、より容易となる。
電流による発熱等で、スピン起電力が生じ、電圧出力は前述のものからバイアスがかかる場合がある。この場合においても、予め発熱を考慮した判定基準を用いて電圧出力の大きさを判定することで、磁性部の非磁性部３１に接した領域における磁化方向を判定することが可能である。
図２では、電流Ｉｒｅａｄを、電極４０と電極５０との間に流す場合について説明しているが、電流Ｉｒｅａｄを電極４０と電極５１との間に流して、電極５０と電極５１との間の電圧を検出してもよい。
図３は、磁気メモリ１００における磁壁のシフト動作を説明するための図である。
１ビット（１つの磁区の磁化情報）を読み出したのち、磁壁をシフトさせる。磁壁のシフトは、図３のように、電極４０と、電極５０および電極５１の少なくとも一方と、の間に、シフト電流Ｉｓｈｉｆｔを流すことで行う。Ｉｓｈｉｆｔの絶対値は、読み出し電流Ｉｒｅａｄの絶対値よりも大きい。シフト電流は、ビット（磁壁）が非磁性部へ向かって移動する方向に流す。ビットのシフト動作とビットの読出し動作とを繰り返すことで、磁気メモリ１００からデータを順次読み出していく。
図４は、磁気メモリ１００への書き込み動作を説明するための図である。電極５０と電極５１との間に電流を流し、磁性部２０の非磁性部３１に接した領域の磁化方向を、電流Ｉｗｒｉｔｅの流れる方向に対応した方向に制御する。磁性部２０に書き込まれる磁化の方向は、書き込み電流の向きによって決まる。書き込まれる磁化は、書き込み電流の向きとは逆向きの電子流Ｉｅが流れ出る第１の磁化固定部３２又は第２の磁化固定部３３の磁化のいずれかに揃う。非磁性部３１を介してそれぞれの磁化固定部から磁性部２０へスピントランスファトルクを伝搬させることで書き込みが行われる。
磁気メモリ１００に、１ビットに相当する磁区の磁化方向の制御（書き込み）を行った後、電極５０および電極５１の少なくとも一方と、電極４０と、の間にシフト電流Ｉｓｈｉｆｔを流す。シフト電流Ｉｓｈｉｆｔにより、磁性部２０内の磁壁（磁区）を１ビットに相当する距離だけシフトさせる。書き込み時のシフト電流の向きは、読出し時のシフト電流の向きとは逆である。すなわち、シフト電流を、ビット（磁壁）が電極４０へ向かって移動する方向に流す。ビットのシフト動作とビットへの書き込み動作とを繰り返すことで、磁気メモリ１００に順次データを書き込んでいく。
図５は磁気メモリ１００への他の書き込み方法を説明するための図である。この書き込み方法においては、書き込みと同時に磁壁のシフトも行うことができる。書き込みたい磁化方向を有する磁化固定部に接した電極から、電極４０へ電子流を流すことで、磁性部２０の非磁性部３１に接した部分の磁化を、電子流Ｉｅが流れ出る第１の磁化固定部３２又は第２の磁化固定部３３の磁化のいずれかに揃えることができる。この方法では、Ｉｗｒｉｔｅを、Ｉｓｈｉｆｔよりも大きく設定することで、書き込みと同時に磁壁のシフトを行うことが可能となる。
上述した、書き込みや読み込み、磁壁のシフトなどの動作は、後述する電流源回路および電圧検出部を用いて行われる。
上述した通り、本実施形態では、非磁性部３１を介して、第１の方向に延びる磁性部２０に対して直接的に磁化情報の書き込みおよび読出しを行っている。従って、第１の方向に延びる磁性部の一端に磁性細線を接続し、その磁性細線に２つの磁化固定部を設け、磁性細線と磁性部の間で磁壁を移動させる形態に比べて、磁性部２０に対する磁化情報の読み書きをより容易に行うことが可能となる。
（第２実施形態）
第２実施形態に係る磁気メモリ２００について図６を用いて説明する。
図６は、第２実施形態に係る磁気メモリ２００の断面図である。
磁気メモリ２００は、磁性部２０と、第１の磁化固定部３２及び第２の磁化固定部３３と、が、非磁性部３１に対して、同じ側に設けられている点で、磁気メモリ１００と異なる。
本実施形態においても、第１実施形態と同様に、容易に磁性部２０に対して磁区の磁化方向の読出しおよび書き込みを行うことが可能となる。
図６に表した形態以外にも、第１の磁化固定部３２および第２の磁化固定部３３は、例えば、非磁性部３１の側方に、非磁性部３１に接して設けられても良い。この場合、非磁性部３１の側部の一端に第１の磁化固定部３２が接して設けられ、他端に第２の磁化固定部３３が接して設けられる。
（第３実施形態）
第３実施形態に係る磁気メモリ３００について図７を用いて説明する。
図７は、第３実施形態に係る磁気メモリ３００の断面図である。
磁気メモリ３００は、第１の磁化固定部３２と電極５０との間に第１の反強磁性部７０が設けられ、第２の磁化固定部３３と電極５１との間に第２の反強磁性部７１が設けられている点で磁気メモリ１００と異なる。本実施形態では、例えば、第１の反強磁性部７０のネール温度と、第２の反強磁性部７１のネール温度と、を異ならせることで、第１の磁化固定部３２の磁化と第２の磁化固定部３３の磁化とを反平行の状態にできる。
（第４実施形態）
第４実施形態に係る磁気メモリ４００について図８を用いて説明する。
図８は、第４実施形態に係る磁気メモリ４００の断面図である。
磁気メモリ４００は、第２の磁化固定部３３と第２の反強磁性部７１との間に、Ｒｕ等の非磁性体からなる非磁性部７２と、第４の磁化固定部７３と、を備える点で、磁気メモリ３００と異なる。
非磁性部（第３の非磁性部）７２は、第２の磁化固定部３３が、非磁性部（第１の非磁性部）３１との間に位置するように設けられている。第４の磁化固定部７３は、非磁性部７２が、第２の磁化固定部３３との間に位置するように設けられている。第２の反強磁性部７１は、第４の磁化固定部７３が、非磁性部７２との間に位置するように設けられている。
本実施形態では、第４の磁化固定部７３との交換相互作用により、第２の磁化固定部３３の磁化方向を、第１の磁化固定部３２の磁化方向と反平行の状態にできる。
（第５実施形態）
第５実施形態に係る磁気メモリ５００について図９を用いて説明する。
図９は、第５実施形態に係る磁気メモリ５００の断面図である。
磁気メモリ５００は、第１の磁化固定部３２と電極５０との間に設けられた第１の磁化方向調整部７４ａと、第２の磁化固定部３３と電極５１との間に設けられた第２の磁化方向調整部７４ｂと、を備える点で、磁気メモリ１００と異なる。
第１の磁化方向調整部７４ａと第２の磁化方向調整部７４ｂは、スピン偏極方向と、磁化方向と、の組み合わせが調整された磁性材料を含む。例えば、第１および第２の磁化方向調整部には、希土類−３ｄ遷移金属アモルファス合金を用いる。第１の磁化方向調整部７４ａには、Ｆｅ、Ｃｏ、Ｎｉのような３ｄ遷移金属リッチの希土類−遷移金属を用い、第２の磁化方向調整部７４ｂには、Ｆｅ、Ｃｏ、Ｎｉのような３ｄ遷移金属リッチの希土類−遷移金属を用いる。あるいは、第２の磁化方向調整部７４ｂは、酸素などの添加元素により希土類の磁気モーメントを弱める。第１および第２の磁化固定部及び、第１および第２の磁化方向調整部へ外部磁場を印加することで、第１の磁化固定部３２及び第２の磁化固定部３３の磁化を反平行の状態にできる。
（第６実施形態）
第６実施形態に係る磁気メモリ６００について図１０を用いて説明する。
図１０は、第６実施形態に係る磁気メモリ６００の断面図である。
磁気メモリ６００は、非磁性部３１が、絶縁層７５ａ、７５ｂ、および７５ｃを含んでいる点で、磁気メモリ１００と異なる。非磁性部３１は、銅（Ｃｕ）などを含む金属の非磁性部３１ｃと、酸化マグネシウムや酸化アルミニウムなどからなる絶縁層（バリア層）と、を含む。絶縁層７５ａは、非磁性部３１ｃと、磁性部２０と、の間に設けられている。絶縁層７５ｂは、非磁性部３１ｃと、第１の磁化固定部３２と、の間に設けられている。絶縁層７５ｃは、非磁性部３１ｃと、第２の磁化固定部３３と、の間に設けられている。非磁性部３１は、絶縁層７５ａ、７５ｂ、および７５ｃのすべてを含んでいる必要はなく、非磁性部３１は、絶縁層７５ａ、７５ｂ、および７５ｃのうち少なくとも１つを含んでいればよい。非磁性部３１が、絶縁層７５ａ、７５ｂ、および７５ｃのうち少なくとも１つを含んでいることで、信号読出し時の出力電圧を大きくすることができる。
なお、非磁性部３１が、非磁性部３１ｃと磁性部２０との境界部分にバリア層を含んでいる場合は、磁性部２０への書き込みを容易とするために、電極４０と、電極５０及び５１の少なくとも一方と、の間に電流Ｉｗｒｉｔｅを流すことで、磁性部２０へ情報を書き込むことが好ましい。
（第７実施形態）
第７実施形態に係る磁気メモリ７００について図１１を用いて説明する。
図１１は、第７実施形態に係る磁気メモリ７００の断面図である。
磁気メモリ７００は、磁性部２０ａと、非磁性部３１ａと、第１の磁化固定部３２と、第２の磁化固定部３３と、電極４０ａと、電極５０と、電極５１と、を備える。磁気メモリ７００は、磁性部（第２の磁性部）２０ｂと、非磁性部（第２の非磁性部）３１ｂと、第３の磁化固定部３４と、電極（第４の電極）４０ｂと、電極（第５の電極）５２と、をさらに備える。書き込み／読出し部３０ｂは、非磁性部３１ｂと、第２の磁化固定部３３と、第３の磁化固定部３４と、により構成されている。第３の磁化固定部３４の磁化方向は、第２の磁化固定部３３の磁化方向と異なる。好ましくは、第３の磁化固定部３４の磁化方向は、第２の磁化固定部３３の磁化方向と反対の方向である。非磁性部３１ａと非磁性部３１ｂとは、互いに離間して、第２の磁化固定部３３に接して設けられている。換言すると、非磁性部３１ａと非磁性部３１ｂとは、第２の磁化固定部３３を共有している。
第１の磁化固定部３２〜第３の磁化固定部３４に隣接して、第３実施形態および第４実施形態で説明したように、反強磁性層や非磁性層、他の磁化固定部が設けられていてもよい。非磁性部３１ａおよび３１ｂは、第６実施形態で説明したように、バリア層を含んでいてもよい。
このような構成によれば、１つの磁性部に対して必要な磁化固定部の数を減らすことが可能となり、磁気メモリの集積度を向上させることが可能となる。
また、各磁性部２０に対応させて非磁性部３１を分離することで、非磁性部３１に蓄積されたスピン偏極電子の拡散を防ぐことができる。このため、読出し時には出力を向上させ、書き込み時には書き込み電流を低減させることが可能となる。
（第８実施形態）
第８実施形態に係る磁気メモリ８００について図１２を用いて説明する。
図１２は、第８実施形態に係る磁気メモリ８００の断面図である。
磁気メモリ８００は、複数の磁性部および複数の磁化固定部に対して、共通の非磁性部３１が設けられている点で磁気メモリ７００と異なる。
本実施形態では、第１の方向に直交する面へ投影した際に、磁性部２０ａの少なくとも一部は、第１の磁化固定部３２と第２の磁化固定部３３との間に位置し、磁性部２０ｂの少なくとも一部は、第２の磁化固定部３３と第３の磁化固定部３４との間に位置している。
本実施形態によれば、非磁性部を、各磁性部に対応させて分離する必要がないため、作製が容易となる。
図１３および図１４は、磁気メモリ７００をアレイ状に配列するための構造例を表している。図を理解しやすくするめに、一部の電極は省略して図示している。
磁気メモリ７００を複数接続する場合は、図１３に表すような共通電極４０を設け、各々の磁性部２０を共通電極４０に接続することができる。電極５０および５１は、それぞれ２つの選択トランジスタを介して電流源回路もしくは電圧検出部へ接続されている。それぞれの選択トランジスタのゲート電極は、ワード線に接続されている。
共通電極４０に代えて、図１４に表すように、各々の電極４０を、対応するビット線ＢＬに接続してもよい。図１４では、電極５０および５１は、それぞれ１つの選択トランジスタを介して電流源回路もしくは電圧検出部へ接続されている。それぞれの選択トランジスタのゲート電極はワード線に接続されている。
以降の説明では、複数の磁気メモリを備えた装置を磁気メモリ装置と称する。
図１５は、複数の磁気メモリ７００を備えた磁気メモリ装置１の回路図を例示したものである。
図１５の回路構成は、電極４０をビット線で繋げた図１４の磁気メモリに対応する。
磁気メモリ装置１は、磁気メモリ６００と、第１のトランジスタ８１と、第２のトランジスタ８２と、第１のセレクタ９０と、第２のセレクタ９１と、電流源回路９２と、電圧検出部９３と、を備える。
第１のセレクタ９０は、第１ビット線ＢＬ１、第１ワード線ＷＬ１、および第２ワード線ＷＬ２と接続されている。第２のセレクタ９１は、第２ビット線ＢＬ２および第３ビット線ＢＬ３と接続されている。
磁性部２０の一端（電極４０）は、第１のビット線ＢＬ１と接続されている。
第１のトランジスタ８１のゲートは、第１のワード線ＷＬ１に接続されている。第１のトランジスタ８１のゲート以外の一方の端子は、第１の磁化固定部３２に接続され、他方の端子は、第２のビット線ＢＬ２に接続されている。
第２のトランジスタ８２のゲートは、第２のワード線ＷＬ２に接続されている。第２のトランジスタ８２のゲート以外の一方の端子は、第２の磁化固定部３３に接続され、他方の端子は、第３のビット線ＢＬ３に接続されている。
第１のセレクタ９０と第２のセレクタ９１には、電流源としての電流源回路９２が接続されている。電流源回路９２は、第１の磁化固定部３２および第２の磁化固定部３３の少なくとも一方と、磁性部２０と、の間に電流を流すことができる。
第２のセレクタ９１には電圧検出部９３が接続されている。電圧検出部９３は、第１の磁化固定部３２に接続された第２のビット線ＢＬ２と、第２の磁化固定部３３に接続された第３のビット線ＢＬ３と、の間に生じた電圧を検出することができる。
図１６は、複数の磁気メモリ７００を備えた磁気メモリ装置２の回路図を例示したものである。
図１６の回路構成は、電極４０をビット線で繋げた図１３の磁気メモリに対応する。
磁気メモリ装置２は、磁気メモリ装置１と比較して、さらに第３のトランジスタ８３と、第４のトランジスタ８４と、第３のワード線ＷＬ３と、第４のワード線ＷＬ４と、を備える。
第３のワード線ＷＬ３および第４のワード線ＷＬ４は、第２のセレクタ９１に接続されている。
第３のトランジスタ８３のゲートは、第３のワード線ＷＬ３に接続されている。第３のトランジスタ８３のゲート以外の一方の端子は、第１の磁化固定部３２に接続され、他方の端子は、第１のトランジスタ８１のゲート以外の一方の端子と接続されている。第３のトランジスタ８３は、第１のトランジスタ８１を介して第３のビット線ＢＬ３に接続されている。
第４のトランジスタ８４のゲートは、第４のワード線ＷＬ４に接続されている。第４のトランジスタ８４のゲート以外の一方の端子は、第３のビット線ＢＬ３と接続され、他方の端子は、第２のトランジスタ８２のゲート以外の一方の端子と接続されている。第４のトランジスタ８４は、第２のトランジスタ８２を介して第２の磁化固定部３３に接続されている。
図１７および図１８を用いて磁気メモリ７００の製造方法について説明する。
図１７は、磁気メモリ７００の製造工程を表す工程平面図である。
図１８は、磁気メモリ７００の製造工程を表す工程断面図である。
図１８は、図１７（ｄ）のＡ−Ａ´断面における、図１７（ｄ）以降の工程を表している。
陽極酸化によって、基材としてのアルミニウムなどの金属製の基板５０１に孔を形成する。このとき、例えば、平面視において正方形の孔を作成する。基板５０１にアルミニウムを用いた場合は、陽極酸化により酸化アルミニウム（ＡｌＯｘ）の基板５０１ａが形成される。形成された孔の側壁に、ポリマー５０２を成膜する（図１７（ａ））。孔の形状は、他の多角形、例えば、長方形や三角形、六角形でもよい。孔は、角部を有していれば、正確に多角形である必要は無い。後述する反応性イオンエッチングにより、角部に膜を残して他の部分を除去できる材料であれば、ポリマー以外の他の膜を堆積させてもよい。
ＲＩＥ法により、孔の角部以外に堆積したポリマーを除去する（図１７（ｂ））。この角部に残ったポリマー５０２ａは、後に、角部に堆積した磁性材料を除去するためのマスクとして機能する。
ＣＶＤ法によって、Ｃｏを含む膜とＮｉを含む膜との多層膜を有する磁性体を、孔の内壁および角部に残ったポリマーの上に堆積させる。このとき、堆積された磁性体は、内壁に対して垂直な方向に磁化容易軸を有する。孔の角部に残ったポリマーを、角部に残ったポリマーの上に堆積した磁性体と共に除去（リフトオフ）することで、孔の角部に堆積していた磁性体を除去する（図１７（ｃ））。こうすることで、孔の中に、互いに離間し、第１方向に延びる磁性部２０を形成することができる。孔の中に磁性体を形成する際に、ＣＶＤ法に代えてＡＬＤ法を用いてもよい。
孔の角部および中心部を、非磁性体５０３で充填する（図１７（ｄ））。非磁性体５０３は、例えば酸化アルミニウムであり、ＡＬＤ法を用いて堆積される。
酸化アルミニウムが堆積した基材の両面をエッチングして平坦にすることで、磁性部２０の一部を露出させる。基材の一方の面に、Ｃｕ膜を成膜する。Ｃｕ膜の上にレジストを塗布して電子線描画を行い、マスク形成を行う。マスクを用いてイオンミリングによりＣｕ膜を加工することで、非磁性部３１を形成する。非磁性部３１と同等の厚さをもつ酸化アルミニウム膜を成膜する。マスクを除去することで、絶縁体に囲まれた非磁性部３１が形成される（図１８（ａ））。
露出した表面にレジストを塗布して、電子線描画によって表面の一部にマスクを形成する。露出した表面及びマスク上に、ＣｏＦｅ膜、Ｒｕ膜、ＣｏＦｅ膜、およびＩｒＭｎ膜を、この順に成膜する。マスクを除去することで、第１の磁化固定部３２、非磁性部７６ａ、磁化固定部７７ａ、反強磁性部７８ａ、第２の磁化固定部３４、非磁性部７６ｂ、磁化固定部７７ｂ、および反強磁性部７８ｂが形成される。（図１８（ｂ））。
露出した表面に再度レジストを塗布し、電子線描画によって表面の一部にマスクを形成する。露出した表面及びマスク上に、ＣｏＦｅ膜およびＩｒＭｎ膜をこの順に成膜をする。マスクを除去することで、第２の磁化固定部３３および反強磁性部７８ｃが形成される。各々の磁化固定部の間を絶縁体で埋め込む。各々の磁化固定部の上に、電極５０〜５２をリフトオフ法で形成する（図１８（ｃ））。
そして、基材の加工されていない側の磁性部に接するように、例えばＣｒ層とＡｕ層を含む電極を形成する。
選択トランジスタと配線が設けられた基板を用意し、これを磁化固定部の電極が形成されている面に接合する。このとき、各配線に対応する各電極が接続されるように、基板の張り合わせを行う。
このようにして、磁気メモリ７００を作製する。
（第９実施形態）
第９実施形態に係る磁気メモリ９００について図１９を用いて説明する。
図１９（ａ）は、第９実施形態に係る磁気メモリ９００の平面図である。
図１９（ｂ）は、第９実施形態に係る磁気メモリ９００の断面図である。
図１９（ｂ）は、図１９（ａ）の、Ｂ−Ｂ´断面図である。
磁気メモリ９００は、主に、磁性部２０が中空部を有し、第１の方向において幅（第１の方向に直交する方向における一方の端部から他方の端部までの寸法）が狭い部分を有する点で、磁気メモリ１００と異なる。
図１９（ｂ）が表すように、磁性部２０は、第１の方向において、幅が第１の値Ｘである部分ＦＶの間に、幅が第２の値Ｙである部分ＳＶを有する。第２の値Ｙは、第１の値Ｘよりも小さい。磁性部２０は、第１の方向において、部分ＳＶを周期的に有している。
磁性部２０は、中空部を有する柱状の部材である。当該中空部には、非磁性の絶縁材料が充填され、絶縁部６１が設けられている。あるいは、当該中空部は、真空であってもよい。磁性部２０は、絶縁部６０に形成されたホールの内壁に、磁性膜を堆積させることで形成される。堆積された磁性膜は、第１の方向に垂直な方向であってホールの内壁から中心に向かう方向に磁化容易軸を有することが好ましい。
図１９（ａ）が表すように、磁性部２０は、平面視において、環状である。非磁性部３１は、磁性部２０の端部において、磁性部２０の環の一部と接して設けられている。
第１の磁化固定部３２と第２の磁化固定部３３は、磁性部２０の非磁性部３１に接している部分に対して、第１の方向に垂直な方向であってホールの内壁から中心に向かう方向にスピントルクを与えるように、磁化していることが好ましい。
なお、本実施形態では、非磁性部３１、第１の磁化固定部３２、および第２の磁化固定部３３が、磁性部２０の上側（磁性部２０に対して第１の方向の側）に設けられている。
部分ＳＶの外周の長さは、部分ＦＶの外周の長さより短い。このため、磁壁は、部分ＳＶにおいて、磁壁部分ＦＶに比べてより低いエネルギーで存在することが出来る。そのため、磁壁のシフト量にばらつきが在る場合でも、磁壁は、部分ＳＶに安定してとどまることになる。磁壁が磁性部２０の径の小さい部分に安定して存在することで、磁区を保持している領域も安定するため、磁壁のシフトエラーによる動作不良を抑制することが出来る。
本実施形態では、磁性部２０は、部分ＳＶにおいて、非磁性部３１と接するように設けられている。磁性部２０が、部分ＳＶにおいて非磁性部３１と接していることで、部分ＳＶ同士の間隔をより均等にすることができる。このため、非磁性部３１により磁性部２０に書き込まれた磁化を、安定して磁性部２０の他の部分へシフトさせることが可能となる。
（第１０実施形態）
第１０実施形態に係る磁気メモリ１０００について図２０を用いて説明する。
図２０（ａ）は、第１０実施形態に係る磁気メモリ１０００の平面図である。
図２０（ｂ）は、第１０実施形態に係る磁気メモリ１０００の断面図である。
図２０（ｂ）は、図２０（ａ）のＣ−Ｃ´断面図である。
磁気メモリ１０００は、磁性部２０が、部分ＦＶにおいて、非磁性部３１と接している点で、磁気メモリ９００と異なる。
本実施形態では、磁性部２０は、部分ＦＶにおいて、非磁性部３１と接するように設けられている。磁性部２０が、部分ＦＶにおいて非磁性部３１と接していることで、より低いエネルギーで磁性部２０の非磁性部３１に接した領域の磁化方向を制御することが可能となる。
周期的に異なる幅を有する磁性部２０を作製する方法を図２１を用いて説明する。
図２１は、第１０実施形態に係る磁気メモリの製造工程を表す工程断面図である。
まず、例えば基材としてのアルミニウムの基板４０１を用意する（図２１（ａ））。
次に、基板４０１に対して陽極酸化を施し、ホールの配列が形成された酸化物（酸化アルミニウム）４０２を作製する（図２１（ｂ））。
基板４０１がアルミニウムである場合は、硫酸、シュウ酸、リン酸のいずれか若しくはこれらの混合物を電解液として用いることができる。特に、硫酸は、ホールのピッチをより狭くすることが可能であり、トランジスタへの影響が少ない低電圧での処理が可能であるため、電解液として望ましい。ホールのピッチは、電解液の種類と反応起点の形成位置でおおよその値が決まる。ホールの幅は、陽極酸化時に基板４０１に印加される電圧でおおよその値が決まる。ホールの長さは、陽極酸化の処理時間でおおよその値が決まる。例えば、電解液として硫酸０．３ｍｏｌ／Ｌを使用し、３５℃で２５Ｖの電圧（第１の電圧値）を２２５分間印加して陽極酸化処理を行うと、ホールの幅が３０ｎｍ、ホールの長さが１５μｍのホールの配列が形成される。
ここで、２５Ｖより高い、３０Ｖ程度の電圧（第２の電圧値）を周期的に印加すると、高い電圧が印加されている間は、陽極酸化が深さ方向に速く進むため、第２の方向における幅が小さい部分が形成される（この際低温の方が望ましい）。つまり３０Ｖ程度の電圧を周期的に導入すると、約３０Ｖの電圧が印加されていた部分では、第２の方向における幅が小さくなるため、周期的にくびれた構造を有するホールが作製される。
一例として、陽極酸化において、電圧２５Ｖの電圧を基板４０１に印加している際に、２４秒周期で０．１秒間３０Ｖの電圧パルスを導入すると、１ビットの磁区の長さに対応した約３０ｎｍピッチのくびれが作製できる。なお、高い電圧を印加することは、ホール成長の直進性を阻害するため、第２の電圧値の電圧を印加する時間は、２秒以内であることが望ましい。
このあと、ホールの底部に存在するバリア層４０３と、未反応の基板４０１ａを溶解して剥離し、ホールの配列を有するメンブレン４０４を形成する（図２１（ｃ））。このとき、ホールの一端が、幅が広い部分ＦＶとなるように、バリア層４０３の剥離量を調整する。あるいは、バリア層４０３を剥離した後に、表面研磨を行う。
メンブレン４０４を、トランジスタや電極などが形成された基板の上に張り合わせ、その後に、図１７および図１８を用いて説明した工程と同様の工程を実施することで、周期的に異なる幅を有する磁性部２０が得られる。
あるいは、トランジスタや電極などが形成された基板の上に、アルミやシリコンなどの、陽極酸化の対象となる基材を形成し、図２１に表す工程を実施することで、孔を形成してもよい。
ここでは、第１０実施形態に係る磁気メモリの製造方法について述べたが、バリア層４０３の剥離量を調整し、あるいは、バリア層４０３を剥離した後に表面研磨を行う際の研磨量を調整し、幅が狭い部分ＳＶをホールの一端に位置させることで、第９実施形態に係る磁気メモリを製造することが可能である。
周期的に異なる幅を有する磁性部２０を作製する他の方法を、図２２を用いて説明する。
図２２は、磁性部２０の製造工程を表す工程断面図である。
まず、不図示のトランジスタや、電極４０などが形成された基板１０の上に、第１の誘電体膜６０ａおよび第２の誘電体膜６０ｂを、交互に形成する（図２２（ａ））。第１の誘電体膜６０ａおよび第２の誘電体膜６０ｂは、ホールが形成される基材を構成する。例えば、第１の誘電体膜６０ａはＳｉＯ２膜、第２の誘電体膜６０ｂはＳｉＮ膜である。
ＳｉＯ２とＳｉＮからなる多層膜は、高周波スパッタリング法などにより形成することができる。
ＳｉＯ２膜は、例えば、スパッタリングターゲットにＳｉＯ２ターゲットを用い、予め８×１０−７Ｐａまで排気されたチャンバーへアルゴンガスと酸素ガスの混合ガスを導入してプラズマを生成し、ターゲットをスパッタリングすることで、基板１０上に形成される。
ＳｉＮ膜は、例えば、スパッタリングターゲットにＳｉＮターゲットを用い、予め８×１０−７Ｐａまで排気されたチャンバーへアルゴンガスと窒素ガスの混合ガスを導入してプラズマを生成し、ターゲットをスパッタリングすることで、基板１０上に形成される。
この２種の誘電体膜の成膜を繰り返すことで、ＳｉＯ２膜とＳｉＮ膜を含む多層膜が形成される。１つのＳｉＯ２膜と１つのＳｉＮ膜の厚さの合計は、１ビットの寸法に対応する。１つのＳｉＯ２膜と１つのＳｉＮ膜の厚さの合計は、例えば、３０ｎｍである。
次に、多層膜上に、電子線描画を用いて、ホールが形成される位置にレジストを形成する。多層膜上およびレジスト上に、Ｔｉ／Ａｕ／Ｔｉの金属積層膜６２を成膜する。ホールが形成される位置のＴｉ／Ａｕ／Ｔｉをリフトオフで除去し、Ｔｉ／Ａｕ／Ｔｉからなるマスクを形成する（図２２（ｂ））。
次に、この基板を反応性イオンエッチング装置へ導入する。反応性ガスとしてＣＦ４およびＯ２の混合ガスを用いて反応性プラズマを生成し、ホールが形成される位置の誘電体膜に対して反応性イオンエッチングを行う。この時、反応性ガスの、ＳｉＯ２とＳｉＮに対するエッチングレートの違いにより、周期的なくびれをもつホールが形成される。その周期は、１つのＳｉＯ２膜と１つのＳｉＮ膜の合計の厚さとなる(図２２（ｃ）)。
なお、マスクとして用いたＴｉ／Ａｕ／Ｔｉは、磁気メモリには不要である。このため、磁性部２０をホールの内壁に形成した後に、エッチングもしくは表面研磨で除去する。Ｔｉ／Ａｕ／Ｔｉは、例えば、非磁性部３１を形成する前に行われる、非磁性部３１が接する磁性部２０の端部を表面に露出させる工程を行う際に、取り除かれる。このようにして、第９もしくは第１０実施形態に係る磁気メモリを製造することが可能である。
なお、本願明細書において、「直交」、「垂直」及び「平行」という言葉は、製造工程におけるばらつきを含むものである。従って、実質的に直交、垂直または平行であれば良い。
（付記１）
第１の方向に延び、第１の方向に並んだ複数の磁区を保持可能な磁性部と、
前記磁性部の一端に接する非磁性部と、
前記磁性部と離間し、前記非磁性部に接する第１の磁化固定部と、
前記磁性部および前記第１の磁化固定部と離間して前記非磁性部に接し、前記第１の磁化固定部の磁化方向と異なる方向に磁化した第２の磁化固定部と、
前記磁性部の他端に接続された第１の電極と、
前記第１の磁化固定部に接続された第２の電極と、
前記第１の磁化固定部に接続された第３の電極と、
を備えた磁気メモリの動作方法であって、
前記第１の電極から前記第２の電極に向かう第１の経路、あるいは前記第１の電極から前記第３の電極に向かう第２の経路に電流を流し、前記磁性部の前記非磁性部に接した領域の磁化方向を、前記第１の経路あるいは前記第２の経路に対応した方向に制御する磁気メモリの動作方法。
（付記２）
前記磁性部の前記非磁性部に接した領域の磁化方向を制御した後、前記第１の経路あるいは前記第２の経路に電流を流し、前記第１の磁性部における前記複数の磁区を、前記第１の電極に向かって移動させる付記１に記載の磁気メモリの動作方法。
（付記３）
前記第１の経路あるいは前記第２の経路に電流を流して、前記磁性部の前記非磁性部に接した領域の磁化方向を制御すると同時に、前記磁性部における前記複数の磁区を、前記第３の電極に向かって移動させる付記１に記載の磁気メモリの動作方法。
（付記４）
第１の方向に延び、第１の方向に並んだ複数の磁区を保持可能な磁性部と、
前記磁性部の一端に接する非磁性部と、
前記磁性部と離間し、前記非磁性部に接する第１の磁化固定部と、
前記磁性部および前記第１の磁化固定部と離間して前記非磁性部に接し、前記第１の磁化固定部の磁化方向と異なる方向に磁化した第２の磁化固定部と、
前記磁性部の他端に接続された第１の電極と、
前記第１の磁化固定部に接続された第２の電極と、
前記第２の磁化固定部に接続された第３の電極と、
を備えた磁気メモリの動作方法であって、
前記第２の電極と前記第３の電極との間に電流を流し、前記磁性部の前記非磁性部に接した領域の磁化方向を、前記電流の流れる方向に対応した方向に制御する磁気メモリの動作方法。
（付記５）
前記磁性部の前記非磁性部に接した領域の磁化方向を制御した後、前記第２の電極および前記第３の電極の少なくとも一方と、前記第１の電極と、の間に電流を流し、前記磁性部における前記複数の磁区を、前記第１の電極に向かって移動させる付記４に記載の磁気メモリの動作方法。
（付記６）
第１の方向に延び、第１の方向に並んだ複数の磁区を保持可能な磁性部と、
前記磁性部の一端に接する非磁性部と、
前記磁性部と離間し、前記非磁性部に接する第１の磁化固定部と、
前記磁性部および前記第１の磁化固定部と離間して前記非磁性部に接し、前記第１の磁化固定部の磁化方向と異なる方向に磁化した第２の磁化固定部と、
前記磁性部の他端に接続された第１の電極と、
前記第１の磁化固定部に接続された第２の電極と、
前記第２の磁化固定部に接続された第３の電極と、
を備えた磁気メモリの動作方法であって、
前記第１の電極と前記第２の電極との間に電流を流し、前記磁性部における前記複数の磁区を移動させる磁気メモリの動作方法。
（付記７）
前記磁性部における前記複数の磁区を移動させた後に、前記第１の電極と前記第２の電極との間に電流を流し、前記第２の電極と前記第３の電極との間の電圧差を検出することで、前記磁性部の前記非磁性部に接した領域の磁化方向を読み出す付記６に記載の磁気メモリの動作方法。
（付記８）
前記磁性部における前記複数の磁区を移動させた後に、前記第１の電極から前記第２の電極に向かう第１の経路、あるいは前記第１の電極から前記第３の電極に向かう第２の経路に電流を流し、前記磁性部の前記非磁性部に接した領域の磁化方向を、前記第１の経路あるいは前記第２の経路に対応した方向に制御する付記６に記載の磁気メモリの動作方法。
（付記９）
前記磁性部における前記複数の磁区を移動させた後に、前記第２の電極と前記第３の電極との間に電流を流し、前記磁性部の前記非磁性部に接した領域の磁化方向を、前記電流の流れる方向に対応した方向に制御する付記６に記載の磁気メモリの動作方法。
（付記１０）
基材に対して第１方向に延びる孔を形成し、
前記孔の内壁に膜を堆積させ、
前記孔の角部以外の前記膜を除去し、
前記孔の内壁および前記角部に残った前記膜の上に磁性材料を堆積させ、
前記角部に残った前記膜を、前記角部に残った前記膜の上に堆積された前記磁性材料と共に除去することで、前記第１方向に延びる磁性部を形成し、
前記磁性部に接する非磁性部を形成し、
前記磁性部と離間して前記非磁性部に接し、互いに離間した第１の磁化固定部および第２の磁化固定部を形成する磁気メモリの製造方法。
（付記１１）
前記孔は、前記第１の方向に延び、前記第１の方向と交差する第２の方向の寸法が小さい部分を前記第１の方向において周期的に有する付記１０に記載の磁気メモリの製造方法。
（付記１２）
前記基材に対して、第１の電圧と、前記第１の電圧よりも高い第２の電圧と、を交互に印加して陽極酸化を行うことで、前記孔を形成する付記１１に記載の磁気メモリの製造方法。
（付記１３）
前記第１の電圧が印加される時間は、前記第２の電圧が印加される時間よりも長い、付記１２に記載の磁気メモリの製造方法。
（付記１４）
用意された前記基材に反応起点を形成し、
前記反応起点が形成された前記基材に、前記陽極酸化を行う、付記１２または１３に記載の磁気メモリの製造方法。
（付記１５）
前記基材は、交互に積層された第１の誘電膜と第２の誘電膜とを含み、
前記第１の誘電膜と前記第２の誘電膜に対するエッチングレートが異なる反応性ガスを用いて反応性イオンエッチングを行うことで、前記孔を形成する付記１１に記載の磁気メモリの製造方法。
（付記１６）
前記孔の内壁に堆積された前記磁性材料は、前記孔の内壁に対して垂直な方向に磁化容易軸を有する付記１０〜１５のいずれか１つに記載の磁気メモリの製造方法。
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁性部、非磁性部、磁化固定部、電極、電流源回路、電圧検出部、セレクタなどの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施形態として上述した磁気メモリ、磁気メモリ装置、磁気メモリの動作方法及び磁気メモリの製造方法を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１、２…磁気メモリ装置 １０…基板 ２０、２０ａ、２０ｂ…磁性部 ３０…書き込み／読出し部 ３１、３１ａ、３１ｂ、３１ｃ…非磁性部 ３２…第１の磁化固定部 ３３…第２の磁化固定部 ３４…第３の磁化固定部 ４０、４０ａ、４０ｂ、５０、５１、５２…電極 ６０、６１…絶縁部 ６０ａ、６０ｂ…誘電体膜 ６２…金属積層膜 ７０…第１の反強磁性部 ７１…第２の反強磁性部 ７３…第４の磁化固定部 ７４ａ、７４ｂ…磁化方向調整部 ７２、７６ａ、７６ｂ…非磁性部 ７５ａ、７５ｂ、７５ｃ…絶縁層 ７７ａ、７７ｂ…磁化固定部 ７８ａ、７８ｂ、７８ｃ…反強磁性部 ８１…第１のトランジスタ ８２…第２のトランジスタ ８３…第３のトランジスタ ８４…第４のトランジスタ ９０…第１のセレクタ ９１…第２のセレクタ ９２…電流源回路 ９３…電圧検出部 １００、２００、３００、４００、５００、６００、７００、８００、９００、１０００…磁気メモリ ４０１…基板 ４０１ａ…基板 ４０３…バリア層 ４０４…メンブレン ５０１、５０１ａ…基板 ５０２、５０２ａ…ポリマー ５０３…非磁性体

Claims (20)

  1. 第１の方向に延び、前記第１の方向に並んだ複数の磁区を保持可能な第１の磁性部と、
    前記第１の磁性部の一端に接する第１の非磁性部と、
    前記第１の磁性部と離間し、前記第１の非磁性部に接する第１の磁化固定部と、
    前記第１の磁性部および前記第１の磁化固定部と離間して前記第１の非磁性部に接し、前記第１の磁化固定部の磁化方向と異なる方向に磁化した第２の磁化固定部と、
    前記第１の磁性部の他端に接続された第１の電極と、
    前記第１の磁化固定部に接続された第２の電極と、
    前記第２の磁化固定部に接続された第３の電極と、
    前記第１の磁性部と離間し、前記第１の方向に延び、前記第１の方向に並んだ複数の磁区を保持可能な第２の磁性部と、
    前記第２の磁性部の一端に接する第２の非磁性部と、
    前記第２の磁性部および前記第２の磁化固定部と離間して前記第２の非磁性部に接し、前記第２の磁化固定部と異なる方向に磁化した第３の磁化固定部と、
    前記第２の磁性部の他端に接続された第４の電極と、
    前記第３の磁化固定部に接続された第５の電極と、
    を備え、
    前記第２の非磁性部は、前記第１の非磁性部と離間して前記第２の磁化固定部に接する、磁気メモリ。
  2. 第１の方向に延び、前記第１の方向に並んだ複数の磁区を保持可能な第１の磁性部と、
    前記第１の磁性部の一端に接する第１の非磁性部と、
    前記第１の磁性部と離間し、前記第１の非磁性部に接する第１の磁化固定部と、
    前記第１の磁性部および前記第１の磁化固定部と離間して前記第１の非磁性部に接し、前記第１の磁化固定部の磁化方向と異なる方向に磁化した第２の磁化固定部と、
    前記第１の磁性部の他端に接続された第１の電極と、
    前記第１の磁化固定部に接続された第２の電極と、
    前記第２の磁化固定部に接続された第３の電極と、
    前記第１の磁性部と離間し、前記第１の方向に延び、前記第１の方向に並んだ複数の磁区を保持可能な第２の磁性部と、
    前記第２の磁性部および前記第２の磁化固定部と離間して前記第１の非磁性部に接し、前記第２の磁化固定部と異なる方向に磁化した第３の磁化固定部と、
    前記第３の磁化固定部に接続された第４の電極と、
    前記第２の磁性部の一端に接続された第５の電極と、
    を備え、
    前記第２の磁性部の他端は、前記第１の非磁性部に接し、
    前記第１の方向に直交する面への投影において、前記第１の磁性部の少なくとも一部は、前記第１の磁化固定部と前記第２の磁化固定部との間に位置し、前記第２の磁性部の少なくとも一部は、前記第２の磁化固定部と前記第３の磁化固定部との間に位置する、磁気メモリ。
  3. 前記第２の磁化固定部と前記第２の電極との間に設けられた、磁性材を含む磁化方向調整部をさらに備えた請求項１または２に記載の磁気メモリ。
  4. 前記第１の非磁性部は、前記第１の磁性部と接する部分に絶縁部を含む請求項１〜３のいずれか１つに記載の磁気メモリ。
  5. 第１の方向に延び、前記第１の方向に並んだ複数の磁区を保持可能な第１の磁性部と、
    前記第１の磁性部の一端に接する第１の非磁性部と、
    前記第１の磁性部と離間し、前記第１の非磁性部に接する第１の磁化固定部と、
    前記第１の磁性部および前記第１の磁化固定部と離間して前記第１の非磁性部に接し、前記第１の磁化固定部の磁化方向と異なる方向に磁化した第２の磁化固定部と、
    前記第１の磁性部の他端に接続された第１の電極と、
    前記第１の磁化固定部に接続された第２の電極と、
    前記第２の磁化固定部に接続された第３の電極と、
    前記第２の磁化固定部と前記第２の電極との間に設けられた、磁性材を含む磁化方向調整部と、
    を備えた磁気メモリ。
  6. 第１の方向に延び、前記第１の方向に並んだ複数の磁区を保持可能な第１の磁性部と、
    前記第１の磁性部の一端に接する第１の非磁性部と、
    前記第１の磁性部と離間し、前記第１の非磁性部に接する第１の磁化固定部と、
    前記第１の磁性部および前記第１の磁化固定部と離間して前記第１の非磁性部に接し、前記第１の磁化固定部の磁化方向と異なる方向に磁化した第２の磁化固定部と、
    前記第１の磁性部の他端に接続された第１の電極と、
    前記第１の磁化固定部に接続された第２の電極と、
    前記第２の磁化固定部に接続された第３の電極と、
    を備え、
    前記第１の非磁性部は、前記第１の磁性部と接する部分に絶縁部を含む、磁気メモリ。
  7. 前記第１の電極と、前記第２の電極および前記第３の電極の少なくともいずれか一方と、の間に電流を流す電流源と、
    前記第２の電極と、前記第３の電極と、の間の電圧を検出する電圧検出部と、
    をさらに備えた請求項１〜６のいずれか１つに記載の磁気メモリ。
  8. 第１の方向に延び、前記第１の方向に並んだ複数の磁区を保持可能な第１の磁性部と、
    前記第１の磁性部の一端に接する第１の非磁性部と、
    前記第１の磁性部と離間し、前記第１の非磁性部に接する第１の磁化固定部と、
    前記第１の磁性部および前記第１の磁化固定部と離間して前記第１の非磁性部に接し、前記第１の磁化固定部の磁化方向と異なる方向に磁化した第２の磁化固定部と、
    前記第１の磁性部の他端に接続された第１の電極と、
    前記第１の磁化固定部に接続された第２の電極と、
    前記第２の磁化固定部に接続された第３の電極と、
    前記第１の電極と、前記第２の電極および前記第３の電極の少なくともいずれか一方と、の間に電流を流す電流源と、
    前記第２の電極と、前記第３の電極と、の間の電圧を検出する電圧検出部と、
    を備えた磁気メモリ。
  9. 前記電流源は、さらに前記第２の電極と前記第３の電極との間に電流を流す請求項７または８に記載の磁気メモリ。
  10. 前記第１の非磁性部は、前記第１の磁化固定部と前記第１の磁性部の間および前記第２の磁化固定部と前記第１の磁性部の間に設けられた請求項１〜９のいずれか１つに記載の磁気メモリ。
  11. 前記第１の磁性部の磁化容易軸は、前記第１の方向に直交する請求項１〜１０のいずれか１つに記載の磁気メモリ。
  12. 前記第１の磁性部の磁化容易軸、前記第１の磁化固定部の磁化容易軸、及び前記第２の磁化固定部の磁化容易軸は、互いに平行である請求項１〜１１のいずれか１つに記載の磁気メモリ。
  13. 前記第１の磁化固定部の磁化方向と、前記第２の磁化固定部の磁化方向と、は、互いに反対である請求項１〜１２のいずれか１つに記載の磁気メモリ。
  14. 前記第２の磁化固定部と前記第２の電極との間に設けられた反強磁性部をさらに備えた請求項１〜１３のいずれか１つに記載の磁気メモリ。
  15. 第３の非磁性部であって、前記第２の磁化固定部が、前記第３の非磁性部と前記第１の非磁性部との間に位置するように設けられた前記第３の非磁性部と、
    第４の磁化固定部であって、前記第３の非磁性部が、前記第４の磁化固定部と前記第２の磁化固定部との間に位置するように設けられた前記第４の磁化固定部と、
    をさらに備え、
    前記第４の磁化固定部は、前記反強磁性層と前記第３の非磁性部との間に設けられた請求項１４記載の磁気メモリ。
  16. 前記第１の非磁性部は、銅、アルミニウム、銀、およびシリコンから選択される少なくとも１つを含む材料、又はグラファイトを含む請求項１〜１５のいずれか１つに記載の磁気メモリ。
  17. 請求項１〜１６のいずれか１つに記載の複数の磁気メモリと、
    各々が前記第１の電極に接続された、複数の第１のビット線と、
    ゲートが第１のワード線に接続され、前記ゲート以外の一方の端子が、対応する前記第１の電極に接続され、前記ゲート以外の他方の端子が、第２のビット線に接続された、複数の第１のトランジスタと、
    ゲートが第２のワード線に接続され、前記ゲート以外の一方の端子が、対応する前記第２の電極に接続され、前記ゲート以外の他方の端子が、第３のビット線に接続された、複数の第２のトランジスタと、
    を備えた磁気メモリ装置。
  18. 基材に対して第１方向に延びる孔を形成し、
    前記孔の内壁に膜を堆積させ、
    前記孔の角部以外の前記膜を除去し、
    前記孔の内壁および前記角部に残った前記膜の上に磁性材料を堆積させ、
    前記角部に残った前記膜を、前記角部に残った前記膜の上に堆積された前記磁性材料と共に除去することで、前記第１方向に延びる磁性部を形成し、
    前記磁性部に接する非磁性部を形成し、
    前記磁性部と離間して前記非磁性部に接し、互いに離間した第１の磁化固定部および第２の磁化固定部を形成する磁気メモリの製造方法。
  19. 前記孔は、前記第１の方向に延び、前記第１の方向と交差する第２の方向における寸法が小さい部分を、前記第１の方向において周期的に有する請求項１８記載の磁気メモリの製造方法。
  20. 前記孔の内壁に堆積された前記磁性材料は、前記孔の内壁に対して垂直な方向に磁化容易軸を有する請求項１８または１９に記載の磁気メモリの製造方法。
JP2014170289A 2014-08-25 2014-08-25 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法 Active JP6271370B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2014170289A JP6271370B2 (ja) 2014-08-25 2014-08-25 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法
TW104126867A TW201618099A (zh) 2014-08-25 2015-08-18 磁性記憶體、磁性記憶體裝置及用於製造磁性記憶體之方法
US14/829,080 US9515124B2 (en) 2014-08-25 2015-08-18 Magnetic memory, magnetic memory device, and method for manufacturing magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014170289A JP6271370B2 (ja) 2014-08-25 2014-08-25 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法

Publications (2)

Publication Number Publication Date
JP2016046409A JP2016046409A (ja) 2016-04-04
JP6271370B2 true JP6271370B2 (ja) 2018-01-31

Family

ID=55348964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014170289A Active JP6271370B2 (ja) 2014-08-25 2014-08-25 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法

Country Status (3)

Country Link
US (1) US9515124B2 (ja)
JP (1) JP6271370B2 (ja)
TW (1) TW201618099A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387227B2 (en) 2020-03-24 2022-07-12 Kioxia Corporation Memory device having multiple chips and method for manufacturing the same

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6193190B2 (ja) * 2014-08-25 2017-09-06 株式会社東芝 磁気記憶素子および磁気メモリ
US10121660B2 (en) * 2016-08-18 2018-11-06 Samsung Electronics Co., Ltd. Method for fabricating semiconductor device
CN108666339B (zh) * 2017-03-28 2020-11-13 中芯国际集成电路制造(上海)有限公司 磁性随机存储器及其存储单元的制造方法
JP2019057545A (ja) * 2017-09-19 2019-04-11 東芝メモリ株式会社 磁気記憶装置
US10170696B1 (en) * 2017-10-26 2019-01-01 International Business Machines Corporation MnN and Heusler layers in magnetic tunnel junctions
JP7010741B2 (ja) * 2018-03-19 2022-01-26 キオクシア株式会社 磁気記憶装置
JP2021048190A (ja) * 2019-09-17 2021-03-25 キオクシア株式会社 磁気メモリ
JP2021141250A (ja) * 2020-03-06 2021-09-16 キオクシア株式会社 磁気メモリ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6834005B1 (en) 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP4670326B2 (ja) * 2004-11-25 2011-04-13 ソニー株式会社 メモリ
JP2007123640A (ja) * 2005-10-28 2007-05-17 Sharp Corp 磁気メモリ、情報記録／再生方法、情報再生方法、情報記録方法
US8477528B2 (en) 2006-10-16 2013-07-02 Nec Corporation Magnetic memory cell and magnetic random access memory
KR100829576B1 (ko) * 2006-11-06 2008-05-14 삼성전자주식회사 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
JP5137405B2 (ja) 2007-01-10 2013-02-06 株式会社日立製作所 磁気メモリ素子及び磁気メモリ装置
CN102193602B (zh) 2010-03-19 2015-07-22 中山市云创知识产权服务有限公司 服务器机壳
US8467221B2 (en) 2010-07-09 2013-06-18 International Business Machines Corporation Magnetic spin shift register memory
JP5431400B2 (ja) 2011-03-28 2014-03-05 株式会社東芝 磁気記憶素子
JP2013041880A (ja) * 2011-08-11 2013-02-28 Renesas Electronics Corp 磁気ランダムアクセスメモリ
US9208845B2 (en) 2011-11-15 2015-12-08 Massachusetts Instiute Of Technology Low energy magnetic domain wall logic device
JP2015138863A (ja) * 2014-01-22 2015-07-30 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11387227B2 (en) 2020-03-24 2022-07-12 Kioxia Corporation Memory device having multiple chips and method for manufacturing the same
US11942466B2 (en) 2020-03-24 2024-03-26 Kioxia Corporation Memory device having multiple chips and method for manufacturing the same

Also Published As

Publication number Publication date
US9515124B2 (en) 2016-12-06
JP2016046409A (ja) 2016-04-04
TW201618099A (zh) 2016-05-16
US20160056205A1 (en) 2016-02-25

Similar Documents

Publication Publication Date Title
JP6271370B2 (ja) 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法
CN106605311B (zh) 减少阻障层电阻面积(ra)的产品与磁性装置应用的垂直磁性各向异性(pma)的保护
JP6271350B2 (ja) 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法
JP6271653B1 (ja) 磁気記憶装置及びその製造方法
US9515123B2 (en) Magnetic memory device and magnetic memory
JP2017059594A (ja) 磁気メモリ
JP2012064901A (ja) 磁気メモリ及びその製造方法
JP2018022806A (ja) 磁気記憶装置及びその製造方法
JP2018157108A (ja) 磁気メモリ
JP2012038815A (ja) 磁気抵抗素子の製造方法
WO2021212779A1 (zh) 自旋轨道力矩磁存储器件及其制备方法
KR20030069055A (ko) 자기저항 효과 소자 및 자기 메모리 장치
JP2012038884A (ja) 磁気メモリ素子、磁気メモリ素子の製造方法
US9653678B2 (en) Magnetic memory, magnetic memory device, and operation method of magnetic memory
US9917247B2 (en) Structure for thermally assisted MRAM
JP2008153527A (ja) 記憶素子及びメモリ
US20220044718A1 (en) Stt-sot hybrid magnetoresistive element and manufacture thereof
US20150079699A1 (en) Method of manufacturing a magnetoresistive device
JP6523666B2 (ja) 磁気記憶素子および磁気メモリ
US20170256705A1 (en) Magnetoresistive element and method of manufacturing the same
JP2012174709A (ja) 磁気トンネル接合素子及び磁気ランダムアクセスメモリ
CN111937170A (zh) 磁阻堆叠及其方法
KR20190120222A (ko) 강자성 터널 접합 소자 및 그 제조 방법
JP6193190B2 (ja) 磁気記憶素子および磁気メモリ
JP2015046528A (ja) 磁気抵抗素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R150 Certificate of patent or registration of utility model

Ref document number: 6271370

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350