KR100754397B1 - 마그네틱 도메인 이동을 이용한 자기메모리 - Google Patents

마그네틱 도메인 이동을 이용한 자기메모리 Download PDF

Info

Publication number
KR100754397B1
KR100754397B1 KR1020060017238A KR20060017238A KR100754397B1 KR 100754397 B1 KR100754397 B1 KR 100754397B1 KR 1020060017238 A KR1020060017238 A KR 1020060017238A KR 20060017238 A KR20060017238 A KR 20060017238A KR 100754397 B1 KR100754397 B1 KR 100754397B1
Authority
KR
South Korea
Prior art keywords
magnetic
data
memory
data bit
memory track
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
KR1020060017238A
Other languages
English (en)
Other versions
KR20070084884A (ko
Inventor
김태완
조영진
김기원
황인준
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060017238A priority Critical patent/KR100754397B1/ko
Priority to DE602006007099T priority patent/DE602006007099D1/de
Priority to EP06123193A priority patent/EP1826773B1/en
Priority to CN2006101485522A priority patent/CN101026001B/zh
Priority to JP2007035442A priority patent/JP5300201B2/ja
Priority to US11/706,988 priority patent/US7738278B2/en
Publication of KR20070084884A publication Critical patent/KR20070084884A/ko
Application granted granted Critical
Publication of KR100754397B1 publication Critical patent/KR100754397B1/ko
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/90—Magnetic feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Abstract

복수의 마그네틱 도메인이 형성될 수 있어 이 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있는 메모리 트랙(memory track)을 구비하며, 상기 메모리 트랙은 비정질 연자성 물질로 이루어진 것을 특징으로 하는 자기메모리가 개시되어 있다.

Description

마그네틱 도메인 이동을 이용한 자기메모리{Magnetic memory using magnetic domain motion}
도 1은 본 발명에 따른 자기메모리를 개략적으로 보여준다.
도 2는 연자성 물질인 NiFe의 자기 이력 곡선을 보여준다.
도 3은 비정질 연자성 물질인 NiFeSiB의 자기 이력 곡선을 보여준다.
도 4는 본 발명에 따른 자기메모리의 구체적인 일 실시예를 개략적으로 보여준다.
도 5a 내지 도 5c는 도 4의 제3데이터 비트 영역(특정 데이터 비트 영역)에 스위칭 전류가 인가되어 자화 방향이 반전되고, 자화 반전된 제3데이터 비트 영역의 자화 방향이 이동 전류에 의해 인접한 제4데이터 비트 영역으로 이동되는 과정을 보여준다.
도 6a 및 도 6b는 제3데이터 비트 영역(특정 데이터 비트 영역)에 읽기용 펄스 전류를 인가하여 제3데이터 비트 영역의 데이터를 읽은 다음 제3데이터 비트 영역의 자화 방향이 이동 전류에 의해 인접한 제4데이터 비트 영역으로 이동되는 과정을 보여준다.
도 7은 본 발명의 일 실시예에 따른 자기메모리에 적용되는 이동 전류 Pulse 1(motion), 읽기용 펄스 전류 Pulse 2(reading), 쓰기용 스위칭 전류 신호 Pulse 2(writing)를 개략적으로 보인 그래프이다.
도 8은 본 발명의 다른 실시예에 따른 자기메모리를 개략적으로 보여준다.
<도면의 주요부분에 대한 부호의 설명>
1,10,100...자기메모리 11...메모리 트랙
13...비자성층 15...기준층
20...데이터 저장영역 21...특정 데이터 비트 영역
30...버퍼 영역 40,50...제1 및 제2입력부
본 발명은 자기메모리(magnetic memory)에 관한 것으로, 보다 상세하게는, 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있으며 마그네틱 도메인 이동(magnetic domain motion)이 가능한 자기메모리에 관한 것이다.
자기램(Magnetic Random Access Memory:MRAM)은 불휘발성 자기메모리의 하나로, 나노 자성체 특유의 스핀 의존 전도 현상에 기초한 자기 저항 효과를 이용하는 새로운 고체 자기 메모리이다. 이러한 자기램 메모리는 전자가 지닌 자유도인 스핀이 전자 전달 현상에 큰 영향을 미침에 의해 생기는 거대 자기 저항(Giant Magnetoresistance:GMR)현상이나 터널 자기 저항(Tunnel Magnetoresitance:TMR)현상을 이용한 것이다.
거대 자기 저항이란 강자성체/금속비자성체/강자성체의 연속적인 배열을 하 게 하여 비자성체를 사이에 두고 형성된 강자성체들 사이의 자화 방향 배열이 같은 경우와 서로 반대인 경우의 저항의 차이가 생기는 현상을 의미한다. 터널 자기 저항은 강자성체/절연체/강자성체의 연속적인 배열에서 두 강자성층에서의 자화 방향의 배열이 같은 경우가 다른 경우에 비해 전류의 투과가 용이한 현상을 의미한다. 거대 자기 저항 현상을 이용한 자기램의 경우 자화 방향에 따른 저항치의 차가 상대적으로 작기 때문에 전압치의 차를 크게 할 수 없다. 또한, 셀을 구성하기 위해 GMR 막과 조합하여 사용하는 MOSFET(metal-oxide semiconductor field effect transistor:금속 산화막 반도체 전계 효과 트랜지스터)의 사이즈를 크게 해야 하는 단점이 있어 현재로는 TMR막을 채용하여 자기램의 실용화를 위한 연구가 보다 활발해 지고 있다.
자기램은 예를 들어, 스위칭 소자인 트랜지스터와 데이터가 저장되는 자기터널접합(MTJ: Magnetic Tunnel Junction) 셀(cell)로 구성된다. 통상, MTJ 셀은 자화 방향이 고정되어 있는 고정 강자성층(pinned ferromagnetic layer), 상기 고정 강자성층에 대해 자화 방향이 평행(parallel) 또는 반평행(anti-parallel)하게 바뀔 수 있는 자유 강자성층(free ferromagnetic layer) 및 상기 고정 강자성층과 자유 강자성층 사이에 배치되어 상기 강자성층를 자기적으로 분리시키는 비자성층으로 이루어진다.
그런데, 일반적으로, 자기터널접합(MTJ) 셀당 한 비트(bit)의 데이터만을 저장하므로, 자기램의 데이터 저장 용량을 증대하는데는 한계가 있다. 따라서, 자기램 등의 자기메모리의 정보저장용량을 보다 증대하기 위해서는, 새로운 저장방식이 요구된다.
본 발명은 상기한 바와 같은 점을 감안하여 안출된 것으로, 복수의 마그네틱 도메인이 형성될 수 있어 데이터 비트가 어레이로 저장될 수 있으며 마그네틱 도메인 이동이 용이하도록 된 자기메모리를 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명에 따른 자기메모리는, 복수의 마그네틱 도메인이 형성될 수 있어 이 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있는 메모리 트랙(memory track);을 구비하며, 상기 메모리 트랙은 비정질 연자성 물질로 이루어진 것을 특징으로 한다.
상기 메모리 트랙은 NiFe 4족 원소 합금 예컨대, NiFeSiB로 형성될 수 있다.
상기 메모리 트랙은 NiFe보다 자기 이방성 상수가 큰 비정질 연자성 물질로 이루어질 수 있다.
상기 메모리 트랙은, 자화 방향의 스위칭이 가능하도록 마련되고, 상기 메모리 트랙의 일부 영역에 대응되게 형성되며 고정된 자화 방향을 가지는 기준층;을 더 구비하여, 상기 메모리 트랙에 상기 기준층의 유효 크기에 상응하는 상기 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있도록 형성되며, 상기 메모리 트랙의 데이터 비트 영역에 저장된 데이터를 인접한 데이터 비트 영역으로 이동시키도록, 상기 메모리 트랙에 전기적으로 연결되어, 마그네틱 도메인 이동 신호를 입력하는 제1입력부;를 더 포함할 수 있다.
상기 기준층과 상기 메모리 트랙 사이에는 비자성층;이 더 구비될 수 있다.
상기 비자성층은 도전막이나 터널링 장벽으로서 역할을 하는 절연막일 수 있다.
상기 메모리 트랙은, 저장하고자 하는 데이터 비트 수에 대응하는 데이터 비트 영역을 포함하여 복수 비트의 데이터가 저장되는 적어도 하나의 데이터 저장영역과, 마그네틱 도메인 이동시 데이터 저장영역 밖으로 이동되는 데이터를 필요에 따라 저장할 수 있도록 데이터 저장 영역에 연속되는 버퍼 영역을 포함할 수 있다.
상기 메모리 트랙의 적어도 하나의 데이터 비트 영역과 상기 기준층에 전기적으로 연결되어 쓰기 전류 신호 및 읽기 전류 신호 중 적어도 어느 하나를 입력하는 제2입력부;를 더 구비할 수 있다.
상기 메모리 트랙은 복수의 데이터 저장영역을 포함하며, 두 인접하는 데이터 저장 영역 사이에는 버퍼 영역이 위치되며, 상기 제2입력부는 각 데이터 저장영역에 적어도 1개씩 대응되게 마련될 수 있다.
이하, 첨부된 도면들을 참조하면서 본 발명에 따른 마그네틱 도메인 이동 가능한 메모리 트랙(domain motion memory track)을 구비하는 자기메모리의 바람직한 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 자기메모리를 개략적으로 보여준다.
도 1을 참조하면, 본 발명에 따른 자기메모리(1)는, 복수의 마그네틱 도메인이 형성될 수 있어 데이터 비트가 어레이로 저장될 수 있는 메모리 트랙(11)을 구비한다. 또한, 본 발명에 따른 자기메모리(1)는, 상기 메모리 트랙(11)에 전기적으 로 연결되어, 마그네틱 도메인 이동 신호를 입력하는 제1입력부(50)를 더 포함할 수 있다.
상기 메모리 트랙(11)에는 마그네틱 도메인 장벽(magnetic domain wall)들이 형성될 수 있다. 이 마그네틱 도메인 장벽의 존재에 의해 상기 메모리 트랙(11)에는 복수의 마그네틱 도메인이 형성되게 된다.
상기 메모리 트랙(11)은 데이터를 기록할 수 있도록 자화 방향의 스위칭이 가능하도록 마련될 수 있다. 이 경우, 본 발명에 따른 자기메모리(1)는 마그네틱 도메인에 데이터 비트(자화 방향으로 설정됨)를 기록할 수 있다. 여기서, 본 발명에 따른 자기메모리(1)는 후술하는 실시예에서와 같이, 상기 메모리 트랙(11)에 마그네틱 도메인을 스핀 전환 토크(Spin Transfer Torque) 즉, 전류 유도 마그네틱 스위칭(Current Induced Magnetic Switching:CIMS) 방법을 이용하여 자화 반전시킴으로써 데이터 비트 즉, "0" 또는 "1"을 기록하도록 형성될 수 있다. 다른 예로서, 본 발명에 따른 자기메모리(1)는 메모리 트랙(11)에 전류에 의해 유도된 자기장에 의해 마그네틱 도메인을 자화 반전시킴으로써 데이터 비트를 기록하도록 마련될 수도 있다.
상기 메모리 트랙(11)은 마그네틱 도메인의 이동이 용이하게 이루어질 수 있도록 큰 자기 이방성 상수(Ku)를 가지는 비정질 연자성 물질로 이루어질 수 있다.
일반적인 연자성 물질인 NiFe의 경우에는 비교적 작은 자기 이방성 상수를 가지므로, 이를 이용한 복수의 마그네틱 도메인이 형성될 수 있는 메모리 트랙을 형성한다면, 마그네틱 도메인 이동을 위해 큰 전류값이 필요하다.
따라서, 상기 메모리 트랙(11)은 이 NiFe보다 자기 이방성 상수(magnetic anisotropy constant :Ku)가 큰 비정질 연자성 물질로 이루어지는 것이 바람직하다. 예를 들어, 상기 메모리 트랙(11)은 큰 자기 이방성 상수를 가지는 NiFe 4족 원소 합금 예컨대, NiFeSiB로 형성될 수 있다.
NiFeSiB 등과 같은 NiFe 4족 원소 합금의 비정질 연자성 물질은 이방성 자계(Hk)가 크기 때문에, 자기 이방성이 잘 이루어진다.
마그네틱 도메인 이동을 위해 요구되는 전류가 크면, 마그네틱 도메인 이동을 위해 인가되는 전류에 의해 자성 재료가 중간에 끊어질 가능성이 높아진다. 따라서, 마그네틱 도메인 이동 가능한 메모리 트랙(11)(domain motion memory track)을 형성하기 위해서는, 낮은 전류를 인가함에 의해서도 마그네틱 도메인 이동(magnetic domain motion)이 용이하게 이루어질 수 있는 재질로 메모리 트랙(11)을 형성할 필요가 있다.
도메인 장벽 폭(domain wall width)을 줄이면 작은 에너지(전류)로도 도메인 이동이 실현될 수 있다. 도메인 장벽 폭(W)은 수학식 1에 나타낸 것처럼 도메인 장벽의 표면 에너지(surface energy of domain wall :Γ)와 비례 관계가 있다.
Figure 112006012982822-pat00001
또한, 도메인 장벽의 폭(W)은 수학식 2에 나타낸 것처럼 자기 이방성 상수(anisotropy constant : Ku)의 제곱근에 비례한다.
Figure 112006012982822-pat00002
수학식 1 및 2로부터 알 수 있는 바와 같이, 도메인 장벽 폭을 줄여 도메인 이동을 위한 에너지, 즉 전류값을 낮추기 위해서는, 큰 자기 이방성 상수를 갖는 물질을 상기 메모리 트랙(11)을 형성하는데 사용할 필요가 있다.
따라서, 상기 메모리 트랙(11)을 큰 자기 이방성을 가지는 비정질 연자성 물질로 형성하면, 작은 전류값으로도 도메인 이동이 용이하게 이루어질 수 있으며, 자성 재료가 중간에 끊어지는 일이 발생하지 않게 될 수 있다.
도 2는 연자성 물질인 NiFe의 자기 이력 곡선을 보여주며, 도 3은 비정질 연자성 물질인 NiFeSiB의 자기 이력 곡선을 보여준다. 상세하게는 도 2는 Ni81Fe19의 자기이력곡선이며, 도 3은 Ni16Fe62Si8B14의 자기이력곡선이다. 도 2 및 도 3에서는 자화 용이축 방향(easy direction)으로 자기장이 인가될 때의 자기 이력 곡선과, 이에 수직한 방향(hard direction)으로 자기장이 인가될 때의 자기 이력 곡선을 보여준다.
도 2 및 도 3을 비교하여 살펴보면, NiFe의 보자력(coercivity : Hc)은 대략 10 Oe 정도이며, NiFeSiB의 보자력은 대략 20 Oe 정도로 비정질 연자성 물질인 NiFeSiB의 보자력이 NiFe의 보자력에 비해 2배정도 크다. 이에 따라, NiFeSiB의 유도된 자기 이방성(induced magnetic anisotropy)이 일반적인 NiFe에 비해 2배 이상 크다.
여기서, 마그네틱 도메인 이방성 자계(Hk)는 보자력(Hc)에 비례하며, 이방성 자계(Hk)는 자기이방성 상수(Ku)에 비례한다. 따라서, 자기이방성 상수는 보자력에 비례하게 된다.
그러므로, NiFeSiB 등의 보자력 및 자기이방성이 큰 비정질 연자성 물질을 사용하면, 안정적인 비트 형성(stable bit formation)이 가능하여, 스트립 마그네틱 도메인(strip magnetic domain)을 형성할 수 있으며, 이에 따라 마그네틱 도메인으로 이루어진 데이터 비트를 어레이로 저장할 수 있으며, 도메인 장벽 폭을 줄일 수 있기 때문에, 작은 전류로도 마그네틱 도메인 이동이 실현될 수 있어, 마그네틱 도메인 이동이 용이하게 이루어질 수 있다. 따라서, 비정질 연자성 물질로 이루어진 메모리 트랙(11)은 작은 전류에 의해 마그네틱 도메인 이동이 이루어지므로, 자성 재료가 끊어지는 일 등이 발생하지 않게 된다.
따라서, NiFeSiB 등과 같은 NiFe 4족 원소 합금의 비정질 연자성 물질로 상기 메모리 트랙(11)을 형성하면, 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있으며, 마그네틱 도메인 이동이 용이하게 이루어질 수 있는 자기메모리(1)를 실현할 수 있다.
한편, 상기 제1입력부(50)는, 메모리 트랙(11)의 마그네틱 도메인을 이동시켜, 데이터 비트 영역에 저장된 데이터(즉, 수평 자화 또는 수직 자화)를 인접한 데이터 비트 영역으로 이동시키도록, 상기 메모리 트랙(11)에 전기적으로 연결된다. 이 제1입력부(50)를 통해 입력된 이동 신호(motion signal) 즉, 이동 전류 신호에 따라 마그네틱 도메인의 자화 방향은 인접한 마그네틱 도메인으로 이동된다. 이를 마그네틱 도메인 이동(magnetic domain motion)이라 한다.
상기 이동 신호는 도 7에 보여진 바와 같이, 일정 주기로 입력되는 펄스 전류(Pulse 1)일 수 있다. 상기 이동 신호는 단일 마그네틱 도메인을 포함하는 데이터 비트 영역 단위로 마그네틱 도메인 이동이 이루어지도록 입력될 수 있다. 여기서, 마그네틱 도메인 이동은 실질적으로는 소정 마그네틱 도메인의 자화 방향을 인접한 마그네틱 도메인으로 이동시키는 것이므로, 이동 신호는 데이터 비트 영역 단위로 마그네틱 도메인 이동이 이루어지는 시간동안 지속되고, 데이터 비트 영역 단위로 마그네틱 도메인 이동이 이루어지도록 주기적으로 인가되는 것이 바람직하다.
상기한 바와 같은 본 발명에 따른 자기메모리(1)에 따르면, 복수의 마그네틱 도메인이 형성될 수 있어, 각각이 단일 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있는 메모리 트랙(11)을 구비하므로, 메모리 트랙(11) 당 복수 비트의 데이터를 저장할 수 있어 자기메모리(1)의 정보저장용량을 크게 증가시킬 수 있다. 또한, 메모리 트랙(11)의 마그네틱 도메인을 작은 인가 전류에 의해서도 용이하게 이동시킬 수 있으므로, 후술하는 구체 실시예에서와 같이, 데이터의 읽기 또는 쓰기와 마그네틱 도메인 이동을 교대로 진행하면서, 메모리 트랙(11)에 복수 비트의 데이터를 읽거나 쓸 수 있다.
도 4는 본 발명에 따른 자기메모리의 구체적인 일 실시예를 개략적으로 보인 것으로, 본 발명에 따른 자기메모리가 메모리 트랙(11)의 마그네틱 도메인을 스핀 전환 토크(Spin Transfer Torque) 방법을 이용하여 자화 반전시킴으로써 데이터 비트 즉, "0" 또는 "1"을 기록하도록 마련된 실시예를 보여준다. 도 4에서, 메모리 트랙(11)과 제1입력부(50)는 도 1에서와 실질적으로 동일한 부재이므로 동일 참조부호를 사용하고 그 반복되는 설명은 생략한다.
도 4를 참조하면, 본 발명의 일 실시예에 따른 자기메모리(10)는, 메모리 트랙(11)과, 메모리 트랙(11)의 마그네틱 도메인 이동 신호를 입력하는 제1입력부(50)와, 이 메모리 트랙(11)의 일부 영역에 대응되게 형성되며 고정된 자화 방향을 가지는 기준층(15)을 포함하여, 상기 메모리 트랙(11)에 상기 기준층(15)의 유효 크기에 상응하는 마그네틱 도메인으로 이루어진 데이터 비트를 어레이로 저장할 수 있도록 마련된다. 본 발명의 일 실시예에 따른 자기메모리(10)는 메모리 트랙(11)의 적어도 하나의 데이터 비트 영역과 기준층(15)에 전기적으로 연결되어 쓰기 전류 신호 및 읽기 전류 신호 중 적어도 어느 하나의 신호(Pulse 2)를 입력하는 제2입력부(40)를 더 포함한다. 상기 기준층(15)과 메모리 트랙(11) 사이에는 비자성층(13)이 위치될 수 있다. 도 4에서는, 비자성층(13)이 메모리 트랙(11)의 전체면에 걸쳐 형성된 예를 보여주나, 비자성층(13)을 기준층(15) 상부면에 형성시킬 수도 있다.
전술한 바와 같이, 상기 메모리 트랙(11)은 복수의 마그네틱 도메인 스트립이 형성될 수 있어 단일 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있으며, NiFeSiB 등의 비정질 연자성 물질로 이루어져 작은 전류에 의해서도 마그네틱 도메인 이동이 이루어질 수 있다.
본 실시예에 있어서, 상기 메모리 트랙(11)은 자화 방향이 스위칭될 수 있도록 마련된 것으로서, 데이터 비트가 기록되는 기록층이다.
상기 기준층(15)은 고정된 자화 방향을 가지는 고정층으로서, 메모리 트랙(11)의 일 데이터 비트 영역(일 마그네틱 도메인)에 대응되는 유효 크기를 가지도록 형성된다.
한편, 메모리 트랙(11)과 기준층(15) 사이에 위치되는 비자성층(13)은 Cu 등과 같은 도전막이거나 터널링 장벽(tunneling barrier)으로서 역할을 하는 알루미늄 산화막과 같은 절연막일 수 있다.
본 발명의 일 실시예에 따른 자기메모리(10)에 있어서, 데이터 쓰기 또는 저장된 데이터 읽기는 상기 기준층(15)의 유효 크기에 대응하는 메모리 트랙(11)의 면적 단위로 이루어질 수 있다. 따라서, 상기 기준층(15)의 유효 크기는 실질적으로 메모리 트랙(11)의 일 데이터 비트 영역(즉, 마그네틱 도메인)의 크기를 결정한다.
일 데이터 비트 영역내에는 단일 마그네틱 도메인만이 존재하는 것이 바람직하므로, 메모리 트랙(11)에 형성되는 마그네틱 도메인은 적어도 기준층(15)의 유효 크기에 상응하는 크기로 형성되는 것이 바람직하다.
또한, 상기 메모리 트랙(11)은 상기 기준층(15)의 유효 크기 즉, 메모리 트랙(11)의 마그네틱 도메인 이동 방향의 폭에 대해 원하는 데이터 비트 영역의 수의 배수만큼 긴 길이로 형성되는 것이 바람직하다. 이에 의해, 기준층(15)의 유효 크기 단위로 단일 마그네틱 도메인으로 이루어진 복수의 데이터 비트 영역 어레이가 형성되어, 복수 비트의 데이터를 어레이로 저장할 수 있는 메모리 트랙(11)이 얻어진다.
상기 메모리 트랙(11)은 도 4에서와 같이, 저장하고자 하는 데이터 비트 수에 대응하는 데이터 비트 영역(D1,D2,D3,D4,D5,D6)을 포함하여 복수 비트의 데이터가 저장되는 데이터 저장영역(20)과, 마그네틱 도메인 이동시 데이터 저장영역(20) 밖으로 이동되는 데이터를 필요에 따라 저장할 수 있도록 데이터 저장영역(20)에 연속되는 버퍼 영역(30)을 포함할 수 있다. 버퍼 영역(30)은 데이터 저장영역(20) 적어도 일측에 위치될 수 있다.
상기 데이터 저장영역(20)이 n개의 데이터 비트 영역을 구비하는 경우, 상기 버퍼 영역(30)은 최소한 n개 또는 n-1개의 데이터 비트 영역을 구비하는 것이 바람직하다. 즉, 버퍼 영역(30)의 전체 데이터 비트 영역의 수는 데이터 저장영역(20)의 데이터 비트 영역의 수와 최소한 동일하거나 대략 1개정도 적은 수만큼 형성될 수 있다. 도 4에서는 메모리 트랙(11)의 중심 부분은 데이터 저장영역(20)으로서 사용하고, 그 양쪽의 메모리 트랙(11)을 버퍼 영역(30)으로서 사용하는 예를 보여준다. 버퍼 영역(30) 부분에서는 직접적으로 쓰기 또는 읽기가 이루어지지 않으므로, 버퍼 영역(30)은 기록층에 해당하는 메모리 트랙(11)만을 구비하거나, 메모리 트랙(11)과 그 하면의 비자성층(13)으로 된 층구조를 가질 수 있다. 또한, 본 발명의 일 실시예에 따른 자기메모리(10)는, 버퍼 영역(30)이 데이터 저장영역(20)과 실질적으로 동일한 층구조 즉, 기준층(15)까지 포함하는 층 구조를 가지며, 버퍼 영역(30)의 기준층(15)에는 신호를 입력하지 않도록 구성될 수도 있다.
도 4에서는, 데이터 저장영역(20)의 6개의 데이터 비트 영역(D1, D2, D3, D4, D5, D6) 중 세 번째인 제3데이터 비트 영역(D3)에서 데이터 쓰기 또는 데이터 읽기가 수행되고, 데이터 저장영역(20)의 양쪽에 버퍼 영역(30)의 제1부분(A) 및 제2부분(B)이 구비된 예를 보여준다. 도 4에서는 데이터를 읽는 동작 동안 마그네틱 도메인 이동이 좌측에서 우측으로 이루어지는 경우를 고려하여, 데이터 저장영역(20)의 좌측에 3개의 데이터 비트 영역을 가지는 버퍼 영역(30)의 제1부분(A), 데이터 저장영역(20) 우측에 2개의 데이터 비트 영역을 가지는 버퍼 영역(30)의 제2부분(B)을 형성한 예를 보여준다. 데이터 저장영역(20)의 6개의 데이터 비트 영역(D1, D2, D3, D4, D5, D6)의 데이터는, 제6데이터 비트 영역(D6)의 데이터가 제3데이터 비트 영역(D3)에 위치하도록 좌측으로 이동된 상태에서 데이터 읽기 동작을 시작하고, 데이터를 우측으로 이동하면서, 이동과 읽기 동작은 교대로 수행하면, 이 6개의 데이터 비트 영역(D1, D2, D3, D4, D5, D6)의 데이터를 순차로 읽어낼 수가 있다.
도 4에서는 데이터 저장영역(20)의 중간 부분에 기준층(15)이 형성되어 데이터 저장 또는 읽기 동작이 데이터 저장영역(20)의 중간 부분에서 이루어지는 예를 보여주는데, 본 발명이 이에 한정되는 것은 아니며, 다양한 변형예가 가능하다.
예를 들어, 데이터 저장영역(20)의 첫 번째 데이터 비트 영역(D1)에서 데이터 저장 또는 데이터 읽기가 수행되고, 데이터 저장영역(20)의 데이터 비트 영역과 최소한 동일한 수 또는 이보다 하나 적은 수의 데이터 비트 영역을 가지는 버퍼 영역(30)은 데이터 저장영역(20)의 데이터 읽기 또는 쓰기가 시작되는 데이터 비트 영역에 인접되게 (예컨대, 데이터 읽기 또는 쓰기가 첫 번째 데이터 비트 영역(D1)에서 시작되는 경우 그 좌측, 데이터 읽기 또는 저장이 마지막 여섯 번째 데이터 비트 영역(D6)에서 시작되는 경우 그 우측) 마련되거나 양쪽에 각각 마련될 수도 있다. 이러한 번형예에 대한 도시는, 도 4에 도시된 구조로부터 충분히 유추할 수 있으므로, 그 도시를 생략한다.
버퍼 영역(30)이 데이터 저장영역(20)의 우측 또는 좌측에만 마련된 경우에, 데이터를 읽는 구간에서는, 데이터 저장영역(20)의 데이터를 이동하여 버퍼 영역(30)으로 이동시킨 다음, 데이터 읽기를 수행할 수 있다. 이때, 데이터를 읽는 동안 행해지는 마그네틱 도메인 이동과 데이터를 기록하는 동안 행해지는 마그네틱 도메인 이동은 동일 방향으로 행해질 수 있다. 또한, 데이터 저장영역(20)의 데이터를 바로 버퍼 영역(30)으로 이동시키면서 데이터 읽기를 수행할 수도 있다. 이 경우의 데이터를 읽는 동안 행해지는 마그네틱 도메인 이동과 데이터를 기록하는 동작 동안 행해지는 마그네틱 도메인 이동은 서로 반대 방향으로 행해진다.
데이터 저장영역(20)에 n 비트의 데이터를 저장하는 경우, 버퍼 영역(30)에서의 데이터 비트 영역의 수는 데이터 저장영역(20)에서의 데이터 비트 영역의 수보다 하나 적게 마련하는 것이 가능하데 그 이유는 다음과 같다. 즉, 버퍼 영역(30)은 n-1 비트의 데이터를 저장하도록 마련될 수 있다. 이는 한 비트의 데이터는 데이터 저장영역(20)의 데이터 저장 또는 읽기가 수행되는 데이터 비트 영역 즉, 특정 데이터 비트 영역(21)에 저장하는 것이 항상 가능하므로, 버퍼 영역(30)에는 n-1비트의 데이터만 임시로 저장해도 되기 때문이다. 여기서, 버퍼 영역(30)이 데이터 저장영역(20)과 같은 수 또는 이보다 많은 수의 데이터 비트 영역을 가질 수 있음은 물론이다.
버퍼 영역(30)이 데이터 저장영역(20) 양쪽에 마련된 경우에, 데이터를 버퍼 영역(30)으로 이동시키는 과정 없이 바로 데이터 저장영역(20)의 데이터를 마그네틱 도메인 이동을 수행하면서 데이터를 읽는 것이 가능하다. 이 때의 데이터를 읽는 동안 행해지는 마그네틱 도메인 이동과 데이터를 저장하는 동작 동안 행해지는 마그네틱 도메인 이동은 서로 반대 방향으로 행해진다. 이 경우에도, 데이터 저장영역(20)에 n 비트의 데이터를 저장하는 경우, 이 데이터 저장영역(20) 양측의 버퍼 영역(30) 각각의 데이터 비트 영역의 수는 데이터 저장영역(20)에서의 데이터 비트 영역의 수보다 하나 적을 수 있다.
한편, 이상에서는 본 발명에 따른 자기메모리(10)의 메모리 트랙(11)이 데이터 저장영역(20)에 연속되는 버퍼 영역(30)을 구비하는 것으로 설명 및 도시하였는데, 본 발명에 따른 자기메모리(10)의 메모리 트랙(11)은 버퍼 영역 없이 데이터 저장영역(20)만으로 이루어질 수 있다. 이때, 데이터 저장영역(20)에는 버퍼로서 역할을 할 수 있도록, 저장하고자 하는 비트 수의 데이터 비트 영역에 추가하여 잉여의 데이터 비트 영역을 더 구비한다. 예를 들어, n 비트의 데이터를 저장하고자 하는 경우, 데이터 저장영역(20)에는 최소한 2n 또는 2n-1의 데이터 비트 영역을 구비할 수 있다.
한편, 본 발명의 일 실시예에 따른 자기메모리(10)에서는 상기 제1입력부(50)를 통해 인가되는 마그네틱 도메인 이동 신호(Pulse 1) 및 이 이동 신호와 동기되어 상기 제2입력부(40)를 통해 인가되는 쓰기 신호(예컨대, 도 7에서의 Pulse 2(writing))에 따라, 메모리 트랙(11)의 연속된 마그네틱 도메인을 이동(motion)하 면서 그 마그네틱 도메인의 일부 영역 예컨대, 상기 기준층(15)에 대응하는 특정 위치의 마그네틱 도메인을 스핀 전환 토크(Spin Transfer Torque) 즉, 전류 유도 마그네틱 스위칭(Current Induced Magnetic Switching:CIMS) 방법을 이용하여 자화 반전시킴으로써 데이터 비트 즉, "0" 또는 "1"을 기록한다.
부가적으로 본 발명의 일 실시예에 따른 자기메모리(10)에서는, 상기 제1입력부(50)를 통해 인가되는 이동 신호(Pulse 1) 및 이 이동 신호와 동기되어 상기 제2입력부(40)를 통해 인가되는 읽기 신호(예컨대, 도 7에서의 Pulse 2(reading))에 따라, 마그네틱 도메인을 이동하면서, 기록층에 해당하는 메모리 트랙(11)과 기준층(15) 사이에 읽기 신호 예컨대, 읽기용 펄스신호를 인가하여, 예컨대, 스핀 터널링(spin tunneling) 현상에 의해 메모리 트랙(11)의 마그네틱 도메인에 저장된 정보 데이터를 읽는다.
도 4에서 Pulse 1은 마그네틱 도메인 이동 신호, Pulse 2는 읽기 신호 또는 쓰기 신호를 의미한다.
한편, 상기 제2입력부(40)는 메모리 트랙(11)과 상기 기준층(15)에 전기적으로 연결된다. 도 4에서는 상기 제2입력부(40)가 기준층(15) 및 이 기준층(15) 상에 위치된 메모리 트랙(11)의 특정 데이터 비트 영역(21)에 전기적으로 연결된 경우를 보여준다.
쓰기 신호는 상기 제2입력부(40)를 통하여 메모리 트랙(11)의 특정 데이터 비트 영역(21) 및 기준층(15)에 입력되며, 이 쓰기 신호에 따라 예컨대, 기준층(15) 상에 위치된 메모리 트랙(11)의 특정 데이터 비트 영역(21)의 자화 방향이 지 정된다. 도 4에서, 데이터 저장영역(20)은 제1 내지 제6데이터 비트 영역(D1, D2, D3, D4, D5, D6)의 어레이를 구비하며, 제2입력부(40)에 전기적으로 연결된 특정 데이터 비트 영역(21)은 기준층(15) 상에 위치된 제3데이터 비트 영역(D3)이 된다.
상기 제2입력부(40)를 통해 쓰기 신호가 입력되면, 그 쓰기 신호에 따라 상기 제3데이터 비트 영역(D3)의 자화 방향이 정해진다. 예를 들어, 제3데이터 비트 영역(D3)이 소정의 자화 방향을 가지고 있을 때, 인가되는 쓰기 신호에 따라 제3데이터 비트 영역(D3)의 자화 방향이 반전되거나, 원래의 자화 방향이 유지된다. 이와 같이 지정된 자화 방향이 기록된 데이터 비트를 나타낸다.
상기 쓰기 신호는 후술하는 도 7에 보여진 바와 같이 펄스 형태의 스위칭 전류로서, 이 스위칭 전류의 극성에 따라 상기 기준층(15) 상에 위치된 메모리 트랙(11)의 특정 데이터 비트 영역(21) 예컨대, 제3데이터 비트 영역(D3)의 자화 방향이 선택적으로 스위칭되어, 그 특정 데이터 비트 영역(21)에는 저장하고자 하는 데이터 비트 즉, "0" 또는 "1"의 값이 저장된다.
예를 들어, 기준층(15)이 소정의 자화 방향을 가지는 경우, 스위칭 전류를 인가하여, 특정 데이터 비트 영역(21)의 자화 방향과 기준층(15)의 자화 방향이 동일한 경우 즉, 평행인 경우에 데이터 비트가 "0"으로 지정된다면, 반대 극성의 스위칭 전류를 인가하여, 특정 데이터 비트 영역(21)이 기준층(15)과 반대의 자화 방향을 가지게 되고, 데이터 비트는 "1"로 지정될 수 있다. 이와 같이, 스위칭 전류의 극성을 바꿈으로써, 특정 데이터 비트 영역(21)의 자화 방향을 기준층(15)과 동일한 자화 방향이 되도록 하거나, 기준층(15)과 반대의 자화 방향이 되도록 하여, 데이터를 저장한다.
여기서, 기준층(15)의 자화 방향은 미리 정해진다. 따라서, 미리 정해진 기준층(15)의 자화 방향에 대해 메모리 트랙(11)의 데이터 비트 영역의 자화 방향이 평행일 때 데이터 비트를 "0", 반평행일 때 데이터 비트를 "1"로 정하면, 메모리 트랙(11)의 특정 데이터 비트 영역(21)의 자화 방향을 스위칭 함에 따라 원하는 데이터를 저장할 수 있다.
한편, 저장된 데이터를 읽고자 할 때에는, 읽기 신호 예컨대, 도 7에서와 같은 읽기용 펄스 전류가 상기 제2입력부(40)를 통하여 메모리 트랙(11)의 특정 데이터 비트 영역(21) 및 기준층(15)에 입력된다. 이때, 기준층(15) 및 이 기준층(15) 상에 위치된 메모리 트랙(11)의 특정 데이터 비트 영역(21), 그 사이의 비자성층(13)은 자기터널접합(Magnetic Tunnel Junction:MTJ) 셀을 구성한다. 따라서, 상기 기준층(15)의 자화 방향에 대해 상기 메모리 트랙(11)의 특정 데이터 비트 영역(21)의 자화 방향에 따라 전류의 통과 정도나 저항치가 달라지고, 이러한 차이에 근거하여 데이터 정보를 읽어내게 된다. 여기서 데이터를 읽기 위하여 별도의 기준층(15)과 입력부를 구성할 수도 있다.
상기 읽기용 펄스 전류는 도 7에 보여진 바와 같이, 기록을 위한 상기 스위칭 전류보다는 작은 크기의 펄스 전류일 수 있다. 이 읽기용 펄스 전류는 상기 도메인 이동 신호와 동기되어 인가된다. 이에 의해, 마그네틱 도메인 이동과 읽기 기준층(15)상에 위치되는 특정 데이터 비트 영역(21)의 자화 방향에 따른 저장 데이터 정보를 읽을 수 있다.
상기한 바와 같은 구성을 갖는 본 발명의 일 실시예에 따른 자기메모리(10)에서는, 기록용 스위칭 전류 또는 읽기용 펄스 전류의 입력과 이동 신호의 입력은 교대로 이루어진다. 이에 따라, 데이터 저장 또는 저장된 데이터 읽기와 마그네틱 도메인 이동이 교대로 이루어진다. 이에 의해 복수의 데이터 비트 영역에 복수 비트의 데이터를 순차로 기록 또는 그 복수의 데이터 비트 영역에 저장된 복수 비트의 데이터를 순차로 읽어내게 된다. 본 발명의 일 실시예에 따른 자기메모리(10)에서의 데이터 저장 또는 저장된 데이터 읽기에 대해서는 도 5a 내지 도 5c, 도 6a 내지 도 6b를 참조로 설명하면 다음과 같다.
도 5a 내지 도 5c는 도 4의 제3데이터 비트 영역(D3)(특정 데이터 비트 영역(21))에 스위칭 전류가 인가되어 자화 방향이 반전되고, 자화 반전된 제3데이터 비트 영역(D3)의 자화 방향이 이동 전류에 의해 인접한 제4데이터 비트 영역(D4)으로 이동되는 과정을 보여준다. 도 6a 및 도 6b는 제3데이터 비트 영역(D3)(특정 데이터 비트 영역(21))에 읽기용 펄스 전류를 인가하여 제3데이터 비트 영역(D3)의 데이터를 읽은 다음 제3데이터 비트 영역(D3)의 자화 방향이 이동 전류에 의해 인접한 제4데이터 비트 영역(D4)으로 이동되는 과정을 보여준다. 도 7은 본 발명의 일 실시예에 따른 자기메모리(10)에 적용되는 이동 전류 Pulse 1(motion), 읽기용 펄스 전류 Pulse 2(reading), 쓰기용 스위칭 전류 신호 Pulse 2(writing)를 개략적으로 보인 그래프이다. 도 7에서 가로축은 시간(t) 축이다.
데이터 기록은 다음과 같이 진행된다. 도 5a에서와 같이 제3데이터 비트 영역(D3)에 스위칭 전류(switching current)를 인가하면, 도 5b에 도시한 바와 같이 제3데이터 비트 영역(D3)의 자화 방향이 반전된다. 그런 다음, 메모리 트랙(11)에 이동 전류(motion current)를 인가하면, 도 5c에서와 같이 각 데이터 비트 영역의 자화 방향이 인접한 데이터 비트 영역으로 이동한다. 즉, 도 5b에서와 같은 데이터 저장 영역(20)의 제1 내지 제6데이터 비트 영역(D1, D2, D3, D4, D5, D6)의 자화 방향은 각각, 도 5c에서와 같이, 제2 내지 제6데이터 비트 영역(D2, D3, D4, D5, D6) 및 버퍼 영역(30)의 제2부분(B)의 첫 번째 데이터 비트 영역(B1)으로 각각 일 데이터 비트 영역만큼 이동된다.
상기와 같이, 특정 데이터 비트 영역(21)의 자화 방향을 지정한 다음, 일정 시간이 경과한 후에 특정 데이터 비트 영역(21)의 데이터(자화 방향)를 인접한 데이터 비트 영역 즉, 제4데이터 비트 영역(D4)으로 이동하고, 특정 데이터 비트 영역(21)에 다시 쓰기 신호를 입력하여 다시 자화 방향을 지정하는 과정을 진행한다. 도 7에 예시적으로 보여진 주기적으로 인가되는 이동 전류 및 이와 동기되어 주기적으로 인가되는 쓰기용 스위칭 전류에 의해, 이러한 자화 방향 지정 과정 및 이동 과정은 교대로 이루어져, 상기 메모리 트랙(11)의 복수 데이터 비트 영역에는 복수 비트의 데이터가 어레이로 기록된다. 데이터 기록 완료 후, 데이터 저장 위치를 그대로 유지하거나, 앞서와 반대방향으로 마그네틱 도메인을 이동하는 이동 신호를 입력하여 데이터가 데이터 저장영역(20)의 제1 내지 제6데이터 비트 영역(D1, D2, D3, D4, D5, D6)에 저장된 상태로 유지시킬 수도 있다.
저장되어 있는 데이터 읽기는 다음과 같이 진행된다. 도 6a를 참조하면, 제3데이터 비트 영역(D3)에 읽기용 펄스 전류(Reading current)를 인가하여, 제3데이 터 비트 영역(D3)의 데이터를 읽는다. 그런 다음 도 6b에서와 같이 메모리 트랙(11)에 이동 전류를 인가하여, 데이터 비트 영역의 자화 방향을 인접 데이터 비트 영역으로 이동한다. 도 6a에서와 같이, 데이터 저장영역(20)의 제1 내지 제6데이터 비트 영역(D1, D2, D3, D4, D5, D6)의 자화 방향은, 도 6b에 보여진 바와 같이, 제2 내지 제6데이터 비트 영역(D2, D3, D4, D5, D6) 및 버퍼 영역(30)의 제2부분(B)의 첫 번째 데이터 비트 영역(B1)으로 각각 일 데이터 비트 영역만큼 이동된다.
상기와 같이, 특정 데이터 비트 영역(21)의 자화 방향을 읽은 다음, 일정 시간이 경과한 후에 특정 데이터 비트 영역(21)의 데이터(자화 방향)를 인접한 데이터 비트 영역 즉, 제4데이터 비트 영역(D4)으로 이동하고, 특정 데이터 비트 영역(21)에 대해 다시 읽기 신호를 입력하여 데이터 읽기를 진행한다. 도 7에 예시적으로 보여진 주기적으로 인가되는 이동 전류 및 이와 동기되어 주기적으로 인가되는 읽기용 펄스 전류에 의해, 이러한 읽기 과정 및 이동 과정은 상기 메모리 트랙(11)에 저장된 복수 데이터 비트에 대해 읽기를 완료할 때까지 교대로 이루어진다. 데이터 읽기 완료후, 데이터 저장 위치를 그대로 유지하거나, 앞서와 반대방향으로 마그네틱 도메인을 이동하는 이동 신호를 입력하여 데이터가 데이터 저장영역(20)의 제1 내지 제6데이터 비트 영역(D1, D2, D3, D4, D5, D6)에 저장된 상태로 유지되도록 할 수도 있다.
읽기 동안, 상기 읽기용 펄스 전류는 도 7에 예시적으로 보여진 바와 같이 극성 반전 없이, 도메인 이동 신호와 동기되어 주기적으로 인가된다. 읽기용 펄스 전류를 기준층(15) 및 메모리 트랙(11)의 특정 데이터 비트 영역(21) 사이에 인가 할 때, 예컨대, 터널 장벽(tunnel barrier)을 통과하는 전류량 및 이에 따른 저항치는 메모리 트랙(11)의 특정 데이터 비트 영역(21)의 자화 방향이 기준층(15)의 자화 방향과 평행인지 반평행인지에 따라 달라진다. 예를 들어, 기준층(15)과 메모리 트랙(11)의 특정 데이터 비트 영역(21)의 자화 방향이 평행일 때가, 반평행일때보다 저항치가 더 작게 된다. 이러한 저항차에 따라 특정 데이터 비트 영역(21)에 저장된 데이터 값을 인식하게 된다.
이상에서는, 일 데이터 비트 영역 단위로 이루어지고, 마그네틱 도메인 이동 및 데이터 비트 쓰기 또는 읽기가 교대로 이루어지는 것으로 설명 및 도시하였는데, 이는 예시적인 것으로, 다양한 변형예가 가능하다. 예를 들어, 복수의 데이터 비트 영역을 이동시킨 다음, 읽기 또는 쓰기가 이루어질 수도 있다.
도 8은 본 발명의 다른 실시예에 따른 자기메모리(100)를 개략적으로 보여준다. 본 발명의 다른 실시예에 따른 자기메모리(100)는, 도 8에 도시된 바와 같이, 메모리 트랙(11)에 데이터 저장영역(20)이 복수개 구비된 구조를 가질 수도 있다. 이때, 메모리 트랙(11)은 마그네틱 도메인 이동에 따라 데이터 저장영역(20) 밖으로 이동되는 데이터를 저장할 수 있도록 데이터 저장영역(20)에 연속되는 버퍼영역(30)을 더 구비할 수 있다. 이때, 제2입력부(40)는 데이터 저장 영역(20) 당 적어도 하나씩 대응되게 마련된다. 이와 같이 복수의 데이터 저장영역(20)을 구비하며, 각 데이터 저장영역(20)에 대응되게 적어도 하나의 제2입력부(40)를 구비하는 경우, 데이터 저장영역(20)의 수만큼 데이터 저장 용량을 늘리면서도, 메모리 트랙(11)이 복수의 데이터 비트 영역으로 이루어진 단일 데이터 저장영역을 구비하는 본 발명의 일 실시예에 따른 자기메모리(10)와 거의 동일하거나 빠른 데이터 저장속도 또는 데이터 읽기 속도를 달성할 수 있다.
도 8에서는 두 데이터 저장영역(20) 사이에 버퍼 영역(30)을 구비하는 예를 보여준다. 복수의 데이터 저장영역(20)을 구비하는 구조에서, 버퍼 영역(30)은 첫 번재 데이터 저장영역 이전 및 마지막 데이터 저장영역 다음 중 적어도 어느 한 곳과, 두 인접하는 데이터 저장영역 사이에 각각 마련될 수 있다.
한편, 도 8에서는 일 데이터 저장영역(20)에 대해 기준층(15) 및 제2입력부(40)가 각각 두 개씩 마련된 예를 보여준다. 이와 같이 일 데이터 저장영역(20)에 대해 제2입력부(40)를 복수개 구비하면, 데이터 저장속도 또는 데이터를 읽어내는 속도를 보다 증대시킬 수 있다.
다른 예로서, 일 데이터 저장영역(20)에 대해 기준층(15) 및 제2입력부(40)가 각각 복수개 마련되고, 쓰기 신호 입력과 읽기 신호 입력이 서로 다른 제2입력부(40)를 통해 이루어지도록 자기메모리(100)를 구성할 수도 있다. 또한, 쓰기 신호 입력이 이루어지는 데이터 저장영역(20)과 저장된 데이터를 읽어내는 데이터 저장영역(20)을 구분하여 사용할 수도 있다.
이상에서는 본 발명에 따른 자기메모리가 복수 비트의 데이터를 읽어낼 수 있는 자성소자(즉, 자기터널 접합(MTJ) 또는 거대자기저항(GMR) 센서)와 스핀 전환 토크(Spin transfer torque) 방법에 의한 기록용 자성 소자의 구성을 단일 소자로 구현할 수 있도록 마련된 경우를 예를 들어 설명 및 도시하였는데, 본 발명이 이에 한정되는 것은 아니다. 즉, 본 발명에 따른 자기메모리는 마그네틱 도메인 이동을 사용하여 복수 비트의 데이터를 읽어낼 수 있는 자성소자(즉, MTJ 또는 GMR 센서)로서 적용되거나, 마그네틱 도메인 이동을 사용하여 복수 비트의 데이터를 기록할 수 있는 스핀 전환 토크(Spin transfer torque) 방법에 의한 기록용 자성소자로서 적용될 수도 있다.
또한, 이상에서는, 본 발명에 따른 자기메모리가, 기준층(15) 및 이 기준층(15) 상에 위치된 메모리 트랙(11)의 특정 데이터 비트 영역(21), 그 사이의 비자성층(13)에 의해 형성되는 자기터널접합(Magnetic Tunnel Junction:MTJ) 셀에 쓰기 전류 신호를 직접적으로 인가하여 스핀 전환 토크 방식에 의해 데이터를 쓰도록 마련된 경우를 예를 들어 설명하였는데, 본 발명이 이에 한정되는 것은 아니다.
즉, 본 발명에 따른 자기메모리는 메모리 트랙(11)의 특정 데이터 비트 영역의 마그네틱 도메인을 전류에 의해 유도된 자기장에 의해 선택적으로 자화 반전시킴으로써 데이터 비트를 기록하도록 마련될 수 있다. 이 경우, 예를 들어, 본 발명에 따른 자기메모리는 메모리 트랙에 직접적으로 쓰기 전류 신호 또는 읽기 전류 신호를 인가하는 제2입력부(40) 대신에, 메모리 트랙(11)의 특정 데이터 비트 영역의 선택적인 자화 반전을 위한 자기장을 발생시키는 구조와, 메모리 트랙(11)에 저장되어 있는 데이터 비트를 읽기 위해 전계 효과 트랜지스터를 포함하는 구성을 가질 수도 있다.
상기한 바와 같은 본 발명의 자기메모리에 따르면, 큰 자기 이방성 상수를 가지는 비정질 연자성 물질로 이루어지고, 복수의 마그네틱 도메인이 형성될 수 있 는 메모리 트랙을 구비하므로, 작은 전류에 의해서도 마그네틱 도메인 이동이 용이하게 이루어질 수 있다.
또한, 메모리 트랙에 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있으므로, 본 발명에 따른 자기메모리를 적용한 셀당 복수 비트의 데이터를 저장할 수 있어, 데이터 저장 용량을 크게 증대할 수 있다.

Claims (11)

  1. 복수의 마그네틱 도메인이 형성될 수 있어 이 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있는 메모리 트랙(memory track);을 구비하며,
    상기 메모리 트랙은 비정질 연자성 물질인 NiFe 4족 원소 합금으로 이루어진 것을 특징으로 하는 자기메모리.
  2. 삭제
  3. 제1항에 있어서, 상기 메모리 트랙은 NiFeSiB로 형성되는 것을 특징으로 하는 자기메모리.
  4. 복수의 마그네틱 도메인이 형성될 수 있어 이 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있는 메모리 트랙(memory track);을 구비하며,
    상기 메모리 랙은 NiFe보다 자기 이방성 상수가 큰 비정질 연자성 물질로 이루어진 것을 특징으로 하는 자기메모리.
  5. 제1항, 제3항 또는 제4항 중 어느 한 항에 있어서, 상기 메모리 트랙은, 자화 방향의 스위칭이 가능하도록 마련되고,
    상기 메모리 트랙의 일부 영역에 대응되게 형성되며 고정된 자화 방향을 가지는 기준층;을 더 구비하여, 상기 메모리 트랙에 상기 기준층의 유효 크기에 상응하는 상기 마그네틱 도메인으로 이루어진 데이터 비트가 어레이로 저장될 수 있도록 형성되어 있으며,
    상기 메모리 트랙의 데이터 비트 영역에 저장된 데이터를 인접한 데이터 비트 영역으로 이동시키도록, 상기 메모리 트랙에 전기적으로 연결되어, 마그네틱 도메인 이동 신호를 입력하는 제1입력부;를 더 포함하는 것을 특징으로 하는 자기메모리.
  6. 제5항에 있어서, 상기 기준층과 상기 메모리 트랙 사이에는 비자성층;이 더 구비된 것을 특징으로 하는 자기메모리.
  7. 제6항에 있어서, 상기 비자성층은 도전막이나 터널링 장벽으로서 역할을 하는 절연막인 것을 특징으로 하는 자기메모리.
  8. 제5항에 있어서, 상기 메모리 트랙은,
    저장하고자 하는 데이터 비트 수에 대응하는 데이터 비트 영역을 포함하여 복수 비트의 데이터가 저장되는 적어도 하나의 데이터 저장영역과,
    마그네틱 도메인 이동시 데이터 저장영역 밖으로 이동되는 데이터를 필요에 따라 저장할 수 있도록 데이터 저장 영역에 연속되는 버퍼 영역을 포함하는 것을 특징으로 하는 자기메모리.
  9. 제8항에 있어서, 상기 메모리 트랙의 적어도 하나의 데이터 비트 영역과 상기 기준층에 전기적으로 연결되어 쓰기 전류 신호 및 읽기 전류 신호 중 적어도 어느 하나를 입력하는 제2입력부;를 더 구비하는 것을 특징으로 하는 자기메모리.
  10. 제9항에 있어서, 상기 메모리 트랙은 복수의 데이터 저장영역을 포함하며,
    두 인접하는 데이터 저장 영역 사이에는 버퍼 영역이 위치되며,
    상기 제2입력부는 각 데이터 저장영역에 적어도 1개씩 대응되게 마련된 것을 특징으로 하는 자기메모리.
  11. 제5항에 있어서, 상기 메모리 트랙의 적어도 하나의 데이터 비트 영역과 상기 기준층에 전기적으로 연결되어 쓰기 전류 신호 및 읽기 전류 신호 중 적어도 어느 하나를 입력하는 제2입력부;를 더 구비하는 것을 특징으로 하는 자기메모리.
KR1020060017238A 2006-02-22 2006-02-22 마그네틱 도메인 이동을 이용한 자기메모리 Expired - Lifetime KR100754397B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060017238A KR100754397B1 (ko) 2006-02-22 2006-02-22 마그네틱 도메인 이동을 이용한 자기메모리
DE602006007099T DE602006007099D1 (de) 2006-02-22 2006-10-30 Magnetspeichervorrichtung unter Verwendung der Bewegung magnetischer Domänen
EP06123193A EP1826773B1 (en) 2006-02-22 2006-10-30 Magnetic memory device using magnetic domain motion
CN2006101485522A CN101026001B (zh) 2006-02-22 2006-11-16 利用磁畴运动的磁存储器
JP2007035442A JP5300201B2 (ja) 2006-02-22 2007-02-15 マグネチックドメイン移動を利用した磁気メモリ
US11/706,988 US7738278B2 (en) 2006-02-22 2007-02-16 Magnetic memory device using magnetic domain motion

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060017238A KR100754397B1 (ko) 2006-02-22 2006-02-22 마그네틱 도메인 이동을 이용한 자기메모리

Publications (2)

Publication Number Publication Date
KR20070084884A KR20070084884A (ko) 2007-08-27
KR100754397B1 true KR100754397B1 (ko) 2007-08-31

Family

ID=37807890

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017238A Expired - Lifetime KR100754397B1 (ko) 2006-02-22 2006-02-22 마그네틱 도메인 이동을 이용한 자기메모리

Country Status (6)

Country Link
US (1) US7738278B2 (ko)
EP (1) EP1826773B1 (ko)
JP (1) JP5300201B2 (ko)
KR (1) KR100754397B1 (ko)
CN (1) CN101026001B (ko)
DE (1) DE602006007099D1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8144503B2 (en) 2008-12-24 2012-03-27 Samsung Electronics Co., Ltd. Information storage device and method of operating the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100834811B1 (ko) * 2006-11-28 2008-06-09 고려대학교 산학협력단 수직 자기 이방성을 가지는 코발트-철-실리콘-보론/플래티늄 다층박막
KR101435516B1 (ko) * 2008-02-14 2014-08-29 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
KR20090125378A (ko) * 2008-06-02 2009-12-07 삼성전자주식회사 메모리 장치 및 이를 포함하는 데이터 저장 장치
KR101430170B1 (ko) * 2008-06-16 2014-08-13 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치의 구동방법
JP2010010605A (ja) * 2008-06-30 2010-01-14 Fujitsu Ltd 磁気メモリ素子、磁気メモリ装置およびメモリ素子製造方法
TWI416529B (zh) * 2008-09-26 2013-11-21 Ind Tech Res Inst 磁性移位暫存記憶體以及操作方法
GB2465370A (en) * 2008-11-13 2010-05-19 Ingenia Holdings Magnetic data storage comprising a synthetic anti-ferromagnetic stack arranged to maintain solitons
KR20100068791A (ko) 2008-12-15 2010-06-24 삼성전자주식회사 자성트랙, 자성트랙을 포함하는 정보저장장치 및 상기 정보저장장치의 동작방법
WO2010074132A1 (ja) 2008-12-25 2010-07-01 日本電気株式会社 磁気メモリ素子及び磁気ランダムアクセスメモリ
JP5459227B2 (ja) * 2008-12-25 2014-04-02 日本電気株式会社 磁気メモリ素子及び磁気ランダムアクセスメモリ
US8406029B2 (en) 2009-02-17 2013-03-26 Samsung Electronics Co., Ltd. Identification of data positions in magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8050074B2 (en) * 2009-02-17 2011-11-01 Samsung Electronics Co., Ltd. Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
KR20100104044A (ko) 2009-03-16 2010-09-29 삼성전자주식회사 정보저장장치 및 그의 동작방법
US7965543B2 (en) * 2009-04-30 2011-06-21 Everspin Technologies, Inc. Method for reducing current density in a magnetoelectronic device
US8279667B2 (en) * 2009-05-08 2012-10-02 Samsung Electronics Co., Ltd. Integrated circuit memory systems and program methods thereof including a magnetic track memory array using magnetic domain wall movement
JP5615310B2 (ja) * 2012-03-16 2014-10-29 株式会社東芝 磁気メモリ
CN105336357B (zh) * 2014-07-17 2018-05-11 华为技术有限公司 磁性存储装置及运用该装置的信息存储方法
JP6193190B2 (ja) * 2014-08-25 2017-09-06 株式会社東芝 磁気記憶素子および磁気メモリ
US10056126B1 (en) 2017-10-27 2018-08-21 Honeywell International Inc. Magnetic tunnel junction based memory device
US10885961B2 (en) * 2019-03-14 2021-01-05 Samsung Electronics Co., Ltd. Race-track memory with improved writing scheme
DE102019210177B4 (de) * 2019-07-10 2021-05-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen einer gegenläufig magnetisierten Magnetstruktur
JP2021072138A (ja) * 2019-10-29 2021-05-06 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． レーストラック磁気メモリ装置、及びその書き込み方法
CN112289363B (zh) * 2020-11-23 2023-03-14 信阳师范学院 基于磁性斯格明子的赛道存储器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08278373A (ja) * 1995-02-22 1996-10-22 Sensormatic Electron Corp 電子物品監視装置
KR20030048842A (ko) * 2001-12-13 2003-06-25 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
US6667118B1 (en) 2000-09-05 2003-12-23 Seagate Technology Llc Texture-induced magnetic anisotropy of soft underlayers for perpendicular recording media
KR20050027008A (ko) * 2003-09-12 2005-03-17 소니 가부시끼 가이샤 자기 저항 효과 소자와 그 제조 방법 및 자기 메모리장치와 그 제조 방법
KR20050053496A (ko) * 2003-12-03 2005-06-08 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. 패턴화된 멀티레벨 수직 자기 기록 매체

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3940750A (en) 1973-03-26 1976-02-24 International Business Machines Corporation Wall topology storage system
JPH0936455A (ja) * 1995-07-21 1997-02-07 Sony Corp 磁気抵抗効果素子
US7262064B2 (en) * 2001-10-12 2007-08-28 Sony Corporation Magnetoresistive effect element, magnetic memory element magnetic memory device and manufacturing methods thereof
US7108797B2 (en) * 2003-06-10 2006-09-19 International Business Machines Corporation Method of fabricating a shiftable magnetic shift register
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
JP4095498B2 (ja) 2003-06-23 2008-06-04 株式会社東芝 磁気ランダムアクセスメモリ、電子カードおよび電子装置
US6970379B2 (en) 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
JP4413603B2 (ja) * 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
DE602005024917D1 (de) 2004-01-15 2011-01-05 Japan Science & Tech Agency Strominjektions-magnetdomänen-wandbewegungselement
US7236386B2 (en) * 2004-12-04 2007-06-26 International Business Machines Corporation System and method for transferring data to and from a magnetic shift register with a shiftable data column
US7242604B2 (en) * 2005-01-13 2007-07-10 International Business Machines Corporation Switchable element
DE602005010662D1 (de) * 2005-03-09 2008-12-11 Korea University Foundation Magnetische Tunnelübergangsanordnung mit amorpher NiFeSiB Freischicht
JP2007081280A (ja) 2005-09-16 2007-03-29 Fujitsu Ltd 磁気抵抗効果素子及び磁気メモリ装置
JP2007123640A (ja) * 2005-10-28 2007-05-17 Sharp Corp 磁気メモリ、情報記録／再生方法、情報再生方法、情報記録方法
KR100754394B1 (ko) 2006-01-26 2007-08-31 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성소자 유닛 및 그작동 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08278373A (ja) * 1995-02-22 1996-10-22 Sensormatic Electron Corp 電子物品監視装置
US6667118B1 (en) 2000-09-05 2003-12-23 Seagate Technology Llc Texture-induced magnetic anisotropy of soft underlayers for perpendicular recording media
KR20030048842A (ko) * 2001-12-13 2003-06-25 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
KR20050027008A (ko) * 2003-09-12 2005-03-17 소니 가부시끼 가이샤 자기 저항 효과 소자와 그 제조 방법 및 자기 메모리장치와 그 제조 방법
KR20050053496A (ko) * 2003-12-03 2005-06-08 히다치 글로벌 스토리지 테크놀로지스 네덜란드 비.브이. 패턴화된 멀티레벨 수직 자기 기록 매체

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8144503B2 (en) 2008-12-24 2012-03-27 Samsung Electronics Co., Ltd. Information storage device and method of operating the same

Also Published As

Publication number Publication date
DE602006007099D1 (de) 2009-07-16
JP5300201B2 (ja) 2013-09-25
US7738278B2 (en) 2010-06-15
EP1826773A1 (en) 2007-08-29
JP2007227916A (ja) 2007-09-06
CN101026001B (zh) 2012-04-18
CN101026001A (zh) 2007-08-29
EP1826773B1 (en) 2009-06-03
KR20070084884A (ko) 2007-08-27
US20070195587A1 (en) 2007-08-23

Similar Documents

Publication Publication Date Title
KR100754397B1 (ko) 마그네틱 도메인 이동을 이용한 자기메모리
JP5122153B2 (ja) マグネチックドメイン移動を利用した磁気メモリ
US7936597B2 (en) Multilevel magnetic storage device
JP5101125B2 (ja) マグネティックドメイン移動を利用する磁気メモリ装置
CN101030444B (zh) 利用磁畴拖动的磁器件单元及其操作方法
JP6617829B2 (ja) 磁壁利用型スピンｍｏｓｆｅｔ、磁壁利用型アナログメモリ、不揮発性ロジック回路および磁気ニューロ素子
KR101488832B1 (ko) 자구벽 이동을 이용한 정보저장장치 및 그의 동작방법
KR101323719B1 (ko) 자성층, 자성층의 형성방법, 자성층을 포함하는정보저장장치 및 정보저장장치의 제조방법
Dagotto Brief introduction to giant magnetoresistance (GMR)
KR101236116B1 (ko) 마그네틱 도메인의 이동을 이용하는 마그네틱 메모리 및 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060222

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20061214

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070720

GRNT Written decision to grant
PG1501 Laying open of application
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070827

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20070828

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110711

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120716

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120716

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130731

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140731

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

PR1001 Payment of annual fee

Payment date: 20160801

Start annual number: 10

End annual number: 10

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180731

Start annual number: 12

End annual number: 12

FPAY Annual fee payment

Payment date: 20190731

Year of fee payment: 13

PR1001 Payment of annual fee

Payment date: 20190731

Start annual number: 13

End annual number: 13

PR1001 Payment of annual fee

Payment date: 20210728

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220727

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20230801

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20240729

Start annual number: 18

End annual number: 18