KR20030048842A - 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법 - Google Patents

마그네틱 랜덤 엑세스 메모리 및 그 작동 방법 Download PDF

Info

Publication number
KR20030048842A
KR20030048842A KR1020010078885A KR20010078885A KR20030048842A KR 20030048842 A KR20030048842 A KR 20030048842A KR 1020010078885 A KR1020010078885 A KR 1020010078885A KR 20010078885 A KR20010078885 A KR 20010078885A KR 20030048842 A KR20030048842 A KR 20030048842A
Authority
KR
South Korea
Prior art keywords
data
free layer
storage unit
layer
data input
Prior art date
Application number
KR1020010078885A
Other languages
English (en)
Other versions
KR100450794B1 (ko
Inventor
박완준
김태완
송이헌
박상진
리차드 제이 감비노
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2001-0078885A priority Critical patent/KR100450794B1/ko
Priority to DE60223125T priority patent/DE60223125T2/de
Priority to EP02255748A priority patent/EP1320102B1/en
Priority to JP2002324565A priority patent/JP4896341B2/ja
Priority to US10/316,844 priority patent/US6781871B2/en
Publication of KR20030048842A publication Critical patent/KR20030048842A/ko
Application granted granted Critical
Publication of KR100450794B1 publication Critical patent/KR100450794B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 마그네틱 도메인 드랙 현상을 이용한 마그네틱 랜덤 액세스 메모리에 관한 것이다. 고정층, 비자성체층 및 자유층을 포함하는 데이타 저장 유닛; 상기 데이타 저장 유닛에 데이타를 입력시키기 위해 상기 자유층의 양단에 전기적으로 연결되어 상기 자유층에 전류를 인가하여 데이타를 입력시키는 데이타 입력 수단; 및 상기 데이타 저장 유닛에 저장된 데이타를 출력시키기 위해 상기 자유층 및 고정층에 전기적으로 연결된 데이타 출력 수단;을 포함하는 마그네틱 랜덤 액세스 메모리를 제공하여 종래 스위칭 전계를 이용하여 데이타를 기록하는 방식에 비해 보다 우수한 성능을 가지는 마그네틱 랜덤 액세스 메모리를 제공할 수 있다.

Description

마그네틱 랜덤 엑세스 메모리 및 그 작동 방법{Magnetic random access memory and operating method thereof}
본 발명은 마그네틱 랜덤 액세스 메모리에 관한 것으로, 보다 상세하게는 마그네틱 도메인 드랙(magnetic domain drag) 현상과 GMR 또는 TMR 자기 저항 현상을 이용한 마그네틱 랜덤 액세스 메모리에 관한 것이다.
마그네틱 랜덤 액세스 메모리(Magnetic Random Access Memory), 즉 MRAM은 불휘발성 메모리 소자의 하나로 나노 자성체 특유의 스핀 의존 전도 현상에 기초한 자기 저항 효과를 이용하는 새로운 고체 자기 메모리이다. 이러한 마그네틱 랜덤 액세스 메모리는 전자가 지닌 자유도인 스핀이 전자 전달 현상에 큰 영향을 미치므로 생기는 거대 자기 저항(Giant Magnetoresistance)현상이나 터널 자기 저항(Tunnel Magnetoresitance)현상을 이용한 것이다.
거대 자기 저항이란 강자성체/금속비자성체/강자성체의 연속적인 배열을 하게 하여 비자성체를 사이에 두고 형성된 강자성체들 사이의 스핀 배열이 같은 경우와 서로 반대인 경우의 저항의 차이가 생기는 현상을 의미한다. 터널 자기 저항은 강자성체/절연체/강자성체의 연속적인 배열에서 두 강자성층에서의 스핀의 배열이 같은 경우가 다른 경우에 비해 전류의 투과가 용이한 현상을 의미한다. 거대 자기저항 현상을 이용한 MRAM의 경우 자화 방향에 따른 저항치의 차가 상대적으로 작기 때문에 전압치의 차를 크게 할 수 없다. 또한, 셀을 구성하기 위해 GMR 막과 조합하여 사용하는 MOSFET의 사이즈를 크게 해야 하는 단점이 있어 현재로는 TMR막을 채용하여 MRAM의 실용화를 위한 연구가 보다 활발해 지고 있다.
종래의 MRAM의 경우에는 데이타를 기록함에 있어서, 단위 MRAM 셀들의 매트릭스 구조로 이루어진 어레이 구조에서 원하는 셀을 선택하기 위해 X 방향과 Y 방향의 벡터 합을 사용하였다. 즉, Asteroid Curve로 알려진 방법으로서 외부 자장의 합에 대한 자성 박막의 자화 방향을 고려하여 데이타를 기록하였다. 즉, 도 1에 나타낸 바와 같은 종래 기술에 의한 MRAM의 경우, 데이타 저장 유닛(GMR 혹은 TMR) 상부에 상호 교차하는 전극 라인들에 전류를 흘려, 전극 라인에 형성되는 스위칭 필드에 의한 자화 방향을 데이타 저장 유닛의 자유층에 유도하여 이를 정보 단위로 사용하였다.
이와 같은 상용 가능한 메모리 소자를 구현하기 위해서는 작동 전력 소비를 최소화 해야하므로 데이타 저장 유닛에 사용되는 물질의 선택에 제약이 따른다. 종래의 MRAM에서는 스위칭 필드, 즉 소비 전력을 감소시키기 위해 자기 저항 소자의 자유층에 퍼멀로이(NiFe)를 가장 많이 사용하였다. MRAM의 동작 속도 증가와 칩 아키텍쳐의 효율적인 디자인을 위해서는 자기 저항의 증대가 필수적이며, 이를 달성하기 위해 자유층에 사용되는 자성 박막이 강자성 특성과 높은 분극 특성을 갖고 있어야 한다. 이와 같은 특성을 얻기 위해 NiCoFe 합금, Half Metalic 합금, Magnetic Amorphous Alloy 등을 사용할 수 있으나, 이와 같은 자성 물질의 경우 스위칭 필드가 크기 때문에 종래의 MRAM에 적용이 용이하지 않았다. 즉, 스위칭 필드가 크게 되면 전극 라인의 선폭 및 두께를 일정 치수 이상으로 제작해야 하므로 높은 집적도를 가져야 하는 메모리 소자에 적용하기 곤란하다.
한편, 메모리 소자들의 어레이 형태에서 X 방향과 Y방향의 벡터 합을 사용하여 정보를 기록하거나 재생하는 경우 독립적인 두개의 쓰기(Writing) 소스가 필요하므로 칩 아키텍쳐 측면에서 구조적으로 복잡한 단점이 있다.
본 발명에서는 상기 종래 기술의 문제점을 해결하기 위하여, 스위칭 자계를 형성시킬 필요가 없어 소비 전력을 최소화 시킬 수 있으며, 구조적으로 간단하고 동작속도를 증가 시킬 수 있으며, 마그네틱 도메인 사이즈에 준하는 크기를 가지는 초소형 MRAM 소자 및 어레이를 제공하여 초소형 메모리 소자를 구현하는 것을 목적으로 한다.
도 1a 내지 도 1c는 본 발명에 의한 MRAM 소자의 데이타 입력 원리를 설명하기 위한 도면이다.
도 2a 및 도 2b는 본 발명에 의한 MRAM 소자의 데이타 출력 원리를 설명하기 위한 도면이다.
도 3a는 본 발명에 의한 MRAM 단위 셀의 등가 회로도이다.
도 3b 및 도 3c는 본 발명에 의한 MRAM 소자의 구조를 나타낸 단면도이다.
도 4는 본 발명에 의한 MRAM 어레이 구조를 나타낸 등가 회로도이다.
< 도면의 주요 부분에 대한 부호의 설명 >
10... 펄스 11, 21.. 자유층의 스핀 방향
12, 22... 자유층 13, 23... 고정층
14, 24... 고정층의 스핀 방향 15, 25... 비자성층
30... 단위셀 31, 48... 데이타 저장 유닛
32, 50... 출력 선택 스위치 33, 49... 데이타 출력 선택 라인
34, 51... 비트 라인 35... 데이타 출력 경로
36... 입력 선택 스위치 37, 45... 데이타 입력 선택 라인
38, 47... 데이타 입력 라인 39... 데이타 입력 경로
41... 메모리 컬럼 42... 레퍼런스 컬럼
43... 레퍼런스 셀들 44... 컴퍼레이터
본 발명에서는 상기 목적을 달성하기 위하여,
고정층, 비자성체층 및 자유층을 포함하는 데이타 저장 유닛; 상기 데이타 저장 유닛에 데이타를 입력시키기 위해 상기 자유층의 양단에 전기적으로 연결된 데이타 입력 수단; 상기 데이타 저장 유닛에 저장된 데이타를 출력시키기 위해 상기 자유층 및 고정층에 전기적으로 연결된 데이타 출력 수단;을 포함하는 마그네틱 랜덤 액세스 메모리를 제공한다.
본 발명에 있어서, 상기 고정층 및 자유층은 강자성체로 이루어지며, 상기자유층은 하나 이상의 마그네틱 도메인 장벽들이 형성된 것이 바람직하다.
본 발명에 있어서, 상기 데이타 입력 수단은 상기 자유층에 전류를 인가하여 자화 방향을 결정하는 데이타 입력 라인; 및 상기 자유층의 일단과 상기 데이타 입력 라인 사이에 형성된 데이타 입력 선택 스위치;를 포함하며, 상기 데이타 출력 수단은 상기 자유층 상에 형성된 비트 라인; 및 상기 고정층 하단에 연결된 데이타 출력 선택 스위치;를 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 데이타 입력 선택 스위치와 데이타 출력 선택 스위치는 다이오드, MOS 트랜지스터 또는 바이폴라 트랜지스터 중 어느 하나인 것이 바람직하다.
또한, 본 발명에서는 고정층, 비자성체층 및 자유층을 포함하는 데이타 저장 유닛; 상기 데이타 저장 유닛에 데이타를 입력시키기 위해 상기 자유층의 양단에 전기적으로 연결된 데이타 입력 수단; 상기 데이타 저장 유닛에 저장된 데이타를 출력시키기 위해 상기 자유층 및 고정층에 전기적으로 연결된 데이타 출력 수단; 을 포함하는 단위 메모리 소자들의 매트릭스 구조로 이루어진 MRAM 메모리의 어레이에 있어서, 상기 데이타 입력 수단 및 데이타 입력 수단은 상기 어레이 내에서 소정의 단위 메모리 소자들을 선택하기 위한 입력 선택 디코더 및 출력 선택 디코더와 전기적으로 연결된 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리 어레이를 제공한다.
본 발명에 있어서, 상기 데이타 입력 수단은 상기 자유층에 전류를 인가하여 자화 방향을 결정하는 데이타 입력 라인; 및 상기 자유층의 일단과 상기 데이타 입력 라인 사이에 형성되며, 상기 입력 선택 디코더에 의해 전기적으로 구동되는 데이타 입력 선택 스위치;를 포함하며, 상기 데이타 출력 수단은 상기 상기 자유층 상에 형성된 비트 라인; 및 상기 고정층 하단에 연결되며, 상기 출력 선택 디코더에 의해 전기적으로 구동되는 데이타 출력 선택 스위치;를 포함하는 것이 바람직하다.
본 발명에 있어서, 상기 어레이 내에 데이타 저장 유닛의 자유층의 자화 방향이 고정된 레퍼런스 메모리 유닛의 배열로 이루어진 레퍼런스 컬럼을 더 포함하며, 상기 상기 단위 메모리 소자들의 비트 라인과 상기 레퍼런스 소자들의 비트 라인들은 컴퍼레이터와 연결된 것이 바람직하다.
또한, 본 발명에서는 고정층, 비자성체층 및 자유층을 포함하는 데이타 저장 유닛; 상기 데이타 저장 유닛에 데이타를 입력시키기 위해 상기 자유층의 양단에 전기적으로 연결된 데이타 입력 수단; 상기 데이타 저장 유닛에 저장된 데이타를 출력시키기 위해 상기 자유층 및 고정층에 전기적으로 연결된 데이타 출력 수단; 을 포함하는 단위 메모리 소자들의 매트릭스 구조로 이루어진 어레이 구조체; 및
상기 데이타 입력 수단 및 데이타 입력 수단과 전기적으로 연결되며, 상기 어레이 내에서 소정의 단위 메모리 소자들을 선택하기 위한 입력 선택 디코더 및 출력 선택 디코더를 포함하는 마그네틱 랜덤 액세스 메모리 어레이의 작동 방법에 있어서,
(가) 상기 입력 선택 디코더에 의해 원하는 단위 메모리 소자를 선택하고, 상기 데이타 입력 수단에 의해 전류를 가하여 데이타 저장 유닛의 자유층의 마그네틱 도메인 장벽 내에 일정한 방향의 스핀 배열을 형성시켜 데이타를 저장하는 단계; 및
(나) 상기 출력 선택 디코더에 의해 원하는 단위 메모리 소자와 연결된 출력 선택 스위치를 구동하고, 출력 수단에 의해 데이타 저장 유닛의 데이타를 검출하는 단계;를 포함하는 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리 어레이의 작동 방법을 제공한다.
본 발명에 있어서, 상기 데이타 입력 수단은 상기 자유층에 전류를 인가하여 자화 방향을 결정하는 데이타 입력 라인; 및 상기 자유층의 일단과 상기 데이타 입력 라인 사이에 형성되며, 상기 입력 선택 디코더에 의해 전기적으로 구동되는 데이타 입력 선택 스위치;를 포함하며, 상기 (가) 단계는 상기 입력 선택 디코더에 의해 데이타 입력 스위치를 구동하는 단계; 상기 데이타 입력 라인에 의해 상기 자유층 내의 마그네틱 도메인 장벽 내에 일정한 방향의 스핀 배열을 형성시키는 것을 특징으로 한다.
본 발명에 있어서, 상기 데이타 출력 수단은 상기 상기 자유층 상에 형성된 비트 라인; 및 상기 고정층 하단에 연결되며 상기 출력 선택 디코더에 의해 전기적으로 구동되는 데이타 출력 선택 스위치;를 포함하며, 상기 (나) 단계는 상기 출력 선택 디코더에 의해 출력 선택 스위치를 구동하는 단계; 상기 데이타 저장 유닛의 고정층과 자유층 간에 형성된 저항치를 측정하여 데이타를 검출하는 단계;를 포함하는 것을 특징으로 한다.
본 발명에 있어서, 상기 어레이 내에 데이타 저장 유닛의 자유층의 자화 방향이 고정된 레퍼런스 메모리 유닛의 배열로 이루어진 레퍼런스 컬럼을 더 포함하고, 상기 상기 단위 메모리 소자들의 비트 라인과 상기 레퍼런스 소자들의 비트 라인들은 컴퍼레이터와 연결되며, 상기 (나)단계는 상기 단위 메모리 소자의 데이타 저장 유닛의 저항 값과 상기 레퍼런스 메모리 유닛의 데이타 저장 유닛의 고정된 저항 값과의 비교를 통하여 상기 단위 메모리 소자에 저장된 데이타를 출력하는 것을 특징으로 한다.
이하, 도면을 참고로 하여 본 발명에 의한 마그네틱 랜덤 액세서 메모리에 관해 설명하기로 한다.
도 1a 및 도 1b는 본 발명에 의한 마그네틱 랜덤 액세스 메모리 소자에 사용되는 데이타 저장 유닛의 데이타를 기록하고 재생하는 원리를 설명하기 위한 도면이다. 본 발명에 의한 마그네틱 랜덤 액세스 메모리 소자는 그 데이타 저장 유닛으로 GMR(Giant Magnetoresistance) 또는 TMR(Tunnel Magnetoresistance) 소자, 상기 데이타 저장 유닛에 데이타를 기록하고 재생하기 위해 전체 어레이에서 단위 셀을 선택하는 2개의 스위치 및 데이타 신호가 입력되거나 출력되는 경로인 전기적 연결선을 포함한다.
본 발명에 의한 마그네틱 랜덤 액세스 메모리 소자의 데이타 저장 유닛인 GMR 또는 TMR 소자는 고정층/비자성체층/자유층을 다층 박막으로 이루어져 있으며, 상기 자유층의 스위칭 방향에 따라 데이타 입출력 값을 달리 한다. 본 발명의 데이타 저장 유닛의 데이타 기록 및 재생 원리에 대해 도면을 참고로 하여 보다 상세하게 설명한다.
도면을 참고하면, 자화 방향이 한쪽으로 고정된 고정층(13) 상에는 비자성층(15)이 형성되어 있으며, 상기 비자성층(15) 상에 자유층(12)이 형성되어 있다. 여기서 상기 비자성층(15)은 금속 비자성층 또는 산화물층이며, 상기 고정층(13)과 자유층(12) 사이에 형성되어 상기 고정층(13)과 자유층(12)을 자기적으로 분리시킨다. 상기 자유층(12)은 마그네틱 도메인 장벽(Magnetic Domain Wall)이 형성되어 있다. 상기 마그네틱 도메인 장벽은 자연적으로 형성되거나, 그 형성되는 강자성체의 종류 및 증착 조건에 따라 상기 마그네틱 도메인의 폭을 조절할 수 있다. 상기 고정층(13)은 강자성체층/반강자성체층으로 이루어진다.
먼저 데이타 기록 원리를 살펴 본다. 일반적으로 마그네틱 도메인의 자화 방향을 바꿀 수 있는 방법은 여러 가지가 있다. 첫째, 자기 저항 소자의 자유층에 대해 스위칭 자계를 이용하여 정보 저장 유닛의 자유층의 자화 방향을 결정할 수 있다. 둘째, 전자 스핀(eletron spin)과 Magnetization interation을 콩하여 자화 방향을 결정할 수 있다. 셋째, 마그네틱 도메인에 가하는 전류의 방향에 따라 자화 방향을 결정할 수 있다. 본 발명에 의한 MRAM은 상기 세번째 방법을 이용한다.
도 1a에 나타낸 바와 같이, 상기 자유층(12)의 양쪽에 직류 또는 교류 전류를 흘려주게 되면 상기 전류는 펄스 형태(10)로 가해진다. 이 경우, 고정층(13)에 대응되는 상기 자유층(12)의 마그네틱 도메인의 자화 방향이 상기 전류의 방향에 따라 변화하게 된다. 이때의 자화 방향(11)을 0 또는 1의 데이타 값으로 지정한다. 그리고, 도 1b와 같이 상기 전류를 반대 방향으로 가하게 되면 상기 자유층(12)의 마그네틱 도메인 장벽 내의 자화 방향(11)이 반대가 되며, 이 경우에는 상기 도 1a와 다른 데이타 값으로 지정한다. 즉, 상기 도 1a의 경우 "0"으로 지정하면, 상기 도 1b의 경우에는 "1"로 지정되는 것이다.
데이타 검출 원리를 살펴 본다. 본 발명에 의한 MRAM의 경우 데이타 검출 원리는 종래 기술에 의한 MRAM과 다르지 않다.
도 2a 및 도 2b에 나타낸 바와 같이, 데이타 저장 유닛의 고정층(23) 및 자유층(22) 상하에 전압을 인가하여 상기 고정층(23) 및 자유층(22) 사이에 형성된 저항치를 측정한다. 도 2a의 경우에는 고정층(23) 및 자유층(22)의 자화 방향이 같으며, 2b의 경우에는 고정층(23)과 자유층(22)의 자화 방향(24, 21)이 서로 반대 방향인 것을 알 수 있다. 따라서, 일반적인 자기 저항 소자에서와 같이 도 2b의 경우의 저항이 더 크게 되며, 이러한 저항차에 따라 저장된 데이타 값을 인식하게 되는 것이다.
도 3a 내지 도 3c를 참고하여, 본 발명에 의한 마그네틱 랜덤 액세스 메모리 소자(이하, "MRAM"이라 함)에 대해 설명한다. 도 3a는 본 발명에 의한 마그네틱 랜덤 액세스 메모리 소자의 등가 회로도이며, 도 3b 및 도 3c는 상기 도 3a의 A-A' 라인 및 B-B'라인으로 절단한 단면도이다.
도면에 나타낸 바와 같이, 본 발명에 의한 MRAM은 정보를 기록되고 재생되는 데이타 저장 유닛, 전체 메모리 어레이에서 소정의 데이타 저장 유닛(31)을 선택하는 2개의 스위치(32, 36)와 상기 데이타 저장 유닛(31)에 데이타 신호를 입력시키거나 출력시키는 전기적 연결선을 포함한다. 즉, 데이타 저장 유닛(31)에 대해 데이타를 저장하고 검출하기 위해 데이타 입력 수단과 데이타 출력 수단이 필요하며,각 입출력의 경우 전체 어레이 구조에서 소정의 단위 셀을 선택하기 위해 입력 선택 스위치(36)와 출력 선택 스위치(32)가 더 요구되는 것이다.
상기에서 설명한 바와 같이, 본 발명에 의한 MRAM의 데이타 저장 유닛은 자기 저장 소자로서 GMR 또는 TMR 소자가 사용되며, 고정층/비자성체층/자유층의 다층 구조로 이루어진다. 그리고, 상기 자유층은 수개의 마그네틱 도메인이 형성된 구조를 지니고 있다. 상기 스위치는 다이오드, MOS 트랜지스터, 바이폴라 트랜지스터(bipolar transistor) 등 스위치의 기능을 할 수 있는 소자들이 사용될 수 있다.
여기서는 두 개의 스위치 소자가 사용되는데, 하나는 상기 자유층에 대해 직렬로 연결시키고, 다른 하나는 데이타 저장 유닛의 지유층 및 고정층에 수직 방향으로 연결되어 전기적 정션(junction) 구조를 이룬다.
도 3a를 참고하여 본 발명에 의한 MRAM 구조의 단위 셀의 작동에 대해 설명하기로 한다. 도 3a는 MRAM 단위 셀의 등가 회로도이다. 이러한 MRAM 소자의 작동은 다수의 단위 셀(30)들의 매트릭스 구조로 이루어진 어레이를 선택하는 기능, 선택된 단위 셀에 소정의 데이타의 기록 및 재생하는 기능으로 요약된다.
먼저, 데이타 입력 과정을 설명한다. 입력 선택 라인(37) 및 데이타 입력 라인(38)에 의해 MRAM 어레이에서 하나의 단위 셀(30)이 선택되면, 데이타 입력 선택 스위치(36)를 통하여 데이타 입력 라인(38)에서 제공되는 데이타 정보가 데이타 저장 유닛(31)에 기록된다. 상기에서 기재한 바와 같이, 데이타 저장 유닛(31)의 자유층에는 상기 데이타 입력 라인(38)의 전류 방향에 따라 자화 방향이 결정된다. 이러한 자화 방향에 따라, "0" 또는 "1"의 데이타 값이 정해져서 기록된다. 여기서, 부재번호 39는 데이타 입력 경로를 나타낸 것이다.
다음으로 데이타 출력과정을 설명한다. 데이타 출력 과정은 출력 선택 라인(33), 즉 워드 라인 및 비트 라인(34)에 의해 선택된 MRAM 단위 셀에서 데이타 저장 유닛(31)의 고정층 및 자유층의 자화 방향에 따른 저항차를 S/A(sense amplifier)등에 의해 읽어 냄으로써 저장된 데이타 값을 읽어낸다.
상기 MRAM 단위 셀들이 매트릭스 형태의 어레이 구조에 대한 등가 회로를 도 4에 나타내었다. 여기서는 다수의 단위 셀들을 연결하여 다수의 컬럼(column)(41)을 형성시키고, 레퍼런스(reference) 컬럼(42)을 도입한 것을 특징으로 한다. 즉, 원하는 메모리 컬럼의 MRAM 단위 셀을 선택하고 동일한 라인에 위치하는 레퍼런스 컬럼(42)의 레퍼런스 셀과의 신호를 컴퍼레이터(comparator)(44)를 통해 비교하여 MRAM 단위 셀의 데이타 저장 유닛에 저장된 데이타 값 "0", "1"을 읽어 낸다. 상기 레퍼런스 셀들(43)의 자유층은 초기에 스핀 방향을 고정시켜 일반 MRAM 단위 셀들에 저장된 데이타 값과 비교하는 기준으로서의 역할을 하게 된다.
도 4를 참고로 하여 보다 상세하게 설명한다. 먼저 데이타 입력 과정, 즉 "쓰기" 과정에 대해 설명한다. 전체 MRAM 어레이에서 단위 셀 A을 선택하는 경우, 입력 선택 디코더에서 단위 셀 A에 연결된 입력 선택 라인(45)을 통하여 전원을 인가하여 데이타 입력 선택 스위치(46)를 on으로 작동시킨다. 그리고, 단위 셀 A에 대해 데이타 입력 라인(47)을 통해 전류를 흘려 주어 데이타 저장 유닛(48)의 자유층의 마그네틱 도메인 장벽 내의 자화 방향을 결정한다. 상기 데이타 입력 라인(47)은 각 단위 셀들의 자유층의 양 측면에 전기적으로 연결되어 있다. 이러한자유층의 스핀 배열, 즉 자화 방향에 따라 데이타 저장 유닛에는 데이타가 저장 된다. 이것이 "쓰기" 과정이 된다.
그리고 데이타 출력 과정, 즉 "읽기" 과정을 설명하면 다음과 같다. 데이타 출력 선택 디코더에서 소정의 MRAM 단위 셀 A와 연결된 출력 선택 라인(49), 즉 워드 라인에 전원을 인가한다. 즉 도 4의 출력 선택 라인(49)에서 원하는 MRAM 단위 셀 A를 선택하여 데이타 출력 선택 스위치(50)를 on 상태로 한다. 그리고, 비트 라인(51)에 전원을 가하여 데이타 저장 유닛(48)의 자유층 및 고정층 간의 저항 값을 읽어 낸다.
본 발명에 의한 MRAM 어레이에서는 MRAM 단위 셀과 동일한 구조를 가지되, 그 자유층의 자화 방향, 즉 스핀 배열 방향이 고정된 레퍼런스 셀을 형성시키는 것이 바람직하다. 즉, 원하는 MRAM 단위 셀을 선택하는 과정에서 항상 레퍼런스 컬럼(42)에 대해서도 소정의 MRAM 단위 셀과 동일 라인에 형성된 레퍼런스 셀도 함께 선택하여 그 저항치를 읽어낸다. 이 경우, 각 MRAM 단위 셀과 레퍼런스 셀의 저항치는 컴퍼레이터(44)를 이용하여 그 값을 비교하게 되는데, 상기 컴퍼레이터는 일반 MRAM 단위 셀들의 비트 라인과 레퍼런스 컬럼의 각 레퍼런스 셀들의 비트 라인에 연결되어 있다.
즉, 도 4에 나타낸 바와 같이, MRAM 단위 셀 A의 데이타 값을 검출하는 단계에서는 항상 레퍼런스 컬럼의 동일한 출력 그라운드를 공유하는 레퍼런스 셀 B도 함께 선택되어 상호간의 저항차를 컴퍼레이터(44)를 통하여 비교하게 된다. 상기 레퍼런스 셀 B의 자유층은 그 자화 방향이 항상 고정되어 있으며, 이러한 저항 값의 비교에 의해 단위 셀 A에 저장된 데이타 값이 "0" 인지 "1"인지 구별하게 되는 것이다.
본 발명에 의하면, 스위칭 자계를 이용한 종래 기술의 문제점을 제거하여 낮은 구동 전원으로 높은 분극 특성을 가지는 자성 박막을 사용할 수 있는 MRAM을 제공할 수 있다. 또한, 매우 간단한 구조로 데이타 저장 유닛에 저장된 데이타를 저장 및 검출할 수 있도록 마그네틱 도메인 사이즈에 준하는 크기의 MRAM Cell 유닛을 제공함으로써 고집적 MRAM을 구현할 수 있다.

Claims (12)

  1. 고정층, 비자성체층 및 자유층을 포함하는 데이타 저장 유닛
    상기 데이타 저장 유닛에 데이타를 입력시키기 위해 상기 자유층의 양단에 전기적으로 연결되어 상기 자유층에 전류를 인가하여 데이타를 입력시키는 데이타 입력 수단; 및
    상기 데이타 저장 유닛에 저장된 데이타를 출력시키기 위해 상기 자유층 및 고정층에 전기적으로 연결된 데이타 출력 수단;을 포함하는 마그네틱 랜덤 액세스 메모리.
  2. 제 1항에 있어서,
    상기 고정층 및 자유층은 강자성체로 이루어지며, 상기 자유층은 하나 이상의 마그네틱 도메인 장벽들이 형성된 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리.
  3. 제 2항에 있어서,
    상기 데이타 입력 수단은 상기 자유층에 전류를 인가하여 자화 방향을 결정하는 데이타 입력 라인; 및 상기 자유층의 일단과 상기 데이타 입력 라인 사이에 형성된 데이타 입력 선택 스위치;를 포함하는 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리.
  4. 제 2항에 있어서,
    상기 데이타 출력 수단은 상기 상기 자유층 상에 형성된 비트 라인; 및 상기 고정층 하단에 연결된 데이타 출력 선택 스위치;를 포함하는 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리.
  5. 제 3항 또는 제 4항에 있어서,
    상기 데이타 입력 선택 스위치와 데이타 출력 선택 스위치는 다이오드, MOS 트랜지스터 또는 바이폴라 트랜지스터 중 어느 하나인 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리.
  6. 고정층, 비자성체층 및 자유층을 포함하는 데이타 저장 유닛;
    상기 데이타 저장 유닛에 데이타를 입력시키기 위해 상기 자유층의 양단에 전기적으로 연결된 데이타 입력 수단;
    상기 데이타 저장 유닛에 저장된 데이타를 출력시키기 위해 상기 자유층 및 고정층에 전기적으로 연결된 데이타 출력 수단; 을 포함하는 단위 메모리 소자들의 매트릭스 구조로 이루어진 MRAM 메모리의 어레이에 있어서,
    상기 데이타 입력 수단 및 데이타 입력 수단은 상기 어레이 내에서 소정의 단위 메모리 소자들을 선택하기 위한 입력 선택 디코더 및 출력 선택 디코더와 전기적으로 연결된 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리 어레이.
  7. 제 6항에 있어서,
    상기 데이타 입력 수단은 상기 자유층에 전류를 인가하여 자화 방향을 결정하는 데이타 입력 라인; 및 상기 자유층의 일단과 상기 데이타 입력 라인 사이에 형성되며, 상기 입력 선택 디코더에 의해 전기적으로 구동되는 데이타 입력 선택 스위치;를 포함하며,
    상기 데이타 출력 수단은 상기 상기 자유층 상에 형성된 비트 라인; 및 상기 고정층 하단에 연결되며, 상기 출력 선택 디코더에 의해 전기적으로 구동되는 데이타 출력 선택 스위치;를 포함하는 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리 어레이.
  8. 제 7항에 있어서,
    상기 어레이 내에 데이타 저장 유닛의 자유층의 자화 방향이 고정된 레퍼런스 메모리 유닛의 배열로 이루어진 레퍼런스 컬럼을 더 포함하며,
    상기 상기 단위 메모리 소자들의 비트 라인과 상기 레퍼런스 소자들의 비트 라인들은 컴퍼레이터와 연결된 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리 어레이.
  9. 고정층, 비자성체층 및 자유층을 포함하는 데이타 저장 유닛; 상기 데이타 저장 유닛에 데이타를 입력시키기 위해 상기 자유층의 양단에 전기적으로 연결된 데이타 입력 수단; 상기 데이타 저장 유닛에 저장된 데이타를 출력시키기 위해 상기 자유층 및 고정층에 전기적으로 연결된 데이타 출력 수단; 을 포함하는 단위 메모리 소자들의 매트릭스 구조로 이루어진 어레이 구조체; 및
    상기 데이타 입력 수단 및 데이타 입력 수단과 전기적으로 연결되며, 상기 어레이 내에서 소정의 단위 메모리 소자들을 선택하기 위한 입력 선택 디코더 및 출력 선택 디코더를 포함하는 마그네틱 랜덤 액세스 메모리 어레이의 작동 방법에 있어서,
    (가) 상기 입력 선택 디코더에 의해 원하는 단위 메모리 소자를 선택하고, 상기 데이타 입력 수단에 의해 전류를 가하여 데이타 저장 유닛의 자유층의 마그네틱 도메인 장벽 내에 일정한 방향의 스핀 배열을 형성시켜 데이타를 저장하는 단계; 및
    (나) 상기 출력 선택 디코더에 의해 원하는 단위 메모리 소자와 연결된 출력선택 스위치를 구동하고, 출력 수단에 의해 데이타 저장 유닛의 데이타를 검출하는 단계;를 포함하는 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리 어레이의 작동 방법.
  10. 제 9항에 있어서,
    상기 데이타 입력 수단은 상기 자유층에 전류를 인가하여 자화 방향을 결정하는 데이타 입력 라인; 및 상기 자유층의 일단과 상기 데이타 입력 라인 사이에 형성되며, 상기 입력 선택 디코더에 의해 전기적으로 구동되는 데이타 입력 선택 스위치;를 포함하며,
    상기 (가) 단계는 상기 입력 선택 디코더에 의해 데이타 입력 스위치를 구동하는 단계;
    상기 데이타 입력 라인에 의해 상기 자유층 내의 마그네틱 도메인 장벽 내에 일정한 방향의 스핀 배열을 형성시키는 것을 특징으로 하는 마그네틱 도메인 어레이의 구동 방법.
  11. 제 10항에 있어서,
    상기 데이타 출력 수단은 상기 상기 자유층 상에 형성된 비트 라인; 및 상기 고정층 하단에 연결되며 상기 출력 선택 디코더에 의해 전기적으로 구동되는 데이타 출력 선택 스위치;를 포함하며,
    상기 (나) 단계는 상기 출력 선택 디코더에 의해 출력 선택 스위치를 구동하는 단계;
    상기 데이타 저장 유닛의 고정층과 자유층 간에 형성된 저항치를 측정하여 데이타를 검출하는 단계;를 포함하는 것을 특징으로 하는 마그네틱 도메인 어레이의 구동 방법.
  12. 제 11항에 있어서,
    상기 어레이 내에 데이타 저장 유닛의 자유층의 자화 방향이 고정된 레퍼런스 메모리 유닛의 배열로 이루어진 레퍼런스 컬럼을 더 포함하고, 상기 상기 단위 메모리 소자들의 비트 라인과 상기 레퍼런스 소자들의 비트 라인들은 컴퍼레이터와 연결되며,
    상기 (나)단계는 상기 단위 메모리 소자의 데이타 저장 유닛의 저항 값과 상기 레퍼런스 메모리 유닛의 데이타 저장 유닛의 고정된 저항 값과의 비교를 통하여 상기 단위 메모리 소자에 저장된 데이타를 출력하는 것을 특징으로 하는 마그네틱 랜덤 액세스 메모리 어레이의 작동 방법.
KR10-2001-0078885A 2001-12-13 2001-12-13 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법 KR100450794B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR10-2001-0078885A KR100450794B1 (ko) 2001-12-13 2001-12-13 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
DE60223125T DE60223125T2 (de) 2001-12-13 2002-08-19 Magnetischer Direktzugriffspeicher und sein Betriebsverfahren
EP02255748A EP1320102B1 (en) 2001-12-13 2002-08-19 Magnetic random access memory and method of operating the same
JP2002324565A JP4896341B2 (ja) 2001-12-13 2002-11-08 磁気ランダムアクセスメモリ及びその作動方法
US10/316,844 US6781871B2 (en) 2001-12-13 2002-12-12 Magnetic random access memory and method of operating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0078885A KR100450794B1 (ko) 2001-12-13 2001-12-13 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법

Publications (2)

Publication Number Publication Date
KR20030048842A true KR20030048842A (ko) 2003-06-25
KR100450794B1 KR100450794B1 (ko) 2004-10-01

Family

ID=19716991

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0078885A KR100450794B1 (ko) 2001-12-13 2001-12-13 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법

Country Status (5)

Country Link
US (1) US6781871B2 (ko)
EP (1) EP1320102B1 (ko)
JP (1) JP4896341B2 (ko)
KR (1) KR100450794B1 (ko)
DE (1) DE60223125T2 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464536B1 (ko) * 2002-03-22 2005-01-03 주식회사 하이닉스반도체 자기 저항 램
KR100642638B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
KR100754394B1 (ko) * 2006-01-26 2007-08-31 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성소자 유닛 및 그작동 방법
KR100754397B1 (ko) * 2006-02-22 2007-08-31 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
KR100763910B1 (ko) * 2006-02-23 2007-10-05 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자
KR100833080B1 (ko) * 2006-12-27 2008-05-27 동부일렉트로닉스 주식회사 자기 메모리 장치 및 그 제조방법
US7751223B2 (en) 2006-02-17 2010-07-06 Samsung Electronics Co., Ltd. Magnetic memory devices using magnetic domain motion
KR101049651B1 (ko) * 2009-03-04 2011-07-14 주식회사 하이닉스반도체 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법
KR101336992B1 (ko) * 2007-10-29 2013-12-04 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치
KR20140071260A (ko) * 2012-12-03 2014-06-11 삼성전자주식회사 열적으로 안정하고 자기 자유막을 스위치하기 용이한 자기 접합들을 제공하기 위한 방법 및 시스템

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7173846B2 (en) * 2003-02-13 2007-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic RAM and array architecture using a two transistor, one MTJ cell
US7034374B2 (en) * 2003-08-22 2006-04-25 Micron Technology, Inc. MRAM layer having domain wall traps
US8179711B2 (en) * 2004-10-26 2012-05-15 Samsung Electronics Co., Ltd. Semiconductor memory device with stacked memory cell and method of manufacturing the stacked memory cell
JP4543901B2 (ja) * 2004-11-26 2010-09-15 ソニー株式会社 メモリ
KR100612878B1 (ko) * 2004-12-03 2006-08-14 삼성전자주식회사 자기 메모리 소자와 그 제조 및 동작방법
EP1667160B1 (en) 2004-12-03 2011-11-23 Samsung Electronics Co., Ltd. Magnetic memory device and method
KR100695171B1 (ko) 2006-02-23 2007-03-14 삼성전자주식회사 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
KR100923302B1 (ko) * 2006-02-27 2009-10-27 삼성전자주식회사 자기 메모리 소자
JP5099368B2 (ja) 2006-04-11 2012-12-19 日本電気株式会社 磁気ランダムアクセスメモリ
KR100837403B1 (ko) * 2006-09-15 2008-06-12 삼성전자주식회사 자구 벽 이동을 이용한 정보 저장 장치의 정보 기록 방법및 정보 읽기 방법
KR100829569B1 (ko) * 2006-10-18 2008-05-14 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법
JP5146836B2 (ja) * 2006-12-06 2013-02-20 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
KR100837412B1 (ko) 2006-12-12 2008-06-12 삼성전자주식회사 멀티 스택 메모리 소자
KR101168284B1 (ko) 2006-12-29 2012-07-30 삼성전자주식회사 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법
KR101168285B1 (ko) * 2006-12-29 2012-07-30 삼성전자주식회사 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법
KR100900960B1 (ko) * 2007-08-09 2009-06-08 인하대학교 산학협력단 자속밀도인가 자벽이동 기억 장치, 그 동작 방법 및 그형성 방법
KR101455254B1 (ko) * 2008-01-21 2014-11-03 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치
JP5441005B2 (ja) * 2008-02-13 2014-03-12 日本電気株式会社 磁壁移動素子及び磁気ランダムアクセスメモリ
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) * 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8089132B2 (en) * 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US8039913B2 (en) 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7826259B2 (en) 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US8406029B2 (en) 2009-02-17 2013-03-26 Samsung Electronics Co., Ltd. Identification of data positions in magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8050074B2 (en) * 2009-02-17 2011-11-01 Samsung Electronics Co., Ltd. Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8279667B2 (en) * 2009-05-08 2012-10-02 Samsung Electronics Co., Ltd. Integrated circuit memory systems and program methods thereof including a magnetic track memory array using magnetic domain wall movement
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
KR101598833B1 (ko) 2009-12-21 2016-03-03 삼성전자주식회사 자기 메모리 소자 및 그 동작방법
GB201117446D0 (en) 2011-10-10 2011-11-23 Univ York Method of pinning domain walls in a nanowire magnetic memory device
CA2866380C (en) 2012-03-06 2017-01-17 Rosemount, Inc. Remote seal pressure measurement system for subsea use
US9048410B2 (en) 2013-05-31 2015-06-02 Micron Technology, Inc. Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls
US9442031B2 (en) 2013-06-28 2016-09-13 Rosemount Inc. High integrity process fluid pressure probe
US9459170B2 (en) 2013-09-26 2016-10-04 Rosemount Inc. Process fluid pressure sensing assembly for pressure transmitters subjected to high working pressure
US9234776B2 (en) 2013-09-26 2016-01-12 Rosemount Inc. Multivariable process fluid transmitter for high pressure applications
US9638600B2 (en) 2014-09-30 2017-05-02 Rosemount Inc. Electrical interconnect for pressure sensor in a process variable transmitter

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW411471B (en) * 1997-09-17 2000-11-11 Siemens Ag Memory-cell device
US6034887A (en) * 1998-08-05 2000-03-07 International Business Machines Corporation Non-volatile magnetic memory cell and devices
JP4560847B2 (ja) * 1998-12-28 2010-10-13 ヤマハ株式会社 磁気抵抗ランダムアクセスメモリ
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
KR100520175B1 (ko) * 2000-12-12 2005-10-10 주식회사 하이닉스반도체 반도체소자의 제조방법
KR100519751B1 (ko) * 2001-07-05 2005-10-07 삼성전자주식회사 단일 트랜지스터형 자기 랜덤 액세스 메모리 소자와 그구동 및 제조방법
US6606263B1 (en) * 2002-04-19 2003-08-12 Taiwan Semiconductor Manufacturing Company Non-disturbing programming scheme for magnetic RAM
US6704220B2 (en) * 2002-05-03 2004-03-09 Infineon Technologies Ag Layout for thermally selected cross-point MRAM cell

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464536B1 (ko) * 2002-03-22 2005-01-03 주식회사 하이닉스반도체 자기 저항 램
KR100642638B1 (ko) * 2004-10-21 2006-11-10 삼성전자주식회사 낮은 임계 전류를 갖는 자기 램 소자의 구동 방법들
KR100754394B1 (ko) * 2006-01-26 2007-08-31 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성소자 유닛 및 그작동 방법
US7477539B2 (en) 2006-01-26 2009-01-13 Samsung Electronics Co., Ltd. Magnetic device using magnetic domain dragging and method of operating the same
US7751223B2 (en) 2006-02-17 2010-07-06 Samsung Electronics Co., Ltd. Magnetic memory devices using magnetic domain motion
KR100754397B1 (ko) * 2006-02-22 2007-08-31 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
US7738278B2 (en) 2006-02-22 2010-06-15 Samsung Electronics Co., Ltd. Magnetic memory device using magnetic domain motion
KR100763910B1 (ko) * 2006-02-23 2007-10-05 삼성전자주식회사 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자
KR100833080B1 (ko) * 2006-12-27 2008-05-27 동부일렉트로닉스 주식회사 자기 메모리 장치 및 그 제조방법
KR101336992B1 (ko) * 2007-10-29 2013-12-04 삼성전자주식회사 자구벽 이동을 이용한 반도체 장치
KR101049651B1 (ko) * 2009-03-04 2011-07-14 주식회사 하이닉스반도체 자기저항 메모리셀, 및 이를 포함하는 메모리 소자의 제조 방법
KR20140071260A (ko) * 2012-12-03 2014-06-11 삼성전자주식회사 열적으로 안정하고 자기 자유막을 스위치하기 용이한 자기 접합들을 제공하기 위한 방법 및 시스템

Also Published As

Publication number Publication date
EP1320102A2 (en) 2003-06-18
DE60223125D1 (de) 2007-12-06
DE60223125T2 (de) 2008-07-31
EP1320102A3 (en) 2004-02-04
US20030117837A1 (en) 2003-06-26
EP1320102B1 (en) 2007-10-24
JP2003281879A (ja) 2003-10-03
JP4896341B2 (ja) 2012-03-14
KR100450794B1 (ko) 2004-10-01
US6781871B2 (en) 2004-08-24

Similar Documents

Publication Publication Date Title
KR100450794B1 (ko) 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
CN100447892C (zh) 具有软基准层的磁存储器件
KR100816747B1 (ko) 클래드형 판독 도전체를 포함하는 터널 접합
KR101009891B1 (ko) 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
CN100466093C (zh) 具有双隧道结的磁电阻存储器件
US7242604B2 (en) Switchable element
KR20040020839A (ko) 메모리 셀 및 메모리 셀 상에서의 판독 공정 수행 방법
US7366009B2 (en) Separate write and read access architecture for a magnetic tunnel junction
KR100995397B1 (ko) 데이터 저장 장치
US6754097B2 (en) Read operations on multi-bit memory cells in resistive cross point arrays
KR100431483B1 (ko) 반도체 기억 장치
US20090073747A1 (en) Magnetoresistive sensor memory with multiferroic material
US7075819B2 (en) Closed flux magnetic memory
US6930910B2 (en) Magnetic random access memory cell device using magnetic tunnel junction
KR20050004160A (ko) 매트릭스 및 이의 동작 방법 및 판독 기록 동시 수행ｍｒａｍ 메모리
US7042036B2 (en) Magnetic memory using single domain switching by direct current
CN1276435C (zh) 磁随机存取存储器及其制造方法
US7352613B2 (en) Magnetic memory device and methods for making a magnetic memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190830

Year of fee payment: 16