KR100829569B1 - 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법 - Google Patents

자구벽 이동을 이용한 반도체 장치 및 그의 제조방법 Download PDF

Info

Publication number
KR100829569B1
KR100829569B1 KR1020060101577A KR20060101577A KR100829569B1 KR 100829569 B1 KR100829569 B1 KR 100829569B1 KR 1020060101577 A KR1020060101577 A KR 1020060101577A KR 20060101577 A KR20060101577 A KR 20060101577A KR 100829569 B1 KR100829569 B1 KR 100829569B1
Authority
KR
South Korea
Prior art keywords
pattern
magnetic layer
semiconductor device
magnetic
substrate
Prior art date
Application number
KR1020060101577A
Other languages
English (en)
Other versions
KR20080035216A (ko
Inventor
황인준
이성철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060101577A priority Critical patent/KR100829569B1/ko
Priority to US11/727,689 priority patent/US7889533B2/en
Priority to JP2007270380A priority patent/JP5441331B2/ja
Priority to CN200710303545XA priority patent/CN101241755B/zh
Publication of KR20080035216A publication Critical patent/KR20080035216A/ko
Application granted granted Critical
Publication of KR100829569B1 publication Critical patent/KR100829569B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법에 관한 것이다. 개시된 본 발명의 반도체 장치는 기판 상에 형성되고 다수의 자구를 갖는 자성층 및 상기 자성층에 자구벽 이동을 위한 에너지를 인가하는 수단을 포함하는 반도체 장치로서, 상기 자성층은 상기 기판과 평행하게 형성되고, 상기 자성층의 길이 방향에 따라 교대로 배치되는 돌출부와 함몰부를 갖는 것을 특징으로 한다. 이러한 본 발명의 자구벽 이동을 이용한 반도체 장치에서는 자성층이 들쭉날쭉한(jagged) 형태를 가져 자구벽의 비트 단위 이동의 안정성이 확보된다.

Description

자구벽 이동을 이용한 반도체 장치 및 그의 제조방법{Semiconductor device using magnetic domain wall moving and method for manufacturing the same}
도 1은 종래 기술에 따른 자성층의 평면도이다.
도 2는 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치의 부분 사시도이다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치의 제조방법을 설명하기 위한 공정별 단면도이다.
도 4 내지 도 6은 본 발명의 실시예에 따른 반도체 장치의 자성층의 다양한 형태를 보여주는 단면도이다.
도 7은 본 발명의 다른 실시예에 따른 자구벽 이동을 이용한 반도체 장치의 부분 사시도이다.
도 8a 내지 도 8g는 본 발명의 다른 실시예에 따른 자구벽 이동을 이용한 반도체 장치의 제조방법을 설명하기 위한 공정별 단면도이다.
* 도면의 주요 부분에 대한 부호설명 *
1 : 기판 2 : 더미 패턴
3 : 절연 패턴 4 : 돌출부
5 : 함몰부 300 : 자성층
400a : 제1 전극 400b : 제2 전극
본 발명은 반도체 장치에 관한 것으로서,보다 자세하게는 자성 재료의 자구벽(magnetic domain wall) 이동을 이용하는 반도체 장치에 관한 것이다.
데이터 저장 장치는 크게 휘발성 데이터 저장 장치와 비휘발성 데이터 저장 장치로 나눌 수 있다. 휘발성 데이터 저장 장치의 경우 전원이 차단되면 기록된 데이터가 모두 지워지지만, 비휘발성 데이터 저장 장치의 경우 전원이 차단되더라도 기록된 데이터가 지워지지 않는다.
비휘발성 데이터 저장 장치는 HDD(hard disk drive)와 비휘발성 RAM(ramdom access memory) 등이 있다. HDD는 읽기/쓰기 헤드와 데이터가 기록되는 회전하는 매체를 포함하고, 100GB(gigabite) 이상의 많은 데이터가 저장될 수 있다. 그런데 HDD와 같이 회전하는 부분을 갖는 저장 장치는 마모되는 경향이 있고, 동작시 페일(fail)이 발생할 가능성이 크기 때문에 신뢰성이 떨어진다.
이에, 최근에는 상기한 바와 같은 종래의 비휘발성 데이터 저장 장치의 문제점을 극복하기 위한 방법으로서, 자성 물질의 자구벽(magnetic domain wall) 이동 원리를 이용하는 새로운 데이터 저장 장치에 관한 연구 및 개발이 이루어지고 있다.
먼저, 자성 물질의 자구 및 자구벽에 대해 설명한 후, 그를 이용한 데이터 저장 장치에 대해 설명한다.
강자성체를 구성하는 자기적인 미소영역을 자기 구역(magnetic domain ; 이하, 자구라 함)이라 한다. 이러한 자구 내에서는 전자의 자전, 즉 자기 모멘트의 방향이 동일하다. 이러한 자구의 크기 및 자화 방향은 자성 재료의 물성, 모양, 크기 및 외부의 에너지에 의해 적절히 제어될 수 있다.
자구벽(magnetic domain wall)은 서로 다른 자화 방향을 갖는 자구들의 경계 부분이고, 이러한 자구벽은 자성 재료에 인가되는 자기장 또는 전류에 의해 이동될 수 있다. 즉, 소정의 폭 및 두께를 갖는 자성층(magnetic layer) 내에 특정 방향을 갖는 다수의 자구들을 만들 수 있고, 적절한 강도를 갖는 자기장 또는 전류를 이용해서 상기 자구들을 이동시킬 수 있다.
상기 자구벽 이동 원리는 HDD와 같은 데이터 저장 장치에 적용될 수 있다. 즉, 자성 물질 내에 특정 데이터와 대응되도록 자화된 자구들을 읽기/쓰기 헤드를 통과하도록 이동시킴으로써 데이터의 읽기/쓰기 동작이 가능하다. 이 경우, 기록 매체를 직접 회전시키지 않고도 읽기/쓰기가 가능하므로, 종래 HDD의 마모 및 페일 문제가 해결된다. 이와 같이, 자구벽 이동 원리를 HDD와 같이 데이터 저장 장치에 적용한 일 예가 미국특허 6,834,005 B1에 소개되었다.
또한, 자구벽 이동 원리는 비휘발성 RAM과 같은 메모리에 적용될 수 있다. 즉, 특정 방향으로 자화된 자구들 및 그들의 경계인 자구벽을 갖는 자성 물질에서 자구벽이 이동됨에 따라 자성 물질 내의 전압이 변화되는 원리를 이용하여 '0' 또는 '1'의 데이터를 쓰고 읽을 수 있는 비휘발성 메모리 소자를 구현할 수 있다. 이 경우, 라인 형태의 자성 물질 내에 특정 전류를 흘려주어 자구벽의 위치를 변화시키면서 데이터를 쓰고 읽을 수 있기 때문에, 매우 간단한 구조를 갖는 고집적 소자 구현이 가능하다. 이와 같이, 자구벽 이동 원리를 RAM과 같은 메모리에 적용한 예는, 한국공개특허 10-2006-0013476호 및 미국특허 6,781,871 B2에 소개되었다.
그러나, 자구벽 이동을 이용한 반도체 장치들은 아직 개발 초기단계에 있고, 그 실용화를 위해서는 몇몇 문제점들이 해결되어야 한다. 중요한 문제점들 중에 하나는 자구벽 이동의 안정성과 관련된다.
자구벽 이동의 안정성을 확보하기 위해서는 일반적으로 인위적인 노치(notch)가 이용된다. 도 1은 한국공개특허 10-2006-0013476호에 소개된 것으로서, 노치(notch)가 형성된 자성층(200)의 평면도이다. 도면부호 20 및 25는 각각 자구 및 자구벽을 나타낸다. 도 1에서 자구벽(25)은 이차원으로 표현되었지만, 실제 자구벽은 부피를 갖는 3차원적 요소이다.
도 1에 도시된 바와 같이, 노치(notch)는 자구벽 예정 부분에 해당하는 자성층(100, 200) 부분의 양측에 형성된 홈으로써, 이동하는 자구벽을 멈추게 하는 역할을 한다. 즉, 노치(notch)에 의해 자구벽이 1 비트(bit) 단위로 이동될 수 있다.
그러나, 수십 나노미터 정도의 두께 및 폭을 갖는 자성층에 미세한 크기의 노치(notch)를 형성하는 것은 현실적으로 매우 어렵다. 더욱이 미세한 노치(notch)들을 균일한 간격, 크기 및 모양을 갖도록 형성하는 것은 더욱 어렵다. 만약 노치(notch)의 간격, 크기 및 모양이 불균일하면, 그에 따라 자구벽을 정지시키는 자기장의 강도, 즉 핀닝(pinning) 자기장의 강도가 달라지기 때문에 소자 특성이 불 균일해진다.
또한, 기판과 평행한 노치(notch)를 형성하는 경우, 노광 공정의 한계로 인해 노치(notch) 간격을 감소시키는 것이 어렵다. 이것은 비트 사이즈의 감소가 어렵다는 것을 의미한다.
그러므로, 노치(notch)를 이용하는 종래 기술로는 소자의 고집적화가 어렵고, 자구벽 이동의 안정성을 확보하기 어렵다.
본 발명이 이루고자 하는 기술적 과제는 전술한 종래 기술의 문제점을 개선하기 위한 것으로서, 노치(notch)로 인한 비트 사이즈 축소의 어려움 및 제조 공정 상의 어려움 등 제반 문제들이 해결되고, 자구벽 이동의 안정성도 확보된 반도체 장치를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상기 반도체 장치의 제조방법을 제공함에 있다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 기판 상에 형성되고 다수의 자구를 갖는 자성층 및 상기 자성층에 자구벽 이동을 위한 에너지를 인가하는 수단을 포함하는 반도체 장치로서, 상기 자성층은 상기 기판과 평행하게 형성되고, 상기 자성층의 길이 방향에 따라 교대로 배치되는 돌출부와 함몰부를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치를 제공한다.
여기서, 상기 기판과 상기 돌출부 사이에 절연 패턴이 구비될 수 있다. 상기 기판과 상기 돌출부 사이에 절연 패턴이 구비되는 경우, 상기 자성층은 상기 기판과 상기 절연 패턴의 표면을 따라 형성될 수 있다.
상기 돌출부에 대응하는 상기 기판 부분은 돌출될 수 있다. 상기 돌출부에 대응하는 상기 기판 부분이 돌출된 경우, 상기 자성층은 상기 기판의 표면을 따라 형성될 수 있다.
상기 기판 표면은 평탄할 수도 있다.
상기 자성층의 양단에 위치한 돌출부 또는 함몰부의 길이는 상기 자성층의 양단에 위치한 돌출부 또는 함몰부를 제외한 나머지 돌출부 또는 함몰부의 길이보다 길 수 있다.
상기 자성층의 양단에 위치한 돌출부 또는 함몰부의 길이는 상기 자성층의 폭의 1∼3배일 수 있다.
상기 나머지 돌출부의 피치(pitch) 및 상기 나머지 함몰부의 피치(pitch)는 각각 상기 자성층의 폭의 1∼2배일 수 있다.
상기 자성층의 일단 및 타단에 전류 인가를 위한 제1 및 제2 전극이 구비될 수 있다.
상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 자구벽이 이동되는 자성층을 포함하는 반도체 장치의 제조방법으로서, 기판 상에 더미 패턴을 형성하는 단계; 상기 더미 패턴 양측의 상기 기판 상에 절연 패턴을 형성하는 단계; 상기 더미 패턴을 제거하는 단계; 및 상기 기판 및 상기 절연 패턴 상에 자성층을 형성하는 단계;를 포함하는 자구벽 이동을 이용한 반도체 장치의 제조방법을 제공한다.
상기 더미 패턴은 라인 타입일 수 있다. 보다 바람직하게는, 상기 더미 패턴은 등간격으로 이격된 다수의 라인 패턴이다.
상기 더미 패턴은 실리콘으로 형성될 수 있다.
상기 절연 패턴은 실리콘질화물로 형성될 수 있다.
상기 본 발명의 자구벽 이동을 이용한 반도체 장치의 제조방법은 상기 절연 패턴을 형성하는 단계와 상기 더미 패턴을 제거하는 단계 사이에 상기 더미 패턴의 상단부 및 상기 절연 패턴의 상단부를 식각하는 단계를 더 포함할 수 있다.
또한, 상기 다른 기술적 과제를 달성하기 위하여, 본 발명은 자구벽이 이동되는 자성층을 포함하는 반도체 장치의 제조방법으로서, 기판 상에 균일한 두께의 자성층을 형성하는 단계; 상기 자성층 상에 제1 패턴을 형성하는 단계; 상기 제1 패턴 양측의 상기 자성층 상에 제2 패턴을 형성하는 단계; 상기 제1 패턴을 제거하는 단계; 및 상기 제2 패턴을 식각 마스크로 이용해서 상기 자성층의 일부 두께를 식각하는 단계;를 포함하는 자구벽 이동을 이용한 반도체 장치의 제조방법을 제공한다.
여기서, 상기 제1 패턴은 상기 자성층을 가로지르는 라인 패턴일 수 있다.
상기 제1 패턴은 등간격으로 이격된 다수의 라인 패턴일 수 있다.
상기 제1 패턴은 실리콘으로 형성될 수 있다.
상기 제2 패턴은 실리콘질화물로 형성될 수 있다.
상기 본 발명의 자구벽 이동을 이용한 반도체 장치의 제조방법은 상기 제2 패턴을 형성하는 단계와 상기 제1 패턴을 제거하는 단계 사이에 상기 제1 패턴의 상단부 및 상기 제2 패턴의 상단부를 식각하는 단계를 더 포함할 수 있다.
상기 본 발명의 자구벽 이동을 이용한 반도체 장치의 제조방법은 상기 자성층의 일부 두께를 식각하는 단계 후, 상기 제2 패턴을 제거하는 단계를 더 포함할 수 있다.
이하, 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법을 첨부된 도면들을 참조하여 상세하게 설명한다. 이 과정에서 도면에 도시된 층이나 영역들의 두께는 명세서의 명확성을 위해 다소 과장되게 도시된 것이다.
도 2는 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치(이하, 본 발명의 실시예에 따른 반도체 장치)의 부분 사시도이다.
도 2를 참조하면, 본 발명의 실시예에 따른 반도체 장치는, 기판(1) 상에 형성되고 다수의 자구를 갖는 자성층(300)과, 상기 자성층(300)에 자구벽(상기 자구의 벽) 이동을 위한 에너지를 인가하는 수단을 포함하는 반도체 장치로서, 여기서, 상기 자성층(300)은 상기 기판(1)과 평행하게 형성되고, 상기 자성층(300)의 길이 방향에 따라 교대로 배치되는 돌출부(prominence : 4)와 함몰부(depression : 5)를 갖는다.
여기서, 돌출부(4)의 폭과 함몰부(5)의 폭은 자성층(300)의 폭과 같을 수 있다.
기판(1)과 돌출부(4) 사이에는 절연 패턴(3)이 구비될 수 있다. 이 경우, 자 성층(300)은 기판(1)과 절연 패턴(3)의 표면을 따라 컨퍼멀(conformal)하게 형성된다. 절연 패턴(3)의 개재 대신에 기판(1)의 일부분이 돌출될 수도 있다. 이 경우, 돌출부(4)에 대응하는 기판 부분이 돌출되고, 자성층(300)은 기판의 표면을 따라 컨퍼멀(conformal)하게 형성된다.
돌출부(4) 및 함몰부(5) 중 어느 하나는 적어도 2개일 수 있다.
자성층(300)의 양단에 위치한 돌출부 또는 함몰부의 길이는 나머지 돌출부 또는 함몰부의 길이보다 길 수 있다. 보다 구체적으로, 자성층(300)의 양단에 위치한 돌출부 또는 함몰부의 길이는 자성층(300)의 폭의 1∼3배일 수 있다. 도면에는 양끝의 함몰부의 길이가 자성층(300)의 폭과 동일한 경우에 대해 도시되어 있다.
상기 나머지 돌출부 및 상기 나머지 함몰부의 피치(pitch)는 자성층(300)의 폭과 동일함이 바람직하나, 상기 나머지 돌출부 및 상기 나머지 함몰부의 피치(pitch)는 자성층(300)의 폭의 1∼2배일 수 있다. 여기서, 피치(pitch)는 돌출부 또는 함몰부의 중앙부 거리이다.
상기 자구벽 이동을 위한 에너지는 전류 및 자기장 중 하나일 수 있다.
상기 자구벽 이동을 위한 에너지가 전류인 경우, 자성층(300)의 일단 및 타단에 제1 및 제2 전극(400a, 400b)이 구비될 수 있다. 제1 및 제2 전극(400a, 400b)은 교류 전류 발생기와 연결될 수 있다. 제1 및 제2 전극(400a, 400b)과 상기 교류 전류 발생기는 상기 자구벽 이동을 위한 에너지 인가 수단을 구성할 수 있다.
도시하지는 않았지만, 자성층(300)의 중앙부에는 읽기 헤드와 쓰기 헤드가 더 구비될 수 있다. 상기 읽기 헤드와 쓰기 헤드는 일체형일 수 있고, 자성층(300)의 중앙부가 아닌 양단 중 적어도 어느 한 곳에 구비될 수도 있다. 이와 같이, 자 성층(300)에 읽기 헤드와 쓰기 헤드가 구비되면, 본 발명의 실시예에 따른 반도체 장치는 기록 매체(recording media)이다. 만약, 읽기 헤드와 쓰기 헤드 대신에 자성층(300)의 특정 위치를 선택하기 위한 워드 라인(word line)과 비트 라인(bit line)이 구비되면, 본 발명의 실시예에 따른 반도체 장치는 메모리 소자(memory device)이다.
이하에서는, 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치의 제조방법을 설명한다.
도 3a 내지 도 3f는 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치의 제조방법을 설명하기 위한 공정별 단면도이다.
도 3a를 참조하면, 기판(1) 상에 더미 패턴(dummy pattern : 2)을 형성한다. 더미 패턴(2)은 등간격으로 이격된 다수의 라인 패턴일 수 있다. 더미 패턴(2)의 재질은 실리콘일 수 있고, 더미 패턴(2)의 피치(pitch)는 2F(F : feature size)일 수 있다. 여기서, F는 이후 형성될 자성층의 선폭이고, 노광 공정으로 구현가능한 최소 선폭일 수 있다.
도 3b를 참조하면, 더미 패턴(2)을 덮도록 기판(1) 상에 절연막(3')을 형성한다. 절연막(3')은 실리콘질화막(SixNy)일 수 있고, 기판(1)과 더미 패턴(2)의 표면을 따라 컨퍼멀(conformal)하게 형성될 수 있다.
도 3c를 참조하면, 절연막(3')을 RIE(reactive ion etching) 등의 방법으로 이방성 식각하여 더미 패턴(2)의 상부면과 기판(1)의 일부를 노출시킨다. 이로써, 더미 패턴(2) 양측의 기판(1) 상에 절연 패턴(3)이 형성된다. 절연 패턴(3)의 피치(pitch)는 F이고, 절연 패턴(3)의 간격은 F/2이다.
도 3d를 참조하면, 더미 패턴(2)의 상단부 및 절연 패턴(3)의 상단부를 CMP(chemical mechanical polishing)로 식각한다. 상기 CMP는 선택적(optional) 공정이다.
도 3e를 참조하면, 습식 또는 건식 식각으로 상기 더미 패턴을 제거한다. 상기 습식 또는 건식 식각은 실리콘 재질의 더미 패턴을 선택적으로 식각하는 선택적(selective) 식각 특성을 갖는다.
도 3f를 참조하면, 기판(1) 및 절연 패턴(3) 상에 그들의 표면을 따라 자성 물질막을 형성한 후, 상기 자성 물질막을 라인 형태로 패터닝한다. 이로써, 기판(1)과 평행하고, 돌출부(prominence : 4)와 함몰부(depression : 5)를 갖는 자성층(300)이 형성된다. 돌출부(4)와 함몰부(5)는 자성층(300)의 길이 방향에 따라 교대로 배치된다. 돌출부(4)의 피치(pitch) 및 함몰부(5)의 피치(pitch)는 F이고, 돌출부(4)의 길이 및 함몰부(5)의 길이는 각각 F/2 정도이다. 여기서, 도시하지는 않았지만, 자성층(300)의 양단의 돌출부 또는 함몰부의 길이는 나머지 돌출부 및 함몰부의 길이보다 길 수 있다. 자성층(300)의 양단의 돌출부 또는 함몰부의 길이를 길게하는 이유는 그곳에 형성될 전극의 콘택 마진을 확보하기 위함이다.
이후, 도시하지는 않았지만, 자성층(300)의 양단에 자구벽을 이동시키기 위한 수단으로서 제1 및 제2 전극을 형성할 수 있다. 상기 자구벽을 이동시키기 위한 수단은 다른 형태일 수 있다.
이와 같이, 본 발명의 실시예에서는 더미 패턴(2)을 이용해서 기판(1) 상에 피치(pitch)가 F인 절연 패턴(3)을 형성한 후, 기판(1)과 절연 패턴(3)의 표면을 따라 자성층(300)을 형성한다. 이에 따라, 돌출부(4)와 함몰부(5)가 교대로 배치되는 자성층(300)이 형성되는데, 여기서 돌출부(4)와 함몰부(5) 각각의 피치(pitch)는 F이고, 돌출부(4)와 함몰부(5)의 길이는 F/2 정도이다.
한편, 본 발명의 실시예에 따른 반도체 장치에서는, 돌출부(4)와 함몰부(5)가 교대로 배치되는 것과 관련하여 자구벽의 비트 단위 이동의 안정성이 확보된다. 즉, 돌출부(4)와 함몰부(5)의 경계인 단차(step)부가 종래의 노치(notch)와 같은 역할을 할 수 있다. 이 경우, 상기 단차부에서 자구벽이 정지된다. 반대로, 단차부를 제외한 나머지 부분, 즉, 돌출부(4)의 중앙부 및 함몰부(5)의 중앙부가 종래의 노치(notch)와 같은 역할을 할 수도 있다. 이 경우, 돌출부(4)의 중앙부 및 함몰부(5)의 중앙부에서 자구벽이 정지된다. 자구벽의 정지(pinning) 위치는 자성층의 형태에 따라 결정된다.
도 4 내지 도 6은 본 발명의 실시예에 따른 반도체 장치의 자성층의 다양한 형태를 보여주는 단면도이다. 각 자성층(300a, 300b, 300c) 및 절연 패턴(3a', 3b', 3c')의 부위별 치수는 도면에 기재되어 있다. 자성층(300a, 300b, 300c)의 부위별 치수는 자성층의 재질, 형성 조건 및 단차 피복성(step coverage)에 의존한다. 도 4 내지 도 6에서 도면번호 1은 기판을 나타낸다.
자성층의 내부 에너지는 스핀 교환 에너지(spin exchange energy), 결정 이방성 에너지(crystal anisotropy energy) 및 정자기장 에너지(magnetostatic energy) 등의 경합에 의해 결정되는데, 요철 형태의 자성층에서 자구벽은 특정 위치에서 낮은 에너지를 갖는다. 앞서 언급한 바와 같이, 자구벽의 정지(pinning) 위치는 자성층의 형태에 따라 달라질 수 있으므로, 자성층의 형태를 적절히 조절함으로써 원하는 위치에 자구벽을 정지시킬 수 있다.
자구벽이 돌출부(또는 함몰부)의 중앙부에서 정지되는 경우, 돌출부(또는 함몰부)의 중앙부가 하나의 비트가 된다. 한편, 자구벽이 단차부에서 정지되는 경우, 단차부가 하나의 비트가 된다. 그러므로, 본 발명의 실시예에 따른 자구벽 이동을 이용한 반도체 장치에서는 자구벽이 비트 단위로 안정적으로 정지될 수 있는데, 여기서, 비트 사이즈는 F×(F/2) 정도일 수 있다. 자성층들의 간격을 F라 하면, 본 발명의 실시예에 따른 반도체 장치의 셀 사이즈(cell size)는 2F×(F/2), 즉, 1F2 정도이다. 이러한 본 발명의 실시예에 따른 반도체 장치에서의 비트 사이즈 및 셀 사이즈는 종래의 공정으로 구현할 수 있는 비트 사이즈 및 셀 사이즈의 절반 수준이다.
한편, 도 7은 본 발명의 다른 실시예에 따른 자구벽 이동을 이용한 반도체 장치(이하, 본 발명의 다른 실시예에 따른 반도체 장치)의 부분 사시도이다. 본 발명의 다른 실시예에 따른 반도체 장치는 기판과 자성층 사이에 절연 패턴이 없고, 자성층의 하면이 평탄한 것을 제외하고는 도 2를 참조하여 설명한 본 발명의 실시예에 따른 반도체 장치와 동일한 구조를 갖는다. 도 2와 도 7에서 동일한 도면번호는 동일한 구성요소를 나타낸다.
도 7을 참조하면, 본 발명의 다른 실시예에 따른 반도체 장치에서 자성층(600a)의 하면은 평탄하다. 그리고, 돌출부(4) 및 함몰부(5)의 피치(pitch)는 자성층(600a)의 폭(F)의 1∼2 배일 수 있다.
도 8a 내지 도 8g는 본 발명의 다른 실시예에 따른 자구벽 이동을 이용한 반도체 장치의 제조방법을 설명하기 위한 공정별 단면도이다.
도 8a를 참조하면, 기판(1) 상에 균일한 두께의 자성층(600)을 형성한다. 그런 다음, 상기 자성층(600) 상에 제1 패턴(2a)을 형성한다. 제1 패턴(2a)은 자성층(600)과 수직한 라인 형태로서, 등간격으로 이격된 다수의 라인 패턴일 수 있다. 제1 패턴(2a)의 재질은 실리콘일 수 있고, 제1 패턴(2a)의 피치(pitch)는 2F일 수 있다.
도 8b를 참조하면, 제1 패턴(2a)을 덮도록 자성층(600) 상에 절연막(3")을 형성한다. 절연막(3")은 실리콘질화막(SixNy)일 수 있고, 자성층(600)과 제1 패턴(2a)의 표면을 따라 컨퍼멀(conformal)하게 형성될 수 있다.
도 8c를 참조하면, 절연막(3")을 RIE 등의 방법으로 이방성 식각하여 제1 패턴(2a)의 상부면과 자성층(600)의 일부를 노출시킨다. 이로써, 제1 패턴(2a) 양측의 자성층(600) 상에 제2 패턴(3a)이 형성된다. 제2 패턴(3a)의 피치(pitch)는 F이고, 제2 패턴(3a)의 간격은 F/2이다.
도 8d를 참조하면, 제1 패턴(2a)의 상단부 및 제2 패턴(3a)의 상단부를 CMP로 식각한다. 상기 CMP는 선택적(optional) 공정이다.
도 8e를 참조하면, 습식 또는 건식 식각으로 상기 제1 패턴을 제거한다. 상기 습식 또는 건식 식각은 실리콘 재질의 제1 패턴을 선택적으로 식각하는 선택적(selective) 식각 특성을 갖는다.
도 8f를 참조하면, 제2 패턴(3a)을 식각 마스크로 이용해서 상기 자성층의 일부 두께를 식각한다. 이로써, 하면이 평탄하면서 돌출부(4)와 함몰부(5)가 교대로 배치되는 자성층(600a)이 형성된다. 돌출부(4)와 함몰부(5)는 자성층(600a)의 길이 방향에 따라 교대로 배치된다. 돌출부(4)의 피치(pitch) 및 함몰부(5)의 피치(pitch)는 F이고, 돌출부(4)의 길이 및 함몰부(5)의 길이는 각각 F/2 정도이다. 여기서, 도시하지는 않았지만, 자성층(600a)의 양단의 돌출부 또는 함몰부의 길이는 나머지 돌출부 및 함몰부의 길이보다 길 수 있다. 자성층(600a)의 양단의 돌출부 또는 함몰부의 길이를 길게하는 이유는 그곳에 형성될 전극의 콘택 마진을 확보하기 위함이다.
도 8g를 참조하면, 상기 제2 패턴을 제거한다. 이후, 도시하지는 않았지만, 자성층(600a)의 양단에 자구벽을 이동시키기 위한 수단으로서 제1 및 제2 전극을 형성할 수 있다. 상기 자구벽을 이동시키기 위한 수단은 다른 형태일 수 있다.
전술한 본 발명의 다른 실시예에 따른 자구벽 이동을 이용한 반도체 장치에서도 자성층(600a)에 단차가 있는 것과 관련하여 자구벽이 비트 단위로 안정적으로 이동될 수 있다. 그런데, 상기 본 발명의 다른 실시예에 따른 반도체 장치에서는 자성층(600a)의 하면이 평탄하므로, 본 발명의 실시예에 따른 반도체 장치에서와 달리 돌출부(4) 또는 함몰부(5) 전체가 자구벽 영역이 된다. 그러므로, 본 발명의 다른 실시예에 따른 반도체 장치의 셀 사이즈는 본 발명의 실시예에 따른 반도체 장치의 셀 사이즈보다 크다. 따라서, 본 발명의 실시예에 따른 반도체 장치의 제조방법이 본 발명의 다른 실시예에 따른 반도체 장치의 제조방법보다 고집적화에 유리하다.
상기한 설명에서 많은 사항이 구체적으로 기재되어 있으나, 그들은 발명의 범위를 한정하는 것이라기보다, 바람직한 실시예의 예시로서 해석되어야 한다. 예들 들어, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면, 본 발명의 반도체 장치는 HDD와 같은 스토리지 장치일 수 있고, RAM과 같은 메모리 소자일 수도 있으며, 경우에 따라서는 로직(Logic) 소자일 수도 있음을 알 수 있을 것이고, 또한, 각각의 경우에 부가되는 구성 요소가 보다 다양화될 수 있음을 알 수 있을 것이다. 아울러, 본 발명의 반도체 장치의 제조방법은 상기한 제조방법에 한정되지 않으며, 제조방법에 따라 돌출부(4)와 함몰부(5)의 피치 및 형태는 다양하게 변경될 수 있음을 알 수 있을 것이다. 때문에 본 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 자구벽 이동을 이용한 반도체 장치의 자성층을 전체적으로 기판과 평행하게 형성하되, 들쭉날쭉한(jagged) 형태를 갖도록 형성한다. 이 경우, 자성층이 규칙적으로 단차진 것과 관련하여 자구벽의 비트 단위 이동의 안정성이 확보된다.
특히, 기판 상에 피치가 F인 절연 패턴을 형성한 후, 기판과 절연 패턴의 표면을 따라 컨포멀(conformal)하게 자성층을 형성하는 경우, 노치(notch)를 이용하는 종래 기술에 비해 2배의 집적도를 얻을 수 있다. 본 발명의 실시예에 따른 반도체 장치의 셀 사이즈가 1F2이므로, F가 30nm인 경우 100GB/cm2의 기록 밀도를 갖는 고집적 소자의 구현이 가능하다.
또한, 본 발명에 따르면 노치(notch) 형성에 따른 공정의 어려움 및 소자 특성의 균일성 저하의 문제점 없이 신뢰성 높은 자구벽 이동 반도체 장치를 구현할 수 있다. 노치(notch) 형성이 현실적으로 어렵고, 그 균일성 확보는 더욱 어렵다는 것을 감안하면, 본 발명은 자구벽 이동을 이용한 반도체 장치의 대량 생산 및 재현성 확보에 크게 기여할 수 있을 것이라 기대된다.

Claims (24)

  1. 기판 상에 형성되고 다수의 자구를 갖는 자성층 및 상기 자성층에 자구벽 이동을 위한 에너지를 인가하는 수단을 포함하는 반도체 장치에 있어서,
    상기 자성층은 상기 기판과 평행하게 형성되고, 상기 자성층의 길이 방향에 따라 교대로 배치되는 돌출부와 함몰부를 갖는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  2. 제 1 항에 있어서, 상기 기판과 상기 돌출부 사이에 절연 패턴이 구비된 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  3. 제 2 항에 있어서, 상기 자성층은 상기 기판과 상기 절연 패턴의 표면을 따라 형성된 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  4. 제 1 항에 있어서, 상기 돌출부에 대응하는 상기 기판 부분은 돌출된 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  5. 제 4 항에 있어서, 상기 자성층은 상기 기판의 표면을 따라 형성된 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  6. 제 1 항에 있어서, 상기 기판 표면은 평탄한 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  7. 제 1 항에 있어서, 상기 자성층의 양단에 위치한 돌출부 또는 함몰부의 길이는 상기 자성층의 양단에 위치한 돌출부 또는 함몰부를 제외한 나머지 돌출부 또는 함몰부의 길이보다 긴 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  8. 제 7 항에 있어서, 상기 자성층의 양단에 위치한 돌출부 또는 함몰부의 길이는 상기 자성층의 폭의 1∼3배인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  9. 제 7 항에 있어서, 상기 나머지 돌출부의 피치(pitch)는 상기 자성층의 폭의 1∼2배인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  10. 제 7 항에 있어서, 상기 나머지 함몰부의 피치(pitch)는 상기 자성층의 폭의 1∼2배인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  11. 제 1 항에 있어서, 상기 자성층의 일단 및 타단에 전류 인가를 위한 제1 및 제2 전극이 구비된 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치.
  12. 자구벽이 이동되는 자성층을 포함하는 반도체 장치의 제조방법에 있어서,
    기판 상에 더미 패턴을 형성하는 단계;
    상기 더미 패턴 양측의 상기 기판 상에 절연 패턴을 형성하는 단계;
    상기 더미 패턴을 제거하는 단계; 및
    상기 기판 및 상기 절연 패턴 상에 자성층을 형성하는 단계;를 포함하는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  13. 제 12 항에 있어서, 상기 더미 패턴은 라인 타입인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  14. 제 12 항 및 제 13 항 중 어느 한 항에 있어서, 상기 더미 패턴은 등간격으로 이격된 다수의 라인 패턴인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  15. 제 12 항에 있어서, 상기 더미 패턴은 실리콘으로 형성되는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  16. 제 12 항에 있어서, 상기 절연 패턴은 실리콘질화물로 형성되는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  17. 제 12 항에 있어서, 상기 절연 패턴을 형성하는 단계와 상기 더미 패턴을 제거하는 단계 사이에 상기 더미 패턴의 상단부 및 상기 절연 패턴의 상단부를 식각하는 단계를 더 포함하는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  18. 자구벽이 이동되는 자성층을 포함하는 반도체 장치의 제조방법에 있어서,
    기판 상에 균일한 두께의 자성층을 형성하는 단계;
    상기 자성층 상에 제1 패턴을 형성하는 단계;
    상기 제1 패턴 양측의 상기 자성층 상에 제2 패턴을 형성하는 단계;
    상기 제1 패턴을 제거하는 단계; 및
    상기 제2 패턴을 식각 마스크로 이용해서 상기 자성층의 일부 두께를 식각하는 단계;를 포함하는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  19. 제 18 항에 있어서, 상기 제1 패턴은 상기 자성층을 가로지르는 라인 패턴인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  20. 제 18 항 및 제 19 항 중 어느 한 항에 있어서, 상기 제1 패턴은 등간격으로 이격된 다수의 라인 패턴인 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  21. 제 18 항에 있어서, 상기 제1 패턴은 실리콘으로 형성되는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  22. 제 18 항에 있어서, 상기 제2 패턴은 실리콘질화물로 형성되는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  23. 제 18 항에 있어서, 상기 제2 패턴을 형성하는 단계와 상기 제1 패턴을 제거하는 단계 사이에 상기 제1 패턴의 상단부 및 상기 제2 패턴의 상단부를 식각하는 단계를 더 포함하는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
  24. 제 18 항에 있어서, 상기 자성층의 일부 두께를 식각하는 단계 후, 상기 제2 패턴을 제거하는 단계를 더 포함하는 것을 특징으로 하는 자구벽 이동을 이용한 반도체 장치의 제조방법.
KR1020060101577A 2006-10-18 2006-10-18 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법 KR100829569B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020060101577A KR100829569B1 (ko) 2006-10-18 2006-10-18 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법
US11/727,689 US7889533B2 (en) 2006-10-18 2007-03-28 Semiconductor device using magnetic domain wall movement and method of manufacturing the same
JP2007270380A JP5441331B2 (ja) 2006-10-18 2007-10-17 磁区壁移動を利用した半導体装置及びその製造方法
CN200710303545XA CN101241755B (zh) 2006-10-18 2007-10-18 利用磁畴壁移动的半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060101577A KR100829569B1 (ko) 2006-10-18 2006-10-18 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
KR20080035216A KR20080035216A (ko) 2008-04-23
KR100829569B1 true KR100829569B1 (ko) 2008-05-14

Family

ID=39317733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060101577A KR100829569B1 (ko) 2006-10-18 2006-10-18 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법

Country Status (4)

Country Link
US (1) US7889533B2 (ko)
JP (1) JP5441331B2 (ko)
KR (1) KR100829569B1 (ko)
CN (1) CN101241755B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430170B1 (ko) 2008-06-16 2014-08-13 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치의 구동방법
KR20100075203A (ko) * 2008-12-24 2010-07-02 삼성전자주식회사 정보저장장치 및 그의 동작방법
US8050074B2 (en) * 2009-02-17 2011-11-01 Samsung Electronics Co., Ltd. Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8406029B2 (en) 2009-02-17 2013-03-26 Samsung Electronics Co., Ltd. Identification of data positions in magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8279667B2 (en) * 2009-05-08 2012-10-02 Samsung Electronics Co., Ltd. Integrated circuit memory systems and program methods thereof including a magnetic track memory array using magnetic domain wall movement
KR101616042B1 (ko) * 2009-07-23 2016-04-27 삼성전자주식회사 자구벽을 이용한 발진기 및 그 동작방법
US9048410B2 (en) * 2013-05-31 2015-06-02 Micron Technology, Inc. Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls
JP7220948B2 (ja) * 2018-04-09 2023-02-13 日東電工株式会社 磁性配線回路基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000304568A (ja) 1999-04-23 2000-11-02 Hitachi Metals Ltd 磁気式移動体検出センサー
JP2006005308A (ja) 2004-06-21 2006-01-05 Victor Co Of Japan Ltd 不揮発性磁気メモリ
JP2006270069A (ja) 2005-02-23 2006-10-05 Hitachi Ltd パルス電流による磁壁移動に基づいた磁気抵抗効果素子および高速磁気記録装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100450794B1 (ko) * 2001-12-13 2004-10-01 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US7108797B2 (en) * 2003-06-10 2006-09-19 International Business Machines Corporation Method of fabricating a shiftable magnetic shift register
US6970379B2 (en) * 2003-10-14 2005-11-29 International Business Machines Corporation System and method for storing data in an unpatterned, continuous magnetic layer
JP4143020B2 (ja) * 2003-11-13 2008-09-03 株式会社東芝 磁気抵抗効果素子および磁気メモリ
EP1708257B1 (en) * 2004-01-15 2010-11-24 Japan Science and Technology Agency Current injection magnetic domain wall moving element
JP2007116068A (ja) * 2005-10-24 2007-05-10 Sharp Corp メモリ素子およびその製造方法
KR100933888B1 (ko) 2005-12-29 2009-12-28 서울시립대학교 산학협력단 자성 금속을 이용한 자기 기억 소자
JP2007324172A (ja) * 2006-05-30 2007-12-13 Fujitsu Ltd 磁気メモリ装置及びその製造方法
US8102691B2 (en) * 2008-06-24 2012-01-24 Seagate Technology Llc Magnetic tracks with domain wall storage anchors
TWI416529B (zh) * 2008-09-26 2013-11-21 Ind Tech Res Inst 磁性移位暫存記憶體以及操作方法
TWI373131B (en) * 2008-12-01 2012-09-21 Ind Tech Res Inst Magnetic memory, driving method thereof, and manufacturing method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000304568A (ja) 1999-04-23 2000-11-02 Hitachi Metals Ltd 磁気式移動体検出センサー
JP2006005308A (ja) 2004-06-21 2006-01-05 Victor Co Of Japan Ltd 不揮発性磁気メモリ
JP2006270069A (ja) 2005-02-23 2006-10-05 Hitachi Ltd パルス電流による磁壁移動に基づいた磁気抵抗効果素子および高速磁気記録装置

Also Published As

Publication number Publication date
US7889533B2 (en) 2011-02-15
CN101241755A (zh) 2008-08-13
KR20080035216A (ko) 2008-04-23
US20080094887A1 (en) 2008-04-24
CN101241755B (zh) 2012-06-20
JP2008118128A (ja) 2008-05-22
JP5441331B2 (ja) 2014-03-12

Similar Documents

Publication Publication Date Title
KR100829569B1 (ko) 자구벽 이동을 이용한 반도체 장치 및 그의 제조방법
US6955926B2 (en) Method of fabricating data tracks for use in a magnetic shift register memory device
US7108797B2 (en) Method of fabricating a shiftable magnetic shift register
US7416905B2 (en) Method of fabricating a magnetic shift register
JP5344810B2 (ja) 磁壁移動を利用した情報保存装置及びその製造方法
KR100829576B1 (ko) 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
JP2006237183A (ja) 磁気シフト・レジスタ・メモリ・デバイスにおいて用いるデータ・トラックの製造方法
CN107123648B (zh) 一种面内读/写操作铁电忆阻器及其制备方法
JP5165345B2 (ja) 磁区壁移動を利用した情報保存装置及びその製造方法
JP2007067374A (ja) ナノ弾性メモリ素子及びその製造方法
KR100868761B1 (ko) 자구벽 이동을 이용한 정보 저장 매체
JP2008166787A (ja) 磁壁移動を利用した情報保存装置及びその製造方法
JP2007116068A (ja) メモリ素子およびその製造方法
KR101438147B1 (ko) 자구벽 이동을 이용한 정보저장장치와 그의 동작 및제조방법
KR20080017784A (ko) 전기적- 기계적 비휘발성 메모리 장치 및 그 제조 방법.
KR100443120B1 (ko) 기억 셀 장치 및 제조 방법
CN112466874A (zh) 一种密排结构的面内读写铁电存储器阵列及其制备方法
JP2008172219A (ja) 磁壁移動を利用した情報記憶装置及びその製造方法
KR100887643B1 (ko) 인위적 반강자성 또는 인위적 준반강자성을 갖는 자벽이동메모리 장치 및 그 형성 방법
KR101323717B1 (ko) 자구벽 이동을 이용한 정보 저장 장치 및 그 제조 방법
TWI324405B (en) Method of fabricating data tracks for use in a magnetic shift register memory device
KR101168284B1 (ko) 자구벽 이동을 이용한 정보 저장 장치 및 그 제조방법
KR20110010998A (ko) 자성트랙을 포함하는 정보저장장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee