CN100447892C - 具有软基准层的磁存储器件 - Google Patents

具有软基准层的磁存储器件 Download PDF

Info

Publication number
CN100447892C
CN100447892C CNB021578540A CN02157854A CN100447892C CN 100447892 C CN100447892 C CN 100447892C CN B021578540 A CNB021578540 A CN B021578540A CN 02157854 A CN02157854 A CN 02157854A CN 100447892 C CN100447892 C CN 100447892C
Authority
CN
China
Prior art keywords
key horizon
storage device
layer
data
data storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB021578540A
Other languages
English (en)
Other versions
CN1427416A (zh
Inventor
M·沙马
T·C·安东尼
L·特兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1427416A publication Critical patent/CN1427416A/zh
Application granted granted Critical
Publication of CN100447892C publication Critical patent/CN100447892C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)
  • Magnetic Record Carriers (AREA)

Abstract

一种磁性存储器件(10)包括第一和第二铁磁层(12和14)。每个铁磁层(12和14)具有可以在两个方向中的任何一个取向的磁化。第一铁磁层(12)比第二铁磁层(14)的矫顽磁性高。磁性存储器件(10)还包括用第二铁磁层(14)形成闭合磁通路线的结构(20)。

Description

具有软基准层的磁存储器件
技术领域
本发明涉及磁存储器件，特别涉及具有软基准层的磁存储器件。
背景技术
磁随机存取存储器(“MRAM”)为用于短期和长期存储数据的非易失存储器。MRAM的功耗低于如DRAM、SRAM和闪速存储器等的短期存储器。MRAM进行的读取和写入操作比常规的长期存储器件例如硬盘驱动器快得多(高几个数量级)。此外，MRAM比硬盘驱动器更致密并且功耗更低。MRAM也被用于如极快处理器和网络应用等的嵌入式应用。
典型的MRAM器件包括存储单元的阵列、沿存储单元的行延伸的字线、以及沿存储单元的列延伸的位线。每个存储单元位于字线和位线的交叉点。
存储单元基于隧道(tunneling)磁阻(TMR)器件，例如自旋相关隧道(SDT)结。典型的SDT结包括针扎(pinned)层、读出层以及夹在针扎层和读出层之间的绝缘隧道阻挡层。针扎层具有在感兴趣范围内施加磁场时固定而不旋转的磁化取向。读出层具有两个方向的任何一个中取向的磁化：与针扎层磁化的相同方向或与针扎层磁化的相反方向。如果针扎层和读出层的磁化为相同的方向，那么SDT结的取向称做“平行”。如果针扎层和读出层的磁化为相反的方向，那么SDT结的取向称做“反向平行”。这两个稳定的取向，平行和反向平行，对应于逻辑值‘0’和‘1’。
通过底层的反铁磁性(AF)针扎层确定针扎层的磁化取向。AF针扎层提供了大的交换场，该磁场将针扎层的磁化保持在一个方向。AF层下面通常为第一和第二籽晶层。第一籽晶层允许第二籽晶层以(111)晶向生长。第二籽晶层为AF针扎层建立(111)晶体结构取向。
发明内容
根据本发明的一个方案，磁性存储器件包括第一和第二铁磁层。每个铁磁层具有可以在两个方向中的任何一个取向的磁化。第一铁磁层比第二铁磁层的矫顽磁性高。磁性存储器件还包括用第二铁磁层形成闭合磁通路线的结构。
从下面结合附图借助阐明本发明的原理的例子的详细说明中，本发明的其它方面和优点将变得很显然。
附图说明
图1示出了根据本发明第一实施例的磁存储器件。
图2示出了磁存储器件的数据和基准层的磁滞回线。
图3示出了读取磁存储器件的第一种方法。
图4示出了读取磁存储器件的第二种方法。
图5a-5e和6a-6e进一步示出了第二种方法。
图7a示出了执行第二种方法的电路。
图7b和7c为图7a所示电路的时序图。
图8a示出了执行第二方法的另一电路。
图8b和8c为图8a所示电路的时序图。
图9示出了根据本发明一个实施例的MRAM器件。
图10-14示出了制造MRAM器件的方法。
图15示出了根据本发明第二实施例的磁存储器件。
图16-17示出了根据本发明第三实施例的磁存储器件。
具体实施方式
参考图1，示出了磁存储器件8。磁隧道结10包括数据层12、基准层14以及数据层和基准层12和14之间的绝缘隧道阻挡层16。数据和基准层12和14都由铁磁材料制成。数据层12具有能在两个方向的任何一个中取向的磁化(由向量M1)表示，通常沿数据层12的易磁化轴(EA1)。基准层14具有能在两个方向的任何一个中取向的磁化(由向量M2)表示，通常沿它的易磁化轴(EA2)。显示的易磁化轴(EA1，EA2)沿相同方向延伸。
如果数据和基准层12和14的磁化向量(M1和M2)的指向为相同的方向，那么磁性隧道结10的取向称为“平行”(参见图5b和6c)。如果数据和基准层12和14的磁化向量(M1和M2)的指向为相反的方向，那么磁性隧道结10的取向称为“反向平行”(参见图5c和6b)。这两个稳定的取向，平行和反向平行，对应于逻辑值‘0’和‘1’。
绝缘隧道阻挡层16允许在数据和基准层12和14之间发生量子机械遂道。这种遂道现象为电子自旋相关，使磁性隧道结10的电阻为数据和基准层12和14的磁化向量(M1和M2)的相对取向的函数。例如，如果磁性隧道结10的磁化取向为平行，那么磁性隧道结10的电阻为第一值(R)，如果磁性隧道结10的磁化取向为反向平行，那么电阻为第二值(R+？R)。绝缘隧道阻挡层16由氧化铝(Al2O3)、二氧化硅(SiO2)、氧化钽(Ta2O5)、氮化硅(SiN4)、氮化铝(AlNx)、或氧化镁(MgO)制成。其它的介质和某些半导体材料可以用做绝缘隧道阻挡层16。绝缘隧道阻挡层16的厚度从约0.5纳米到约三纳米。
现在参考图2，分别示出了数据和基准层12和14的磁滞回路L1和L2。数据层12的矫顽磁力(Hc1)比基准层14的矫顽磁力(Hc2)高得多。数据层12的矫顽磁力(Hc1)比基准层14的矫顽磁力(Hc2)大至少2-5倍。例如，数据层12的矫顽磁力(Hc1)约25Oe，基准层14的矫顽磁力(Hc2)约5Oe。优选使基准层14的矫顽磁力(Hc2)尽可能地低(例如，通过使基准层14尽可能地薄)。由此，可以认为基准层14比数据层12“更软”，是由于它的磁化向量(M2)很容易翻转。
通过使两层12和14的位形状、几何结构、成分、厚度等不同，可以将两层12和14的矫顽磁力制得不同。可以使用的铁磁层材料包括镍铁(NiFe)、镍铁钴(NiFeCo)、钴铁(CoFe)、NiFe和Co的其它磁性软合金、掺杂的非晶铁磁性合金以及PERMALLOYTM合金。例如，数据层12可以由例如NiFeCo或CoFe的材料制成，基准层14可以由例如NiFe的材料制成。
再参考图1，第一电导体18与数据层12接触。第一电导体18由导电材料例如铝、铜或金属合金制成。
通过包括部分覆盖有如NiFe的铁磁材料的第二电导体22的结构20设置基准层的磁化向量(M2)的方向。第二导体22由导电不导磁的材料例如铜、铝或金属合金制成，在垂直于第一导体18的方向中延伸。
铁磁覆层24完全覆盖第二导体22的三个侧面。画出的覆层厚度放大了：厚度为约1nm到50nm(通常为5nm)。第二导体22的未覆盖侧直接接触基准层14。
部分覆层24直接接触基准层14，由此基准层14与覆层24磁性通讯。由此基准层14和覆层22形成闭合的磁通路线(虚线表示)。
现在参考图5a和5b。当电流(IR)施加到第二导体22，在第二导体22周围产生磁场。如果电流流入第二导体22内(由“X”表示)，那么磁场使基准层磁化向量(M2)指向右(图5b)。如果电流在相反方向中流动由“？”表示，那么磁场使基准层磁化向量(M2)指向左(图5c)。
取消电流(IR)之后，基准层磁化向量(M2)保持它的取向。保持取向是由于闭合磁通路线由基准层14和覆层24形成。
假设磁性隧道结10具有1兆欧姆的标称电阻(R)，且有30％的遂道磁致电阻。如果数据层磁化向量(M1)指向左，磁场使基准层磁化向量(M2)指向右(图6b)，磁性隧道结10的磁化取向为反向平行，磁性隧道结10的阻值将为R+？R或1.3兆欧姆。如果数据层磁化向量(M1)指向左，磁场使基准层磁化向量(M2)指向左(图6c)，那么磁性隧道结10的磁化取向平行，磁性隧道结10的阻值将为R＝1.0兆欧姆。
通过设置数据层磁化向量(M1)的方向，数据写入到磁性隧道结10。在写操作期间，写电流提供到第一和第二导体18和22。提供到第一导体18的电流在第一导体18周围产生磁场，提供到第二导体22的电流在第二导体周围产生磁场。当两个磁场合并时，超过了数据层12的矫顽磁力(Hc1)，因此，使数据层12的磁化向量(M1)设置在需要的取向(取向取决于提供到第一和第二导体18和22的电流方向)。数据层磁化向量M1将设置为对应于逻辑‘1’的取向或对应于逻辑‘0’的取向的一个方向。由于基准层14的矫顽磁力(Hc2)小于数据层12的矫顽磁力，合并的磁场产生基准层14的磁化(M2)呈现与数据层12的磁化(M1)取向相同。
通过读出磁性隧道结10的电阻状态(R或R+？R)，可以从磁性隧道结10读取数据。图3示出了读取磁存储器件10的第一种方法。读电流提供到第二导体22，将基准层磁性设置在已知方向中(方框312)。所得磁场不影响数据层12的磁化。由于基准层14的矫顽磁力(Hc2)很低，因此读取电流的量值也低。
移走读取电流(方框314)，但基准层14保持它的磁化取向。电压施加在第一和第二导体18和22上，因此跨越磁性隧道结10(方框316)。电压使读出电流流过磁性隧道结10。
通过读出流过磁性隧道结10的电流测量磁性隧道结10的电阻(方框318)。读出电流反比于磁性隧道结10的电阻。由此Is＝V/R或者Is＝V/(R+？R)，其中V为施加的电压，Is为读出电流，R为器件10的标称电阻，？R为从平行磁化取向到反向平行磁化取向产生的电阻变化。
既然基准层的磁化向量(M2)的方向与磁性隧道结10的磁化取向已知，那么可以确定数据层磁化的方向(方框320)。数据层磁化的方向表示是否逻辑‘1’或逻辑‘0’存储在磁性隧道结10中。
图4示出了读取磁存储器件10的第二种方法。第一电流脉冲施加到第二导体22(方框412)。第一电流脉冲将基准层磁化设置在第一方向中。电压施加在磁性隧道结10上(方框414)，通过读出流过磁性隧道结的电流测量磁性隧道结10的电阻状态(方框416)。第二电流脉冲施加到第二导体22(方框418)。第二电流脉冲的极性与第一电流脉冲相反；因此，第二电流脉冲将基准层磁化设置在第二(相反)方向中。电压施加在磁性隧道结10上(方框420)，第二次测量磁性隧道结10的电阻状态。这两次测量得到电阻状态顺序：<Rp，Rap>或<Rap，Rp>，其中Rap为磁性隧道结10的磁化取向为反向平行时的电阻状态，Rp为磁性隧道结10的磁化取向为平行时的电阻状态。
确定电阻状态过渡的方向(即，从Rp到Rap，或Rap到Rp)(方框424)。过渡方向表示数据层12的磁化取向，因此逻辑值存储在磁存储器件10中。
图5a-5e进一步示出了与存储逻辑‘0’的数据层12有关的第二种方法。第一和第二脉冲252和254施加到第二导体22(图5a)。第一脉冲252临时地与第二脉冲254隔开。第一脉冲252具有正极性(对应于逻辑‘0’)，将基准层的磁化向量(M2)取向在与数据层12相同的方向中(图5b)，由此磁隧道结10的磁化方向平行并且它的阻值为Rp。第二脉冲254具有负极性254(对应于逻辑‘1’)。将基准层的磁化向量(M2)取向在相反方向(图5c)，由此磁性隧道结10的磁化方向反向平行并且它的电阻状态为Rap。由此器件10的电阻从Rp过渡到Rap(图5d)。Rp到Rap过渡表示逻辑‘0’存储在存储器件10中。对应的读出电流脉冲显示在图5e中。
图6a-6e示出了与存储逻辑‘1’的数据层12有关的第二种方法。相同的正和负电流脉冲252和254施加到第二导体22(图6a)。磁性隧道结从反向平行磁化取向(图6b)过渡为平行磁化取向(图6c)，由此磁存储器件10的电阻从Rap过渡到Rp(图6d)。由此从Rap到Rp过渡表示逻辑‘1’存储在磁性隧道结10中。对应的读出电流脉冲显示在图6e中。
该第二读取方法为自基准。因此，该动态方法对不同器件上的电阻变化不敏感。
第二方法不限于对应于逻辑‘0’的正极性和对应于逻辑‘1’的负极性。例如，正极性能容易地对应于逻辑‘1’，第一和第二脉冲分别具有负和正极性。
检测电阻过渡的简单读出放大器510显示在图7a中，时序图显示在图7b和7c中(图7b对应于图5a-5e，图7c对应于6a-6e)。流过磁性隧道结10的读出电流(Is)提供到读出放大器512。读出电流脉冲在时间T1和T2发生。读出放大器512的输出提供了与读出电流量值成正比的电压(Vs)。放大器输出提供到比较器514和延迟元件516的第一输入(IN+)，延迟元件具有TD＝T1-T2秒的延迟(TD)。延迟元件516的输出提供到比较器514的第二输入(IN-)。比较器514将第一比较器输入(IN+)处的读出电压(Vs)与第二比较器输入(IN-)处的延迟读出电压比较。使能脉冲(EN)在时间T3发生，能够比较比较器输入(IN+IN-)处的电压。比较器514的输出(VOUT)表示存储在磁性隧道结10中的逻辑状态。
检测电阻过渡的另一简单读出放大器550显示在图8a中，时序图显示在图8b和8c中(图8b对应于图5a-5e，图8c对应于6a-6e)。流过磁性隧道结10的读出电流(Is)提供到读出放大器552。读出电流脉冲在时间T1和T2发生。放大器552产生与读出电流量值成正比的电压(Vs)。放大器552的输出提供到第一和第二采样/保持556和558。第一采样/保持556采样时间T1时的放大器输出(第一电流脉冲)，第二采样/保持558采样时间T2时的放大器输出(第二电流脉冲)。使能脉冲(EN)在时间T3提供到比较器554，能够比较采样/保持556和558的内容。比较器554的输出(VOUT)表示存储在磁性隧道结10中的逻辑状态。
现在参考图9，示出了包括磁性隧道结10的阵列612的MRAM器件610。磁性隧道结10以行和列的形式排列，行沿x方向延伸，列沿y方向延伸。仅示出较小量的磁性隧道结10以简化MRAM器件610的图示。实际上，可以使用任何尺寸的阵列。
起字线614作用的导电条沿x方向在阵列612一侧的平面中延伸。字线614接触磁性隧道结10的数据层。起位线616作用的导电条沿y方向在阵列612的相邻侧的平面中延伸。位线616部分覆盖有铁磁材料。可以一个字线614用于阵列612的每行，一个位线616用于阵列612的每列。每个磁性存储隧道结10位于字线614和位线616的交叉点。
每个位线616完全覆盖在三个侧面上。每个位线的未覆盖侧接触基准层的列。由此，每个覆盖位线616闭合基准层列的磁通路线。
MRAM器件610也包括第一和第二行解码器618a和618b，第一和第二列解码器620a和620b以及读出/写入电路622。读取和写入操作期间，解码器618a、618b、620a和620b选择字线和位线614和616。选定的磁性隧道结10位于选定字线和位线614和616的交叉点。
读出/写入电路622包括写入操作期间施加写入电流到选定字线和位线614和616的电流源624。读出/写入电路622包括读出放大器626、地连接628、以及读取操作期间施加电压的电压源630。
磁性隧道结10通过许多平行路径耦合在一起。在一个交叉点看到的电阻等于与其它行和列中磁性隧道结10电阻平行的交叉点处的磁性隧道结10的电阻。由此磁性隧道结10的阵列612可以表征为交叉点电阻器网络。
由于磁性隧道结10连成为交叉点电阻器网络，因此寄生或潜通路电流干扰选定的磁性隧道结10上的读取操作。闭锁器件例如二极管或晶体管可以连接到磁性隧道结10。这些闭锁器件阻止了寄生电流。
读取/写入电流622可以使用以上介绍的读取方法。然而，如果不使用闭锁器件，那么读取方法如下修改。
可以使用受让人的US专利No.6,259,644中公开的“等电位”法处理寄生电流。如果使用等电位法，读取/写入电路622提供了未选定位线616和选定位线616相同的电位，或者提供了未选定字线614和选定字线616相同的电位。
现在参考图10，示出了制造MRAM器件610的方法。使用Cu金属镶嵌工艺制造覆盖位线616。工艺开始于平面化介质层710，其中在淀积互连金属之前腐蚀出沟槽(图10)。用各向同性工艺淀积铁磁材料24的薄层，由此侧壁覆盖有与沟槽底部大致相同的厚度(图11)。铁磁材料可渗透足以作为磁芯，它的剖面是连续的，没有任何断裂或太多空隙。然后通过电镀或其它合适方法用铜22填充沟槽。然后平面化结构。平面化的结构显示在图2中。
淀积磁性材料的叠层。叠层包括用于数据层14的材料，用于绝缘隧道阻挡16的材料，以及用于基准层12的材料。用于基准层14的材料用铁磁覆层形成了磁通路线。
叠层构图成位线(图13和14)。位线之间的间距用介质材料填充，形成字线。每个字线形成在一行数据层12上。
根据本发明的磁存储器件的另一实施例显示在图15-17中。图15示出了磁存储器件的第二实施例，除了结构820之外，与第一实施例相同。除了覆盖第二导体22的三个侧面之外，铁磁覆层824覆盖第二导体22的部分上表面。在上表面上，覆层824的相对部分定义了磁隙826。磁隙826用介质材料填充。这些部分与第二导体22直接接触。
结构820提供有比磁性隧道结10大的剖面，以补偿制造公差。在制造期间，基准层14在限定磁隙826的铁磁覆层部分上居中。然而，实际上，会发生未对准。即使发生未对准，基准层14仍然设置在铁磁覆层824上以闭合磁通路线。
图16-17示出了磁存储器件908的第三实施例，除了基准层14和结构20之间的介质层926，以及添加了在基准层14之间延伸的无磁段(non-magnetic segment)914之外，与第一实施例相同。介质层926很薄足以将基准层14磁耦合到结构20的铁磁覆层24。然而介质层926的厚度足以将基准层14与铁电覆层24和第二导体22电绝缘。无磁段914导电。由此得到三导体设计。
虽然结合磁性隧道结介绍了本发明，但不限于此。本发明可以适用于具有类似运行特性的其它类型的磁阻器件。例如，本发明可以适用于巨磁阻(GMR)器件。除了非导磁金属层代替绝缘隧道阻挡层将数据层和基准层隔开之外，GMR器件具有于TMR器件相同的基本结构。示例性的隔离层金属包括金、银和铜。数据和基准磁化向量的相对取向影响了GMR器件的面内电阻。
本发明不限于GMR和TMR器件。例如，本发明可以适用于顶部和底部旋转阀。
虽然介绍和示出了本发明的几个具体实施例，但本发明不限于所介绍和示出的具体形式或布局。取而代之，本发明根据以下权利要求构成。

Claims (10)

1.一种数据存储器件(610)，包括：
磁性存储单元(10)的阵列(612)，每个存储单元(10)包括数据铁磁层(12)、与数据铁磁层(12)接触的隧道阻挡层(16)、和与数据铁磁层(12)相对并与隧道阻挡层(16)接触的基准层(14)，隧道阻挡层(16)被这样定位以使得没有磁性材料物理连接数据铁磁层(12)和基准层(14)；
在第一方向中延伸的多个第一导电条(614)，每个第一导电条(614)接触一组数据铁磁层(12)；以及
在第二方向中延伸的多个结构(616)，每个结构(616)用一组基准层(14)形成闭合磁通路线，所述闭合磁通路线被限制在每个相关的基准层(14)之内。
2.根据权利要求1的数据存储器件，其中数据铁磁层(12)和基准层(14)具有在写入操作期间可以在第一和第二方向中变换的磁性，在读取操作期间，仅有基准层(14)在第一和第二方向中变换的磁性。
3.根据权利要求1的数据存储器件，其中第一方向垂直于第二方向。
4.根据权利要求1的数据存储器件，还包括电路(622)，将选定的存储单元(10)的基准层(14)的磁化取向设置在第一方向中，确定选定存储单元(10)的电阻状态，将选定的存储单元(10)的基准层(14)的磁化取向设置在第二方向中，确定选定存储单元(10)的电阻状态，以及检查选定存储单元(10)的电阻状态的变化。
5.根据权利要求4的数据存储器件，其中电路(622)通过确定电阻状态过渡的方向检查变化。
6.根据权利要求4的数据存储器件，其中电路(622)通过将电位施加到跨越选定存储单元(10)的结构(616)确定选定存储单元(10)的电阻状态；以及将相等电位施加到没有跨越选定存储单元(10)的结构(616)和导电条(614)的子结构。
7.根据权利要求1的数据存储器件，其中每个结构(616)包括覆盖有磁铁材料(24)的导体(22)，部分磁铁材料(24)与一组基准层(14)磁通讯。
8.根据权利要求7的数据存储器件，其中每个导体(22)除了一个表面之外的所有表面被覆盖，其中每个导体(22)的未覆盖表面直接接触一组基准层(14)。
9.根据权利要求7的数据存储器件，其中部分磁铁材料(24)定义了每个导体(22)上的磁隙(826)，该部分直接接触一组基准层(14)。
10.根据权利要求7的数据存储器件，其中所述基准层(14)与所述结构(616)之间的介质层(926)将至少一个结构(20，616)与它的对应组的基准层(14)电绝缘，其中导电且不导磁段(914)在所述介质层(926)上基准层(14)之间延伸。
CNB021578540A 2001-12-20 2002-12-20 具有软基准层的磁存储器件 Expired - Lifetime CN100447892C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/029,694 US6750491B2 (en) 2001-12-20 2001-12-20 Magnetic memory device having soft reference layer
US10/029694 2001-12-20

Publications (2)

Publication Number Publication Date
CN1427416A CN1427416A (zh) 2003-07-02
CN100447892C true CN100447892C (zh) 2008-12-31

Family

ID=21850373

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021578540A Expired - Lifetime CN100447892C (zh) 2001-12-20 2002-12-20 具有软基准层的磁存储器件

Country Status (6)

Country Link
US (2) US6750491B2 (zh)
EP (1) EP1321943A3 (zh)
JP (1) JP2003234454A (zh)
KR (1) KR100944952B1 (zh)
CN (1) CN100447892C (zh)
TW (1) TW200301479A (zh)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091987A (ja) * 2001-09-18 2003-03-28 Sony Corp 磁気メモリ装置及びその記録制御方法
US6885576B2 (en) * 2002-08-13 2005-04-26 Micron Technology, Inc. Closed flux magnetic memory
JP3788964B2 (ja) * 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
JP3684225B2 (ja) * 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6900491B2 (en) * 2003-10-06 2005-05-31 Hewlett-Packard Development Company, L.P. Magnetic memory
US7027320B2 (en) * 2003-10-21 2006-04-11 Hewlett-Packard Development Company, L.P. Soft-reference magnetic memory digitized device and method of operation
US7203129B2 (en) * 2004-02-16 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented MRAM memory array
EP1705665B1 (en) * 2005-03-24 2008-04-02 Hitachi Ltd. Conduction control device
KR100684893B1 (ko) * 2005-03-28 2007-02-20 삼성전자주식회사 자기 메모리 장치 및 그 제조방법
US7443639B2 (en) * 2005-04-04 2008-10-28 International Business Machines Corporation Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
US7366011B2 (en) * 2005-07-12 2008-04-29 The Regents Of The University Of California Power consumption minimization in magnetic random access memory by using the effect of hole-mediated ferromagnetism
US7391641B2 (en) * 2005-11-23 2008-06-24 Samsung Electronics Co., Ltd. Multi-layered magnetic memory structures
US7457153B1 (en) 2005-11-23 2008-11-25 Samsung Electronics Co., Ltd. Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers
US7773349B2 (en) * 2006-02-10 2010-08-10 Hitachi Global Storage Technologies Netherlands B.V. Tunnel MR head with long stripe height sensor stabilized through the shield
US7630177B2 (en) * 2006-02-14 2009-12-08 Hitachi Global Storage Technologies Netherlands B.V. Tunnel MR head with closed-edge laminated free layer
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US20080174936A1 (en) * 2007-01-19 2008-07-24 Western Lights Semiconductor Corp. Apparatus and Method to Store Electrical Energy
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
ATE538474T1 (de) 2008-04-07 2012-01-15 Crocus Technology Sa System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen
US7760542B2 (en) 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
EP2124228B1 (en) 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US8031519B2 (en) 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US8233319B2 (en) 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US7933137B2 (en) 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US7933146B2 (en) 2008-10-08 2011-04-26 Seagate Technology Llc Electronic devices utilizing spin torque transfer to flip magnetic orientation
US7940592B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Spin-torque bit cell with unpinned reference layer and unidirectional write current
US20120080725A1 (en) * 2010-09-30 2012-04-05 Seagate Technology Llc Vertical transistor memory array
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
KR20140137024A (ko) * 2013-05-16 2014-12-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
JP2015213125A (ja) * 2014-05-02 2015-11-26 日本放送協会 スピン注入磁化反転素子
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9813049B2 (en) 2015-08-12 2017-11-07 Qualcomm Incorporated Comparator including a magnetic tunnel junction (MTJ) device and a transistor
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10157656B2 (en) * 2015-08-25 2018-12-18 Western Digital Technologies, Inc. Implementing enhanced magnetic memory cell
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US10529915B2 (en) 2018-03-23 2020-01-07 Spin Memory, Inc. Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
JP2020043134A (ja) * 2018-09-06 2020-03-19 キオクシア株式会社 磁気記憶装置
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028786A (en) * 1997-04-28 2000-02-22 Canon Kabushiki Kaisha Magnetic memory element having coupled magnetic layers forming closed magnetic circuit
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
CN1305234A (zh) * 1999-12-10 2001-07-25 夏普公司 磁隧道结器件、使用该器件的磁存储器和单元及其存取方法
CN1312943A (zh) * 1998-08-12 2001-09-12 因芬尼昂技术股份公司 存储单元阵列及其制法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891511B2 (ja) * 1997-06-12 2007-03-14 キヤノン株式会社 磁性薄膜メモリ及びその記録再生方法
DE10106860A1 (de) * 2000-02-17 2001-08-30 Sharp Kk MTJ-Element und Magnetspeicher unter Verwendung eines solchen
WO2002033713A1 (en) * 2000-10-17 2002-04-25 International Business Machines Corporation Magnetic element, memory device and write head
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US6538920B2 (en) * 2001-04-02 2003-03-25 Manish Sharma Cladded read conductor for a pinned-on-the-fly soft reference layer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6028786A (en) * 1997-04-28 2000-02-22 Canon Kabushiki Kaisha Magnetic memory element having coupled magnetic layers forming closed magnetic circuit
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
CN1312943A (zh) * 1998-08-12 2001-09-12 因芬尼昂技术股份公司 存储单元阵列及其制法
CN1305234A (zh) * 1999-12-10 2001-07-25 夏普公司 磁隧道结器件、使用该器件的磁存储器和单元及其存取方法

Also Published As

Publication number Publication date
KR20030053021A (ko) 2003-06-27
US20040089889A1 (en) 2004-05-13
US6891212B2 (en) 2005-05-10
EP1321943A3 (en) 2004-06-16
US6750491B2 (en) 2004-06-15
TW200301479A (en) 2003-07-01
US20030117840A1 (en) 2003-06-26
CN1427416A (zh) 2003-07-02
KR100944952B1 (ko) 2010-03-03
EP1321943A2 (en) 2003-06-25
JP2003234454A (ja) 2003-08-22

Similar Documents

Publication Publication Date Title
CN100447892C (zh) 具有软基准层的磁存储器件
CN1307643C (zh) 具有软基准层的磁阻器件的读取方法
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
CN100490005C (zh) 多位磁性存储器
US6593608B1 (en) Magneto resistive storage device having double tunnel junction
KR100450794B1 (ko) 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
US6891746B2 (en) Magneto-resistive device having soft reference layer
US6504221B1 (en) Magneto-resistive device including soft reference layer having embedded conductors
US8036024B2 (en) Magnetic storage element storing data by magnetoresistive effect
JP2000187976A (ja) 磁性薄膜メモリおよびその記録再生方法
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG ELECTRONICS CO., LTD

Free format text: FORMER OWNER: HEWLETT-PACKARD DEVELOPMENT COMPANY

Effective date: 20071207

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20071207

Address after: Gyeonggi Do, South Korea

Applicant after: SAMSUNG ELECTRONICS Co.,Ltd.

Address before: California, USA

Applicant before: Hewlett-Packard Co.

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1057125

Country of ref document: HK

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081231