TW200301479A - Magentic memory device having soft reference layer - Google Patents

Magentic memory device having soft reference layer Download PDF

Info

Publication number
TW200301479A
TW200301479A TW091133299A TW91133299A TW200301479A TW 200301479 A TW200301479 A TW 200301479A TW 091133299 A TW091133299 A TW 091133299A TW 91133299 A TW91133299 A TW 91133299A TW 200301479 A TW200301479 A TW 200301479A
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
storage device
data storage
reference layer
Prior art date
Application number
TW091133299A
Other languages
English (en)
Inventor
Manish Sharma
Thomas C Anthony
Lung T Tran
Original Assignee
Hewlett Packard Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Co filed Critical Hewlett Packard Co
Publication of TW200301479A publication Critical patent/TW200301479A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods

Description

200301479 玖、發明說明 (發明說明應敘明:發明所屬之技術領域、先前技術、内容、實施方式及圖式簡單說明) C發明所屬之技術領域】 發明領域
磁性隨機存取記憶體(MRAM : Magnetic Random 5 Access Memory)是不揮發性記憶體被考慮用於短期或長期 資料儲存。MRAM較短期儲存用記憶體(例如DRAM、 SRAM與快閃記憶體)具有較低的功率消耗。MRAM可以執 行讀取的寫入作業較傳統之長期儲存裝置(例如硬碟機)快 很多(相差若干數量級)。此外,MRAM較緊密且較硬碟機 10 消耗較少的功率。MRAM亦被考慮用於内設式應用,例如 非常快的處理器與網路裝置。 C先前技術】 發明背景
典型的MRAM裝置包括:記憶胞陣列,沿著記憶胞之 15 列延伸之字元線,以及沿著記憶胞之行延伸之位元線。各 記憶胞是位於字元線與位元線之交點。 此等記憶胞可以根據隧道磁阻(TMR)裝置(例如,自旋 有關隧道(SDT)接合)。典型的SDT接合包括固定層、感測 層,與夾在固定層與感測層之間之絕緣隧道阻障。此固定 20 層具有固定的磁化方向,以致於在所關切範圍中所施加磁 場的存在下不會旋轉。此感測層之磁化方向可以為兩個方 向之一 ··與固定層之磁化同方向或與固定層之磁化反方向 。如果此固定層與感測層之磁化是在相同的方向,則SDT 接合的方向稱為”平行”。如果固定層與感測層的磁化是在 6 200301479 玖、發明說明 。此等”平行 ’ 15之邏輯值 相反的方向,貝,jSD丁接合的方向稱為,,反平行” ”與”反平行’’之兩個穩定方向可以對應於,。與 凹疋席的磁化方向可藉由 故方;其下之抗鐵磁(AF)固定 層而固定。此糊定層提供大的交換場,其將固定層的磁 化保持在-個方向。設於下面之AF層通常為第―虫第二種 子層。第.一種子層允許第二種子層以結晶結構方向⑴⑽ 長。第二種子層建立用於之結晶結構方向(111) 1〇 【明内容】 發明概要 15 Μ根據本發明之-觀點,此磁性記憶體裝置包括第一與 第二鐵磁層。各鐵磁層所具有的磁化可以朝向兩個方向之 -。此第-鐵磁層較第二鐵磁層具有較高之矯頑磁性 (coercivity)。此磁性記憶體裝置更包括—種結構,其與第 二鐵磁層形成封閉之通量通路。 本發明其他的觀點與優點將由以下詳細的解說,並參 考所附之圖式藉由本發明實施例之說明而為明顯。 圖式簡單說明 第1圖為根據本發明第一實施例之磁性記憶體裝置之 說明。 第2圖為磁性記憶體裝置之用於資料與參考層之磁滯環。 第3圖為磁性記憶體裝置之第一讀取方法之說明。 第4圖為磁性記憶體裝置之第二讀取方法之說明。 玖、發明說明 第5a至5e以及6&至心圖進一步說明第二種方法。 第7a圖為用於執行第二種方法之電路之說明。 第7b與7c圖為用於在第7a圖中所示電路之時間圖。 第8a圖為用於執行第二種方法之另一電路之說明。 第8b與8c圖為用於在第8a圖中所示電路之時間圖。 第9圖為根據本發明實施例之MRAM裝置之說明。 第10至14圖為MRAM裝置製造方法之說明。 第15圖為根據本發明第二實施例之磁性記憶體裝置之 說明。 第W至17圖為根據本發明第三實施例之磁性記憶體裝 置之說明。 C ^ 較佳實施例之詳細說明 印參考第1圖,其說明磁性記憶裝置8。磁性隧道接合 匕括 > 料層12、參考層14、與介於資料層12與參考層 14之間之絕緣隧道阻障16。資料層^與參考層μ均由鐵磁 性材料製成。資料層12所具有的磁化(由向量Ml表示)可以 朝兩個方向之一,其典型是沿著資料層12之容易磁化軸 (EA1)的方向。參考層丨4所具有之磁化(由向量M2表示)可 以朝兩個方向之一,其典型是沿著容易磁化軸(BA】)的方 向。此容易磁化軸(EA1、EA2)顯示在相同的方向中延伸。 如果資料層12與參考層14之磁化向量(Ml與M2)是指 向相同的方向,則此磁隧道接合10之方向稱為,,平行,,(請 參考第5b與6c圖)。如果資料層12與參考層14之磁化向量 200301479 玖、發明說明 (Ml與M2)是指向相反的方向,則此磁隧道接合1〇之方向 稱為”反平行’’(請參考第5c圖與第^圖)。此等平行與反平 行之兩個穩定的方向可以對應於邏輯值,〇,與,丨,。 此絕緣隧道阻障16允許在資料層12與參考層14之間產 5生量子機械隧道(tunncHng)。此隧道現象是取決於電子旋 轉,造成此磁性隧道接合10之電阻為資料層12與參考層14 之磁化向量(Ml與M2)之相對方向之函數。例如,如果磁 性隧道接合10之磁化方向為平行,則磁性隧道接合1〇之電 阻為第一值(R),並且如磁化方向為反平行,則其電阻為 1〇第一值(R+?R)。此絕緣隨道阻障16可以由以下材料所製成 ;鋁氧化物(ai2o3)、二氧化矽(Si〇2)、鈕氧化物(Ta2〇5)、 矽氮化物(SiNd、鋁氮化物(ΑιΝχ)、或鎂氧化物(Mg〇)。亦 可使用其他的介電質或某些半導體材料用於絕緣隧道阻障 16 °此絕緣隧道阻障16之厚度可以從大約〇.5奈米(#111)至 15 大約3奈米。 另外請參考第2圖,其顯示用於資料層12與參考層μ 之磁滯環L1與L2。資料層12之矯頑磁性(HC1)是大於參考 層14之橋頑磁性(Hq)許多。資料層12之橋頑磁性(HC1;^ 以大於參考層14之矯頑磁性(Hu)至少2至5倍。例如,資料 20 層12之矯頑磁性(HC1)可以是大約250e,且參考層14之矯 頭磁性(Ho)可以是大約5〇e。較佳使參考層14之矯頑磁性 (HC2)儘可能的低(例如,藉由使得參考層14儘可能的薄)。 因此,參考層14被認為較資料層12”軟,,,因為其磁化向量 (M2)較易反轉。 9 200301479 玖、發明說明 可以藉由使用於此兩層12與14之不同的位元形狀,幾 何形狀,組成厚度,而使資料層12與參考層14之矯頑磁性 不同。可能的鐵磁層材料包括:鎳鐵(NiFe)、鎳鐵鈷 (NiFeCo)、始鐵(CoFe)、NiFe與姑之其他磁性軟合金與姑 5 ,摻雜非晶體鐵磁合金,以及PERMALLOYtm合金。例如 ,資料層12可以由例如NiFeCo或CoFe之材料製成,且參 考層Η可以由例如NiFe之材料製成。 請再參考第1圖,第一電導體18是與資料層12接觸。 此第一導體可以由例如銅、鋁或金屬合金之材料所構成。 · 10 此參考層磁化向量(M2)之方向是由結構20設定,其包 括第2導電體22其部份以例如是NiFe之鐵磁性材料覆蓋。 第二導體22是由電性傳導磁性非傳導材料(例如,銅、銘 或金屬合金)製成,可以在垂直於第一導體18方向之方向 中延伸。 15 鐵磁覆蓋層24完全覆蓋第二導體22之三面。此覆蓋層 厚度之描述被放大:其厚度可以是大約丨奈米至5〇奈米(具 有典型的值5奈米)。第二導體22之未覆蓋之面與參考層“ · 直接接觸。 覆蓋層24之-部份是與參考層14直接接觸,因此將參 考層14置於與覆蓋層24磁性相通。其結果是參考層14與覆 蓋層22形成封閉之通量通路(由虛線所示)。 士現在參考第5a與513圖。當電流⑹供應至第二導體U 在第一 V體22之周圍產生磁場。如果電流流入第二冑 體22(由X表示),則其磁場造成參考層磁化向量_指向 10 200301479 玖、發明說明 右(第56圖)。如果電流在相反方向流動(由”?,,所表示),則 其磁場造·成參考層磁化向量(M2)指向在(第5c圖)。 在將電流(IR)移除後,參考層磁化向量(M2)保持其方 向。此方向之保持是因為由參考層14與覆蓋層24所形成之 5 封閉過量通路。 考慮磁性隧道接合10具有額定電阻(R)1M歐姆,以及 隧道磁阻30%。如果資料層磁化向量(M1)指向左,且磁場 造成參考層磁化向量(M2)指向右(第❿圖)。此磁場隧道接 合10之磁化方向是反平行,且此磁性隧道結合丨〇之電阻將 1〇為h3M歐姆。如果資料層磁化向量(Ml)指向左, 且磁場造成參考層磁化向量(M2)指向左(第6c圖),則此磁 性隧道接合10之磁化方向將是平行,且磁性通道接合1〇之 電阻將是R=1.0M歐姆。 可以藉由設定資料層磁化向量(M1)之方向而將資料寫 15至磁性隧道接合10。在寫入操作期間,將寫入之電流供應 至第一與第二導體18與22。此供應至第一導體18之電流在 第一導體18之周圍產生磁場,且供應至第二導體22之電流 在第二導體22之周圍產生磁場。當此兩個磁場結合時超過 資料層丨2之矯頑磁性(Coercivity)(Hc丨),並且因此造成資 2〇料層12之磁化向量(Ml)設定在所期望之方向(此方向取決 於供應至第一與第二導體18與22之電流之方向)。此資料 層磁化向量(Ml)被設定為對應於邏輯,丨,的方向或對應於 邏輯’〇’的方向。因為參考層14之矯頂磁性(Hq)是小於資 料層12之矯頑磁性,因此所結合的磁場造成此參考層μ之 200301479 玖、發明說明 磁化(M2)採取與資料層12的磁化(M1)相同的方向。 藉由感測磁性隧道接合丨〇之電阻狀態(是R或r+?r)而 、 由磁性(¾¾接合10讀取資料第3圖說明讀取磁性隧道接合 10之第一方法。將讀取電流供應至第二導體22,將參考層 5之磁化設定在已知方向(方塊312)。此所產生之磁場並不影 響貧料層12之磁化。因為參考層14的矯頑磁性(HC2)低,此 讀取電流之大小可以為低。 將讀取電流移除(方塊314),但參考層14保持其磁化方 向。將電壓施加於第一與第二導體i 8與22,並且因此施加 ® 1〇於磁性隧道接合丨0(方塊316)。此電壓造成感測電流流經磁 性隧道接合10。 磁〖生隧道接合1 〇之電阻是藉由感測流經磁性隧道接合 1〇之電流而測量(方塊318)。此所感測之電流是與磁性隧道 接石10之电阻成反比。因此15=^/]^或^=^(1^+?]^),其中^ 15為所施加的電壓,Is為所感測之電流,R為褒置1〇之額定 電阻,且?R為從平行磁化方向變成反平行磁化方向所造成 電阻之改變。 · 由方;苓考層磁化向量(M2)的方向與磁性隧道接合1〇之 磁化方向為已知,因此可以確定資料層的磁化方向(方塊 20)此貝料層的磁化方向顯示在磁性隧道接合1 〇中儲存 的是邏輯’ Γ或邏輯,〇,。 第4圖說明讀取磁性隨道接合之第二種方法。將第一 - 電流脈衝施加於第二導體22(方塊412)。此第—電流脈衝將 . 茶考層磁化設定於第一方向。將電壓施加於磁性隨道接合 12 200301479 玖、發明說明 1 〇(方塊414) ’並且藉由感測流經磁性隨道接合之電流而測 量磁性隧道接合10之電阻狀態(416)。將第二電流脈衝施加 於第二導體(方塊418)。此第二電流脈衝之極性與第一電流 脈衝之極性相反。因此,第二電流脈衝將參考層磁化設定 5 於第二(相反)方向。將電壓施加於磁性隨道接合1 〇(方塊 420),並且第二次測量磁性隧道接合1 〇之電阻狀態(方塊 422)。此兩個測量(方塊416與422)產生一系列電阻狀態·· <Rp,Rap>或<Rap ’ Rp> ’其中Rap為當磁性隨道接合1 〇之磁 化方向為反平行時之電阻狀態,且Rp為當磁性隧道接合1〇 10 之磁化方向為平行時之電阻狀態。 確定電阻狀態轉變之方向(即從Rp至Rap或由尺叩至1)( 方塊424)。此方向之轉變顯示資料層12之磁化方向,因此 儲存於磁性記憶體裝置10中之邏輯值。 第5 a至5e圖進一步說明關於儲存邏輯,〇,之資料層12之 15 第二種方法。將第一與第二脈衝252與254施加於第2導體( 第5a圖)。第一脈衝252與第二脈衝254暫時分離。第一脈 衝252具有正的極性(對應於邏輯,〇,),其將參考層磁化向 量(M2)朝向與資料層12相同的方向(第5b圖),因此磁性隨 道接合10的磁性隧道接合10之磁化方向是平行,且其電阻 20 狀態為Rp。第二脈衝254具有負的極性(對應於邏輯,丨,), 其將參考層磁化向量(M2)朝向相反的方向(第5c圖),因此 磁性隧道接合10之磁化方向為反平行且其電阻狀態為 。裝置10之電阻從Rp轉變成Rap(第5d圖)。此R#Rap之轉 變顯示邏輯’0’儲存於記憶體裝置1〇中。其對應之感測電流 13 200301479 玖、發明說明 脈衝顯示於第5e圖中。 第6a至6’說明關於資料㉟12(其館存邏輯,ρ)之第_ =方法。將相同之正與負的電流脈衝252與施加於第二 導體22(第6a圖)。此磁性隨道接合從反平行磁化方向(第的 5圖)轉變成平行磁化方向(第心圖),因此磁性記憶體裝置⑺ 之電阻從Rap轉變成Rp(第_)。因此R^Rp之轉變顯示
邏輯,1,儲存於磁性隨道接合10中。第_中顯示對應之I 測電流脈衝。
此第二種讀取方法是自行指涉。因此,此動態方法對 10 於跨接不同裝置之電阻變化不敏感。 此第.二種方法並不限於正極性(其對應於邏輯,〇,)與負 極性(其對應於邏輯,1,)。例如,正極性可以容易地對應於 邏輯’厂,此第-與第二脈衝可以各具有負與正的極性等。 第7a圖中顯示用於偵測電阻轉變之簡單感測放大器 15 59〇,在第几與乃圖中顯示時間圖(第7b圖對應於第5&至“
圖,並且第7c圖對應於第6a至6e圖)。此流經磁性隧道接合 10之感測電流(Is)是供應至放大器512。感測電流脈衝是在 時間T1與T2產生。放大器512之輸出提供電壓(Vs)其與感 測電流之大小成比例。將放大器之輸出供應至比較器5 i 4 20之第一輸入(INT)與延遲元件516(其延遲(TD),TD=T1-T2秒) 。將延遲元件5 16之輸出供應至比較器5 14之第二輸入(IN-) 。比較器5 14將在第一比較器輸入(IN+)之感測電壓(Vs)與 在第二比較輸入(IN-)之經延遲感測電壓相比較。在時間 Ts產生致能脈衝(EN),使得能夠在比較器輸入(in+與IN-) 14 200301479 玖、發明說明 比較電壓。比較器514之輸出(V0UT)顯示儲存於磁性隧道 接合10中之邏輯狀態。 於第8a圖中顯示用於偵測電阻轉變之另一簡單感測放 大器550,以及在第8b與8c圖中顯時間圖(第8b圖對應於第 5 5&至“圖,以及第8c圖對應於第以至6e圖)。此流經磁性隧 道接合10之感測電流(IS)供應至放大器552。感測電流脈衝 在時間T1與T2產生。放大器552產生電壓(Vs)其與感測電 流之大小成比例。放大器552之輸出是供應至第一與第二 樣本/保存556與558。此第一樣本/保存558在時間T1將放大 10器輸出取樣(第一電流脈衝),並且第二樣本/保存556在時 間T2將感測放大器輸出取樣(第二電流脈衝)。致能脈衝 (EN)在時間T3供應至比較器554使得能夠比較樣本/保存 556與558之内容。在比較器554之輸出(ν〇υτ)顯示儲存於 磁性隧道接合1〇中之邏輯狀態。 15 現在參考第9圖其說明MRAM裝置610包括磁性隨道接 合10之陣列612。此磁性隧道接合10配置成列與行,而以 列沿著X方向延伸且行沿著y方向延伸。只顯示相當小數目 之磁性隧道接合10,以簡化MRAM裝置610之說明。在實 際上,可以使用任何大小之陣列。 20 當子元線614沿著陣列612之一側上平面中X方向延伸 時結構運作。字元線614是與磁性隧道接合1〇之資料層接 觸。當位元線616沿著陣列612相鄰側上平面中^^方向延伸 時結構運作。位元線616部份以鐵磁材料覆蓋。可以將一 字元線614用於陣列612之各列,以及將一位元線616用於 15 200301479 玖、發明說明 陣列612之各行。各磁性記憶體隨道接合1〇是位於字元線 614與位元線616之交點。 各位凡線616是在三面上被完全覆蓋,各位元線未被 覆蓋之側是與參考層之行接觸。結果,各覆蓋位元線616 5將用於參考層行之磁通量通路封閉。 此MRAM裝置61〇亦包括第一與第二列解碼器⑽與 618b,第一與第二行解碼器62以與62肋,以及讀/寫電路 在。貝與寫的操作期間解碼器6丨8a、6丨此、與 620b選擇字元線614與位元線616。所選擇之磁性隨道結合 1〇 1〇是位於所選擇字元線614與位元線616之交點。 。〇 頊/寫電路622包括電流源624用於在寫入之操作期間 提供寫入電流給所選擇之字元線614與位元線616。此讀/ 寫電路622包括感測放大器626,接地連接628 ,以及在讀 取刼作期間用於施加電壓之電壓源63〇。 15 磁性隨道接合10是經由許多並聯通路連接在一起。在 又點所看到的電阻等於在該交點之磁性隨道接合之電阻 ,其與在其他列與行中磁性隧道接合10之電阻並聯。因此 兹f生1¾返接合i 0之陣列6 i 2之特徵為交點電阻器網路。 因為磁性隧道接合1〇是連接作為交點電阻器網路,寄 2〇生或潛入通路電流會干擾在所選擇磁性隧道接合1〇上之讀 取刼作。可以將例如為二極體或電晶體之阻隔裝置連接至 磁性卩逐這接合1〇。此等阻隔裝置可以阻隔寄生電流。 如果未使用阻隔裝置,則讀/寫電路622可使用上述任 何-種讀取方法。然而,讀取方法可以如下修正。 16 200301479 玖、發明說明 此寄生電流可以藉由使用本案受讓人之(申請人)之美 國專利案號NO 6,259,644中所揭示之,,等電位 ”(equip〇tential)方法處理。如果被設計使用等電位方法, 此讀/寫電路622可將提供給經選擇位元線616相同的電位 提供給未經選擇之位元線616,或者它可將提供給經選擇 位το線616相同的電位提供給未經選擇之字元線“斗。 10 15
現在參考第10圖,其說明製造MRAM裝置610之方法 。可以使用銅金屬鑲嵌法製程以製造覆蓋位元線616。此 製程以經平坦之介電層71G開始,其t在將連接金屬沈積 之前㈣溝渠(第H)圖)。以各向同性(isGtn>pie)製程沈積一 薄層鐵磁性材料24,以致於其側壁所塗佈的厚度與溝渠底 部的厚度大致相同(第丨丨圖)。此鐵磁材料是足夠的導磁以 作為磁性核心,且其在整個橫截面中為連續而沒有任何的 中斷或太多的空隙。然後藉由電鍍或其他適當裝置將溝渠 銅22填滿。然後將此結構平坦化。第12圖中顯示此經平坦 化之結構。
然後沈積磁性材料堆疊。此堆疊包括用於資料層14之 材料,用於絕緣隧道阻障16之材料,以及用於參考層12之 材料。此用於參考層14之材料與鐵磁覆蓋層形成封閉之通 20 量通路。 然後將此堆疊圖案化成位元(第13與14圖)。在此等位 元之間的空間填以介電材料而形成字元線。各位元線是形 成於一列資料層12上。 第15至17圖顯示根據本發明之磁性記憶體裝置其他的 17 200301479 玖、發明說明 實施例。第15圖顯示磁性記憶體裝置8〇8之第二實施例, 匕除了結構820之外與第一貫施例相同。除了覆蓋第二導 體22之二面之外’鐵磁覆蓋層824覆蓋第二導體22之上表 面之部份。在其上表面上覆蓋層824之相對部份界定磁性 5間隙826。此磁性間隙826可以介電材料填滿。此等部份與 第二導體22直接接觸。 結構820可以設有較磁性隧道接合1 〇為大的橫截面以 抵"ί員製造公差。在製造期間’參考層14應以界定磁性間隙 826之鐵磁覆蓋部份為中心。然而,在實際上會產生對準 10偏差。即使產生對準偏差,仍應將參考層14設置在鐵磁層 824上以封閉通量通路。 第16至17圖顯示磁性記憶體裝置9〇8之第三實施例, 其與第1實施例相同,所不同的是在參考層914與結構2〇之 間的介電層926 ’以及所增加之在參考層丨4之間延伸之非 15磁性區段914。介電層826是足夠地薄以將參考層914磁性 搞合連接至結構20之鐵磁覆蓋層24。然而,介電層826是 足夠的厚而將參考層914與鐵磁覆蓋層24以及第二導體22 電性絕緣。區段914為導電,以產生三導體之設計。 雖然’本發明是針對磁性隧道接合而說明,但它並不 20受限於此。本發明可以應用至具有類似操作特性之其他形 式之磁阻裝置。例如,本發明可以應用至巨型磁阻(GMR) 裂置。此巨型磁阻(GMR)裝置具有與TMR裝置相同的基本 結構,所不同的是資料層與參考層是由導電非磁性之金屬 層分隔而非由絕緣隧道阻障所分隔。典範之間隔層金屬包 18 200301479 玖、發明說明 括金、銀與鋼。此資料層與參考層之磁化向旦 影響GMR裝置之平面内電阻。 β 目對方卢 本發明並不限於GMR與TMR裝置。例如 應用至頂部與底部旋轉ι 本發明可以 5 雖然已經說明與描述本發明之數個特殊實施例 發明心受限於所描述與說明之特殊部件之配置 。而是,本發明應根據以下的申請專利範圍解釋。 【圓式簡單說明】
10 第!圖為根據本發明第一實施例之磁性記憶 說明。 ^ 第2圖為磁性記憶體裝置之用於資料與參考層之磁滯環。 第3圖為磁性記憶體裝置之第一讀取方法之說明。 第4圖為磁性記憶體裝置之第二讀取方法之說明。 第5a至5e以及6a至6e圖進一步說明第二種方法。 第7a圖為用於執行第二種方法之電路之說明。
第7b與7c圖為用於在第7a圖中所示電路之時間圖。 第8a圖為用於執行第二種方法之另一電路之說明。 第8b與8c圖為用於在第8a圖中所示電路之時間圖。 第9圖為根據本發明實施例之MRAM裝置之說明。 第W至14圖為MRAM裝置製造方法之說明。 第15圖為根據本發明第二實施例之磁性記憶體裝置之 說明。 第16至17圖為根據本發明第三實施例之磁性記憶體裝 置之說明。 19 200301479 玖、發明說明 【圖式之主要元件代表符號表】 8···磁性記憶體裝置 10…磁性記憶體單元 12…資料層 14…參考層 16…絕緣隧道阻障 18…第一導體 20…結構 22…第二導體 24…覆蓋層 312,314,316,318,320—方塊 412,414,416,418,,420,422,4 24…方塊 510···感測放大器 512···放大器 514···比較器 516…延遲元件 550···感測放大器 552···放大器 5 5 4…比較器 556···第一樣本/保存 558···第二樣本/保存 610···資料儲存裝置 618a,b…第一、第二列解碼器 620a,b…第一、第二行解碼器 622…電路 624···電流源 626…感測放大器 628···接地連接 630···電壓源 808···磁性記憶體裝置 820…結構 824···鐵磁覆蓋層 826···磁性間隙 914···參考層 926…介電層 EA1,2···谷易磁化轴1,2
Ml,2…磁化向量
Is…感測電流 IR…電流
Ll,2···磁滯環 HE1,HC2…矯頑磁性
20

Claims (1)

  1. 200301479 拾、申請專利範圍 L 一種資料儲存裝置(61〇),其特徵為包括·· 磁性記憶單元(10)之陣列(612),各記憶單元(W) 包括資料鐵磁層(12)與參考鐵磁層(14); 多個在第一方向中延伸之第一結構(614),各第一 、、、。構(614)與一組資料層(12)接觸;以及 多個在第二方向中延伸之結構(616),各結構 (616)與一組參考層(14)形成封閉之通量通路。 2. 如申凊專利範圍第!項之資料儲存裝置,其中鐵磁層 (12,14)具有磁性可在寫入操作期間於第一與第二方向 1〇 之間切換,在讀取操作期間只有參考層(14)可以在第 與第一方向之間切換。 3. 如申凊專利||圍第“員之資料儲存裝置,#中第一方 向與第二方向大致垂直。 (如申請專利範圍第!項之資料儲存裝置,更包括電路 15 (622)用於將所選擇記憶體單元⑽之參考層⑽之磁 化方向於第-方向,決定此所選擇記憶體單元(⑼之 電阻狀態,將所選擇記憶體單元(10)之參考層(14)之 磁化方向叹疋於第二方向,&定所選擇記憶體單元 (1〇)之電阻狀態,以及檢驗此所選擇記憶體單元⑽ 20 之電阻狀態中之改變。 5.如中請專利範圍第4項之資料儲存裝置,其中電路 (622)藉由確定電阻狀態之改變方向而檢驗此改變。 6·如中請專利範圍第4項之資料儲存裝置,其中電路 (622)藉由以下的方式決定所選擇記憶體單元⑽之電 21 200301479 拾、申請專利範圍 阻狀態;對通過所選擇記憶體單元(10)之結構(616)施 加电壓,以及對未通過此所選擇記憶體單元(10)之結 構(616)與結構⑹4)之子集合施加相同的電壓。 7.如申請專利範圍第1項之資料儲存裝置,其中各結構 ()匕括以鐵磁材料(24)覆蓋之導體(22),此鐵磁材 料(24)之-部份與—組參考層(14)磁性相通。 8· 士申。月專利圍第7項之資料儲存裝置,其中各導體 (2 2)阵'了 —本 Tr- ’、 、面之外均被覆蓋,其中各導體(22)未覆 盖之表面與一組參考層(14)直接接觸。 10 9_ ^ ^明專利犯15第7項之資料儲存裝置,其中鐵磁材 料(24)之部份界定在各導體(22)上之磁性間隙(826) ’此等部份與-組參考層(U)直接接觸。 10· 士申明專利範圍第7項之資料儲存裝置,其中介電層 (926)將至少—結構(20,616)與其相對應組之參考層 15
    (4)¾〖生、、、巴緣,且其中導電不傳導磁性之區段(9M)在 參考層(14)之間延伸。
    22
TW091133299A 2001-12-20 2002-11-13 Magentic memory device having soft reference layer TW200301479A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/029,694 US6750491B2 (en) 2001-12-20 2001-12-20 Magnetic memory device having soft reference layer

Publications (1)

Publication Number Publication Date
TW200301479A true TW200301479A (en) 2003-07-01

Family

ID=21850373

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091133299A TW200301479A (en) 2001-12-20 2002-11-13 Magentic memory device having soft reference layer

Country Status (6)

Country Link
US (2) US6750491B2 (zh)
EP (1) EP1321943A3 (zh)
JP (1) JP2003234454A (zh)
KR (1) KR100944952B1 (zh)
CN (1) CN100447892C (zh)
TW (1) TW200301479A (zh)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003091987A (ja) * 2001-09-18 2003-03-28 Sony Corp 磁気メモリ装置及びその記録制御方法
US6885576B2 (en) * 2002-08-13 2005-04-26 Micron Technology, Inc. Closed flux magnetic memory
JP3788964B2 (ja) * 2002-09-10 2006-06-21 株式会社東芝 磁気ランダムアクセスメモリ
JP3684225B2 (ja) * 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US8755222B2 (en) * 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) * 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6900491B2 (en) * 2003-10-06 2005-05-31 Hewlett-Packard Development Company, L.P. Magnetic memory
US7027320B2 (en) * 2003-10-21 2006-04-11 Hewlett-Packard Development Company, L.P. Soft-reference magnetic memory digitized device and method of operation
US7203129B2 (en) * 2004-02-16 2007-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Segmented MRAM memory array
EP1705665B1 (en) * 2005-03-24 2008-04-02 Hitachi Ltd. Conduction control device
KR100684893B1 (ko) * 2005-03-28 2007-02-20 삼성전자주식회사 자기 메모리 장치 및 그 제조방법
US7443639B2 (en) * 2005-04-04 2008-10-28 International Business Machines Corporation Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
US7366011B2 (en) * 2005-07-12 2008-04-29 The Regents Of The University Of California Power consumption minimization in magnetic random access memory by using the effect of hole-mediated ferromagnetism
US7457153B1 (en) 2005-11-23 2008-11-25 Samsung Electronics Co., Ltd. Integrated circuit memory devices having magnetic memory cells therein that utilize dual-ferromagnetic data layers
US7391641B2 (en) * 2005-11-23 2008-06-24 Samsung Electronics Co., Ltd. Multi-layered magnetic memory structures
US7773349B2 (en) * 2006-02-10 2010-08-10 Hitachi Global Storage Technologies Netherlands B.V. Tunnel MR head with long stripe height sensor stabilized through the shield
US7630177B2 (en) * 2006-02-14 2009-12-08 Hitachi Global Storage Technologies Netherlands B.V. Tunnel MR head with closed-edge laminated free layer
TWI449040B (zh) 2006-10-06 2014-08-11 Crocus Technology Sa 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法
US20080174936A1 (en) * 2007-01-19 2008-07-24 Western Lights Semiconductor Corp. Apparatus and Method to Store Electrical Energy
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
EP2109111B1 (en) 2008-04-07 2011-12-21 Crocus Technology S.A. System and method for writing data to magnetoresistive random access memory cells
US7760542B2 (en) 2008-04-21 2010-07-20 Seagate Technology Llc Spin-torque memory with unidirectional write scheme
EP2124228B1 (en) 2008-05-20 2014-03-05 Crocus Technology Magnetic random access memory with an elliptical junction
US8031519B2 (en) 2008-06-18 2011-10-04 Crocus Technology S.A. Shared line magnetic random access memory cells
US8233319B2 (en) 2008-07-18 2012-07-31 Seagate Technology Llc Unipolar spin-transfer switching memory unit
US7933137B2 (en) 2008-10-08 2011-04-26 Seagate Teachnology Llc Magnetic random access memory (MRAM) utilizing magnetic flip-flop structures
US7933146B2 (en) 2008-10-08 2011-04-26 Seagate Technology Llc Electronic devices utilizing spin torque transfer to flip magnetic orientation
US7940592B2 (en) * 2008-12-02 2011-05-10 Seagate Technology Llc Spin-torque bit cell with unpinned reference layer and unidirectional write current
US20120080725A1 (en) * 2010-09-30 2012-04-05 Seagate Technology Llc Vertical transistor memory array
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
KR20140137024A (ko) * 2013-05-16 2014-12-02 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 데이터 처리 방법
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
JP2015213125A (ja) * 2014-05-02 2015-11-26 日本放送協会 スピン注入磁化反転素子
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US9813049B2 (en) 2015-08-12 2017-11-07 Qualcomm Incorporated Comparator including a magnetic tunnel junction (MTJ) device and a transistor
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US10157656B2 (en) * 2015-08-25 2018-12-18 Western Digital Technologies, Inc. Implementing enhanced magnetic memory cell
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
JP2020043134A (ja) * 2018-09-06 2020-03-19 キオクシア株式会社 磁気記憶装置
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3891511B2 (ja) * 1997-06-12 2007-03-14 キヤノン株式会社 磁性薄膜メモリ及びその記録再生方法
US6028786A (en) * 1997-04-28 2000-02-22 Canon Kabushiki Kaisha Magnetic memory element having coupled magnetic layers forming closed magnetic circuit
US6259644B1 (en) * 1997-11-20 2001-07-10 Hewlett-Packard Co Equipotential sense methods for resistive cross point memory cell arrays
US6130835A (en) * 1997-12-02 2000-10-10 International Business Machines Corporation Voltage biasing for magnetic RAM with magnetic tunnel memory cells
DE19836567C2 (de) * 1998-08-12 2000-12-07 Siemens Ag Speicherzellenanordnung mit Speicherelementen mit magnetoresistivem Effekt und Verfahren zu deren Herstellung
EP1107329B1 (en) * 1999-12-10 2011-07-06 Sharp Kabushiki Kaisha Magnetic tunnel junction device, magnetic memory adopting the same, magnetic memory cell and access method of the same
DE10106860A1 (de) * 2000-02-17 2001-08-30 Sharp Kk MTJ-Element und Magnetspeicher unter Verwendung eines solchen
DE60113136T2 (de) * 2000-10-17 2006-03-30 International Business Machines Corp. Magnetelement, -speicheranordnung und -schreibkopf
US6404674B1 (en) * 2001-04-02 2002-06-11 Hewlett Packard Company Intellectual Property Administrator Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US6538920B2 (en) * 2001-04-02 2003-03-25 Manish Sharma Cladded read conductor for a pinned-on-the-fly soft reference layer

Also Published As

Publication number Publication date
EP1321943A2 (en) 2003-06-25
US20040089889A1 (en) 2004-05-13
JP2003234454A (ja) 2003-08-22
KR100944952B1 (ko) 2010-03-03
US6750491B2 (en) 2004-06-15
EP1321943A3 (en) 2004-06-16
US6891212B2 (en) 2005-05-10
CN1427416A (zh) 2003-07-02
US20030117840A1 (en) 2003-06-26
KR20030053021A (ko) 2003-06-27
CN100447892C (zh) 2008-12-31

Similar Documents

Publication Publication Date Title
TW200301479A (en) Magentic memory device having soft reference layer
JP4658102B2 (ja) 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法
JP3942930B2 (ja) トンネル接合メモリセル
US7092283B2 (en) Magnetic random access memory devices including heat generating layers and related methods
US8514615B2 (en) Structures and methods for a field-reset spin-torque MRAM
US6891746B2 (en) Magneto-resistive device having soft reference layer
US20060007730A1 (en) Magnetic cell and magnetic memory
US6504221B1 (en) Magneto-resistive device including soft reference layer having embedded conductors
US7366009B2 (en) Separate write and read access architecture for a magnetic tunnel junction
TW200405333A (en) Multi-bit magnetic memory device
WO2002099906A1 (fr) Element magnetoresistant, element de memorisation par magnetoresistance et memoire magnetique
JP4834403B2 (ja) 磁気書き込み線を利用したmramメモリ
JP4798895B2 (ja) 強磁性体メモリとその熱補助駆動方法
TW200419171A (en) A magnetic sensor
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
JP2003077268A (ja) 強磁性体メモリとそのフラッシング駆動方法