KR100763910B1 - 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자 - Google Patents

마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자 Download PDF

Info

Publication number
KR100763910B1
KR100763910B1 KR1020060017876A KR20060017876A KR100763910B1 KR 100763910 B1 KR100763910 B1 KR 100763910B1 KR 1020060017876 A KR1020060017876 A KR 1020060017876A KR 20060017876 A KR20060017876 A KR 20060017876A KR 100763910 B1 KR100763910 B1 KR 100763910B1
Authority
KR
South Korea
Prior art keywords
magnetic domain
magnetic
domain wall
free layer
layer
Prior art date
Application number
KR1020060017876A
Other languages
English (en)
Other versions
KR20070087453A (ko
Inventor
임지경
김은식
김용수
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060017876A priority Critical patent/KR100763910B1/ko
Priority to EP06118905A priority patent/EP1826771B1/en
Priority to DE602006006786T priority patent/DE602006006786D1/de
Priority to US11/505,969 priority patent/US7902579B2/en
Priority to CNB2006101216579A priority patent/CN100573707C/zh
Priority to JP2007038210A priority patent/JP5329766B2/ja
Publication of KR20070087453A publication Critical patent/KR20070087453A/ko
Application granted granted Critical
Publication of KR100763910B1 publication Critical patent/KR100763910B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 마그네틱 도메인 드래깅을 이용한 자성 메모리 소자에 관한 것이다. 개시된 마그네틱 도메인 드래깅을 이용한 자성 메모리 소자는, 하나의 마그네틱 도메인 월이 형성된 연속된 복수의 섹터를 구비하는 자유층과, 적어도 상기 섹터에 대응되게 형성되며 하나의 고정된 자화 방향을 가지는 고정층과, 상기 자유층 및 고정층 사이에 형성된 비자성층을 포함하며, 상기 섹터의 각 경계면에 상기 마그네틱 도메인 월을 정지시키는 마그네틱 도메인 월 스토퍼가 형성된 메모리 영역; 상기 자유층의 일단에 전기적으로 연결되어 마그네틱 도메인 드래깅을 위한 드래깅 신호를 입력하는 입력부; 및 상기 메모리 영역을 통과하는 전류를 측정하는 센싱부;를 구비하는 것을 특징으로 한다.

Description

마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자{Magnetic memory device using magnetic domain dragging}
도 1은 본 발명에 따른 자성 메모리 소자의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 도 1의 메모리 영역(30)의 사시도이다.
도 3은 마그네틱 도메인 월(DW)의 위치에 따른 메모리 영역(30)에서의 저항의 변화를 설명하는 도면이다.
도 4a 내지 도 4c는 본 발명에 따른 자성 메모리 소자의 작동방법을 설명하는 도면이다.
도 5는 본 발명의 제2 실시예에 따른 도 1의 메모리 영역의 사시도이다.
도 6은 마그네틱 도메인 월(DW)의 위치에 따른 메모리 영역에서의 저항의 변화를 설명하는 도면이다.
본 발명은 자성 메모리 소자에 관한 것으로, 보다 상세하게는, 마그네틱 도메인 드래깅(magnetic domain dragging)을 이용하여 멀티 비트의 데이터를 기록하거나 읽어낼 수 있도록 된 자성 메모리 소자에 관한 것이다.
자기램(Magnetic Random Access Memory:MRAM)은 불휘발성 메모리 소자의 하나이다.
자기램은 예를 들어, 스위칭 소자인 트랜지스터와 데이터가 저장되는 자기터널접합(MTJ: Magnetic Tunnel Junction) 셀(cell)로 구성된다. 통상, MTJ 셀은 자화 방향이 고정되어 있는 고정 강자성층(pinned ferromagnetic layer), 상기 고정 강자성층에 대해 자화 방향이 평행(parallel) 또는 역평행(anti-parallel)하게 바뀔 수 있는 자유 강자성층(free ferromagnetic layer) 및 상기 고정 강자성층과 자유 강자성층 사이에 배치된 비자성층으로 이루어진다.
그런데, 일반적으로, 자기터널접합(MTJ) 셀당 한 비트(bit)의 데이터만을 저장하므로, 자기램의 데이터 저장 용량을 증대하는데는 한계가 있다. 따라서, 자기램 등의 자성소자의 정보저장용량을 보다 증대하기 위해서는, 새로운 저장방식이 요구된다.
본 발명의 목적은 상기한 바와 같은 점을 감안하여 안출된 것으로, 마그네틱 도메인 드래깅(magnetic domain dragging)을 이용하여 자유층에 형성된 마그네틱 도메인 월(magnetic domain wall)의 위치로 복수 스테이트의 데이터를 저장하는 자성메모리 소자를 제공하는 것이다.
상기 목적을 달성하기 위한 본 발명에 따른 마그네틱 도메인 드래깅을 이용한 자성 메모리 소자는,
하나의 마그네틱 도메인 월이 형성된 연속된 복수의 섹터를 구비하는 자유층과, 적어도 상기 섹터에 대응되게 형성되며 하나의 고정된 자화 방향을 가지는 고정층과, 상기 자유층 및 고정층 사이에 형성된 비자성층을 포함하며, 상기 섹터의 각 경계면에 상기 마그네틱 도메인 월을 정지시키는 마그네틱 도메인 월 스토퍼가 형성된 메모리 영역;
상기 자유층의 일단에 전기적으로 연결되어 마그네틱 도메인 드래깅을 위한 드래깅 신호를 입력하는 입력부; 및
상기 메모리 영역을 통과하는 전류를 측정하는 센싱부;를 구비하는 것을 특징으로 한다.
본 발명의 일 국면에 따르면, 상기 마그네틱 도메인 월 스토퍼는 상기 섹터 사이의 경계면에 형성된 피닝 홈이다.
상기 각 피닝 홈은 상기 경계면에 마주보는 한 쌍의 홈일 수 있다.
본 발명의 다른 국면에 따르면, 상기 섹터는 사다리꼴 형상이며,
상기 마그네틱 도메인 월 스토퍼는 하나의 섹터의 짧은 변과 상기 짧은 변과 이어진 긴 변을 가진 다른 마그네틱 도메인 사이의 경계선이다.
본 발명에 따르면, 상기 자유층의 양단은 샤프한 형상이다.
본 발명에 따르면, 상기 섹터의 길이는 상기 마그네틱 도메인 월의 길이 보다 크다.
본 발명의 자성 메모리 소자는, 상기 자유층의 일단에 연결된 비트라인; 및
상기 자유층의 타단과 연결된 트랜지스터;를 더 구비할 수 있다.
이하, 첨부된 도면들을 참조하면서 본 발명에 따른 자성 메모리 소자의 실시예를 상세히 설명한다.
도 1은 본 발명에 따른 자성 메모리 소자의 단면도이다.
도 1을 참조하면, 기판(10) 상에 불순물이 도핑된 소스(S) 및 드레인(D)이 형성되어 있으며, 소스(S) 및 드레인(D) 사이의 기판(10) 상에 게이트 산화막(21) 및 게이트 전극(20)이 적층되어 있다. 상기 게이트 전극(20) 상에는 데이터가 저장되는 메모리 영역(30)이 형성되어 있다. 상기 메모리 영역(30)의 상부의 일단은 비트라인(51)과 전기적으로 연결되고, 상기 메모리 영역(30)의 상부의 타단은 도선(52)을 통해서 드레인(D)과 전기적으로 연결된다.
상기 메모리 영역(30)은 거대자기저항(Giant Magnetoresistance: GMR) 일 수 있다. 상기 메모리 영역(30)은 자화의 방향이 고정된 고정층(31)과, 상기 고정층(31) 상의 비자성층 금속(32)과 상기 비자성층 금속(32) 상의 자화방향이 스위칭되는 자유층(33)을 구비한다. 상기 비자성층 금속(32)는 Cu 일 수 있다. 상기 자유층(33)은 복수의 섹터(sector)를 구비한다. 상기 자유층(33)에는 하나의 마그네틱 도메인 월(DW)(도 2 참조)이 형성되어 있다. 상기 고정층(31)에 대한 상기 마그네틱 도메인 월(DW)의 위치에 따라서 상기 메모리 영역(30)에 걸리는 저항이 변화하며, 이 저항의 변화로 정보 데이터를 기록한다. 참조번호 60은 절연층이다.
도 2는 본 발명의 제1 실시예에 따른 도 1의 메모리 영역(30)의 사시도이다.
도 2를 참조하면, 자유층(33)에는 5개의 섹터(S0~S4)이 형성되어 있으며, 상기 섹터의 경계에는 각각 피닝(P1~P4)이 형성되어 있다. S0는 비트라인(51)과 연결되며, S4는 드레인(D)과 전기적으로 연결된다. 상기 자유층(33)에는 두 개의 마주보는 마그네틱 도메인이 형성되어 있고, 마그네틱 도메인들 사이에 하나의 마그네틱 도메인 월(DW))이 형성된다. 상기 마그네틱 도메인 월(DW)은 마그네틱 도메인 월 스토퍼에 가변적으로 위치한다.
제1 실시예의 마그네틱 도메인 월 스토퍼는 피닝홈(P1~P4)이다.
P1, P2, P3, P4에 각각 마그네틱 도메인 월(DW)이 위치하면 각각 하나의 정보(스테이트)를 가리킨다. 상기 고정층(31)에는 하나의 자화방향을 갖는 마그네틱 도메인이 형성된다.
상기 자유층(33)의 일단에 소정의 임계전류 이하로 전류가 인가되면 마그네틱 도메인 월(DW)이 상기 피닝홈에서 이동하지 못하고 상기 피닝홈의 위치에 고정되며, 상기 자유층(33)에 인가되는 펄스전류가 상기 임계전류 이상으로 되면 상기 마그네틱 도메인 월(DW)이 정지해 있던 피닝홈에서 움직여 다음 피닝홈에서 정지한다. 이때 마그네틱 도메인 월(DW)이 움직이는 방향은 펄스 전류의 방향에 따라 정해진다. 상기 임계전류는 피닝홈의 형상에 따라서 정해질 수 있다.
상기 섹터(S0, S4)의 단은 샤프하게 형성되어 있다. 이는 상기 섹터(S0, S4)에 다른 마그네틱 도메인 월(DW)이 형성되는 것을 방지하기 위한 것이다.
상기 마그네틱 도메인 월(DW)의 길이는 자성체의 물질에 따라 변하며 대략 30~80 nm 이다. 상기 섹터의 길이(L)는 상기 마그네틱 도메인 월의 길이 보다 커야 한다.
상기 피닝 홈은 각각 하나의 쌍으로 존재하였지만 반드시 이에 한정되는 것은 아니다. 예컨대 각 위치에 하나의 피닝 홈이 존재할 수도 있다.
도 3은 마그네틱 도메인 월(DW)의 위치에 따른 메모리 영역(30)에서의 저항의 변화를 설명하는 도면이다.
도 3을 참조하면, 스테이트 0~3 각각은 자유층(33)의 마그네틱 도메인 월(DW)이 P1~P4에 위치한다. 이때 섹터(S1~S3)에 해당하는 고정층(31)의 자화방향이 화살표 B 방향인 경우, 스테이트 0에서 메모리 영역(30)의 자유층(33)의 스핀 방향은 고정층(31)과 평행이 되며, 메모리 영역(30)의 저항이 제일 낮게 된다.
스테이트 1인 경우, 마그네틱 도메인 월(DW)이 P2에 위치하며, 자유층(33)의 자화방향은 섹터(S1~S3)에서 고정층(31)의 스핀 방향과 역평행인 섹터(S1)과 순평행인 섹터(S2, S3)으로 구분된다.
메모리 영역(30)이 스테이트 1으로부터 스테이트 2 및 스테이트 3로 변하면서 마그네틱 도메인 월(DW)이 우측으로 이동하며, 이에 따라 자유층(33)의 스핀 방향과 역팽행인 스핀이 길어지며 따라서 메모리 영역(30)에 걸리는 저항이 증가한다.
상기 마그네틱 도메인 월(DW)의 위치에 따라서 메모리 영역(30)에 걸리는 저항이 변하므로 상기 메모리 영역(30)을 통과하는 전류의 크기를 측정함으로써 STATE 0~3을 구분한다. 따라서, 상기 메모리 영역(30)에 상기 스테이트 0~3을 쓰고, 상기 스테이트 0~3을 읽음으로써 정보기억장치의 역할을 수행할 수 있게 된다.
도면을 참조하여 본 발명에 따른 자성 메모리 소자의 작동방법을 설명하는 도면이다.
먼저, 도 4a을 참조하면, 초기의 메모리 영역(30)에는 마그네틱 도메인 월(DW)이 피닝(P1)에 위치하도록 한다. 이때의 S1~S3 섹터의 마그네틱 스핀 방향이 고정층(31)의 마그네틱 스핀 방향과 평행하므로 메모리 영역(30)의 저항이 가장 낮다.
이어서, 자유층(33)의 입력단(input end)에 상기 피닝(P1)을 극복하는 임계전류(마그네틱 드레인 드래깅 펄스 전류) 보다 큰 포지티브 펄스 전류를 인가하면, 마그네틱 드레인 월(DW)은 도 4b에 도시된 것처럼 우측방향으로 이동된다. 상기 펄스 전류의 기간(duration)은 대략 0.2~ 0.4 ns 이다. 이 기간(duration)은 섹터의 길이에 따라 달라질 수 있다. 상기 임계 전류는 상기 피닝 홈의 형상에 따라 달라질 수 있다.
계속해서 상기 자유층(33)의 입력단에 임계 전류 보다 큰 포지티브 펄스 전류를 인가하면 마그네틱 도메인 월(DW)은 피닝(P2)에서 정지된다. 한편, 상기 입력단에 상기 임계전류 보다 큰 네거티브 펄스 전류를 인가하면 마그네틱 도메인 월(DW)은 좌측방향으로 이동한다. 따라서 입력단에 인가되는 펄스 전류로 마그네틱 도메인 월(DW)을 이동시킬 수 있으며, 이 과정이 정보 기록 과정이다.
이러한 정보 기록과정은 도 1을 참조하면, 상기 입력단에 연결되는 비트라인(51)에 상기 임계전류 보다 큰 전류를 인가하고, 트랜지스터의 게이트 전극(20)에 문턱전압 이상의 전압을 인가하여 하나의 메모리 영역(30)을 어드레싱할 수 있다. 상기 비트라인(51)은 마그네틱 도메인 드래깅을 위한 드래깅 신호를 입력하는 입력부가 된다.
이어서, 상기 메모리 영역(30)에 저장된 정보를 읽는 방법을 설명한다. 도 4c를 참조하면, 입력단에 소정의 전압을 인가하고 상기 메모리 영역(30)을 통과하는 전류를 측정한다. 측정된 전류는 메모리 영역(30)의 저항에 상당하므로 측정된 전류로 메모리 영역(30)의 정보를 읽을 수 있다.
이러한 정보 읽기는 도 1을 참조하면, 제1 비트라인(51)과 게이트 전극(20)에 각각 전압을 인가하여 하나의 메모리 영역(30)을 어드레싱한다. 그리고, 소스전극(S)에 연결된 센싱부(미도시)를 통해서 메모리 영역(30)을 통과하는 전류를 측정할 수 있다. 상기 센싱부는 전류계일 수 있다.
도 5는 본 발명의 제2 실시예에 따른 도 1의 메모리 영역(130)의 사시도이다.
도 5를 참조하면, 자유층(133)에는 섹터들(S0~S4)이 형성되어 있으며, 섹터 사이에는 마그네틱 도메인 월 스토퍼(DWS1~DWS4)가 형성되어 있다. 상기 섹터(S0~S3)는 사다리꼴 형상이며, 평행한 짧은 변과 긴 변을 가진다. 상기 도메인의 짧은 변(예컨대 S1의)과 연결되는 다른 도메인의 긴 변(예컨대 S2의)이 만나는 곳이 마그네틱 도메인 월 스토퍼(예컨대 DWS2)가 된다.
섹터(S0)는 비트라인(51)과 연결되며, 섹터(S4)는 드레인(D)과 전기적으로 연결된다. 상기 자유층(133)에는 서로 마주보는 두개의 마그네틱 도메인이 형성되며 따라서 하나의 마그네틱 도메인 월(DW))이 형성된다. 상기 마그네틱 도메인 월(DW)의 위치가 DWS1, DWS2, DWS3, DWS4에 각각 위치하면 각각 하나의 정보(스테이트)를 가리킨다. 상기 고정층(131)에서 상기 섹터에 대응되는 영역에는 하나의 자화방향을 갖는 마그네틱 도메인이 형성된다.
상기 자유층(133)의 입력단에 소정의 임계전류 이하로 전류가 인가되면 마그네틱 도메인 월(DW)이 상기 스토퍼를 통과하지 못하고 정지하며, 상기 자유층(133)의 입력단에 인가되는 펄스 전류가 상기 임계전류 이상으로 되면 상기 마그네틱 도메인 월(DW)이 상기 스토퍼를 통과하여 다음 스토퍼에서 정지된다. 섹터에서 넓은 변의 영역이 짧은 변의 영역 보다 에너지가 높은 상태이므로, 다른 섹터 영역에 들어 온 마그네틱 도메인 월은 자연적으로 에너지가 낮은 상태의 짧은 변의 위치인 스토퍼 위치로 이동하게 된다.
상기 마그네틱 도메인 월(DW)의 길이는 자성체의 물질에 따라 변하며 대략 30~80 nm 이다. 상기 섹터의 길이(L)는 상기 마그네틱 도메인 월(DW)의 길이 보다 커야 한다.
도 6은 마그네틱 도메인 월(DW)의 위치에 따른 메모리 영역(130)에서의 저항의 변화를 설명하는 도면이다.
도 6을 참조하면, 스테이트 0~3 각각은 자유층(133)의 마그네틱 도메인 월(DW)이 마그네틱 도메인 월 스토퍼(DWS1~DWS4)에 위치한다. 섹터(S0~S4)에 해당하는 고정층(131)의 자화방향이 화살표 B 방향인 경우, 스테이트 0에서, 메모리 영역(130)의 자유층(133)의 스핀 방향은 고정층(131)과 대부분 평행이 되며, 메모리 영역(130)의 저항이 제일 낮게 된다.
스테이트 1인 경우, 마그네틱 도메인 월(DW)이 S2에 위치하며, 자유층(133) 의 D1의 자화방향이 고정층(131)의 스핀 방향과 역평행으로 변한다. 따라서, 스테이트 1에서의 메모리 영역의 저항이 스테이트 0에서의 메모리 영역의 저항 보다 크게 된다.
메모리 영역(130)이 스테이트 1로부터 스테이트 2 및 스테이트 3로 변하면서 마그네틱 도메인 월(DW)이 우측으로 이동하며, 이에 따라 자유층(133)의 스핀 방향과 역팽행인 스핀이 길어지며 따라서 메모리 영역(130)에 걸리는 저항이 증가한다.
상기 마그네틱 도메인 월(DW)의 위치에 따라서 메모리 영역(130)에 걸리는 저항이 변하므로 상기 메모리 영역(130)을 통과하는 전류의 크기를 측정함으로써 STATE 0~3을 구분한다. 따라서, 상기 메모리 영역(130)에 상기 스테이트 0~3을 쓰고, 상기 스테이트 0~3을 읽음으로써 정보기억장치의 역할을 수행할 수 있게 된다.
제2 실시예에 따른 메모리 영역에 정보를 기록하고 읽는 방법은 상기 제1 실시예의 메모리 영역에 정보를 기록하고 읽는 방법과 실질적으로 동일하므로 상세한 설명은 생략한다.
상기한 바와 같은 본 발명에 따른 마그네틱 드래깅을 이용한 자성 메모리 소자는 하나의 메모리 영역에 형성된 마그네틱 드레인 월 스토퍼의 수의 정보를 저장할 수 있다.
그러므로, 본 발명에 따른 자성 메모리 소자는 데이터 저장 용량을 크게 증대할 수 있다. 따라서, 본 발명을 적용하면, 데이터 저장 용량이 보다 증대된 자기램(MRAM) 등의 자성소자를 실현할 수 있다.

Claims (10)

  1. 하나의 마그네틱 도메인 월이 형성된 연속된 복수의 섹터를 구비하는 자유층과, 적어도 상기 섹터에 대응되게 형성되며 하나의 고정된 자화 방향을 가지는 고정층과, 상기 자유층 및 고정층 사이에 형성된 비자성층을 포함하며, 상기 섹터의 각 경계면에 상기 마그네틱 도메인 월을 정지시키는 마그네틱 도메인 월 스토퍼가 형성된 메모리 영역;
    상기 자유층의 일단에 전기적으로 연결되어 마그네틱 도메인 드래깅을 위한 드래깅 신호를 입력하는 입력부; 및
    상기 메모리 영역을 통과하는 전류를 측정하는 센싱부;를 구비하는 것을 특징으로 하는 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자.
  2. 제 1 항에 있어서,
    상기 마그네틱 도메인 월 스토퍼는 상기 섹터 사이의 경계면에 형성된 피닝 홈인 것을 특징으로 하는 자성 메모리 소자.
  3. 제 2 항에 있어서,
    상기 각 피닝 홈은 상기 경계면에 마주보는 한 쌍의 홈인 것을 특징으로 하는 자성 메모리 소자.
  4. 제 1 항에 있어서,
    상기 섹터는 사다리꼴 형상이며,
    상기 마그네틱 도메인 월 스토퍼는 하나의 섹터의 짧은 변과 상기 짧은 변과 이어진 긴 변을 가진 다른 마그네틱 도메인 사이의 경계선인 것을 특징으로 하는 자성 메모리 소자.
  5. 제 1 항에 있어서,
    상기 자유층의 양단은 샤프한 형상인 것을 특징으로 하는 자성 메모리 소자.
  6. 제 1 항에 있어서,
    상기 섹터의 길이는 상기 마그네틱 도메인 월의 길이 보다 큰 것을 특징으로 하는 자성 메모리 소자.
  7. 제 1 항에 있어서,
    상기 자유층의 일단과 연결된 비트라인; 및
    상기 자유층의 타단과 연결된 트랜지스터;를 더 구비하는 것을 특징으로 하는 자성 메모리 소자.
  8. 제 7 항에 있어서,
    상기 입력부는 상기 비트라인이며,
    상기 센싱부는 상기 트랜지스터에 연결된 전류계인 것을 특징으로 하는 자성 메모리 소자.
  9. 제 1 항에 있어서,
    상기 비자성층은 금속으로 이루어진 것을 특징으로 하는 자성 메모리 소자.
  10. 제 1 항에 있어서,
    상기 비자성층은 Cu 로 이루어진 것을 특징으로 하는 자성 메모리 소자.
KR1020060017876A 2006-02-23 2006-02-23 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자 KR100763910B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060017876A KR100763910B1 (ko) 2006-02-23 2006-02-23 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자
EP06118905A EP1826771B1 (en) 2006-02-23 2006-08-14 Magnetic memory device using magnetic domain dragging
DE602006006786T DE602006006786D1 (de) 2006-02-23 2006-08-14 Magnetspeichervorrichtung unter Verwendung von Dragging einer magnetischen Domäne
US11/505,969 US7902579B2 (en) 2006-02-23 2006-08-18 Magnetic memory devices using magnetic domain dragging
CNB2006101216579A CN100573707C (zh) 2006-02-23 2006-08-28 利用磁畴牵引的磁存储器件
JP2007038210A JP5329766B2 (ja) 2006-02-23 2007-02-19 マグネチックドメインドラッギングを利用する磁性メモリ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060017876A KR100763910B1 (ko) 2006-02-23 2006-02-23 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자

Publications (2)

Publication Number Publication Date
KR20070087453A KR20070087453A (ko) 2007-08-28
KR100763910B1 true KR100763910B1 (ko) 2007-10-05

Family

ID=38055424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060017876A KR100763910B1 (ko) 2006-02-23 2006-02-23 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자

Country Status (6)

Country Link
US (1) US7902579B2 (ko)
EP (1) EP1826771B1 (ko)
JP (1) JP5329766B2 (ko)
KR (1) KR100763910B1 (ko)
CN (1) CN100573707C (ko)
DE (1) DE602006006786D1 (ko)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4945721B2 (ja) * 2004-10-27 2012-06-06 国立大学法人東北大学 磁気抵抗効果素子及び磁気メモリ装置
KR100923302B1 (ko) * 2006-02-27 2009-10-27 삼성전자주식회사 자기 메모리 소자
US7710770B2 (en) 2006-05-09 2010-05-04 Ingenia Holdings Uk Limited Data storage device and method
GB2447360B (en) * 2006-05-09 2008-10-22 Ingenia Holdings Data storage device and method
KR100837403B1 (ko) * 2006-09-15 2008-06-12 삼성전자주식회사 자구 벽 이동을 이용한 정보 저장 장치의 정보 기록 방법및 정보 읽기 방법
KR100813270B1 (ko) 2006-09-29 2008-03-13 삼성전자주식회사 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
JP5146836B2 (ja) * 2006-12-06 2013-02-20 日本電気株式会社 磁気ランダムアクセスメモリ及びその製造方法
GB0701570D0 (en) * 2007-01-27 2007-03-07 Univ Durham Magnetic structure with multiple-bit storage capabilities
JP5201538B2 (ja) * 2007-03-07 2013-06-05 日本電気株式会社 磁気ランダムアクセスメモリ
WO2008108109A1 (ja) * 2007-03-08 2008-09-12 Nec Corporation 磁気メモリセル及び磁気ランダムアクセスメモリ
KR100887643B1 (ko) * 2007-05-17 2009-03-11 인하대학교 산학협력단 인위적 반강자성 또는 인위적 준반강자성을 갖는 자벽이동메모리 장치 및 그 형성 방법
KR100900960B1 (ko) * 2007-08-09 2009-06-08 인하대학교 산학협력단 자속밀도인가 자벽이동 기억 장치, 그 동작 방법 및 그형성 방법
KR100907471B1 (ko) * 2007-12-06 2009-07-13 고려대학교 산학협력단 나노선 및 이를 이용한 전류 인가 자벽 이동을 이용한메모리 소자
EP2073213B1 (en) * 2007-12-20 2011-01-26 Samsung Electronics Co., Ltd. Data storage device using magnetic domain wall movement and method of operating the data storage device
KR101423188B1 (ko) * 2008-01-14 2014-07-29 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
JP5366014B2 (ja) * 2008-01-25 2013-12-11 日本電気株式会社 磁気ランダムアクセスメモリ及びその初期化方法
US7936596B2 (en) * 2008-02-01 2011-05-03 Qualcomm Incorporated Magnetic tunnel junction cell including multiple magnetic domains
WO2009101827A1 (ja) * 2008-02-13 2009-08-20 Nec Corporation 磁壁移動素子及び磁気ランダムアクセスメモリ
KR100937737B1 (ko) * 2008-03-11 2010-01-19 재단법인서울대학교산학협력재단 전류인가 자벽이동 기억 장치, 그 동작 방법 및 그 형성방법
KR101430170B1 (ko) 2008-06-16 2014-08-13 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치의 구동방법
KR101431761B1 (ko) * 2008-06-24 2014-08-21 삼성전자주식회사 정보저장장치 및 그의 동작방법
US7551469B1 (en) * 2009-01-05 2009-06-23 Internationa Business Machines Corporation Unidirectional racetrack memory device
US8406029B2 (en) 2009-02-17 2013-03-26 Samsung Electronics Co., Ltd. Identification of data positions in magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8050074B2 (en) * 2009-02-17 2011-11-01 Samsung Electronics Co., Ltd. Magnetic packet memory storage devices, memory systems including such devices, and methods of controlling such devices
US8279667B2 (en) * 2009-05-08 2012-10-02 Samsung Electronics Co., Ltd. Integrated circuit memory systems and program methods thereof including a magnetic track memory array using magnetic domain wall movement
US20110186946A1 (en) * 2010-02-04 2011-08-04 Qualcomm Incorporated Magnetic Tunnel Junction with Domain Wall Pinning
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US10096767B2 (en) * 2013-03-09 2018-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Elongated magnetoresistive tunnel junction structure
US9048410B2 (en) 2013-05-31 2015-06-02 Micron Technology, Inc. Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls
US9966529B1 (en) 2017-03-17 2018-05-08 Headway Technologies, Inc. MgO insertion into free layer for magnetic memory applications
US10056126B1 (en) * 2017-10-27 2018-08-21 Honeywell International Inc. Magnetic tunnel junction based memory device
US10665773B2 (en) 2018-01-26 2020-05-26 Taiwan Semiconductor Manufacturing Company, Ltd. Nitride capping layer for spin torque transfer (STT)-magnetoresistive random access memory (MRAM)
US10950782B2 (en) 2019-02-14 2021-03-16 Headway Technologies, Inc. Nitride diffusion barrier structure for spintronic applications
US11264560B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Minimal thickness, low switching voltage magnetic free layers using an oxidation control layer and magnetic moment tuning layer for spintronic applications
US11264566B2 (en) 2019-06-21 2022-03-01 Headway Technologies, Inc. Magnetic element with perpendicular magnetic anisotropy (PMA) and improved coercivity field (Hc)/switching current ratio
CN111725394B (zh) * 2019-09-06 2022-11-11 中国科学院上海微系统与信息技术研究所 一种磁性存储单元的加工方法、磁性随机存储器及设备
JP7624351B2 (ja) * 2021-06-09 2025-01-30 Tdk株式会社 磁壁移動素子及び磁気アレイ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030048842A (ko) * 2001-12-13 2003-06-25 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
KR20040036608A (ko) * 2002-10-23 2004-04-30 엔이씨 일렉트로닉스 코포레이션 Ｍｒａｍ 및 그 데이터 기입 방법
KR20040083935A (ko) * 2003-03-25 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555858B1 (en) * 2000-11-15 2003-04-29 Motorola, Inc. Self-aligned magnetic clad write line and its method of formation
JP4458703B2 (ja) * 2001-03-16 2010-04-28 株式会社東芝 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置
EP1310962A1 (en) * 2001-11-08 2003-05-14 Hitachi Ltd. Magnetic memory cell
JP4462790B2 (ja) * 2001-09-04 2010-05-12 ソニー株式会社 磁気メモリ
US6570783B1 (en) * 2001-11-15 2003-05-27 Micron Technology, Inc. Asymmetric MRAM cell and bit design for improving bit yield
US6898132B2 (en) * 2003-06-10 2005-05-24 International Business Machines Corporation System and method for writing to a magnetic shift register
US6834005B1 (en) * 2003-06-10 2004-12-21 International Business Machines Corporation Shiftable magnetic shift register and method of using the same
US7034374B2 (en) * 2003-08-22 2006-04-25 Micron Technology, Inc. MRAM layer having domain wall traps
US20050136600A1 (en) * 2003-12-22 2005-06-23 Yiming Huai Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements
JP4413603B2 (ja) * 2003-12-24 2010-02-10 株式会社東芝 磁気記憶装置及び磁気情報の書込み方法
JPWO2005069368A1 (ja) * 2004-01-15 2007-12-27 独立行政法人科学技術振興機構 電流注入磁壁移動素子
JP2005317739A (ja) * 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
JP2006005308A (ja) * 2004-06-21 2006-01-05 Victor Co Of Japan Ltd 不揮発性磁気メモリ
US7042036B2 (en) * 2004-08-05 2006-05-09 The University Of Chicago Magnetic memory using single domain switching by direct current
US7242604B2 (en) * 2005-01-13 2007-07-10 International Business Machines Corporation Switchable element
WO2007015474A1 (ja) * 2005-08-01 2007-02-08 Japan Science And Technology Agency 磁気メモリー
JP2007103663A (ja) * 2005-10-04 2007-04-19 Toshiba Corp 磁気素子、記録再生素子、論理演算素子および論理演算器
JP2007273495A (ja) * 2006-03-30 2007-10-18 Fujitsu Ltd 磁気メモリ装置及びその駆動方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030048842A (ko) * 2001-12-13 2003-06-25 삼성전자주식회사 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
KR20040036608A (ko) * 2002-10-23 2004-04-30 엔이씨 일렉트로닉스 코포레이션 Ｍｒａｍ 및 그 데이터 기입 방법
KR20040083935A (ko) * 2003-03-25 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법

Also Published As

Publication number Publication date
CN100573707C (zh) 2009-12-23
JP2007227923A (ja) 2007-09-06
US7902579B2 (en) 2011-03-08
US20070194359A1 (en) 2007-08-23
EP1826771B1 (en) 2009-05-13
CN101025999A (zh) 2007-08-29
EP1826771A1 (en) 2007-08-29
JP5329766B2 (ja) 2013-10-30
KR20070087453A (ko) 2007-08-28
DE602006006786D1 (de) 2009-06-25

Similar Documents

Publication Publication Date Title
KR100763910B1 (ko) 마그네틱 도메인 드래깅을 이용하는 자성 메모리 소자
KR102317699B1 (ko) 자기전기 랜덤 액세스 메모리 어레이 및 그 동작 방법
KR100450794B1 (ko) 마그네틱 랜덤 엑세스 메모리 및 그 작동 방법
KR100695171B1 (ko) 마그네틱 도메인 이동을 이용하는 자기 메모리 장치
US6920062B2 (en) System and method for reading data stored on a magnetic shift register
US7242604B2 (en) Switchable element
KR100457159B1 (ko) 마그네틱 램
KR100754394B1 (ko) 마그네틱 도메인 드래깅을 이용하는 자성소자 유닛 및 그작동 방법
KR100923302B1 (ko) 자기 메모리 소자
KR100604913B1 (ko) 멀티 비트 셀 어레이 구조를 가지는 마그네틱 램
JP6861996B2 (ja) 磁気抵抗効果素子及び磁気メモリ装置
KR101405863B1 (ko) 스핀-전달 토크 메모리 자가-참조 판독 방법
US8526215B2 (en) Spatial correlation of reference cells in resistive memory array
KR20020002291A (ko) 비휘발성 반도체 메모리 장치 및 정보 기록 방법
JP2006005308A (ja) 不揮発性磁気メモリ
WO2007111319A1 (ja) 磁気ランダムアクセスメモリ及びその動作方法
WO2017154382A1 (ja) 記憶装置、情報処理装置、および、記憶装置の制御方法
US7821822B2 (en) Read/write elements for a three-dimensional magnetic memory
TW202238595A (zh) 儲存裝置
KR101236116B1 (ko) 마그네틱 도메인의 이동을 이용하는 마그네틱 메모리 및 동작방법
KR101497541B1 (ko) 자기 메모리 소자 및 정보 기록 방법
JP2015095632A (ja) 磁気メモリ

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20060223

PA0201 Request for examination
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20070322

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20070807

PG1501 Laying open of application
GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20070928

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20071001

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20100629

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20110711

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20120814

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20120814

Start annual number: 6

End annual number: 6

FPAY Annual fee payment

Payment date: 20130902

Year of fee payment: 7

PR1001 Payment of annual fee

Payment date: 20130902

Start annual number: 7

End annual number: 7

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 8

PR1001 Payment of annual fee

Payment date: 20140901

Start annual number: 8

End annual number: 8

FPAY Annual fee payment

Payment date: 20150831

Year of fee payment: 9

PR1001 Payment of annual fee

Payment date: 20150831

Start annual number: 9

End annual number: 9

FPAY Annual fee payment

Payment date: 20180831

Year of fee payment: 12

PR1001 Payment of annual fee

Payment date: 20180831

Start annual number: 12

End annual number: 12

PR1001 Payment of annual fee

Payment date: 20200831

Start annual number: 14

End annual number: 14

PR1001 Payment of annual fee

Payment date: 20210825

Start annual number: 15

End annual number: 15

PR1001 Payment of annual fee

Payment date: 20220824

Start annual number: 16

End annual number: 16

PR1001 Payment of annual fee

Payment date: 20230823

Start annual number: 17

End annual number: 17

PR1001 Payment of annual fee

Payment date: 20240823

Start annual number: 18

End annual number: 18