JP5366014B2 - 磁気ランダムアクセスメモリ及びその初期化方法 - Google Patents
磁気ランダムアクセスメモリ及びその初期化方法 Download PDFInfo
- Publication number
- JP5366014B2 JP5366014B2 JP2009550435A JP2009550435A JP5366014B2 JP 5366014 B2 JP5366014 B2 JP 5366014B2 JP 2009550435 A JP2009550435 A JP 2009550435A JP 2009550435 A JP2009550435 A JP 2009550435A JP 5366014 B2 JP5366014 B2 JP 5366014B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetization
- region
- random access
- access memory
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
Description
図4Aは、本実施の形態に係るMRAMの磁気メモリセル1(磁気抵抗素子)の一例を示す平面図である。図4Bは、図4Aで示された磁気メモリセル1の断面図である。磁気メモリセル1は、強磁性体層である磁化記録層10とピン層30、非磁性体層であるトンネルバリヤ層40、及び磁化記録層10に電流を供給するための一組の電流供給端子51、52を備えている。
次に、本実施の形態に係る磁気メモリセル1の磁化状態の初期化方法について説明する。図5は、初期化過程における磁化記録層10の磁化状態を示す平面図である。ここで、ピン層30は磁化記録層10よりも保磁力が十分大きく、初期化過程で磁化方向が変化しないと仮定し、図示を省略している。
まず、−Z方向の外部磁界(第1外部磁界)が印加される。この外部磁界は十分強く、磁化記録層10の全体の磁化が−Z方向を向く。
次に、電流供給端子51、52の間に電流が流された状態で、+Z方向の外部磁界(第2外部磁界)が印加される。その外部磁界を序々に大きくしていくと、磁化反転領域13の少なくとも一部の磁化が反転し+Z方向を向く。これは、電流によりこの部分の反転核の生成が促進されることと、ジュール熱により飽和磁化、保磁力などが低下するためである。磁化反転領域13の一部の磁化方向が+Z方向となるため、磁化反転領域13中に一対の磁壁DW1、DW2が生成される。
続けて+Z方向の外部磁界(第3外部磁界)を更に大きくしていくと、磁化が反転して+Z方向を向く領域が拡がっていく。つまり、一対の磁壁DW1、DW2がそれぞれ外向きに移動していく。一方の磁壁DW1は、第1ピニングサイトPS1に到達した後さらに第1磁化固定領域11に侵入し、第2領域22を貫通して第3ピニングサイトPS3まで移動する。他方の磁壁DW2は、第2ピニングサイトPS2に到達した後さらに第2磁化固定領域12に侵入し、第2磁化固定領域12を貫通して磁化記録層10の端部に到達する。すなわち、磁壁DW2は、第2磁化固定領域12を通り抜けて消失する。このように、一対の磁壁DW1、DW2のうち一方は第3ピニングサイトPS3でトラップされ、他方は磁化記録層10から抜ける。そのため、第3ピニングサイトPS3が第1ピニングサイトPS1及び第2ピニングサイトPS2よりも強いことが望ましい。尚、Step3において、電流はON、OFFどちらでもよいが、ONにしたほうが前述のジュール熱の効果が利用できるので、印加磁界のマージンを拡げることができる。
次に、適当な大きさの−Z方向の外部磁界(第4外部磁界)が印加される。その結果、第3ピニングサイトPS3の磁壁DW1が磁化反転領域13の方へ駆動され、第1ピニングサイトPS1を超え、磁化反転領域13を通り抜けて第2ピニングサイトPS2で留まる。これは前述のように幅が変化する境界に対する磁壁の動き易さが非対称であるためである。尚、Step4における外部磁界の大きさは、Step3の外部磁界の大きさと比較して小さいことが望ましい。
(1)Hp1<H1
(2)Hp2<H1
(3)Hr1<H2<Hp2
Hr1:第1ピニングサイトPS1にある磁壁を磁化反転領域13の方向にデピンするためのデピン磁界。
Hp1:第1ピニングサイトPS1にある磁壁を第1磁化固定領域11の方向にデピンするためのデピン磁界。
Hr2:第2ピニングサイトPS2にある磁壁を磁化反転領域13の方向にデピンするためのデピン磁界。
Hp2:第2ピニングサイトPS2にある磁壁を第2磁化固定領域12の方向にデピンするためのデピン磁界。
H1:第3ピニングサイトPS3にある磁壁を第1領域21の方向にデピンするためのデピン磁界。
H2:第3ピニングサイトPS3にある磁壁を第2領域22の方向にデピンするためのデピン磁界。
図6は、磁気メモリセル1に対するデータの書き込み原理を示している。尚、本例ではピン層30として、第1ピン磁性層31、非磁性層33、及び第2ピン磁性層32が積層されたフェリ磁性層が用いられている。第1ピン磁性層31の磁化方向は−Z方向に固定されている。磁化反転領域13と第1ピン磁性層31の磁化方向が平行である状態が、データ“0”に対応付けられている。データ“0”状態において、磁化反転領域13の磁化方向は−Z方向であり、磁壁DWは第2ピニングサイトPS2に存在する。一方、磁化反転領域13と第1ピン磁性層31の磁化方向が反平行である状態が、データ“1”に対応付けられている。データ“1”状態において、磁化反転領域13の磁化方向は+Z方向であり、磁壁DWは第1ピニングサイトPS1に存在する。
本実施の形態に係る初期化方法が実現される構造は、既出の図4A及び図4Bで示されたものに限られない。図7、図8、図9、図10A及び図10Bは、本実施の形態に係る磁気メモリセル1の変形例を示している。前述の説明と重複する説明は適宜省略される。
図12は、本実施の形態に係るMRAMの構成の一例を示している。図12において、MRAM60は、複数の磁気メモリセル1がマトリックス状に配置されたメモリセルアレイ61を有している。このメモリセルアレイ61は、データの記録に用いられる磁気メモリセル1と共に、データ読み出しの際に参照されるリファレンスセル1rを含んでいる。リファレンスセル1rの構造は、磁気メモリセル1と同じである。
Claims (11)
- 磁壁移動型の磁気ランダムアクセスメモリであって、
垂直磁気異方性を有する強磁性層であり、磁壁が移動する磁化記録層と、
前記磁化記録層に電流を供給するための一組の端子と
を備え、
前記磁化記録層は、
前記一組の端子の一方に接続された第1磁化領域と、
前記一組の端子の他方に接続された第2磁化領域と、
前記第1磁化領域と前記第2磁化領域との間をつなぎ、反転可能な磁化を有する磁化反転領域と
を有し、
前記第1磁化領域と前記磁化反転領域との境界に、磁壁がトラップされる第1ピニングサイトが形成され、
前記第2磁化領域と前記磁化反転領域との境界に、磁壁がトラップされる第2ピニングサイトが形成され、
前記第1磁化領域中に、磁壁がトラップされる第3ピニングサイトが形成され、
前記第1磁化領域は、
第1領域と、
前記第1領域と前記磁化反転領域とに挟まれた第2領域と
を含み、
前記第1領域と前記第2領域との境界に、前記第3ピニングサイトが形成され、
前記第1ピニングサイトにある磁壁を、前記磁化反転領域方向及び前記第1磁化領域方向にデピンするための磁界が、それぞれHr1及びHp1であり、
前記第2ピニングサイトにある磁壁を、前記磁化反転領域方向及び前記第2磁化領域方向にデピンするための磁界が、それぞれHr2及びHp2であり、
前記第3ピニングサイトにある磁壁を、前記第1領域方向及び前記第2領域方向にデピンするための磁界が、それぞれH1及びH2であるとき、
次の関係式:
Hp1<H1、
Hp2<H1、及び
Hr1<H2<Hp2
が成り立つ
磁気ランダムアクセスメモリ。 - 請求項1に記載の磁気ランダムアクセスメモリであって、
前記第1領域と前記第2領域との境界における前記磁化記録層の幅は、前記第1領域側の方が前記第2領域側よりも広い
磁気ランダムアクセスメモリ。 - 請求項2に記載の磁気ランダムアクセスメモリであって、
前記第2領域には、前記第1領域と前記第2領域との境界に隣接するくびれ部が形成されている
磁気ランダムアクセスメモリ。 - 請求項1乃至3のいずれかに記載の磁気ランダムアクセスメモリであって、
前記第1領域と前記第2領域との境界から前記第1領域の中に向かうにつれ、前記第1領域の幅が広くなる
磁気ランダムアクセスメモリ。 - 請求項1乃至4のいずれかに記載の磁気ランダムアクセスメモリであって、
前記第1領域上に積層された磁性層を更に備える
磁気ランダムアクセスメモリ。 - 請求項1乃至5のいずれか一項に記載の磁気ランダムアクセスメモリであって、
前記一組の端子は、前記第2領域と前記第2磁化領域のそれぞれに接続されている
磁気ランダムアクセスメモリ。 - 請求項1乃至6のいずれか一項に記載の磁気ランダムアクセスメモリであって、
前記第2領域と前記磁化反転領域との境界における前記磁化記録層の幅は、前記第2領域側の方が前記磁化反転領域側よりも広く、
前記第2磁化領域と前記磁化反転領域との境界における前記磁化記録層の幅は、前記第2磁化領域側の方が前記磁化反転領域側よりも広い
磁気ランダムアクセスメモリ。 - 請求項1乃至7のいずれか一項に記載の磁気ランダムアクセスメモリであって、
実動作時、前記第1磁化領域の磁化方向は第1方向に固定され、前記第2磁化領域の磁化方向は前記第1方向と反対の第2方向に固定される
磁気ランダムアクセスメモリ。 - 請求項8に記載の磁気ランダムアクセスメモリであって、
垂直磁気異方性を有する強磁性層であり、磁化方向が固定されたピン層を更に備え、
前記ピン層は、非磁性層を介して前記磁化反転領域に接続されている
磁気ランダムアクセスメモリ。 - 請求項8に記載の磁気ランダムアクセスメモリであって、
前記磁化反転領域と磁気的に結合する強磁性層であり、反転可能な磁化を有するセンス層と、
非磁性層を介して前記センス層に接続された強磁性層であり、磁化方向が固定されたピン層と
を更に備える
磁気ランダムアクセスメモリ。 - 磁壁移動型の磁気ランダムアクセスメモリの初期化方法であって、
前記磁気ランダムアクセスメモリは、
垂直磁気異方性を有する強磁性層であり、磁壁が移動する磁化記録層と、
前記磁化記録層に電流を供給するための一組の端子と
を備え、
前記磁化記録層は、
前記一組の端子の一方に接続された第1磁化領域と、
前記一組の端子の他方に接続された第2磁化領域と、
前記第1磁化領域と前記第2磁化領域との間をつなぎ、反転可能な磁化を有する磁化反転領域と
を有し、
前記第1磁化領域と前記磁化反転領域との境界に、磁壁がトラップされる第1ピニングサイトが形成され、
前記第2磁化領域と前記磁化反転領域との境界に、磁壁がトラップされる第2ピニングサイトが形成され、
前記第1磁化領域中に、磁壁がトラップされる第3ピニングサイトが形成され、
実動作時、前記第1磁化領域の磁化方向は第1方向に固定され、前記第2磁化領域の磁化方向は前記第1方向と反対の第2方向に固定され、
前記初期化方法は、
前記磁化記録層全体の磁化が前記第1方向に向くように、前記第1方向の第1外部磁界を印加するステップと、
前記磁化反転領域の少なくとも一部の磁化が前記第2方向に向き、前記磁化反転領域中に一対の磁壁が生成されるように、前記一組の端子間に電流を流しながら前記第2方向の第2外部磁界を印加するステップと、
前記一対の磁壁のうち一方が前記第3ピニングサイトまで移動し、他方が前記第2磁化領域を通り抜けて消失するように、前記第2方向の第3外部磁界を印加するステップと、
前記第3ピニングサイトの磁壁が前記第1ピニングサイトあるいは前記第2ピニングサイトまで移動するように、前記第1方向の第4外部磁界を印加するステップと
を含む
磁気ランダムアクセスメモリの初期化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009550435A JP5366014B2 (ja) | 2008-01-25 | 2008-12-10 | 磁気ランダムアクセスメモリ及びその初期化方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008015489 | 2008-01-25 | ||
JP2008015489 | 2008-01-25 | ||
PCT/JP2008/072379 WO2009093387A1 (ja) | 2008-01-25 | 2008-12-10 | 磁気ランダムアクセスメモリ及びその初期化方法 |
JP2009550435A JP5366014B2 (ja) | 2008-01-25 | 2008-12-10 | 磁気ランダムアクセスメモリ及びその初期化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2009093387A1 JPWO2009093387A1 (ja) | 2011-05-26 |
JP5366014B2 true JP5366014B2 (ja) | 2013-12-11 |
Family
ID=40900901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009550435A Active JP5366014B2 (ja) | 2008-01-25 | 2008-12-10 | 磁気ランダムアクセスメモリ及びその初期化方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8174873B2 (ja) |
JP (1) | JP5366014B2 (ja) |
WO (1) | WO2009093387A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010004881A1 (ja) * | 2008-07-10 | 2010-01-14 | 日本電気株式会社 | 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法 |
US20110186946A1 (en) * | 2010-02-04 | 2011-08-04 | Qualcomm Incorporated | Magnetic Tunnel Junction with Domain Wall Pinning |
WO2011111473A1 (ja) | 2010-03-10 | 2011-09-15 | 株式会社日立製作所 | 磁気抵抗効果素子及び磁気メモリ |
JP5725735B2 (ja) | 2010-06-04 | 2015-05-27 | 株式会社日立製作所 | 磁気抵抗効果素子及び磁気メモリ |
US8648401B2 (en) | 2010-09-17 | 2014-02-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Domain wall assisted spin torque transfer magnetresistive random access memory structure |
US8981506B1 (en) * | 2010-10-08 | 2015-03-17 | Avalanche Technology, Inc. | Magnetic random access memory with switchable switching assist layer |
JP6029020B2 (ja) * | 2011-05-20 | 2016-11-24 | 国立大学法人東北大学 | 磁気メモリ素子および磁気メモリ |
SG185922A1 (en) * | 2011-06-02 | 2012-12-28 | Agency Science Tech & Res | Magnetoresistive device |
US9123884B2 (en) * | 2011-09-22 | 2015-09-01 | Agency For Science, Technology And Research | Magnetoresistive device and a writing method for a magnetoresistive device |
KR20130093394A (ko) | 2012-02-14 | 2013-08-22 | 삼성전자주식회사 | 멀티 모드 스위칭 전류를 사용하여 기입 동작을 수행하는 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 데이터 기입 방법 |
WO2013153942A1 (ja) * | 2012-04-09 | 2013-10-17 | 国立大学法人東北大学 | 磁気抵抗効果素子および磁気メモリ |
US9478309B2 (en) | 2012-10-25 | 2016-10-25 | Nec Corporation | Magnetic-domain-wall-displacement memory cell and initializing method therefor |
US9048410B2 (en) | 2013-05-31 | 2015-06-02 | Micron Technology, Inc. | Memory devices comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls and methods of forming a memory device comprising magnetic tracks individually comprising a plurality of magnetic domains having domain walls |
JP6204769B2 (ja) * | 2013-09-18 | 2017-09-27 | 東芝メモリ株式会社 | 磁気記憶装置及びその駆動方法 |
JP2019054190A (ja) * | 2017-09-19 | 2019-04-04 | 東芝メモリ株式会社 | 磁気記憶装置 |
US10325639B2 (en) | 2017-11-20 | 2019-06-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Initialization process for magnetic random access memory (MRAM) production |
US10374148B1 (en) * | 2018-02-08 | 2019-08-06 | Sandisk Technologies Llc | Multi-resistance MRAM |
JP6555404B1 (ja) * | 2018-08-02 | 2019-08-07 | Tdk株式会社 | 磁壁移動型磁気記録素子及び磁気記録アレイ |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005069368A1 (ja) * | 2004-01-15 | 2005-07-28 | Japan Science And Technology Agency | 電流注入磁壁移動素子 |
JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
WO2007020823A1 (ja) * | 2005-08-15 | 2007-02-22 | Nec Corporation | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法 |
JP2007221131A (ja) * | 2006-02-17 | 2007-08-30 | Samsung Electronics Co Ltd | マグネチックドメイン移動を利用した磁気メモリ |
JP2007227923A (ja) * | 2006-02-23 | 2007-09-06 | Samsung Electronics Co Ltd | マグネチックドメインドラッギングを利用する磁性メモリ素子 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6834005B1 (en) * | 2003-06-10 | 2004-12-21 | International Business Machines Corporation | Shiftable magnetic shift register and method of using the same |
JP2005093488A (ja) | 2003-09-12 | 2005-04-07 | Sony Corp | 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法 |
JP4413603B2 (ja) | 2003-12-24 | 2010-02-10 | 株式会社東芝 | 磁気記憶装置及び磁気情報の書込み方法 |
JP2006287081A (ja) * | 2005-04-04 | 2006-10-19 | Fuji Electric Holdings Co Ltd | スピン注入磁区移動素子およびこれを用いた装置 |
US7848137B2 (en) * | 2006-03-24 | 2010-12-07 | Nec Corporation | MRAM and data read/write method for MRAM |
WO2008072421A1 (ja) * | 2006-12-12 | 2008-06-19 | Nec Corporation | 磁気抵抗効果素子及びmram |
US7869266B2 (en) * | 2007-10-31 | 2011-01-11 | Avalanche Technology, Inc. | Low current switching magnetic tunnel junction design for magnetic memory using domain wall motion |
JP5338666B2 (ja) * | 2007-08-03 | 2013-11-13 | 日本電気株式会社 | 磁壁ランダムアクセスメモリ |
US7525862B1 (en) * | 2008-05-09 | 2009-04-28 | International Business Machines Corporation | Methods involving resetting spin-torque magnetic random access memory with domain wall |
-
2008
- 2008-12-10 WO PCT/JP2008/072379 patent/WO2009093387A1/ja active Application Filing
- 2008-12-10 US US12/863,740 patent/US8174873B2/en active Active
- 2008-12-10 JP JP2009550435A patent/JP5366014B2/ja active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2005069368A1 (ja) * | 2004-01-15 | 2005-07-28 | Japan Science And Technology Agency | 電流注入磁壁移動素子 |
JP2006073930A (ja) * | 2004-09-06 | 2006-03-16 | Canon Inc | 磁壁移動を利用した磁気抵抗効果素子の磁化状態の変化方法及び該方法を用いた磁気メモリ素子、固体磁気メモリ |
WO2007020823A1 (ja) * | 2005-08-15 | 2007-02-22 | Nec Corporation | 磁気メモリセル、磁気ランダムアクセスメモリ、及び磁気ランダムアクセスメモリへのデータ読み書き方法 |
JP2007221131A (ja) * | 2006-02-17 | 2007-08-30 | Samsung Electronics Co Ltd | マグネチックドメイン移動を利用した磁気メモリ |
JP2007227923A (ja) * | 2006-02-23 | 2007-09-06 | Samsung Electronics Co Ltd | マグネチックドメインドラッギングを利用する磁性メモリ素子 |
Also Published As
Publication number | Publication date |
---|---|
US20100315854A1 (en) | 2010-12-16 |
WO2009093387A1 (ja) | 2009-07-30 |
US8174873B2 (en) | 2012-05-08 |
JPWO2009093387A1 (ja) | 2011-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5366014B2 (ja) | 磁気ランダムアクセスメモリ及びその初期化方法 | |
JP5338666B2 (ja) | 磁壁ランダムアクセスメモリ | |
JP5486731B2 (ja) | 磁気メモリ | |
JP5299735B2 (ja) | 磁壁ランダムアクセスメモリ | |
JP5488465B2 (ja) | 磁気ランダムアクセスメモリ、並びに磁気ランダムアクセスメモリの初期化方法及び書き込み方法 | |
JP5257831B2 (ja) | 磁気ランダムアクセスメモリ、及びその初期化方法 | |
JP2005191032A (ja) | 磁気記憶装置及び磁気情報の書込み方法 | |
JP5545213B2 (ja) | 磁気ランダムアクセスメモリ及びその初期化方法 | |
WO2010074132A1 (ja) | 磁気メモリ素子及び磁気ランダムアクセスメモリ | |
JP6260873B2 (ja) | 磁壁移動型メモリセル及びその初期化処理方法 | |
JP5370907B2 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ | |
JP5472820B2 (ja) | 磁気抵抗素子、mram及び磁気抵抗素子の初期化方法 | |
JP5360600B2 (ja) | 磁気ランダムアクセスメモリ、及び、磁気ランダムアクセスメモリの初期化方法 | |
JP5278769B2 (ja) | 磁気記録装置及び磁化固定方法 | |
JP5472830B2 (ja) | 強磁性ランダムアクセスメモリ | |
JP5201538B2 (ja) | 磁気ランダムアクセスメモリ | |
JP5445029B2 (ja) | 磁気抵抗素子、及び磁壁ランダムアクセスメモリ | |
JP5472821B2 (ja) | 磁気抵抗素子の初期化方法、及び磁気抵抗素子 | |
JP5382295B2 (ja) | 磁気ランダムアクセスメモリ | |
WO2012137911A1 (ja) | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130527 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130725 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5366014 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |