JP6204769B2 - 磁気記憶装置及びその駆動方法 - Google Patents
磁気記憶装置及びその駆動方法 Download PDFInfo
- Publication number
- JP6204769B2 JP6204769B2 JP2013193471A JP2013193471A JP6204769B2 JP 6204769 B2 JP6204769 B2 JP 6204769B2 JP 2013193471 A JP2013193471 A JP 2013193471A JP 2013193471 A JP2013193471 A JP 2013193471A JP 6204769 B2 JP6204769 B2 JP 6204769B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic
- switch
- wire
- source
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1693—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
Description
本発明の別の実施形態によれば、磁気記憶装置は、磁性ユニットと、第1スイッチ部と、第2スイッチ部と、読み出し部と、を含む。前記磁性ユニットは、第1磁性細線と、第1磁性部と、第2磁性部と、を含む。前記第1磁性細線は、複数の磁区と、前記複数の磁区の間に設けられた磁壁と、を含む。前記第1磁性細線は、一端と他端とを有する。前記第1磁性部は、前記一端と接続され、第1磁化を有する。前記第2磁性部は、前記一端と接続され、前記第1磁性部と離間し、前記第1磁化とは反対の第2磁化を有する。前記第1スイッチは、前記第1磁性部と接続される。前記第1スイッチ部は、前記第1磁性部と前記第1磁性細線との間に第1電流を流す。前記第2スイッチは、前記第2磁性部と接続される。前記第2スイッチは、前記第2磁性部と前記第1磁性細線との間に第2電流を流す。前記読み出し部は、前記複数の磁区の少なくともいずれかの磁化を検出する。前記磁性ユニットは、前記他端と接続され第3磁化を有する第3磁性部と、前記他端と接続され前記第3磁性部と離間し第4磁化を有する第4磁性部と、をさらに含む。前記第2スイッチ部は、前記第3磁性部と接続され前記第3磁性部と前記第1磁性細線との間に第3電流を流す第3スイッチと、前記第4磁性部と接続され前記第4磁性部と前記第1磁性細線との間に第4電流を流す第4スイッチと、を含む。
本発明の別の実施形態によれば、磁気記憶装置は、磁性ユニットと、第1スイッチ部と、読み出し部と、を含む。前記磁性ユニットは、第1磁性細線と、第1磁性部と、第2磁性部と、を含む。前記第1磁性細線は、複数の磁区と、前記複数の磁区の間に設けられた磁壁と、を含む。前記第1磁性細線は、一端と他端とを有する。前記第1磁性部は、前記一端と接続され、第1磁化を有する。前記第2磁性部は、前記一端と接続され、前記第1磁性部と離間し、前記第1磁化とは反対の第2磁化を有する。前記第1スイッチは、前記第1磁性部と接続される。前記第1スイッチ部は、前記第1磁性部と前記第1磁性細線との間に第1電流を流す。前記第2スイッチは、前記第2磁性部と接続される。前記第2スイッチは、前記第2磁性部と前記第1磁性細線との間に第2電流を流す。前記読み出し部は、前記複数の磁区の少なくともいずれかの磁化を検出する。前記第1スイッチが前記第1電流を流すときに前記第2スイッチは非導通状態となる。前記第2スイッチが前記第2電流を流すときに前記第1スイッチは非導通状態となる。
本発明の別の実施形態によれば、磁気記憶装置の駆動方法が提供される。前記磁気記憶装置は、複数の磁区と、前記複数の磁区の間に設けられた磁壁と、を含み、一端と他端とを有する第1磁性細線と、前記一端と接続され第1磁化を有する第1磁性部と、前記一端と接続され前記第1磁性部と離間し前記第1磁化とは反対の第2磁化を有する第2磁性部と、前記他端と接続され第3磁化を有する第3磁性部と、前記他端と接続され前記第3磁性部と離間し前記第3磁化とは反対の第4磁化を有する第4磁性部と、を含む磁性ユニットと、前記第1磁性部と接続され前記第1磁性部と前記第1磁性細線との間に第1電流を流す第1スイッチと、前記第2磁性部と接続され前記第2磁性部と前記第1磁性細線との間に第2電流を流す第2スイッチと、を含む第1スイッチ部と、前記第3磁性部と接続され前記第3磁性部と前記第1磁性細線との間に第3電流を流す第3スイッチと、前記第4磁性部と接続され前記第4磁性部と前記第1磁性細線との間に第4電流を流す第4スイッチと、を含む第2スイッチ部と、を含む。前記磁気記憶装置の駆動方法は、前記第1電流の方向を前記第3電流の方向とは反対に設定し、前記第2電流の方向を前記第4電流の方向とは反対に設定することを含む。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
図1は、第1の実施形態に係る磁気記憶装置を例示する模式図である。
図1に表したように、本実施形態に係る磁気記憶装置110は、磁性ユニット50uと、第1スイッチ部40aと、読み出し部60と、を含む。
ただし、実施形態において、第1磁性部11及び第2磁性部12の形状は任意である。
これらの図は、磁気記憶装置110の一部を例示する模式的断面図である。
図3に表したように、第1磁性細線50において、複数の磁区50dが設けられる。複数の磁区50dの間に、磁壁50wが設けられる。1つの磁壁50wcと、別の磁壁50wdと、の間に、1つの磁区50dが設けられる。磁壁50wcと磁壁50wdとは互いに隣り合う。
図4に表したように、本実施形態に係る磁気記憶装置111においても、磁性ユニット50uと、第1スイッチ部40aと、読み出し部60と、が設けられる。
図5(a)は、磁気記憶装置111を模式的に例示している。図5(b)は、磁気記憶装置111における動作を例示するタイミングチャートである。
図6は、図1に例示した磁気記憶装置110を模式的に例示している。磁気記憶装置110においても、例えば、図5(b)に関して説明した駆動により、データの書き込みが実施できる。
図7は、本実施形態に係る別の磁気記憶装置112を例示している。
図7に表したように、磁気記憶装置112においても、磁性ユニット50uと、第1スイッチ部40aと、読み出し部60と、が設けられる。
すなわち、第1スイッチ部40aは、第1〜第6トランジスタTR1〜TR6を含む。
第5ゲートGT5は、ワード線WLと接続される。第9ソース/ドレイン領域SD9は、第2ノードND2と接続される。第10ソース/ドレイン領域SD10は、第1線Ln1と接続される。すなわち、第10ソース/ドレイン領域SD10には、第1信号sg1(第1データ信号)が供給される。第5トランジスタTR5は、例えば、n形MOSFETである。
第6ゲートGT6は、ワード線WLと接続される。第11ソース/ドレイン領域SD11は、第1ノードND1と接続される。第12ソース/ドレイン領域SD12は、第2線Ln2と接続される。すなわち、第12ソース/ドレイン領域SD12には、第2信号sg2(第1データ信号と反転の第2データ信号)が供給される。第6トランジスタTR6は、例えば、n形MOSFETである。
読み出しゲートRGT1には、読み出し信号sgr1(すなわち、「Read」)が入力される。第1読み出しソース/ドレイン領域RSD1は、第1ノードND1と電気的に接続される。第2読み出しソース/ドレイン領域RSD2は、第2ノードND2と電気的に接続される。この場合、第1ゲートGT1と第2ゲートGT2とは同じ電位にされ、第2トランジスタTR2と第1トランジスタTR1とは、同時ににオフされる。
検出トランジスタRTR2は、検出ゲートRGT2と、第1検出ソース/ドレイン領域RSD3と、第2検出ソース/ドレイン領域RSD4と、を含む。検出ゲートRGT2には、読み出し信号sgr1が入力される。例えば、第1検出ソース/ドレイン領域RSD3は、上記の素子と電気的に接続される。第1検出ソース/ドレイン領域RSD3は、第1磁性細線50の少なくとも1つの磁区50dの向きに反応する素子と電気的に接続される。第2検出ソース/ドレイン領域RSD4は、端子65(第1電圧VDD)と電気的に接続される。例えば、第1検出ソース/ドレイン領域RSD3が、読み出し部磁性層61と電気的に接続される。第1検出ソース/ドレイン領域RSD3は、第1磁性細線50の磁化の向きに、抵抗が依存する素子と電気的に接続される。
図8(a)は、磁気記憶装置113を模式的に例示している。図8(b)は、磁気記憶装置113における動作を例示するタイミングチャートである。
図9に表したように、本実施形態に係る磁気記憶装置114においては、複数の読み出し部60(例えば、第1〜第4読み出し部60a〜60dなど)が設けられる。例えば、複数の読み出し部60のそれぞれは、第1磁性細線50の複数の磁区50dのいずれかに電気的に接続される。例えば、複数の読み出し部60のそれぞれは、磁性細線磁区の向きに抵抗が依存する素子と電気的に接続される。例えば、読み出し部60の読み出し部磁性層61のそれぞれは、磁区50dと積層される。これにより、Serial−In/Parallel−Out形のシフトレジスタが形成される。
図10に表したように、本実施形態に係る別の磁気記憶装置115においても、磁性ユニット50uと、第1スイッチ部40aと、が設けられる。図10においては、読み出し部60は、省略されている。
図11(a)に表したように、本実施形態に係る別の磁気記憶装置116においても、磁性ユニット50uと、第1スイッチ部40aと、が設けられる。図11(a)においては、読み出し部60は、省略されている。
図12(a)は、磁性ユニット50uを例示する模式的斜視図である。図12(b)は、図12(a)のA1−A2線断面図である。
図12(a)及び図12(b)に表したように、第1磁性部11は、第1磁性層11lと、第1非磁性導電層11cと、第1絶縁層11iと、を含む。この例では、第1磁性層11lは、第1非磁性導電層11cと、第1絶縁層11iと、の間に設けられている。
図13(a)は、磁性ユニット50uを例示する模式的斜視図である。図13(b)は、図13(a)のB1−B2線断面図である。
図13(a)及び図13(b)に表したように、第1磁性部11は、第1磁性層11lと、第1非磁性導電層11cと、第1絶縁層11iと、層11pと、層11qと、を含む。層11pと第1絶縁層11iとの間に、層11pが配置されている。層11pには、例えば、磁性層または非磁性層が用いられる。層11qは、中間層である。層11p及び層11qには、例えば、白金、ルテニウム、金及び銅の少なくともいずれかが用いられる。
これらの図は、図13(a)のA1−A2線断面に相当する断面図である。これらの図は、実施形態に用いられる、第1磁性部11、第2磁性部12及び第1磁性細線50の構成の例を示している。
上記に加えて、実施形態において、種々の構成が、各層に適用できる。
図15に表したように、磁気記憶装置117においては、複数のメモリ部50Mが設けられる。1つのメモリ部50Mは、磁性ユニット50uと、第1スイッチ部40aと、読み出し部60と、を含む。複数のメモリ部50Mは、例えば、マトリクス状に配置される。
図16に表したように、磁気記憶装置118においては、アナログ−デジタルコンバータADCが設けられる。アナログ−デジタルコンバータADCから、クロック信号CLKが出力される。アナログ−デジタルコンバータADCから、複数のロジック出力が出力される。複数のロジック出力は、例えば、出力D1、D2、Dnなどを含む。複数のロジック出力は、例えば、出力D1N、D2N、DnNなどを含む。
図17は、第2の実施形態に係る磁気記憶装置を例示する模式図である。
図17に表したように、本実施形態に係る磁気記憶装置120は、磁性ユニット50u、第1スイッチ部40a及び読み出し部60に加えて、第2スイッチ部40bをさらに含む。磁性ユニット50uは、第1磁性細線50、第1磁性部11及び第2磁性部12に加えて、第3磁性部13と、第4磁性部14と、をさらに含む。この例では、磁気記憶装置120において、第1制御端子SEL_1と、第2制御端子SEL_2と、が設けられている。
図18に表したように、本実施形態に係る別の磁気記憶装置120aにおいては、磁気記憶装置116における電流源81が、電圧源81aに置き換えられている。そして、電流源82が、電圧源82aに置き換えられている。第2ソース/ドレイン領域SD2は、電圧源81aと接続される。第4ソース/ドレイン領域SD4は、電圧源81aと接続される。第6ソース/ドレイン領域SD6は、電圧源82aと接続される。第8ソース/ドレイン領域SD8は、電圧源82aと接続される。
図19に表したように、磁気記憶装置121においては、複数のメモリ部50Mが設けられる。1つのメモリ部50Mは、磁性ユニット50uと、第1スイッチ部40aと、第2スイッチ部40bと、読み出し部60と、を含む。複数のメモリ部50Mは、例えば、マトリクス状に配置される。
図20は、第3の実施形態に係る磁気記憶装置を例示する模式図である。
図20に表したように、本実施形態に係る磁気記憶装置130においては、磁性ユニット50uは、第1磁性細線50に加えて、第2磁性細線50Eをさらに含む。この例では、第3スイッチ部40cと、第1制御端子SEL_1と、第2制御端子SEL_2と、第3制御端子SEL_3と、が設けられている。この図においては、読み出し部60は、省略されている。
図21(a)及び図21(b)は、第4の実施形態に係る磁気記憶装置を例示する模式図である。
図21(a)に表したように、本実施形態に係る磁気記憶装置140においては、磁性ユニット50uは、複数のメモリブロックを含む。この例では、メモリブロック800及びメモリブロック801などが設けられる。メモリブロック800は、メモリストリング812を含む。メモリブロック801は、メモリストリング811を含む。この例では、メモリストリング810の一部が、メモリブロック800と、メモリブロック801と、に共有されている。
図22に表したように、本実施形態に係る磁気記憶装置141においては、磁性ユニット50uにおいて、複数のメモリ領域(第1メモリ領域M1〜第4メモリ領域M4など)が設けられる。それぞれのメモリ領域にメモリストリングMSが設けられる。
図23においては、例として、磁気記憶装置110が基板上に形成される場合の構造を示している。この図では、読み出し部60は、省略されている。
磁気記憶装置110は、例えば、CMOSプロセスを用いて形成できる。
本実施形態は、磁気記憶装置の駆動方法に係る。本駆動方法が適用される磁気記憶装置は、例えば、磁性ユニット50uと、第1スイッチ部40aと、を含む。磁性ユニット50uは、第1磁性部11と、第2磁性部12と、第1磁性細線50と、を含む。第1スイッチ部40aは、第1スイッチ41と、第2スイッチ42と、を含む。第1スイッチ41は、第1磁性部11に接続されている。第2スイッチ42は、第2磁性部12に接続されている。
これにより、磁気記憶装置を安定して動作させることができる。
例えば、磁性ユニット50uに、第3磁性部13と、第4磁性部14と、がさらに設けられる。第2スイッチ部40bは、第3スイッチ43と、第4スイッチ44と、を含む。第3スイッチ43は、第3磁性部13に接続されている。第4スイッチ44は、第4磁性部14に接続されている。
これらの図は、磁性ユニット50uにおける書き込み時の磁化の変化のシミュレーション結果を例示している。図24(a)は、第1状態(例えば初期状態)に対応する。図24(f)は、第2状態(例えば、最終状態)に対応する。図24(a)において、時刻Tは0である。図24(b)において、時刻Tは、時刻taである。図24(b)〜図24(e)において、時刻Tは、それぞれ、0.1×ta、0.25×ta、0.4×ta、及び、0.6×taである。これらの図は、第2磁性部12と第1磁性細線50との間に電流が流れ、第1磁性部11と第1磁性細線50との間に電流が流れない場合の、磁化の変化を例示している。時刻Tは、電流を流し始めてから経過する時間に対応する。これらの図において、明るい部分は、例えば上向きの磁化に対応し、暗い部分は、下向きの磁化に対応する。
図25(a)は、図24(a)を拡大した図である。図25(b)は、図24(f)を拡大した図である。
図25(a)に例示したように、磁性ユニット50uにおいて、例えば、第1〜第6ピニングサイトps1〜ps6が設けられる。例えば、第1ピニングサイトps1及び第2ピニングサイトps2は、第1磁性部11と第1接続部51との境界に設けられる。例えば、第3ピニングサイトps3及び第4ピニングサイトps4は、第2磁性部12と第1接続部51との境界に設けられる。例えば、第5ピニングサイトps5及び第6ピニングサイトps6は、第1接続部51と、別の磁区50dと、の境界に設けられる。磁壁DW1は、第2磁性部12と第1接続部51との境界に位置している。磁壁DW1は、第2接続部磁壁50wbに対応する。磁壁DW2は、第1接続部51と、別の磁区50dと、の境界に位置する。
図26(a)〜図26(j)に表したように、第1磁性部11と第1磁性細線50との境界部の幅は、第1磁性部11の幅よりも狭く、第1磁性細線50の磁区50dの幅よりも狭い。第2磁性部12と第1磁性細線50との境界部の幅は、第2磁性部12の幅よりも狭く、第1磁性細線50の磁区50dの幅よりも狭い。例えば、図3に関して説明したように、例えば、第1磁性細線50に、周期的な形状異方性が設けられる。磁性ユニット50uに、幾何学的なピニングサイトが設けられる。
図27(a)〜図27(e)に表したように、磁性ユニット50uに、材料変化部分55を設けても良い。材料変化部分55の材料は、材料変化部分55以外の部分の材料とは異なる。例えば、材料変化部分55に含まれる材料は、材料変化部分55以外の部分に含まれる材料の組成とは異なる。材料変化部分55は、例えば、元素(例えばGa及びHeの少なくともいずれかなど)を局所的に導入することで形成できる。材料変化部分55により、ピニングサイトが形成できる。
図28(a)〜図28(c)に表したように、これらの例では、幾何学的なピニングサイトと材料変化部分55によるピニングサイトと、が設けられている。
図29(a)〜図29(f)に表したようには、幾何学的なピニングサイト及び材料変化部分55によるピニングサイトの少なくともいずれかにより、第1磁性部11、第2磁性部12及び第1磁性細線50が、区分される。
図30(a)〜図30(f)に表したようには、第1磁性部11と第1磁性細線50との間の領域、及び、第2磁性部12と第1磁性細線50との間の領域に、ノッチ50nが設けられる。ノッチ50n(凹部、または、後退部など)は、例えば、複数のピニングサイトを含む。例えば、第1磁性部11と第1磁性細線50との間の領域に、第1ピニングサイトps1及び第2ピニングサイトps2が設けられる。例えば、第2磁性部12と第1磁性細線50との間の領域に、第3ピニングサイトps3及び第4ピニングサイトps4が設けられる。
Claims (22)
- 複数の磁区と、前記複数の磁区の間に設けられた磁壁と、を含み、一端と他端とを有する第1磁性細線と、
前記一端と接続され第1磁化を有する第1磁性部と、
前記一端と接続され前記第1磁性部と離間し前記第1磁化とは反対の第2磁化を有する第2磁性部と、
を含む磁性ユニットと、
前記第1磁性部と接続され前記第1磁性部と前記第1磁性細線との間に第1電流を流す第1スイッチと、
前記第2磁性部と接続され前記第2磁性部と前記第1磁性細線との間に第2電流を流す第2スイッチと、
を含む第1スイッチ部と、
前記複数の磁区の少なくともいずれかの磁化を検出する読み出し部と、
を備え、
前記第1スイッチ部は、
前記第1スイッチとなる第1トランジスタであって、
第1ノードと接続された第1ゲートと、
前記第1磁性部と接続された第1ソース/ドレイン領域と、
第2ノードと接続された第2ソース/ドレイン領域と、
を含むn形MOSFETの第1トランジスタと、
前記第2スイッチとなる第2トランジスタであって、
前記第2ノードと接続された第2ゲートと、
前記第2磁性部と接続された第3ソース/ドレイン領域と、
前記第1ノードと接続された第4ソース/ドレイン領域と、
を含むn形MOSFETの第2トランジスタと、
前記第1ノードと接続された第3ゲートと、
前記第2ノードと接続された第5ソース/ドレイン領域と、
所定の電圧が供給される端子と接続された第6ソース/ドレイン領域と、
を含むp形MOSFETの第3トランジスタと、
前記第2ノードと接続された第4ゲートと、
前記第1ノードと接続された第7ソース/ドレイン領域と、
前記端子と接続された第8ソース/ドレイン領域と、
を含むp形MOSFETの第4トランジスタと、
ワード線と接続された第5ゲートと、
前記第2ノードと接続された第9ソース/ドレイン領域と、
第1データ信号が供給される第10ソース/ドレイン領域と、
を含むn形MOSFETの第5トランジスタと、
前記ワード線と接続された第6ゲートと、
前記第1ノードと接続された第11ソース/ドレイン領域と、
第1データ信号と反転の第2データ信号が供給される第12ソース/ドレイン領域と、
を含むn形MOSFETの第6トランジスタと、
を含む、た磁気記憶装置。 - 前記第1スイッチ部は、
読み出し信号が入力される読み出しゲートと、
前記第1ノードと接続された第1読み出しソース/ドレイン領域と、
前記第2ノードと接続された第2読み出しソース/ドレイン領域と、
を含む読み出しトランジスタを含み、
前記読み出し部は、
前記第1磁性細線の少なくともいずれかの前記磁化の変化に応じて抵抗が変化する検知素子と、
検出トランジスタと、
を含み、
前記検出トランジスタは、
前記読み出し信号が入力される検出ゲートと、
前記検知素子と電気的に接続される第1検出ソース/ドレイン領域と、
前記端子と電気的に接続される第2検出ソース/ドレイン領域と、
を含む請求項1記載の磁気記憶装置。 - 前記第2検出ソース/ドレイン領域と接続された第1フリップフロップ端子と、
前記第1データ信号が供給される第1線と接続された第2フリップフロップ端子と、
前記第2データ信号が供給される第2線と接続された第3フリップフロップ端子と、
を含むフリップフロップ回路部をさらに備えた請求項2記載の磁気記憶装置。 - 複数の磁区と、前記複数の磁区の間に設けられた磁壁と、を含み、一端と他端とを有する第1磁性細線と、
前記一端と接続され第1磁化を有する第1磁性部と、
前記一端と接続され前記第1磁性部と離間し前記第1磁化とは反対の第2磁化を有する第2磁性部と、
を含む磁性ユニットと、
前記第1磁性部と接続され前記第1磁性部と前記第1磁性細線との間に第1電流を流す第1スイッチと、
前記第2磁性部と接続され前記第2磁性部と前記第1磁性細線との間に第2電流を流す第2スイッチと、
を含む第1スイッチ部と、
前記複数の磁区の少なくともいずれかの磁化を検出する読み出し部と、
を備え、
第2スイッチ部をさらに備え、
前記磁性ユニットは、
前記他端と接続され第3磁化を有する第3磁性部と、
前記他端と接続され前記第3磁性部と離間し第4磁化を有する第4磁性部と、
をさらに含み、
前記第2スイッチ部は、
前記第3磁性部と接続され前記第3磁性部と前記第1磁性細線との間に第3電流を流す第3スイッチと、
前記第4磁性部と接続され前記第4磁性部と前記第1磁性細線との間に第4電流を流す第4スイッチと、
を含む、磁気記憶装置。 - 複数の磁区と、前記複数の磁区の間に設けられた磁壁と、を含み、一端と他端とを有する第1磁性細線と、
前記一端と接続され第1磁化を有する第1磁性部と、
前記一端と接続され前記第1磁性部と離間し前記第1磁化とは反対の第2磁化を有する第2磁性部と、
を含む磁性ユニットと、
前記第1磁性部と接続され前記第1磁性部と前記第1磁性細線との間に第1電流を流す第1スイッチと、
前記第2磁性部と接続され前記第2磁性部と前記第1磁性細線との間に第2電流を流す第2スイッチと、
を含む第1スイッチ部と、
前記複数の磁区の少なくともいずれかの磁化を検出する読み出し部と、
を備え、
前記第1スイッチが前記第1電流を流すときに前記第2スイッチは非導通状態となり、
前記第2スイッチが前記第2電流を流すときに前記第1スイッチは非導通状態となる、磁気記憶装置。 - 前記第1スイッチ部は、
前記第1スイッチとなる第1トランジスタであって、
第1ゲートと、
前記第1磁性部と接続された第1ソース/ドレイン領域と、
電流源と接続された第2ソース/ドレイン領域と、
を含む第1トランジスタと、
前記第2スイッチとなる第2トランジスタであって、
第2ゲートと、
前記第2磁性部と接続された第3ソース/ドレイン領域と、
前記電流源と接続された第4ソース/ドレイン領域と、
を含む第2トランジスタと、
前記第1ゲートと接続された第1インバータ入力と、
前記第2ゲートと接続された第1インバータ出力と、
を含む第1インバータと、
前記第1インバータ出力と前記第2ゲートと接続された第2インバータ入力と、
前記第1インバータ入力と前記第1ゲートと接続された第2インバータ出力と、
を含む第2インバータと、
を含む請求項5記載の磁気記憶装置。 - 前記第1スイッチ部は、
前記第1スイッチとなる第1伝達ゲートであって、
電流源と接続された第1入力部と、
前記第1磁性部と接続された第1出力部と、
第1データ信号が供給される第1ゲートと、
前記第1データ信号の反転の第2データ信号が供給される第2ゲートと、
を含む第1伝達ゲートと、
前記第2スイッチとなる第2伝達ゲートであって、
前記電流源と接続された第2入力部と、
前記第2磁性部と接続された第2出力部と、
前記第2データ信号が供給される第3ゲートと、
前記第1データ信号が供給される第4ゲートと、
を含む第2伝達ゲートと、
を含む請求項6記載の磁気記憶装置。 - 前記第1スイッチ部は、
前記第1スイッチとなるp形MOSFETの第1トランジスタであって、
第1データ信号が入力される第1ゲートと、
前記第1磁性部と接続された第1ソース/ドレイン領域と、
電流源と接続された第2ソース/ドレイン領域と、
を含む第1トランジスタと、
前記第2スイッチとなるn形MOSFETの第2トランジスタであって、
前記第1データ信号が入力される第2ゲートと、
前記第2磁性部と接続された第3ソース/ドレイン領域と、
前記電流源と接続された第4ソース/ドレイン領域と、
を含む第2トランジスタと、
を含む請求項6記載の磁気記憶装置。 - 前記第1磁性部と前記第2磁性部とを結ぶ方向は、前記第1磁性細線の延びる方向と交差する請求項1〜8のいずれか1つに記載の磁気記憶装置。
- 前記一端の少なくとも一部は、前記第1磁性部の一部と、前記第2磁性部の一部と、の間に配置される請求項1〜9のいずれか1つに記載の磁気記憶装置。
- 前記第1磁性部は、垂直異方性を有する第1磁性層を含み、
前記第2磁性部は、垂直異方性を有する第2磁性層を含み、
前記第1磁性細線は、垂直異方性を有する第3磁性層を含む請求項1〜10のいずれか1つに記載の磁気記憶装置。 - 前記第1磁性部、前記第2磁性部及び前記第1磁性細線の少なくともいずれかは、
コバルト、鉄及びニッケルよりなる群から選択された少なくともいずれかと、
クロム、ジルコニア、銅、ルテニウム、テルビウム、シリコン、ゲルマニウム、ガリウム、マグネシウム、マンガン、ビスマス、ボロン及びアンチモンよりなる群から選択された少なくともいずれかと、
を含む請求項11記載の磁気記憶装置。 - 前記第1磁性部、前記第2磁性部及び前記第1磁性細線の少なくともいずれかは、非磁性導電層及び絶縁層の少なくともいずれかを含み、
前記非磁性導電層は、白金、タンタル、タングステン、ジルコニウム、ビスマス、テルビウム、パラジウム、銅、銀、イリジウム、金、アルミニウム及びルテニウムよりなる群から選択された少なくともいずれかを含み、
前記絶縁層は、アルミニウム、チタン、タンタル、コバルト、ニッケル、シリコン、マグネシウム及び鉄よりなる群から選択された少なくともいずれかを含む酸化物、アルミニウム、チタン、タンタル、コバルト、ニッケル、シリコン、マグネシウム及び鉄よりなる群から選択された少なくともいずれかを含む窒化物、並びに、アルミニウム、チタン、タンタル、コバルト、ニッケル、シリコン、マグネシウム及び鉄よりなる群から選択された少なくともいずれかを含むフッ化物の少なくともいずれかを含む請求項11または12に記載の磁気記憶装置。 - 前記第1磁性部と前記第1磁性細線との間の第1境界部は、前記第1磁性部よりも細く、前記第1磁性細線の前記磁区よりも細く、
前記第2磁性部と前記第1磁性細線との間の第2境界部は、前記第2磁性部よりも細く、前記第1磁性細線の前記磁区よりも細い請求項1〜13のいずれか1つに記載の磁気記憶装置。 - 前記磁性ユニットは、前記第1境界部または前記第1境界部の近傍に設けられた第1磁壁と、前記第2境界部または前記第2境界部の近傍に設けられた第2磁壁と、を含む請求項14記載の磁気記憶装置。
- 前記第1磁性部と前記第1磁性細線との間の第1境界部に第1ピニングポテンシャルが設けられ、
前記第2磁性部と前記第1磁性細線との間の第2境界部に第2ピニングポテンシャルが設けられた請求項1〜15のいずれか1つに記載の磁気記憶装置。 - 前記磁性ユニットは、前記第1境界部または前記第1境界部の近傍に設けられたピニングサイトと、前記第2境界部または前記第2境界部の近傍に設けられたピニングサイトと、を含む請求項16記載の磁気記憶装置。
- 前記磁性ユニットは、
前記第1境界部の周りに設けられた第1ピニングサイト及び第2ピニングサイトと、
前記第2境界部の周りに設けられた第3ピニングサイト及び第4ピニングサイトと、
を含む請求項16記載の磁気記憶装置。 - 前記一端と前記第1磁性部との間の第1領域、前記一端と前記第2磁性部との間の第2領域、及び、前記第1磁性細線の前記磁壁の少なくともいずれかは、前記第1磁性細線の前記磁区の材料とは異なる材料を含む請求項1〜18のいずれか1つに記載の磁気記憶装置。
- 前記第1磁性細線は、前記第1磁性細線の延びる方向に沿って設けられた周期的なピニングポテンシャルを有する請求項1〜19のいずれか1つに記載の磁気記憶装置。
- 前記磁性ユニットは、第2磁性細線をさらに含み、
前記第2磁性細線の一端は、前記第1磁性細線と接続される請求項1〜20のいずれか1つに記載の磁気記憶装置。 - 複数の磁区と、前記複数の磁区の間に設けられた磁壁と、を含み、一端と他端とを有する第1磁性細線と、
前記一端と接続され第1磁化を有する第1磁性部と、
前記一端と接続され前記第1磁性部と離間し前記第1磁化とは反対の第2磁化を有する第2磁性部と、
前記他端と接続され第3磁化を有する第3磁性部と、
前記他端と接続され前記第3磁性部と離間し前記第3磁化とは反対の第4磁化を有する第4磁性部と、
を含む磁性ユニットと、
前記第1磁性部と接続され前記第1磁性部と前記第1磁性細線との間に第1電流を流す第1スイッチと、
前記第2磁性部と接続され前記第2磁性部と前記第1磁性細線との間に第2電流を流す第2スイッチと、
を含む第1スイッチ部と、
前記第3磁性部と接続され前記第3磁性部と前記第1磁性細線との間に第3電流を流す第3スイッチと、
前記第4磁性部と接続され前記第4磁性部と前記第1磁性細線との間に第4電流を流す第4スイッチと、
を含む第2スイッチ部と、
を含む磁気記憶装置の駆動方法であって、
前記第1電流の方向を前記第3電流の方向とは反対に設定し、
前記第2電流の方向を前記第4電流の方向とは反対に設定することを含む磁気記憶装置の駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013193471A JP6204769B2 (ja) | 2013-09-18 | 2013-09-18 | 磁気記憶装置及びその駆動方法 |
US14/445,331 US9171888B2 (en) | 2013-09-18 | 2014-07-29 | Magnetic memory device and driving method for the same |
TW103125865A TW201523599A (zh) | 2013-09-18 | 2014-07-29 | 磁性記憶體裝置及其驅動方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013193471A JP6204769B2 (ja) | 2013-09-18 | 2013-09-18 | 磁気記憶装置及びその駆動方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015060609A JP2015060609A (ja) | 2015-03-30 |
JP6204769B2 true JP6204769B2 (ja) | 2017-09-27 |
Family
ID=52667852
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013193471A Active JP6204769B2 (ja) | 2013-09-18 | 2013-09-18 | 磁気記憶装置及びその駆動方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9171888B2 (ja) |
JP (1) | JP6204769B2 (ja) |
TW (1) | TW201523599A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210029639A (ko) | 2019-09-06 | 2021-03-16 | 인셀(주) | 통합 환경 감시 장치를 이용한 배터리 보호 장치 |
US11217628B2 (en) | 2019-03-18 | 2022-01-04 | Toshiba Memory Corporation | Magnetic memory |
US11696512B2 (en) | 2021-01-05 | 2023-07-04 | Tdk Corporation | Magnetic domain wall moving element and magnetic array |
US11967348B2 (en) | 2020-12-21 | 2024-04-23 | Tdk Corporation | Magnetoresistance effect element containing Heusler alloy with additive element |
US11991931B2 (en) | 2019-10-03 | 2024-05-21 | Tdk Corporation | Magnetic recording layer, magnetic domain wall moving element and magnetic recording array |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102519458B1 (ko) | 2016-11-01 | 2023-04-11 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그것의 동작 방법 |
JP2019054148A (ja) * | 2017-09-15 | 2019-04-04 | 東芝メモリ株式会社 | 磁気記憶装置 |
JP7419729B2 (ja) * | 2019-10-01 | 2024-01-23 | Tdk株式会社 | 磁壁移動素子及び磁気記録アレイ |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7848137B2 (en) * | 2006-03-24 | 2010-12-07 | Nec Corporation | MRAM and data read/write method for MRAM |
KR100829576B1 (ko) | 2006-11-06 | 2008-05-14 | 삼성전자주식회사 | 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법 |
JP2008251796A (ja) * | 2007-03-30 | 2008-10-16 | Fujitsu Ltd | 磁気記録装置 |
JP5299735B2 (ja) * | 2007-08-24 | 2013-09-25 | 日本電気株式会社 | 磁壁ランダムアクセスメモリ |
WO2009037910A1 (ja) * | 2007-09-19 | 2009-03-26 | Nec Corporation | 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子 |
WO2009060749A1 (ja) * | 2007-11-05 | 2009-05-14 | Nec Corporation | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ |
US8174873B2 (en) * | 2008-01-25 | 2012-05-08 | Nec Corporation | Magnetic random access memory and initializing method for the same |
US8149615B2 (en) * | 2008-02-19 | 2012-04-03 | Nec Corporation | Magnetic random access memory |
WO2009110537A1 (ja) * | 2008-03-07 | 2009-09-11 | 日本電気株式会社 | Mram混載システム |
WO2009122990A1 (ja) * | 2008-04-02 | 2009-10-08 | 日本電気株式会社 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
JP5370907B2 (ja) * | 2008-04-03 | 2013-12-18 | 日本電気株式会社 | 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ |
KR101466237B1 (ko) * | 2008-07-14 | 2014-12-01 | 삼성전자주식회사 | 자구벽 이동을 이용한 정보저장장치 및 그 동작방법 |
KR101535461B1 (ko) | 2009-01-06 | 2015-07-10 | 삼성전자주식회사 | 자성구조체를 포함하는 정보저장장치와 그의 제조 및 동작방법 |
TWI366929B (en) | 2009-10-20 | 2012-06-21 | Ind Tech Res Inst | Magnetic memory structure and operation method |
TWI366824B (en) | 2009-12-29 | 2012-06-21 | Ind Tech Res Inst | Magnetic shift register memory |
-
2013
- 2013-09-18 JP JP2013193471A patent/JP6204769B2/ja active Active
-
2014
- 2014-07-29 TW TW103125865A patent/TW201523599A/zh unknown
- 2014-07-29 US US14/445,331 patent/US9171888B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11217628B2 (en) | 2019-03-18 | 2022-01-04 | Toshiba Memory Corporation | Magnetic memory |
KR20210029639A (ko) | 2019-09-06 | 2021-03-16 | 인셀(주) | 통합 환경 감시 장치를 이용한 배터리 보호 장치 |
US11991931B2 (en) | 2019-10-03 | 2024-05-21 | Tdk Corporation | Magnetic recording layer, magnetic domain wall moving element and magnetic recording array |
US11967348B2 (en) | 2020-12-21 | 2024-04-23 | Tdk Corporation | Magnetoresistance effect element containing Heusler alloy with additive element |
US11696512B2 (en) | 2021-01-05 | 2023-07-04 | Tdk Corporation | Magnetic domain wall moving element and magnetic array |
Also Published As
Publication number | Publication date |
---|---|
US20150078070A1 (en) | 2015-03-19 |
TW201523599A (zh) | 2015-06-16 |
JP2015060609A (ja) | 2015-03-30 |
US9171888B2 (en) | 2015-10-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6204769B2 (ja) | 磁気記憶装置及びその駆動方法 | |
US8711608B2 (en) | Memory with separate read and write paths | |
JP5435299B2 (ja) | 半導体装置 | |
CN100449814C (zh) | 磁致电阻效应元件、磁存储器以及磁头 | |
JP4434527B2 (ja) | 半導体記憶装置 | |
JP4987616B2 (ja) | 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ | |
JP3913971B2 (ja) | 磁気メモリ装置 | |
JP4799218B2 (ja) | スピン注入書き込み型磁気記憶装置 | |
CN100466093C (zh) | 具有双隧道结的磁电阻存储器件 | |
US8411494B2 (en) | Three-dimensional magnetic random access memory with high speed writing | |
KR101375389B1 (ko) | 자기 메모리 소자, 자기 메모리 장치, 스핀 트랜지스터 및 집적 회로 | |
JP2006294191A (ja) | 磁気ランダムアクセスメモリのデータ読み出し方法 | |
US6961261B2 (en) | Magnetic random access memory and data read method thereof | |
US10490736B2 (en) | Magnetic memory | |
KR102567512B1 (ko) | 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치 | |
JPWO2011111473A1 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
KR100431483B1 (ko) | 반도체 기억 장치 | |
US20080310215A1 (en) | Magnetic random access memory and write method of the same | |
JP2004153181A (ja) | 磁気抵抗効果素子および磁気メモリ | |
US20140252438A1 (en) | Three-Dimensional Magnetic Random Access Memory With High Speed Writing | |
JP2005310829A (ja) | 磁気メモリ及びその記録方法 | |
TW200301480A (en) | Thin film magnetic memory device writing data with bidirectional current | |
CN109712657B (zh) | 可变电阻存储器器件 | |
JP2005340468A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170125 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170317 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170804 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170901 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6204769 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |