TW201523599A - 磁性記憶體裝置及其驅動方法 - Google Patents

磁性記憶體裝置及其驅動方法 Download PDF

Info

Publication number
TW201523599A
TW201523599A TW103125865A TW103125865A TW201523599A TW 201523599 A TW201523599 A TW 201523599A TW 103125865 A TW103125865 A TW 103125865A TW 103125865 A TW103125865 A TW 103125865A TW 201523599 A TW201523599 A TW 201523599A
Authority
TW
Taiwan
Prior art keywords
magnetic
source
transistor
drain region
gate
Prior art date
Application number
TW103125865A
Other languages
English (en)
Inventor
Michael Arnaud Quinsat
Tetsufumi Tanamoto
Shiho Nakamura
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201523599A publication Critical patent/TW201523599A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1693—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

根據一實施例，磁性記憶體裝置包括磁性單元、開關部以及讀取部。磁性單元包括磁線、以及第一與第二磁部。磁線包括磁域且具有一端及一其他端。第一磁部與一端連接且具有第一磁化量。第二磁部與一端連接且具有第二磁化量。開關部包括第一與第二開關。第一開關與第一磁部連接且第一電流在第一磁部與磁線之間流通。第二開關連接到第二磁部且第二電流在第二磁部與磁線之流經通。讀取部經配置以讀取磁域的磁化量。

Description

磁性記憶體裝置及其驅動方法
本申請案係根據且主張於2013年9月18日申請的第2013-193471號日本專利申請案的優先權。其全部內容於此併入參考。
本文所述的實施例大致有關於一種磁性裝置以及其驅動方法。
發明背景
使用磁域的自旋移位暫存器型記憶體已被提出作為實現大規模記憶體的方法。在此種磁性記憶體單元中需要穩定的操作。
11‧‧‧第一磁部
11c‧‧‧第一非磁性導電層
11i‧‧‧第二絕緣層
11l‧‧‧第一磁層
11m‧‧‧第一磁化量
11t‧‧‧第一厚度
11la‧‧‧第一鐵磁性層
11af‧‧‧第一反鐵磁性層
12‧‧‧第二磁部
12c‧‧‧第二非磁性導電層
12i‧‧‧第二絕緣層
12l‧‧‧第二磁層
12m‧‧‧第二磁化量
12t‧‧‧第二厚度
p11‧‧‧第一位置
p12‧‧‧第二位置
13‧‧‧第三磁部
14‧‧‧第四磁部
15‧‧‧第五磁部
16‧‧‧第六磁部
40a‧‧‧第一開關部
40b‧‧‧第二開關部
40c‧‧‧第三開關部
41‧‧‧第一開關
42‧‧‧第二開關
43‧‧‧第三開關
44‧‧‧第四開關
45‧‧‧第五開關
46‧‧‧第六開關
48‧‧‧正反電路部
48a‧‧‧第一正反端子
48b‧‧‧第二正反端子
48c‧‧‧第三正反端子
50‧‧‧第一磁線
50a‧‧‧第一端
50b‧‧‧第二端
50d‧‧‧磁域
50m‧‧‧磁線磁化量
50u‧‧‧磁性單元
50E‧‧‧第二磁線
50Ea‧‧‧第三端
50Eb‧‧‧第四端
50Fa‧‧‧第五端
50Fb‧‧‧第六端
50F‧‧‧第三磁線
50n‧‧‧凹口
50wb‧‧‧第二連接部磁壁
51‧‧‧第一連接部
52‧‧‧第二連接部
53l‧‧‧線磁層
53c‧‧‧線非磁性導電層
53i‧‧‧線絕緣層
55‧‧‧材料變化部
60‧‧‧讀取部
60a‧‧‧第一讀取部
60b‧‧‧第二讀取部
60c‧‧‧第三讀取部
60d‧‧‧第四讀取部
61,61a,61b,61c,61d‧‧‧讀取部磁層
62‧‧‧中間層
64‧‧‧偵測元件
65‧‧‧端子
66‧‧‧控制部
82‧‧‧電流源
83‧‧‧源電晶體
83d‧‧‧汲極
83s‧‧‧源極
83g‧‧‧閘極
85‧‧‧資料輸入端子
110,111,112,113,114,115,116,116a,117,118,120,120a,121,130,140,141‧‧‧磁性記憶體裝置
50M‧‧‧記憶體部
500‧‧‧基板
501‧‧‧第一摻雜域
502‧‧‧第二摻雜域
515a,515b,515c‧‧‧通孔佈線
510a‧‧‧第一絕緣層
510b‧‧‧第二絕緣層
510c‧‧‧第三絕緣層
520‧‧‧金屬佈線層
800,801‧‧‧記憶體塊
810,811,812‧‧‧記憶體串
D50‧‧‧資料
c1‧‧‧第一電流
c2‧‧‧第二電流
ND1‧‧‧第一節點
ND2‧‧‧第二節點
BL_11,BL_12,BL_21,BL_22,BL_31,BL_32‧‧‧位元線
BLN‧‧‧位元線條
Ln1‧‧‧第一線
Ln2‧‧‧第二線
sg1‧‧‧第一信號
sg2‧‧‧第二信號
sgr1‧‧‧讀取信號(Read)
TR1‧‧‧第一電晶體
TR2‧‧‧第二電晶體
TR3‧‧‧第三電晶體
TR4‧‧‧第四電晶體
TR5‧‧‧第五電晶體
TR6‧‧‧第六電晶體
GT1‧‧‧第一閘極
GT2‧‧‧第二閘極
GT3‧‧‧第三閘極
GT4‧‧‧第四閘極
GT5‧‧‧第五閘極
GT6‧‧‧第六閘極
SD1‧‧‧第一源極/汲極區
SD2‧‧‧第二源極/汲極區
SD3‧‧‧第三源極/汲極區
SD4‧‧‧第四源極/汲極區
SD5‧‧‧第五源極/汲極區
SD6‧‧‧第六源極/汲極區
SD7‧‧‧第七源極/汲極區
SD8‧‧‧第八源極/汲極區
SD9‧‧‧第九源極/汲極區
SD10‧‧‧第十源極/汲極區
SD11‧‧‧第十一源極/汲極區
SD12‧‧‧第十二源極/汲極區
IN1‧‧‧第一反相器
IN2‧‧‧第二反相器
IP 1‧‧‧第一反相器輸入
IP 2‧‧‧第二反相器輸入
OP1‧‧‧第一反相器輸出
OP2‧‧‧第二反相器輸出
VDD‧‧‧第一電壓
GRD‧‧‧第二電壓
DR1‧‧‧第一方向
DR2‧‧‧第二方向
DR3‧‧‧第三方向
DR4‧‧‧第四方向
DR5‧‧‧第五方向
DR6‧‧‧第六方向
RTR1‧‧‧讀取電晶體
RGT1‧‧‧第一讀取閘極
RSD1‧‧‧第一讀取源極/汲極區
RSD2‧‧‧第二讀取源極/汲極區
RTR2‧‧‧第二感測電晶體
RTR2a,RTR2b,RTR2c,RTR2d,RTR2r‧‧‧感測電晶體
RGT2‧‧‧感測閘極
RRa,RRb‧‧‧電阻
RSD3‧‧‧第一感測源極/汲極區
RSD4‧‧‧第二感測源極/汲極區
CLK‧‧‧時脈信號
圖1是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖2A至圖2F是繪示根據本發明第一實施例之磁性記憶體的剖面示意圖； 圖3是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖4是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖5A及圖5B是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖6是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖7是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖8A及圖8B是根據本發明第一實施例之磁性記憶體的示意圖；圖9是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖10是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖11A及圖11B是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖12A及圖12B是繪示根據本發明第一實施例之磁性記憶體之一部分的示意圖；圖13A及圖13B是繪示根據本發明第一實施例之磁性記憶體之一部分的示意圖；圖14A至圖14J是繪示根據本發明第一實施例之磁性記憶體的示意圖； 圖15是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖16是繪示根據本發明第一實施例之磁性記憶體的示意圖；圖17是繪示根據本發明第二實施例之磁性記憶體的示意圖；圖18是繪示根據本發明第二實施例之磁性記憶體的示意圖；圖19是繪示根據本發明第二實施例之磁性記憶體的示意圖；圖20是繪示根據本發明第三實施例之磁性記憶體的示意圖；圖21A及圖21B是繪示根據本發明第四實施例之磁性記憶體的示意圖；圖22是繪示根據本發明第四實施例之磁性記憶體的示意圖；圖23是繪示根據本發明實施例之磁性記憶體的示意圖；圖24A至圖24F是繪示根據本發明實施例之磁性記憶體的示意圖；圖25A及圖25B是繪示根據本發明實施例之磁性記憶體的示意圖；圖26A至圖26J是繪示根據本發明實施例之磁性記憶體的示意圖； 圖27A至圖27E是繪示根據本發明實施例之磁性記憶體的示意圖；圖28A至圖28C是繪示根據本發明實施例之磁性記憶體的示意圖；圖29A至圖29F是繪示根據本發明實施例之磁性記憶體的示意圖；以及圖30A至圖30F是繪示根據本發明實施例之磁性記憶體的示意圖。
【發明內容及實施方式】
根據一實施例，磁性記憶體裝置包括磁性單元、第一開關部及讀取部。磁性單元包括第一磁線、第一磁部及第二磁部。第一磁線包括多數磁域及一設置於磁域間的磁壁。第一磁線具有一端及一其他端。第一磁部與一端連接且具有第一磁化量。第二磁部與一端連接、遠離第一磁部且具有與第一磁化量相反的第二磁化量。第一開關部包括第一開關及第二開關。第一開關與第一磁部連接且經組配以使第一電流在第一磁部與第一磁線之間流通。第二開關與第二磁部連接且經組配以使第二電流在第二磁部與第一磁線之間流通。讀取部經組配以讀取該等磁域中至少其中一磁域的磁化量。
根據一實施例，揭露一種磁性記憶體的驅動方法。磁性記憶體裝置包括磁性單元、第一開關部及第二開關部。磁性單元包括第一磁線、第一磁部、第二磁部、第三磁部 及第四磁部。第一磁線包括多數磁域及一設置於磁域間的磁壁。第一磁線具有一端及一其他端。第一磁部與一端連接且具有第一磁化量。第二磁部與一端連接、遠離第一磁部且具有第二磁化量。第二磁化量與第一磁化量相反。第三磁部與一其他端連接且具有第三磁化量。第四磁部與一其他端連接、遠離第三磁部且具有第四磁化量。第四磁化量與第三磁化量相反。第一磁部包括第一開關及第二開關。第一開關與第一磁部連接且經組配以使第一電流在第一磁部與第一磁線之間流通。第二開關與第二磁部連接且經組配以使第二電流在第二磁部與第一磁線之間流通。第二開關部包括第三開關及第四開關。第三開關與第三磁部連接且經組配以使第三電流在第三磁部與第一磁線之間流通。第四開關與第四磁部連接且經組配以使第四電流在第四磁部與第一磁線之間流通。本方法包括設定與第三電流的方向相反的第一電流的方向、以及設定與第四電流的方向相反的第二電流的方向。
各種實施例將於下文參照附圖予以說明。
圖式是示意或概念的，且部件間尺寸比例等不一定與實際值相同。在圖式之中，甚至是相同部件，大小及比例可以不同。
在本案的圖式及說明書中，類似關於以上圖式所述的組件以相同參考標號予以標示，並適當省略詳細說明。
(第一實施例)
圖1是繪示根據本發明第一實施例之磁性記憶體的示意圖。
如圖1所示，根據本發明實施例的磁性記憶體裝置110包括磁性單元50u、第一開關部40a及讀取部60。
磁性單元50u包括磁線(第一磁線50)、第一磁部11及第二磁部12。
第一磁線50包括多數磁域50d(磁域)及磁壁50w。磁壁50w設置於多數磁域50d之間。第一磁線50具有一端(第一端50a)及其他端(第二端50b)。
舉例來說，第一磁部11與第一端50a(該端)連接。第一磁部11具有第一磁化量11m。
舉例來說，第二磁部12與第一端50a連接。第二磁部12遠離第一磁部11。第二磁部12具有第二磁化量12m。第二磁化量12m與第一磁化量11m相反。
舉例來說，連接第一磁部11與第一端50a的方向被設定為第一方向DR1。連接第二磁部12與第一端50a的方向被設定為第二方向DR2。第一方向DR1與第二方向DR2相互交叉。
垂直於第一方向DR1與第二方向DR2的方向被視為Z軸方向。垂直於Z軸的方向被視為X軸方向。垂直於Z軸方向與X軸方向的方向被視為Y軸方向。舉例來說，第一磁部11、第二磁部12及第一端50a係配置於X-Y平面。
在此例中，第一磁部11與第二磁部12是層狀。第一 磁部11在垂直於X-Y平面的方向上具有第一厚度11t。在X-Y平面之第一磁部11的長度(寬度)的最大值大於第一厚度11t。第二磁部12在垂直於X-Y平面的方向上具有第二厚度12t。在X-Y平面之第二磁部12的長度(寬度)的最大值大於第二厚度12t。要注意的是在實施例中的第一磁部11及第二磁部12是任意形狀。
在此例中，第一磁化量11m實質上垂直於X-Y平面。第二磁化量12m實質垂直於X-Y平面。舉例來說，第一磁化量11m具有垂直異向性，且第二磁化量12m具有垂直異向性。例如，投射在Z軸方向的第一磁化量11m的分量大於投射在X-Y平面上的第一磁化量11m的分量。例如，投射在Z軸方向的第二磁化量12m的分量大於投射在X-Y平面上的第二磁化量12m的分量。第一磁部11的第一厚度11t不小於0.5奈米(nm)且不大於500nm。第二磁部12的第二厚度12t不小於0.5奈米(nm)且不大於500nm。第二厚度12t可以與第一厚度11t不同。在本實施例中，第二厚度12t可以與第一厚度11t相同。
第一磁線50的磁域50d的每一者具有磁線磁化量50m。磁線磁化量50m具有垂直異向性。磁線厚度50t表示垂直於X-Y平面之方向的第一磁線50的厚度。磁線厚度50t例如，不小於0.5奈米(nm)且不大於500nm。磁線厚度50t可以與第一厚度11t不同且與第二厚度12t不同，或是與他們相同。
第一開關部40a包括第一開關41及第二開關42。
第一開關41與第一磁部11連接。
第一開關41讓第一電流在第一磁部11與第一磁線50之間流通。
第二開關42與第二磁部12連接。
第二開關42讓第二電流在第二磁部12與第一磁線50之間流通。
讀取部60與例如第一磁線50的至少一部分電連接。讀取部60偵測在磁域50d的至少其中一磁域中的磁化的狀態(磁線磁化量50m)。讀取部60可以遠離至少一部分的第一磁線50，只要讀取部60能偵測，例如磁線磁化量50m的狀態即可。稍後說明讀取部60的例子。
於本例中，第一開關部40a包括第一電晶體TR1、第二電晶體TR2、第一反相器IN1以及第二反相器IN2。
第一電晶體TR1作為第一開關41。第一電晶體TR1包括第一閘極GT1、第一源極/汲極區SD1以及第二源極/汲極區SD2。第一源極/汲極區SD1與第一磁部11連接。第二源極/汲極區SD2與電流源81連接。電流源81的電位是第一電壓VDD。換言之，第二源極/汲極區SD2被設定在第一電壓VDD。
第二電晶體TR2作為第二開關42。第二電晶體TR2包括第二閘極GT2、第三源極/汲極區SD3以及第四源極/汲極區SD4。第三源極/汲極區SD3與第二磁部12連接。第四源極/汲極區SD4與電流源81連接。第四源極/汲極 區SD4被設定在第一電壓VDD。
第一反相器IN1包括第一反相器輸入IP 1及第一反相器輸出OP1。第一反相器輸入IP 1與第一閘極GT1連接。第一反相器輸出OP1與第二閘極GT2連接。
第二反相器IN2包括第二反相器輸入IP 2及第二反相器輸出OP2。第二反相器輸入IP 2與第一反相器輸出OP1及第二閘極GT2連接。第二反相器輸出OP2與第一反相器輸入IP 1及第一閘極GT1連接。
第一磁線50的第二端50b的電位被設定在第二電壓GRD。第二電壓GRD是一個與第一電壓VDD不同的電壓。例如，第一電壓VDD高於第二電壓GRD。在此情況下，電流從在第一電壓VDD的導體流向在第二電壓GRD的導體。例如，第一電壓VDD可以低於第二電壓GRD。在此情況下，電流從在第二電壓GRD的導體流向在第一電壓VDD的導體。
為簡化說明，會以第一電壓VDD高於第二電壓GRD的例子說明。第一電壓VDD能適用以下說明，亦適用當其低於第二電壓GRD時。
在磁性記憶體裝置110中實施第一操作，其中，第一電流透過第一開關41(例如，第一電晶體TR1)在第一磁部11與第一磁線50之間流通。接著，實施第二操作，其中，第二電流透過第二開關42(例如，第二電晶體TR2)在第二磁部12與第一磁線50之間流通。此第一操作與第二操作可以改變並實施。
舉例來說，在第一操作中，第一磁線50的磁域50d的線磁化量50m沿著第一磁部11的第一磁化量11m對齊。在第二操作中，第一磁線50的磁域50d的線磁化量50m沿著第二磁部12的第二磁化量12m對齊。藉由改變並實施第一操作及第二操作，第一磁線50的磁化量可以被設定成一期待的狀態。換言之，實施寫入資訊於磁性記憶體裝置110中。藉由設置多數個開關，可以改善第一磁線50的磁化量的可控制性，且可實現穩定操作。
換言之，在本實施例中，二磁部(第一磁部11與第二磁部12)與第一磁線50連接。例如，第一電流可以以從第一磁部11向第一磁線50的方向流通。或者，第一電流可以以從例如第一磁線50向第一磁部11的方向流通。另一方面，第二電流可以以從第二磁部12向第一磁線50的方向流通。或者，第二電流可以以從例如第一磁線50向第二磁部12的方向流通。取決於電流，在第一磁線50中的磁域50d的磁化量藉由改變第一電流及第二電流而受到控制。亦即，實施寫入。
第一電流及第二電流藉由第一開關41及第二開關42所做的操作而被改變。藉由此結構，可以輕易實施寫入。因此，能獲得穩定的操作。
如圖1所示，連接第一磁部11與第二磁部12的方向與第一磁線50的延伸方向相交。第一磁線50的端(第一端50a)的至少一部分係設置於至少一部分的第一磁部11a與至少一部分的第二磁部12之間。端的(第一端 50a)的至少一部分係設置於第一磁部11與第二磁部12之間。
第一磁部11包括第一磁層11l。第一磁層11l具有，例如，垂直磁異向性。第一磁層11l的磁化量具有垂直異向性。
第二磁部12包括第二磁層12l。第二磁層12l具有，例如，垂直磁異向性。第二磁層12l的磁化量具有垂直異向性。
第一磁線50包括，例如，磁線層53l(第三磁層)。線磁層53l具有，例如，垂直磁異向性。線磁層53ls的磁化量具有垂直異向性。
第一磁部11、第二磁部12以及第一磁線50的至少一部分包括選自由鈷(Co)。鐵(Fe)及鎳(Ni)所組成的群組中的至少一者。第一磁部11、第二磁部12以及第一磁線50的至少一部分可以包括具有選自由上述群組中的至少一者的合金。第一磁部11、第二磁部12以及第一磁線50的至少一部分可以進一步包括，例如，選自由鉻(Cr)、鋯(Zr)、銅(Cu)、釕(Ru)、鋱(Tb)、矽(Si)、鍺(Ge)、鎵(Ga)、鎂(Mg)、錳(Mn)、鉍(Bi)、硼(B)及銻(Sb)所組成的群組中的至少一者。
圖2A至圖2F是根據本發明第一實施例的磁性記憶體裝置的示意剖面圖。
此等圖式係繪示磁性記憶體裝置110之一部分的例子 的剖面圖。
如圖2A所示，第一磁部可包括第一磁層11l及第一非磁性導電層11c。第一非磁性導電層11c與第一磁層11l沿著Z軸方向堆疊。
如圖2B所示，第一磁部11可包括第一磁層11l及第一非磁性導電層11c。第一非磁性導電層11c與第一磁層11l沿著Z軸方向堆疊。
如圖2C所示，第二磁部12可包括第二磁層12l及第二非磁性導電層12c。第二非磁性導電層12c與第二磁層12l沿著Z軸方向堆疊。
如圖2D所示，第二磁部12可包括第二磁層12l及第二絕緣層12i。第二絕緣層12i與第二磁層12l沿著Z軸方向堆疊。
如圖2E所示，第一磁線50亦可包括線磁層53l以及線非磁性導電層53c。線非磁性導電層53c與線磁層53l沿著Z軸方向堆疊疊。
如圖2F所示，第一磁線50亦可包括線磁層53l及線絕緣層53i。線絕緣層53i與線磁層53l沿著Z軸方向堆疊。
舉例來說，第一磁層11l、第二磁層12l以及線磁層53l中的至少一者可包括選自鈷(Co)、鐵(Fe)及鎳(Ni)所組成之群組中的至少其中一者。第一磁層11l、第二磁層12l以及線磁層53l的至少其中一者可包括選自該群組中其中一者的合金。第一磁層11l、第二磁層12l 以及線磁層53l的至少一者可進一步包括選自由鉻(Cr)、鋯(Zr)、銅(Cu)、釕(Ru)、鋱(Tb)、矽(Si)、鍺(Ge)、鎵(Ga)、鎂(Mg)、錳(Mn)、鉍(Bi)、硼(B)及銻(Sb)所組成的群組中的至少一者
舉例來說，第一非磁性導電層11c及第二非磁性導電層12c及線非磁性導電層53c的至少其中一者可包括選自由鉑(Pt)、鉭(Ta)、鎢(W)、鋯(Zr)、鉍(Bi)、鋱(Tb)、鈀(Pd)、銅(Cu)、銀(Ag)、銥(Ir)、金(Au)、鋁(Al)及釕(Ru)所組成的群組中的至少其中一者。
舉例來說，第一絕緣層11i及第二絕緣層12i及線絕緣層53i的至少其中一者可包括選自由鋁(Al)、鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)、矽(Si)、鎂(Mg)及鐵(Fe)所組成的群組中的至少其中一者的氧化物、包括選自由鋁(Al)、鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)、矽(Si)、鎂(Mg)及鐵(Fe)所組成的群組中的至少其中一者的氮化物，以及包括選自由鋁(Al)、鈦(Ti)、鉭(Ta)、鈷(Co)、鎳(Ni)、矽(Si)、鎂(Mg)及鐵(Fe)所組成的群組中的至少其中一者的氟化物的至少其中一者。
圖3是根據第一實施例之磁性記憶體裝置的示意圖。
如圖3所示，在第一磁線50中，設置多數磁域50d。磁壁50w係設置於多數磁域50d之間。一磁域50d 係設置於磁壁50wc與其他磁壁50wd之間。磁壁50wc及磁壁50wd係配置以彼此相鄰。
第一磁線50延伸的方向(第三方向DR3)與第一方向DR1相交且與第二方向DR2相交。
舉例來說，磁壁50wc沿著垂直於第三方向DR3的長度(寬度)的方向(第四方向DR4)係短於磁域50d沿著第四方向DR4的長度(寬度)。
第一連接部51係設置於第一磁線50的端(第一端50a)。第一連接部51與第一磁部11及第二磁部12連接。例如，第一連接部磁壁50wa(第一邊界)係設置於第一連接部51與第一磁部11之間。第二連接部磁壁50wb(第二邊界)係設置於第一連接部51與第二磁部12之間。因此，磁性單元50u可包括設置於第一邊界或接近第一邊界的第一磁壁，以及設置於第二邊界或接近第二邊界的第二磁壁。
舉例來說，第一連接部磁壁50wa沿著垂直於第一方向DR1之第五方向DR5的長度(寬度)係短於第一連接部51沿著第五方向DR5的長度(寬度)。例如，第一連接部磁壁50wa沿著第五方向DR5的長度(寬度)短於第一磁部11沿著第五方向DR5的長度(寬度)。例如，設置於第一磁部11與第一磁線50之間的第一邊界部(例如，第一連接部磁壁50wa)係窄於第一磁部11且窄於第一磁線50的磁域50d。
舉例來說，第二連接部磁壁50wb沿著垂直於第二方 向DR2之第六方向DR6的長度(寬度)係短於第一連接部51沿著第六方向DR6的長度(寬度)。例如，第二連接部磁壁50wb沿著第六方向DR6的長度(寬度)係短於第一磁部11沿著第六方向DR6的長度(寬度)。例如，設置於第二磁部12與第一磁線50之間的第二邊界部(例如，第二連接部磁壁50wb)係窄於第二磁部12且窄於第一磁線50的磁域50d。
舉例來說，第一連接部磁壁50wa與磁壁50wc之間的距離d1不小於十倍且不大於三倍磁壁50wc與磁壁50wd之間的距離d3。
舉例來說，第二連接部磁壁50wb與磁壁50wc之間的距離d2不小於十倍且不大於3倍磁壁50wc與磁壁50wd之間的距離d3。
第一磁部11係配置於對第一磁線50之中線50ML而言與第二磁部12對稱的位置。中線50ML係沿著第一磁線50延伸的方向(第三方向DR3)之第一磁線50的中線。
在本實施例中，在第一磁線50中提供周期性固定電位。周期性固定電位係沿著第一磁線50延伸的方向(第三方向DR3)提供。
舉例來說，周期性形狀異向性係設置於第一磁線50。因此，提供了周期性的固定電位。可在第一磁線50中設置特性隨週期而不同的區域。舉例來說，對第一磁線50周期性地實施摻雜。因此，提供周期性固定電位。使 用鎵及氦的至少其中一者來摻雜。
多數凹口(凹部)可設置於第一磁線50。可在第一磁線50中設置多數個凹陷(突出)。因此，提供了周期性的固定電位。
舉例來說，固定電位(第一固定電位)係提供於與第一磁線50之第一磁部11連接的磁域中。亦即，第一固定電位係提供於在第一磁部11與第一磁線50之間設置的第一邊界部中。固定電位(第二固定電位)係提供於與第一磁線50之第二磁部12連接的磁域中。亦即，第二固定電位係提供於在第二磁部12與第一磁線50之間設置的第二邊界部中。此等固定電位局部化磁壁50w。此等固定電位決定磁壁50w的較佳位置。
第一固定電位固定第一連接部磁壁50wa。第二固定電位固定第二連接部磁壁50wb。因此，第一磁線50具有第一固定電位及第二固定電位來固定磁壁50w。接近第一磁部11提供第一固定電位。接近第二磁部12提供第二固定電位。
藉由提供固定電位，磁域50d可以被磁壁50w穩定劃分。因此。能獲得穩定保持儲存於磁域50d中的資料。
在本實施例中，磁域50d的尺寸不小於5奈米(nm)且不大於1000nm。尺寸可以不小於10nm且不大於200nm。
磁域50d的尺寸可對應於供應至第一磁線50之電流(電流脈衝)的脈衝持續時間來決定。舉例來說，磁壁 50w的運動速度約為200m/s。
圖4是繪示根據第一實施例之磁性記憶體裝置的示意圖。
如圖4所示，亦在根據本實施例之磁性記憶體裝置111中，設置磁性單元50u、第一開關部40a及讀取部60。
在第一開關部40a中，設置p型MOSFET第一電晶體TR1及n型MOSFET第二電晶體TR2。
第一電晶體TR1包括第一閘極GT1、第一源極/汲極區SD1以及第二源極/汲極區SD2。第一閘極GT1與資料輸入端子85連接。第一源極/汲極區SD1與電流源81連接。第二源極/汲極區SD2與第一磁部11連接。
第二電晶體TR2包括第二閘極GT2、第三源極/汲極區SD3以及第四源極/汲極區SD4。第二閘極GT2與資料輸入端子85連接。第三源極/汲極區SD3與電流源81連接。第四源極/汲極區SD4與第二磁部12連接。
第一磁部11及第二磁部12與第一磁線50的第一端50a連接。第一磁線50的多數個磁域50d的每一者對應多數個磁性單元50c的每一者。
在此例中，讀取部60與第一磁線50的第二端50b連接。讀取部60包括讀取部磁層61。讀取部磁層61與第一磁線50的多數個磁域50d的其中一者堆疊。
在此例中，第二端50b的第二連接部52係設置於第一磁線50中。第二連接部52係設置於第二端50b之多數 個磁域50d的其中一者。在此例中，讀取部磁層61與第二連接部52堆疊。
讀取部60可進一步包括中間層62。中間層62配置於讀取部磁層61與磁域50d(在此例中的第二連接部52)之間。中間層62可以為絕緣或導電的。
控制部66係與讀取部60連接。控制部66控制讀取部60的操作。
在讀取部60中，在讀取部磁層61與第一磁線50之間流通的電流的電阻隨，例如，第一磁線50之磁域50d(此例中的第二連接部52)之讀取部磁層61與磁化量(磁線磁化量50m)之間的角度改變。在控制部66中偵測到電阻的改變。舉例來說，讀取部磁層61與磁域50d(此例中的第二連接部52)形成偵測元件64。藉由偵測在偵測元件64中的電阻改變，偵測到第一磁線50之磁域50d的狀態。
舉例來說，在第一磁線50之多數個磁域50d中的每一者的磁化量(磁線磁化量50m)移轉以藉由第一電晶體TR1及第二電晶體TR2的操作沿著第一磁線50延伸的方向被傳送。在讀取部60中讀取被傳送的磁化量。換言之，設置了移位暫存器型的記憶體裝置。
圖5A及圖5B是繪示根據第一實施例之磁性記憶體裝置的示意圖。
圖5A以示意方式繪示磁性記憶體裝置111。圖5B是繪示在磁性記憶體裝置111中操作的時序圖。
如圖5A所示，設置源電晶體83。源電晶體83的一端子(源極83s)係設定在第一電壓VDD。源電晶體83的另一端子(汲極83d)係與第一電晶體TR1的第一源極/汲極區SD1以及第二電晶體TR2的第三源極/汲極區SD3連接。時脈信號CLK被供應至源電晶體83之閘極83g。
在圖5A中，第一磁部11係表示為第一電阻R1。第二磁部12係表示為第二電阻R2。第一磁線50係表示為第三電阻R3。第一位置P11表示第一電晶體TR1與第一磁部11之間的位置。第二位置P12表示第二電晶體TR2與第二磁部12之間的位置。
第一電流c1在第一位置P11流通。第二電流c2在第二位置P12流通。資料信號Dsig被供應入資料輸入端子85。
在圖5B中，顯示時脈信號CLK、資料信號Dsig、第一電晶體TR1的狀態、第二電晶體TR2的狀態、第一電流c1以及第二電流c2。圖5B進一步顯示在時脈信號CLK(時脈)供應之後儲存在第一磁線50中的資料D50。
如圖5B所示，資料信號Dsig以與時脈信號CLK聯鎖的方式供應。資料信號Dsig具有，例如，「1」狀態及「0」狀態。第一電晶體TR1的狀態及第二電晶體TR2的狀態的改變視資料信號Dsig的狀態而定。第一電流c1及第二電流c2隨著電晶體的狀態的改變流通。在此例中，當第一電流c1流通時，第二電流c2不流通。當第二電流 c2流通時，第一電流c1不流通。
在第一磁線50中的資料D50依序隨這樣的第一電流c1及第二電流c2改變。亦即，資料信號Dsig位據時脈信號CLK供應到第一磁線50。
在此例中，「1001110」的資料信號Dsig被儲存於第一磁線50中的資料D50內。因此，資料的寫入在第一磁線50上實施。
在本實施例中，藉由使二電晶體交替導通及關斷來形成要流通第一電流c1的狀態、要流通第二電流c2的狀態。此等狀態係穩定地形成。亦即，能實施穩定的寫入及達到穩定的操作。
圖6是繪示根據第一實施例的磁性記憶體裝置的示意圖。
圖6以示意的方式繪示圖1所示的磁性記憶體裝置110。同樣在磁性記憶體裝置110中，資料可藉由例如，針對圖5B解釋的驅動方式被寫入。
圖7是繪示根據第一實施例的磁性記憶體裝置的示意圖。
圖7業已繪示根據本實施例的另一磁性記憶體裝置112。如圖7所示，同樣在磁性記憶體裝置112中，設置磁性單元50u、第一開關部40a及讀取部60。
在此例中，SRAM單元設置在第一開關部40a中。亦即，例如，第一開關41(第一電晶體TR1)及第二開關42(第二電晶體TR2)構成SRAM單元。
在此例中，設置例如，字線WL、位元線BL(第一線Ln1)以及位元條BLN(第二線Ln2)。第一信號sg1(第一資料信號)供應至位元線BL。第二信號sg2(第二資料信號)流進位元線條BLN。第二信號sg2是第一信號sg1的反相信號。換言之，位元線BL的反相信號供應到位元線條BLN。
在此例中，六電晶體設置於SRAM單元中。亦即，第一開關部40a包括第一到第六電晶體TR1-TR6。
第一電晶體TR1作為第一開關41。第一電晶體TR1包括第一閘極GT1、第一源極/汲極區SD1以及第二源極/汲極區SD2。第一閘極GT1與第一節點ND1連接。第一源極/汲極區SD1與第一磁部11連接。第二源極/汲極區SD2與第二節點ND2連接。第一電晶體TR1為，例如，n型MOSFET。
第二電晶體TR2作為第二開關42。第二電晶體TR2包括第二閘極GT2、第三源極/汲極區SD3以及第四源極/汲極區SD4。第二閘極GT2與第二節點ND2連接。第三源極/汲極區SD3與第二磁部12連接。第四源極/汲極區SD4與第一節點ND1連接。第二電晶體TR2為，例如，n型MOSFET。
第三電晶體TR3包括第三閘極GT3、第五源極/汲極區SD5及第六源極/汲極區SD6。第三閘極GT3與第一節點ND1連接。第五源極/汲極區SD5與第二節點ND2連接。第六源極/汲極區SD6與端子65連接。預定的電壓供 應到端子65。亦即，端子65被設在第一電壓VDD。第三電晶體TR3為，例如，p型MOSFET。
第四電晶體TR4包括第四閘極GT4、第七源極/汲極區SD7及第八源極/汲極區SD8。第四閘極GT4與第二節點ND2連接。第七源極/汲極區SD7與第一節點ND1連接。第八源極/汲極區SD8與端子65。第四電晶體TR4為，例如，p型MOSFET。
第五電晶體TR5包括第五閘極GT5、第九源極/汲極區SD9及第十源極/汲極區SD10。
第五閘極GT5與字線WL連接。第九源極/汲極區SD9與第二節點ND2連接。第十源極/汲極區SD10與第一線Ln1連接。亦即，第一信號sg1(第一資料信號)供應到第十源極/汲極區SD10。第五電晶體TR5為，例如，n型MOSFET。
第六電晶體TR6包括第六閘極GT6、第十一源極/汲極區SD11及第十二源極/汲極區SD12。
第六閘極GT6與字線WL連接。第十一源極/汲極區SD11與第一節點ND1連接。第十二源極/汲極區SD12與第二線Ln2連接。亦即，第二信號sg2(反向的第一資料信號及第二資料信號)供應至第十二源極/汲極區SD12。第六電晶體TR6為，例如，n型MOSFET。
流經第一磁部11及第二磁部12的電流可受此一六個電晶體型的SRAM單元的改變與控制。
在此例中。第一開關部40a還包括讀取電晶體 RTR1。當讀取記憶體時，讀取電晶體RTR1關斷或旁路第一開關部40a。讀取電晶體RTR1包括第一讀取閘極RGT1、第一讀取源極/汲極區RSD1及第二讀取源極/汲極區RSD2。
讀取信號sgr1(亦即，「Read」)供應入第一讀取閘極RGT1。第一讀取源極/汲極區RSD1與第一節點ND1電連接。第二讀取源極/汲極區RSD2與第二節點ND2電連接。在此情形中。迫使第一閘極GT1與第二閘極GT2在相同電位，且第二電晶體TR2與第一電晶體TR1被同時切換成OFF。
讀取部60還包括感測電晶體RTR2r。在讀取部60中，例如，設感測裝置(例如，讀取部磁層61)。感測裝置的電阻係根據第一磁線50的磁化量(磁線磁化量50m)的改變而改變。
感測電晶體RTR2包括感測閘極RGT2、第一感測源極/汲極區RSD3及第二感測源極/汲極區RSD4。讀取信號sgr1被供應入感測閘極RGT2。第一感測源極/汲極區RSD3，例如，與感測裝置電連接。第一感測源極/汲極區RSD3與對第一磁線50之至少一磁域50d的方位敏感的至少一元件電連接。第二感測源極/汲極區RSD4與端子65(第一電壓VDD)電連接。例如，第一感測源極/汲極區RSD3與讀取部磁層61電連接。例如，第一感測源極/汲極區RSD3與電阻取決於磁線域定向的裝置電連接。
例如，第一電晶體TR1及第二電晶體TR2受讀取信 號sgr1控制。在第一磁線50與讀取部60之間流通的電流受讀取信號sgr1的控制。流經與第一磁線50電連接之讀取部60的電流受到讀取信號sgr1控制。因此，偵測元件64的電阻被偵測。因此，被寫入第一磁線50的資訊被讀取。
圖8A及圖8B是繪示根據第一實施例之磁性記憶體裝置的示意圖。
圖8A以示意方式繪示磁性記憶體裝置113。圖8B是在磁性記憶體裝置113中操作的時序圖。
如圖8A所示，根據本實施例之另一磁性記憶體裝置113除了磁性單元50u、第一開關部40a及讀取部60以外還包括正反電路部48。正反電路部48為，例如，正反延遲電路。
正反電路部48具有第一正反端子48a、第二正反端子48b及第三正反端子48c。第一正反端子48a與第二感測電晶體RTR2的第四讀取源極/汲極區RSD4連接。第二正反端子48b與第一線Ln1連接。第一線Ln1對應於被供應第一資料信號(第一信號sg1)的位元線BL。第三正反端子48c與第二線Ln2連接。第二線Ln2對應於被供應第二資料信號(第二信號sg2)的位元線條BLN。
第一正反端子48a是正反電路部48的輸入。信號「D」被供應入第一正反端子48a。第二正反端子48b是正反電路部48的輸出「Q」。第三正反端子48c是正反電路部48的輸出「QN」。「QN」是「Q條」。「QN」是 「Q」的反向。
在圖8B中，顯示時脈信號CLK、讀取信號sgr1、「D」、「Q」、第一電流c1及第二電流c2。時脈信號CLK可以是字線WL的信號。讀取信號sgr1對應於「Read」。在供應時脈信號CLK之後儲存於第一磁線50的資料D50進一步顯示於圖8B。
第一磁線50之磁域50d的磁化量(磁線磁化量50m)被讀取部60所偵測，而儲存於第一磁線50的資料(資訊)被讀取。且讀取資料被正反電路部48延遲。被延遲的資料再度被寫入第一磁線50。
在此例中，同樣在讀取被記憶的資料之後，被讀取的資料予以保持。亦即，可以實施移位暫存器之資料的非破壞性讀取。
圖9是繪示根據第一實施例之磁性記憶體裝置的示意圖。
如圖9所示，在根據本實施例的磁性記憶體裝置114中，設置多數個讀取部60(例如，第一至第四讀取部60a-60d等)。例如，多數個讀取部60的每一者與例如第一磁線50的多數個磁線50d的一者電連接。例如，多數個讀取部60的每一者與電阻取決於磁線域定向的裝置電連接。例如，讀取部60之讀取部磁層61的每一者與磁域50d堆疊。因此，提供了串列輸入/並互輸出移位暫存器。
在此例中，第一讀取部60a包括讀取部磁層61a、感測電晶體RTR2a及電阻RRa。第二讀取部60b包括讀取 部磁層61b、感測電晶體RTR2b及電阻RRb。第三讀取部60c包括讀取部磁層61c、感測電晶體RTR2c及電阻RRc。第四讀取部60d包括讀取部磁層61d、感測電晶體RTR2d及電阻RRa。
在讀取部的每一者中，讀取部磁層61與電阻之間設置感測電晶體。信號sgr1(即，「Read」)供應至感測電晶體的每一者的閘極。藉由讀取信號sgr1，磁域50d之磁化量的狀態在讀取部的每一者中被讀取。亦即，寫入的資訊被讀取。
在本實施例中，多數個感測電晶體中的特性會有不同。例如，感測電晶體RTR2a的特性可能會與感測電晶體RTR2c的特性不同。多數個電阻的特性會有不同。例如，電阻RRa可與電阻RRc不同。
圖10是根據第一實施例之磁性記憶體裝置的示意圖。
如圖10所示，同樣在根據本實施例之另一磁性記憶體裝置115中設置磁性單元50u及第一開關部40a。讀取部60在圖10中省略。
在磁性記憶體裝置115中，第一開關部40a包括第一傳輸閘TG1及第二傳輸閘TG2。
第一傳輸閘TG1作為第一開關41。第一傳輸閘TG1包括第一輸入部TGi1、第一輸出部TGo1、第一閘極TGg1及第二閘極TGg2。第一輸入部TGi1與電流源81連接。第一輸出部TGo1與第一磁部11連接。第一信號sg1 (第一資料信號)供應至第一閘極TGg1。第二信號sg2(第二資料信號)供應至第二閘極TGg2。第二資料信號是與第一資料信號相反的信號。
第二傳輸閘TG2作為第二開關42。第二傳輸閘TG2包括第二輸入部TGi2、第二輸出部TGo2、第三閘極TGg3及第四閘極TGg4。第二輸入部TGi2與電流源81連接。第二輸出部TGo2與第二磁部12連接。第二信號sg2(第二資料信號)供應至第三閘極TGg3。第一信號sg1(第一資料信號)供應至第四閘極TGg4。
藉由使用二傳輸閘，亦在磁性記憶體裝置115中得到穩定的寫入。根據本實施例，可設置可穩定操作的磁性記憶體裝置。
圖11A及圖11B是繪示根據第一實施例之磁性記憶體裝置的示意圖。
如圖11A所示，同樣在根據本實施例之另一磁性記憶體裝置116中設置磁性單元50u及第一開關部40a。讀取部60在圖11A中省略。
在磁性記憶體裝置116中，第一開關部40a包括第一電晶體TR1及第二電晶體TR2。
第一電晶體TR1作為第一開關41。第一電晶體TR1是p型MOSFET。第一電晶體TR1包括第一閘極GT1、第一源極/汲極區SD1及第二源極/汲極區SD2。第一信號sg1(第一資料信號)供應入第一閘極GT1。第一源極/汲極區SD1與第一磁部11連接。第二源極/汲極區SD2與 電流源81連接。
第二電晶體TR2作為第二開關42。第二電晶體TR2是n型MOSFET。第二電晶體TR2包括第二閘極GT2、第三源極/汲極區SD3及第四源極/汲極區SD4。第一信號sg1(第一資料信號)供應入第二閘極GT2。第三源極/汲極區SD3與第二磁部12連接。第四源極/汲極區SD4與電流源81連接。
如圖11B所示，在根據本實施例之另一磁性記憶體裝置116a中，在磁性記憶體裝置116中的電流源81被電壓源81a取代。第二源極/汲極區SD2與電壓源81a連接。第四源極/汲極區SD4與電壓源81a連接。在磁性記憶體裝置116a中，除了此以外的其他配置均與磁性記憶體裝置116的配置相同。
同樣在磁性記憶體裝置116及磁性記憶體裝置116a中，藉由使用二電晶體得到穩定的寫入。根據本實施例，可設置可穩定操作的磁性記憶體裝置。
圖12A及圖12B是繪示根據第一實施例之磁性記憶體裝置的示意圖。
圖12A是磁性單元50u的示例立體圖。圖12B是圖12A的線A1-A2的剖面圖。
如圖12A及圖12B所示，第一磁部11包括第一磁層11l、第一非磁性導電層11c及第一絕緣層11i。在此例中，第一磁層11l設置在第一非磁性導電層11c與第一絕緣層11i之間。
第二磁部12包括第二磁層12l、第二非磁性導電層12c及第二絕緣層12i。在此例中，第二磁層12l設置在第二非磁性導電層12c與第二絕緣層12i之間。
第一磁線50包括線磁層53l、線非磁性導電層53c及線絕緣層53i。在此例中，線磁層53l設置在線非磁性導電層53c與線絕緣層53i之間。
對於第一非磁性導電層11c、第二非磁性導電層12c及線非磁性導電層53c而言，可使用金屬。對於第一絕緣層11i、第二絕緣層12i及線絕緣層53i而言，例如可使用氧化物等。
圖13A及圖13B是繪示根據第一實施例之磁性記憶體裝置的示意圖。
圖13A是繪示磁性單元50u的示意立體圖。圖13B是圖13A的線B1-B2的剖面圖。
如圖13A及圖13B所示，第一磁部11包括第一磁層11l、第一非磁性導電層11c、第一絕緣層11i、層11p及層11q。層11p設置在第一絕緣層11i與層11q之間。例如，磁層或非磁層可用於層11p。層11q是一中間層。例如，鉑、釕、金及銅的至少一者可用於層11p及層11q。
另一方面，第二磁部12包括第二磁層12l、第二非磁性導電層12c及第二絕緣層12i及層12p。第二非磁性導電層12c設置於層12p與第二磁層12l之間。
依此方式，包括於第一磁部11中的層的數量可與包括於第二磁部12中的層的數量不同。包括於第一磁部11 中的層的數量可與包括於第一磁線50中的層的數量不同。包括於第二磁部12中的層的數量可與包括於第一磁線50中的層的數量不同。第一磁部11、第二磁部12及第一磁線50的每一厚度可以互不相同。
圖14A至圖14J是繪示根據第一實施例之磁性記憶體裝置的示意圖。
此等圖是對應圖13A之線A1-A2的剖面的剖面圖。此等圖顯示使用於本實施例中之第一磁部11、第二磁部12及第一磁線50的配置例。
如圖14A所示，第一磁部11包括第一磁層11l、第一非磁性導電層11c及第一鐵磁性層11la及第一反鐵磁性層11af。第一非磁性導電層11c設置於第一磁層11l與第一反鐵磁性層11af之間。第一鐵磁性層11la設置於第一非磁性導電層11c與第一反鐵磁性層11af之間。在此例中，第一鐵磁性層11la的磁化量是反平行於第一磁層11l的磁化量。第一反鐵磁性層11af在反鐵磁性層與鐵磁性層之間的介面中產生交換交互作用。第一非磁性導電層11c包括在第一磁層11l與第一鐵磁性層11la之間的RKKY耦合。在此例中，第二磁部12包括第二磁層12l及第二反鐵磁性層12af。第一磁線50包括線磁層53l。
如圖14B所示，第二磁部12包括第二磁層12l、第二非磁性導電層12c、第二鐵磁性層12la及第二反鐵磁性層12af。在此例中，第二磁層12l設置於第二鐵磁性層12la與第二反鐵磁性層12af之間。第二非磁性導電層12c 設置於第二磁層12l與第二鐵磁性層12la之間。在此例中，第二鐵磁性層12la的磁化量係反平行於第二磁層12l的磁化量。第二反鐵磁性層12af在反鐵磁性層與鐵磁性層之間的介面中產生交換交互作用。第二非磁性導電層12c包括在第二磁層12l與第二鐵磁性層12la之間的RKKY耦合。在此例中，第一磁線50包括線磁層53l及線非磁性導電層53c。第一非磁性導電層11c、線非磁性導電層53c及第二非磁性導電層12c係設置於共同平面。
如圖14C所示，第一磁部11包括第一磁層11l、第一非磁性導電層11c及第一鐵磁性層11la。
如圖14D所示，第二磁部12包括第二磁層12l及第二反鐵磁性層12af。
如圖14E所示，第一磁部11包括第一磁層11l、第一非磁性導電層11c、第一鐵磁性層11la及反鐵磁性層11af。
如圖14F所示，第一磁部11包括第一磁層11l、第一非磁性導電層11c及第一鐵磁性層11la。在例中，第一鐵磁性層11la的硫化量係反平行於(反向於)第一磁層11l的磁化量。
如圖14G所示，第一磁部11包括第一磁層11l、第一非磁性導電層11c及第一鐵磁性層11la。在此例中，第一鐵磁性層11la的磁化量係平行於(亦即，相同方向)第一磁層11l的磁化量。
如圖14H所示，第二磁層12l的厚度與第一磁層11l 的厚度不同。在此例中，第二磁層12l的厚度係較厚於第一磁層11l的厚度。
如圖14I所示，第一磁線50包括線磁層53l。線磁層53l的厚度係較厚於第一磁層11l的厚度，且較薄於第二磁層12l的厚度。
如圖14J所示，線磁層53l的厚度與第一磁層11l的厚度相同。第二磁層12l的厚度係較厚於第一磁層11l的厚度。
除了上述，在本實施例中，各種配置還可用於諸層。
圖15是繪示根據第一實施例之磁性記憶體裝置的示意圖。
如圖15所示，在磁性記憶體裝置117中，設置多數個記憶體部50M。一記憶體部50M包括磁性單元50u、第一開關部40a及讀取部60。多數個記憶體部50M係以矩陣配置來設置。
在磁性記憶體裝置117中，設置多數個字線WL。多數個字線WL包括，例如，第一字線WL_1、第二字線WL_2及第三字線WL_3等。多數個字線WL以一個方向延伸。
在磁性記憶體裝置117中，設置多數個位元線BL。多數個位元線包括，例如，第一位元線BL_1、第二位元線BL_2及第三位元線BL_3等。多數個位元線BL以一個方向延伸。
在磁性記憶體裝置117中，設置多數個位元線條 BLN。多數個位元線條BLN包括，例如，第一位元線條BL_1N、第二位元線條BL_2N及第三位元線條BL_3N等。多數個位元線條BLN以一個方向延伸。
例如，位元線條BLN延伸的方向平行於位元線BL延伸的方向。字線WL延伸的方向平行於位元線BL延伸的方向。
於此例中，第一開關部40a具有解釋磁性記憶體裝置110的配置。第二源極/汲極區SD2設置於第一電晶體TR1中。第三源極/汲極區SD3設置於第二電晶體TR2中。第二源極/汲極區SD2及第三源極/汲極區SD3與一字線WL連接。在此例中，設置第一反相器IN1及第二反相器IN2。第一反相器IN1具有第一反相器輸入IP 1及第一反相器輸出OP1。在此例中，第一反相器輸入IP 1與一位元線條BLN連接。第一反相器輸出OP1與一位元線BL連接。
使用多數個字線WL、多數個位元線BL、多數個位元線條BLN，資料能獨立寫入多數個記憶體部50M的每一者。藉由多數個記憶體部50M，獲得具有多數個記憶體單元的記憶體裝置。
圖16是根據繪示第一實施例之磁性記憶體裝置的示意圖。
如圖16所示，類比對數位轉換器ADC設置於磁性記憶體裝置118中。時脈信號CLK自類比對數位轉換器ADC輸出。多數個邏輯輸出自類比對數位轉換器ADC輸 出。多數個邏輯輸出包括輸出D1、D2及Dn等。多數個邏輯輸出包括D1N、D2N及DnN等。
例如，時脈信號CLK供應至多數個字線WL的每一者。輸出D1、D2及Dn等分別被供應至多數個位元線BL的每一者。輸出D1N、D2N及DnN分別被供應至多數個位元線條BLN的每一者。
在磁性記憶體裝置118中，供應入類比對數位轉換器ADC的資訊被儲存。
(第二實施例)
圖17是繪示根據第二實施例之磁性記憶體裝置的示意圖。
如圖17所示，根據本實施例的磁性記憶體裝置120除了磁性單元50u、第一開關部40a及讀取部60還包括第二開關部40b。除了第一磁線50、第一磁部11及第二磁部12，磁性單元50u還包括第三磁部13及第四磁部14。在此例中，在磁性記憶體裝置120中，設置第一控制埠SEL_1及第二控制埠SEL_2。
對於第一磁線50而言第一磁部11及第二磁部12，可使用對上述實施例所描述的配置。對第一開關部40a及讀取部60而言，可使用對上述實施例所描述的配置。以下，將描述磁性單元50u及第二開關部40b的例子。
設置於磁性單元50u中的第三磁部13與第一磁線的其他端(第二端50b)連接。第三磁部13具有第三磁化 量13m。
第四磁部14與上述的其他端(第二端50b)連接。第四磁部14遠離第三磁部13。第四磁部14具有第四磁化量14m。第四磁化量14m與第三磁化量13m相反。
針對第一磁部11及第二磁部12所述的配置及材料適用於第三磁部13及第四磁部14。
例如，第三磁部13包括第三磁層13l。第三磁層13l具有，例如，垂直磁性異向性。第三磁層13l的磁化量具有垂直異向性。第四磁部14包括第四磁層14l。第四磁層具有，例如，垂直磁化量異向性。第四磁層14l的磁化量具有垂直異向性。第三磁部13及第四磁部14的至少其中一者可包括非磁性導電層及絕緣層的至少其中一者。
第二開關部40b包括第三開關43及第四開關44。第三開關43與第三磁部13連接。第三開關43使第三電流於第三磁部13與第一磁線50之間流通。第四開關44與第四磁部14連接第四開關44使第四電流於第四磁部14與第一磁線50之間流通。
在此例中，作為第一開關部40a，使用針對磁性記憶體裝置116所述的配置。亦即，p型MOSFET的第一電晶體TR1及n型MOSFET的第二電晶體TR2係設置於第一開關部40a。第一電晶體TR1的第一閘極GT1與第一控制埠SEL_1連接。第二電晶體TR2的第二閘極GT2亦與第一控制埠SEL_1連接。第一信號sg1被供應至第一控制埠SEL_1。
另一方面，p型MOSFET和n型MOSFET亦設置於第二開關部40b中。亦即，第二開關部40b包括第三電晶體TR3及第四電晶體TR4。
第三電晶體TR3作為第三開關43。第三電晶體TR3為p型MOSFET。第三電晶體TR3包括第三閘極GT3、第五源極/汲極區SD5及第六源極/汲極區SD6。第三閘極GT3與控制埠SEL_2連接。第五源極/汲極區SD5與第三磁部13連接。第六源極/汲極區SD6與電流源82連接。
第四電晶體TR4作為第四開關44。第電晶體TR4為n型MOSFET。第四電晶體TR4包括第四閘極GT4、第七源極/汲極區SD7及第八源極/汲極區SD8。第四閘極GT4與第二控制埠SEL_2連接。第七源極/汲極區SD7與第四磁部14連接。第八源極/汲極區SD8與電流源82連接。
藉由施加到第一控制埠SEL_1及第二控制埠SEL_2的信號，電流可流通於第一磁線50中的各個路徑。
例如，電流可流通於包括第一磁部11、第一磁線50及第三磁部13之路徑。電流可流通於包括第一磁部11、第一磁線50及第四磁部14之路徑。電流可流通於包括第二磁部12、第一磁線50及第三磁部13之路徑。電流可流通於包括第二磁部12、第一磁線50及第四磁部14之路徑。此等電流的方向為任意的。
在磁性記憶體裝置120中，可改變及實施來自第一磁線50之第一端50a面的寫入及來自第一磁線50之第二端50b面的寫入。在本實施例中，例如，增加寫入操作的彈 性。可得到較穩定的操作。
圖18是繪示根據第二實施例之磁性記憶體裝置的示意圖。
如圖18所示，在根據本實施例之另一磁性記憶體裝置120a中，在磁性記憶體裝置116中的電流源81被電壓源81a取代。且電流源82被電壓源82a取代。第二源極/汲極區SD2與電壓源81a連接。第四源極/汲極區SD4與電壓源81a連接。第六源極/汲極區SD6與電壓源82a連接。第八源極/汲極區SD8與電壓源82a連接。
同樣在磁性記憶體裝置120a中，藉使用二電晶體可得到穩定的寫入。且藉使用二開關部可增加寫入操作的彈性。
圖19是繪示根據第二實施例之磁性記憶體裝置的示意圖。
如圖19所示，在磁性記憶體裝置121中設置多數個記憶體部50M。一記憶體部50M包括磁性單元50u、第一開關部40a、第二開關部40b及讀取部60。多數個記憶體部50M，例如，以矩陣配置來設置。
設置多數個字線WL(第一字線WL_1及第二字線WL_2等)。
設置多數個位元線BLp。多數個位元線BLp包括位元線BL_11、位元線BL_21、位元線BL_31等。
設置多數個位元線BLq。多數個位元線BLq包括位元線BL_12、位元線BL_22、位元線BL_32等。
例如，位元線BLq延伸的方向平行於位元線BLp延伸的方向。字線WL延伸的方向與位元線BLp延伸的方向相交。
在此例中，第一開關部40a及第二開關部40b具有針對磁性記憶體裝置120所述的配置。
第一閘極GT1及第二閘極GT2與其中一位元線BLp連接。第二源極/汲極區SD2及第四源極/汲極區SD4與其中一字線WL連接。
第三閘極GT3及第四閘極GT4與其中一位元線BLq連接。第六源極/汲極區SD6及第八源極/汲極區SD8設定在預定電位(例如，地電位)。
使用多數個字線WL、多數個位元線BLp及多數個位元線BLq，資料可獨立寫入多數個記憶體部50M的每一者。可藉由多數個記憶體部50M得到具有多數個記憶體單元的磁性記憶體裝置。
(第三實施例)
圖20是繪示根據第三實施例之磁性記憶體裝置的示意圖。
如圖20所示，在根據本實施例中的磁性記憶體裝置130中，除了第一磁線50，磁性單元50u還包括第二磁線50E。在此例中，設置第三開關部40c及第一控制埠SEL_1、第二控制埠SEL_2及第三控制埠SEL_3。讀取部60在此圖中被省略。
第二磁線50E具有一端(第三端50Ea)及其他端(第四端50Eb)。第二磁線50E的端與第一磁線50連接。
在此例中，磁性單元50u還包括第五磁部15及第六磁部16。第五磁部15與第二磁線50E的其他端連接。第六磁部16遠離第五磁部15。第六磁部16與第二磁線50E的其他端連接。第六磁部16的磁化量與第五磁部15的磁化量相反。
在此例中，第三開關部40c包括第五開關45及第六開關46。第五開關45的端(源極/汲極區的一者)與第五磁部15連接。第六開關46的端(源極/汲極區的一者)與第六磁部16連接。第五開關45的閘極及第六開關46的閘極與控制埠SEL_3連接。
另一方面，第一開關41及第二開關42設置於第一開關部40a。第一開關41的閘極及第二開關42的閘極與第一控制埠SEL_1連接。
在此例中，第一磁線50的其他端(第二端50b)與電晶體TRa的端連接。電晶體TRa的其他端與電流源82連接。電晶體TRb設置於電流源82與第三開關部40c之間。電晶體TRa的閘極及電晶體TRb的閘極與第二控制埠SEL_2連接。
第五開關45的其他端(另一源極/汲極區)及第六開關46的其他端(另一源極/汲極區)與電晶體TRb的端連接。電晶體TRb的其他端與電流源82連接。
在磁性記憶體裝置130中，例如，電流可流通六路徑。例如，電流在第一磁線50之第一端50a與第一磁線50的第二端50b之間的路徑流通。例如，電流可在第一磁線50之第一端50a與第二磁線50E之第四端50Eb之間的路徑流通。電流可在第二磁線50E之第四端50Eb與第一磁線50之第二端50b之間的路徑流通。
藉由選擇來自六路徑的電流的路徑可進一步增加操作的彈性。
(第四實施例)
圖21A及圖21B是繪示根據第四實施例之磁性記憶體裝置的示意圖。
如圖21A所示，在根據本實施例的磁性記憶體裝置140中，磁性單元50u包括多數個記憶體塊。在此例中，設置記憶體塊800、記憶體塊801等。記憶體塊800包括記憶體串812。記憶體塊801包括記憶體串811。在此例中，記憶體串810由記憶體塊800及記憶體塊801共享。
如圖21B所示，記憶體串811包括第一磁線50。記憶體串812包括第二磁線50E。記憶體串810包括第三磁線50F。第三磁線50F具有一端(第五端50Fa)及其他端(第六端50Fb)。例如，第一磁線50的第二端50b及第二磁線50E的第四端50Eb與第三磁線50F的第五端50Fa連接。例如，在多數個記憶體串的匯流處的部分作為另一記憶體串的一端。
藉由電流流通於多數個路徑可增加操作的彈性。例如，在儲存包括冗餘資料的資訊的情形中，可以縮小裝置。
例如，部件60可設置於多數個記憶體串的其中一者，且其可在其他記憶體串中省略。藉由省略，可縮減裝置並減少成本。
資料在多數個記憶體串中的移位速度可互不相同。可提供高密度儲存資訊的部分及高速操作的部分。
圖22是繪示根據第四實施例之磁性記憶體裝置的示意圖。
如圖22所示，在根據本實施例的磁性記憶體裝置141中，設置多數個記憶體區(第一記憶體區M1到第四記憶體區M4等)於磁性單元50u中。記憶體串MS設置於每一記憶體區中。
例如，一記憶體串MS設置於第一記憶體區M1中。在第二記憶體區M2中，平行設置二記憶體串MS。在第三記憶體區M3中，平行設置22=4記憶體串MS。在第四記憶體M4中，平行設置23=8記憶體串MS。因此，於記憶體中提供階層。例如，在第四記憶體區M4中，相較於第一記憶體區M1，快取階為高，且記憶體的大小是大的。
例如，第一記憶體區M1對應於高速存取記憶體。例如，在第一記憶體區M1中，儲存重要資料。例如，第二記憶體區M2對應於低速存取記憶體。例如，在第二記憶 體區M2中，儲存大量資料。可執行依目的儲存資訊。
圖23是繪示根據實施例之磁性記憶體裝置的示意圖。
在圖23中，顯示磁性記憶體裝置110設置於基板上之情形的結構的例子。讀取部60在此圖中被省略。
例如，設置基板500。矽基板等用於基板500。第一摻雜域501及第二摻雜域502設置在基板500的一部分。第一絕緣層510a設置於基板500上。
金屬佈線層520設置於第一絕緣層510a上。金屬佈線層520包括多數個導電層(未顯示)。設置通孔佈線515a及通孔佈線515b。通孔佈線515a及通孔佈線515b穿透第一絕緣層510a。通孔佈線515a連接第一摻雜域501與金屬佈線層520中的其中一導電層。通孔佈線515b連接第二摻雜域502與金屬佈線層520中的其中一導電層。
第二絕緣層510b設置於金屬佈線層520上。磁性單元50u及開關部(第一開關部40a等)係設置在第二絕緣層510的一部分上。設置通孔佈線515c。通孔佈線515c穿透第二絕緣層510b。通孔佈線515c電連接在金屬佈線層520中的其中一導電層與磁性單元50u。例如，通孔佈線515c和與第一開關部40a連接的導電層連接。
第三絕緣層510c設置於磁性單元50u及第一開關部40a上。磁性記憶體裝置110能使用CMOS製程予以提供。
(第五實施例)
本實施例有關一種磁性記憶體裝置的驅動方法。應用此驅動方法的磁性記憶體裝置包括，例如，磁性單元50u及第一開關部40a。磁性單元50u包括第一磁部11、第二磁部12及第一磁線50。第一開關部40a包括第一開關41及第二開關42。第一開關41與第一磁部11連接。第二開關42與第二磁部12連接。
在此驅動方法中，使第一開關41處於一電連接狀態，以便例如，使第一電流在第一磁部11與第一磁線50之間流通。在此這期間，使第二開關42處於一非電連接狀態，使得例如，電流實質上不會在第二磁部12與第一磁線50之間流通。電連接狀態係處於低電阻狀態。非電連接狀態係處於高電阻狀態。高電阻狀態的電阻係高於低電阻狀態的電阻。
在此驅動方法中，使第二開關42處於電連接狀態，以便例如，使第二電流在第二磁部12與第一磁線50之間流通。在此期間，使第一開關41處於非電連接狀態，使得例如，電流實質上不會在第一磁部11與第一磁線50之間流通。因此，磁性記憶體裝置可穩定操作。
根據本實施例的驅動方法包括用於包括第二開關部40b之磁性記憶體裝置的驅動方法。
例如，第三磁部13及第四磁部14進一步設置在磁性單元50u中。第二開關部40b包括第三開關43及第四開 關44。第三開關43與第三磁部13連接。第四開關44與第四磁部14連接。
在此驅動方法中，使第三開關43處於電連接狀態，以便例如，使第三電流在第三磁部13與第一磁線50之間流通。在此期間，使第四開關44處於非電連接狀態，使得例如，電流實質上不會在第四磁部14與第一磁線50之間流通。
在此驅動方法中，使第四開關44處於電連接狀態，以便例如，使第四電流在第四磁部14與第一磁線50之間流通。在此期間，使第三開關43製成要處於非電連接狀態，使得例如，電流實質上不會在第三磁部13與第一磁線50之間流通。
在此驅動方法中，第一電流的方向設成與第三電流的方向相反。第二電流的方向設成與第四電流的方向相反。
根據此驅動方法，能穩定操作磁性記憶體裝置。
圖24A至圖24F是繪示根據實施例之磁性記憶體裝置的示意圖。
此等圖繪示在寫入操作中磁性單元50u中磁化量的變化模擬結果。圖24A對應第一狀態(例如，初始狀態)。圖24F對應第二狀態(例如，結束狀態)。在圖24A中，時間T是0。在圖24B中，時間T是時間ta。在圖24B至圖24E中，時間T分別是0.1xta、0.25xta、0.4xta以及0.6xta。此等圖繪示電流在第二磁部12與第一磁線50之間流通以及電流不在第一磁部11與第一磁線50之 間流通的情形中磁化量的變化。自從電流開始流通，時間T對應流通的時間。在此等圖中，亮的部分對應向上磁化量而暗的部分對應向下磁化量。
如圖24A所示，當時間T為0時，第二磁部12的磁化量為向上，而第一磁部11的磁化量為向下。在第一磁線50的端(第一連接部51)的磁化量是向下。隨著時間提向前，第二連接部磁壁50wb移動。且第一連接部51的磁化量改變。如圖24F所示，當時間T為時間ta時，第一連接部51的磁化量向上改變。
圖25A及圖25B是繪示根據實施例之磁性記憶體裝置的示意圖。
圖25A是圖24A的延伸。圖25B是圖24F的延伸。
如圖25A所示，第一至第六固定位置ps1-ps6設置於磁性單元50u中。例如，第一固定位置ps1及第二固定位置ps2設置在第一磁部11與第一連接部51之間的邊界。例如，第三固定位置ps3與第四固定位置ps4設置在第二磁部12與第一連接部51之間的邊界。例如，第五固定位置ps5及第六固定位置ps6設置在第一連接部51和與第一連接部51不同的磁域50d的邊界。磁壁DW1配置在第二磁部12與第一連接部51之間的邊界。磁壁DW1對應於第二連接部磁壁50wb。磁壁DW2配置在第一連接部51和與第一連接部51不同的磁域50d之間的邊界。
如針對圖24B至圖24E所述，磁壁DW1隨著時間向前移動且磁壁DW1的長度在第一連接部51中增加。
如圖25B所示，磁壁WD1被分成磁壁DW3及磁壁DW1’。磁壁DW3被第一固定位置ps1及第二固定位置ps2固定。在圖25B中的磁壁DW2是移自磁壁DW2在圖25A中的位置。
在本實施例中，一磁壁(此例中為磁壁DW1)被二固定位置(此例中為第三固定位置ps3及第四固定位置ps4)所固定。在施加寫入脈衝之後，磁壁DW3配置在第一固定位置ps1及第二固定位置ps2的位置。且在施加寫入脈衝之前，磁壁WD1’配置在磁壁WD2的位置。
將稍後說明磁性單元50u的各種例子。
圖26A至圖26J是繪示根據實施例之磁性記憶體裝置的示意圖。
如圖26A至圖26J所示，在第一磁部11與第一磁線50之間的邊界部的寬度係窄於第一磁部11的寬度，且窄於第一磁線50之磁域50d的寬度。在第二磁部12與第一磁線50之間的邊界部的寬度係窄於第二磁部12的寬度，且窄於第一磁線50之磁域50d的寬度。例如，如針對圖3所述，在第一磁線50中提供周期性形狀異向性。在磁性單元50u中提供幾何固定位置。
圖27A至圖27E是繪示根據實施例之磁性記憶體裝置的示意圖。
如圖27A至圖27E所示，材料變化部55可設置於磁性單元50u中。材料變化部55的材料與材料變化部55以外的其他部分的材料不同。例如，包含於材料變化部55 中的材料與包含於料變化部55以外的其他部分的材料的成分不同。材料變化部55能藉由局部引進入元素(例如，Ga、He等至少其中一者)加以形成。固定位置係由材料變化部55形成。
圖28A至圖28C是繪示根據實施例之磁性記憶體裝置的示意圖。
如圖28A至圖28C所示，在此等例子中，設置幾何固定位置及根據材料變化部55的固定位置。
如圖29A至圖29F所示，第一磁部11、第二磁部12以及第一磁線50的至少其中一者能被幾何固定位置及根據材料變化部55的固定位置的至少其中一者劃分。
圖30A至圖30F是繪示根據實施例之磁性記憶體裝置的示意圖。
如圖30A至圖30F所示，凹口50n設置於第一磁部11與第一磁線50之間的區域，以及第二磁部12與第一磁線50之間的區域。凹口50n(凹部或凹處)包括例如，固定位置。例如，第一固定位置ps1及第二固定位置ps2係設置於第一磁部11與第一磁線50之間的區域中。第三固定位置ps3及第四固定位置ps4係設置於第二磁部12與第一磁線50之間的區域中。
例如，第一固定位置ps1及第二固定位置ps2係設置在第一邊界部附近。第三固定位置ps3及第四固定位置ps4係設置在第二邊界部附近。
在本實施例中，第一磁線50可具有二維結構或是可 以具有三維結構。固定位置可圍繞第一邊界部。另一固定位置可圍繞第二邊界部。
根據本實施例，可提供可穩定操作的磁性記憶體裝置及其驅動方法。
在本案的說明書中，「垂直」及「平行」意指不僅是嚴格垂直以及嚴格平行，亦包括，例如，由於製程等造成的變動。實質上垂直及實質上平行便足夠。
上文中，本發明的例示性實施例參照特定例子說明。然而，本發明的實施例並不侷限於此等特定例子。舉例來說，熟於此技藝人士可以藉由適當選擇磁性記憶體裝置所包括之的組件(諸如磁性單元、磁線、磁部、開關部、開關、電晶體、傳輸閘、反相器、電阻、電流源、電壓源、讀取部、字線、位元線以及來自習知技藝的類似物)的特定配置，以類似方式實施本發明。且此種實施係包括在本發明可獲得類似功效的程度的範圍內。
再者，特定例子的任何二或更多組成在技術可行性的程度內可結合且達含有本發明要旨的程度包括在發明範圍內。
此外，所有可以由熟於此技藝人士基於上述以本發明實施例方式說明的磁性記憶體裝置及磁性記憶體裝置的驅動方法，以適當設計修改而可實施的所有磁性記憶體裝置及磁性記憶體裝置的驅動方法亦在所包括之發明精神可達的程度的本發明的範圍內。
種種其他變化及修改亦可在本發明精神內被熟於此技 藝人士思及，且可瞭解到此等變化及修改亦包含在本發明的範圍內。
雖然已說明特定實施例，但此等特定實施例是以僅藉由例示且不意欲限制發明範圍的方式予以呈現；再者，可進行依本文所述之實施例的形式的種種省略、替代及改變而不背離發明精神。附呈之申請專利範圍及其等效物意指涵括只要會落於本發明之範圍及精神以內的此等形式或修改。
11‧‧‧第一磁部
11l‧‧‧第一磁層
11m‧‧‧第一磁化量
11t‧‧‧第一厚度
12‧‧‧第二磁部
12l‧‧‧第二磁層
12m‧‧‧第二磁化量
12t‧‧‧第二厚度
40a‧‧‧第一開關部
41‧‧‧第一開關
42‧‧‧第二開關
50‧‧‧第一磁線
50a‧‧‧第一端
50b‧‧‧第二端
50d‧‧‧磁域
50m‧‧‧磁線磁化量
50u‧‧‧磁性單元
50t‧‧‧磁線厚度
50w‧‧‧磁壁
53l‧‧‧線磁層
60‧‧‧讀取部
81‧‧‧電流源
110‧‧‧磁性記憶體裝置
BL‧‧‧多數個位元線
TR1‧‧‧第一電晶體
TR2‧‧‧第二電晶體
GT1‧‧‧第一閘極
GT2‧‧‧第二閘極
SD1‧‧‧第一源極/汲極區
SD2‧‧‧第二源極/汲極區
SD3‧‧‧第三源極/汲極區
SD4‧‧‧第四源極/汲極區
IN1‧‧‧第一反相器
IN2‧‧‧第二反相器
IP 1‧‧‧第一反相器輸入
IP 2‧‧‧第二反相器輸入
OP2‧‧‧第二反相器輸出
VDD‧‧‧第一電壓
GRD‧‧‧第二電壓
DR1‧‧‧第一方向
DR2‧‧‧第二方向

Claims (22)

  1. 一種磁性記憶體裝置，包含：磁性單元，包括：第一磁線，包括多數磁域及設置於該等磁域之間的磁壁，該第一磁線具有一端及一其他端，第一磁部，與該一端連接且具有第一磁化量，以及第二磁部，與該一端連接，該第二磁部遠離該第一磁部且具有第二磁化量，該第二磁化量與該第一磁化量相反；第一開關部，包括：第一開關，與該第一磁部連接且經配置以使第一電流在該第一磁部與該第一磁線之間流通，以及第二開關，與該第二磁部連接且經配置以使第二電流在該第二磁部與該第一磁線之間流通；讀取部，經配置以讀取該等磁域之至少其中一者的磁化量。
  2. 如申請專利範圍第1項之裝置，其中該第一開關部包括：第一電晶體，作為該第一開關，該第一電晶體包括：第一閘極，第一源極/汲極區，與該第一磁部連接，以及第二源極/汲極區，與電流源連接，第二電晶體，作為該第二開關，該第二電晶體包括： 第二閘極，第三源極/汲極區，與該第二磁部連接，以及第四源極/汲極區，與電流源連接，第一反相器，包括：第一反相器輸入，與該第一閘極連接，以及第一反相器輸出，與該第二閘極連接，第二反相器，包括：第二反相器輸入，與該第一反相器輸出及該第二閘極連接，以及第二反相器輸出，與該第一輸入及該第一閘極連接。
  3. 如申請專利範圍第1項之裝置，其中該第一開關部包括：第一傳輸閘，作為該第一開關，該第一傳輸閘包括：第一輸入部，與電流源連接，第一輸出部，與該第一磁部連接，第一閘極，經配置被供以第一資料信號，以及第二閘極，經配置被供以與該第一資料信號相反的第二資料信號，以及第二傳輸閘，作為該第二開關，該第二傳輸閘包括：第二輸入部，與該電流源連接，第二輸出部，與該第二磁部連接，以及第三閘極，經配置被供以第二資料信號，以及第四閘極，經配置被供以該第一資料信號。
  4. 如申請專利範圍第1項之裝置，其中該第一開關部包括：p型MOSFET的第一電晶體，作為該第一開關，該第一電晶體包括：第一閘極，經配置被供以第一資料信號，第一源極/汲極區，與該第一磁部連接，以及第二源極/汲極區，與電流源連接，n型MOSFET的第二電晶體，作為該第二開關，該第二電晶體包括：第二閘極，經配置被供以第一資料信號，第三源極/汲極區，與該第二磁部連接，以及第四源極/汲極區，與該電流源連接。
  5. 如申請專利範圍第1項之裝置，其中該第一開關部包括：n型MOSFET的第一電晶體，作為該第一開關，該第一電晶體包括：第一閘極，與第一節點連接，第一源極/汲極區，與該第一磁部連接，以及第二源極/汲極區，與第二節點連接，n型MOSFET的第二電晶體，作為該第二開關，該第二電晶體包括：第二閘極，與該第二節點連接，第三源極/汲極區，與該第二磁部連接，以及第四源極/汲極區，與該第一節點連接， p型MOSFET的第三電晶體，包括：第三閘極，與該第一節點連接，第五源極/汲極區，與該第二節點連接，以及第六源極/汲極區，與被設有預定電壓的端子連接，p型MOSFET的第四電晶體，包括：第四閘極，與該第二節點連接，第七源極/汲極區，與該第一節點連接，以及第八源極/汲極區，與該端子連接，n型MOSFET的第五電晶體，包括：第五閘極，與字線連接，第九源極/汲極區，與該第二節點連接，以及第十源極/汲極區，經配置被供以第一資料信號；n型MOSFET的第六電晶體，包括：第六閘極，與該字線連接，第十一源極/汲極區，與該第一節點連接，以及第十二源極/汲極區，經配置被供以與該第一資料信號相反的第二資料信號。
  6. 如申請專利範圍第5項之裝置，其中該第一開關部包括讀取電晶體，該讀取電晶體包括：讀取閘極，經配置被供以讀取信號，第一讀取源極/汲極區，與該第一節點連接， 第二讀取源極/汲極區，與該第二節點連接，以及該讀取部包括：感測電晶體，以及感測裝置，該感測裝置的電阻經配置以根據該等磁線的至少其中一磁線的該磁化量的變化來改變，該感測電晶體包括：感測閘極，經配置被供以該讀取信號，第一感測源極/汲極區，與該感測裝置電連接，以及第二感測源極/汲極區，與該端子電連接。
  7. 如申請專利範圍第6項之裝置，還包含正反電路，該正反電路包括：第一正反端子，與該第二感測源極/汲極區連接，第二正反端子，與被供以該第一資料信號的第一線連接，以及第三正反端子，與被供以該第二資料信號的第二線連接。
  8. 如申請專利範圍第1項之裝置，還包含第二開關部，該磁性單元還包括：第三磁部，與該一其他端連接且具有第三磁化量，以及第四磁部，與該一其他端連接，該第四磁部遠離 該第三磁部且具有第四磁化量；該第二開關部包括：第三開關，與該第三磁部連接且經配置以使第三電流在該第三磁部與該第一磁線之間流通，以及第四開關，與該第四磁部連接且經配置以使第四電流在該第四磁部與該第一磁線之間流通。
  9. 如申請專利範圍第1項之裝置，其中一連接該第一磁部與該第二磁部的方向交叉該第一磁線的延伸方向。
  10. 如申請專利範圍第1項之裝置，其中該一端的至少一部分係配置在該第一磁部的一部分與該第二磁部的一部分之間。
  11. 如申請專利範圍第1項之裝置，其中該第一磁部包括具有垂直異向性的第一磁層，該第二磁部包括具有垂直異向性的第二磁層，以及該磁線包括具有垂直異向性的第三磁層。
  12. 如申請專利範圍第11項之裝置，其中該第一磁部、該第二磁部以及該第一磁線的至少其中一者包括：選自由鈷、鐵及鎳所組成的群組中的至少其中一者，以及選自由鉻、鋯、銅、釕、鋱、矽、鍺、鎵、鎂、錳、鉍、硼及銻所組成的群組中的至少其中一者。
  13. 如申請專利範圍第11項之裝置，其中 該第一磁部、該二磁部以及該磁線的至少其中一者包括非磁性導電層及絕緣層的至少其中一者，該非磁性導電層包括選自由鉑、鉭、鎢、鋯、鉍、鋱、鈀、銅、銀、銥、金、鋁及釕所組成的群組中的至少其中一者，以及該絕緣層包括選自由鋁、鈦、鉭、鈷、鎳、矽、鎂及鐵所組成的群組中的至少其中一者的氧化物、包括選自由鋁、鈦、鉭、鈷、鎳、矽、鎂及鐵所組成的群組中的至少其中一者的氮化物，以及包括選自由鋁、鈦、鉭、鈷、鎳、矽、鎂及鐵所組成的群組中的至少其中一者的氟化物的至少其中一者。
  14. 如申請專利範圍第1項之裝置，其中設置於該第一磁部與該第一磁線之間的第一邊界部係窄於該第一磁部且窄於該第一磁線的磁域，以及設置於該第二磁部與該第一磁線之間的第二邊界部係窄於該第二磁部且窄於該第一磁線的磁域。
  15. 如申請專利範圍第14項之裝置，其中該磁性單元包括：第一磁壁，設置於該第一邊界部或接近該第一邊界部，以及第二磁壁，設置於該第二邊界部或接近該第二邊界部。
  16. 如申請專利範圍第1項之裝置，其中第一固定位置電位係提供於設置在該第一磁部與該第 一磁線之間的第一邊界部，以及第二固定位置電位係提供於設置在該第二磁部與該第一磁線之間的第二邊界部。
  17. 如申請專利範圍第16項之裝置，其中該磁性單元包括：設置於該第一邊界部或接近該第一邊界部的固定位置，以及設置於該第二邊界部或接近該第二邊界部的固定位置。
  18. 如申請專利範圍第16項之裝置，其中該磁性單元包括：設置於該第一邊界部周圍的第一固定位置及第二固定位置，以及設置於該第二邊界部周圍的第三固定位置及第四固定位置。
  19. 如申請專利範圍第1項之裝置，其中第一區、第二區以及該第一磁線之該等磁域的至少其中一者包括與該第一磁線之該等磁域的材料不同的材料，該第一區係設置於該一端與該第一磁部之間，該第二區係設置於該一端與該第二磁部之間，以及該第三區係設置於該磁線之該等磁壁的至少其中一者。
  20. 如申請專利範圍第1項之裝置，其中該第一磁線具有沿著該第一磁線之延伸方向設置的周期性固定電位。
  21. 如申請專利範圍第1項之裝置，其中該磁性單元還包括第二磁線且該第二磁線的一端係與該第一磁線的一部分連接。
  22. 一種磁性記憶體裝置的驅動方法，該磁性記憶體裝置包括：磁性單元，包括：第一磁線，包括複數磁域及設置於該等磁域之間的磁壁，該第一磁線具有一端及一其他端，第一磁部，與該一端連接且具有第一磁化量，第二磁部，與該一端連接，該第二磁部係遠離該第一磁部且具有第二磁化量，該第二磁化量與該第一磁化量相反，第三磁部，與該一其他端連接且具有第三磁化量，以及第四磁部，與該一其他端連接，該第四磁部係遠離該第三磁部且具有第四磁化量，該第四磁化量與該第三磁化量相反，第一開關部，包括：第一開關，與該第一磁部連接且經配置以使第一電流在該第一磁部與該第一磁線之間流通，以及第二開關，與該第二磁部連接且經配置以使第二電流在該第二磁部與該第一磁線之間流通，第二開關部，包括：第三開關，與該第三磁部連接且經配置以使第三 電流在該第三磁部與該第一磁線之間流通，第四開關，與該第四磁部連接且經配置以使第四電流在該第四磁部與該第一磁線之間流通，該方法包含：設定該第一電流的方向，該第一電流的方向與該第三電流的方向相反；以及設定該第二電流的方向，該第二電流的方向與該第四電流的方向相反。
TW103125865A 2013-09-18 2014-07-29 磁性記憶體裝置及其驅動方法 TW201523599A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013193471A JP6204769B2 (ja) 2013-09-18 2013-09-18 磁気記憶装置及びその駆動方法

Publications (1)

Publication Number Publication Date
TW201523599A true TW201523599A (zh) 2015-06-16

Family

ID=52667852

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103125865A TW201523599A (zh) 2013-09-18 2014-07-29 磁性記憶體裝置及其驅動方法

Country Status (3)

Country Link
US (1) US9171888B2 (zh)
JP (1) JP6204769B2 (zh)
TW (1) TW201523599A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102519458B1 (ko) 2016-11-01 2023-04-11 삼성전자주식회사 비휘발성 메모리 장치 및 그것의 동작 방법
JP2019054148A (ja) * 2017-09-15 2019-04-04 東芝メモリ株式会社 磁気記憶装置
JP7186115B2 (ja) 2019-03-18 2022-12-08 キオクシア株式会社 磁気メモリ
KR102299116B1 (ko) 2019-09-06 2021-09-07 인셀(주) 통합 환경 감시 장치를 이용한 배터리 보호 장치
JP7419729B2 (ja) * 2019-10-01 2024-01-23 Tdk株式会社 磁壁移動素子及び磁気記録アレイ
JP7081694B2 (ja) * 2019-10-03 2022-06-07 Tdk株式会社 磁気記録層、磁壁移動素子及び磁気記録アレイ
WO2022137284A1 (ja) 2020-12-21 2022-06-30 Tdk株式会社 磁気抵抗効果素子
US11696512B2 (en) 2021-01-05 2023-07-04 Tdk Corporation Magnetic domain wall moving element and magnetic array

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7848137B2 (en) * 2006-03-24 2010-12-07 Nec Corporation MRAM and data read/write method for MRAM
KR100829576B1 (ko) 2006-11-06 2008-05-14 삼성전자주식회사 자구벽 이동을 이용한 데이터 저장 장치 및 그의 동작 방법
JP2008251796A (ja) * 2007-03-30 2008-10-16 Fujitsu Ltd 磁気記録装置
JP5299735B2 (ja) * 2007-08-24 2013-09-25 日本電気株式会社 磁壁ランダムアクセスメモリ
WO2009037910A1 (ja) * 2007-09-19 2009-03-26 Nec Corporation 磁気ランダムアクセスメモリ、その書き込み方法、及び磁気抵抗効果素子
WO2009060749A1 (ja) * 2007-11-05 2009-05-14 Nec Corporation 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
US8174873B2 (en) * 2008-01-25 2012-05-08 Nec Corporation Magnetic random access memory and initializing method for the same
US8149615B2 (en) * 2008-02-19 2012-04-03 Nec Corporation Magnetic random access memory
WO2009110537A1 (ja) * 2008-03-07 2009-09-11 日本電気株式会社 Ｍｒａｍ混載システム
WO2009122990A1 (ja) * 2008-04-02 2009-10-08 日本電気株式会社 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP5370907B2 (ja) * 2008-04-03 2013-12-18 日本電気株式会社 磁気抵抗効果素子、及び磁気ランダムアクセスメモリ
KR101466237B1 (ko) * 2008-07-14 2014-12-01 삼성전자주식회사 자구벽 이동을 이용한 정보저장장치 및 그 동작방법
KR101535461B1 (ko) 2009-01-06 2015-07-10 삼성전자주식회사 자성구조체를 포함하는 정보저장장치와 그의 제조 및 동작방법
TWI366929B (en) 2009-10-20 2012-06-21 Ind Tech Res Inst Magnetic memory structure and operation method
TWI366824B (en) 2009-12-29 2012-06-21 Ind Tech Res Inst Magnetic shift register memory

Also Published As

Publication number Publication date
US20150078070A1 (en) 2015-03-19
JP2015060609A (ja) 2015-03-30
US9171888B2 (en) 2015-10-27
JP6204769B2 (ja) 2017-09-27

Similar Documents

Publication Publication Date Title
TW201523599A (zh) 磁性記憶體裝置及其驅動方法
TWI666635B (zh) Semiconductor memory device
JP4987616B2 (ja) 磁気ランダムアクセスメモリ及び抵抗ランダムアクセスメモリ
JP4434527B2 (ja) 半導体記憶装置
US7394685B2 (en) Nonvolatile memory device with write error suppressed in reading data
JP4799218B2 (ja) スピン注入書き込み型磁気記憶装置
US8902644B2 (en) Semiconductor storage device and its manufacturing method
US10490736B2 (en) Magnetic memory
KR102567512B1 (ko) 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치
KR100431483B1 (ko) 반도체 기억 장치
US20080310215A1 (en) Magnetic random access memory and write method of the same
JP3857658B2 (ja) 磁気ランダムアクセスメモリ
JP2004153181A (ja) 磁気抵抗効果素子および磁気メモリ
CN110544499B (zh) 静态随机存取存储器结构
JP2005310829A (ja) 磁気メモリ及びその記録方法
US8203894B2 (en) Current cancellation for non-volatile memory
TWI791141B (zh) 磁性裝置
JP2019160372A (ja) 磁気記憶装置
WO2007066407A1 (ja) 磁気メモリ装置及びその書き込み方法
TW578150B (en) Thin film magnetic memory device writing data with bidirectional current
TWI746085B (zh) 磁性記憶裝置
US10418414B2 (en) Variable resistance memory devices
TWI794931B (zh) 磁性記憶裝置
KR102023625B1 (ko) 자기 메모리 소자 및 이에 대한 정보 쓰기 및 읽기 방법
JP2009134794A (ja) 半導体装置