JP7186115B2 - 磁気メモリ - Google Patents

磁気メモリ Download PDF

Info

Publication number
JP7186115B2
JP7186115B2 JP2019050515A JP2019050515A JP7186115B2 JP 7186115 B2 JP7186115 B2 JP 7186115B2 JP 2019050515 A JP2019050515 A JP 2019050515A JP 2019050515 A JP2019050515 A JP 2019050515A JP 7186115 B2 JP7186115 B2 JP 7186115B2
Authority
JP
Japan
Prior art keywords
magnetic
face
magnetic layer
extending along
magnetic body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019050515A
Other languages
English (en)
Other versions
JP2020155500A (ja
Inventor
泰章 大寺
務 中西
恵弥 矢ヶ部
信之 梅津
セテイアデイ アグン
剛 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019050515A priority Critical patent/JP7186115B2/ja
Priority to US16/531,275 priority patent/US11217628B2/en
Publication of JP2020155500A publication Critical patent/JP2020155500A/ja
Application granted granted Critical
Publication of JP7186115B2 publication Critical patent/JP7186115B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0825—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using a variable perpendicular magnetic field
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
    • G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
    • G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
    • G11C19/0841—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using electric current
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Description

本発明の実施形態は、磁気メモリに関する。
磁性体部に電流を流すことにより磁性体部の磁壁を移動（シフト）させる磁気メモリが知られている。この磁気メモリは、磁性体部の一端に第１電極が電気的に接続され、他端に第２電極が接続され、第１電極と前記第２電極との間に磁壁をシフトさせるシフト電流を流すことにより、磁壁が移動する。この磁気メモリにおいては、磁性体部の一端を磁化させることで記録を行う。
しかし、この磁気メモリの書き込みにおいて、磁性体部の一端を磁化することは容易ではない。
特許第６２７１３５０号公報
本実施形態は、磁性体部の一端を磁化することが可能な磁気メモリを提供する。
本実施形態による磁気メモリは、第１方向に沿って延び第１端部と第２端部を有する筒状の磁性体部を備え、前記第１端部は端面を有し、前記端面は前記第１方向に垂直な面に対して傾いた面を有する。
第１実施形態による磁気メモリを示す断面図。 第１実施形態の磁気メモリにおける磁性体部の一部を示す斜視図。 比較例による磁気メモリの磁性体部を示す断面図。 比較例における磁性体部へデータの書き込み方法を説明する外形図。 比較例の磁気メモリの書き込みの問題点を説明する図。 フィールドラインＦＬを記録部として備えた比較例の磁気メモリを示す外形図。 フィールドラインＦＬを記録部として備えた比較例の磁気メモリを示す外形図。 比較例における磁性体部へのデータ書き込み時における電流密度分布を示す図。 第１実施形態の磁性体部へのデータ書き込み時における電流密度分布を示す図。 第１実施形態の磁性体部において、電流密度の最小値と第２面の占有割合との関係を示す図。 第２面の占有割合が０であるの磁性体部の電流密度の最小位置を示す展開図。 第２面の占有割合が０．２６である磁性体部の電流密度の最小位置を示す展開図。 第２面の占有割合が０．３９である磁性体部の電流密度の最小位置を示す展開図。 第２面の占有割合が０．７１である磁性体部の電流密度の最小位置を示す展開図。 端面が第３面を有する磁性体部において、電流密度の最小値と第２面の占有割合との関係を示す図。 端面が第３面を有する磁性体部において、第２面の占有割合が０であるの磁性体部の電流密度の最小位置を示す展開図。 端面が第３面を有する磁性体部において、第２面の占有割合が０．２６である磁性体部の電流密度の最小位置を示す展開図。 端面が第３面を有する磁性体部において、第２面の占有割合が０．８４である磁性体部の電流密度の最小位置を示す展開図。 第１面、第２面、および第３面を有する磁性体部を示す斜視図。 第３面の位置を説明する斜視図。 第２面の占有割合が０であるの磁性体部の最小電流密度およびその位置を示す展開図。 第３面の位置が１８０度の場合の最小電流密度およびその位置を示す展開図。 第３面の位置が９０度、２７０度の場合の最小電流密度およびその位置を示す展開図。 第３面の位置が０度の場合の最小電流密度およびその位置を示す展開図。 第２実施形態による磁気メモリを示す断面図。 図１２Ａ乃至１２Ｇは第２実施形態の磁気メモリの製造工程を示す断面図。 第３実施形態による磁気メモリを示す断面図。 第４実施形態による磁気メモリを示す断面図。 第４実施形態の磁気メモリの上面図。 第４実施形態の磁気メモリの第１製造方法の製造工程を示す断面図。 第４実施形態の磁気メモリの第１製造方法の製造工程を示す上面図。 第４実施形態の磁気メモリの第１製造方法の製造工程を示す上面図。 図１６Ａ乃至１６Ｃは、第４実施形態の磁気メモリの第２製造方法の製造工程を示す平面図。 図１７Ａ乃至１７Ｄは磁気メモリのレイアウトの例を示す平面図。
本発明の一実施形態による磁気メモリは、第１方向に沿って延び第１端部と第２端部を有する筒状の磁性体部を備え、前記第１端部は端面を有し、前記端面は前記第１方向に垂直な面に対して傾いた面を有する。
（第１実施形態）
第１実施形態による磁気メモリを図１に示す。図１は、第１実施形態の磁気メモリを示す断面図である。この第１実施形態に磁気メモリは、中空部１１０を有する筒状の磁性体部１０１を備えている。この磁性体部１０１は垂直磁化材料から構成される。すなわち、磁化容易軸はｚ方向に垂直な平面内にある。本実施形態および他の実施形態においては、磁性体部１０１をｘ－ｙ平面で切断した断面は、円環形状を有しているが、この形状に限られるものではない。なお、中空部１１０は、後述する製造方法で示すように、非磁性絶縁体（例えば、酸化シリコン、窒化シリコン、アルミナ等）で満たされていてもよい。
この磁性体部１０１は、ｚ方向に沿って延びており、端部１０１ａおよび端部１０１ｂを備えている。端部１０１ａと端部１０１ｂとの間の磁性体部１０１は、ｚ方向に垂直な平面で切断した断面の外周の形状が円、楕円、または多角形であってもよい。
磁性体部１０１の端部１０１ａには、磁性層１０２の一端が接続し、この磁性層１０２上に磁気抵抗素子１０３（例えばＭＴＪ(Magnetic Tunnel Junction)素子）が配置される。磁性層１０２の他端には電極１０４が電気的に接続される。また、磁性体部１０１の端部１０１ｂには電極１０５が電気的に接続される。磁気抵抗素子１０３の上面に第３電極１０６が電気的に接続される。本明細書では、「ＡとＢが電気的に接続される」とは、ＡとＢが直接接続されてもよいし、ＡとＢとの間に導電体が存在してＡとＢが間接的に接続されてもよいことを意味する。
磁気抵抗素子１０３は、磁化が固定され磁化固定層１０３ａと、この磁化固定層１０３ａと磁性層１０２との間に配置された非磁性層１０３ｂと、を備えている。
磁性体部１０１は、ｚ方向に沿って配列された複数の領域１０１ｃを備え、これらの領域１０１ｃは、磁性体部１０１の外表面に配列された縊れ部１０１ｄによって分離される。また、これらの領域１０１ｃは、少なくとも１つの磁区を有する。電極１０４と電極１０５との間に駆動電流が供給されると、磁性体部１０１の磁壁がｚ方向に沿って移動し、駆動電流が供給されない状態では縊れ部１０１ｄに磁壁が停止する。
（書き込み方法）
この磁性体部１０１へのデータの書き込みは、磁気抵抗素子１０３を介して電極１０４と第３電極１０６との間に書き込み電流を流すことにより行う。この書き込み電流は回路３００から供給される。磁化固定層１０３ａの磁化方向と同じ向きの磁化方向（情報）を磁性層１０２に書き込む場合は、電極１０４から磁気抵抗素子１０３を介して第３電極１０６に書き込み電流を流す。この場合、電子は第３電極１０６から磁気抵抗素子１０３の磁化固定層１０３ａに流れ、スピン偏極される。このスピン偏極された電子は、磁化固定層１０３ａの磁化方向と同じスピンを持つ電子がマジョリティスピンとなり、このマジョリティスピンが非磁性層１０３ｂを通って磁性層１０２に流れ、磁性層１０２のスピンに作用して磁性層１０２の磁化方向を磁化固定層１０３ａの磁化方向と同じにする。
磁化固定層１０３ａの磁化方向と反対の向き（反平行）の磁化方向（情報）を磁性層１０２に書き込む場合は、第３電極１０６から磁気抵抗素子１０３を介して電極１０４に書き込み電流を流す。この場合、電子は電極１０４から磁性層１０２に流れスピン偏極される。スピン偏極された電子は非磁性層１０３ｂを通って磁化固定層１０３ａに流れる。このとき、磁化固定層１０３ａの磁化方向と同じ向きのスピンを有する電子は磁化固定層１０３を通過するが、磁化固定層１０３ａの磁化方向と同じ向きのスピンを有する電子は、非磁性層１０３ｂと磁化固定層１０３ａとの界面で反射され、磁性層１０２に戻り、磁性層１０２のスピンに作用し、磁性層１０２の磁化方向を磁化固定層１０３ａの磁化方向と反対の向きにする。
このようにして、磁性層１０２に情報（磁化方向）を書き込まれる。書き込まれた情報は磁性層１０２の膜面に垂直な磁化方向とすることができる。ここで、磁性層１０２の材料、膜厚、その他の条件に応じて磁性層１０２の膜面に平行な磁化方向、すなわちｙ方向とすることもできる。その後、電極１０５から電極１０４に磁性体部１０１を介して駆動電流を流し、磁性層１０２に書き込まれたデータを磁性体部１０１の端部１０１ａに最も近い領域１０１ｃに送る。
（読み出し方法）
電極１０４から電極１０５に駆動電流を供給し、読み出すべき情報（データ）を磁性層１０２に移動（シフト）させる。駆動電流は回路３００から供給される。また、駆動電流は、回路３００を用いて電極１０５と電極１０６との間に供給してもよい。
その後、電極１０４と第３電極１０６の間に磁気抵抗素子１０３を介して読出し電流を流し、磁性層１０２に磁化方向（情報）を読む。読み出し電流は回路３００から供給される。
磁性体部１０１は、例えばコバルト、ニッケルなどを含む多層膜から構成される。磁性体部１０１の材料としては、コバルト、ニッケル以外にも、鉄、コバルト、白金、パラジウム、マグネシウム、および希土類元素から選択された元素を含む合金を用いることができる。磁性層１０２は、鉄、コバルトなどの磁性元素を含む。
本実施形態および以下の実施形態の磁性体部１０１においては、図２に示すように、端部１０１ａが端面１０１ｆを有する。この端面１０１ｆは、端部１０１ｂからｚ方向に沿って最も遠い面である。この端面１０１ｆは、第１面１０１ｆ１と、第２面１０１ｆ２とを有する。第１面１０１ｆ１は、端部１０１ａに最も近い領域１０１ｃの磁性層１０２が接続された部分１０１ｇを含みｚ方向に交差する。第２面１０１ｆ２は、ｚ方向に交差し、ｚ方向に垂直な面に対して傾いている。図２に示す磁性体部１０１においては、第１面１０１ｆ１と第２面１０１ｆ２とは接続している。
また、端部１０１ａは、ｚ方向に垂直な第１平面および第２平面でそれぞれ切断した面の断面積が互いに異なる第１部分および第２部分を有している。第１部分は端部１０１ｂから第２部分よりも遠くに位置し、第１部分の上記第１平面で切断した第１断面積が第２部分の上記第２平面で切断した第２断面積よりも小さい。第１部分は例えば、第２面１０１ｆ２を含む磁性体部１０１の端部１０１ａ側の部分であり、第２部分は例えば、第２面１０１ｆ２を含む磁性体部１０１の端部１０１ｂ側の部分である。
この磁性体部１０１の端部１０１ａは、ｚ方向に沿って第１部分から第２部分に向かうにつれてｚ方向に垂直な断面積が減少する部分を有している。
本明細書においては、この構造を有している磁性体部１０１の端面１０１ｆにおける第２面１０１ｆ２の占有割合（以下、第２面１０１ｆ２の占有割合とも云う）を以下にように定義する（図２参照）。すなわち、端面における第２面１０１ｆ２の占有割合は、第２面１０１ｆ２をｚ方向に直交する平面に投影したときの外周長（破線で示す外周長ａ）を、第１面１０１ｆ１をｚ方向に直交する平面に投影したときの外周長（実線で示す外周長ｂ）と外周長ａとを合計した値（＝ａ＋ｂ）で割った値である。すなわち、第２面１０１ｆ２の占有割合は、ａ／（ａ＋ｂ）である。
（比較例）
図３Ａは中空部１１０を有する柱状の磁性体部１０１Ａを備えた比較例の磁気メモリを示す断面図である。この比較例における磁性体部１０１Ａは、図１に示す第１実施形態における磁性体部１０１とは、端部１０１ａに最も近い領域１０１ｃの磁性層１０２が接続された部分（書き込み位置）１０１ｇと反対側の角部（１０１ｅ（図３Ａ参照）がｚ方向に垂直な平面内に位置する。すなわち、比較例の磁性体部１０１Ａの端面は磁性体１０１の端面１０１ｆと異なり、第１面１０１ｆ１を有するが第２面１０１ｆ２を備えていない。したがって、比較例の磁性体部１０１Ａは、第２面１０１ｆ２の占有割合は「０」となる。
この比較例における磁性体部１０１Ａの端部１０１ａには、磁性層１０２に接続される側と反対側に丸い破線で示す角部１０１ｅが存在する。このため、図３Ｂに示すように、磁性層１０２に書き込まれたデータが端部１０１ａに最も近い領域１０１ｃに送られたとき、角部１０１ｅには上記データが届きにくく、磁性層１０２に最も近い領域１０１ｃの磁化方向は図３Ｂの矢印に示すようにｙ方向に対して傾く。これは、図４に示す矢印のように、角部１０１ｅの近辺では磁化方向を安定的に制御することができないためである。すなわち、磁性体部１０１の端部１０１ａに最も近い領域１０１ｃを、放射状に安定的に磁化することができない。
また、図３Ａおよび図３Ｂにおいては、磁気抵抗素子１０３を用いて書き込みを行った。磁気抵抗素子１０３の代わりに、図５に示すように、フィールドラインＦＬを用いて磁性層１０２にデータを書き込むことが可能である。なお、図５は、フィールドラインＦＬを記録部として備えた磁気メモリを示す外形図である。この場合、フィールドラインＦＬは、磁性層１０２の近傍に設けられ、ｘ方向に沿って延びている。このフィールドラインＦＬに書き込み電流を供給すると、フィールドラインＦＬの周囲に、この書き込み電流によって生じる磁場が生じる。この磁場によって磁性層１０２に書き込みを行う。磁性層１０２に書き込まれる情報（磁化方向）は、フィールドラインＦＬに供給される書き込み電流の向きによって異なる。この場合も、磁性体部１０１Ａの端部１０１ａには、磁性層１０２に接続される側と反対側に丸い破線で示す角部１０１ｅが存在する。このため、図３Ａ乃至図４で説明した場合と同様に、角部１０１ｅ近辺では磁化方向を安定的に制御することができず、磁性体部１０１Ａの端部１０１ａに最も近い領域１０１ｃを、放射状に安定的に磁化することができない。
また、図６に示すように、磁性層１０２を設けず、電極１０４を磁性体部１０１Ａの端部１０１ａに接続し、端部１０１ａの近傍にフィールドラインＦＬを設けてもよい。なお、図６は、フィールドラインＦＬを記録部として備えた磁気メモリを示す外形図である。この場合、フィールドラインＦＬに書き込み電流を供給し、フィールドラインＦＬから生じる磁場によって端部１０１ａに最も近い領域１０１ｃに直接データを書き込む。しかし、この場合も磁性体部１０１Ａの端部１０１ａには、磁性層１０２に接続される側と反対側に丸い破線で示す角部１０１ｅが存在する。このため、図３Ａ乃至図４で説明した場合と同様に、角部１０１ｅ近辺では磁化方向を安定的に制御することができず、磁性体部１０１Ａの端部１０１ａに最も近い領域１０１ｃを、放射状に安定的に磁化することができない。
そこで、本願発明者達は、以下のようなシミュレーションを行って、本実施形態における磁性体部１０１と、比較例の磁性体部１０１Ａを比較した。本実施形態および以下の実施形態における磁性体部１０１においては、第２面１０１ｆ２の占有割合は０より大きく１より小さい値となる。
図３Ａに示す比較例における磁性体部１０１Ａおよび図１に示す磁性体部１０１に書き込み位置１０１ｇからデータの書き込みを行った場合のそれぞれの書き込み電流の密度分布をシミュレーションで求めた結果をそれぞれ図７Ａおよび図７Ｂに示す。図７Ａおよび図７Ｂは、磁性体部１０１および磁性体部１０１Ａの書き込み位置１０１ｇに最も近い領域１０１ｃを、書き込み位置１０１ｇを中心として展開した面を示し、展開した面において、色の黒い部分は電流密度が高く、薄い部分は電流密度が低いことを表している。
図７Ａからわかるように、図３Ａに示す比較例の磁性体部１０１Ａは、書き込み位置１０１ｇから電流密度が広がっているが、角部１０１ｅは電流密度が低い状態を示している。このことが、角部１０１ｅの近傍は磁化方向が制御されていないことを表している。
これに対して、図７Ｂからわかるように、本実施形態においては電流密度が書き込み位置１０１ｇから下方に向かって高く、縊れ部１０１ｄに近づくにつれて小さくなっている。これにより、書き込み位置に最も近い領域１０１ｃにおける磁化方向の制御が容易に行うことができることを表している。
次に、磁性体部１０１における第２面１０１ｆ２の占有割合を、０、０．２６、０．３９、０．７１とし、それぞれに書き込みを行った場合の電流密度の最小値をおよびその位置をシミュレーションで求めた結果を図８Ａ乃至図８Ｅに示す。図８Ａは、電流密度の最小値と第２面１０１ｆ２の占有割合との関係を示す図である。図８Ａにおいて、横軸は第２面１０１ｆ２の占有割合を示し、縦軸は電流密度の最小値を示す。図８Ａに示すＡ、Ｂ、Ｃ、Ｄは、第２面１０１ｆ２の占有割合がそれぞれ０、０．２６、０．３９、０．７１である磁性体部１０１における電流密度の最小値のシミュレーション結果を示す。
図８Ｂ乃至８Ｅはそれぞれ書き込み位置１０１ｇに最も近い領域１０１ｃの書き込み位置１０１ｇを中心として展開した面であり、第２面１０１ｆ２の占有割合が０、０．２６、０．３９、０．７１である場合をそれぞれ示す。図８Ｂからわかるように、第２面１０１ｆ２の占有割合が０の場合は、電流密度が最小となる位置は、磁性体部１０１Ａの角部１０１ｅであり、書き込み位置１０１ｇと同じ平面上、すなわち端部１０１ａの上面上に位置する。図８Ａ乃至８Ｅからわかるように、第２面１０１ｆ２を有する磁性体部１０１では、電流密度の最小値は第２面１０１ｆ２を有していない磁性体部１０１Ａ（図８Ｂ）に比べて大きく、磁性体部１０１の端部１０１ａに最も近い領域１０１ｃを、放射状に安定的に磁化することができる。また、図８Ａからわかるように、第２面１０１ｆ２の占有割合は０．３以上である場合の電流密度の最小値は高く、第２面１０１ｆ２の占有割合が大きくなると、電流密度の最小値が減少する。このため、第２面１０１ｆ２の占有割合は０．３以上であることが好ましい。
なお、第２面１０１ｆ２と端部１０１ａとが交差して形成される曲線のｚ方向における端部１０１ｂに最も近い位置は、端面１０１ｆを有する領域１０１ｃに接続する縊れ部１０１ｄに達しないようにすることが望ましい。上記曲線のｚ方向における端部１０１ｂに最も近い位置が縊れ部１０１ｄを超えた場合は、この縊れ部１０１で磁壁を停止する効果が弱まり、好ましくない。
以上の説明においては、図２に示すように端面１０１ｆは、ｚ方向に交差し、ｚ方向に直交する面に対して傾いた第２面１０１ｆ２を有している。
これに対して端面１０１ｆがｚ方向に交差する第１面１０１ｆ１と、ｚ方向に交差しｚ方向に対する角度が第１面１０１ｆ１のｚ方向に対する角度と異なる第２面１０１ｆ２と、第１面１０１ｆ１と第２面１０１ｆ２に接続する第３面１０１ｆ３とを有する磁性体部１０１を図９Ｅに示す。
この図９Ｅに示す磁性体部１０１に対して、電流密度の最小値をおよびその位置をシミュレーションで求めた結果を図９Ａ乃至図９Ｄに示す。例えば、第１面１０１ｆ１はｚ方向に直交する面であり、第２面１０１ｆ２はｚ方向に直交する面であり、第３面１０１ｆ３はｚ方向に平行な面である。
図９Ａは、電流密度の最小値と、端面１０１ｆに対する第２面１０１ｆ２の占有割合（以下、第２面１０１ｆ２の占有割合とも云う）との関係を示す図である。第２面１０１ｆ２の占有割合は、図２で説明した場合と同様に、第２面１０１ｆ２をｚ方向に直交する平面に投影したときの外周長（破線で示す外周長ａ）を、第１面１０１ｆ１をｚ方向に直交する平面に投影したときの外周長（実線で示す外周長ｂ）と外周長ａとを合計した値（＝ａ＋ｂ）で割った値である（図９Ｅ）。すなわち、第２面１０１ｆ２の占有割合は、ａ／（ａ＋ｂ）である。
図９Ａにおいて、横軸は第２面１０１ｆ２の占有割合を示し、縦軸は電流密度の最小値を示す。図９Ａに示すＡ、Ｂ、Ｃは第２面１０１ｆ２の占有割合がそれぞれ０、０．２６、０．８４である磁性体部１０１における電流密度の最小値のシミュレーション結果を示す。また、図９Ａにおいては、端面１０１ｆが第１面１０１ｆ１、第２面１０１ｆ２を有しかつ第３面１０１ｆ３を有していない場合（例えば、図２に示す場合）を黒丸で示し、端面１０１ｆが第１面１０１ｆ１、第２面１０１ｆ２、および第３面１０１ｆ３を有する場合（例えば、図９Ｅに示す場合）を白丸で示している。
第１面１０１ｆ１、第２面１０１ｆ２、および第３面１０１ｆ３を有する端面１０１ｆを備えた磁性体部１０１（図９Ｅ参照）においては、第３面１０１ｆ３はｚ方向に平行な面であるので、端部１０１ａをｚ方向に垂直な第１平面で切断した第１部分（例えば、図９Ｅに示す第１面１０１ｆ１の近くの部分）の断面積は、ｚ方向に垂直な第２平面で切断した第２部分（例えば、図９Ｅに示す第２面１０１ｆ２の近くの部分）の断面積と同じである。ここで、第１部分は第２部分よりもｚ方向に沿って磁性体部１０１Ａの端部１０１ｂから遠い位置に位置する。
図９Ｂ乃至９Ｄはそれぞれ書き込み位置１０１ｇに最も近い領域１０１ｃの書き込み位置１０１ｇを中心として展開した面であり、第２面１０１ｆ２の占有割合が０、０．２６、０．８４である場合をそれぞれ示す。図９Ｂからわかるように、第２面１０１ｆ２の占有割合が０の場合は、電流密度が最小となる位置は、磁性体部１０１Ａの角部１０１ｅであり、書き込み位置１０１ｇと同じ平面上、すなわち端部１０１ａの端面１０１ｆ上に位置する。図９Ｃおよび９Ｄからわかるように、端面１０１ｆに第３面１０１ｆ３を有する磁性体部１０１では、電流密度の最小値は、端面１０１ｆに第３面１０１ｆ３を有しない磁性体部１０１Ａに比べて大きく、磁性体部１０１の端部１０１ａに最も近い領域１０１ｃを、放射状に安定的に磁化することができる。
端面１０１ｆに第３面１０１ｆ３を有する磁性体部１０１（図９Ｃ、９Ｄに示す磁性体部）では、電流密度の最小値は、端面１０１ｆに第３面１０１ｆ３を有しない磁性体部１０１Ａ（例えば、図９Ｂに示す磁性体部）に比べて大きく、磁性体部１０１の端部１０１ａに最も近い領域１０１ｃを、放射状に安定的に磁化することができる。
また、図９Ａからわかるように、例えば図９Ｅに示す磁性体部１０１の場合は、例えば図２に示す磁性体部１０１の場合に比べて電流密度の最小値が小さくなる。このため、端面１０１ｆは、ｚ方向に交差しｚ方向に直交する平面に対して傾いた第２面１０１ｆ２を有している、例えば図２に示す磁性体部１０１の方が好ましい。また、図９Ａからわかるように、第２面１０１ｆ２の占有割合が０．８を超えると、電流密度の最小値は、第３面１０１ｆ３を有せず第２面１０１ｆ２の占有割合が０である図９Ｂに示す磁性体部１０１Ａの場合と同じ値となる。このため、端部１０１ａに最も近い領域１０１ｃを、放射状に安定的に磁化することができなくなる。以上の説明により、第２面１０１ｆ２の占有割合は０．３以上０．８以下であることが好ましい。
次に、第３面１０１ｆ３が設けられる位置を変えた場合の電流密度の分布をシミュレーションによって求めた。第３面１０１ｆ３が設けられる位置が、図１０Ａに示すように、書き込み位置１０１ｇと同じ位置（角度０）、書き込み位置１０１ｇに対して９０度、１８０度、２７０度となる場合についてシミュレーションを行った。第３面１０１ｆ３の深さは書き込み位置に最も近い縊れ位置１０１ｄまでである。
図１０Ｂ乃至図１０Ｅは、書き込み位置１０１ｇを中心にして領域１０１ｃを展開した面を示す。図１０Ｂは、端面１０１ｆが第２面１０１ｆ２および第３面１０１ｆ３を有していない場合、図１０Ｃは第３面１０１ｆ３の位置が１８０度の場合、図１０Ｄは面１０１ｆ３の位置が９０度および２７０度の場合、図１０Ｅは第３面１０１ｆ３の位置が０度の場合のシミュレーション結果を示す。
図１０Ｂに示す端面１０１ｆが第２面１０１ｆ２および第３面１０１ｆ３を有していない磁性体部の場合の最小電流密度を１とした場合、図１０Ｃに示す磁性体の場合の最小電流密度が１．２２、図１０Ｄに示す磁性体部の場合の最小電流密度が０．１８、図１０Ｅに示す磁性体部の場合の最小電流密度が０．７１である。なお、図１０Ｂ乃至図１０Ｅに示す丸で示した箇所が最小電流密度となる位置である。
図１０Ｃからわかるように、第３面１０１ｆ３の位置が１８０度の場合、すなわち書き込み位置１０１ｇの反対側の位置にある場合は最小電流密度が１．２２であり、図１０Ｂに示す場合（最小電流密度が１の場合）に比べて最小電流密度は増加する。しかし、図１０Ｄおよび図１０Ｅ示すように、面１０１ｆ３の位置が９０度、２７０度、および０度の場合は、図１０Ｂに示す場合に比べて最小電流密度は減少する。以上により、第３面１０１ｆ３が設けられる位置は、書き込み位置１０１ｇのｚ方向に対して反対側の位置にあることが好ましい。
以上説明したように、第１実施形態の磁気メモリによれば、磁性体部の一端を放射状に安定的に磁化することが可能な書き込みを行うことができる。
（第２実施形態）
第２実施形態による磁気メモリを図１１に示す。この第２実施形態の磁気メモリは、図１に示す第１実施形態の磁気メモリにおいて、磁気抵抗素子１０３の代わりに、フィールドラインＦＬを設けた構成を備えている。フィールドラインＦＬを用いて磁性層１０２に書き込みを行うのは、図５で説明した場合と同様に行う。この第２実施形態の磁気メモリも、第１実施形態と同じ磁性体部１０１を備えているので、磁性体部の一端を放射状に安定的に磁化することが可能な書き込みを行うことができる。なお、本実施形態においても、読み出しのための磁気抵抗素子１０３を磁性層１０２上に設けることができる。
（製造方法）
次に、第２実施形態の磁気メモリの製造方法について図１２Ａ乃至１２Ｇを参照して説明する。
まず、図１２Ａに示すように、アルミニウム２００である基板を用意し、この基板に対して陽極酸化処理を施す。この陽極酸化処理は、上記基板を陽極とし、電解質溶液（例えば、硫酸、シュウ酸、リン酸のいずれか若しくはこれらの混合物）の中で通電することにより行う。このとき、陽極金属（アルミニウム）が酸化されて金属イオンとなり、融解する。この金属イオンは液中の酸素と結合して金属酸化物（アルミナ）となり、陽極金属表面に残り成長していくことになる。この際、溶解と成長が同時に進むことで、陽極のアルミニウム２００の表面にアルミナの微細なホール２０２が作製される。このホール２０２の作製時に、ホール作製に印加される第１電圧とは異なる第２電圧を周期的に印加する。この第２電圧が印加されている間は、ｙ方向における寸法（径）が小さい部分２００ａが形成される。なお、ホール２０２が形成された領域近傍はアルミニウムからアルミナに変化する。
続いて図１２Ｂに示すように、ホール２０２の内表面およびアルミナ２００の上面を覆うように磁性層２０４を形成する。その後、図１２Ｃに示すように、ホール２０２が埋め込まれるとともにアルミナ２００の上面が覆われるように非磁性の絶縁膜２０６を成膜し、例えばＣＭＰ（Chemical Mechanical Polishing）を用いて絶縁膜２０６の表面を平坦化して絶縁膜２０６ａを形成する。
次に図１２Ｄに示すように、ホール２０２の一部を覆う例えば感光樹脂からなるマスク２０８を形成する。続いて、図１２Ｅに示すように、斜め方向から露出している絶縁膜２０６ａの一部、磁性層２０４の一部およびアルミナ２００の一部を、ミリング加工を用いて除去する。この工程によって磁性層２０４が磁性体部１０１になる。その後、マスク２０８を除去し（図１２Ｆ）、マスク２０８が除去された絶縁膜２０６の領域上にフィールドラインＦＬを形成する（図１２Ｇ）。
なお、図１に示す第１実施形態の磁気メモリは、図１２Ｆまでは同じ工程で行い、磁性層２０４上に残存している絶縁膜２０６を除去し、アルミナ２０２の上面に位置する磁性層２０４上に磁気抵抗素子１０３を形成すればよい。
（第３実施形態）
第３実施形態による磁気メモリを図１３に示す。この第３実施形態の磁気メモリは、図１１に示す第２実施形態の磁気メモリにおいて、磁性層１０２を削除し、電極１０４を磁性体部１０１に直接接続した構成を有している。この場合、フィールドラインＦＬは、磁性体部１０１の最上部の領域１０１ｃに近接して設けられる。この第３実施形態の磁気メモリの書き込みは、図６で説明した場合と同様に行う。
この第３実施形態の磁気メモリも第１実施形態と同じ磁性体部１０１を備えているので、磁性体部の一端を放射状に安定的に磁化することが可能な書き込みを行うことができる。
（第４実施形態）
第４実施形態による磁気メモリについて図１４Ａおよび図１４Ｂを参照して説明する。図１４Ａは第４実施形態の磁気メモリを示す断面図であり、図１４Ｂは、第４実施形態の磁気メモリの上面図である。
この第４実施形態の磁気メモリは、図１３に示す第３実施形態の磁気メモリにおいて、フィールドラインＦＬの代わりに、磁気抵抗素子（例えば、ＭＴＪ素子）１０３Ａを設けた構成を有している。この磁気抵抗素子１０３Ａは、電極１０４が接続する側の磁性体部１０３Ａの内壁（内表面）の一部に対向して設けられた磁化固定層１０３Ａａと、この磁化固定層１０３Ａａと磁性体部１０３Ａの内表面の一部との間に設けられた非磁性絶縁層１０３Ａｂと、を備えている。磁化固定層１０３Ａａは第３電極１０６に電気的に接続する。
この第３実施形態における書き込みは、磁気抵抗素子１０３Ａを用いて行い、この磁気抵抗素子１０３Ａが接続する磁性体部１０１の領域に情報（磁化方向）を書き込む。読み出しは、磁性体部１０１の１つの領域１０１ｃの近傍に設けられる図示しない読み出し素子によって行う。なお、第２および第３実施形態における読み出しは、第４実施形態と同様に行う。
この第４実施形態の磁気メモリも第１実施形態と同じ磁性体部１０１を備えているので、磁性体部の一端を放射状に安定的に磁化することが可能な書き込みを行うことができる。
次に、第４実施形態の磁気メモリの第１製造方法について、図１５Ａ乃至１５Ｃを参照して説明する。図１５Ａは第１製造方法の製造工程を示す断面図、図１５Ｂおよび図１５Ｃは第１製造方法の製造工程を示す平面図である。
まず、図１２Ｃに示す工程まで、第２実施形態の磁気メモリの製造方法と同じ工程を用いて製造する。その後、図１５Ａに示すように、絶縁膜２０６を磁性層２０４の表面が露出するまでエッチングによって除去する。続いて、ホール２０２（図１２Ｃ参照）に埋め込まれた絶縁膜２０６の一部をエッチングにより除去し凹部を形成する。その後、上記凹部の底面および側面を覆うように、磁気抵抗素子１０３Ａの非磁性絶縁層となる絶縁層２１０を形成する。この絶縁層２１０を覆うように磁化固定層となる磁性層２１２を形成する。
次に、磁化固定層となる磁性層２１２と、絶縁層２１０を例えばＣＭＰを用いて削除し、磁性層２０４の表面を露出させる（図１５Ｂ）。その後、磁性層２０４、非磁性絶縁層２１０、磁性層２１２の一部を加工する（図１５Ｃ）。これにより、磁性層２０４は一部が削除された構造（切り欠き構造）を有する磁性体部１０１となり、非磁性絶縁層２１０は磁気抵抗素子１０３Ａの非磁性絶縁層１０３Ａｂとなる。その後、加工された磁性層２１２の磁化を固定する処理を行う。これにより、加工された磁性層２１２は磁気抵抗素子１０３Ａの磁化固定層１０３Ａａとなる。続いて、磁化固定層１０３Ａａに電気的に接続する図示しない第３電極１０６（図１４Ａ参照）を形成する。
次に、第４実施形態の磁気メモリの第２製造方法について、図１６Ａ乃至１６Ｃを参照して説明する。図１６Ａ乃至１６Ｃは、第２製造方法の製造工程を示す平面図である。
まず、磁性体部１０１となる磁性層２０４の内壁に非磁性絶縁層２１０を形成する（図１６Ａ）。その後、磁性層２０４の一部を削除する加工（切り欠き加工）を行う。このとき、非磁性絶縁層２１０も加工される。この加工によって、磁性層２０４は磁性体部１０１となり、非磁性絶縁層２１０は磁気抵抗素子１０３Ａの非磁性絶縁層１０３Ａｂとなる（図１６Ｂ）。続いて、非磁性絶縁層１０３Ａｂに接続する磁性層２１２を形成し、この磁性層２１２の磁化方向を固定する処理を行う。この処理により、磁性層２１２は磁気抵抗素子１０３Ａの磁化固定層１０３Ａａとなる。
以上説明した第１乃至第４実施形態の磁気メモリにおいては、磁性体部１０１は１個である場合について説明したが、通常は磁性体部１０１Ａを複数備えている。磁性体部１０１を複数備えた磁気メモリの磁気メモリのレイアウトの例について図１７Ａ乃至１７Ｄを参照して説明する。
（第１例）
この磁気メモリのレイアウトの第１例を図１７Ａに示す。この第１例は、磁性体部１０１が六方最密充填構造（平面構造）となるように配列されている。すなわち、第１行に配列された磁性体部１０１の間に第２行の磁性体部１０１が配置され、第２行に配列された磁性体部１０１の間に第３行の磁性体部１０１が配列され、第１列に配置された磁性体部１０１の間に第２列の磁性体部１０１が配置され、第２列に配置された磁性体部１０１の間に第３列の磁性体部１０１が配列された平面構造を備えている。磁性体部１０１をこのような配置にすることにより、最小の占有面積で磁気メモリを製造することができる。
これらの磁性体部１０１には、例えば第１実施形態または第４実施形態の磁気メモリのように、磁気抵抗素子１０３または磁気抵抗素子１０３Ａが設けられるが、これらの磁気抵抗素子１０３または磁気抵抗素子１０３Ａは、各磁性体部１０１Ａの一方の側（図では右側）に配置される。
（第２例）
磁気メモリのレイアウトの第２例を図１７Ｂに示す。この第２例は、磁性体部１０１は図１７Ａに示す第１例と同じ六方最密充填構造（平面構造）となるように配列されるが、磁気抵抗素子１０３または磁気抵抗素子１０３Ａは対角線方向（図１７Ｂにおいて、行方向および列方向に交差する方向）に沿って設けられる。この第２例も最小の占有面積で磁気メモリを製造することができる。
（第３例）
磁気メモリのレイアウトの第３例を図１７Ｃに示す。この第３例は、第２または第３実施形態の磁気メモリのレイアウトであって、磁性体部１０１は図１７Ａに示す第１例と同じ六方最密充填構造（平面構造）となるように配列される。フィールドラインＦＬが各行に配列された磁性体部１０１に対して共通に設けられる。なお、第３例では、フィールドラインＦＬは各行に設けられたが、各列に配列された磁性体部１０１に対して共通に設けてもよい。また、対角線方向に配列された磁性体部１０１に対して共通に設けてもよい。この第３例も最小の占有面積で磁気メモリを製造することができる。
（第４例）
磁気メモリのレイアウトの第４例を図１７Ｄに示す。この第４例は、磁性体部１０１Ａがマトリクス状に配列される。そして、磁気抵抗素子１０３または磁気抵抗素子１０３Ａが各磁性体部１０１の一方の側（図では左側）に配置される。なお、磁気抵抗素子１０３または磁気抵抗素子１０３Ａは図１７Ｂで説明した場合と同様に対角線方向に設けてよい。また、磁気抵抗素子１０３または磁気抵抗素子１０３Ａとともに、或いは磁気抵抗素子１０３または磁気抵抗素子１０３Ａの代わりにフィールドラインＦＬを設けてよい。この場合、フィールドラインＦＬは、図１７Ｃで説明した場合と同様に、各行に配列された磁性体部１０１に対して共通に設けてもよいし、各列に配列された磁性体部１０１に対して共通に設けてもよいし、各対角線に配列された磁性体部１０１に対して共通に設けてもよい。
以上説明したように、本発明の各実施形態によれば、磁性体部の一端を放射状に安定的に磁化することのできる書き込みを行うことが可能な磁気メモリを提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０１，１０１Ａ・・・磁性体部、１０１ａ・・・端部、１０１ｂ・・・端部、１０１ｃ・・・領域、１０１ｄ・・・縊れ部、１０１ｅ・・・角部、１０１ｆ・・・端面、１０１ｆ１・・・第１面、１０１ｆ２・・・第２面、１０１ｆ３・・・第３面、１０２・・・磁性層、１０３・・・磁気抵抗素子、１０３Ａ・・・磁気抵抗素子、１０３Ａａ，１０３ａ・・・磁化固定層、１０３Ａｂ，１０３ｂ・・・非磁性絶縁層、１０４・・・電極、１０５・・・電極、１０６・・・第３電極、１１０・・・中空部、２００・・・アルミニウム（アルミナ）、２０２・・・ホール、２０４・・・磁性層、２０６，２０６ａ・・・絶縁膜、２０８・・・マスク、２１０・・・非磁性絶縁層、２１２・・・磁性層、３００・・・回路

Claims (20)

  1. 第１方向に沿って延び第１端部と第２端部を有する筒状の磁性体部を備え、前記第１端部は端面を有し、前記端面は前記第１方向に交差する第１面と、前記第１方向に交差し前記第１面と異なる第２面と、前記第１面および前記第２面と異なる第３面を有し、前記第３面は前記第１面と前記第２面にそれぞれ接続する磁気メモリ。
  2. 第１方向に沿って延びた非磁性絶縁体部と、前記第１方向に沿って延び前記非磁性絶縁体部の周囲を取り囲む磁性体部と、を備え、前記磁性体部は第１端部と第２端部を有し、前記第１端部は端面を有し、前記端面は前記第１方向に交差する第１面と、前記第１方向に交差し前記第１面と異なる第２面と、前記第１面および前記第２面と異なる第３面を有し、前記第３面は前記第１面と前記第２面にそれぞれ接続する磁気メモリ。
  3. 第１方向に沿って延び第１端部と第２端部を有する筒状の磁性体部を備え、前記第１端部は端面を有し、前記端面は前記第１方向に垂直な面に対して傾いた面を有し、
    前記第１端部は、第１部分と、前記第１方向に沿って前記第１部分よりも前記第２端部側に配置された第２部分とを有し、前記第１部分の前記第１方向に垂直な面における第１断面積が前記第２部分の前記第１方向に垂直な面における第２断面積よりも小さい磁気メモリ。
  4. 第１方向に沿って延び第１端部と第２端部を有する筒状の磁性体部を備え、前記第１端部は端面を有し、前記端面は前記第１方向に交差する第１面と、前記第１方向に交差し前記第１面と異なる第２面と、を有し、
    前記第１端部は、第１部分と、前記第１方向に沿って前記第１部分よりも前記第２端部側に配置された第２部分とを有し、前記第１部分の前記第１方向に垂直な面における第１断面積が前記第２部分の前記第１方向に垂直な面における第２断面積よりも小さい磁気メモリ。
  5. 第１方向に沿って延びた非磁性絶縁体部と、前記第１方向に沿って延び前記非磁性絶縁体部の周囲を取り囲む磁性体部と、を備え、前記磁性体部は第１端部と第２端部を有し、前記第１端部は端面を有し、前記端面は前記第１方向に垂直な面に対して傾いた面を有し、
    前記第１端部は、第１部分と、前記第１方向に沿って前記第１部分よりも前記第２端部側に配置された第２部分とを有し、前記第１部分の前記第１方向に垂直な面における第１断面積が前記第２部分の前記第１方向に垂直な面における第２断面積よりも小さい磁気メモリ。
  6. 第１方向に沿って延びた非磁性絶縁体部と、前記第１方向に沿って延び前記非磁性絶縁体部の周囲を取り囲む磁性体部と、を備え、前記磁性体部は第１端部と第２端部を有し、前記第１端部は端面を有し、前記端面は前記第１方向に交差する第１面と、前記第１方向に交差し前記第１面と異なる第２面と、を有し、
    前記第１端部は、第１部分と、前記第１方向に沿って前記第１部分よりも前記第２端部側に配置された第２部分とを有し、前記第１部分の前記第１方向に垂直な面における第１断面積が前記第２部分の前記第１方向に垂直な面における第２断面積よりも小さい磁気メモリ。
  7. 前記第１面と前記第２面は接続し、前記第１面が前記第１方向に交差する角度と前記第２面が前記第１方向に交差する角度は互いに異なる請求項４または６に記載の磁気メモリ。
  8. 前記端面は、前記第１面および前記第２面と異なる第３面を更に有し、前記第３面は前記第１面と前記第２面にそれぞれ接続する請求項４または６に記載の磁気メモリ。
  9. 前記第１端部は、前記第１方向に沿って前記第１部分から前記第２部分に向かうにつれて前記第１方向に垂直な面における断面積が同じである部分を有する請求項３乃至８のいずれか一項に記載の磁気メモリ。
  10. 前記第１端部は、前記第１方向に沿って前記第１部分から前記第２部分に向かうにつれて前記第１方向に垂直な面における断面積が減少する部分を有する請求項３乃至８のいずれか一項に記載の磁気メモリ。
  11. 前記磁性体部は、前記第１端部と前記第２端部との間の部分における前記第１方向に垂直な面における断面の外周の形状が円、楕円、または多角形のいずれかである請求項１乃至１０のいずれか一項に記載の磁気メモリ。
  12. 前記第１方向に交差する第２方向に沿って延び前記第１端部に接続された第１磁性層と、前記第１磁性層の少なくとも一部分に対向して配置された第２磁性層と、前記第１磁性層の前記少なくとも一部分と前記第２磁性層との間に配置された非磁性層と、を更に備えた請求項１乃至１１のいずれか一項に記載の磁気メモリ。
  13. 前記第１方向に交差する第２方向に沿って延び前記第１端部に接続された磁性層と、前記磁性層に情報を書き込むフィールドラインと、を更に備えた請求項１乃至１２のいずれか一項に記載の磁気メモリ。
  14. 前記第１磁性層および前記第２磁性層の一方に電気的に接続された第１電極と、前記第２端部に電気的に接続された第２電極と、前記第１電極と前記第２電極を介して前記磁性体部に電流を供給する回路と、を更に備えた請求項１２に記載の磁気メモリ。
  15. 前記第１端部の内表面に対向して配置された磁性層と、前記磁性層と前記第１端部の内表面との間に配置された非磁性層と、を更に備えた請求項１乃至１１のいずれか一項に記載の磁気メモリ。
  16. 第１方向に沿って延び第１端部と第２端部を有する筒状の磁性体部を備え、前記第１端部は端面を有し、前記端面は前記第１方向に垂直な面に対して傾いた面を有し、
    前記第１端部の内表面に対向して配置された磁性層と、前記磁性層と前記第１端部の内表面との間に配置された非磁性層と、を更に備えた磁気メモリ。
  17. 第１方向に沿って延び第１端部と第２端部を有する筒状の磁性体部を備え、前記第１端部は端面を有し、前記端面は前記第１方向に交差する第１面と、前記第１方向に交差し前記第１面と異なる第２面とを有し、
    前記第１端部の内表面に対向して配置された磁性層と、前記磁性層と前記第１端部の内表面との間に配置された非磁性層と、を更に備えた磁気メモリ。
  18. 第１方向に沿って延びた非磁性絶縁体部と、前記第１方向に沿って延び前記非磁性絶縁体部の周囲を取り囲む磁性体部と、を備え、前記磁性体部は第１端部と第２端部を有し、前記第１端部は端面を有し、前記端面は前記第１方向に垂直な面に対して傾いた面を有し、
    前記第１端部の内表面に対向して配置された磁性層と、前記磁性層と前記第１端部の内表面との間に配置された非磁性層と、を更に備えた磁気メモリ。
  19. 第１方向に沿って延びた非磁性絶縁体部と、前記第１方向に沿って延び前記非磁性絶縁体部の周囲を取り囲む磁性体部と、を備え、前記磁性体部は第１端部と第２端部を有し、前記第１端部は端面を有し、前記端面は前記第１方向に交差する第１面と、前記第１方向に交差し前記第１面と異なる第２面とを有し、
    前記第１端部の内表面に対向して配置された磁性層と、前記磁性層と前記第１端部の内表面との間に配置された非磁性層と、を更に備えた磁気メモリ。
  20. 前記第１端部に情報を書き込むフィールドラインを更に備えた請求項１５乃至１９のいずれか一項に記載の磁気メモリ。
JP2019050515A 2019-03-18 2019-03-18 磁気メモリ Active JP7186115B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019050515A JP7186115B2 (ja) 2019-03-18 2019-03-18 磁気メモリ
US16/531,275 US11217628B2 (en) 2019-03-18 2019-08-05 Magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019050515A JP7186115B2 (ja) 2019-03-18 2019-03-18 磁気メモリ

Publications (2)

Publication Number Publication Date
JP2020155500A JP2020155500A (ja) 2020-09-24
JP7186115B2 true JP7186115B2 (ja) 2022-12-08

Family

ID=72513768

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019050515A Active JP7186115B2 (ja) 2019-03-18 2019-03-18 磁気メモリ

Country Status (2)

Country Link
US (1) US11217628B2 (ja)
JP (1) JP7186115B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11348627B2 (en) * 2020-08-31 2022-05-31 Samsung Electronics Co., Ltd. Race-track memory with improved domain wall motion control

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080748A (ja) 2011-09-30 2013-05-02 Toshiba Corp 磁気メモリ及びその製造方法
JP2016009806A (ja) 2014-06-25 2016-01-18 株式会社東芝 磁気メモリ、シフトレジスタメモリ、磁気メモリの動作方法、および磁気メモリの製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08130337A (ja) * 1994-09-09 1996-05-21 Sanyo Electric Co Ltd 磁気抵抗素子及びその製造方法
US7420786B2 (en) * 2004-03-03 2008-09-02 Kabushiki Kaisha Toshiba Arrangement of a magneto-resistance effect element having a surface contacting a side face of an electrode and magnetic memory using this arrangement
JP6071401B2 (ja) * 2012-10-11 2017-02-01 株式会社東芝 磁気メモリ
JP6204769B2 (ja) 2013-09-18 2017-09-27 東芝メモリ株式会社 磁気記憶装置及びその駆動方法
JP6139444B2 (ja) * 2014-03-18 2017-05-31 株式会社東芝 磁気抵抗効果素子、磁気抵抗効果素子の製造方法及び磁気メモリ
JP6523666B2 (ja) * 2014-12-02 2019-06-05 東芝メモリ株式会社 磁気記憶素子および磁気メモリ
JP2017143175A (ja) * 2016-02-10 2017-08-17 株式会社東芝 磁気記憶装置
KR20180126905A (ko) * 2017-05-19 2018-11-28 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
JP2019003989A (ja) 2017-06-13 2019-01-10 東芝メモリ株式会社 磁気記憶装置及びその製造方法
JP2019160372A (ja) 2018-03-14 2019-09-19 東芝メモリ株式会社 磁気記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013080748A (ja) 2011-09-30 2013-05-02 Toshiba Corp 磁気メモリ及びその製造方法
JP2016009806A (ja) 2014-06-25 2016-01-18 株式会社東芝 磁気メモリ、シフトレジスタメモリ、磁気メモリの動作方法、および磁気メモリの製造方法

Also Published As

Publication number Publication date
JP2020155500A (ja) 2020-09-24
US20200303457A1 (en) 2020-09-24
US11217628B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
JP6291608B1 (ja) 磁気記憶装置
JP6275806B1 (ja) 磁気記憶装置
JP6271350B2 (ja) 磁気メモリ、シフトレジスタメモリ、および磁気メモリの製造方法
TWI652799B (zh) 磁性記憶裝置及其製造方法
CN1215464C (zh) 磁记录装置及其制造方法
JP2008193103A (ja) 磁気記憶セルの製造方法
JP2002334973A (ja) 上部導体にクラッド層を形成するための方法
US6791872B2 (en) Method and article for concentrating fields at sense layers
JP6271370B2 (ja) 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法
JP2004006833A (ja) 磁気メモリのための導体構造
JP7186115B2 (ja) 磁気メモリ
KR20220018028A (ko) 자기 메모리 구조 및 디바이스
US11120858B2 (en) Magnetic memory
JP4886963B2 (ja) 磁気メモリ素子
US20060278908A1 (en) Write line design in MRAM
US20220077383A1 (en) Magnetic memory
JP3428905B2 (ja) 金属膜形成方法及び薄膜磁気ヘッドのポール形成方法
US11417831B2 (en) Magnetic memory
US20230180484A1 (en) Magnetic memory
JP2024089444A (ja) 磁気メモリおよびその製造方法
JP2006054229A (ja) 磁気抵抗効果装置およびその製造方法
JP2024043056A (ja) 磁気記憶装置
JP2004356370A (ja) Ｍｒａｍ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220622

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221028

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221128

R151 Written notification of patent or utility model registration

Ref document number: 7186115

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151