TWI652799B - 磁性記憶裝置及其製造方法 - Google Patents

磁性記憶裝置及其製造方法 Download PDF

Info

Publication number
TWI652799B
TWI652799B TW106107098A TW106107098A TWI652799B TW I652799 B TWI652799 B TW I652799B TW 106107098 A TW106107098 A TW 106107098A TW 106107098 A TW106107098 A TW 106107098A TW I652799 B TWI652799 B TW I652799B
Authority
TW
Taiwan
Prior art keywords
magnetic layer
magnetic
layer
metal
along
Prior art date
Application number
TW106107098A
Other languages
English (en)
Other versions
TW201816987A (zh
Inventor
清水真理子
大沢裕一
與田博明
杉山英行
白鳥聡志
百合 山
Original Assignee
日商東芝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東芝股份有限公司 filed Critical 日商東芝股份有限公司
Publication of TW201816987A publication Critical patent/TW201816987A/zh
Application granted granted Critical
Publication of TWI652799B publication Critical patent/TWI652799B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/68—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent
    • G11B5/70—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent on a base layer
    • G11B5/706—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent on a base layer characterised by the composition of the magnetic material
    • G11B5/70605—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent on a base layer characterised by the composition of the magnetic material metals or alloys
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明提供一種可提高記憶密度之磁性記憶裝置及其製造方法。根據實施形態，磁性記憶裝置包含金屬含有層、第1～第4磁性層、第1、第2中間層、及控制部。金屬含有層包含第1～第5部分。第1磁性層在與自第1部分向第2部分之第2方向交叉之第1方向上與第3部分隔開。第2磁性層設於第3部分之一部分與第1磁性層之間。第1中間層設於第1、第2磁性層之間。第3磁性層於第1方向上與第4部分隔開。第4磁性層設於第4部分之一部分與第3磁性層之間。第2中間層設於第3、第4磁性層之間。控制部與第1、第2部分連接。第3部分之與第1方向及第2方向交叉之第3方向之長度較第2磁性層之第3方向之長度長。第3部分之長度較第5部分之第3方向之長度長。

Description

磁性記憶裝置及其製造方法
本發明之實施形態一般而言係關於磁性記憶裝置及其製造方法。
於磁性記憶裝置中，期望提高記憶密度。
本發明之實施形態提供一種可提高記憶密度之磁性記憶裝置及其製造方法。 根據本發明之實施形態，磁性記憶裝置包含金屬含有層、第1～第4磁性層、第1、第2中間層、及控制部。上述金屬含有層包含第1部分、第2部分、上述第1部分與上述第2部分之間之第3部分、上述第3部分與上述第2部分之間之第4部分、及上述第3部分與上述第4部分之間之第5部分。上述第1磁性層在與自上述第1部分朝向上述第2部分之第2方向交叉之第1方向上與上述第3部分隔開。上述第2磁性層設於上述第3部分之一部分與上述第1磁性層之間。上述第1中間層包含設於上述第1磁性層與上述第2磁性層之間之部分，且為非磁性。上述第3磁性層於上述第1方向上與上述第4部分隔開。上述第4磁性層設於上述第4部分之一部分與上述第3磁性層之間。上述第2中間中包含設於上述第3磁性層與上述第4磁性層之間之部分，且為非磁性。上述控制部與上述第1部分及第2部分電性連接。上述第3部分之沿著與上述第1方向及上述第2方向交叉之第3方向之長度，較上述第2磁性層之沿著上述第3方向之長度更長。上述第3部分之長度較上述第5部分之沿著上述第3方向之長度更長。上述控制部實施供給自上述第1部分朝向上述第2部分之第1寫入電流之第1寫入動作，及供給自上述第2部分朝向上述第1部分之第2寫入電流之第2寫入動作。上述第1寫入動作後之上述第1磁性層與上述第1部分之間之第1電阻，與上述第2寫入動作後之上述第1磁性層與上述第1部分之間之第2電阻不同。 根據上述構成之磁性記憶裝置，可提供一種可提高記憶密度之磁性記憶裝置。
以下，參照圖式並針對本發明之各實施形態進行說明。 圖式係示意性或概念性者，各部分之厚度與寬度之關係、部分間之大小比率等未必一定與實際相同。表示相同部分之情形時，亦有因圖式不同而相互之尺寸或比率不同地表述之情形。 於本說明書與各圖中，對於就已出現之圖與上述者相同之要件，標註相同符號，且適當省略詳細說明。 (第1實施形態) 圖1(a)～圖1(d)係例示第1實施形態之磁性記憶裝置之模式圖。 圖1(a)係立體圖。圖1(b)係圖1(a)之A1-A2線剖面圖。圖1(c)係圖1(a)之B1-B2線剖面圖。圖1(d)係圖1(a)之C1-C2線剖面圖。 如圖1(a)～圖1(d)所示，本實施形態之磁性記憶裝置110包含金屬含有層21、第1磁性層11、第2磁性層12、第1中間層11i及控制部70。於該例中，進而設有基底構件20s、第3磁性層13、第4磁性層14及第2中間層12i。 第1磁性層11、第2磁性層12及第1中間層11i包含於第1積層體SB1中。第3磁性層13、第4磁性層14及第2中間層12i包含於第2積層體SB2中。該等積層體各自與1個記憶體部(記憶胞)對應。如此，於磁性記憶裝置110中，設置複數個積層體。積層體之數量為任意。 於基底構件20s之上設置金屬含有層21。於金屬含有層21之上設置上述積層體。基底構件20s亦可為基板之至少一部分，基底構件20s例如為絕緣性。基底構件20s亦可包含含有氧化矽及氧化鋁之至少任一者之基板等。該氧化矽例如為熱氧化矽。 金屬含有層21包含例如鉭(Ta)等。金屬含有層21之材料之例於後敘述。 金屬含有層21包含第1部分21a～第5部分21e。第3部分21c位於第1部分21a與第2部分21b之間。第4部分21d位於第3部分21c與第2部分21b之間。第5部分21e位於第3部分21c與第4部分21d之間。 於第3部分21c之上設置第1積層體SB1。於第4部分21d之上設置第2積層體SB2。於第5部分21e上不設置積層體。於第5部分21e上設置後述之絕緣部。 第1磁性層11沿著第1方向與第3部分21c隔開。 設第1方向為Z軸方向。設相對於Z軸方向垂直之1個軸為X軸方向。設相對於Z軸方向及X軸方向垂直之方向為Y軸方向。 於金屬含有層21中，設自第1部分21a朝向第2部分21b之方向為第2方向。第2方向例如為X軸方向。第1方向與第2方向交叉。金屬含有層21沿著X軸方向延伸。 第2磁性層12設於第3部分21c之一部分與第1磁性層11之間。 第1中間層11i包含設於第1磁性層11與第2磁性層12之間之部分。第1中間層11i為非磁性。 於第2積層體SB2中，第3磁性層13於第1方向(Z軸方向)上與第4部分21d隔開。第4磁性層14設於第4部分21d之一部分與第3磁性層13之間。第2中間層12i包含設於第3磁性層13與第4磁性層14之間之部分。第2中間層12i為非磁性。 第1磁性層11及第3磁性層13例如為磁化固定層。第2磁性層12及第4磁性層14例如為磁化自由層。第1磁性層11之第1磁化11M與第2磁性層12之第2磁化12M相比較不易變化。第3磁性層13之第3磁化13M與第4磁性層14之第4磁化14M相比較不易變化。第1中間層11i及第2中間層12i例如作為通道層發揮功能。 積層體(第1積層體SB1及第2積層體SB2等)例如作為磁阻變化元件發揮功能。於積層體中，產生例如TMR(Tunnel Magneto Resistance Effect：穿隧磁阻效應)。例如，包含第1磁性層11、第1中間層11i及第2磁性層12之路徑上之電阻係因應第1磁化11M之朝向與第2磁化12M之朝向之間之差異而變化。例如，包含第3磁性層13、第2中間層12i及第4磁性層14之路徑上之電阻係因應第3磁化13M之朝向與第4磁化14M之朝向之間之差異而變化。積層體具有例如磁穿隧接面(Magnetic Tunnel Junction：MTJ)。 於該例中，第1磁化11M及第3磁化13M係沿著Y軸方向。第2磁化12M及第4磁化14M係沿著Y軸方向。第1磁性層11及第3磁性層13例如作為參照層發揮功能。第2磁性層12及第4磁性層14例如作為記憶層發揮功能。 第2磁性層12及第4磁性層14例如作為記憶資訊之層發揮功能。例如，第2磁化12M朝向1個方向之第1狀態與所記憶之第1資訊對應。第2磁化12M朝向另一方向之第2狀態與所記憶之第2資訊對應。第1資訊例如與“0”及“1”之一者對應。第2資訊與“0”及“1”之另一者對應。同樣地，第4磁化14M之朝向與該等資訊對應。 第2磁化12M及第4磁化14M例如可藉由流動於金屬含有層21之電流(寫入電流)進行控制。例如可根據金屬含有層21之電流(寫入電流)之朝向，控制第2磁化12M及第4磁化14M之朝向。例如，金屬含有層21作為例如自旋軌道層(Spin Orbit Layer, SOL)發揮功能。例如，可藉由金屬含有層21與第2磁性層12之間產生之自旋軌道矩，改變第2磁化12M之朝向。例如，可藉由金屬含有層21與第4磁性層14之間產生之自旋軌道矩，改變第4磁化14M之朝向。自旋軌道矩係源於流動於金屬含有層21之電流(寫入電流)。 藉由控制部70供給該電流(寫入電流)。控制部包含例如驅動電路75。 控制部70與第1部分21a、第2部分21b及第1磁性層11電性連接。於該例中，控制部70進而與第3磁性層13電性連接。於該例中，於驅動電路75與第1磁性層11之間之電流路徑上，設置第1開關元件Sw1(例如電晶體)。於驅動電路75與第3磁性層13之間之電流路徑上，設置第2開關元件Sw2(例如電晶體)。該等開關元件包含於控制部70中。 控制部70於第1寫入動作中，將第1寫入電流Iw1供給至金屬含有層21。藉此形成第1狀態。第1寫入電流Iw1係自第1部分21a朝向第2部分21b之電流。控制部70於第2寫入動作中，將第2寫入電流Iw2供給至金屬含有層21。藉此形成第2狀態。第2寫入電流Iw2係自第2部分21b朝向第1部分21a之電流。 第1寫入動作後(第1狀態)之第1磁性層11與第1部分21a之間之第1電阻，與第2寫入動作後(第2狀態)之第1磁性層11與第1部分21a之間之第2電阻不同。 該電阻之差例如係源於第1狀態與第2狀態之間之第2磁化12M之狀態之差。 同樣地，控制部70實施將第1寫入電流Iw1供給至金屬含有層21之第3寫入動作。藉此形成第3狀態。控制部70實施將第2寫入電流Iw2供給至金屬含有層21之第4寫入動作。藉此形成第4狀態。第3寫入動作後(第3狀態)之第3磁性層13與第1部分21a之間之第3電阻，與第4寫入動作後(第4狀態)之第3磁性層13與第1部分21a之間之第4電阻不同。 該電阻之差例如係基於第3狀態與第4狀態之間之第4磁化14M之狀態之差。 控制部70亦可於讀取動作中，檢測對應於第1磁性層11與第1部分21a之間之電信電阻之特性(亦可為電壓或電流等)。控制部70亦可於讀取動作中，檢測對應於第3磁性層13與第1部分21a之間之電阻之特性(亦可為電壓或電流等)。 根據上述之第1開關元件Sw1及第2開關元件Sw2之動作，選擇第1積層體SB1(第1記憶胞)及第2積層體SB2(第2記憶胞)之任一者。進行對於所需之記憶胞之寫入動作及讀取動作。 如已說明，控制部70與第1積層體(第1磁性層11)及第2積層體SB2(第3磁性層13)電性連接。將資訊寫入第1積層體SB1時，對第1磁性層11施加特定之選擇電壓。此時，對第2積層體SB2施加非選擇電壓。另一方面，將資訊寫入第2積層體SB2時，對第3磁性層13施加特定之選擇電壓。此時，對第1積層體SB1施加非選擇電壓。「施加電壓」亦包含施加0伏特之電壓。選擇電壓之電位與非選擇電壓之電位不同。 例如，控制部70於第1寫入動作中，將第1磁性層11設定為與第3磁性層13之電位(例如非選擇電位)不同之電位(例如選擇電位)。控制部70於第2寫入動作中，將第1磁性層11設定為與第3磁性層13之電位(例如非選擇電位)不同之電位(例如選擇電位)。 例如，控制部70於第3寫入動作中，將第3磁性層13設定為與第1磁性層11之電位(例如非選擇電位)不同之電位(例如選擇電位)。控制部70於第4寫入動作中，將第3磁性層13設定為與第1磁性層11之電位(例如非選擇電位)不同之電位(例如選擇電位)。 此種電位之選擇係藉由例如第1開關元件Sw1及第2開關元件Sw2之動作進行。 複數個積層體分別與複數個記憶胞對應。於複數個記憶胞中可記憶互不相同之資訊。將資訊記憶於複數個記憶胞時，例如可於複數個記憶胞中記憶“1”及“0”之一者後，於複數個記憶胞中之所需之若干個中記憶“1”及“0”之另一者。例如亦可於複數個記憶胞之一者中記憶“1”及“0”之一者後，於複數個記憶胞之另一者中記憶“1”及“0”之一者。 於上述中，第1部分21a及第2部分21b可相互替換。例如，上述電阻可為第1磁性層11與第2部分21b之間之電阻。上述電阻亦可為第3磁性層13與第2部分21b之間之電阻。 於實施形態中，金屬含有層21中之一部分以積層體之位置為基準，於Y軸方向突出。該突出之部分之厚度局部變薄。以下針對該構成進行說明。 如圖1(c)所示，第3部分21c包含第1重疊區域21cc、第1非重疊區域21ca及第2非重疊區域21cb。第1重疊區域21cc於第1方向(Z軸方向)上與第2磁性層12重疊。第1非重疊區域21ca於第1方向上不與第2磁性層12重疊。第2非重疊區域21cb於第1方向不與第2磁性層12重疊。自第1非重疊區域21ca朝向第2非重疊區域21cb之方向係沿著第3方向。第3方向與第1方向及第2方向交叉。第3方向例如為Y軸方向。第1重疊區域21cc於第3方向上位於第1非重疊區域21ca與第2非重疊區域21cb之間。 第1非重疊區域21ca之至少一部分之沿著第1方向(Z軸方向)之厚度，薄於第1重疊區域21cc之沿著第1方向之第1重疊區域厚度21cct。第2非重疊區域21cb之至少一部分之沿著第1方向之厚度，薄於第1重疊區域厚度21cct。 如此，於實施形態中，設置突出部(第1非重疊區域21ca及第2非重疊區域21cb)，該突出部之厚度薄於其他部分(第1重疊區域21cc)之厚度(第1重疊區域厚度21cct)。藉此可降低寫入電流。 以下，針對磁性記憶裝置之特性之例進行說明。 圖2(a)及圖2(b)係例示磁性記憶裝置之動作之示意性剖面圖。 圖2(a)與實施形態之磁性記憶裝置110對應。圖2(b)與第1參考例之磁性記憶裝置119對應。於該第1參考例中，於金屬含有層21之第3部分21c，設有第1重疊區域21cc，未設有突出部(第1非重疊區域21ca及第2非重疊區域21cb)。 如圖2(b)所示，若電流於金屬含有層21流動，則於金屬含有層21中，電子之軌道因應自旋21sp之方向而彎曲。認為於金屬含有層21之上側部分，會累積朝相對於第2磁性層12之第2磁化12M反平行之朝向極化之自旋21sp。另一方面，認為於金屬含有層21之下側部分，會累積朝相對於第2磁化12M平行的方向之朝向極化之自旋21sp。認為於金屬含有層21之Y軸方向之端部，會累積朝上方向或下方向極化之自旋21sp。 於第1參考例之磁性記憶裝置119中，於金屬含有層21未設置如上之非重疊區域。於第1參考例中，極化自旋經由於上下方向(Z軸方向)極化之區域(Y軸方向之端部)，自金屬含有層21向積層體(MTJ元件)傳遞自旋力矩。因此，磁化反轉之同調性易劣化。 與此相對，如圖2(a)所示，於實施形態之磁性記憶裝置110中，於金屬含有層21中，除第1重疊區域21cc外，並設置第1非重疊區域21ca及第2非重疊區域21cb。且，使該等非重疊區域之厚度薄於第1重疊區域21cc之厚度。該情形時，易維持自旋極化之同調性。可提高自旋力矩之傳遞效率。 藉此，寫入效率提高。由此可降低寫入電流。 另一方面，考慮如下之第2參考例：設置第1非重疊區域21ca及第2非重疊區域21cb，且該等非重疊區域之厚度與第1重疊區域21cc之厚度相同。於該第2參考例中，第1非重疊區域21ca及第2非重疊區域21cb無助於自旋力矩之傳遞。其結果，寫入電流上升。 與此相對，於實施形態之磁性記憶裝置110中，使非重疊區域之厚度薄於第1重疊區域21cc之厚度。藉此，例如，可使具有降低自旋極化之同調性之極化之電子偏靠於金屬含有層21之邊緣，並降低流動於記錄功能上無效之第1非重疊區域21ca及第2非重疊區域21cb之分流電流。藉此，例如可降低寫入電流，容易維持自旋極化之同調性。由於可提高自旋力矩之傳遞效率，因此寫入之效率提升，可降低寫入電流。 由於可降低寫入電流，因此可降低例如驅動記憶部之驅動器之能力。藉此，例如，由於可縮小驅動器之尺寸，因此可提高記憶密度。寫入電流之降低有益於節能化。 例如金屬含有層21之上述非重疊區域之Y軸方向之寬度(突出量)大於因加工誤差所致之突出量。 如圖1(c)所示，例如金屬含有層21具有第1非重疊區域21ca之沿著第3方向(Y軸方向)之長度21cay，及第2非重疊區域21cb之沿著第3方向之長度21cby。此時，設長度21cay及長度21cby之合計相對於第1重疊區域厚度21cct之比為第1比。第1比係金屬含有層21之突出量之相對於厚度之比。第1比較高時突出量較大。 另一方面，如圖1(b)所示，有第2磁性層12為錐狀之情形。例如，第2磁性層12具有沿著第1方向(Z軸方向)之厚度t12。第2磁性層12具有與金屬含有層21對向之面12L(下表面)，及與第1中間層11i對向之面12U(上表面)。設面12L之沿著第2方向(X軸方向)之長度為長度12xL。設面12U之沿著第2方向(X軸方向)之長度為長度12xU。 此時，第1比高於長度12xL與長度12xU之差之絕對值相對於厚度t12之比。即，第1比高於因設於第2磁性層12之錐度所致之上述比。 如此，藉由設置較大的突出部(第1非重疊區域21ca及第2非重疊區域21cb)，而可維持自旋極化之同調性，提高自旋力矩之傳遞效率。可提高寫入效率，且可降低寫入電流。藉此可提高記憶密度。 若突出部之突出量過大，則金屬含有層21之Y軸方向之寬度變大。設置複數個金屬含有層21之情形時，複數個金屬含有層21之間距變大，而未能充分提高記憶密度。 於實施形態中，例如，第1非重疊區域21ca之沿著第3方向(Y軸方向)之長度21cay，以及第2非重疊區域21cb之沿著第3方向之長度21cby各者，較佳為未達第2磁性層12之沿著第3方向之寬度(後述之長度21yL)之0.25倍。藉此可維持較高之記憶密度。 於實施形態中，設於金屬含有層21之突出部之突出量(例如，長度21cay或長度21cby)，例如為金屬含有層21之自旋擴散長之0.5倍以上10倍以下。 如圖1(c)所示，將與第2磁性層12之金屬含有層21對向之面12L之沿著第3方向(Y軸方向)之長度設為長度12yL。將與第2磁性層12之第1中間層11i對向之面12U之沿著第3方向(Y軸方向)之長度設為長度12yU。於實施形態中，上述之第1比係高於長度12yL與長度12yU之差之絕對值相對於第2磁性層12之沿著第1方向之厚度t12之比。 如下，第2積層體SB2亦具有與第1積層體SB1相同之構成。 如圖1(d)所示，第4部分21d包含第2重疊區域21dc、第3非重疊區域21da及第4非重疊區域區域21db。第2重疊區域21dc於第1方向(Z軸方向)上與第4磁性層14重疊。第3非重疊區域21da於第1方向上不與第4磁性層14重疊。第4非重疊區域21db於第1方向上不與第4磁性層14重疊。自第3非重疊區域21da向第4非重疊區域21db之方向，係沿著第3方向(Y軸方向)。第2重疊區域21dc於第3方向上位於第3非重疊區域21da與第4非重疊區域21db之間。 第3非重疊區域21da之至少一部分之沿著第1方向(Z軸方向)之厚度，薄於第2重疊區域21dc之沿著第1方向之第2重疊區域厚度21dct。第4非重疊區域21db之至少一部分之沿著第1方向之厚度，薄於第2重疊區域厚度21dct。 如圖1(d)所示，金屬含有層21具有第3非重疊區域21da之沿著第3方向(Y軸方向)之長度21day、及第4非重疊區域21db之沿著第3方向之長度21dby。此時，將長度21day及長度21dby之合計相對於第2重疊區域厚度21dct之比設為第2比。 另一方面，如圖1(b)所示，第4磁性層14具有沿著第1方向(Z軸方向)之厚度t14。第4磁性層14具有與金屬含有層21對向之面14L(下表面)、及與第2中間層12i對向之面14U(上表面)。將面14L之沿著第2方向(X軸方向)之長度設為長度14xL。將面14U之沿著第2方向(X軸方向)之長度設為長度14xU。 此時，第2比高於長度14xL與長度14xU之差之絕對值相對於厚度t14之比。即，第2比高於因設於第4磁性層14之錐度所致之比。 如圖1(d)所示，將與第4磁性層14之金屬含有層21對向之面14L之沿著第3方向(Y軸方向)之長度設為長度14yL。將與第4磁性層14之第2中間層12i對向之面14U之沿著第3方向(Y軸方向)之長度設為長度14yU。於實施形態中，上述第2比高於長度14yL與長度14yU之差之絕對值相對於第4磁性層14之沿著第1方向之厚度t14之比。 與上述長度、厚度及寬度等相關之資訊，例如可藉由透過型電子顯微鏡等獲得。 圖3(a)及圖3(b)係例示第1實施形態之磁性記憶裝置之模式圖。 圖3(a)係立體圖。圖3(b)係俯視圖。 如圖3(b)所示，於磁性記憶裝置110中，設置例如複數個電極22X及複數個金屬含有層21X。複數個電極22X例如於Y軸方向延伸。複數個電極22X排列於X軸方向。複數個電極22X之1個為電極22。複數個電極22X之另一個為電極22A。複數個金屬含有層21X例如於X軸方向延伸。複數個金屬含有層21X排列於Y軸方向。複數個金屬含有層21X之1個為金屬含有層21。複數個金屬含有層21X之另一個為金屬含有層21A。 例如，於複數個電極22X與複數個金屬含有層21X之間設置積層體SB0。 如圖3(a)所示，例如於金屬含有層21與電極22之間，設置第1積層體SB1。於金屬含有層21與電極22A之間，設置第2積層體SB2。 如圖3(b)所示，例如複數個電極22X之間距為“2F”。複數個金屬含有層21X之間距為例如“3F”。“F”例如係最小加工尺寸。 如圖3(b)所示，控制部70包含第1～第3電路71～73。第1電路71與金屬含有層21之第1部分21a電性連接。第2電路72與金屬含有層21之第2部分21b電性連接。第3電路73經由電極22與積層體SB1(第1磁性層11)電性連接。第1電路71與複數個金屬含有層21X之一端之各者電性連接。第2電路72與複數個金屬含有層21X之另一端之各者電性連接。第3電路73與複數個電極22X之各者電性連接。於圖3(b)中，省略開關元件(參照圖1(a))。 圖4(a)～圖4(c)係例示第1實施形態之另一磁性記憶裝置之示意性剖面圖。 如圖4(a)所示，於本實施形態之另一磁性記憶裝置110A中，設置金屬含有層21、第1積層體SB1及第2積層體SB2。於該例中，於2個積層體之間之區域，金屬含有層21之厚度局部變薄。於複數個積層體周圍設有絕緣部40。此外與磁性記憶裝置110相同。 於磁性記憶裝置110A中，金屬含有層21之第5部分21e之沿著第1方向(Z軸方向)之厚度21et較第1重疊區域厚度21cct更薄。厚度21et較第2重疊區域厚度21dct更薄。藉由設置此種厚度差，例如自旋同調性提升。例如，尤其金屬含有層21之寬度(沿著Y軸方向之長度)大於積層體SB0之寬度(沿著Y軸方向之長度)之構造之情形時，自旋同調性進而提升。 例如，由於金屬含有層21之第5部分21e之厚度21et較薄，因此電子通過第5部分21e時，每單位移動距離之消耗能量變高。電子之移動方向係沿著X軸方向，例如自第5部分21e流入第3部分21c或第4部分21d之電流之流動方向之分散(不均)變小。其結果，流入積層體SB0之電子之方向之分散(不均)受到抑制，自旋同調性提升。 例如，於成為金屬含有層21之金屬含有膜之上形成上述積層體後，將未被積層體覆蓋之金屬含有膜之表面進行處理(例如電漿處理)。處理係例如氧化處理或氮化處理。藉此，被處理之金屬含有膜之表面部分被氧化或氮化。剩餘部分成為金屬含有層21。例如，藉由此種處理而可形成上述之厚度差。 絕緣部40包含例如選自由氧化矽、氮化矽及氮氧化矽所組成之群之至少一部分。絕緣部40亦可包含藉由上述氧化或氮化而形成之化合物之一部分。 於該例中設有化合物層41。化合物層41包含含有第2磁性層12(或第4磁性層14)中所含之金屬之化合物。化合物層41亦可進而包含含有第1磁性層11(或第3磁性層13)中所含之金屬之化合物。第2磁性層12具有側面12s。側面12s例如與第2方向(X軸方向)交叉。化合物層41與該側面12s對向。第4磁性層14具有側面14s。側面14s例如與第2方向(X軸方向)交叉。化合物層與該側面14s對向。藉由化合物層41可抑制例如積層體之側面之漏電流。 如圖4(b)所示，於本實施形態之另一磁性記憶裝置110B中，設置第1化合物區域42a(化合物層)。第1化合物區域42a包含含有第2磁性層12(或第4磁性層14)中所含之金屬之化合物。第1化合物區域42a與第2磁性層12之側面12s及第4磁性層14之側面14s對向。第1化合物區域42a係於第2磁性層12與第4磁性層14之間沿著將第2磁性層12與第4磁性層14相連之方向(X軸方向)。例如，第1化合物區域42a相連地設於第2磁性層12與第4磁性層14之間。第1化合物區域42a藉由例如處理成為第2磁性層12及第4磁性層14之磁性膜之一部分而形成。未處理之部分成為第2磁性層12及第4磁性層14。該處理為氧化或氮化。經處理之部分(第1化合物區域42a)作為絕緣膜發揮功能。處理亦可包含非晶化。 第1化合物區域42a設於絕緣部40與第5部分21e之間。亦可於第1化合物區域42a與第5部分21e之間設置第2化合物區域42b。第2化合物區域42b亦可例如由成為金屬含有層21之金屬含有膜之一部分變化而形成。第2化合物區域42b包含例如金屬含有層21所含之金屬之氧化物、氮化物或氮氧化物。 第2化合物區域42b亦可藉由第1化合物區域42a之上述處理而形成。第2化合物區域42a與第2化合物區域42b之間之交界可為明確、亦可不明確。第2化合物區域42b所含之金屬亦可擴散於第1化合物區域42a中。第1化合物區域42a所含之金屬亦可擴散於第2化合物區域42b中。 第1化合物區域42a亦可於第2磁性層12與第4磁性層14之間不相連。第1化合物區域42a亦可進而包含第1磁性層11(或第3磁性層13)中所含之金屬。 如圖4(c)所示，於本實施形態之另一磁性記憶裝置110C中，金屬含有層21之第3部分21c之結晶構造與金屬含有層21之其他部分(例如第1部分21a、第2部分21b及第5部分21e等)之結晶構造不同。例如，於成為金屬含有層21之金屬含有膜之一部分進行表面處理等。另一方面，於位於積層體之下之部分(第3部分21c及第4部分21d等)不進行該處理。該處理例如為氣體團簇離子束之照射。照射例如Ar團簇。藉由此種處理，使經處理之部分之至少一部分之結晶構造變化。 例如，金屬含有層21之第3部分21c之結晶構造為β相。金屬含有層21之其他部分(例如第1部分21a、第2部分21b及第5部分21e等)之至少一部分(例如表面部分)之結晶構造為α相。與該等結晶構造相關之資訊例如利用透過型電子顯微鏡之觀察等而獲得。 例如，單位體積(單位面積)下，第3部分21c之β相之區域占第3部分21c全體之比例，高於例如其他區域(例如第1部分21a、第2部分21b或第5部分21e等)之β相之區域占其他區域全體之比例。 例如，第3部分21c之至少一部分包含β相之Ta。例如，第1部分21a(或第5部分21e)之至少一部分包含α相之Ta。於β相之Ta中，自旋霍爾角之絕對值較大。另一方面，α相之Ta之導電率高於β相之Ta之導電率。 如上，藉由使結晶構造不同，例如可實現伴隨高電導率化之低電阻化，因此可降低寫入功率。且，可降低金屬含有層21之電阻。藉由寫入功率之降低，而可降低例如驅動記憶部之驅動器之能力，可減小例如驅動器之尺寸。可提高記憶密度。 圖5(a)～圖5(h)係例示第1實施形態之另一磁性記憶裝置之示意性剖面圖。 如圖5(a)所示，於磁性記憶裝置110a中，第1非重疊區域21ca及第2非重疊區域21cb之各者之厚度階梯狀地變化。 如圖5(b)所示，於磁性記憶裝置110b中，金屬含有層21之第3部分21c之第3方向(Y軸方向)之寬度於第1方向(Z軸方向)之中央部分為最大。第1非重疊區域21ca及第2非重疊區域21cb之各者之厚度連續變化。 如圖5(c)所示，於磁性記憶裝置110c中，金屬含有層21之第3部分21c之第3方向(Y軸方向)之寬度，於第1方向(Z軸方向)之中央部分為最大。第1非重疊區域21ca及第2非重疊區域21cb之各者之厚度階梯狀地變化。 如圖5(d)所示，於磁性記憶裝置110d中，金屬含有層21之第3部分21c具有與第2磁性層12對向之面21cU。面21cU之沿著第3方向(Y軸方向)之寬度與第2磁性層12之沿著第3方向之寬度實質相同。例如，面21cU之上述寬度為第2磁性層12之上述寬度之0.9倍以上1.1倍以下。 如圖5(e)所示，於磁性記憶裝置110e中，金屬含有層21之第3部分21c具有與第2磁性層12對向之面21cU。面21cU之沿著第3方向(Y軸方向)之寬度大於第2磁性層12之沿著第3方向之寬度。 如圖5(f)所示，於磁性記憶裝置110f中，金屬含有層21具有面21cL。面21cL係與面21cU相反之面。面21cU之沿著第3方向(Y軸方向)之寬度大於面21cL之沿著第3方向(Y軸方向)之寬度。於該例中，面21cL之沿著第3方向(Y軸方向)之寬度與第2磁性層12之沿著第3方向之寬度實質相同。例如，面21cL之上述寬度為第2磁性層12之上述寬度之0.9倍以上1.1倍以下。 如圖5(g)所示，於磁性記憶裝置110g中，面21cU之沿著第3方向(Y軸方向)之寬度大於面21cL之沿著第3方向(Y軸方向)之寬度。於該例中，面21cL之沿著第3方向(Y軸方向)之寬度大於第2磁性層12之沿著第3方向之寬度。 如圖5(h)所示，於磁性記憶裝置110h中，面21cU之沿著第3方向(Y軸方向)之寬度亦大於面21cL之沿著第3方向(Y軸方向)之寬度。於該例中，面21cL之沿著第3方向(Y軸方向)之寬度小於第2磁性層12之沿著第3方向之寬度。 如此，於本實施形態中，金屬含有層21之寬度可進行各種變化。 於實施形態中，積層體SB0之Y軸方向之中心與金屬含有層21之Y軸方向之中心可為一致，亦可偏移。於實施形態中，於金屬含有層21之Y軸方向之2個端部，亦可設置錐形狀之差及錐角度之差之至少任一者。 於實施形態中，第2磁性層12之Y軸方向之長度亦可短於金屬含有層21之Y軸方向之長度。例如，亦可將成為第2磁性層12之磁性膜之Y軸方向之端部藉由氧化等而非磁性化。未氧化之磁性膜成為第2磁性膜12。亦可藉由利用氧化等而成之磁性區域性形狀而形成第2磁性層。亦可根據成為金屬含有層21之金屬含有膜之導電區域性形狀而形成金屬含有層21。 以下，針對金屬含有層21、第1磁性層11、第2磁性層12及第1中間層11i之例進行說明。與以下之金屬含有層21相關之說明，可應用於其他金屬含有層21X(金屬含有層21A等)。與以下之第1磁性層11相關之說明，可應用於第3磁性層13。與以下之第2磁性層12相關之說明，可應用於第4磁性層。與以下之第1中間層11i相關之說明，可應用於第2中間層12i。 金屬含有層21亦可包含例如具有高自旋霍爾效應之材料。例如，金屬含有層21與第2磁性層12相接。例如，金屬含有層21對第2磁性層12賦予自旋軌道矩。金屬含有層21亦可作為例如自旋軌道層(SOL)發揮功能。例如，藉由於金屬含有層21與第2磁性層12之間產生之自旋軌道矩，可改變第2磁性層12之第2磁化12M之朝向。例如，可根據流動於金屬含有層21之電流之朝向(第1寫入電流Iw1之朝向或第2寫入電流Iw2之朝向)，控制第2磁化12M之方向。 金屬含有層21包含例如選自由鉭及鎢所組成之群之至少一者。金屬含有層21包含例如選自由β-鉭及β-鎢所組成之群之至少一者。該等材料之自旋力矩角為負。該等材料之自旋力矩角之絕對值較大。藉此，可藉由寫入電流而有效率地控制第2磁化12M。 金屬含有層21亦可包含選自由鉑或金所組成之群之至少一者。該等材料之自旋霍爾角為正。該等材料之自旋霍爾角之絕對值較大。藉此，可藉由寫入電流而有效率地控制第2磁化12M。 施加於第2磁性層12之自旋軌道矩之方向(朝向)係因自旋霍爾角之極性而異。例如，金屬含有層21對第2磁性層12賦予自旋軌道相互作用扭矩。 第2磁性層12例如為磁化自由層。第2磁性層12包含例如強磁性材料及軟磁性材料之至少任一者。第2磁性層12亦可包含例如人造光柵。 第2磁性層12包含例如選自由FePd(鐵-鈀)、FePt(鐵-鉑)、CoPd(鈷-鈀)及CoPt(鈷-鉑)所組成之群之至少一者。上述軟磁性材料包含例如CoFeB(鈷-鐵-硼)。上述人造光柵包含含有例如第1膜與第2膜之積層膜。第1膜包含例如NiFe(鎳-鐵)、Fe(鐵)及Co(鈷)之至少任一者。第2膜包含例如Cu(銅)、Pd(鈀)及Pt(鉑)之至少任一者。第1膜例如為磁性材料，第2膜例如為非磁性材料。 第2磁性層亦可包含例如亞鐵磁性材料。 於實施形態中，例如第2磁性層12具有面內磁性各向異性。藉此，例如可自金屬含有層21獲得與磁化方向反平行之極化自旋。例如第2磁性層12亦可具有面內之形狀磁性各向異性、面內之結晶磁性各向異性、及因應力等之面內之感應磁性各向異性之至少任一者。 第1中間層11i包含例如選自由MgO(氧化鎂)、CaO(氧化鈣)、SrO(氧化鍶)、TiO(氧化鈦)、VO(氧化釩)、NbO(氧化鈮)及Al2 O3 (氧化鋁)所組成之群之至少一者。第1中間層11i例如為穿隧障壁層。第1中間層11i包含MgO之情形時，第1中間層11i之厚度例如為約1 nm。 第1磁性層11例如為參照層。第1磁性層11例如為磁性固定層。第1磁性層11包含例如Co(鈷)、CoFeB(鈷-鐵-硼)。第1磁性層11之第1磁化11M固定於面內之實質性單一方向(與Z軸方向交叉之方向)。第1磁性層11成為例如面內磁化膜。 例如，第1磁性層11(參照層)之厚度較第2磁性層12(自由層)之厚度更厚。藉此，將第1磁性層11之第1磁化11M穩定地固定於特定方向。 於實施形態中，例如基底構件20s為氧化鋁。金屬含有層21為Ta層(厚度為例如3 nm以上10 nm以下)。第2磁性層12包含例如CoFeB層(厚度為例如1.5 nm以上2.5 nm以下)。第1中間層11i包含例如MgO層(厚度為例如0.8 nm以上1.2 nm以下) 第1磁性層11包含第1～第3膜。第1膜設於第3膜與第1中間層11i之間。第2膜設於第1膜與第3膜之間。第1膜包含例如CoFeB膜(厚度為例如1.5 nm以上2.5 nm以下)。第2膜包含例如Ru膜(厚度為例如0.7 nm以上0.9 nm以下)。第3膜包含例如CoFeB膜(厚度為例如1.5 nm以上2.5 nm以下) 亦可設置例如強磁性層。於強磁性層與中間層11i之間設置第1磁性層11。強磁性層例如為IrMn層(厚度為7 nm以上9 nm以下)。強磁性層係固定第1磁性層11之第1磁化11M。亦可於該強磁性層之上設置Ta層。 (第2實施形態) 圖6(a)～圖6(d)係例示第2實施形態之磁性記憶裝置之模式圖。 圖6(a)係立體圖。圖6(b)係圖6(a)之D1-D2線剖面圖。圖6(c)係圖6(a)之E1-E2線剖面圖。圖6(d)係圖6(a)之F1-F2線剖面圖。 如圖6(a)～圖6(d)所示，本實施形態之磁性記憶裝置120亦包含金屬含有層21、第1～第4磁性層11～14、第1中間層11i、第2中間層12i及控制部70。 於該例中，亦將金屬含有層21設於基底構件20s之上。金屬含有層21包含第1～第5部分21a～21e。第3部分21c位於第1部分21a與第2部分21b之間。第4部分21d位於第3部分21c與第2部分21b之間。第5部分21e位於第3部分21c與第4部分21d之間。 第1磁性層11於第1方向(例如Z軸方向)上與第3部分21c隔開。第1方向與自第1部分21a朝向第2部分21b之第2方向(例如X軸方向)交叉。第2磁性層12設於第3部分21c之一部分與第1磁性層11之間。第1中間層11i包含設於第1磁性層11與第2磁性層12之間之部分。第1中間層11i為非磁性。第1磁性層11、第2磁性層12及第1中間層11i含在第1積層體SB1中。 第3磁性層13於第1方向(Z軸方向)上與第4部分21d隔開。第4磁性層14設於第4部分21d之一部分與第3磁性層13之間。第2中間層12i包含設於第3磁性層13與第4磁性層14之間之部分。第2中間層12i為非磁性。第3磁性層13、第4磁性層14及第2中間層12i含在第2積層體SB2中。 控制部70與第1部分21a、第2部分21b、第1磁性層11及第3磁性層13電性連接。於該例中，亦於控制部70之驅動電路75與第1磁性層11之間之電流路徑設置第1開關元件Sw1。於驅動電路75與第3磁性層13之間之電流路徑設置第2開關元件Sw2。 於該例中亦為，控制部70於第1寫入動作中，將自第1部分21a朝向第2部分21b之第1寫入電流Iw1供給至金屬含有層21，形成第1狀態。控制部70於第2寫入動作中，將自第2部分21b朝向第1部分21a之第2寫入電流Iw2供給至金屬含有層21，形成第2狀態。第1狀態之第1磁性層11與第1部分21a之間之第1電阻，與第2狀態之第1磁性層11與第1部分21a之間之第2電阻不同。 控制部70將第1寫入電流Iw1供給至金屬含有層21，形成第3狀態。控制部70將第2寫入電流Iw2供給至金屬含有層21，形成第4狀態。第3狀態之第3磁性層13與第1部分21a之間之第3電阻，與第4狀態之第3磁性層13與第1部分21a之間之第4電阻不同。 控制部70亦可於讀取動作中，檢測對應於第1磁性層11與第1部分21a之間之電阻之特性(亦可為電壓或電流等)。控制部70亦可於讀取動作中，檢測對應於第3磁性層13與第1部分21a之間之電阻之特性(亦可為電壓或電流等) 於該例中，如圖6(a)所示，金屬含有層21之Y軸方向之寬度在第3部分21c與第5部分21e之間不同。且，金屬含有層21之Y軸方向之寬度在第4部分21d與第5部分21e之間不同。除此以外，可將例如針對磁性記憶裝置110所說明之構成應用於磁性記憶裝置120。 以下，針對金屬含有層21之Y軸方向之寬度之例進行說明。 如圖6(a)所示，金屬含有層21之第3部分21c以第2磁性層12為基準而於Y軸方向突出。 例如，如圖6(b)所示，設第3部分21c之沿著第3方向(例如Y軸方向)之長度為長度21cy。第3方向與第1方向(Z軸方向)及第2方向(X軸方向)交叉。另一方面，設第2磁性層12之沿著第3方向之長度為長度12y。長度12y例如係已說明之長度12yL及長度12yU之平均。長度21cy較長度12y更長。 另一方面，如圖6(d)所示，設金屬含有層21之第5部分21e之沿著第3方向之長度為長度21ey。 金屬含有層21之第3部分21c之上述長度12cy較第5部分21e之沿著第3方向之上述長度21ey更長。 另一方面，如圖6(c)所示，金屬含有層21之第4部分21d之沿著第3方向之長度21dy較第4磁性層14之沿著第3方向之長度14y更長。第4部分21d之上述長度21dy較第5部分21e之上述長度21ey(參照圖6(d))更長。 如此，設置積層體之部分(第3部分21c及第4部分21d)之金屬含有層21之沿著Y軸方向之寬度，大於未設置積層體之部分(第5部分21e)之金屬含有層21之沿著Y軸方向之寬度。 例如，設想金屬含有層21之Y軸方向之寬度為固定之第3參考例。例如，金屬含有層21之中、與積層體重合之區域之電導高於未與積層體重合之區域之電導。因此，於第3參考例中，於金屬含有層21之Y軸方向之端，會比與Y軸方向之中央部分更易集中電流。因電流集中所致之記錄電流之方向之分散(不均)例如會引起自旋電流之方向之分散(不均)。其結果，自旋同調性之分散變大，記錄電流增大。 與此相對，於實施形態中，將金屬含有層21之中與積層體重合之區域之沿著Y軸方向之寬度局部加寬。例如，於第3部分21c設置突出部(第1非重疊區域21ca及第2非重疊區域21cb)。該突出部成為自旋局部區域。藉此，與上述第3參考例相比，可抑制金屬含有層21之Y軸方向之端之電流集中。例如寫入電流之分佈變得均一。藉此而有效獲得自旋軌道矩之作用。例如，有效率地進行利用寫入電流之第2磁性層12之第2磁化12M之控制。 藉此，可提供例如可降低寫入電流之磁性記憶裝置。於本實施形態形態中亦可提高記憶密度。 例如，藉由於第3部分21c及第4部分21d中設置非重疊區域，而產生如上之寬度之差。 即，第3部分21c包含第1重疊區域21cc、第1非重疊區域21ca及第2非重疊區域21cb。第1重疊區域21cc於第1方向(Z軸方向)上與第2磁性層12重疊。第1非重疊區域21ca於第1方向上不與第2磁性層12重疊。第2非重疊區域21cb於第1方向上不與第2磁性層12重疊。自第1非重疊區域21ca朝向第2非重疊區域21cb之方向係沿著第3方向(Y軸方向)。第1重疊區域21cc於第3方向上位於第1非重疊區域21ca與第2非重疊區域21cb之間。 同樣地，第4部分21d包含第2重疊區域21dc、第3非重疊區域21da及第4非重疊區域21db。第2重疊區域21dc於第1方向(Z軸方向)上與第4磁性層14重疊。第3非重疊區域21da於第1方向上不與第4磁性層14重疊。第4非重疊區域21db於第1方向上不與第4磁性層14重疊。自第3非重疊區域21da朝向第4非重疊區域21db之方向係沿著第3方向(Y軸方向)。第2重疊區域21dc於第3方向上位於第3非重疊區域21da與第4非重疊區域21db之間。 於本實施形態中，非重疊區域之厚度亦可與重疊區域之厚度相同。於本實施形態中，非重疊區域之厚度亦可較重疊區域之厚度更厚。如後述，非重疊區域之厚度亦可較重疊區域之厚度更薄。 圖7係例示第2實施形態之磁性記憶裝置之示意性俯視圖。 如圖7所示，於磁性記憶裝置120中，亦可設置複數個電極22X及複數個金屬含有層21X。複數個電極22X及複數個金屬含有層21X如同針對圖3(b)所做之說明。例如，於複數個電極22X與複數個金屬含有層21X之間設置積層體SB0。例如，於金屬含有層21與電極22之間設置第1積層體SB1。於金屬含有層21與電極22A之間設置第2積層體SB2。 於該例中，金屬含有層21之第5部分21e之端之位置實質上係沿著第2磁性層12之端之位置(第1積層體SB1之端之位置)。例如第5部分21e之沿著第3方向(Y軸方向)之長度21ey係第2磁性層12之沿著第3方向之長度12y之0.9倍以上1.1倍以下。 於本實施形態中，亦可設置1個積層體SB1。例如，圖6(a)所示之磁性記憶裝置120亦可包含金屬含有層21、第1磁性層11、第2磁性層12、第1中間層11i及控制部70。此時，第3部分21c之沿著與第1方向及第2方向交叉之第3方向(Y軸方向)之長度21cy(參照圖6(b))較第2磁性層12之沿著第3方向之長度12y更長。且，第3部分21c之該長度21cy較第3部分21c與第2部分21b之間之部分(亦可為例如圖6(a)所示之第5部分21e)之沿著第3方向之長度(例如圖6(d)所示之長度21ey)更長。該情形時，控制部70亦實施上述之第1及第2寫入動作。此時，第1寫入動作後之第1磁性層11與第1部分21a及第2部分21b之任一者之間的第1電阻，與第2寫入動作後之第1磁性層11、第1部分21a及第2部分21b之上述任一者之間的第2電阻不同。可提供於此種磁性記憶裝置中亦可提高記憶密度之磁性記憶裝置。 圖8(a)及圖8(b)係例示第2實施形態之磁性記憶裝置之示意性剖面圖。 圖8(a)係與圖6(a)之D1-D2線對應之剖面圖。圖8(b)係與圖6(a)之E1-E2線對應之剖面圖。 如圖8(a)所示，於本實施形態之其他磁性記憶裝置121中，金屬含有層21之第3部分21c包含第1重疊區域21cc、第1非重疊區域21ca及第2非重疊區域21cb。於該例中，第1非重疊區域21ca之至少一部分之沿著第1方向(Z軸方向)之厚度，較第1重疊區域21cc之沿著第1方向之第1重疊區域厚度21cct更薄。第2非重疊區域21cb之至少一部分之沿著第1方向之厚度較上述第1重疊區域厚度21cct更薄。 如圖8(b)所示，第4部分21d包含第2重疊區域21dc、第3非重疊區域21da及第4非重疊區域21db。第3非重疊區域21da之至少一部分之沿著第1方向(Z軸方向)之厚度，較第2重疊區域21dc之沿著第1方向之第2重疊區域厚度21dct更薄。第4非重疊區域21db之至少一部分之沿著第1方向之厚度較上述第2重疊區域厚度21dct更薄。 此外與磁性記憶裝置120相同。 於磁性記憶裝置121中，藉由使非重疊區域薄化，可維持例如自旋極化之同調性。可提高自旋力矩之傳遞效率，並抑制記錄電流。藉此，寫入效率提升。藉此可降低寫入電流。藉此可進而提高記憶密度。 於磁性記憶裝置121中亦為於第3部分21c，第1重疊區域21cc於第1方向(Z軸方向)上與第2磁性層12重合。第1非重疊區域21ca於第1方向上不與第2磁性層12重合。第2非重疊區域21cb於第1方向上不與第2磁性層12重合。自第1非重疊區域21ca向第2非重疊區域21cb之方向係沿著第3方向(Y軸方向)。第1重疊區域21cc於第3方向上位於第1非重疊區域21ca與第2非重疊區域21cb之間。 同樣地，於第4部分21d中，包含第2重疊區域21dc、第3非重疊區域21da及第4非重疊區域21db。第2重疊區域21dc於第1方向(Z軸方向)上與第4磁性層14重合。第3非重疊區域21da於第1方向上不與第4磁性層14重合。第4非重疊區域21db於第1方向上不與第4磁性層14重合。自第3非重疊區域21d向第4非重疊區域21db之方向係沿著第3方向(Y軸方向)。第2重疊區域21dc於第3方向上位於第3非重疊區域21da與第4非重疊區域21db之間。 於磁性記憶裝置121中，將第1非重疊區域21ca之沿著第3方向(Y軸方向)之長度、及第2非重疊區域21cb之沿著第3方向之長度21cby之合計相對於第1重疊區域厚度21cct之比設為第1比。 於磁性記憶裝置121中，可應用磁性記憶裝置110之構成(參照圖1(b))之一部分。於磁性記憶裝置121中，亦將第2磁性層12之厚度(沿著第1方向之第2磁性層之厚度)設為厚度t12(參照圖1(b))。將第2磁性層12之與金屬含有層21對向之面12L之沿著第2方向之長度設為長度12xL。將第2磁性層12之與第1中間層11i對向之面12U之沿著第2方向之長度設為長度12xU。 例如，上述第1比高於長度12xL與長度12xU之差之絕對值相對於厚度t12之比。藉由增大非重疊區域之Y軸方向之寬度，而可抑制例如自旋同調性之分散。可提高寫入效率，且降低寫入電流。 圖9(a)～圖9(c)係例示第2實施形態之另一磁性記憶裝置之示意性剖面圖。 如圖9(a)所示，於本實施形態之另一磁性記憶裝置122A中，亦設置金屬含有層21、第1積層體SB1及第2積層體SB2。於磁性記憶裝置122A中，金屬含有層21之第5部分21e之沿著第1方向(Z軸方向)之厚度21et，較第1重疊區域厚度21cct薄。厚度21et較第2重疊區域厚度21dct薄。藉由設置此種厚度差，例如自旋同調性提升。 於該例中，設有化合物層41。化合物層41包含含有第2磁性層12(或第4磁性層14)中所含之金屬之化合物。化合物層41與第2磁性層12之側面12s對向。化合物層41與第4磁性層14之側面14s對向。藉由化合物層41，可抑制例如積層體之側面之漏電流。 如圖9(b)所示，於本實施形態之另一磁性記憶裝置122B中，設置第1化合物區域42a(化合物層)。第1化合物區域42a包含含有第2磁性層12(或第4磁性層14)中所含之金屬之化合物。第1化合物區域42a與第2磁性層12之側面12s及第4磁性層14之側面14s對向。第1化合物區域42a於第2磁性層12與第4磁性層14之間相連地設置。 亦可於第1化合物區域42a與第5部分21e之間設置第2化合物區域42b。第2化合物區域42b包含例如金屬含有層21中所含之金屬之氧化物、氮化物或氮氧化物。 於圖9(c)所示之本實施形態之另一磁性記憶裝置122C中，金屬含有層21之第3部分21c之結晶構造與金屬含有層21之其他部分(例如第1部分21a、第2部分21b及第5部分21e等)之結晶構造不同。 例如，金屬含有層21之第3部分21c之結晶構造為β相。金屬含有層21之其他部分(例如第1部分21a、第2部分21b及第5部分21e等)之至少一部分(例如表面部分)之結晶構造為α相。 例如，單位體積(單位面積)中，第3部分21c之β相之區域占第3部分21c全體之比例，例如高於其他區域(例如第1部分21a、第2部分21b或第5部分21e等)之β相區域占其他區域全體之比例。 例如，第3部分21c之至少一部分包含β相之Ta。例如，第1部分21a(或第5部分21e)之至少一部分包含α相之Ta。例如，可獲得較高自旋霍爾效應，且降低寫入電流。且，可降低金屬含有層21之電阻。 圖10(a)～圖10(d)係例示第2實施形態之另一磁性記憶裝置之示意性俯視圖。 如圖10(a)所示，於磁性記憶裝置123a中，第5部分21e之沿著第3方向(Y軸方向)之長度21ey與第2磁性層12之沿著第3方向之長度12y實質相同。例如，長度21ey為長度12y之0.9倍以上1.1倍以下。 如圖10(b)所示，於磁性記憶裝置123b中，第5部分21e之沿著第3方向(Y軸方向)之長度21ey較第2磁性層12之沿著第3方向之長度12y更長。 如圖10(c)所示，於磁性記憶裝置123c中，第1非重疊區域21ca之第2方向(X軸方向)之寬度與第2磁性層12之沿著第2方向之寬度實質相同。例如，第1非重疊區域21ca之第2方向之寬度為第2磁性層12之沿著第2方向之寬度之0.9倍以上1.1倍以下。 如圖10(d)所示，於磁性記憶裝置123d中，第1非重疊區域21ca之第2方向(X軸方向)之寬度較第2磁性層12之沿著第2方向之寬度更小。 (第3實施形態) 第3實施形態係第2實施形態之磁性記憶裝置之製造方法。 圖11係例示第3實施形態之磁性記憶裝置之製造方法之流程圖。 圖12(a)～圖12(d)、圖13(a)～圖13(e)、圖14(a)～圖14(c)、圖15(a)及圖15(b)係例示第3實施形態之磁性記憶裝置之製造方法之模式圖。 圖12(a)、圖12(c)、圖13(d)、圖14(a)～圖14(c)、圖15(a)及圖15(b)係示意性俯視圖。圖12(b)、圖12(d)、圖13(a)～圖13(c)、圖13(e)係示意性剖面圖。 如圖11所示，於設於基底構件20s之上之金屬含有膜之上形成積層膜(步驟S110)。 例如，如圖12(b)所示，於基底構件20s(例如氧化鋁基板)之上，設有金屬含有膜21F(例如Ta膜)。 設相對於金屬含有膜21F之表面21Fa垂直之方向為第1方向(Z軸方向)。設相對於Z軸方向垂直之1個方向為X軸方向。設相對於Z軸方向及X軸方向垂直之方向為Y軸方向。 金屬含有膜21F成為金屬含有層21。於金屬含有膜21F之上設置積層膜SBF。積層膜SBF包含第1磁性膜11F、第2磁性膜12F及中間膜11iF。第2磁性膜12F設於第1磁性膜11F與金屬含有膜21F之間。中間膜11iF設於第1磁性膜11F與第2磁性膜12F之間。中間膜11iF為非磁性。 再者，於積層膜SBF之上形成第1遮罩M1。第1遮罩M1包含例如鎢膜Mb1(厚度為例如25 nm以上35 nm以下)，與釕膜Ma1(厚度為例如1 nm以上3 nm以下)。於鎢膜Mb1與積層膜SBF之間設置釕膜Ma1。 如圖12(a)所示，第1遮罩M1具有於Y軸方向延伸之複數條帶狀形狀。於第1遮罩M1之開口部，積層膜SBF露出。第1遮罩M1亦可藉由例如雙重曝光技術形成。 如圖12(c)及圖12(d)所示，使用第1遮罩M1加工積層膜SBF。例如照射離子束IB1。將積層膜SBF之一部分去除。殘留金屬含有膜21F。藉此形成複數個第1槽T1。複數個第1槽T1排列於與第1方向交叉之第2方向(X軸方向)。複數個第1槽T1沿著第3方向(該例中為Y軸方向)延伸。第3方向與第1方向及第2方向交叉。第1槽T1到達金屬含有膜21F。藉由第1槽T1將積層膜SBF分斷。 如此，於本製造方法中，形成複數個第1槽T1(步驟S120，參照圖11)。 如圖13(a)所示，進行例如電漿處理。藉此，於積層膜SBF之側壁形成化合物膜43。電漿處理係氧電漿處理或氮電漿處理。例如，化合物膜43包含含有金屬含有膜21F中所含之元素之化合物。化合物膜43例如成為保護膜。 如圖13(b)所示，於第1槽T1中形成第1絕緣膜44a。第1絕緣膜44a例如為SiN膜。 如圖13(c)所示，形成第2絕緣膜44b。第2絕緣膜44b例如為包含氧化鋁膜與氧化矽膜之積層膜。之後進行平坦化處理。 藉此，如圖13(d)及圖13(e)所示，於第1槽T1內形成第1絕緣部In1。第1絕緣部In1包含例如上述化合物膜43。第1絕緣部In1包含上述第1絕緣膜44a。第1絕緣部In1亦可包含上述第2絕緣膜44b。 第1絕緣部In1之形成與圖11之步驟S130對應。 之後，如圖11所示，形成複數個第2槽(步驟S140，參照圖11)。 例如，如圖14(a)所示，於加工體之上形成第2遮罩M2。第2遮罩M2具有沿著第2方向(X軸方向)延伸之複數條帶狀形狀。使用第2遮罩M2加工加工體。例如將自第2遮罩M2之開口部露出之形成第1絕緣部In1後之積層膜SBF之一部分，及第1絕緣膜In1之一部分去除。藉此形成複數個第2槽T2。複數個第2槽T2於第2方向(例如X軸方向)延伸。如已說明，複數個第1槽T1之延伸方向(第3方向)與第1方向及第2方向交叉。第2方向可相對於第3方向傾斜，第2方向亦可相對於第3方向垂直。 例如，可藉由使用第2遮罩M2之處理(例如離子束之照射)，使第2遮罩M2之Y軸方向之寬度變化。例如進行第2遮罩M2之細化。於該處理中，例如可於積層膜SBF與第1絕緣部In1之間，產生蝕刻速度之差異。藉此，例如可使1個積層膜SBF之Y軸方向之寬度，大於第1絕緣部In1之Y軸方向之寬度。 例如如圖14(b)所示，複數個第2槽T2之一個包含第1槽區域Tp2與第2槽區域Tq2。第1槽區域Tp2於第3方向(Y軸方向)上與積層膜SBF重合。第2槽區域Tq2於第3方向(Y軸方向)與第1絕緣部In1重合。第1槽區域Tp2之沿著第3方向之寬度wTp2小於第2槽區域Tq2之沿著第3方向之寬度wTq2。 之後，如圖11所示，將於複數個第2槽T2中露出之金屬含有膜21F去除(步驟S150)。再者，於複數個第2槽T2內形成第2絕緣部(步驟S160)。 例如如圖14(c)所示，將於複數個第2槽T2中露出之金屬含有膜21F去除。設於被去除之金屬含有膜21F之下之基底構件20s露出。 如圖15(a)所示，於複數個第2槽T2內形成第2絕緣部In2。此時，第2絕緣部In2之材料亦可與第1絕緣部In1之材料不同。例如，第1絕緣部In1包含氮化矽，第2絕緣部In2包含氧化矽。例如，第1絕緣部In1包含氮化矽，第2絕緣部In2包含氧化鋁。 於不同之材料中，例如產生之應力會有所差異。對2個絕緣部使用互不相同之材料，例如可獲得互不相同之應力。例如於第2磁性層12及第4磁性層14中，在X軸方向與Y軸方向產生互不相同之應力。藉此，於該等磁性層中，可產生單軸性之各向異性。藉此，該等磁性層之磁化穩定化，獲得穩定之記憶動作。 如圖15(b)所示，形成電極22及電極22A等，製作出磁性記憶裝置。 (第4實施形態) 圖16係例示第4實施形態之磁性記憶裝置之示意性剖面圖。 如圖16所示，於本實施形態之磁性記憶裝置142中，設置導電部24。除此以外，亦可將例如針對磁性記憶裝置110及120等所說明之構成之至少一部分應用於磁性記憶裝置142。 導電部24例如與第5部分21e電性連接。導電部24例如與第5部分21e相接。於Z軸方向上，於導電部24之位置與積層體SB0之位置之間設置金屬含有層21。例如，於金屬含有層21之上表面設置複數個積層體SB0。例如，於金屬含有層21之下表面設置導電部24。 藉由設置導電部24，可降低金屬含有層21中第1部分21a與第2本部分21b之間之電阻。 於該例中，導電部24包含第1導電層24a及第2導電層24b。於金屬含有層21與第2導電層24b之間設置第1導電層24a。第1導電層24a包含例如銅、鎢、氮化鈦及碳之至少任一者。第2導電層24b包含例如銅、鎢、氮化鈦及碳之至少任一者。 圖17係例示第4實施形態之另一磁性記憶裝置之模式圖。 如圖17所示，於本實施形態之另一磁性記憶裝置143中，設置第1～第4電晶體TR1～TR3。除此以外，亦可將例如針對磁性記憶裝置110及120等所說明之構成之至少一部分應用於磁性記憶裝置143。 第1電晶體TR1之一端與金屬含有層21之第1部分21a電性連接。第1電晶體TR1之另一端與驅動電路75電性連接。第2電晶體TR2之一端與金屬含有層21之第2部分21b電性連接。第2電晶體TR2之另一端與驅動電路75電性連接。第3電晶體TR3之一端與金屬含有層21之第5部分21e電性連接。第3電晶體TR3之另一端與驅動電路75電性連接。該等電晶體例如含在控制部70中。該等電晶體亦可視作與控制部70分開設置。 對應於第1電晶體TR1之第1閘極G1、第2電晶體TR2之第2閘極G2、及第3電晶體TR3之第3閘極各者之電位，流通金屬含有層21之所需之電流(寫入電流)。 例如，寫入電流自第1部分21a流向第5部分21e。例如，寫入電流自第5部分21e流向第1部分21a。例如，寫入電流自第2部分21b流向第5部分21e。例如，寫入電流自第5部分21e流向第2部分21b。可獲得任意組合之電流之方向。 藉由於金屬含有層21之中間之位置(例如第5部分21e)設置電晶體，而可降低控制用電晶體之數量。例如獲得大容量之磁性記憶裝置。例如，可相對於磁性記憶裝置全體之尺寸而增大記憶容量。可提高記憶密度。 (第5實施形態) 圖18係例示第5實施形態之磁性記憶裝置之模式圖。 如圖18所示，本實施形態之磁性記憶裝置151包含第1金屬含有層31、第2金屬含有層32、複數個第1積層體SB1、複數個第2積層體SB2、第3積層體SB3及控制部70。 第1金屬含有層31包含第1部分31a、第2部分31b及第1間置部分31m。第1間置部分31m設於第1部分31a與第2部分31b之間。 第2金屬含有層32包含第3部分32c、第4部分32d及第2間置部分32m。第2間置部分32m設於第3部分32c與第4部分32d之間。於第1部分31a與第4部分32d之間設置第2部分31b。於第2部分31b與第4部分32d之間設置第3部分32c。 於該例中，第1金屬含有層31及第2金屬含有層32設於基底構件20s之上。 複數個第1積層體SB1沿著第1金屬含有層31排列。複數個第1積層體SB1之1個包含第1磁性層11、第2磁性層12及第1中間層11i。第1磁性層11於第1方向(例如Z軸方向)上與第1間置部分31m隔開。第2磁性層12設於第1間置部分31m與第1磁性層11之間。第1中間層11i包含設於第1磁性層11與第2磁性層12之間之部分。第1中間層11i為非磁性。於第1金屬含有層31中，將自第1部分31a朝向第2部分31b之方向設為第2方向(例如X軸方向)。上述第1方向(例如Z軸方向)與第2方向交叉。複數個第1積層體SB1各自具有包含上述之第1磁性層11、第2磁性層12及第1中間層11i之構成。第2磁性層12例如與第1金屬含有層31相接。 複數個第2積層體SB2沿著第2金屬含有層32排列。複數個第2積層體SB2之一個包含第3磁性層13、第4磁性層14及第2中間層12i。第3磁性層13於第1方向(Z軸方向)上與第2間置部分32m隔開。第4磁性層14設於第2間置部分32m與第3磁性層14之間。第2中間層12i包含設於第3磁性層13與第4磁性層14之間之部分。第2中間層12i為非磁性。複數個第2積層體SB2各自具有包含上述之第3磁性層13、第4磁性層14及第2中間層12i之構成。第4磁性層14例如與第2金屬含有層32相接。 第3積層體SB3設於複數個第1積層體SB1與複數個第2積層體SB2之間。第3積層體SB3包含第5磁性層15。 例如，第5磁性層15於X-Y平面(相對於第1方向垂直之平面)內，與第2磁性層12及第4磁性層14並排。例如，第5磁性層15包含第2磁性層12及第4磁性層14之至少任一者所含之材料。 於該例中，第3積層體SB3進而包含第6磁性層16及第3中間層13i。第6磁性層16於上述平面(X-Y平面)內，與第1磁性層11及第3磁性層13並排。第3中間層13i於上述平面內，與第1中間層11i及第2中間層12i並排。於實施形態中，亦可省略第6磁性層16及第3中間層13i之至少任一者。 控制部70與第1部分31a、第2部分31b、第3部分32c及第4部分32d、複數個第1積層體SB1及複數個第2積層體SB2電性連接。於該圖中，為看圖方便起見，將控制部70分成兩個描繪。 於該例中，於複數個第1積層體SB1之各者與驅動電路75之間，設有第1開關元件Sw1。於複數個第2積層體SB2之各者與驅動電路75之間設有第2開關元件Sw2。於第1部分31a與驅動電路75之間設有第1電晶體TR1。於第2部分31b與驅動電路75之間設有第2電晶體TR2。於第3部分32c與驅動電路75之間設有第3電晶體TR3。於第4部分32d與驅動電路75之間設有第4電晶體TR4。 控制部70於第1寫入動作中，將自第1部分31a朝向第2部分31b之第1寫入電流Iw1供給至第1金屬含有層31，形成第1狀態。控制部70於第2寫入動作中，將自第2部分31b朝向第1部分31a之第2寫入電流Iw2供給至第1金屬含有層31，形成第2狀態。第1狀態之第1磁性層11與第1部分31a及第2部分31b之一者之間的第1電阻，與第2狀態之第1磁性層11與第1部分31a及第2部分31a之上述一者之間的第2電阻不同。 控制部70於第3寫入動作中，將自第3部分32c朝向第4部分32d之第3寫入電流Iw3供給至第2金屬含有層32，形成第3狀態。控制部70於第4寫入動作中，將自第4部分32d朝向第3部分32c之第4寫入電流Iw4供給至第2金屬含有層32，形成第4狀態。第3狀態之第3磁性層13與第3部分32c及第4部分32d之一者之間的第3電阻，與第2狀態之第3磁性層13與第3部分32c及第4部分32d之上述一者之間的第4電阻不同。 例如，藉由施加於複數個第1積層體SB1中所含之第1磁性層11之電壓，控制複數個第1積層體SB1之選擇。 例如，控制部70與複數個第1積層體SB1之各者所含之第1磁性層11電性連接。控制部70於第1、第2寫入動作中，將複數個第1積層體SB1之一個所含之第1磁性層11之電位，設定為與複數個第1積層體SB1之另一個所含之第1磁性層11之電位(例如非選擇電位)不同之電位(例如選擇電位)。 例如，控制部70與複數個第2積層體SB2之各者所含之第3磁性層13電性連接。控制部70於第3、第4寫入動作中，將複數個第2積層體SB2之一個所含之第3磁性層13之電位，設定為與複數個第2積層體SB2之另一個所含之第3磁性層13之電位(例如非選擇電位)不同之電位(例如選擇電位)。 於磁性記憶裝置151中，亦可對第1金屬含有層31及第2金屬含有層32，應用例如針對磁性記憶裝置110及120等金屬含有層21所說明之構成之至少一部分。於磁性記憶裝置151中，亦可對複數個第1積層體SB1及複數個第2積層體SB2，應用例如針對磁性記憶裝置110及120等第1積層體SB1所說明之構成之至少一部分。於磁性記憶裝置151中，亦可對控制部70應用例如針對磁性記憶裝置110及120所說明之構成之至少一部分。 第1金屬含有層31及複數個第1積層體SB1形成1個記憶體行(記憶體串)。第1金屬含有層32及複數個第2積層體SB2形成另一個記憶體行(記憶體串)。 於該等記憶體部之間設置第3積層體SB3。例如，控制部70與第3積層體SB3之第5磁性層15電性絕緣。第3積層體SB3不作為記憶體部使用。第3積層體SB3例如作為虛設元件發揮功能。 例如，複數個第1積層體SB1具有複數個第1積層體SB1中位於端部之積層體(端部之積層體)，及位於中央部之積層體(中央部之積層體)。於中央部之積層體之兩側存在其他積層體。中央部之積層體之一者受到來自設於其兩側之其他積層體(例如1個積層體)之作用。另一方面，於未設有第3積層體SB3之參考例中，於端部之積層體之一者不存在其他積層體。於端部之積層體中，產生來自設於一側之積層體之作用。因此，於該參考例中，會產生複數個第1積層體SB1中之端部之積層體之特性與中央部之積層體不同之情形。 此時，於本實施形態中，因設置第3積層體SB3，故端部之積層體之特性接近中央部之積層體之特性。藉此，例如可進行穩定之記憶動作。例如可提高成品率。例如於縮小複數個積層體SB0各者之尺寸時亦可獲得穩定之動作。可提高記憶密度。 於實施形態中，設複數個第1積層體SB1之2個(最接近之2個)之間之距離為第1距離d1。設複數個第2積層體SB2之2個(最接近之2個)之間之距離為第2距離d2。複數個第1積層體SB1之1個與第3積層體SB3之間之第3距離d3例如實質為第1距離d1。例如，第3距離d3為第1距離d1之0.5倍以上2倍以下。複數個第2積層體SB2之1個與第3積層體SB3之間之第4距離d4例如實質為第2距離d2。第4距離d4為第2距離d2之0.5倍以上2倍以下。 藉由於複數個第1積層體SB1之一者之附近設置第3積層體SB3，例如於複數個第1積層體SB1之其中一者中，易獲得穩定之動作。藉由於複數個第2積層體SB2之一者附近設置第3積層體SB3，例如於複數個第2積層體SB2之其中一者中，易獲得穩定之動作。 於本實施形態中，第1金屬含有層31與第2金屬含有層32亦可相互絕緣。第1金屬含有層31與第2金屬含有層32亦可相互電性連接。 於該例中，於第1金屬含有層31與第2金屬含有層32之間設有第3金屬含有層33。第3金屬含有層33亦設於基底構件20s之上。第3金屬含有層33設於第1金屬含有層31之第2部分31b，與第2金屬含有層32之第3部分32c之間。對第3金屬含有層33使用例如第1金屬含有層31之材料。 於該例中，設置第1絕緣區域35a及第2絕緣區域35b。第1絕緣區域35a設於第2部分31b與第3金屬含有層33之間。第1絕緣區域35a電性絕緣第2部分31b與第3金屬含有層33之間。第2絕緣區域35b設於第3部分32c與第3金屬含有層33之間。第2絕緣區域35b將第3部分32c與第3金屬含有層33之間電性絕緣。第1絕緣區域35a亦可包含第1金屬含有層31中所含之第1金屬之氧化物、第1金屬之氮化物及第1金屬之氮氧化物之任一者。 以下，針對磁性記憶裝置151之製造方法之例進行說明。 圖19(a)及圖19(b)係例示第5實施形態之磁性記憶裝置之製造方法之示意性剖面圖。 如圖19(a)所示，於基底構件20s之上設置金屬含有膜31FM。金屬含有膜31FM之一部分成為第1金屬含有膜，金屬含有膜31FM之另一部分成為第2金屬含有膜32。於金屬含有膜31FM之一部分之上設置複數個第1積層體SB1。於金屬含有膜31FM之另一部分之上設置複數個第2積層體SB2。於金屬含有膜31FM之上設置第3積層體SB3。於複數個第1積層體SB1及複數個第2積層體SB2之上設置遮罩MS1。第3積層體SB3未被遮罩MS1覆蓋。金屬含有膜31FM於沿著X-Y平面之方向上，具有位於複數個第1積層體SB1與第3積層體SB3之間之部分。該部位未被遮罩MS1覆蓋。金屬含有膜31FM於沿著X-Y平面之方向上，具有位於複數個第2積層體SB2與第3積層體SB3之間之部分。該部分未被遮罩MS1覆蓋。 如圖19(b)所示，對包含金屬含有膜31FM、複數個第1積層體SB1、複數個第2積層體SB2及第3積層體SB3之加工體進行處理。該處理包含蝕刻處理、氧化處理及離子束照射處理之至少任一者。於蝕刻處理中，例如將未被遮罩MS1覆蓋之金屬含有膜31FM之部分去除。於氧化處理中，例如將未被遮罩MS1覆蓋之金屬含有膜31FM之部分氧化。經氧化之部分成為絕緣部。於離子束照射處理中，例如將未被遮罩MS1覆蓋之金屬含有膜31FM之部分去除。於離子束照射處理中，例如亦可自未被遮罩MS1覆蓋之金屬含有膜31FM之部分產生化合物。該化合物包含金屬含有膜31FM中所含之金屬之氧化物、該金屬之氮化物、及該金屬之氮氧化物之至少任一者。 例如，已實施氧化處理及離子束照射處理之至少任一者之情形時，會自金屬含有膜31FM形成化合物。該化合物成為第1絕緣區域35a及第2絕緣區域35b。 藉由此種處理而形成磁性記憶裝置151。亦可於上述處理之前後，使積層體SB3之至少一部分變化。若於上述處理之前存在第6磁性層16之情形時，亦可藉由上述處理而使第6磁性層16變化。亦可將第6磁性層16去除。 圖20係例示第5實施形態之其他磁性記憶裝置之模式圖。 如圖20所示，本實施形態之磁性記憶裝置152亦包含第1金屬含有層31、第2金屬含有層32、複數個第1積層體SB1、複數個第2積層體SB2、第3積層體SB3、及控制部70。於磁性記憶裝置152中設有絕緣部40。絕緣部40設於複數個第1積層體SB1、複數個第2積層體SB2及第3積層體SB3之間。絕緣部40例如為層間絕緣膜。 於磁性記憶裝置152中，設置第1絕緣區域40a及第2絕緣區域40b。第1絕緣區域40a及第2絕緣區域40b例如使用與絕緣部40所使用之材料相同之材料。 例如，於針對圖19(b)所說明之處理中，例如進行蝕刻處理，將金屬含有膜31FM之一部分去除。於該被去除之部分形成凹部。於該凹部埋入成為絕緣部40之材料。藉此形成第1絕緣區域40a及第2絕緣區域40b。 於磁性記憶裝置152中，例如亦可進行穩定之記憶動作。例如可提高成品率。例如易獲得即使縮小複數個積層體SB0各者之尺寸時亦穩定之動作。可提高記憶密度。 根據實施形態，可提供一種可提高記憶密度之磁性記憶裝置及其製造方法。 於本申請案說明書中，「電性連接狀態」包含複數個導電體物理性相接而於該等複數個導電體之間流動電流之狀態。「電性連接狀態」包含於複數個導電體之間插入另一導電體而於該等複數個導電體之間流動電流之狀態。「電性連接狀態」包含於複數個導電體之間插入電性元件(電晶體等開關元件等)而可形成於該等複數個導電體之間流動電流之狀態的狀態。 於本申請案說明書中，「垂直」及「平行」不僅包含嚴格之垂直及嚴格之平行，亦包含例如製造步驟中之偏差等，只要實質上垂直及實質上平行即可。 以上，已參照具體例並針對本發明之實施形態進行說明。但本發明並非限定於該等具體例。例如關於磁性記憶裝置中所含之金屬含有層、磁性層、中間層、及控制部之各要件之具體構成，可由同業人士藉由自眾所周知之範圍適當選擇而同樣地實施本發明，且獲得相同效果者，皆含在本發明之範圍內。 又，凡於技術性可行之範圍內適當組合各具體例之任意兩個以上之要件者，只要包含本發明之要旨，亦含在本發明之範圍內。 此外，凡基於作為本發明之實施形態而於上述之磁性記憶裝置及其製造方法，由同業人士進行適當設計變更而實施之所有的磁性記憶裝置及其製造方法，只要包含本發明之要旨，亦屬於本發明之範圍。 此外，於本發明之思想範疇中，若為同業人士，當可想到各種變更例及修正例，且應明瞭該等變更例及修正例亦屬於本發明之範圍。 以上已說明本發明之若干實施形態，但該等實施形態係作為例子提示者，並非意圖限定發明之範圍。該等新穎之實施形態得以其他各種形態實施，且在不脫離發明之要旨之範圍內，可進行各種省略、置換、變更。該等實施形態及其變化皆含在發明之範圍或要旨內，且含在申請專利範圍所記述之發明及其均等之範圍內。 本申請案係主張日本專利申請案第2016-154039(申請日2016年8月4日)之優先權，該申請案之全部內容以引用的方式併入本文中。
11‧‧‧第1磁性層
11F‧‧‧第1磁性膜
11M‧‧‧第1磁化
11i‧‧‧第1中間層
11iF‧‧‧中間膜
12‧‧‧第2磁性層
12F‧‧‧第2磁性膜
12L‧‧‧面
12M‧‧‧第2磁化
12U‧‧‧面
12cy‧‧‧長度
12i‧‧‧第2中間層
12s‧‧‧側面
12xL‧‧‧長度
12xU‧‧‧長度
12y‧‧‧長度
12yL‧‧‧長度
12yU‧‧‧長度
13‧‧‧第3磁性層
13M‧‧‧第3磁化
13i‧‧‧第3中間層
14‧‧‧第4磁性層
14L‧‧‧面
14M‧‧‧第4磁化
14U‧‧‧面
14s‧‧‧側面
14xL‧‧‧長度
14xU‧‧‧長度
14y‧‧‧長度
14yL‧‧‧長度
14yU‧‧‧長度
15‧‧‧第5磁性層
16‧‧‧第6磁性層
20s‧‧‧基底構件
21、21A‧‧‧金屬含有層
21F‧‧‧金屬含有層
21Fa‧‧‧表面
21X‧‧‧金屬含有層
21a～21e‧‧‧第1～第5部分
21cL‧‧‧面
21cU‧‧‧面
21ca‧‧‧第1非重疊區域
21cay‧‧‧長度
21cb‧‧‧第2非重疊區域
21cby‧‧‧長度
21cc‧‧‧第1重疊區域
21cct‧‧‧第1重疊區域厚度
21cy‧‧‧長度
21da‧‧‧第3非重疊區域
21day‧‧‧長度
21db‧‧‧第4非重疊區域
21dby‧‧‧長度
21dc‧‧‧第2重疊區域
21dct‧‧‧第2重疊區域厚度
21dy‧‧‧長度
21et‧‧‧厚度
21ey‧‧‧長度
21sp‧‧‧自旋
21yL‧‧‧長度
22、22A、22X‧‧‧電極
24‧‧‧導電部
24a、24b‧‧‧第1、第2導電層
31‧‧‧第1金屬含有層
31FM‧‧‧金屬含有膜
31a、31b‧‧‧第1、第2部分
31m‧‧‧第1間置部分
32‧‧‧第2金屬含有層
32c、32d‧‧‧第3、第4部分
32m‧‧‧第2間置部分
33‧‧‧第3金屬含有層
35a、35b‧‧‧第1、第2絕緣區域
40‧‧‧絕緣部
40a、40b‧‧‧第1、第2絕緣區域
41‧‧‧化合物層
42a‧‧‧第1化合物區域
42b‧‧‧第2化合物區域
43‧‧‧化合物膜
44a‧‧‧第1絕緣膜
44b‧‧‧第2絕緣膜
70‧‧‧控制部
71～73‧‧‧第1～第3電路
75‧‧‧驅動電路
110、110A～110C、110a～110h、119、120、121、122A～122C、123a～123d、142、143、151、152‧‧‧磁性記憶裝置
G1～ G3‧‧‧第1～第3閘極
IB1‧‧‧離子束
In1、In2‧‧‧第1、第2絕緣部
Iw1～Iw4‧‧‧第1～第4寫入電流
M1、M2‧‧‧第1、第2遮罩
MS1‧‧‧遮罩
Ma1‧‧‧釕膜
Mb1‧‧‧鎢膜
SB0‧‧‧積層體
SB1～SB3‧‧‧第1～第3積層體
SBF‧‧‧積層膜
Sw1、Sw2‧‧‧第1、第2開關元件
T1、T2‧‧‧第1、第2槽
TR1～TR4‧‧‧第1～第4電晶體
Tp2、Tq2‧‧‧第1、第2槽區域
d1～d4‧‧‧第1～第4距離
t12‧‧‧厚度
t14‧‧‧厚度
wTp2‧‧‧寬度
wTq2‧‧‧寬度
X‧‧‧方向
Y‧‧‧方向
Z‧‧‧方向
圖1(a)～圖1(d)係例示第1實施形態之磁性記憶裝置之模式圖。 圖2(a)及圖2(b)係例示磁性記憶裝置之動作之示意性剖面圖。 圖3(a)及圖3(b)係例示第1實施形態之磁性記憶裝置之模式圖。 圖4(a)～圖4(c)係例示第1實施形態之另一磁性記憶裝置之示意性剖面圖。 圖5(a)～圖5(h)係例示第1實施形態之另一磁性記憶裝置之示意性剖面圖。 圖6(a)～圖6(d)係例示第2實施形態之磁性記憶裝置之剖面圖。 圖7係例示第2實施形態之磁性記憶裝置之示意性俯視圖。 圖8(a)及圖8(b)係例示第2實施形態之磁性記憶裝置之示意性剖面圖。 圖9(a)～圖9(c)係例示第2實施形態之另一磁性記憶裝置之示意性剖面圖。 圖10(a)～圖10(d)係例示第2實施形態之另一磁性記憶裝置之示意性俯視圖。 圖11係例示第3實施形態之磁性記憶裝置之製造方法之流程圖。 圖12(a)～圖12(d)係例示第3實施形態之磁性記憶裝置之製造方法之模式圖。 圖13(a)～圖13(e)係例示第3實施形態之磁性記憶裝置之製造方法之模式圖。 圖14(a)～圖14(c)係例示第3實施形態之磁性記憶裝置之製造方法之模式圖。 圖15(a)及圖15(b)係例示第3實施形態之磁性記憶裝置之製造方法之模式圖。 圖16係例示第4實施形態之磁性記憶裝置之示意性剖面圖。 圖17係例示第4實施形態之另一磁性記憶裝置之示意性圖。 圖18係例示第5實施形態之磁性記憶裝置之模式圖。 圖19(a)及圖19(b)係例示第5實施形態之磁性記憶裝置之製造方法之示意性剖面圖。 圖20係例示第5實施形態之另一磁性記憶裝置之模式圖。

Claims (19)

  1. 一種磁性記憶裝置，其包含：金屬含有層，其包含：第1部分、第2部分、上述第1部分與上述第2部分之間之第3部分、上述第3部分與上述第2部分之間之第4部分、及上述第3部分與上述第4部分之間之第5部分；第1磁性層，其在與自上述第1部分向上述第2部分之第2方向交叉之第1方向上，與上述第3部分隔開；第2磁性層，其設於上述第3部分之一部分與上述第1磁性層之間；非磁性之第1中間層，其包含設於上述第1磁性層與上述第2磁性層之間之部分；第3磁性層，其於上述第1方向上與上述第4部分隔開；第4磁性層，其設於上述第4部分之一部分與上述第3磁性層之間；非磁性之第2中間層，其包含設於上述第3磁性層與上述第4磁性層之間之部分；及控制部，其與上述第1部分及第2部分電性連接；且上述第3部分之沿著與上述第1方向及上述第2方向交叉之第3方向之長度，較上述第2磁性層之沿著上述第3方向之長度更長，上述第3部分之沿著上述第3方向之上述長度，較上述第5部分之沿著上述第3方向之長度長；上述控制部係實施：第1寫入動作，其供給自上述第1部分向上述第2部分之第1寫入電流，及第2寫入動作，其供給自上述第2部分向上述第1部分之第2寫入電流；上述第1寫入動作後之上述第1磁性層與上述第1部分之間之第1電阻，與上述第2寫入動作後之上述第1磁性層與上述第1部分之間之第2電阻不同。
  2. 如請求項1之磁性記憶裝置，其中上述第4部分之沿著上述第3方向之長度，較上述第4磁性層之沿著上述第3方向之長度長，上述第4部分之上述長度較上述第5部分之上述長度長。
  3. 如請求項1或2之磁性記憶裝置，其中上述第3部分包含：第1重疊區域，其於上述第1方向上與上述第2磁性層重合；及第1非重疊區域，其於上述第1方向上不與上述第2磁性層重合；上述第1非重疊區域之至少一部分之沿著上述第1方向之厚度，較上述第1重疊區域之沿著上述第1方向之第1重疊區域厚度薄。
  4. 如請求項3之磁性記憶裝置，其中上述第3部分進而包含第2非重疊區域，上述第2非重疊區域於上述第1方向上不與上述第2磁性層重合，上述第1重疊區域在與上述第1方向及上述第2方向交叉之第3方向上，位於上述第1非重疊區域與上述第2非重疊區域之間，上述第2非重疊區域之至少一部分之沿著上述第1方向之上述厚度，較上述第1重疊區域之厚度薄。
  5. 如請求項4之磁性記憶裝置，其中上述第1非重疊區域之沿著上述第3方向之長度及上述第2非重疊區域之沿著上述第3方向之長度之合計相對於上述第1重疊區域厚度之第1比，高於上述第2磁性層之與上述金屬含有層對向之面之沿著上述第2方向之長度、及上述第2磁性層之與上述第1中間層對向之面之沿著上述第2方向之長度之差之絕對值相對於上述第2磁性層之沿著上述第1方向之第2磁性層之厚度之比。
  6. 如請求項1或2之磁性記憶裝置，其中上述第3部分包含於上述第1方向上與上述第2磁性層重合之第1重疊區域，上述第5部分之沿著上述第1方向之厚度，較上述第1重疊區域之沿著上述第1方向之第1重疊區域之厚度薄。
  7. 一種磁性記憶裝置，其包含：金屬含有層，其包含第1部分、第2部分、及上述第1部分與上述第2部分之間之第3部分；第1磁性層，其在與自上述第1部分向上述第2部分之第2方向交叉之第1方向上，與上述第3部分隔開；第2磁性層，其設於上述第3部分之一部分與上述第1磁性層之間；非磁性之第1中間層，其包含設於上述第1磁性層與上述第2磁性層之間之部分；及控制部，其與上述第1部分及第2部分電性連接；且上述第3部分之沿著與上述第1方向及上述第2方向交叉之第3方向之長度，較上述第2磁性層之沿著上述第3方向之長度長；上述第3部分之沿著第3方向之上述長度，較上述第3部分與上述第2部分之間之部分之沿著上述第3方向之長度長，上述控制部係實施：第1寫入動作，其供給自上述第1部分向上述第2部分之第1寫入電流，及第2寫入動作，其供給自上述第2部分向上述第1部分之第2寫入電流；上述第1寫入動作後之上述第1磁性層與上述第1部分及上述第2部分之一者之間的第1電阻，與上述第2寫入動作後之上述第1磁性層與上述第1部分及上述第2部分之上述一者之間的第2電阻不同。
  8. 一種磁性記憶裝置，其包含：金屬含有層，其包含第1部分、第2部分、及上述第1部分與上述第2部分之間之第3部分；第1磁性層，其在與自上述第1部分向上述第2部分之第2方向交叉之第1方向上，與上述第3部分隔開；第2磁性層，其設於上述第3部分之一部分與上述第1磁性層之間；非磁性之第1中間層，其包含設於上述第1磁性層與上述第2磁性層之間之部分；及控制部，其與上述第1部分及第2部分電性連接；且上述第3部分包含：第1重疊區域，其於上述第1方向上與上述第2磁性層重合；及第1非重疊區域，其於上述第1方向上不與上述第2磁性層重合；上述第1非重疊區域之至少一部分之沿著上述第1方向之厚度，較上述第1重疊區域之沿著上述第1方向之第1重疊區域厚度薄；上述控制部係實施：第1寫入動作，其供給自上述第1部分向上述第2部分之第1寫入電流，及第2寫入動作，其供給自上述第2部分向上述第1部分之第2寫入電流；上述第1寫入動作後之上述第1磁性層與上述第1部分之間之第1電阻，與上述第2寫入動作後之上述第1磁性層與上述第1部分之間之第2電阻不同。
  9. 如請求項8之磁性記憶裝置，其中上述第3部分進而包含第2非重疊區域，上述第2非重疊區域於上述第1方向上不與上述第2磁性層重合，上述第1重疊區域在與上述第1方向及上述第2方向交叉之第3方向上，位於上述第1非重疊區域與上述第2非重疊區域之間，上述第2非重疊區域之至少一部分之沿著上述第1方向之厚度，較上述第1重疊區域之厚度薄。
  10. 如請求項9之磁性記憶裝置，其中上述第1非重疊區域之沿著上述第3方向之長度及上述第2非重疊區域之沿著上述第3方向之長度之合計相對於上述第1重疊區域厚度之第1比，高於上述第2磁性層之與上述金屬含有層對向之面之沿著上述第2方向之長度、與上述第2磁性層之與上述第1中間層對象之面之沿著上述第2方向之差之絕對值相對於上述第2磁性層之沿著上述第1方向之厚度之比。
  11. 如請求項10之磁性記憶裝置，其中上述第1比高於上述第2磁性層之與上述金屬含有層對向之上述面之沿著上述第3方向之長度、與上述第2磁性層之與上述第1中間層對象之上述面之沿著上述第3方向之差之絕對值相對於上述第2磁性層之沿著上述第1方向之上述厚度之比。
  12. 如請求項8至11中任一項之磁性記憶裝置，其中進而包含：第3磁性層；第4磁性層；及非磁性之第2中間層；且上述金屬含有層進而包含：上述第3部分與上述第2部分之間之第4部分，及上述第3部分與上述第4部分之間之第5部分；上述第3磁性層於上述第1方向上與上述第4部分隔開，上述第4磁性層設於上述第4部分之一部分與上述第3磁性層之間，上述第2中間層包含設於上述第3磁性層與上述第4磁性層之間之部分，上述第5部分之沿著上述第1方向之厚度，較上述第1重疊區域厚度薄。
  13. 如請求項1或2之磁性記憶裝置，其中上述控制部進而與上述第1磁性層及上述第3磁性層電性連接，上述控制部於上述第1寫入動作中，將上述第1磁性層設定為與上述第3磁性層之電位不同之電位。
  14. 如請求項1或2之磁性記憶裝置，其中進而具備包含上述第2磁性層中所含之金屬之化合物區域，上述化合物區域係於上述第2磁性層與上述第4磁性層之間，沿著將上述第2磁性層與上述第4磁性層相連之方向。
  15. 如請求項1或2之磁性記憶裝置，其中上述第3部分之結晶構造與上述第5部分之至少一部分之結晶構造不同。
  16. 一種磁性記憶裝置，其包含：第1金屬含有層，其包含第1部分、第2部分、及設於上述第1部分與上述第2部分之間之第1間置部分；第2金屬含有層，其包含第3部分、第4部分、及設於上述第3部分與上述第4部分之間之第2間置部分，於上述第1部分與上述第4部分之間設有上述第2部分，於上述第2部分與上述第4部分之間設有上述第3部分；複數個第1積層體，上述複數個第1積層體係沿著上述第1金屬含有層排列，上述複數個第1積層體之1個包含第1磁性層、第2磁性層、及第1中間層；上述第1磁性層在與自上述第1部分向上述第2部分之第2方向交叉之第1方向上，與上述第1間置部分隔開；上述第2磁性層設於上述第1間置部分與上述第1磁性層之間；上述第1中間層包含設於上述第1磁性層與上述第2磁性層之間之部分，且為非磁性；複數個第2積層體，上述複數個第2積層體係沿著上述第2金屬含有層排列，上述複數個第2積層體之1個包含第3磁性層、第4磁性層、及第2中間層；上述第3磁性層於上述第1方向上與上述第2間置部分隔開；上述第4磁性層設於上述第2間置部分與上述第3磁性層之間；上述第2中間層包含設於上述第3磁性層與上述第4磁性層之間之部分，且為非磁性；第3積層體，其設於上述複數個第1積層體與上述複數個第2積層體之間，且包含第5磁性層；及控制部，其與上述第1至上述第4部分、上述複數個第1積層體、及上述複數個第2積層體電性連接；且上述控制部係實施：第1寫入動作，其供給自上述第1部分向上述第2部分之第1寫入電流，及第2寫入動作，其供給自上述第2部分向上述第1部分之第2寫入電流；上述第1寫入動作後之上述第1磁性層與上述第1部分及上述第2部分之一者之間的第1電阻，與上述第2寫入動作後之上述第1磁性層與上述第1部分及上述第2部分之上述一者之間的第2電阻不同；上述控制部係實施：第3寫入動作，其供給自上述第3部分向上述第4部分之第3寫入電流，及第4寫入動作，其供給自上述第4部分朝向上述第3部分之第4寫入電流；上述第3寫入動作後之上述第3磁性層與上述第3部分及上述第4部分之一者之間的第3電阻，與上述第2寫入動作後之上述第3磁性層與上述第3部分及上述第4部分之上述一者之間的第4電阻不同。
  17. 如請求項16之磁性記憶裝置，其中進而包含：第3金屬含有層，其設於上述第2部分與上述第3部分之間；第1絕緣區域，其設於上述第2部分與上述第3金屬含有層之間；及第2絕緣區域，其設於上述第3部分與上述第3金屬含有層之間。
  18. 如請求項16或17之磁性記憶裝置，其中上述控制部進而與上述複數個第1積層體各者之上述第1磁性層電性連接，上述控制部於上述第1寫入動作中，將上述複數個第1積層體之上述1個中所含之上述第1磁性層之電位，設定為與上述複數個第1積層體之另一個中所含之上述第1磁性層之電位不同之電位。
  19. 一種磁性記憶裝置之製造方法，其係於設於基底構件之上之金屬含有膜之上形成積層膜，上述積層膜包含：第1磁性膜；第2磁性膜，其設於上述第1磁性膜與上述金屬含有膜之間；及非磁性之中間膜，其設於上述第1磁性膜與上述第2磁性膜之間；形成複數個第1槽，該等複數個第1槽排列於與相對於上述金屬含有膜之表面垂直之第1方向交叉之第2方向，且沿著與上述第1方向及上述第2方向交叉之第3方向延伸而到達上述金屬含有膜；於上述第1槽內形成第1絕緣部；將形成上述第1絕緣部後之上述積層膜之一部分、及上述第1絕緣部之一部分去除，而形成於上述第2方向延伸之複數個第2槽；上述複數個第2槽之1個包含於上述第3方向上與上述積層膜重合之第1槽區域、及於上述第3方向上與上述第1絕緣部重合之第2槽區域；上述第1槽區域之沿著上述第3方向之寬度，較上述第2槽區域之沿著上述第3方向之寬度窄；將上述複數個第2槽中露出之上述金屬含有膜去除；及於上述複數個第2槽內形成第2絕緣部。
TW106107098A 2016-08-04 2017-03-03 磁性記憶裝置及其製造方法 TWI652799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-154039 2016-08-04
JP2016154039A JP6271653B1 (ja) 2016-08-04 2016-08-04 磁気記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW201816987A TW201816987A (zh) 2018-05-01
TWI652799B true TWI652799B (zh) 2019-03-01

Family

ID=61069530

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106107098A TWI652799B (zh) 2016-08-04 2017-03-03 磁性記憶裝置及其製造方法

Country Status (4)

Country Link
US (2) US10096770B2 (zh)
JP (1) JP6271653B1 (zh)
CN (1) CN107689232B (zh)
TW (1) TWI652799B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6271653B1 (ja) * 2016-08-04 2018-01-31 株式会社東芝 磁気記憶装置及びその製造方法
JP6275806B1 (ja) 2016-12-02 2018-02-07 株式会社東芝 磁気記憶装置
JP6283437B1 (ja) 2017-03-21 2018-02-21 株式会社東芝 磁気記憶装置
JP6438531B1 (ja) * 2017-06-16 2018-12-12 株式会社東芝 磁気記憶装置
JP6581634B2 (ja) 2017-09-20 2019-09-25 株式会社東芝 磁気記憶装置
JP6542319B2 (ja) 2017-09-20 2019-07-10 株式会社東芝 磁気メモリ
JP6553224B1 (ja) * 2018-03-07 2019-07-31 株式会社東芝 磁気記憶装置
KR102572158B1 (ko) 2018-09-12 2023-08-30 삼성전자주식회사 자기 기억 소자
JP6970076B2 (ja) 2018-11-16 2021-11-24 株式会社東芝 磁気記憶装置
KR102698784B1 (ko) * 2018-11-19 2024-08-27 삼성전자주식회사 자기 기억 소자
KR102576209B1 (ko) * 2018-12-03 2023-09-07 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
KR102573570B1 (ko) * 2019-01-14 2023-09-01 삼성전자주식회사 스핀-궤도 토크 라인 및 콘택 플러그를 갖는 반도체 소자
WO2020150451A1 (en) * 2019-01-18 2020-07-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
JP2020155488A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
US11469267B2 (en) 2019-05-17 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. SOT MRAM having dielectric interfacial layer and method forming same
KR102657583B1 (ko) 2019-07-19 2024-04-15 삼성전자주식회사 가변 저항 메모리 소자
JP2021048240A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 磁気メモリ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
JP5677187B2 (ja) * 2011-05-09 2015-02-25 株式会社東芝 半導体記憶装置
US9076537B2 (en) * 2012-08-26 2015-07-07 Samsung Electronics Co., Ltd. Method and system for providing a magnetic tunneling junction using spin-orbit interaction based switching and memories utilizing the magnetic tunneling junction
WO2014142922A1 (en) 2013-03-14 2014-09-18 Intel Corporation Cross point array mram having spin hall mtj devices
US9218864B1 (en) * 2014-10-04 2015-12-22 Ge Yi Magnetoresistive random access memory cell and 3D memory cell array
US9425738B2 (en) * 2014-11-13 2016-08-23 Regents Of The University Of Minnesota Spin current generation with nano-oscillator
US9768229B2 (en) * 2015-10-22 2017-09-19 Western Digital Technologies, Inc. Bottom pinned SOT-MRAM bit structure and method of fabrication
JP6271653B1 (ja) * 2016-08-04 2018-01-31 株式会社東芝 磁気記憶装置及びその製造方法

Also Published As

Publication number Publication date
US20180375016A1 (en) 2018-12-27
US10096770B2 (en) 2018-10-09
JP6271653B1 (ja) 2018-01-31
JP2018022805A (ja) 2018-02-08
CN107689232A (zh) 2018-02-13
US10510949B2 (en) 2019-12-17
TW201816987A (zh) 2018-05-01
US20180040812A1 (en) 2018-02-08
CN107689232B (zh) 2020-03-06

Similar Documents

Publication Publication Date Title
TWI652799B (zh) 磁性記憶裝置及其製造方法
JP6275806B1 (ja) 磁気記憶装置
US9985201B2 (en) Magnetic memory based on spin hall effect
US10580472B2 (en) Magnetic memory device
US8531875B2 (en) Magnetic memory
JP2006179891A (ja) 電圧制御磁化反転記録方式のｍｒａｍ素子及びそれを利用した情報の記録及び判読方法
CN107845725B (zh) 磁阻元件和磁存储器
US10573449B2 (en) Tunnel magnetoresistive effect element
US10340311B2 (en) Magnetoresistive effect element with magnetic layers and magnetic memory
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
JP2013073973A (ja) スピントランジスタおよびメモリ
US20220045267A1 (en) Magnetoresistive element having a sidewall-current-channel structure
US11963458B2 (en) Magnetic tunnel junction device, method for manufacturing magnetic tunnel junction device, and magnetic memory
US10608047B1 (en) Magnetic memory element with voltage controlled magnetic anistropy
JP6538792B2 (ja) 磁気記憶装置
JP2008047840A (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP2024134839A (ja) 磁気記憶装置
JP2014053508A (ja) 半導体記憶装置およびその動作方法
JP2020088013A (ja) 磁気記憶装置