JP2018022805A - 磁気記憶装置及びその製造方法 - Google Patents

磁気記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2018022805A
JP2018022805A JP2016154039A JP2016154039A JP2018022805A JP 2018022805 A JP2018022805 A JP 2018022805A JP 2016154039 A JP2016154039 A JP 2016154039A JP 2016154039 A JP2016154039 A JP 2016154039A JP 2018022805 A JP2018022805 A JP 2018022805A
Authority
JP
Japan
Prior art keywords
magnetic layer
layer
magnetic
metal
overlapping region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016154039A
Other languages
English (en)
Other versions
JP6271653B1 (ja
Inventor
真理子 清水
Mariko Shimizu
真理子 清水
大沢　裕一
Yuichi Osawa
裕一 大沢
與田　博明
Hiroaki Yoda
博明 與田
英行 杉山
Hideyuki Sugiyama
英行 杉山
聡志 白鳥
Satoshi Shiratori
聡志 白鳥
アルタンサルガイ ブヤンダライ
Buyandalai Altansargai
アルタンサルガイ ブヤンダライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016154039A priority Critical patent/JP6271653B1/ja
Priority to CN201710122872.9A priority patent/CN107689232B/zh
Priority to TW106107098A priority patent/TWI652799B/zh
Priority to US15/448,892 priority patent/US10096770B2/en
Application granted granted Critical
Publication of JP6271653B1 publication Critical patent/JP6271653B1/ja
Publication of JP2018022805A publication Critical patent/JP2018022805A/ja
Priority to US16/119,553 priority patent/US10510949B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/62—Record carriers characterised by the selection of the material
    • G11B5/68—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent
    • G11B5/70—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent on a base layer
    • G11B5/706—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent on a base layer characterised by the composition of the magnetic material
    • G11B5/70605—Record carriers characterised by the selection of the material comprising one or more layers of magnetisable material homogeneously mixed with a bonding agent on a base layer characterised by the composition of the magnetic material metals or alloys
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】記憶密度を向上できる磁気記憶装置及びその製造方法を提供する。
【解決手段】実施形態によれば、磁気記憶装置は、金属含有層、第１〜第４磁性層、第１、第２中間層及び制御部を含む。金属含有層は第１〜第５部分を含む。第１磁性層は、第１部分から第２部分に向かう第２方向と交差する第１方向において第３部分から離れる。第２磁性層は、第３部分の一部と第１磁性層との間に設けられる。第１中間層は第１、第２磁性層の間に設けられる。第３磁性層は第１方向において第４部分から離れる。第４磁性層は第４部分の一部と第３磁性層との間に設けられる。第２中間層は第３、第４磁性層の間に設けられる。制御部は第１、第２部分と接続される。第３部分の、第１方向及び第２方向と交差する第３方向の長さは、第２磁性層の第３方向の長さよりも長い。第３部分の長さは、第５部分の第３方向の長さよりも長い。
【選択図】図１

Description

本発明の実施形態は、磁気記憶装置及びその製造方法に関する。
磁気記憶装置において、記憶密度の向上が望まれる。
特開２０１４−４５１９６号公報
本発明の実施形態は、記憶密度を向上できる磁気記憶装置及びその製造方法を提供する。
本発明の実施形態によれば、磁気記憶装置は、金属含有層と、第１〜第４磁性層と、第１、第２中間層と、制御部と、を含む。前記金属含有層は、第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、前記第３部分と前記第２部分との間の第４部分と、前記第３部分と前記第４部分との間の第５部分と、を含む。前記第１磁性層は、前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れる。前記第２磁性層は、前記第３部分の一部と前記第１磁性層との間に設けられる。前記第１中間層は、前記第１磁性層と前記第２磁性層との間に設けられた部分を含み非磁性である。前記第３磁性層は、前記第１方向において前記第４部分から離れる。前記第４磁性層は、前記第４部分の一部と前記第３磁性層との間に設けられる。前記第２中間層は、前記第３磁性層と前記第４磁性層との間に設けられた部分を含み非磁性である。前記制御部は、前記第１部分及び第２部分と電気的に接続される。前記第３部分の、前記第１方向及び前記第２方向と交差する第３方向に沿う長さは、前記第２磁性層の前記第３方向に沿う長さよりも長い。前記第３部分の前記長さは、前記第５部分の前記第３方向に沿う長さよりも長い。前記制御部は、前記第１部分から前記第２部分に向かう第１書き込み電流を前記金属含有層に供給する第１書き込み動作と、前記第２部分から前記第１部分に向かう第２書き込み電流を前記金属含有層に供給する第２書き込み動作と、を実施する。前記第１書き込み動作後における前記第１磁性層と前記第１部分との間の第１電気抵抗は、前記第２書き込み動作後における前記第１磁性層と前記第１部分との間の第２電気抵抗とは異なる。
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る磁気記憶装置を例示する模式図である。 図２（ａ）及び図２（ｂ）は、磁気記憶装置の動作を例示する模式的断面図である。 図３（ａ）及び図３（ｂ）は、第１の実施形態に係る磁気記憶装置を例示する模式図である。 図４（ａ）〜図４（ｃ）は、第１の実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図５（ａ）〜図５（ｈ）は、第１の実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図６（ａ）〜図６（ｄ）は、第２の実施形態に係る磁気記憶装置を例示する模式図である。 第２の実施形態に係る磁気記憶装置を例示する模式的平面図である。 図８（ａ）及び図８（ｂ）は、第２の実施形態に係る磁気記憶装置を例示する模式的断面図である。 図９（ａ）〜図９（ｃ）は、第２の実施形態に係る別の磁気記憶装置を例示する模式的断面図である。 図１０（ａ）〜図１０（ｄ）は、第２の実施形態に係る別の磁気記憶装置を例示する模式的平面図である。 第３の実施形態に係る磁気記憶装置の製造方法を例示するフローチャート図である。 図１２（ａ）〜図１２（ｄ）は、第３の実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 図１３（ａ）〜図１３（ｅ）は、第３の実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 図１４（ａ）〜図１４（ｃ）は、第３の実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 図１５（ａ）及び図１５（ｂ）は、第３の実施形態に係る磁気記憶装置の製造方法を例示する模式図である。 第４の実施形態に係る磁気記憶装置を例示する模式的断面図である。 第４の実施形態に係る別の磁気記憶装置を例示する模式的図である。 第５の実施形態に係る磁気記憶装置を例示する模式図である。 図１９（ａ）及び図１９（ｂ）は、第５の実施形態に係る磁気記憶装置の製造方法を例示する模式的断面図である。 第５の実施形態に係る別の磁気記憶装置を例示する模式図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１の実施形態）
図１（ａ）〜図１（ｄ）は、第１の実施形態に係る磁気記憶装置を例示する模式図である。
図１（ａ）は、斜視図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面図である。図１（ｃ）は、図１（ａ）のＢ１−Ｂ２線断面図である。図１（ｄ）は、図１（ａ）のＣ１−Ｃ２線断面図である。
図１（ａ）〜図１（ｄ）に示すように、本実施形態に係る磁気記憶装置１１０は、金属含有層２１、第１磁性層１１、第２磁性層１２、第１中間層１１ｉ及び制御部７０を含む。この例では、基体２０ｓ、第３磁性層１３、第４磁性層１４及び第２中間層１２ｉがさらに設けられている。
第１磁性層１１、第２磁性層１２及び第１中間層１１ｉは、第１積層体ＳＢ１に含まれる。第３磁性層１３、第４磁性層１４及び第２中間層１２ｉは、第２積層体ＳＢ２に含まれる。これらの積層体のそれぞれは、１つのメモリ部（メモリセル）に対応する。このように、磁気記憶装置１１０において、複数の積層体が設けられる。積層体の数は、任意である。
基体２０ｓの上に、金属含有層２１が設けられる。金属含有層２１の上に、上記の積層体が設けられる。基体２０ｓは、基板の少なくとも一部でも良い。基体２０ｓは、例えば、絶縁性である。基体２０ｓは、例えば、酸化シリコン及び酸化アルミニウムの少なくともいずれかを含む基板などを含んでも良い。この酸化シリコンは、例えば、熱酸化シリコンである。
金属含有層２１は、例えば、タンタル（Ｔａ）などを含む。金属含有層２１の材料の例は、後述する。
金属含有層２１は、第１部分２１ａ〜第５部分２１ｅを含む。第３部分２１ｃは、第１部分２１ａと第２部分２１ｂとの間に位置する。第４部分２１ｄは、第３部分２１ｃと第２部分２１ｂとの間に位置する。第５部分２１ｅは、第３部分２１ｃと第４部分２１ｄとの間に位置する。
第３部分２１ｃの上に、第１積層体ＳＢ１が設けられる。第４部分２１ｄの上に、第２積層体ＳＢ２が設けられる。第５部分２１ｅの上には、積層体が設けられない。第５部分２１ｅの上には、後述する絶縁部が設けられる。
第１磁性層１１は、第３部分２１ｃから、第１方向に沿って離れる。
第１方向を、Ｚ軸方向とする。Ｚ軸方向に対して垂直な１つの軸をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
金属含有層２１において、第１部分２１ａから第２部分２１ｂに向かう方向を第２方向とする。第２方向は、例えば、Ｘ軸方向である。第１方向は、第２方向と交差する。金属含有層２１は、Ｘ軸方向に沿って延びる。
第２磁性層１２は、第３部分２１ｃの一部と、第１磁性層１１と、の間に設けられる。
第１中間層１１ｉは、第１磁性層１１と第２磁性層１２との間に設けられた部分を含む。第１中間層１１ｉは、非磁性である。
第２積層体ＳＢ１において、第３磁性層１３は、第１方向（Ｚ軸方向）において、第４部分２１ｄから離れる。第４磁性層１４は、第４部分２１ｄの一部と、第３磁性層１３と、の間に設けられる。第２中間層１２ｉは、第３磁性層１３と第４磁性層１４との間に設けられた部分を含む。第２中間層１２ｉは、非磁性である。
第１磁性層１１及び第３磁性層１３は、例えば、磁化固定層である。第２磁性層１２及び第４磁性層１４は、例えば、磁化自由層である。第１磁性層１１の第１磁化１１Ｍは、第２磁性層１２の第２磁化１２Ｍに比べて変化し難い。第３磁性層１３の第３磁化１３Ｍは、第４磁性層１４の第４磁化１４Ｍに比べて変化し難い。第１中間層１１ｉ及び第２中間層１２ｉは、例えば、トンネル層として機能する。
積層体（第１積層体ＳＢ１及び第２積層体ＳＢ２など）は、例えば、磁気抵抗変化素子として機能する。積層体において、例えばＴＭＲ（Tunnel Magneto Resistance Effect）が生じる。例えば、第１磁性層１１、第１中間層１１ｉ及び第２磁性層１２を含む経路における電気抵抗は、第１磁化１１Ｍの向きと、第２磁化１２Ｍの向きと、の間の差異に応じて変化する。例えば、第３磁性層１３、第２中間層１２ｉ及び第４磁性層１４を含む経路における電気抵抗は、第３磁化１３Ｍの向きと、第４磁化１４Ｍの向きと、の間の差異に応じて変化する。積層体は、例えば、磁気トンネル接合（Magnetic Tunnel Junction：ＭＴＪ）を有する。
この例では、第１磁化１１Ｍ及び第３磁化１３Ｍは、Ｙ軸方向に沿っている。第２磁化１２Ｍ及び第４磁化１４Ｍは、Ｙ軸方向に沿っている。第１磁性層１１及び第３磁性層１３は、例えば、参照層として機能する。第２磁性層１２及び第４磁性層１４は、例えば、記憶層として機能する。
第２磁性層１２及び第４磁性層１４は、例えば、情報を記憶する層として機能する。例えば、第２磁化１２Ｍが１つの方向に向く第１状態が、記憶される第１情報に対応する。第２磁化１２Ｍが別の方向に向く第２状態が、記憶される第２情報に対応する。第１情報は、例えば「０」及び「１」の一方に対応する。第２情報は、「０」及び「１」の他方に対応する。同様に、第４磁化１４Ｍの向きが、これらの情報に対応する。
第２磁化１２Ｍ及び第４磁化１４Ｍは、例えば、金属含有層２１に流れる電流（書き込み電流）により制御することができる。例えば、金属含有層２１の電流（書き込み電流）の向きにより、第２磁化１２Ｍ及び第４磁化１４Ｍの向きを制御することができる。例えば、金属含有層２１は、例えば、Spin Orbit Layer（ＳＯＬ）として機能する。例えば、金属含有層２１と第２磁性層１２との間において生じるスピン軌道トルクによって、第２磁化１２Ｍの向きを変えることができる。例えば、金属含有層２１と第４磁性層１４との間において生じるスピン軌道トルクによって、第４磁化１４Ｍの向きを変えることができる。スピン軌道トルクは、金属含有層２１に流れる電流（書き込み電流）に基づく。
この電流（書き込み電流）は、制御部７０により供給される。制御部は、例えば駆動回路７５を含む。
制御部７０は、第１部分２１ａ、第２部分２１ｂ及び第１磁性層１１と電気的に接続される。この例では、制御部７０は、第３磁性層１３とさらに電気的に接続されている。この例では、駆動回路７５と、第１磁性層１１と、の間の電流経路上に、第１スイッチ素子Ｓｗ１（例えばトランジスタ）が設けられる。駆動回路７５と第３磁性層１３との間の電流経路上に、第２スイッチ素子Ｓｗ２（例えばトランジスタ）が設けられる。これらのスイッチ素子は、制御部７０に含まれる。
制御部７０は、第１書き込み動作において、第１書き込み電流Ｉｗ１を金属含有層２１に供給する。これにより、第１状態が形成される。第１書き込み電流Ｉｗ１は、第１部分２１ａから第２部分２１ｂに向かう電流である。制御部７０は、第２書き込み動作において、第２書き込み電流Ｉｗ２を金属含有層２１に供給する。これにより、第２状態が形成される。第２書き込み電流Ｉｗ２は、第２部分２１ｂから第１部分２１ａに向かう電流である。
第１書き込み動作後（第１状態）における第１磁性層１１と第１部分２１ａとの間の第１電気抵抗は、第２書き込み動作後（第２状態）における第１磁性層１１と第１部分２１ａとの間の第２電気抵抗とは異なる。
この電気抵抗の差は、例えば、第１状態と第２状態との間における、第２磁化１２Ｍの状態の差に基づく。
同様に、制御部７０は、第１書き込み電流Ｉｗ１を金属含有層２１に供給する第３書き込み動作を実施する。これにより、第３状態が形成される。制御部７０は、第２書き込み電流Ｉｗ２を金属含有層２１に供給する第４書き込み動作を実施する。これにより、第４状態が形成される。第３書き込み動作後（第３状態）における第３磁性層１３と第１部分２１ａとの間の第３電気抵抗は、第４書き込み動作後（第４状態）における第３磁性層１３と第１部分２１ａとの間の第４電気抵抗とは異なる。
この電気抵抗の差は、例えば、第３状態と第４状態との間における、第４磁化１４Ｍの状態の差に基づく。
制御部７０は、読み出し動作において、第１磁性層１１と第１部分２１ａとの間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。制御部７０は、読み出し動作において、第３磁性層１３と第１部分２１ａとの間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。
上記の第１スイッチ素子Ｓｗ１及び第２スイッチ素子Ｓｗ２の動作により、第１積層体ＳＢ１（第１メモリセル）及び第２積層体ＳＢ２（第２メモリセル）のいずれかが選択される。所望のメモリセルについての書き込み動作及び読み出し動作が行われる。
既に説明したように、制御部７０は、第１積層体ＳＢ１（第１磁性層１１）及び第２積層体ＳＢ２（第３磁性層１３）と、電気的に接続されている。第１積層体ＳＢ１に情報を書き込むときには、第１磁性層１１に所定の選択電圧が印加される。このとき、第２積層体ＳＢ２には、非選択電圧が印加される。一方、第２積層体ＳＢ２に情報を書き込むときには、第３磁性層１３に所定の選択電圧が印加される。このとき、第１積層体ＳＢ１には、非選択電圧が印加される。０ボルトの電圧の印加も、「電圧の印加」に含まれる。選択電圧の電位は、非選択電圧の電位とは異なる。
例えば、制御部７０は、第１書き込み動作において、第１磁性層１１を、第３磁性層１３の電位（例えば、非選択電位）とは異なる電位（例えば、選択電位）に設定する。制御部７０は、第２書き込み動作において、第１磁性層１１を、第３磁性層１３の電位（例えば、非選択電位）とは異なる電位（例えば、選択電位）に設定する。
例えば、制御部７０は、第３書き込み動作において、第３磁性層１３を、第１磁性層１１の電位（例えば、非選択電位）とは異なる電位（例えば、選択電位）に設定する。制御部７０は、第４書き込み動作において、第３磁性層１３を、第１磁性層１１の電位（例えば、非選択電位）とは異なる電位（例えば、選択電位）に設定する。
このような電位の選択は、例えば、第１スイッチ素子Ｓｗ１及び第２スイッチ素子Ｓｗ２の動作により行われる。
複数の積層体は、複数のメモリセルにそれぞれ対応する。複数のメモリセルにおいて、互いに異なる情報が記憶されることが可能である。複数のメモリセルに情報を記憶する際に、例えば、複数のメモリセルに「１」及び「０」の一方を記憶した後に、複数のメモリセルのうちの所望のいくつかに「１」及び「０」の他方を記憶しても良い。例えば、複数のメモリセルの１つに「１」及び「０」の一方を記憶した後に、複数のメモリセルの別の１つに「０」及び「０」の一方を記憶しても良い。
上記において、第１部分２１ａ及び第２部分２１ｂは、互いに入れ替えが可能である。例えば、上記の電気抵抗は、第１磁性層１１と第２部分２１ｂとの間の電気抵抗でも良い。上記の電気抵抗は、第３磁性層１３と第２部分２１ｂとの間の電気抵抗でも良い。
実施形態においては、金属含有層２１のうちの一部が、積層体の位置を基準にしてＹ軸方向に突出している。その突出した部分の厚さが、局所的に薄くなっている。この構成について、以下説明する。
図１（ｃ）に示すように、第３部分２１ｃは、第１重畳領域２１ｃｃ、第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂを含む。第１重畳領域２１ｃｃは、第１方向（Ｚ軸方向）において第２磁性層１２と重なる。第１非重畳領域２１ｃａは、第１方向において第２磁性層１２と重ならない。第２非重畳領域２１ｃｂは、第１方向において第２磁性層１２と重ならない。第１非重畳領域２１ｃａから第２非重畳領域２１ｃｂに向かう方向は、第３方向に沿う。第３方向は、第１方向及び第２方向と交差する。第３方向は、例えば、Ｙ軸方向である。第１重畳領域２１ｃｃは、第３方向において第１非重畳領域２１ｃａと第２非重畳領域２１ｃｂとの間に位置する。
第１非重畳領域２１ｃａの少なくとも一部の第１方向（Ｚ軸方向）に沿う厚さは、第１重畳領域２１ｃｃの第１方向に沿う第１重畳領域厚さ２１ｃｃｔよりも薄い。第２非重畳領域２１ｃｂの少なくとも一部の第１方向に沿う厚さは、第１重畳領域厚さ２１ｃｃｔよりも薄い。
このように、実施形態においては、突出部（第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂ）が設けられ、その突出部の厚さが、他の部分（第１重畳領域２１ｃｃ）の厚さ（第１重畳領域厚さ２１ｃｃｔ）よりも薄い。これにより、書き込み電流が低減できる。
以下、磁気記憶装置の特性の例について説明する。
図２（ａ）及び図２（ｂ）は、磁気記憶装置の動作を例示する模式的断面図である。
図２（ａ）は、実施形態に係る磁気記憶装置１１０に対応する。図２（ｂ）は、第１参考例に係る磁気記憶装置１１９に対応する。この第１参考例においては、金属含有層２１の第３部分２１ｃにおいて、第１重畳領域２１ｃｃが設けられ、突出部（第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂ）が設けられていない。
図２（ｂ）に示すように、金属含有層２１に電流が流れると、金属含有層２１において、スピン２１ｓｐの方向に応じて電子の軌道が曲げられる。金属含有層２１の上側部分において、第２磁性層１２の第２磁化１２Ｍに対して反平行の向きに偏極したスピン２１ｓｐが蓄積すると考えられる。一方、金属含有層２１の下側部分において、第２磁化１２Ｍに対して平行方向の向きに偏極したスピン２１ｓｐが蓄積すると考えられる。金属含有層２１のＹ軸方向の端部では、上方向または下方向に分極したスピン２１ｓｐが蓄積すると考えられる。
第１参考例の磁気記憶装置１１９においては、金属含有層２１に上記のような非重畳領域が設けられない。第１参考例においては、偏極スピンが上下方向（Ｚ軸方向）に分極している領域（Ｙ軸方向の端部）を介して、金属含有層２１から積層体（ＭＴＪ素子）へ向かって、スピントルクが伝達される。このため、磁化反転のコヒーレンシーが劣化し易い。
これに対して、図２（ａ）に示すように、実施形態に係る磁気記憶装置１１０においては、金属含有層２１において、第１重畳領域２１ｃｃに加えて、第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂが設けられる。そして、これらの非重畳領域の厚さが第１重畳領域２１ｃｃの厚さよりも薄くされている。この場合、スピン分極のコヒーレンシーが維持され易い。スピントルクの伝達効率が高くできる。
これにより、書き込みの効率が向上する。これにより、書き込み電流を低減できる。
一方、第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂが設けられ、これらの非重畳領域の厚さが第１重畳領域２１ｃｃの厚さと同じである第２参考例が考えられる。この第２参考例においては、第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂは、スピントルク伝達に寄与しない。その結果、書込み電流が上昇する。
これに対して、実施形態に係る磁気記憶装置１１０においては、非重畳領域の厚さが第１重畳領域２１ｃｃの厚さよりも薄くされる。これにより、例えば、スピン分極のコヒーレンシーを低下させる偏極を有する電子を金属含有層２１のエッジに偏在させつつ、記録機能的に無効となる第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂに流れるシャント電流を低下させることができる。これにより、例えば、書込み電流を低減することができる。スピン分極のコヒーレンシーが維持され易い。スピントルクの伝達効率が高くできるため、書き込みの効率が向上でき、書き込み電流を低減できる。
書き込み電流を低減できるので、例えば、記憶部を駆動するドライバーの能力が低減できる。これにより、例えば、ドライバのサイズが小さくできるので、記憶密度が向上できる。書き込み電流の低減は、省エネルギー化を可能にする。
例えば、金属含有層２１の上記の非重畳領域のＹ軸方向の幅（突出量）は、加工誤差などによる突出量よりも大きい。
図１（ｃ）に示すように、例えば、金属含有層２１は、第１非重畳領域２１ｃａの第３方向（Ｙ軸方向）に沿う長さ２１ｃａｙ、及び、第２非重畳領域２１ｃｂの第３方向に沿う長さ２１ｃｂｙを有する。このとき、第１重畳領域厚さ２１ｃｃｔに対する、長さ２１ｃａｙ及び長さ２１ｃｂｙの合計の比を第１比とする。第１比は、金属含有層２１の突出量の、厚さに対する比である。第１比が高いと、突出量が大きい。
一方、図１（ｂ）に示すように、第２磁性層１２がテーパ状である場合がある。例えば、第２磁性層１２は、第１方向（Ｚ軸方向）に沿う厚さｔ１２を有する。第２磁性層１２は、金属含有層２１に対向する面１２Ｌ（下面）と、第１中間層１１ｉに対向する面１２Ｕ（上面）と、を有する。面１２Ｌの第２方向（Ｘ軸方向）に沿う長さを長さ１２ｘＬとする。面１２Ｕの第２方向（Ｘ軸方向）に沿う長さを長さ１２ｘＵとする。
このとき、第１比は、厚さｔ１２に対する、長さ１２ｘＬと長さ１２ｘＵとの差の絶対値の比よりも高い。すなわち、第１比は、第２磁性層１２に設けられるテーパに起因する上記の比よりも高い。
このように、大きな突出部（第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂ）を設けることで、スピン分極のコヒーレンシーが維持され、スピントルクの伝達効率が高くできる。書き込みの効率が向上でき、書き込み電流を低減できる。これにより、記憶密度が向上できる。
突出部の突出量が過度に大きいと、金属含有層２１のＹ軸方向の幅が大きくなる。複数の金属含有層２１が設けられる場合において、複数の金属含有層２１のピッチが大きくなり、記憶密度の向上が不十分となる。
実施形態において、例えば、第１非重畳領域２１ｃａの第３方向（Ｙ軸方向）に沿う長さ２１ｃａｙ、及び、第２非重畳領域２１ｃｂの第３方向に沿う長さ２１ｃｂｙのそれぞれは、第２磁性層１２の第３方向に沿う幅（後述する長さ２１ｙＬ）の０．２５倍未満であることが好ましい。これにより、高い記憶密度が維持できる。
実施形態において、金属含有層２１に設けられる突出部の突出量（例えば、長さ２１ｃａｙ、または、長さ２１ｃｂｙ）は、例えば、金属含有層２１のスピン拡散長の０．５倍以上１０倍以下である。
図１（ｃ）に示すように、第２磁性層１２の金属含有層２１に対向する面１２Ｌの第３方向（Ｙ軸方向）に沿う長さを長さ１２ｙＬとする。第２磁性層１２の第１中間層１１ｉに対向する面１２Ｕの第３方向（Ｙ軸方向）に沿う長さを長さ１２ｙＵとする。実施形態において、上記の第１比は、第２磁性層１２の第１方向に沿う厚さｔ１２に対する、長さ１２ｙＬと長さ１２ｙＵとの差の絶対値の比よりも高い。
以下のように、第２積層体ＳＢ２も、第１積層体ＳＢ１と同様の構成を有する。
図１（ｄ）に示すように、第４部分２１ｄは、第２重畳領域２１ｄｃ、第３非重畳領域２１ｄａ及び第４非重畳領域２１ｄｂを含む。第２重畳領域２１ｄｃは、第１方向（Ｚ軸方向）において、第４磁性層１４と重なる。第３非重畳領域２１ｄａは、第１方向において第４磁性層１４と重ならない。第４非重畳領域２１ｄｂは、第１方向において第４磁性層１４と重ならない。第３非重畳領域２１ｄａから第４非重畳領域２１ｄｂに向かう方向は、第３方向（Ｙ軸方向）に沿う。第２重畳領域２１ｄｃは、第３方向において、第３非重畳領域２１ｄａと第４非重畳領域２１ｄｂとの間に位置する。
第３非重畳領域２１ｄａの少なくとも一部の第１方向（Ｚ軸方向）に沿う厚さは、第２重畳領域２１ｄｃの第１方向に沿う第２重畳領域厚さ２１ｄｃｔよりも薄い。第４非重畳領域２１ｄｂの少なくとも一部の第１方向に沿う厚さは、第２重畳領域厚さ２１ｄｃｔよりも薄い。
図１（ｄ）に示すように、金属含有層２１は、第３非重畳領域２１ｄａの第３方向（Ｙ軸方向）に沿う長さ２１ｄａｙ、及び、第４非重畳領域２１ｄｂの第３方向に沿う長さ２１ｄｂｙを有する。このとき、第２重畳領域厚さ２１ｄｃｔに対する、長さ２１ｄａｙ及び長さ２１ｄｂｙの合計の比を第２比とする。
一方、図１（ｂ）に示すように、第４磁性層１４は、第１方向（Ｚ軸方向）に沿う厚さｔ１４を有する。第４磁性層１４は、金属含有層２１に対向する面１４Ｌ（下面）と、第２中間層１２ｉに対向する面１４Ｕ（上面）と、を有する。面１４Ｌの第２方向（Ｘ軸方向）に沿う長さを長さ１４ｘＬとする。面１４Ｕの第２方向（Ｘ軸方向）に沿う長さを長さ１４ｘＵとする。
このとき、第２比は、厚さｔ１４に対する、長さ１４ｘＬと長さ１４ｘＵとの差の絶対値の比よりも高い。すなわち、第２比は、第４磁性層１４に設けられるテーパに起因する比よりも高い。
図１（ｄ）に示すように、第４磁性層１４の金属含有層２１に対向する面１４Ｌの第３方向（Ｙ軸方向）に沿う長さを長さ１４ｙＬとする。第４磁性層１４の第２中間層１２ｉに対向する面１４Ｕの第３方向（Ｙ軸方向）に沿う長さを長さ１４ｙＵとする。実施形態において、上記の第２比は、第２磁性層１４の第１方向に沿う厚さｔ１４に対する、長さ１４ｙＬと長さ１４ｙＵとの差の絶対値の比よりも高い。
上記の長さ、厚さ及び幅などに関する情報は、例えば、透過型電子顕微鏡などにより得られる。
図３（ａ）及び図３（ｂ）は、第１の実施形態に係る磁気記憶装置を例示する模式図である。
図３（ａ）は斜視図である。図３（ｂ）は、平面図である。
図３（ｂ）に示すように、磁気記憶装置１１０において、例えば、複数の電極２２Ｘ、及び、複数の金属含有層２１Ｘが設けられる。複数の電極２２Ｘは、例えばＹ軸方向に延びる。複数の電極２２Ｘは、Ｘ軸方向に並ぶ。複数の電極２２Ｘの１つは、電極２２である。複数の電極２２Ｘの別の１つは、電極２２Ａである。複数の金属含有層２１Ｘは、例えばＸ軸方向に延びる。複数の金属含有層２１Ｘは、Ｙ軸方向に並ぶ。複数の金属含有層２１Ｘの１つは、金属含有層２１である。複数の金属含有層２１Ｘの別の１つは、金属含有層２１Ａである。
例えば、複数の電極２２Ｘと複数の金属含有層２１Ｘとの間に、積層体ＳＢ０が設けられる。
図３（ａ）に示すように、例えば、金属含有層２１と電極２２との間に、第１積層体ＳＢ１が設けられる。金属含有層２１と電極２２Ａとの間に、第２積層体ＳＢ２が設けられる。
図３（ｂ）に示すように、例えば、複数の電極２２Ｘのピッチは、「２Ｆ」である。複数の金属含有層２１Ｘのピッチは、例えば「３Ｆ」である。「Ｆ」は、例えば、最小加工寸法である。
図３（ｂ）に示すように、制御部７０は、第１〜第３回路７１〜７３を含む。第１回路７１は、金属含有層２１の第１部分２１ａと電気的に接続される。第２回路７２は、金属含有層２１の第２部分２１ｂと電気的に接続される。第３回路７３は、電極２２を介して、積層体ＳＢ１（第１磁性層１１）と電気的に接続される。第１回路７１は、複数の金属含有層２１Ｘの一端のそれぞれと電気的に接続される。第２回路７２は、複数の金属含有層２１Ｘの他端のそれぞれと電気的に接続される。第３回路７３は、複数の電極２２Ｘのそれぞれと電気的に接続される。図３（ｂ）においては、スイッチ素子（図１（ａ）参照）は省略されている。
図４（ａ）〜図４（ｃ）は、第１の実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図４（ａ）に示すように、本実施形態に係る別の磁気記憶装置１１０Ａにおいても、金属含有層２１、第１積層体ＳＢ１及び第２積層体ＳＢ２が設けられる。この例においては、２つの積層体の間の領域において、金属含有層２１の厚さが局所的に薄くなっている。複数の積層体の周りに絶縁部４０が設けられている。これ以外は、磁気記憶装置１１０と同様である。
磁気記憶装置１１０Ａにおいては、金属含有層２１の第５部分２１ｅの第１方向（Ｚ軸方向）に沿う厚さ２１ｅｔは、第１重畳領域厚さ２１ｃｃｔよりも薄い。厚さ２１ｅｔは、第２重畳領域厚さ２１ｄｃｔよりも薄い。このような厚さの差を設けることで、例えば、スピンコヒーレンシが向上する。例えば、特に、金属含有層２１の幅（Ｙ軸方向に沿う長さ）が、積層体ＳＢ０の幅（Ｙ軸方向に沿う長さ）よりも大きな構造の場合に、スピンコヒーレンシがより向上する。
例えば、金属含有層２１の第５部分２１ｅの厚さ２１ｅｔが薄いため、第５部分２１ｅを電子が通過すると、単位走行距離あたりの消費エネルギーが高くなる。電子の走行方向は、Ｘ軸方向に沿うようになり、例えば、第５部分２１ｅから、第３部分２１ｃまたは第４部分２１ｄに流入する、電子の流れの方向の分散（ばらつき）が小さくなる。その結果、積層体ＳＢ０に流入する電子の方向の分散（ばらつき）は抑制される。スピンコヒーレンシが向上する。
例えば、金属含有層２１となる金属含有膜の上に、上記の積層体を形成した後に、積層体で覆われていない金属含有膜の表面が、処理（例えばプラズマ処理）される。処理は、例えば、酸化処理または窒化処理である。これにより、処理された金属含有膜の表面部分が酸化または窒化される。残った部分が、金属含有層２１となる。例えば、このような処理により、上記の厚さの差を形成することができる。
絶縁部４０は、例えば、酸化シリコン、窒化シリコン及び酸窒化シリコンよりなる群から選択された少なくとも一部を含む。絶縁部４０は、上記の酸化または窒化により形成された化合物の一部を含んでも良い。
この例では、化合物層４１が設けられている。化合物層４１は、第２磁性層１２（または第４磁性層１４）に含まれる金属を含む化合物を含む。化合物層４１は、第１磁性層１１（または第３磁性層１３）に含まれる金属を含む化合物をさらに含んでも良い。第２磁性層１２は、側面１２ｓを有している。側面１２ｓは、例えば、第２方向（Ｘ軸方向）と交差する。化合物層４１は、この側面１２ｓに対向する。第４磁性層１４は、側面１４ｓを有している。側面１４ｓは、例えば、第２方向（Ｘ軸方向）と交差する。化合物層４１は、この側面１４ｓに対向する。化合物層４１により、例えば、積層体の側面におけるリーク電流を抑制できる。
図４（ｂ）に示すように、本実施形態に係る別の磁気記憶装置１１０Ｂにおいては、第１化合物領域４２ａ（化合物層）が設けられる。第１化合物領域４２ａは、第２磁性層１２（または第４磁性層１４）に含まれる金属を含む化合物を含む。第１化合物領域４２ａは、第２磁性層１２の側面１２ｓ、及び、第４磁性層１４の側面１４ｓに対向する。第１化合物領域４２ａは、第２磁性層１２と第４磁性層１４との間を、第２磁性層１２と第４磁性層１４とを結ぶ方向（Ｘ軸方向）に沿っている。例えば、第１化合物領域４２ａは、第２磁性層１２と第４磁性層１４との間に、連続して設けられる。第１化合物領域４２ａは、例えば、第２磁性層１２及び第４磁性層１４となる磁性膜の一部を処理することにより形成される。処理されなかった部分が、第２磁性層１２及び第４磁性層１４となる。この処理は、酸化または窒化である。処理された部分（第１化合物領域４２ａ）は、絶縁膜として機能する。処理は、アモルファス化を含んでも良い。
第１化合物領域４２ａは、絶縁部４０と第５部分２１ｅとの間に設けられる。第１化合物領域４２ａと第５部分２１ｅとの間に、第２化合物領域４２ｂが設けられても良い。第２化合物領域４２ｂは、例えば、金属含有層２１となる金属含有膜の一部が変化して形成されても良い。第２化合物領域４２ｂは、例えば、金属含有層２１に含まれる金属の、酸化物、窒化物または酸窒化物を含む。
第２化合物領域４２ｂは、第１化合物領域４２ａの上記の処理により形成されても良い。第１化合物領域４２ａと第２化合物領域４２ｂとの間の境界は明確でも不明確でも良い。第２化合物領域４２ｂに含まれる金属が、第１化合物領域４２ａに拡散しても良い。第１化合物領域４２ａに含まれる金属が、第２化合物領域４２ｂに拡散しても良い。
第１化合物領域４２ａは、第２磁性層１２と第４磁性層１４との間において、不連続でも良い。第１化合物領域４２ａは、第１磁性層１１（または第３磁性層１３）に含まれる金属をさらに含んでも良い。
図４（ｃ）に示すように、本実施形態に係る別の磁気記憶装置１１０Ｃにおいては、金属含有層２１の第３部分２１ｃの結晶構造は、金属含有層２１の他の部分（例えば、第１部分２１ａ、第２部分２１ｂ及び第５部分２１ｅなど）の結晶構造とは異なる。例えば、金属含有層２１となる金属含有膜の一部において表面処理などが行われる。一方、積層体の下に位置する部分（第３部分２１ｃ及び第４部分２１ｄなど）においては、この処理が行われない。この処理は、例えば、ガスクラスターイオンビームの照射である。例えば、Ａｒクラスタが照射される。このような処理により、処理された部分の少なくとも一部の結晶構造が変化する。
例えば、金属含有層２１の第３部分２１ｃの結晶構造は、β相である。金属含有層２１の他の部分（例えば、第１部分２１ａ、第２部分２１ｂ及び第５部分２１ｅなど）の少なくとも一部（例えば表面部分）の結晶構造は、α相である。これらの結晶構造の関する情報は、例えば、透過型電子顕微鏡による観察などにより得られる。
例えば、単位体積（単位面積）において、第３部分２１ｃにおけるβ相の領域の、第３部分２１ｃの全体に占める割合は、例えば、他の領域（例えば、第１部分２１ａ、第２部分２１ｂまたは第５部分２１ｅなど）におけるβ相の領域の、その他の領域の全体に占める割合よりも高い。
例えば第３部分２１ｃの少なくとも一部は、β相のＴａを含む。例えば、第１部分２１ｃ（または第５部分２１ｅ）の少なくとも一部は、α相のＴａを含む。β相のＴａにおいては、スピンホール角の絶対値は大きい。一方、α相のＴａにおける導電率は、β相のＴａにおける導電率よりも高い。
結晶構造を上記のように異ならせることで、例えば、高い電気伝導率化に伴う低抵抗化を実現できるため、書き込み電力を低減できる。そして、金属含有層２１の抵抗を低くできる。書き込み電力の低減により、例えば、記憶部を駆動するドライバーの能力が低減でき、例えば、ドライバのサイズが小さくできる。記憶密度が向上できる。
図５（ａ）〜図５（ｈ）は、第１の実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図５（ａ）に示すように、磁気記憶装置１１０ａにおいて、第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂのそれぞれの厚さは、ステップ状に変化している。
図５（ｂ）に示すように、磁気記憶装置１１０ｂにおいて、金属含有層２１の第３部分２１ｃの第３方向（Ｙ軸方向）の幅は、第１方向（Ｚ軸方向）の中央部分で最大となる。第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂのそれぞれの厚さは、連続的に変化している。
図５（ｃ）に示すように、磁気記憶装置１１０ｃにおいて、金属含有層２１の第３部分２１ｃの第３方向（Ｙ軸方向）の幅は、第１方向（Ｚ軸方向）の中央部分で最大となる。第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂのそれぞれの厚さは、ステップ状に変化している。
図５（ｄ）に示すように、磁気記憶装置１１０ｄにおいて、金属含有層２１の第３部分２１ｃは、第２磁性層１２に対向する面２１ｃＵを有する。面２１ｃＵの第３方向（Ｙ軸方向）に沿う幅は、第２磁性層１２の第３方向に沿う幅と実質的に同じである。例えば、面２１ｃＵの上記の幅は、第２磁性層１２の上記の幅の０．９倍以上１．１倍以下である。
図５（ｅ）に示すように、磁気記憶装置１１０ｅにおいて、金属含有層２１の第３部分２１ｃは、第２磁性層１２に対向する面２１ｃＵを有する。面２１ｃＵの第３方向（Ｙ軸方向）に沿う幅は、第２磁性層１２の第３方向に沿う幅よりも大きい。
図５（ｆ）に示すように、磁気記憶装置１１０ｆにおいて、金属含有層２１は、面２１ｃＬを有する。面２１ｃＬは、面２１ｃＵとは反対の面である。面２１ｃＵの第３方向（Ｙ軸方向）に沿う幅は、面２１ｃＬの第３方向（Ｙ軸方向）に沿う幅よりも大きい。この例では、面２１ｃＬの第３方向（Ｙ軸方向）に沿う幅は、第２磁性層１２の第３方向に沿う幅と実質的に同じである。例えば、面２１ｃＬの上記の幅は、第２磁性層１２の上記の幅の０．９倍以上１．１倍以下である。
図５（ｇ）に示すように、磁気記憶装置１１０ｇにおいても、面２１ｃＵの第３方向（Ｙ軸方向）に沿う幅は、面２１ｃＬの第３方向（Ｙ軸方向）に沿う幅よりも大きい。この例では、面２１ｃＬの第３方向（Ｙ軸方向）に沿う幅は、第２磁性層１２の第３方向に沿う幅よりも大きい。
図５（ｈ）に示すように、磁気記憶装置１１０ｈにおいても、面２１ｃＵの第３方向（Ｙ軸方向）に沿う幅は、面２１ｃＬの第３方向（Ｙ軸方向）に沿う幅よりも大きい。この例では、面２１ｃＬの第３方向（Ｙ軸方向）に沿う幅は、第２磁性層１２の第３方向に沿う幅よりも小さい。
このように、本実施形態において、金属含有層２１の幅は、種々の変形が可能である。
実施形態において、積層体ＳＢ０のＹ軸方向の中心と、金属含有層２１のＹ軸方向に中心とは、一致しても良く、シフトしても良い。実施形態において、金属含有層２１のＹ軸方向の２つの端部において、テーパ形状の差、及び、テーパ角度の差の少なくともいずれかが設けられても良い。
実施形態において、第２磁性層１２のＹ軸方向の長さは、金属含有層２１のＹ軸方向の長さよりも短くても良い。例えば、第２磁性層１２なる磁性膜のＹ軸方向の端部が酸化などにより非磁性化しても良い。未酸化の磁性膜が第２磁性層１２となる。酸化等による磁性領域的な形状により第２磁性層１２が形成されても良い。金属含有層２１となる金属含有膜の導電領域的な形状により、金属含有層２１が形成されても良い。
以下、金属含有層２１、第１磁性層１１、第２磁性層１２及び第１中間層１１ｉの例について説明する。以下の金属含有層２１に関する説明は、他の金属含有層２１Ｘ（金属含有層２１Ａなど）に適用できる。以下の第１磁性層１１に関する説明は、第３磁性層１３に適用できる。以下の第２磁性層１２に関する説明は、第４磁性層１４に適用できる。以下の第１中間層１１ｉに関する説明は、第２中間層１２ｉに適用できる。
金属含有層２１は、例えば、高いスピンホール効果を有する材料を含んでも良い。例えば、金属含有層２１は、第２磁性層１２と接する。例えば、金属含有層２１は、第２磁性層１２にスピン軌道トルクを付与する。金属含有層２１は、例えば、Spin Orbit Layer（ＳＯＬ）として機能しても良い。例えば、金属含有層２１と第２磁性層１２との間において生じるスピン軌道トルクによって、第２磁性層１２の第２磁化１２Ｍの向きを変えることができる。例えば、金属含有層２１を流れる電流の向き（第１書き込み電流Ｉｗ１の向きまたは第２書き込み電流Ｉｗ２の向き）に応じて、第２磁化１２Ｍの方向を制御できる。
金属含有層２１は、例えば、タンタル及びタングステンよりなる群より選択された少なくとも１つを含む。金属含有層２１は、例えば、β−タンタル及びβ−タングステンよりなる群より選択された少なくとも１つを含む。これらの材料におけるスピンホール角は、負である。これらの材料におけるスピンホール角の絶対値は大きい。これにより、書き込み電流により、第２磁化１２Ｍを効率的に制御できる。
金属含有層２１は、白金及び金よりなる群から選択された少なくとも１つを含んでも良い。これらの材料におけるスピンホール角は、正である。これらの材料におけるスピンホール角の絶対値は大きい。これにより、書き込み電流により、第２磁化１２Ｍを効率的に制御できる。
スピンホール角の極性により、第２磁性層１２に加わるスピン軌道トルクの方向（向き）が異なる。例えば、金属含有層２１は、第２磁性層１２にスピン軌道相互作用トルクを与える。
第２磁性層１２は、例えば、磁化自由層である。第２磁性層１２は、例えば、強磁性材料及び軟磁性材料の少なくともいずれかを含む。第２磁性層１２は、例えば、人工格子を含んでも良い。
第２磁性層１２は、例えば、ＦｅＰｄ（鉄−パラジウム）、ＦｅＰｔ（鉄−白金）、ＣｏＰｄ（コバルト−パラジウム）及びＣｏＰｔ（コバルト−白金）よりなる群から選択された少なくとも１つを含む。上記の軟磁性材料は、例えば、ＣｏＦｅＢ（コバルト−鉄−ボロン）を含む。上記の人工格子は、例えば、第１膜と第２膜を含む積層膜を含む。第１膜は、例えば、ＮｉＦｅ（ニッケル−鉄）、Ｆｅ（鉄）及びＣｏ（コバルト）の少なくともいずれかを含む。第２膜は、例えば、Ｃｕ（銅）、Ｐｄ（パラジウム）及びＰｔ（白金）の少なくともいずれかを含む。第１膜は、例えば、磁性材料であり、第２膜は、非磁性材料である。
第２磁性層１２は、例えば、フェリ磁性材料を含んでも良い。
実施形態において、例えば、第２磁性層１２は、面内磁気異方性を有する。これにより、例えば、金属含有層２１から、磁化方向と反平行な偏極スピンを得ることができる。例えば、第２磁性層１２は、面内の形状磁気異方性、面内の結晶磁気異方性、及び、応力などによる面内の誘導磁気異方性の少なくともいずれかを有しても良い。
第１中間層１１ｉは、例えば、ＭｇＯ（酸化マグネシウム）、ＣａＯ（酸化カルシウム）、ＳｒＯ（酸化ストロンチウム）、ＴｉＯ（酸化チタン）、ＶＯ（酸化バナジウム）、ＮｂＯ（酸化ニオブ）及びＡｌ２Ｏ３（酸化アルミニウム）よりなる群から選択された少なくとも１つを含む。第１中間層１１ｉは、例えば、トンネルバリア層である。第１中間層１１ｉがＭｇＯを含む場合、第１中間層１１ｉの厚さは、例えば、約１ｎｍである。
第１磁性層１１は、例えば、参照層である。第１磁性層１１は、例えば磁気固定層である。第１磁性層１１は、例えば、Ｃｏ（コバルト）、ＣｏＦｅＢ（コバルト−鉄−ボロン）を含む。第１磁性層１１の第１磁化１１Ｍは、面内の実質的に１つの方向（Ｚ軸方向と交差する方向）に固定される。第１磁性層１１は、例えば、面内磁化膜となる。
例えば、第１磁性層１１（参照層）の厚さは、第２磁性層１２（自由層）の厚さよりも厚い。これにより、第１磁性層１１の第１磁化１１Ｍが所定の方向に安定して固定される。
実施形態において、例えば、基体２０ｓは、酸化アルミニウムである。金属含有層２１は、Ｔａ層（厚さは、例えば、３ｎｍ以上１０ｎｍ以下）である。第２磁性層１２は、例えば、ＣｏＦｅＢ層（厚さは、例えば、１．５ｎｍ以上２．５ｎｍ以下）を含む。第１中間層１１ｉは、ＭｇＯ層（厚さは、例えば、０．８ｎｍ以上１．２ｎｍ以下）を含む。
第１磁性層１１は、第１〜第３膜を含む。第１膜は、第３膜と第１中間層１１ｉとの間に設けられる。第２膜は、第１膜と第３膜との間に設けられる。第１膜は、例えば、ＣｏＦｅＢ膜（厚さは、例えば、１．５ｎｍ以上２．５ｎｍ以下）を含む。第２膜は、例えば、Ｒｕ膜（厚さは、例えば、０．７ｎｍ以上０．９ｎｍ以下）を含む。第３膜は、例えば、ＣｏＦｅＢ膜（厚さは、例えば、１．５ｎｍ以上２．５ｎｍ以下）を含む。
例えば、強磁性層が設けられても良い。強磁性層と第１中間層１１ｉとの間に、第１磁性層１１が設けられる。強磁性層は、例えば、ＩｒＭｎ層（厚さは７ｎｍ以上９ｎｍ以下）である。強磁性層は、第１磁性層１１の第１磁化１１Ｍを固定する。この強磁性層の上にＴａ層が設けられても良い。
（第２の実施形態）
図６（ａ）〜図６（ｄ）は、第２の実施形態に係る磁気記憶装置を例示する模式図である。
図６（ａ）は、斜視図である。図６（ｂ）は、図６（ａ）のＤ１−Ｄ２線断面図である。図６（ｃ）は、図６（ａ）のＥ１−Ｅ２線断面図である。図６（ｄ）は、図６（ａ）のＦ１−Ｆ２線断面図である。
図６（ａ）〜図６（ｄ）に示すように、本実施形態に係る磁気記憶装置１２０も、金属含有層２１、第１〜第４磁性層１１〜１４、第１中間層１１ｉ、第２中間層１２ｉ及び制御部７０を含む。
この例においても、金属含有層２１は、基体２０ｓの上に設けられる。金属含有層２１は、第１〜第５部分２１ａ〜２１ｅを含む。第３部分２１ｃは、第１部分２１ａと第２部分２１ｂとの間に位置する。第４部分２１ｄは、第３部分２１ｃと第２部分２１ｂとの間に位置する。第５部分２１ｅは、第３部分２１ｃと第４部分２１ｄとの間に位置する。
第１磁性層１１は、第１方向（例えば、Ｚ軸方向）において、第３部分２１ｃから離れる。第１方向は、第１部分２１ａから第２部分２１ｂに向かう第２方向（例えばＸ軸方向）と交差する。第２磁性層１２は、第３部分２１ｃの一部と、第１磁性層１１との間に設けられる。第１中間層１ｉは、第１磁性層１１と第２磁性層１２との間に設けられた部分を含む。第１中間層１１ｉは、非磁性である。第１磁性層１１、第２磁性層１２及び第１中間層１１ｉは、第１積層体ＳＢ１に含まれる。
第３磁性層１３は、第１方向（Ｚ軸方向）において、第４部分２１ｄから離れる。第４磁性層１４は、第４部分２１ｄの一部と、第３磁性層１３との間に設けられる。第２中間層１２ｉは、第３磁性層１３と第４磁性層１４との間に設けられた部分を含む。第２中間層１２ｉは、非磁性である。第３磁性層１３、第４磁性層１４及び第２中間層１２ｉは、第２積層体ＳＢ２に含まれる。
制御部７０は、第１部分２１ａ、第２部分２１ｂ、第１磁性層１１及び第３磁性層１３と電気的に接続される。この例においても、制御部７０の駆動回路７５と、第１磁性層１１と、の間の電流経路に第１スイッチ素子Ｓｗ１が設けられる。駆動回路７５と第３磁性層１３との間の電流経路に第２スイッチ素子Ｓｗ２が設けられる。
この例においても、制御部７０は、第１書き込み動作において、第１部分２１ａから第２部分２１ｂに向かう第１書き込み電流Ｉｗ１を金属含有層２１に供給して第１状態を形成する。制御部７０は、第２書き込み動作において、第２部分２１ｂから第１部分２１ａに向かう第２書き込み電流Ｉｗ２を金属含有層２１に供給して第２状態を形成する。第１状態における第１磁性層１１と第１部分２１ａとの間の第１電気抵抗は、第２状態における第１磁性層１１と第１部分２１ａとの間の第２電気抵抗とは異なる。
制御部７０は、第１書き込み電流Ｉｗ１を金属含有層２１に供給して第３状態を形成する。制御部７０は、第２書き込み電流Ｉｗ２を金属含有層２１に供給して第４状態を形成する。第３状態における第３磁性層１３と第１部分２１ａとの間の第３電気抵抗は、第４状態における第３磁性層１３と第１部分２１ａとの間の第４電気抵抗とは異なる。
制御部７０は、読み出し動作において、第１磁性層１１と第１部分２１ａとの間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。制御部７０は、読み出し動作において、第３磁性層１３と第１部分２１ａとの間の電気抵抗に応じた特性（電圧または電流などでも良い）を検出しても良い。
この例においては、図６（ａ）に示すように、金属含有層２１のＹ軸方向の幅が、第３部分２１ｃと第５部分２１ｃとの間で異なる。そして、金属含有層２１のＹ軸方向の幅が、第４部分２１ｄと第５部分２１ｃとの間で異なる。これ以外は、例えば、磁気記憶装置１１０に関して説明した構成が、磁気記憶装置１２０に適用できる。
以下、金属含有層２１のＹ軸方向の幅の例について説明する。
図６（ａ）に示すように、金属含有層２１の第３部分２１ｃは、第２磁性層１２を基準にして、Ｙ軸方向に突出している。
例えば、図６（ｂ）に示すように、第３部分２１ｃの、第３方向（例えば、Ｙ軸方向）に沿う長さを長さ２１ｃｙとする。第３方向は、第１方向（Ｚ軸方向）及び第２方向（Ｘ軸方向）と交差する。一方、第２磁性層１２の第３方向に沿う長さを長さ１２ｙとする。長さ１２ｙは、例えば、既に説明した、長さ１２ｙＬ及び長さ１２ｙＵの平均である。長さ２１ｃｙは、長さ１２ｙよりも長い。
一方、図６（ｄ）に示すように、金属含有層２１の第５部分２１ｅの第３方向に沿う長さを長さ２１ｅｙとする。
金属含有層２１の第３部分２１ｃの上記の長さ１２ｃｙは、第５部分２１ｅの第３方向に沿う上記の長さ２１ｅｙよりも長い。
一方、図６（ｃ）に示すように、金属含有層２１の第４部分２１ｄの第３方向に沿う長さ２１ｄｙは、第４磁性層１４の第３方向に沿う長さ１４ｙよりも長い。第４部分２１ｄの上記の長さ２１ｄｙは、第５部分２１ｅの上記の長さ２１ｅｙ（図６（ｄ）参照）よりも長い。
このように、積層体が設けられる部分（第３部分２１ｃ及び第４部分２１ｄ）における、金属含有層２１のＹ軸方向に沿う幅は、積層体が設けられない部分（第５部分２１ｅ）における、金属含有層２１のＹ軸方向に沿う幅よりも広い。
例えば、金属含有層２１のＹ軸方向の幅が一定である第３参考例が考えられる。例えば、金属含有層２１のうちで、積層体と重なる領域におけるコンダクタンスは、積層体と重ならない領域のコンダクタンスよりも高い。このため、第３参考例においては、金属含有層２１のＹ軸方向の端においては、Ｙ軸方向の中央部分に比べて電流が集中し易い。電流集中による記録電流の方向の分散（ばらつき）は、例えば、スピン電流の方向の分散（ばらつき）を引き起こす。その結果、スピンコヒーレンシーの分散が大きくなり、記録電流が増大する。
これに対して、実施形態においては、金属含有層２１のうちで積層体と重なる領域のＹ軸方向に沿う幅を局所的に広くする。例えば、第３部分２１ｃに突出部（第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂ）を設ける。この突出部は、スピン局在領域となる。これにより、上記の第３参考例と比較して、金属含有層２１のＹ軸方向の端における電流集中を抑制できる。例えば、書き込み電流の分布が均一になる。これにより、スピン軌道トルクの作用が効果的に得られる。例えば、書き込み電流による第２磁性層１２の第２磁化１２Ｍの制御が効率的に行われる。
これにより、例えば、書き込み電流を低減できる磁気記憶装置が提供できる。本実施形態においても、記憶密度を向上できる。
例えば、上記のような幅の差は、第３部分２１ｃ及び第４部分２１ｄにおいて、非重畳領域が設けられることによる。
すなわち、第３部分２１ｃは、第１重畳領域２１ｃｃ、第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂを含む。第１重畳領域２１ｃｃは、第１方向（Ｚ軸方向）において、第２磁性層１２と重なる。第１非重畳領域２１ｃａは、第１方向において、第２磁性層１２と重ならない。第２非重畳領域２１ｃｂは、第１方向において第２磁性層１２と重ならない。第１非重畳領域２１ｃａから第２非重畳領域２１ｃｂに向かう方向は、第３方向（Ｙ軸方向）に沿う。第１重畳領域２１ｃｃは、第３方向において第１非重畳領域２１ｃａと第２非重畳領域２１ｃｂとの間に位置する。
同様に、第４部分２１ｄは、第２重畳領域２１ｄｃ、第３非重畳領域２１ｄａ及び第４非重畳領域２１ｄｂを含む。第２重畳領域２１ｄｃは、第１方向（Ｚ軸方向）において、第４磁性層１４と重なる。第３非重畳領域２１ｄａは、第１方向において、第４磁性層１４と重ならない。第４非重畳領域２１ｄｂは、第１方向において第４磁性層１４と重ならない。第３非重畳領域２１ｄａから第４非重畳領域２１ｄｂに向かう方向は、第３方向（Ｙ軸方向）に沿う。第２重畳領域２１ｄｃは、第３方向において第３非重畳領域２１ｄａと第４非重畳領域２１ｄｂとの間に位置する。
本実施形態においては、非重畳領域の厚さは、重畳領域の厚さと同じでも良い。本実施形態において、非重畳領域の厚さは、重畳領域の厚さよりも厚くても良い。後述するように、非重畳領域の厚さは、重畳領域の厚さよりも薄くても良い。
図７は、第２の実施形態に係る磁気記憶装置を例示する模式的平面図である。
図７に示すように、磁気記憶装置１２０において、複数の電極２２Ｘ、及び、複数の金属含有層２１Ｘが設けられても良い。複数の電極２２Ｘ、及び、複数の金属含有層２１Ｘは、図３（ｂ）に関して説明した通りである。例えば、複数の電極２２Ｘと複数の金属含有層２１Ｘとの間に、積層体ＳＢ０が設けられる。例えば、金属含有層２１と電極２２との間に、第１積層体ＳＢ１が設けられる。金属含有層２１と電極２２Ａとの間に、第２積層体ＳＢ２が設けられる。
この例では、金属含有層２１の第５部分２１ｅの端の位置は、第２磁性層１２の端の位置（第１積層体ＳＢ１の端の位置）に、実質的に沿っている。例えば、第５部分２１ｅの第３方向（Ｙ軸方向）に沿う長さ２１ｅｙは、第２磁性層１２の第３方向に沿う長さ１２ｙの０．９倍以上１．１倍以下である。
本実施形態において、１つの積層体ＳＢ１が設けられても良い。例えば、図６（ａ）に示す磁気記憶装置１２０は、金属含有層２１、第１磁性層１１、第２磁性層１２、第１中間層１１ｉ及び制御部７０を含んでも良い。この場合も、第３部分２１ｃの、第１方向及び第２方向と交差する第３方向（Ｙ軸方向）に沿う長さ２１ｃｙ（図６（ｂ）参照）は、第２磁性層１２の第３方向に沿う長さ１２ｙよりも長い。そして、第３部分２１ｃのこの長さ２１ｃｙは、第３部分２１ｃと第２部分２１ｂとの間の部分（例えば、図６（ａ）に示す第５部分２１ｅでも良い）の第３方向に沿う長さ（例えば、図６（ｄ）に示す長さ２１ｅｙ）よりも長い。この場合も、制御部７０は、上記の第１及び第２書き込み動作を実施する。この場合も、第１書き込み動作後における、第１磁性層１１と、第１部分２１ａ及び第２部分２１ｂのいずれか一方と、の間の第１電気抵抗は、第２書き込み動作後における、第１磁性層１１と、第１部分２１ａ及び第２部分２１ｂの上記のいずれか一方と、の間の第２電気抵抗とは異なる。このような磁気記憶装置においても、記憶密度を向上できる磁気記憶装置が提供できる。
図８（ａ）及び図８（ｂ）は、第２の実施形態に係る磁気記憶装置を例示する模式的断面図である。
図８（ａ）は、図６（ａ）のＤ１−Ｄ２線に対応する断面図である。図８（ｂ）は、図６（ａ）のＥ１−Ｅ２線に対応する断面図である。
図８（ａ）に示すように、本実施形態に係る別の磁気記憶装置１２１において、金属含有層２１の第３部分２１ｃは、第１重畳領域２１ｃｃ、第１非重畳領域２１ｃａ及び第２非重畳領域２１ｃｂを含む。この例では、第１非重畳領域２１ｃａの少なくとも一部の第１方向（Ｚ軸方向）に沿う厚さは、第１重畳領域２１ｃｃの第１方向に沿う第１重畳領域厚さ２１ｃｃｔよりも薄い。第２非重畳領域２１ｃｂの少なくとも一部の第１方向に沿う厚さは、上記の第１重畳領域厚さ２１ｃｃｔよりも薄い。
図８（ｂ）に示すように、第４部分２１ｄは、第２重畳領域２１ｄｃ、第３非重畳領域２１ｄａ及び第４非重畳領域２１ｄｂを含む。第３非重畳領域２１ｄａの少なくとも一部の第１方向（Ｚ軸方向）に沿う厚さは、第２重畳領域２１ｄｃの第１方向に沿う第２重畳領域厚さ２１ｄｃｔよりも薄い。第４非重畳領域２１ｄｂの少なくとも一部の第１方向に沿う厚さは、上記の第２重畳領域厚さ２１ｄｃｔよりも薄い。
これ以外は、磁気記憶装置１２０と同様である。
磁気記憶装置１２１においては、非重畳領域を薄くすることで、例えば、スピン分極のコヒーレンシーが維持できる。スピントルクの伝達効率が高くしつつ、記録電流を抑制することができる。これにより、書き込みの効率が向上する。これにより、書き込み電流を低減できる。これにより、記憶密度をさらに向上できる。
磁気記憶装置１２１においても、第３部分２１ｃにおいて、第１重畳領域２１ｃｃは、第１方向（Ｚ軸方向）において、第２磁性層１２と重なる。第１非重畳領域２１ｃａは、第１方向において、第２磁性層１２と重ならない。第２非重畳領域２１ｃｂは、第１方向において第２磁性層１２と重ならない。第１非重畳領域２１ｃａから第２非重畳領域２１ｃｂに向かう方向は、第３方向（Ｙ軸方向）に沿う。第１重畳領域２１ｃｃは、第３方向において第１非重畳領域２１ｃａと第２非重畳領域２１ｃｂとの間に位置する。
同様に、第４部分２１ｄにおいて、第２重畳領域２１ｄｃ、第３非重畳領域２１ｄａ及び第４非重畳領域２１ｄｂを含む。第２重畳領域２１ｄｃは、第１方向（Ｚ軸方向）において、第４磁性層１４と重なる。第３非重畳領域２１ｄａは、第１方向において、第４磁性層１４と重ならない。第４非重畳領域２１ｄｂは、第１方向において第４磁性層１４と重ならない。第３非重畳領域２１ｄａから第４非重畳領域２１ｄｂに向かう方向は、第３方向（Ｙ軸方向）に沿う。第２重畳領域２１ｄｃは、第３方向において第３非重畳領域２１ｄａと第４非重畳領域２１ｄｂとの間に位置する。
磁気記憶装置１２１において、第１重畳領域厚さ２１ｃｃｔに対する、第１非重畳領域２１ｃａの第３方向（Ｙ軸方向）に沿う長さ２１ｃａｙ、及び、第２非重畳領域２１ｃｂの第３方向に沿う長さ２１ｃｂｙの合計の比を第１比とする。
磁気記憶装置１２１において、磁気記憶装置１１０の構成（図１（ｂ）参照）の一部が適用可能である。磁気記憶装置１２１においても、第２磁性層１２の厚さ（第１方向に沿う第２磁性層の厚さ）を厚さｔ１２とする(図１（ｂ）参照）。第２磁性層１２の金属含有層２１に対向する面１２Ｌの第２方向に沿う長さを長さ１２ｘＬとする。第２磁性層１２の第１中間層１１ｉに対向する面１２Ｕの第２方向に沿う長さを長さ１２ｘＵとする。
例えば、上記の第１比は、厚さｔ１２に対する、長さ１２ｘＬと長さ１２ｘＵとの差の絶対値の比よりも高い。非重畳領域のＹ軸方向の幅を大きくすることで、例えば、スピンコヒーレンシーの分散を抑制できる。書き込みの効率が向上し、書き込み電流を低減できる。
図９（ａ）〜図９（ｃ）は、第２の実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図９（ａ）に示すように、本実施形態に係る別の磁気記憶装置１２２Ａにおいても、金属含有層２１、第１積層体ＳＢ１及び第２積層体ＳＢ２が設けられる。磁気記憶装置１２１においては、金属含有層２１の第５部分２１ｅの第１方向（Ｚ軸方向）に沿う厚さ２１ｅｔは、第１重畳領域厚さ２１ｃｃｔよりも薄い。厚さ２１ｅｔは、第２重畳領域厚さ２１ｄｃｔよりも薄い。このような厚さの差を設けることで、例えば、スピンコヒーレンシが向上する。
この例では、化合物層４１が設けられている。化合物層４１は、第２磁性層１２（または第４磁性層１４）に含まれる金属を含む化合物を含む。化合物層４１は、第２磁性層１２の側面１２ｓに対向する。化合物層４１は、第４磁性層１４の側面１４ｓに対向する。化合物層４１により、例えば、積層体の側面におけるリーク電流を抑制できる。
図９（ｂ）に示すように、本実施形態に係る別の磁気記憶装置１２２Ｂにおいては、第１化合物領域４２ａ（化合物層）が設けられる。第１化合物領域４２ａは、第２磁性層１２（または第４磁性層１４）に含まれる金属を含む化合物を含む。第１化合物領域４２ａは、第２磁性層１２の側面１２ｓ、及び、第４磁性層１４の側面１４ｓに対向する。第１化合物領域４２ａは、第２磁性層１２と第４磁性層１４との間において、連続して設けられる。
第１化合物領域４２ａと第５部分２１ｅとの間に、第２化合物領域４２ｂが設けられても良い。第２化合物領域４２ｂは、例えば、金属含有層２１に含まれる金属の、酸化物、窒化物または酸窒化物を含む。
図９（ｃ）に示す本実施形態に係る別の磁気記憶装置１２２Ｃにおいては、金属含有層２１の第３部分２１ｃの結晶構造は、金属含有層２１の他の部分（例えば、第１部分２１ａ、第２部分２１ｂ及び第５部分２１ｅなど）の結晶構造とは異なる。
例えば、金属含有層２１の第３部分２１ｃの結晶構造は、β相である。金属含有層２１の他の部分（例えば、第１部分２１ａ、第２部分２１ｂ及び第５部分２１ｅなど）の少なくとも一部（例えば表面部分）の結晶構造は、α相である。
例えば、単位体積（単位面積）において、第３部分２１ｃにおけるβ相の領域の、第３部分２１ｃの全体に占める割合は、例えば、他の領域（例えば、第１部分２１ａ、第２部分２１ｂまたは第５部分２１ｅなど）におけるβ相の領域の、その他の領域の全体に占める割合よりも高い。
例えば第３部分２１ｃの少なくとも一部は、β相のＴａを含む。例えば、第１部分２１ｃ（または第５部分２１ｅ）の少なくとも一部は、α相のＴａを含む。例えば、高いスピンホール効果が得られ、書き込み電流を低減できる。そして、金属含有層２１の抵抗を低くできる。
図１０（ａ）〜図１０（ｄ）は、第２の実施形態に係る別の磁気記憶装置を例示する模式的平面図である。
図１０（ａ）に示すように、磁気記憶装置１２３ａにおいては、第５部分２１ｅの第３方向（Ｙ軸方向）に沿う長さ２１ｅｙは、第２磁性層１２の第３方向に沿う長さ１２ｙと、実質的に同じである。例えば、長さ２１ｅｙは、長さ１２ｙの０．９倍以上１．１倍以下である。
図１０（ｂ）に示すように、磁気記憶装置１２３ｂにおいては、第５部分２１ｅの第３方向（Ｙ軸方向）に沿う長さ２１ｅｙは、第２磁性層１２の第３方向に沿う長さ１２ｙよりも長い。
図１０（ｃ）に示すように、磁気記憶装置１２３ｃにおいては、第１非重畳領域２１ｃａの第２方向（Ｘ軸方向）の幅は、第２磁性層１２の第２方向に沿う幅と実質的に同じである。例えば、第１非重畳領域２１ｃａの第２方向の幅は、第２磁性層１２の第２方向に沿う幅の０．９倍以上１．１倍以下である。
図１０（ｄ）に示すように、磁気記憶装置１２３ｄにおいては、第１非重畳領域２１ｃａの第２方向（Ｘ軸方向）の幅は、第２磁性層１２の第２方向に沿う幅よりも小さい。
（第３の実施形態）
第３の実施形態は、第２の実施形態に係る磁気記憶装置の製造方法に係る。
図１１は、第３の実施形態に係る磁気記憶装置の製造方法を例示するフローチャート図である。
図１２（ａ）〜図１２（ｄ）、図１３（ａ）〜図１３（ｅ）、図１４（ａ）〜図１４（ｃ）、図１５（ａ）及び図１５（ｂ）は、第３の実施形態に係る磁気記憶装置の製造方法を例示する模式図である。
図１２（ａ）、図１２（ｃ）、図１３（ｄ）、図１４（ａ）〜図１４（ｃ）、図１５（ａ）及び図１５（ｂ）は、模式的平面図である。図１２（ｂ）、図１２（ｄ）、図１３（ａ）〜図１３（ｃ）、図１３（ｅ）は、模式的断面図である。
図１１に示すように、基体２０ｓの上に設けられた金属含有膜の上に積層膜を形成する（ステップＳ１１０）。
例えば、図１２（ｂ）に示すように、基体２０ｓ（例えば酸化アルミニウム基板）の上に、金属含有膜２１Ｆ（例えばＴａ膜）が設けられている。
金属含有膜２１Ｆの表面２１Ｆａに対して垂直な方向を第１方向（Ｚ軸方向）とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
金属含有膜２１Ｆは、金属含有層２１となる。金属含有膜２１Ｆの上に、積層膜ＳＢＦが設けられる。積層膜ＳＢＦは、第１磁性膜１１Ｆ、第２磁性膜１２Ｆ及び中間膜１１ｉＦを含む。第２磁性膜１２Ｆは、第１磁性膜１１Ｆと金属含有膜２１Ｆとの間に設けられる。中間膜１１ｉＦは、第１磁性膜１１Ｆと第２磁性膜１２Ｆとの間に設けられる。中間膜１１ｉＦは、非磁性である。
さらに、積層膜ＳＢＦの上に、第１マスクＭ１を形成する。第１マスクＭ１は、例えば、タングステン膜Ｍｂ１（例えば、厚さは２５ｎｍ以上３５ｎｍ以下）と、ルテニウム膜Ｍａ１（例えば、厚さは１ｎｍ以上３ｎｍ以下）と、を含む。タングステン膜Ｍｂ１と積層膜ＳＢＦとの間に、ルテニウム膜Ｍａ１が設けられる。
図１２（ａ）に示すように、第１マスクＭ１は、Ｙ軸方向に延びる複数の帯状の形状を有する。第１マスクＭ１の開口部において、積層膜ＳＢＦが露出する。第１マスクＭ１は、例えば、ダブルパターニング技術により形成されても良い。
図１２（ｃ）及び図１２（ｄ）に示すように、第１マスクＭ１を用いて、積層膜ＳＢＦを加工する。例えば、イオンビームＩＢ１を照射する。積層膜ＳＢＦの一部が除去される。金属含有膜２１Ｆは残る。これにより、複数の第１溝Ｔ１が形成される。複数の第１溝Ｔ１は、第１方向と交差する第２方向（Ｘ軸方向）に並ぶ。複数の第１溝Ｔ１は、第３方向（この例では、Ｙ軸方向）に沿って延びる。第３方向は、第１方向及び第２方向と交差する。第１溝Ｔ１は、金属含有膜２１Ｆに達する。第１溝Ｔ１により積層膜ＳＢＦは分断される。
このように、本製造方法においては、複数の第１溝Ｔ１を形成する（ステップＳ１２０、図１１参照）。
図１３（ａ）に示すように、例えば、プラズマ処理を行う。これにより、積層膜ＳＢＦの側壁に化合物膜４３が形成される。プラズマ処理は、酸素プラズマ処理または窒素プラズマ処理である。例えば、化合物膜４３は、金属含有膜２１Ｆに含まれる元素を含む化合物を含む。化合物膜４３は、例えば、保護膜となる。
図１３（ｂ）に示すように、第１溝Ｔ１中に、第１絶縁膜４４ａを形成する。第１絶縁膜４４ａは、例えば、ＳｉＮ膜である。
図１３（ｃ）に示すように、第２絶縁膜４４ｂを形成する。第２絶縁膜４４ｂは、例えば、酸化アルミニウム膜と、酸化シリコン膜と、を含む積層膜である。この後、平坦化処理を行う。
これにより、図１３（ｄ）及び図１３（ｅ）に示すように、第１溝Ｔ１内に第１絶縁部Ｉｎ１が形成される。第１絶縁部Ｉｎ１は、例えば、上記の化合物膜４３を含む。第１絶縁部Ｉｎ１は、上記の第１絶縁膜４４ａを含む。第１絶縁部Ｉｎ１は、上記の第２絶縁膜４４ｂを含んでも良い。
第１絶縁部Ｉｎ１の形成は、図１１のステップＳ１３０に対応する。
この後、図１１に示すように、複数の第２溝を形成する（ステップＳ１４０、図１１参照）。
例えば、図１４（ａ）に示すように、加工体の上に、第２マスクＭ２を形成する。第２マスクＭ２は、第２方向（Ｘ軸方向）に沿って延びる複数の帯状の形状を有する。第２マスクＭ２を用いて、加工体を加工する。例えば、第２マスクＭ２の開口部から露出する、第１絶縁部Ｉｎ１が形成された後の積層膜ＳＢＦの一部、及び、第１絶縁部Ｉｎ１の一部を除去する。これにより、複数の第２溝Ｔ２が形成される。複数の第２溝Ｔ２は、第２方向（例えば、Ｘ軸方向）に延びる。既に説明したように、複数の第１溝Ｔ１の延びる方向（第３方向）は、第１方向及び第２方向と交差する。第２方向は、第３方向に対して傾斜しても良く、第２方向は、第３方向に対して垂直でも良い。
例えば、第２マスクＭ２を用いた処理（例えばイオンビームの照射）により、第２マスクＭ２のＹ軸方向の幅を変化させることができる。例えば、第２マスクＭ２のスリミングが行われる。この処理において、例えば、積層膜ＳＢＦと第１絶縁部Ｉｎ１との間において、エッチング速度の違いを生じさせることができる。これにより、例えば、１つの積層膜ＳＢＦのＹ軸方向の幅を、第１絶縁部Ｉｎ１のＹ軸方向の幅よりも大きくすることができる。
例えば、図１４（ｂ）に示すように、複数の第２溝Ｔ２の１つは、第１溝領域Ｔｐ２と、第２溝領域Ｔｑ２と、を含む。第１溝領域Ｔｐ２は、第３方向（Ｙ軸方向）において、積層膜ＳＢＦと重なる。第２溝領域Ｔｑ２は、第３方向（Ｙ軸方向）において、第１絶縁部Ｉｎ１と重なる。第１溝領域Ｔｐ２の第３方向に沿った幅ｗＴｐ２は、第２溝領域Ｔｑ２の第３方向に沿った幅ｗＴｑ２よりも狭い。
この後、図１１に示すように、複数の第２溝Ｔ２において露出する金属含有膜２１Ｆを除去する（ステップＳ１５０）。さらに、複数の第２溝Ｔ２内に第２絶縁部を形成する（ステップＳ１６０）。
例えば、図１４（ｃ）に示すように、複数の第２溝Ｔ２において露出する金属含有膜２１Ｆを除去する。除去された金属含有膜２１Ｆの下に設けられていた基体２０ｓが、露出する。
図１５（ａ）に示すように、複数の第２溝Ｔ２内に第２絶縁部Ｉｎ２を形成する。このとき、第２絶縁部Ｉｎ２の材料は、第１絶縁部Ｉｎ１の材料と異なっても良い。例えば、第１絶縁部Ｉｎ１は窒化シリコンを含み、第２絶縁部Ｉｎ２は、酸化シリコンを含む。例えば、第１絶縁部Ｉｎ１は窒化シリコンを含み、第２絶縁部Ｉｎ２は、酸化アルミニウムを含む。
異なる材料において、例えば、生じる応力に差がある。２つの絶縁部に、互いに異なる材料を用いることで、例えば、互いに異なる応力を得ることができる。例えば、第２磁性層１２及び第４磁性層１４において、Ｘ軸方向とＹ軸方向とで、互いに異なる応力を生じさせる。これにより、これらの磁性層において、一軸性の異方性を生じさせることができる。これにより、これらの磁性層の磁化が安定化する。安定な記憶動作が得られる。
図１５（ｂ）に示すように、電極２２及び電極２２Ａなどを形成して、磁気記憶装置が作製される。
(第４の実施形態）
図１６は、第４の実施形態に係る磁気記憶装置を例示する模式的断面図である。
図１６に示すように、本実施形態に係る磁気記憶装置１４２においては、導電部２４が設けられる。これ以外は、例えば、磁気記憶装置１１０及び１２０などに関して説明した構成の少なくとも一部が、磁気記憶装置１４２に適用されても良い。
導電部２４は、例えば、第５部分２１ｅと電気的に接続される。導電部２４は、例えば、第５部分２１ｅと接する。Ｚ軸方向において、導電部２４の位置と、積層体ＳＢ０の位置と、の間に、金属含有層２１が設けられる。例えば、金属含有層２１の上面に複数の積層体ＳＢ０が設けられる。例えば、金属含有層２１の下面に、導電部２４が設けられる。
導電部２４を設けることで、金属含有層２１において、第１部分２１ａと第２部分２１ｂとの間の抵抗を低減できる。
この例では、導電部２４は、第１導電層２４ａ及び第２導電層２４ｂを含む。金属含有層２１と第２導電層２４ｂとの間に第１導電層２４ａが設けられる。第１導電層２４ａは、例えば、銅、タングステン、窒化チタン及び炭素の少なくともいずれかを含む。第２導電層２４ｂは、例えば、銅、タングステン、窒化チタン及び炭素の少なくともいずれかを含む。
図１７は、第４の実施形態に係る別の磁気記憶装置を例示する模式図である。
図１７に示すように、本実施形態に係る別の磁気記憶装置１４３においては、第１〜第４トランジスタＴＲ１〜ＴＲ３が設けられる。これ以外は、例えば、磁気記憶装置１１０及び１２０などに関して説明した構成の少なくとも一部が、磁気記憶装置１４３に適用されても良い。
第１トランジスタＴＲ１の一端は、金属含有層２１の第１部分２１ａと電気的に接続される。第１トランジスタＴＲ１の他端は、駆動回路７５と電気的に接続される。第２トランジスタＴＲ２の一端は、金属含有層２１の第２部分２１ｂと電気的に接続される。第２トランジスタＴＲ２の他端は、駆動回路７５と電気的に接続される。第３トランジスタＴＲ３の一端は、金属含有層２１の第５部分２１ｅと電気的に接続される。第３トランジスタＴＲ３の他端は、駆動回路７５と電気的に接続される。これらのトランジスタは、例えば、制御部７０に含まれる。これらのトランジスタは、制御部７０とは別に設けられると見なしても良い。
第１トランジスタＴＲ１の第１ゲートＧ１、第２トランジスタＴＲ２の第２ゲートＧ２、及び、第３トランジスタＴＲ３の第３ゲートＧ３のそれぞれの電位に応じて、金属含有層２１の所望の電流（書き込み電流）が流される。
例えば、書き込み電流は、第１部分２１ａから第５部分２１ｅに向かって流れる。例えば、書き込み電流は、第５部分２１ｅから第１部分２１ａに向かって流れる。例えば、書き込み電流は、第２部分２１ｂから第５部分２１ｅに向かって流れる。例えば、書き込み電流は、第５部分２１ｅから第２部分２１ｂに向かって流れる。任意の組み合わせの電流の方向が得られる。
金属含有層２１の中間の位置（例えば、第５部分２１ｅ）にトランジスタを設けることで、制御用のトランジスタの数を低減できる。例えば、大容量の磁気記憶装置記が得られる。例えば、磁気記憶装置の全体のサイズに対して記憶容量を増大できる。記憶密度を向上できる。
（第５の実施形態）
図１８は、第５の実施形態に係る磁気記憶装置を例示する模式図である。
図１８に示すように、本実施形態に係る磁気記憶装置１５１は、第１金属含有層３１、第２金属含有層３２、複数の第１積層体ＳＢ１、複数の第２積層体ＳＢ２、第３積層体ＳＢ３、及び制御部７０を含む。
第１金属含有層３１は、第１部分３１ａ、第２部分３１ｂ、及び、第１の間の部分３１ｍを含む。第１の間の部分３１ｍは、第１部分３１ａと第２部分３１ｂとの間に設けられる。
第２金属含有層３２は、第３部分３２ｃ、第４部分３２ｄ、及び、第２の間の部分３２ｍを含む。第２の間の部分３２ｍは、第３部分３２ｃと第４部分３２ｄとの間に設けられる。第１部分３１ａと第４部分３２ｄとの間に、第２部分３１ｂが設けられる。第２部分３１ｂと第４部分３２ｄとの間に、第３部分３２ｃが設けられる。
この例では、第１金属含有層３１及び第２金属含有層３２は、基体２０ｓの上に設けられている。
複数の第１積層体ＳＢ１は、第１金属含有層３１に沿って並ぶ。複数の第１積層体ＳＢ１の１つは、第１磁性層１１、第２磁性層１２及び第１中間層１２ｉを含む。第１磁性層１１は、第１方向（例えば、Ｚ軸方向）おいて、第１の間の部分３１ｍから離れている。第２磁性層１２は、第１の間の部分３１ｍと第１磁性層１１との間に設けられる。第１中間層１１ｉは、第１磁性層１１と第２磁性層１２との間に設けられた部分を含む。第１中間層１１ｉは、非磁性である。第１金属含有層３１において、第１部分３１ａから第２部分３１ｂに向かう方向を第２方向（例えばＸ軸方向）とする。上記の第１方向（例えばＺ軸方向）は、第２方向と交差する。複数の第１積層体ＳＢ１のそれぞれが、上記の、第１磁性層１１、第２磁性層１２及び第１中間層１１ｉを含む構成を有する。第２磁性層１２は、例えば、第１金属含有層３１と接する。
複数の第２積層体ＳＢ２は、第２金属含有層３２に沿って並ぶ。複数の第２積層体ＳＢ２の１つは、第３磁性層１３、第４磁性層１４及び第２中間層１２ｉを含む。第３磁性層１３は、第１方向（Ｚ軸方向）において、第２の間の部分３２ｍから離れている。第４磁性層１４は、第２の間の部分３２ｍと第３磁性層１３との間に設けられる。第２中間層１２ｉは、第３磁性層１３と第４磁性層１４との間に設けられた部分を含む。第２中間層１２ｉは、非磁性である。複数の第２積層体ＳＢ２のそれぞれが、上記の、第３磁性層１３、第４磁性層１４及び第２中間層１２ｉを含む構成を有する。第４磁性層１４は、例えば、第２金属含有層３２と接する。
第３積層体ＳＢ３は、複数の第１積層体ＳＢ１と、複数の第２積層体ＳＢ２と、の間に設けられる。第３積層体ＳＢ３は、第５磁性層１５を含む。
例えば、第５磁性層１５は、Ｘ−Ｙ平面（第１方向に対して垂直な平面）内において、第２磁性層１２と第４磁性層１４と並ぶ。例えば、第５磁性層１５は、第２磁性層１２及び第４磁性層１４の少なくともいずれかに含まれる材料を含む。
この例では、第３積層体ＳＢ３は、第６磁性層１６及び第３中間層１３ｉをさらに含む。第６磁性層１６は、上記の平面（Ｘ−Ｙ平面）内で、第１磁性層１１及び第３磁性層１３と並ぶ。第３中間層１３ｉは、上記の平面内で、第１中間層１１ｉと第２中間層１２ｉと並ぶ。実施形態において、第６磁性層１６及び第３中間層１３ｉの少なくともいずれかは、省略されても良い。
制御部７０は、第１部分３１ａ、第２部分３１ｂ、第３部分３２ｃ、及び、第４部分３２ｄ、複数の第１積層体ＳＢ１及び複数の第２積層体ＳＢ２と電気的に接続される。この図では、図を見やすくするために、便宜的に、制御部７０が２つに分かれて描かれている。
この例では、複数の第１積層体ＳＢ１のそれぞれと、駆動回路７５と、の間に、第１スイッチ素子Ｓｗ１が設けられている。複数の第２積層体ＳＢ２のそれぞれと、駆動回路７５と、の間に、第２スイッチ素子Ｓｗ２が設けられている。第１部分３１ａと駆動回路７５との間に、第１トランジスタＴＲ１が設けられている。第２部分３１ｂと駆動回路７５との間に、第２トランジスタＴＲ２が設けられている。第３部分３２ｃと駆動回路７５との間に、第３トランジスタＴＲ３が設けられている。第４部分３２ｄと駆動回路７５との間に、第４トランジスタＴＲ４が設けられている。
制御部７０は、第１書き込み動作において、第１部分３１ａから第２部分３１ｂに向かう第１書き込み電流Ｉｗ１を第１金属含有層３１に供給して第１状態を形成する。制御部７０は、第２書き込み動作において、第２部分３１ｂから第１部分３１ａに向かう第２書き込み電流Ｉｗ２を第１金属含有層３１に供給して第２状態を形成する。第１状態における、第１磁性層１１と、第１部分３１ａ及び第２部分３１ｂの一方と、の間の第１電気抵抗は、第２状態における、第１磁性層１１と、第１部分３１ａ及び第２部分３１ａの上記の一方と、の間の第２電気抵抗とは異なる。
制御部７０は、第３書き込み動作において、第３部分３２ｃから第４部分３２ｄに向かう第３書き込み電流Ｉｗ３を第２金属含有層３２に供給して第３状態を形成する。制御部７０は、第４書き込み動作において、第４部分３２ｄから第３部分３２ｃに向かう第４書き込み電流Ｉｗ４を第２金属含有層３２に供給して第４状態を形成する。第３状態における、第３磁性層１３と、第３部分３２ｃ及び第４部分３２ｄの一方と、の間の第３電気抵抗は、第２状態における、第３磁性層１３と、第３部分３２ｃ及び第４部分３２ｄの嘔気の一方と、の間の第４電気抵抗とは異なる。
例えば、複数の第１積層体ＳＢ１の選択は、複数の第１積層体ＳＢ１に含まれる第１磁性層１１に印加される電圧によって制御される。
例えば、制御部７０は、複数の第１積層体ＳＢ１のそれぞれに含まれる第１磁性層１１と電気的に接続されている。制御部７０は、第１、第２書き込み動作において、複数の第１積層体ＳＢ１の１つに含まれる第１磁性層１１の電位を、複数の第１積層体ＳＢ１の別の１つに含まれる第１磁性層１１の電位（例えば非選択電位）とは異なる電位（例えば選択電位）に設定する。
例えば、制御部７０は、複数の第２積層体ＳＢ２の含まれる第３磁性層１３と電気的に接続されている。制御部７０は、第３、第４書き込み動作において、複数の第２積層体ＳＢ２の１つに含まれる第３磁性層１３の電位を、複数の第２積層体ＳＢ２の別の１つに含まれる第３磁性層１３の電位（例えば非選択電位）とは異なる電位（例えば選択電位）に設定する。
磁気記憶装置１５１において、第１金属含有層３１及び第２金属含有層３２には、例えば、磁気記憶装置１１０及び１２０などの金属含有層２１に関して説明した構成の少なくとも一部が適用されても良い。磁気記憶装置１５１において、複数の第１積層体ＳＢ１及び複数の第２積層体ＳＢ２には、例えば、磁気記憶装置１１０及び１２０などの第１積層体ＳＢ１に関して説明した構成の少なくとも一部が適用されても良い。磁気記憶装置１５１においては、制御部７０には、例えば、磁気記憶装置１１０及び１２０に関して説明した構成の少なくとも一部が適用されても良い。
第１金属含有層３１及び複数の第１積層体ＳＢ１は、１つのメモリ列（メモリストリング）を形成する。第２金属含有層３２及び複数の第２積層体ＳＢ２は、別の１つのメモリ列（メモリストリング）を形成する。
これらのメモリ部の間に、第３積層体ＳＢ３が設けられる。例えば、制御部７０は、第３積層体ＳＢ３の第５磁性層１５と電気的に絶縁されている。第３積層体ＳＢ３は、メモリ部として用いられない。第３積層体ＳＢ３は、例えば、ダミー素子として機能する。
例えば、複数の第１積層体ＳＢ１は、複数の第１積層体ＳＢ１のうちで端に位置する積層体（端の積層体）と、中央部に位置する積層体（中央部の積層体）と、を有する。中央部の積層体の両側には、別の積層体が存在する。中央部の積層体の１つは、その両側に設けられる別の積層体（例えば１つの積層体）から作用を受ける。一方、第３積層体ＳＢ３が設けられない参考例においては、端の積層体の一方には、別の積層体が存在しない。端の積層体においては、一方の側に設けられている積層体からの作用が生じる。このため、この参考例においては、複数の第１積層体ＳＢ１のうちの端の積層体の特性が、中央部の積層体とは異なる場合が生じる。
このとき、本実施形態においては、第３積層体ＳＢ３を設けることで、端の積層体における特性が、中央部の積層体における特性に近づく。これにより例えば、安定した記憶動作ができる。例えば、歩留まりが向上できる。例えば、複数の積層体ＳＢ０のそれぞれのサイズを小さくしたときにも安定した動作が得られる。記憶密度が向上できる。
実施形態において、複数の第１積層体ＳＢ１の２つ（最近接の２つ）の間の距離を第１距離ｄ１とする。複数の第２積層体ＳＢ２の２つ（最近接の２つ）の間の距離を第２距離ｄ２とする。複数の第１積層体ＳＢ１の１つと、第３積層体ＳＢ３と、の間の第３距離ｄ３は、例えば、実質的に第１距離ｄ１である。例えば、第３距離ｄ３は、第１距離ｄ１の０．５倍以上２倍以下である。複数の第２積層体ＳＢ２の１つと、第３積層体ＳＢ３と、の間の第４距離ｄ４は、例えば、実質的に第２距離ｄ２である。第４距離ｄ４は、第２距離ｄ２の０．５倍以上２倍以下である。
複数の第１積層体ＳＢ１の１つの近傍に第３積層体ＳＢを設けることで、例えば、複数の第１積層体ＳＢ１のその１つにおいて、安定した動作が得やすくなる。複数の第２積層体ＳＢ２の１つの近傍に第３積層体ＳＢを設けることで、例えば、複数の第２積層体ＳＢ２のその１つにおいて、安定した動作が得易くなる。
本実施形態において、第１金属含有層３１と第２金属含有層３２とは、互いに絶縁されても良い。第１金属含有層３１と第２金属含有層３２とは、互いに電気的に接続されても良い。
この例では、第１金属含有層３１と第２金属含有層３２との間に、第３金属含有層３３が設けられている。第３金属含有層３３も、基体２０ｓの上に設けられる。第３金属含有層３３は、第１金属含有層３１の第２部分３１ｂと、第２金属含有層３２の第３部分３２ｃと、との間に設けられている。第３金属含有層３３には、例えば、第１金属含有層１３の材料が用いられる。
この例では、第１絶縁領域３５ａ及び第２絶縁領域３５ｂが設けられる。第１絶縁領域３５ａは、第２部分３１ａと第３金属含有層３３との間に設けられる。第１絶縁領域３５ａは、第２部分３１ａと第３金属含有層３３との間を電気的に絶縁する。第２絶縁領域３５ｂは、第３部分３２ｃと第３金属含有層３３との間に設けられる。第２絶縁領域３５ｂは、第３部分３２ｃと第３金属含有層３３との間を電気的に絶縁する。第１絶縁領域３５ａは、第１金属含有層３１に含まれる第１金属の酸化物、第１金属の窒化物及び第１金属の酸窒化物のいずれかを含んでも良い。
以下、磁気記憶装置１５１の製造方法の例について説明する。
図１９（ａ）及び図１９（ｂ）は、第５の実施形態に係る磁気記憶装置の製造方法を例示する模式的断面図である。
図１９（ａ）に示すように、基体２０ｓの上に、金属含有膜３１ＦＭが設けられる。金属含有膜３１Ｆの一部が、第１金属含有層３１となり、金属含有膜３１ＦＭの別の一部が、第２金属含有層３２となる。金属含有膜３１Ｆの一部の上に、複数の第１積層体ＳＢ１が設けられる。金属含有膜３１ＦＭの別の一部の上に、複数の第２積層体ＳＢ２が設けられる。金属含有膜３１ＦＭの上に、第３積層体ＳＢ３が設けられる。複数の第１積層体ＳＢ１及び複数の第２積層体ＳＢ２の上に、マスクＭＳ１が設けられる。第３積層体ＳＢ３は、マスクＭＳ１に覆われていない。金属含有膜３１ＦＭは、Ｘ−Ｙ平面に沿う方向において、複数の第１積層体ＳＢ１と第３積層体ＳＢ３との間に位置する部分を有する。この部分は、マスクＭＳ１に覆われていない。金属含有膜３１ＦＭは、Ｘ−Ｙ平面に沿う方向において、複数の第２積層体ＳＢ２と第３積層体ＳＢ３との間に位置する部分を有する。この部分は、マスクＭＳ１に覆われていない。
図１９（ｂ）に示すように、金属含有膜３ＦＭ、複数の第１積層体ＳＢ１、複数の第２積層体ＳＢ２及び第３積層体ＳＢ３を含む加工体に処理を行う。この処理は、エッチング処理、酸化処理及びイオンビーム照射処理の少なくともいずれかを含む。エッチング処理において、例えば、マスクＭＳ１で覆われていない、金属含有膜３１ＦＭの部分が、除去される。酸化処理において、例えば、マスクＭＳ１で覆われていない、金属含有膜３１ＦＭの部分が酸化される。酸化された部分は、絶縁部となる。イオンビーム照射処理において、例えば、マスクＭＳ１で覆われていない、金属含有膜３１ＦＭの部分が、除去される。イオンビーム照射処理において、例えば、マスクＭＳ１で覆われていない、金属含有膜３１ＦＭの部分から化合物が生成されても良い。この化合物は、例えば、金属含有膜３１ＦＭに含まれる金属の酸化物、この金属の窒化物、及び、この金属の酸窒化物の少なくともいずれかを含む。
例えば、酸化処理及びイオンビーム照射処理の少なくともいずれが実施された場合、金属含有膜３１ＦＭから化合物が形成される。この化合物が第１絶縁領域３５ａ及び第２絶縁領域３５ｂとなる。
このような処理にとり、磁気記憶装置１５１が形成される。上記の処理の前後において、積層体ＳＢ３の少なくとも一部が変化しても良い。上記の処理の前に第６磁性層１６が存在した場合に、上記の処理により、第６磁性層１６が変化しても良い。第６磁性層１６が除去されても良い。
図２０は、第５の実施形態に係る別の磁気記憶装置を例示する模式図である。
図２０に示すように、本実施形態に係る磁気記憶装置１５２も、第１金属含有層３１、第２金属含有層３２、複数の第１積層体ＳＢ１、複数の第２積層体ＳＢ２、第３積層体ＳＢ３、及び制御部７０を含む。磁気記憶装置１５２においては、絶縁部４０が設けられている。絶縁部４０は、複数の第１積層体ＳＢ１、複数の第２積層体ＳＢ２及び第３積層体ＳＢ３の周りに設けられている。絶縁部４０は、例えば、層間絶縁膜である。
磁気記憶装置１５２においては、第１絶縁領域４０ａ及び第２絶縁領域４０ｂが設けられる。第１絶縁領域４０ａ及び第２絶縁領域４０ｂは、例えば、絶縁部４０に用いられる材料と同じ材料が用いられる。
例えば、図１９（ｂ）に関して説明した処理において、例えば、エッチング処理が行われ、金属含有膜３１ＦＭの一部が除去される。この除去された部分に凹部が形成される。この凹部に、絶縁部４０となる材料が埋め込まれる。これにより、第１絶縁領域４０ａ及び第２絶縁領域４０ｂが形成される。
磁気記憶装置１５２においても、例えば、安定した記憶動作ができる。例えば、歩留まりが向上できる。例えば、複数の積層体ＳＢ０のそれぞれのサイズを小さくしたときにも安定した動作が得易くなる。記憶密度が向上できる。
実施形態によれば、記憶密度を向上できる磁気記憶装置及びその製造方法が提供できる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、電気的な素子（トランジスタなどのスイッチ素子など）が挿入されて、これらの複数の導電体の間に電流が流れる状態を形成可能な状態を含む。
本願明細書において、「垂直」及び「平行」は、厳密な垂直及び厳密な平行だけではなく、例えば製造工程におけるばらつきなどを含むものであり、実質的に垂直及び実質的に平行であれば良い。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、磁気記憶装置に含まれる金属含有層、磁性層、中間層、及び制御部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した磁気記憶装置及びその製造方法を基にして、当業者が適宜設計変更して実施し得る全ての磁気記憶装置及びその製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１…第１磁性層、 １１Ｆ…第１磁性膜、 １１Ｍ…第１磁化、 １１ｉ…第１中間層、 １１ｉＦ…中間膜、 １２…第２磁性層、 １２Ｆ…第２磁性膜、 １２Ｌ…面、 １２Ｍ…第２磁化、 １２Ｕ…面、 １２ｃｙ…長さ、 １２ｉ第２中間層、 １２ｓ…側面、 １２ｘＬ…長さ、 １２ｘＵ…長さ、 １２ｙ…長さ、 １２ｙＬ…長さ、 １２ｙＵ…長さ、 １３…第３磁性層、 １３Ｍ…第３磁化、 １３ｉ…第３中間層、 １４…第４磁性層、 １４Ｌ…面、 １４Ｍ…第４磁化、 １４Ｕ…面、 １４ｓ…側面、 １４ｘＬ…長さ、 １４ｘＵ…長さ、 １４ｙ…長さ、 １４ｙＬ…長さ、 １４ｙＵ…長さ、 １５…第５磁性層、 １６…第６磁性層、 ２０ｓ…基体、 ２１、２１Ａ…金属含有層、 ２１Ｆ…金属含有膜、 ２１Ｆａ…表面、 ２１Ｘ…金属含有層、 ２１ａ〜２１ｅ…第１〜第５部分、 ２１ｃＬ…面、 ２１ｃＵ…面、 ２１ｃａ…第１非重畳領域、 ２１ｃａｙ…長さ、 ２１ｃｂ…第２非重畳領域、 ２１ｃｂｙ…長さ、 ２１ｃｃ…第１重畳領域、 ２１ｃｃｔ…第１重畳領域厚さ、 ２１ｃｙ…長さ、 ２１ｄａ…第３非重畳領域、 ２１ｄａｙ…長さ、 ２１ｄｂ…第４非重畳領域、 ２１ｄｂｙ…長さ、 ２１ｄｃ…第２重畳領域、 ２１ｄｃｔ…第２重畳領域厚さ、 ２１ｄｙ…長さ、 ２１ｅｔ…厚さ、 ２１ｅｙ…長さ、 ２１ｓｐ…スピン、 ２１ｙＬ…長さ、 ２２、２２Ａ、２２Ｘ…電極、 ２４…導電部、 ２４ａ、２４ｂ…第１、第２導電層、 ３１…第１金属含有層、 ３１ＦＭ…金属含有膜、 ３１ａ、３１ｂ…第１、第２部分、 ３１ｍ…第１の間の部分、 ３２…第２金属含有層、 ３２ｃ、３２ｄ…第３、第４部分、 ３２ｍ…第２の間の部分、 ３３…第３金属含有層、 ３５ａ、３５ｂ…第１、第２絶縁領域、 ４０…絶縁部、 ４０ａ、４０ｂ…第１、第２絶縁領域、 ４１…化合物層、 ４２ａ…第１化合物領域、 ４２ｂ…第２化合物領域、 ４３…化合物膜、 ４４ａ…第１絶縁膜、 ４４ｂ…第２絶縁膜、 ７０…制御部、 ７１〜７３…第１〜第３回路、 ７５…駆動回路、 １１０、１１０Ａ〜１１０Ｃ、１１０ａ〜１１０ｈ、１１９、１２０、１２１、１２２Ａ〜１２２Ｃ、１２３ａ〜１２３ｄ、１４２、１４３，１５１、１５２…磁気記憶装置、 Ｇ１〜Ｇ３…第１〜第３ゲート、 ＩＢ１ イオンビーム、 Ｉｎ１、Ｉｎ２…第１、第２絶縁部、 Ｉｗ１〜Ｉｗ４…第１〜第４書き込み電流、 Ｍ１、Ｍ２…第１、第２マスク、 ＭＳ１…マスク、 Ｍａ１…ルテニウム膜、 Ｍｂ１…タングステン膜、 ＳＢ０…積層体、 ＳＢ１、ＳＢ３…第１、第３積層体、 ＳＢＦ…積層膜、 Ｓｗ１、Ｓｗ２…第１、第２スイッチ素子、 Ｔ１、Ｔ２…第１、第２溝、 ＴＲ１〜ＴＲ４…第１〜第４トランジスタ、 Ｔｐ２、Ｔｑ２…第１、第２溝領域、 ｄ１〜ｄ４…第１〜第４距離、 ｔ１２…厚さ、 ｔ１４…厚さ、 ｗＴｐ２…幅、 ｗＴｑ２…幅
第２積層体ＳＢ２において、第３磁性層１３は、第１方向（Ｚ軸方向）において、第４部分２１ｄから離れる。第４磁性層１４は、第４部分２１ｄの一部と、第３磁性層１３と、の間に設けられる。第２中間層１２ｉは、第３磁性層１３と第４磁性層１４との間に設けられた部分を含む。第２中間層１２ｉは、非磁性である。
複数の積層体は、複数のメモリセルにそれぞれ対応する。複数のメモリセルにおいて、互いに異なる情報が記憶されることが可能である。複数のメモリセルに情報を記憶する際に、例えば、複数のメモリセルに「１」及び「０」の一方を記憶した後に、複数のメモリセルのうちの所望のいくつかに「１」及び「０」の他方を記憶しても良い。例えば、複数のメモリセルの１つに「１」及び「０」の一方を記憶した後に、複数のメモリセルの別の１つに「１」及び「０」の一方を記憶しても良い。
図１（ｄ）に示すように、第４磁性層１４の金属含有層２１に対向する面１４Ｌの第３方向（Ｙ軸方向）に沿う長さを長さ１４ｙＬとする。第４磁性層１４の第２中間層１２ｉに対向する面１４Ｕの第３方向（Ｙ軸方向）に沿う長さを長さ１４ｙＵとする。実施形態において、上記の第２比は、第４磁性層１４の第１方向に沿う厚さｔ１４に対する、長さ１４ｙＬと長さ１４ｙＵとの差の絶対値の比よりも高い。
例えば第３部分２１ｃの少なくとも一部は、β相のＴａを含む。例えば、第１部分２１ａ（または第５部分２１ｅ）の少なくとも一部は、α相のＴａを含む。β相のＴａにおいては、スピンホール角の絶対値は大きい。一方、α相のＴａにおける導電率は、β相のＴａにおける導電率よりも高い。
第１磁性層１１は、第１方向（例えば、Ｚ軸方向）において、第３部分２１ｃから離れる。第１方向は、第１部分２１ａから第２部分２１ｂに向かう第２方向（例えばＸ軸方向）と交差する。第２磁性層１２は、第３部分２１ｃの一部と、第１磁性層１１との間に設けられる。第１中間層１１ｉは、第１磁性層１１と第２磁性層１２との間に設けられた部分を含む。第１中間層１１ｉは、非磁性である。第１磁性層１１、第２磁性層１２及び第１中間層１１ｉは、第１積層体ＳＢ１に含まれる。
この例においては、図６（ａ）に示すように、金属含有層２１のＹ軸方向の幅が、第３部分２１ｃと第５部分２１ｅとの間で異なる。そして、金属含有層２１のＹ軸方向の幅が、第４部分２１ｄと第５部分２１ｅとの間で異なる。これ以外は、例えば、磁気記憶装置１１０に関して説明した構成が、磁気記憶装置１２０に適用できる。
図９（ａ）〜図９（ｃ）は、第２の実施形態に係る別の磁気記憶装置を例示する模式的断面図である。
図９（ａ）に示すように、本実施形態に係る別の磁気記憶装置１２２Ａにおいても、金属含有層２１、第１積層体ＳＢ１及び第２積層体ＳＢ２が設けられる。磁気記憶装置１２２Ａにおいては、金属含有層２１の第５部分２１ｅの第１方向（Ｚ軸方向）に沿う厚さ２１ｅｔは、第１重畳領域厚さ２１ｃｃｔよりも薄い。厚さ２１ｅｔは、第２重畳領域厚さ２１ｄｃｔよりも薄い。このような厚さの差を設けることで、例えば、スピンコヒーレンシが向上する。
例えば第３部分２１ｃの少なくとも一部は、β相のＴａを含む。例えば、第１部分２１ａ（または第５部分２１ｅ）の少なくとも一部は、α相のＴａを含む。例えば、高いスピンホール効果が得られ、書き込み電流を低減できる。そして、金属含有層２１の抵抗を低くできる。
金属含有層２１の中間の位置（例えば、第５部分２１ｅ）にトランジスタを設けることで、制御用のトランジスタの数を低減できる。例えば、大容量の磁気記憶装置が得られる。例えば、磁気記憶装置の全体のサイズに対して記憶容量を増大できる。記憶密度を向上できる。
複数の第１積層体ＳＢ１は、第１金属含有層３１に沿って並ぶ。複数の第１積層体ＳＢ１の１つは、第１磁性層１１、第２磁性層１２及び第１中間層１１ｉを含む。第１磁性層１１は、第１方向（例えば、Ｚ軸方向）おいて、第１の間の部分３１ｍから離れている。第２磁性層１２は、第１の間の部分３１ｍと第１磁性層１１との間に設けられる。第１中間層１１ｉは、第１磁性層１１と第２磁性層１２との間に設けられた部分を含む。第１中間層１１ｉは、非磁性である。第１金属含有層３１において、第１部分３１ａから第２部分３１ｂに向かう方向を第２方向（例えばＸ軸方向）とする。上記の第１方向（例えばＺ軸方向）は、第２方向と交差する。複数の第１積層体ＳＢ１のそれぞれが、上記の、第１磁性層１１、第２磁性層１２及び第１中間層１１ｉを含む構成を有する。第２磁性層１２は、例えば、第１金属含有層３１と接する。
制御部７０は、第３書き込み動作において、第３部分３２ｃから第４部分３２ｄに向かう第３書き込み電流Ｉｗ３を第２金属含有層３２に供給して第３状態を形成する。制御部７０は、第４書き込み動作において、第４部分３２ｄから第３部分３２ｃに向かう第４書き込み電流Ｉｗ４を第２金属含有層３２に供給して第４状態を形成する。第３状態における、第３磁性層１３と、第３部分３２ｃ及び第４部分３２ｄの一方と、の間の第３電気抵抗は、第２状態における、第３磁性層１３と、第３部分３２ｃ及び第４部分３２ｄの上記の一方と、の間の第４電気抵抗とは異なる。
複数の第１積層体ＳＢ１の１つの近傍に第３積層体ＳＢ３を設けることで、例えば、複数の第１積層体ＳＢ１のその１つにおいて、安定した動作が得やすくなる。複数の第２積層体ＳＢ２の１つの近傍に第３積層体ＳＢ３を設けることで、例えば、複数の第２積層体ＳＢ２のその１つにおいて、安定した動作が得易くなる。
この例では、第１金属含有層３１と第２金属含有層３２との間に、第３金属含有層３３が設けられている。第３金属含有層３３も、基体２０ｓの上に設けられる。第３金属含有層３３は、第１金属含有層３１の第２部分３１ｂと、第２金属含有層３２の第３部分３２ｃと、との間に設けられている。第３金属含有層３３には、例えば、第１金属含有層３１の材料が用いられる。
この例では、第１絶縁領域３５ａ及び第２絶縁領域３５ｂが設けられる。第１絶縁領域３５ａは、第２部分３１ｂと第３金属含有層３３との間に設けられる。第１絶縁領域３５ａは、第２部分３１ｂと第３金属含有層３３との間を電気的に絶縁する。第２絶縁領域３５ｂは、第３部分３２ｃと第３金属含有層３３との間に設けられる。第２絶縁領域３５ｂは、第３部分３２ｃと第３金属含有層３３との間を電気的に絶縁する。第１絶縁領域３５ａは、第１金属含有層３１に含まれる第１金属の酸化物、第１金属の窒化物及び第１金属の酸窒化物のいずれかを含んでも良い。
図１９（ａ）及び図１９（ｂ）は、第５の実施形態に係る磁気記憶装置の製造方法を例示する模式的断面図である。
図１９（ａ）に示すように、基体２０ｓの上に、金属含有膜３１ＦＭが設けられる。金属含有膜３１ＦＭの一部が、第１金属含有層３１となり、金属含有膜３１ＦＭの別の一部が、第２金属含有層３２となる。金属含有膜３１ＦＭの一部の上に、複数の第１積層体ＳＢ１が設けられる。金属含有膜３１ＦＭの別の一部の上に、複数の第２積層体ＳＢ２が設けられる。金属含有膜３１ＦＭの上に、第３積層体ＳＢ３が設けられる。複数の第１積層体ＳＢ１及び複数の第２積層体ＳＢ２の上に、マスクＭＳ１が設けられる。第３積層体ＳＢ３は、マスクＭＳ１に覆われていない。金属含有膜３１ＦＭは、Ｘ−Ｙ平面に沿う方向において、複数の第１積層体ＳＢ１と第３積層体ＳＢ３との間に位置する部分を有する。この部分は、マスクＭＳ１に覆われていない。金属含有膜３１ＦＭは、Ｘ−Ｙ平面に沿う方向において、複数の第２積層体ＳＢ２と第３積層体ＳＢ３との間に位置する部分を有する。この部分は、マスクＭＳ１に覆われていない。
図１９（ｂ）に示すように、金属含有膜３１ＦＭ、複数の第１積層体ＳＢ１、複数の第２積層体ＳＢ２及び第３積層体ＳＢ３を含む加工体に処理を行う。この処理は、エッチング処理、酸化処理及びイオンビーム照射処理の少なくともいずれかを含む。エッチング処理において、例えば、マスクＭＳ１で覆われていない、金属含有膜３１ＦＭの部分が、除去される。酸化処理において、例えば、マスクＭＳ１で覆われていない、金属含有膜３１ＦＭの部分が酸化される。酸化された部分は、絶縁部となる。イオンビーム照射処理において、例えば、マスクＭＳ１で覆われていない、金属含有膜３１ＦＭの部分が、除去される。イオンビーム照射処理において、例えば、マスクＭＳ１で覆われていない、金属含有膜３１ＦＭの部分から化合物が生成されても良い。この化合物は、例えば、金属含有膜３１ＦＭに含まれる金属の酸化物、この金属の窒化物、及び、この金属の酸窒化物の少なくともいずれかを含む。
このような処理により、磁気記憶装置１５１が形成される。上記の処理の前後において、積層体ＳＢ３の少なくとも一部が変化しても良い。上記の処理の前に第６磁性層１６が存在した場合に、上記の処理により、第６磁性層１６が変化しても良い。第６磁性層１６が除去されても良い。

Claims (19)

  1. 第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、前記第３部分と前記第２部分との間の第４部分と、前記第３部分と前記第４部分との間の第５部分と、を含む金属含有層と、
    前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れた第１磁性層と、
    前記第３部分の一部と前記第１磁性層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた部分を含む非磁性の第１中間層と、
    前記第１方向において前記第４部分から離れた第３磁性層と、
    前記第４部分の一部と前記第３磁性層との間に設けられた第４磁性層と、
    前記第３磁性層と前記第４磁性層との間に設けられた部分を含む非磁性の第２中間層と、
    前記第１部分及び第２部分と電気的に接続された制御部と、
    を備え、
    前記第３部分の、前記第１方向及び前記第２方向と交差する第３方向に沿う長さは、前記第２磁性層の前記第３方向に沿う長さよりも長く、
    前記第３部分の前記長さは、前記第５部分の前記第３方向に沿う長さよりも長く、
    前記制御部は、
    前記第１部分から前記第２部分に向かう第１書き込み電流を前記金属含有層に供給する第１書き込み動作と、
    前記第２部分から前記第１部分に向かう第２書き込み電流を前記金属含有層に供給する第２書き込み動作と、
    を実施し、
    前記第１書き込み動作後における前記第１磁性層と前記第１部分との間の第１電気抵抗は、前記第２書き込み動作後における前記第１磁性層と前記第１部分との間の第２電気抵抗とは異なる、磁気記憶装置。
  2. 前記第４部分の前記第３方向に沿う長さは、前記第４磁性層の前記第３方向に沿う長さよりも長く、
    前記第４部分の前記長さは、前記第５部分の前記長さよりも長い、請求項１記載の磁気記憶装置。
  3. 前記第３部分は、
    前記第１方向において前記第２磁性層と重なる第１重畳領域と、
    前記第１方向において前記第２磁性層と重ならない第１非重畳領域と、
    を含み、
    前記第１非重畳領域の少なくとも一部の前記第１方向に沿う厚さは、前記第１重畳領域の前記第１方向に沿う第１重畳領域厚さよりも薄い、請求項１または２に記載の磁気記憶装置。
  4. 前記第３部分は、第２非重畳領域をさらに含み、
    前記第２非重畳領域は、前記第１方向において前記第２磁性層と重ならず、
    前記第１重畳領域は、前記第１方向及び前記第２方向と交差する前記第３方向において前記第１非重畳領域と前記第２非重畳領域との間に位置し、
    前記第２非重畳領域の少なくとも一部の前記第１方向に沿う前記厚さは、前記第１重畳領域厚さよりも薄い、請求項３記載の磁気記憶装置。
  5. 前記第１重畳領域厚さに対する、前記第１非重畳領域の前記第３方向に沿う長さ及び前記第２非重畳領域の前記第３方向に沿う長さの合計の第１比は、前記第２磁性層の前記第１方向に沿う第２磁性層の厚さに対する、前記第２磁性層の前記金属含有層に対向する面の前記第２方向に沿う長さと、前記第２磁性層の前記第１中間層に対向する面の前記第２方向に沿う長さと、の差の絶対値の比よりも高い、請求項４記載の磁気記憶装置。
  6. 前記第３部分は、前記第１方向において前記第２磁性層と重なる第１重畳領域を含み、
    前記第５部分の前記第１方向に沿う厚さは、前記第１重畳領域の前記第１方向に沿う第１重畳領域厚さよりも薄い、請求項１または２に記載の磁気記憶装置。
  7. 第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含む金属含有層と、
    前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れた第１磁性層と、
    前記第３部分の一部と前記第１磁性層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた部分を含む非磁性の第１中間層と、
    前記第１部分及び第２部分と電気的に接続された制御部と、
    を備え、
    前記第３部分の、前記第１方向及び前記第２方向と交差する第３方向に沿う長さは、前記第２磁性層の前記第３方向に沿う長さよりも長く、
    前記第３部分の前記長さは、前記第３部分と前記第２部分との間の部分の前記第３方向に沿う長さよりも長く、
    前記制御部は、
    前記第１部分から前記第２部分に向かう第１書き込み電流を前記金属含有層に供給する第１書き込み動作と、
    前記第２部分から前記第１部分に向かう第２書き込み電流を前記金属含有層に供給する第２書き込み動作と、
    を実施し、
    前記第１書き込み動作後における、前記第１磁性層と、前記第１部分及び前記第２部分の一方、との間の第１電気抵抗は、前記第２書き込み動作後における、前記第１磁性層と、前記第１部分及び前記第２部分の前記一方と、の間の第２電気抵抗とは異なる、磁気記憶装置。
  8. 第１部分と、第２部分と、前記第１部分と前記第２部分との間の第３部分と、を含む金属含有層と、
    前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第３部分から離れた第１磁性層と、
    前記第３部分の一部と前記第１磁性層との間に設けられた第２磁性層と、
    前記第１磁性層と前記第２磁性層との間に設けられた部分を含む非磁性の第１中間層と、
    前記第１部分及び第２部分と電気的に接続された制御部と、
    を備え、
    前記第３部分は、
    前記第１方向において前記第２磁性層と重なる第１重畳領域と、
    前記第１方向において前記第２磁性層と重ならない第１非重畳領域と、
    を含み、
    前記第１非重畳領域の少なくとも一部の前記第１方向に沿う厚さは、前記第１重畳領域の前記第１方向に沿う第１重畳領域厚さよりも薄く、
    前記制御部は、
    前記第１部分から前記第２部分に向かう第１書き込み電流を前記金属含有層に供給する第１書き込み動作と、
    前記第２部分から前記第１部分に向かう第２書き込み電流を前記金属含有層に供給する第２書き込み動作と、
    を実施し、
    前記第１書き込み動作後における前記第１磁性層と前記第１部分との間の第１電気抵抗は、前記第２書き込み動作後における前記第１磁性層と前記第１部分との間の第２電気抵抗とは異なる、磁気記憶装置。
  9. 前記第３部分は、第２非重畳領域をさらに含み、
    前記第２非重畳領域は、前記第１方向において前記第２磁性層と重ならず、
    前記第１重畳領域は、前記第１方向及び前記第２方向と交差する第３方向において前記第１非重畳領域と前記第２非重畳領域との間に位置し、
    前記第２非重畳領域の少なくとも一部の前記第１方向に沿う厚さは、前記第１重畳領域厚さよりも薄い、請求項８記載の磁気記憶装置。
  10. 前記第１重畳領域厚さに対する、前記第１非重畳領域の前記第３方向に沿う長さ及び前記第２非重畳領域の前記第３方向に沿う長さの合計の第１比は、前記第２磁性層の前記第１方向に沿う厚さに対する、前記第２磁性層の前記金属含有層に対向する面の前記第２方向に沿う長さと、前記第２磁性層の前記第１中間層に対向する面の前記第２方向に沿う長さと、の差の絶対値の比よりも高い、請求項９記載の磁気記憶装置。
  11. 前記第１比は、前記第２磁性層の前記第１方向に沿う前記厚さに対する、前記第２磁性層の前記金属含有層に対向する前記面の前記第３方向に沿う長さと、前記第２磁性層の前記第１中間層に対向する前記面の前記第３方向に沿う長さと、の差の絶対値の比よりも高い、請求項１０記載の磁気記憶装置。
  12. 第３磁性層と、
    第４磁性層と、
    非磁性の第２中間層と、
    をさらに備え、
    前記金属含有層は、前記第３部分と前記第２部分との間の第４部分と、前記第３部分と前記第４部分との間の第５部分と、をさらに含み、
    前記第３磁性層は、前記第１方向において前記第４部分から離れ、
    前記第４磁性層は、前記第４部分の一部と前記第３磁性層との間に設けられ、
    前記第２中間層は、前記第３磁性層と前記第４磁性層との間に設けられた部分を含み、
    前記第５部分の前記第１方向に沿う厚さは、前記第１重畳領域厚さよりも薄い、請求項８〜１１のいずれか１つに記載の磁気記憶装置。
  13. 前記制御部は、前記第１磁性層及び前記第３磁性層とさらに電気的に接続され、
    前記制御部は、前記第１書き込み動作において、前記第１磁性層を前記第３磁性層の電位とは異なる電位に設定する、請求項１〜６、１２のいずれか１つに記載の磁気記憶装置。
  14. 前記第２磁性層に含まれる金属を含む化合物領域をさらに備え、
    前記化合物領域は、前記第２磁性層と前記第４磁性層との間において、前記第２磁性層と前記第４磁性層とを結ぶ方向に沿っている、
    、請求項１〜６、１２、１３のいずれか１つに記載の磁気記憶装置。
  15. 前記第３部分の結晶構造は、前記第５部分の少なくとも一部の結晶構造とは異なる、請求項１〜６、１２〜１４のいずれか１つに記載の磁気記憶装置。
  16. 第１部分と、第２部分と、前記第１部分と前記第２部分との間に設けられた第１の間の部分と、を含む第１金属含有層と、
    第３部分と、第４部分と、前記第３部分と前記第４部分との間に設けられた第２の間の部分と、を含み、前記第１部分と前記第４部分との間に前記第２部分が設けられ、前記第２部分と前記第４部分との間に前記第３部分が設けられた、第２金属含有層と、
    複数の第１積層体であって、前記複数の第１積層体は、前記第１金属含有層に沿って並び、前記複数の第１積層体の１つは、第１磁性層と、第２磁性層と、第１中間層と、を含み、前記第１磁性層は、前記第１部分から前記第２部分に向かう第２方向と交差する第１方向において前記第１の間の部分から離れ、前記第２磁性層は、前記第１の間の部分と前記第１磁性層との間に設けられ、前記第１中間層は、前記第１磁性層と前記第２磁性層との間に設けられた部分を含み非磁性である、前記複数の第１積層体と、
    複数の第２積層体であって、前記複数の第２積層体は、前記第２金属含有層に沿って並び、前記複数の第２積層体の１つは、第３磁性層と、第４磁性層と、第２中間層と、を含み、前記第３磁性層は、前記第１方向において前記第２の間の部分から離れ、前記第４磁性層は、前記第２の間の部分と前記第３磁性層との間に設けられ、前記第２中間層は、前記第３磁性層と前記第４磁性層との間に設けられた部分を含み非磁性である、前記複数の第２積層体と、
    前記複数の第１積層体と、前記複数の第２積層体と、の間に設けられ、第５磁性層を含む第３積層体と、
    前記第１〜前記第４部分、前記複数の第１積層体、及び、前記複数の第２積層体と電気的に接続された制御部と、
    を備え、
    前記制御部は、
    前記第１部分から前記第２部分に向かう第１書き込み電流を前記第１金属含有層に供給する第１書き込み動作と、
    前記第２部分から前記第１部分に向かう第２書き込み電流を前記第１金属含有層に供給する第２書き込み動作と、
    を実施し、
    前記第１書き込み動作後における、前記第１磁性層と、前記第１部分及び前記第２部分の一方と、の間の第１電気抵抗は、前記第２書き込み動作後における、前記第１磁性層と、前記第１部分及び前記第２部分の前記一方と、の間の第２電気抵抗とは異なり、
    前記制御部は、
    前記第３部分から前記第４部分に向かう第３書き込み電流を前記第２金属含有層に供給する第３書き込み動作と、
    前記第４部分から前記第３部分に向かう第４書き込み電流を前記第２金属含有層に供給する第４書き込み動作と、
    を実施し、
    前記第３書き込み動作後における、前記第３磁性層と、前記第３部分及び前記第４部分の一方と、の間の第３電気抵抗は、前記第２書き込み動作後における、前記第３磁性層と、前記第３部分及び前記第４部分の前記一方と、の間の第４電気抵抗とは異なる、磁気記憶装置。
  17. 前記第２部分と前記第３部分との間に設けられた第３金属含有層と、
    前記第２部分と前記第３金属含有層との間に設けられた第１絶縁領域と、
    前記第３部分と前記第３金属含有層との間に設けられた第２絶縁領域と、
    をさらに備えた、請求項１６記載の磁気記憶装置。
  18. 前記制御部は、前記複数の第１積層体のそれぞれの前記第１磁性層とさらに電気的に接続され、
    前記制御部は、前記第１書き込み動作において、前記複数の第１積層体の前記１つに含まれる前記第１磁性層の電位を前記複数の第１積層体の別の１つに含まれる前記第１磁性層の電位とは異なる電位に設定する、請求項１６または１７に記載の磁気記憶装置。
  19. 基体の上に設けられた金属含有膜の上に積層膜を形成し、前記積層膜は、前記第１磁性膜と、前記第１磁性膜と前記金属含有膜との間に設けられた第２磁性膜と、前記第１磁性膜と前記第２磁性膜との間に設けられた非磁性の中間膜と、を含み、
    前記金属含有膜の表面に対して垂直な第１方向と交差する第２方向に並び前記第１方向及び前記第２方向と交差する第３方向に沿って延び前記金属含有膜に達する帯状の複数の第１溝を形成し、
    前記第１溝内に第１絶縁部を形成し、
    前記第１絶縁部が形成された後の前記積層膜の一部、及び、前記第１絶縁部の一部を除去して、前記第２方向に延びる複数の第２溝を形成し、前記複数の第２溝の１つは、前記第３方向において前記積層膜と重なる第１溝領域と、前記第３方向において前記第１絶縁部と重なる第２溝領域と、を含み、前記第１溝領域の前記第３方向に沿った幅は、前記第２溝領域の前記第３方向に沿った幅よりも狭く、
    前記複数の第２溝において露出する前記金属含有膜を除去し、
    前記複数の第２溝内に第２絶縁部を形成する、磁気記憶装置の製造方法。
JP2016154039A 2016-08-04 2016-08-04 磁気記憶装置及びその製造方法 Active JP6271653B1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016154039A JP6271653B1 (ja) 2016-08-04 2016-08-04 磁気記憶装置及びその製造方法
CN201710122872.9A CN107689232B (zh) 2016-08-04 2017-03-03 磁存储装置及其制造方法
TW106107098A TWI652799B (zh) 2016-08-04 2017-03-03 磁性記憶裝置及其製造方法
US15/448,892 US10096770B2 (en) 2016-08-04 2017-03-03 Magnetic memory device and method for manufacturing the same
US16/119,553 US10510949B2 (en) 2016-08-04 2018-08-31 Magnetic memory device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016154039A JP6271653B1 (ja) 2016-08-04 2016-08-04 磁気記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP6271653B1 JP6271653B1 (ja) 2018-01-31
JP2018022805A true JP2018022805A (ja) 2018-02-08

Family

ID=61069530

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016154039A Active JP6271653B1 (ja) 2016-08-04 2016-08-04 磁気記憶装置及びその製造方法

Country Status (4)

Country Link
US (2) US10096770B2 (ja)
JP (1) JP6271653B1 (ja)
CN (1) CN107689232B (ja)
TW (1) TWI652799B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10109332B2 (en) 2017-03-21 2018-10-23 Kabushiki Kaisha Toshiba Magnetic memory device
US10211394B1 (en) 2017-09-20 2019-02-19 Kabushiki Kaisha Toshiba Magnetic memory
US10276786B2 (en) 2017-09-20 2019-04-30 Kabushiki Kaisha Toshiba Magnetic memory
JP2019160821A (ja) * 2018-03-07 2019-09-19 株式会社東芝 磁気記憶装置
CN111200058A (zh) * 2018-11-19 2020-05-26 三星电子株式会社 磁存储器件
KR20200066848A (ko) * 2018-12-03 2020-06-11 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자
KR20200087991A (ko) * 2019-01-14 2020-07-22 삼성전자주식회사 스핀-궤도 토크 라인 및 콘택 플러그를 갖는 반도체 소자
JP2020155488A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
KR20200133182A (ko) * 2019-05-17 2020-11-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 유전체 계면 층을 갖는 sot mram 및 그 형성 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6271653B1 (ja) * 2016-08-04 2018-01-31 株式会社東芝 磁気記憶装置及びその製造方法
JP6275806B1 (ja) 2016-12-02 2018-02-07 株式会社東芝 磁気記憶装置
JP6438531B1 (ja) * 2017-06-16 2018-12-12 株式会社東芝 磁気記憶装置
KR102572158B1 (ko) 2018-09-12 2023-08-30 삼성전자주식회사 자기 기억 소자
JP6970076B2 (ja) 2018-11-16 2021-11-24 株式会社東芝 磁気記憶装置
US10930843B2 (en) * 2018-12-17 2021-02-23 Spin Memory, Inc. Process for manufacturing scalable spin-orbit torque (SOT) magnetic memory
WO2020150451A1 (en) * 2019-01-18 2020-07-23 Everspin Technologies, Inc. Magnetoresistive stack/structure and methods therefor
KR102657583B1 (ko) 2019-07-19 2024-04-15 삼성전자주식회사 가변 저항 메모리 소자
JP2021048240A (ja) * 2019-09-18 2021-03-25 キオクシア株式会社 磁気メモリ

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
US9218864B1 (en) * 2014-10-04 2015-12-22 Ge Yi Magnetoresistive random access memory cell and 3D memory cell array
US20160142012A1 (en) * 2014-11-13 2016-05-19 Regents Of The University Of Minnesota Spin current generation with nano-oscillator
JP2017112358A (ja) * 2015-10-22 2017-06-22 エイチジーエスティーネザーランドビーブイ 下部固定ｓｏｔ−ｍｒａｍビット構造及び製造の方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2963153B1 (fr) 2010-07-26 2013-04-26 Centre Nat Rech Scient Element magnetique inscriptible
JP5677187B2 (ja) * 2011-05-09 2015-02-25 株式会社東芝 半導体記憶装置
US9460768B2 (en) 2013-03-14 2016-10-04 Intel Corporation Cross point array MRAM having spin hall MTJ devices
JP6271653B1 (ja) * 2016-08-04 2018-01-31 株式会社東芝 磁気記憶装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014045196A (ja) * 2012-08-26 2014-03-13 Samsung Electronics Co Ltd スイッチングに基づいたスピン軌道相互作用を使用する磁気トンネルリング接合と、磁気トンネルリング接合を利用するメモリを提供するための方法及びシステム
US9218864B1 (en) * 2014-10-04 2015-12-22 Ge Yi Magnetoresistive random access memory cell and 3D memory cell array
US20160142012A1 (en) * 2014-11-13 2016-05-19 Regents Of The University Of Minnesota Spin current generation with nano-oscillator
JP2017112358A (ja) * 2015-10-22 2017-06-22 エイチジーエスティーネザーランドビーブイ 下部固定ｓｏｔ−ｍｒａｍビット構造及び製造の方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10395709B2 (en) 2017-03-21 2019-08-27 Kabushiki Kaisha Toshiba Magnetic memory device
US10109332B2 (en) 2017-03-21 2018-10-23 Kabushiki Kaisha Toshiba Magnetic memory device
US10211394B1 (en) 2017-09-20 2019-02-19 Kabushiki Kaisha Toshiba Magnetic memory
US10276786B2 (en) 2017-09-20 2019-04-30 Kabushiki Kaisha Toshiba Magnetic memory
JP2019160821A (ja) * 2018-03-07 2019-09-19 株式会社東芝 磁気記憶装置
US10529399B2 (en) 2018-03-07 2020-01-07 Kabushiki Kaisha Toshiba Magnetic memory device
KR102698784B1 (ko) * 2018-11-19 2024-08-27 삼성전자주식회사 자기 기억 소자
CN111200058A (zh) * 2018-11-19 2020-05-26 三星电子株式会社 磁存储器件
KR20200058655A (ko) * 2018-11-19 2020-05-28 삼성전자주식회사 자기 기억 소자
KR20200066848A (ko) * 2018-12-03 2020-06-11 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자
KR102576209B1 (ko) * 2018-12-03 2023-09-07 삼성전자주식회사 스핀-궤도 토크 라인을 갖는 반도체 소자
KR102573570B1 (ko) 2019-01-14 2023-09-01 삼성전자주식회사 스핀-궤도 토크 라인 및 콘택 플러그를 갖는 반도체 소자
KR20200087991A (ko) * 2019-01-14 2020-07-22 삼성전자주식회사 스핀-궤도 토크 라인 및 콘택 플러그를 갖는 반도체 소자
JP2020155488A (ja) * 2019-03-18 2020-09-24 キオクシア株式会社 磁気記憶装置
KR20200133182A (ko) * 2019-05-17 2020-11-26 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 유전체 계면 층을 갖는 sot mram 및 그 형성 방법
KR102354657B1 (ko) * 2019-05-17 2022-01-24 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 유전체 계면 층을 갖는 sot mram 및 그 형성 방법
US11469267B2 (en) 2019-05-17 2022-10-11 Taiwan Semiconductor Manufacturing Company, Ltd. SOT MRAM having dielectric interfacial layer and method forming same
US12114510B2 (en) 2019-05-17 2024-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. SOT MRAM having dielectric interfacial layer and method forming same

Also Published As

Publication number Publication date
TW201816987A (zh) 2018-05-01
US20180040812A1 (en) 2018-02-08
TWI652799B (zh) 2019-03-01
CN107689232A (zh) 2018-02-13
US20180375016A1 (en) 2018-12-27
US10096770B2 (en) 2018-10-09
CN107689232B (zh) 2020-03-06
JP6271653B1 (ja) 2018-01-31
US10510949B2 (en) 2019-12-17

Similar Documents

Publication Publication Date Title
JP6271653B1 (ja) 磁気記憶装置及びその製造方法
JP6275806B1 (ja) 磁気記憶装置
US9985201B2 (en) Magnetic memory based on spin hall effect
US10580472B2 (en) Magnetic memory device
CN107689417B (zh) 磁存储装置及其制造方法
JP6283437B1 (ja) 磁気記憶装置
JP2013008868A (ja) 半導体記憶装置
JP6271370B2 (ja) 磁気メモリ、磁気メモリ装置、及び磁気メモリの製造方法
JP2006019743A (ja) 磁気メモリ構造およびトンネル磁気抵抗効果型再生ヘッドならびにそれらの製造方法
JP6545493B2 (ja) 磁気メモリ素子および磁気メモリ
CN107845725B (zh) 磁阻元件和磁存储器
US11854589B2 (en) STT-SOT hybrid magnetoresistive element and manufacture thereof
CN114068613A (zh) 半导体结构及其形成方法
JP2013008870A (ja) 半導体記憶装置
JP6970655B2 (ja) 磁気記憶装置及びその製造方法
JP6538792B2 (ja) 磁気記憶装置
JP2012204573A (ja) 磁気記憶装置およびその製造方法
JP2017212330A (ja) 磁気記憶素子の製造方法および磁気記憶素子
JP2008047840A (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
JP2024134839A (ja) 磁気記憶装置
JP2006054229A (ja) 磁気抵抗効果装置およびその製造方法
JP2022045204A (ja) 磁気メモリ
JP2020088013A (ja) 磁気記憶装置
JP2013197413A (ja) 磁気抵抗効果素子の製造方法
JP2013179220A (ja) 記憶装置及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171227

R151 Written notification of patent or utility model registration

Ref document number: 6271653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151