JP2013179220A - 記憶装置及びその製造方法 - Google Patents
記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013179220A JP2013179220A JP2012043039A JP2012043039A JP2013179220A JP 2013179220 A JP2013179220 A JP 2013179220A JP 2012043039 A JP2012043039 A JP 2012043039A JP 2012043039 A JP2012043039 A JP 2012043039A JP 2013179220 A JP2013179220 A JP 2013179220A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic layer
- tunnel barrier
- barrier layer
- storage device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Mram Or Spin Memory Techniques (AREA)
- Drying Of Semiconductors (AREA)
- Hall/Mr Elements (AREA)
Abstract
【課題】情報の書き込み特性及び読み出し特性の安定化を図る記憶装置及びその製造方法を提供する。
【解決手段】実施形態に係る記憶装置は、第1磁性体層と、第2磁性体層と、トンネルバリア層と、絶縁層と、を含む積層構造体を備える。第1磁性体層は、磁化の方向が固定である。第2磁性体層は、磁化の方向が可変である。トンネルバリア層は、前記第1磁性体層と前記第2磁性体層との間に設けられる。絶縁層は、前記第1磁性体層と前記第2磁性体層との間に設けられ前記トンネルバリア層の側面を覆う。
【選択図】図1
【解決手段】実施形態に係る記憶装置は、第1磁性体層と、第2磁性体層と、トンネルバリア層と、絶縁層と、を含む積層構造体を備える。第1磁性体層は、磁化の方向が固定である。第2磁性体層は、磁化の方向が可変である。トンネルバリア層は、前記第1磁性体層と前記第2磁性体層との間に設けられる。絶縁層は、前記第1磁性体層と前記第2磁性体層との間に設けられ前記トンネルバリア層の側面を覆う。
【選択図】図1
Description
本発明の実施形態は、記憶装置及びその製造方法に関する。
強磁性体を用いた磁気ランダムアクセスメモリ(MRAM:Magnetic Random Access Memory)は、不揮発性、高速動作、大容量、低消費電力を備えた不揮発性の記憶装置である。MRAMは、トンネル磁気抵抗(TMR:Tunneling Magnetoresistive)効果を利用するMTJ(Magnetic Tunnel Junction)素子を記憶素子として備え、このMTJ素子の磁化状態により情報を記憶する。
MTJ素子は、磁化の方向が固定された固定層と、磁化の方向が可変の自由層と、固定層と自由層との間に設けられたトンネルバリア層と、の積層構造体を備える。このような記憶装置においては、情報の書き込み特性及び読み出し特性の安定化を図ることが望まれている。
本発明の実施形態は、情報の書き込み特性及び読み出し特性の安定化を図る記憶装置及びその製造方法を提供する。
実施形態に係る記憶装置は、第1磁性体層と、第2磁性体層と、トンネルバリア層と、絶縁層と、を含む積層構造体を備える。
第1磁性体層は、磁化の方向が固定である。
第2磁性体層は、磁化の方向が可変である。
トンネルバリア層は、前記第1磁性体層と前記第2磁性体層との間に設けられる。
絶縁層は、前記第1磁性体層と前記第2磁性体層との間に設けられ前記トンネルバリア層の側面を覆う。
第1磁性体層は、磁化の方向が固定である。
第2磁性体層は、磁化の方向が可変である。
トンネルバリア層は、前記第1磁性体層と前記第2磁性体層との間に設けられる。
絶縁層は、前記第1磁性体層と前記第2磁性体層との間に設けられ前記トンネルバリア層の側面を覆う。
以下、本発明の実施形態を図に基づき説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
(第1の実施形態)
図1は、第1の実施形態に係る記憶装置の構成を例示する模式的断面図である。
図1に表したように、本実施形態に係る記憶装置110は、積層構造体100を備える。積層構造体100は、第1磁性体層10と、第2磁性体層20と、トンネルバリア層30と、絶縁層40と、を含む。
積層構造体100は、MTJ素子を構成する。すなわち、実施形態に係る記憶装置110は、積層構造体100によって構成されるMTJ素子の磁化状態により情報を記憶する例えば不揮発性メモリである。
図1は、第1の実施形態に係る記憶装置の構成を例示する模式的断面図である。
図1に表したように、本実施形態に係る記憶装置110は、積層構造体100を備える。積層構造体100は、第1磁性体層10と、第2磁性体層20と、トンネルバリア層30と、絶縁層40と、を含む。
積層構造体100は、MTJ素子を構成する。すなわち、実施形態に係る記憶装置110は、積層構造体100によって構成されるMTJ素子の磁化状態により情報を記憶する例えば不揮発性メモリである。
第1磁性体層10は、磁化(スピン)の方向が固定されている固定層である。
第1磁性体層10には、例えば、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、イリジウム(Ir)、白金(Pt)、マンガン(Mn)、ルテニウム(Ru)のうち1つ以上の元素を含む強磁性体が用いられる。
第1磁性体層10には、例えば、コバルト(Co)、鉄(Fe)、ニッケル(Ni)、イリジウム(Ir)、白金(Pt)、マンガン(Mn)、ルテニウム(Ru)のうち1つ以上の元素を含む強磁性体が用いられる。
第2磁性体層20は、磁化の方向が可変(反転可能)な自由層である。
第2磁性体層20には、例えば、コバルト(Co)、鉄(Fe)、ニッケル(Ni)のうち1つ以上の元素を含む強磁性体が用いられる。第2磁性体層20には、飽和磁化または結晶磁気異方性などを調整する目的で、ホウ素(B)、C(炭素)及びSiなどの元素が添加されていてもよい。
第2磁性体層20には、例えば、コバルト(Co)、鉄(Fe)、ニッケル(Ni)のうち1つ以上の元素を含む強磁性体が用いられる。第2磁性体層20には、飽和磁化または結晶磁気異方性などを調整する目的で、ホウ素(B)、C(炭素)及びSiなどの元素が添加されていてもよい。
第1磁性体層10及び第2磁性体層20の磁化の方向は、それぞれの層の面内に垂直でも、平行でもよい。すなわち、積層構造体100によるMTJ素子は、垂直磁化膜を用いて構成してもよいし、面内磁化膜を用いて構成してもよい。
トンネルバリア層30は、第1磁性体層10と第2磁性体層20との間に設けられる。
トンネルバリア層30には、酸化マグネシウム(MgO)、酸化アルミニウム(Al2O3)などの金属酸化物が用いられる。
トンネルバリア層30には、酸化マグネシウム(MgO)、酸化アルミニウム(Al2O3)などの金属酸化物が用いられる。
ここで、第1磁性体層10と第2磁性体層20とを結ぶ方向を上下方向とする。トンネルバリア層30は、第2磁性体層20の側の上面30a、第1磁性体層10の側の下面30b及び上面30aと下面30bとの間の側面30cを有する。
例えば、第1磁性体層10はトンネルバリア層30の下面30bと接触し、第2磁性体層はトンネルバリア層30の上面30aと接触する。なお、下面30bと第1磁性体層10との間及び上面30aと第2磁性体層20との間に他の層が介在していてもよい。
絶縁層40は、第1磁性体層10と第2磁性体層20との間に設けられ、トンネルバリア層30の側面30cを覆う。すなわち、絶縁層40は、第1磁性体層10と第2磁性体層20との間においてトンネルバリア層30の側面30cの外側を囲むように設けられる。
絶縁層40には、例えば、窒化シリコンが用いられる。
絶縁層40には、例えば、窒化シリコンが用いられる。
本実施形態に係る記憶装置110において、トンネルバリア層30の厚さt1は、絶縁層40の厚さt2以下である。これにより、トンネルバリア層30の側面30cは絶縁層40によって確実に覆われる。
また、トンネルバリア層30の上面30aは平坦化されている。これにより、記憶装置110の特性が安定化する。
本実施形態に係る記憶装置110において、上下方向にみて、絶縁層40の外形の大きさは、第1磁性体層10の外形の大きさ及び第2磁性体層20の外形の大きさと等しい。すなわち、積層構造体100は柱状(例えば、円筒形状)に設けられている。このため、トンネルバリア層30の上下方向に見た断面積は、第1の磁性体層10、第2の磁性体層20または絶縁層40の断面積より小さいものとなる。
積層構造体100の下側には下部電極50が設けられ、上側には上部電極60が設けられている。なお、下部電極50及び上部電極60は積層構造体100に含まれていてもよい。
下部電極50及び上部電極60には、例えば、Pt、Irまたはルテニウム(Ru)を含む導電体が用いられる。
下部電極50及び上部電極60には、例えば、Pt、Irまたはルテニウム(Ru)を含む導電体が用いられる。
積層構造体100は、シリコン等の半導体を含む基板101の上に層間絶縁膜102を介して形成される。
このような記憶装置110においては、トンネルバリア層30の側面30cの外側を絶縁層40で囲んでいるため、トンネルバリア層30の側面30cが絶縁層40で保護される。すなわち、トンネルバリア層30の側面30cが露出していない。これにより、積層構造体100の外形をエッチング等によって形成する際、トンネルバリア層30の側面30cが絶縁層40によって保護され、側面30cにエッチング等の処理の影響を与えずにすむ。
また、積層構造体100の外形をエッチングによって形成する場合、トンネルバリア層30はエッチング対象にならない。すなわち、トンネルバリア層30に対するエッチング条件を考慮せずに積層構造体100を形成することができる。これにより、複数の積層構造体100を形成する場合、複数の積層構造体100によるMTJ素子の特性の均一性が向上する。
したがって、積層構造体100によって構成されるMTJ素子の情報の書き込み特性及び読み出し特性が安定化する。
したがって、積層構造体100によって構成されるMTJ素子の情報の書き込み特性及び読み出し特性が安定化する。
本実施形態において、積層構造体100によって構成されるMTJ素子は、例えば、スピン注入型の磁気抵抗素子である。したがって、積層構造体100(MTJ素子)にデータを書き込む場合、または積層構造体100(MTJ素子)からデータを読み出す場合、積層構造体100(MTJ素子)には、膜面(または、積層面)に垂直な方向に、双方向に電流が通電される。
MTJ素子へのデータの書き込みは、以下のように行われる。
すなわち、固定層である第1磁性体層10から自由層である第2磁性体層20に向けて電子を供給した場合、第1磁性体層10の磁化方向と同じ方向にスピン偏極された電子と、第1磁性体層10により反射されることで第1磁性体層10の磁化方向と反対方向にスピン偏極された電子とが第2磁性体層20に注入される。この場合、第2磁性体層20の磁化方向は、第1磁性体層10の磁化方向と同じ方向に揃えられる。これにより、第1磁性体層10の磁化方向と第2磁性体層20の磁化方向とが平行配列になる。この平行配列のときはMTJ素子の抵抗値は最も小さくなる。この場合を例えばデータ“0”と規定する。
すなわち、固定層である第1磁性体層10から自由層である第2磁性体層20に向けて電子を供給した場合、第1磁性体層10の磁化方向と同じ方向にスピン偏極された電子と、第1磁性体層10により反射されることで第1磁性体層10の磁化方向と反対方向にスピン偏極された電子とが第2磁性体層20に注入される。この場合、第2磁性体層20の磁化方向は、第1磁性体層10の磁化方向と同じ方向に揃えられる。これにより、第1磁性体層10の磁化方向と第2磁性体層20の磁化方向とが平行配列になる。この平行配列のときはMTJ素子の抵抗値は最も小さくなる。この場合を例えばデータ“0”と規定する。
一方、自由層である第2磁性体層20から固定層である第1磁性体層10に向けて電子を供給した場合、第1磁性体層10の磁化方向と同じ方向にスピン偏極された電子と、第1磁性体層10により反射されることで第1磁性体層10の磁化方向と反対方向にスピン偏極された電子とが第2磁性体層20に注入される。この場合、第2磁性体層20の磁化方向は、第1磁性体層10の磁化方向と反対方向に揃えられる。これにより、第1磁性体層10の磁化方向と第2磁性体層20の磁化方向とが反平行配列になる。この反平行配列のときはMTJ素子の抵抗値は最も大きくなる。この場合を例えばデータ“1”と規定する。
次に、MTJ素子からのデータの読み出しは、以下のように行われる。
MTJ素子に読み出し電流を供給する。この読み出し電流は、第2磁性体層20の磁化方向が反転しない値(書き込み電流よりも小さい値)に設定される。この時のMTJ素子の抵抗値の変化(M/R比)を検出することにより、データ“0”または“1”を読み出す。
MTJ素子に読み出し電流を供給する。この読み出し電流は、第2磁性体層20の磁化方向が反転しない値(書き込み電流よりも小さい値)に設定される。この時のMTJ素子の抵抗値の変化(M/R比)を検出することにより、データ“0”または“1”を読み出す。
本実施形態に係る記憶装置110のメモリセルには、例えばクロスポイント構造が適用される。
図2は、クロスポイント構造を例示する模式的斜視図である。
同図に表したように、本実施形態に係る記憶装置110においては、シリコン等の基板101が設けられており、基板101の上層部分及び上面上には、記憶装置110の駆動回路(図示せず)が形成されている。基板101上には、駆動回路を埋め込むように、例えばシリコン酸化物からなる層間絶縁膜102が設けられており、層間絶縁膜102上にはクロスポイント構造のメモリセル部103が設けられている。メモリセル部103には、同一層となる複数のワード線WL(第1電極)と、同一層となる複数のビット線BL(第2電極)と、これらのクロスポイントに設けられた複数の積層構造体100と、を備えた構成になる。
図2は、クロスポイント構造を例示する模式的斜視図である。
同図に表したように、本実施形態に係る記憶装置110においては、シリコン等の基板101が設けられており、基板101の上層部分及び上面上には、記憶装置110の駆動回路(図示せず)が形成されている。基板101上には、駆動回路を埋め込むように、例えばシリコン酸化物からなる層間絶縁膜102が設けられており、層間絶縁膜102上にはクロスポイント構造のメモリセル部103が設けられている。メモリセル部103には、同一層となる複数のワード線WL(第1電極)と、同一層となる複数のビット線BL(第2電極)と、これらのクロスポイントに設けられた複数の積層構造体100と、を備えた構成になる。
メモリセル部103においては、基板101の上面に平行な一方向(以下、「ワード線方向」という)に延びる複数本のワード線WLを有するワード線配線層104と、基板101の上面に平行な方向であって、ワード線方向に対して非平行、例えば直交する方向(以下、「ビット線方向」という)に延びる複数本のビット線BLを有するビット線配線層105と、が絶縁層(図示せず)を介して積層されている。
例えば、ワード線WLは下部電極50と導通し、ビット線BLは上部電極60と導通する。
ワード線WL及びビット線BLは、例えば、タングステン(W)により形成されている。また、ワード線WL同士、ビット線BL同士、ワード線WLとビット線BLとは、相互に接していない。
そして、各ワード線WLと各ビット線BLとの重なる位置には、上下方向に積層された積層構造体100が設けられている。積層構造体100は、ワード線WLとビット線BLとの間に柱状に形成されている。1つの積層構造体100により、1つのメモリセルが構成されている。ワード線WLとビット線BLとの重なる位置毎にメモリセルが配置されることで、記憶装置110はクロスポイント構造になる。
なお、本実施形態において、積層構造体100は、ワード線WLとビット線BLとの重なる位置の近傍に設けられている場合もある。
例えば、基板101に、各メモリセルに積層構造体100を選択するためのトランジスタ(図示せず)が形成されている場合には、このトランジスタのゲートと例えばワード線WLとが接続され、ソースまたはドレインと積層構造体100の下部電極50とが接続される。この場合、各ワード線WLと各ビット線BLとの重なる位置から僅かにずれた位置に積層構造体100が形成される場合もある。
いずれの場合においても、各積層構造体100は、各ワード線WLと各ビット線BLとがそれぞれ重なる位置に対応して(1対1)で設けられている。
例えば、基板101に、各メモリセルに積層構造体100を選択するためのトランジスタ(図示せず)が形成されている場合には、このトランジスタのゲートと例えばワード線WLとが接続され、ソースまたはドレインと積層構造体100の下部電極50とが接続される。この場合、各ワード線WLと各ビット線BLとの重なる位置から僅かにずれた位置に積層構造体100が形成される場合もある。
いずれの場合においても、各積層構造体100は、各ワード線WLと各ビット線BLとがそれぞれ重なる位置に対応して(1対1)で設けられている。
ここで、参考例に係る記憶装置について説明する。
図3は、参考例に係る記憶装置の構成を例示する模式的断面図である。
図4(a)〜(b)は、参考例に係る記憶装置の製造方法を例示する模式的断面図である。
図3は、参考例に係る記憶装置の構成を例示する模式的断面図である。
図4(a)〜(b)は、参考例に係る記憶装置の製造方法を例示する模式的断面図である。
図3に表したように、参考例に係る記憶装置190は、積層構造体100Aを備える。積層構造体100Aは、第1磁性体層10と、第2磁性体層20と、トンネルバリア層30と、を含む。積層構造体100Aの下側には下部電極50が設けられ、上側には上部電極60が設けられる。積層構造体100Aは、基板101の上に層間絶縁膜102を介して形成される。
この記憶装置190を製造するには、先ず、図4(a)に表したように、基板101上の層間絶縁膜102を介して下部電極材料50M、第1磁性体層材料10M、トンネルバリア層材料30M、第2磁性体層材料20M及び上部電極材料60Mを、例えばスパッタリング法により積層する。次に、上部電極材料60Mの上にマスクパターンP1を形成する。マスクパターンP1は、積層構造体100Aの形状にパターニングされる。
次に、図4(b)に表したように、マスクパターンP1を介して積層膜のエッチングを行う。積層膜は、例えばイオンビームによってエッチングされる。このエッチングによってマスクパターンP1が設けられていない部分の上部電極材料60M、第2磁性体層材料20M、トンネルバリア層材料30M、第1磁性体層材料10M及び下部電極材料50Mが除去される。一方、マスクパターンP1が設けられた部分はエッチングされずに残り、この部分が積層構造体100Aになる。
ここで、集積度の高い記憶装置を製造するためには、微細なMTJ素子をパターニングする必要がある。例えば直径100ナノメートル(nm)以下の微細なMTJ素子をプラズマエッチングで加工する方法として、Arなどの不活性ガスをイオンビーム化してスパッタエッチングする方法(イオンビームエッチング(IBE))、塩素などのハロゲンガス、一酸化炭素やアンモニア、エタノールなどのガスをプラズマ化して反応性イオンエッチングをする方法、が知られている。
上記のような記憶装置190の製造方法では、積層構造体100Aの外形をエッチングによって形成する際、トンネルバリア層30の側面30cが露出した状態でエッチングが行われる。したがって、トンネルバリア層30の側面30c及び側面30cから内側の一部の領域に、エッチングによる影響が発生しやすい。
例えば、トンネルバリア層材料30Mとして大きなMR比(磁気抵抗比)を実現可能な酸化マグネシウムを用いた場合、ArによるIBEで加工するとエッチングイールドが高いため、トンネルバリア層30の側面30cからエッチングが進行し、空洞状(アンダーカット形状)になる。また、塩素などのハロゲンガスでプラズマエッチングした場合、エッチング後にトンネルバリア層30の側面30cに付着または残留した塩素が大気中の水分と塩酸を形成し、酸化マグネシウムを腐食させる。これにより、MR比が低下するなどのダメージを与えることがある。
本実施形態に係る記憶装置110では、トンネルバリア層30の側面30cが絶縁層40で覆われているため、積層構造体100を形成する際にトンネルバリア層30の側面30cにエッチングによる影響が発生しない。
(第2の実施形態)
次に、本実施形態に係る記憶装置の製造方法について説明する。
図5は、本実施形態に係る記憶装置の製造方法を例示するフローチャートである。
すなわち、図5に表したように、この製造方法は、絶縁層を形成するステップS101と、トンネルバリア層を形成するステップS102と、第2磁性体層材料を形成するステップS103と、積層構造体を形成するステップS104と、を備える。
次に、本実施形態に係る記憶装置の製造方法について説明する。
図5は、本実施形態に係る記憶装置の製造方法を例示するフローチャートである。
すなわち、図5に表したように、この製造方法は、絶縁層を形成するステップS101と、トンネルバリア層を形成するステップS102と、第2磁性体層材料を形成するステップS103と、積層構造体を形成するステップS104と、を備える。
図6(a)〜図8(c)は、本実施形態に係る記憶装置の製造方法の具体例を示す模式的断面図である。
先ず、図6(a)に表したように、シリコン等の基板101の上に形成された層間絶縁膜102の上に、下部電極材料50M及び第1磁性体層材料10Mをこの順にスパッタリング法により成膜する。
先ず、図6(a)に表したように、シリコン等の基板101の上に形成された層間絶縁膜102の上に、下部電極材料50M及び第1磁性体層材料10Mをこの順にスパッタリング法により成膜する。
次に、図6(b)に表したように、第1磁性体層材料10Mの上に絶縁層40を例えばCVD法により形成する。絶縁層40には、例えば窒化シリコンが用いられる。絶縁層40の厚さはt2である。続いて、絶縁層40の上にマスクパターンP2を形成し、フォトリソグラフィ法により開口P2hを設ける。開口P2hの大きさはh1である。
次に、図6(c)に表したように、マスクパターンP2を介して絶縁層40のエッチングを行う。窒化シリコンによる絶縁層40は、例えばプラズマエッチングされる。プラズマエッチングを行うには、図示しないプラズマ処理容器に基板101を載置し、CHF3を流量150SCCM、酸素を流量50SCCMで導入する。そして、プラズマ処理容器内の圧力を2.5パスカル(Pa)で保持し、基板101を載置している電極に1500ワット(W)のRF(高周波)電力を印加する。これにより、プラズマを励起して約1分間のエッチングを行う。
このエッチングによって、絶縁層40にはマスクパターンP2の開口P2hの大きさh1と同じ大きさの開口40hが設けられる。
このエッチングによって、絶縁層40にはマスクパターンP2の開口P2hの大きさh1と同じ大きさの開口40hが設けられる。
絶縁層40のエッチングを行った後は、酸素を導入しながらマイクロ波でプラズマ励起するアッシング法により、マスクパターンP2を除去する。マスクパターン除去後、エッチングにより劣化した第1磁性体層材料10Mの表面のラフネスなどを改善するため、400℃、30分間、真空中でアニールを行う。
次に、図7(a)に表したように、絶縁層40の上面及び開口40h内にトンネルバリア層材料30Mを、例えばスパッタリング法により成膜する。トンネルバリア層材料30Mには、例えば、酸化マグネシウムが用いられる。トンネルバリア層材料30Mは、開口40h内に埋め込まれるとともに、絶縁層40の上面にも形成される。
次に、図7(b)に表したように、トンネルバリア層材料30Mの平坦化を行う。トンネルバリア層材料30Mを平坦化することで、絶縁層40の開口40h内にトンネルバリア層30が形成される。トンネルバリア層30の厚さt1のは、絶縁層40の厚さt2以下になる。
ここで、トンネルバリア層材料30Mの平坦化には、例えばガスクラスタイオンビームによるエッチングが適用される。
ガスクラスタイオンビームによるエッチングとは、例えば、Ar等のガスを真空中に噴出することでクラスタを作成し、このクラスタ状のガスをエッチング対象物にぶつけて表面の平坦化を行う処理である。
ガスクラスタイオンビームによるエッチングとは、例えば、Ar等のガスを真空中に噴出することでクラスタを作成し、このクラスタ状のガスをエッチング対象物にぶつけて表面の平坦化を行う処理である。
ガスクラスタ構成ガスには、例えばArガスが用いられる。
ガスクラスタイオンの分子サイズは300から10000、加速エネルギーは5keVから35keVの範囲が望ましい。
ガスクラスタ構成ガスとしてはAr以外にCl2、HCl、COなどを用いてもよい。これらのガスを用いると絶縁層40(窒化シリコン)に対して選択的にトンネルバリア層材料30M(酸化マグネシウム)をエッチングすることができる。また、Ar以外にヘリウム、クリプトン、キセノンなどの不活性ガス、または、酸素、窒素など酸化性、窒化性を含むガスを利用してもよい。
ガスクラスタイオンの分子サイズは300から10000、加速エネルギーは5keVから35keVの範囲が望ましい。
ガスクラスタ構成ガスとしてはAr以外にCl2、HCl、COなどを用いてもよい。これらのガスを用いると絶縁層40(窒化シリコン)に対して選択的にトンネルバリア層材料30M(酸化マグネシウム)をエッチングすることができる。また、Ar以外にヘリウム、クリプトン、キセノンなどの不活性ガス、または、酸素、窒素など酸化性、窒化性を含むガスを利用してもよい。
ガスクラスタイオンビームによるエッチングにより、絶縁層40の上面のトンネルバリア層材料30Mは除去され、開口40h内にトンネルバリア層材料30Mを残すことができる。これは、ガスクラスタイオンによるラテラルスパッタリングによる平坦化効果によるものと考えられる。
ガスクラスタイオンビームによるエッチングでトンネルバリア層30の表面(上面30a)は高精度に平坦化される。これにより、記憶装置110の特性が安定化する。
ガスクラスタイオンビームによるエッチングでトンネルバリア層30の表面(上面30a)は高精度に平坦化される。これにより、記憶装置110の特性が安定化する。
トンネルバリア層材料30Mの平坦化を行った後は、トンネルバリア層30の表面での酸素欠陥などを改善するため、酸素雰囲気内で350℃、30分のアニールを行う。
次に、図7(c)に表したように、絶縁層40及びトンネルバリア層30の上に、自由層となる第2磁性体層材料20M及び上部電極材料60Mを例えばスパッタリング法により成膜する。
次に、図8(a)に表したように、上部電極材料60Mの上にマスクパターンP3を形成する。マスクパターンP3には、例えば酸化シリコンが用いられる。マスクパターンP3は、図示しないレジストパターンをフォトリソグラフィ法により形成した後、プラズマエッチング法によってパターニングされる。マスクパターンP3の形成範囲は、上下方向(積層方向)にみて、トンネルバリア層30の形成範囲を含む。すなわち、マスクパターンP3の大きさS3は、上下方向(積層方向)にみて、絶縁層40の開口40hの大きさh1よりも大きい。
次に、図8(b)に表したように、マスクパターンP3を介して上部電極材料60M、第2磁性体層材料20M、絶縁層40、第1磁性体層材料10M及び下部電極材料50Mを、例えばイオンビームエッチング法によりパターニングする。これにより、マスクパターンP3の大きさS3に対応した上部電極60、第2磁性体層20、絶縁層40、第1磁性体層10及び下部電極50が形成される。このエッチングによって積層構造体100が形成される。
ここで、エッチングを行う際、マスクパターンP3の大きさS3が絶縁層40の開口40hの大きさh1(図8(a)参照)よりも大きいため、トンネルバリア層30の側面30cが絶縁層40によって保護される状態になる。すなわち、上下方向におけるトンネルバリア層30の位置においては、トンネルバリア層30の側面30cよりも外側に設けられた絶縁層40がエッチングされ、トンネルバリア層30はエッチング対象にならない。
したがって、トンネルバリア層30の側面30cは絶縁層40によって保護され、エッチングによる影響を受けずに済む。
したがって、トンネルバリア層30の側面30cは絶縁層40によって保護され、エッチングによる影響を受けずに済む。
また、トンネルバリア層30はエッチング対象にならないため、トンネルバリア層30に対するエッチング条件を考慮せずに積層構造体100を形成することができる。これにより、例えば複数の積層構造体100を形成する場合、複数の積層構造体100によるMTJJ素子の特性の均一性が向上する。
したがって、積層構造体100によって構成されるMTJ素子の情報の書き込み特性及び読み出し特性が安定化する。
したがって、積層構造体100によって構成されるMTJ素子の情報の書き込み特性及び読み出し特性が安定化する。
次に、マスクパターンP3を除去する。これにより、図8(c)に表したように、本実施形態に係る記憶装置110が完成する。このように製造された記憶装置110では、第1磁性体層10と第2磁性体層20との間においてトンネルバリア層30の側面30cが絶縁層40によって覆われる構造になる。
この製造方法によれば、積層構造体100を形成する際のエッチングによってトンネルバリア層30の側面30cがエッチングによるダメージを受けない。また、側面30cが絶縁層40に覆われているため、エッチングの際の側面30cのアンダーカットも生じない。したがって、良好なMR比の記憶装置110を製造することができるようになる。
この製造方法によれば、積層構造体100を形成する際のエッチングによってトンネルバリア層30の側面30cがエッチングによるダメージを受けない。また、側面30cが絶縁層40に覆われているため、エッチングの際の側面30cのアンダーカットも生じない。したがって、良好なMR比の記憶装置110を製造することができるようになる。
以上説明したように、実施形態に係る記憶装置及びその製造方法によれば、情報の書き込み特性及び読み出し特性の安定化を図ることができる。
なお、第1磁性体層10は磁化の方向が固定である固定層として、第2磁性体層20は磁化の方向が可変である自由層として機能するように説明したが、第1磁性体層10は、磁化の方向が可変である自由層として機能し、第2磁性体層20は磁化の方向が固定である固定層として機能してもよい。
また、上記に本実施形態を説明したが、本発明はこれらの例に限定されるものではない。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、設計変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含有される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
10…第1磁性体層、20…第2磁性体層、30…トンネルバリア層、30c…側面、40…絶縁層、40h…開口、50…下部電極、60…上部電極、100…積層構造体、101…基板、102…層間絶縁膜、103…メモリセル部、104…ワード線配線層、105…ビット線配線層、110,190…記憶装置、BL…ビット線、WL…ワード線
Claims (7)
- 磁化の方向が固定の第1磁性体層と、
磁化の方向が可変の第2磁性体層と、
前記第1磁性体層と前記第2磁性体層との間に設けられたトンネルバリア層と、
前記第1磁性体層と前記第2磁性体層との間に設けられ前記トンネルバリア層の側面を覆う絶縁層と、
を含む積層構造体を備え、
前記トンネルバリア層の厚さは、前記絶縁層の厚さ以下であり、
前記第1磁性体層と前記第2磁性体層とを結ぶ方向にみて、前記絶縁層の外形の大きさは、前記第1磁性体層の外形の大きさ及び前記第2磁性体層の外形の大きさと等しい記憶装置。 - 磁化の方向が固定の第1磁性体層と、
磁化の方向が可変の第2磁性体層と、
前記第1磁性体層と前記第2磁性体層との間に設けられたトンネルバリア層と、
前記第1磁性体層と前記第2磁性体層との間に設けられ前記トンネルバリア層の側面を覆う絶縁層と、
を含む積層構造体を備えた記憶装置。 - 前記トンネルバリア層の厚さは、前記絶縁層の厚さ以下である請求項2記載の記憶装置。
- 前記第1磁性体層と前記第2磁性体層とを結ぶ方向にみて、前記絶縁層の外形の大きさは、前記第1磁性体層の外形の大きさ及び前記第2磁性体層の外形の大きさと等しい請求項2または3に記載の記憶装置。
- 第1磁性体層になる第1磁性体層材料の上に絶縁層を形成する工程と、
前記絶縁層に開口を形成し、前記開口内にトンネルバリア層を形成する工程と、
前記絶縁層及び前記トンネルバリア層の上に、第2磁性体層になる第2磁性体層材料を形成する工程と、
前記開口よりも外側の前記第2磁性体層材料、前記絶縁層及び前記第1磁性体層材料を除去し積層構造体を形成する工程と、
を備えた記憶装置の製造方法。 - 前記トンネルバリア層を形成する工程は、前記絶縁層上及び前記開口内にトンネルバリア層材料を形成した後、前記トンネルバリア層材料をガスクラスタイオンビームでエッチングして前記絶縁層上の前記トンネルバリア層材料を除去することを含む請求項5記載の記憶装置の製造方法。
- 前記トンネルバリア層を形成する工程は、前記ガスクラスタイオンビームによるエッチングで前記開口内の前記トンネルバリア層材料の厚さを均一化することを含む請求項6記載の記憶装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043039A JP2013179220A (ja) | 2012-02-29 | 2012-02-29 | 記憶装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043039A JP2013179220A (ja) | 2012-02-29 | 2012-02-29 | 記憶装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013179220A true JP2013179220A (ja) | 2013-09-09 |
Family
ID=49270593
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012043039A Pending JP2013179220A (ja) | 2012-02-29 | 2012-02-29 | 記憶装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013179220A (ja) |
-
2012
- 2012-02-29 JP JP2012043039A patent/JP2013179220A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10490601B2 (en) | Bottom pinned SOT-MRAM bit structure and method of fabrication | |
JP6200471B2 (ja) | 磁気メモリ | |
US9666793B2 (en) | Method of manufacturing magnetoresistive element(s) | |
JP5214691B2 (ja) | 磁気メモリ及びその製造方法 | |
US8716034B2 (en) | Method of manufacturing magnetic memory | |
JP5537791B2 (ja) | Mtj素子の製造方法 | |
JP5697271B2 (ja) | 複合ハードマスク構造およびスピントルク駆動磁気トンネル接合のための不均一な電流経路を形成する方法 | |
US8981507B2 (en) | Method for manufacturing nonvolatile memory device | |
JP5710743B2 (ja) | 磁気トンネル接合記憶素子の製造 | |
US9190607B2 (en) | Magnetoresistive element and method of manufacturing the same | |
US20130157385A1 (en) | Method for fabricating semiconductor device | |
US20130034917A1 (en) | Method for fabricating magnetic tunnel junction device | |
US10608170B2 (en) | Electric field assisted perpendicular STT-MRAM | |
JP2012038815A (ja) | 磁気抵抗素子の製造方法 | |
JP2006295198A (ja) | 磁気トンネル接合素子およびその形成方法ならびに磁気メモリセルおよびその製造方法 | |
CN108780780B (zh) | 非易失性存储器装置和制造非易失性存储器装置的方法 | |
US10340311B2 (en) | Magnetoresistive effect element with magnetic layers and magnetic memory | |
JP5686626B2 (ja) | 磁気メモリ及びその製造方法 | |
JP2010016148A (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP2009290050A (ja) | 磁気抵抗効果素子及びその製造方法 | |
JP5277629B2 (ja) | 磁気抵抗効果を有するメモリ素子及びその製造方法、並びに、不揮発性磁気メモリ装置 | |
JP2013179220A (ja) | 記憶装置及びその製造方法 | |
JP2005123298A (ja) | 磁気メモリー装置及びその製造方法 |