KR20200058655A - 자기 기억 소자 - Google Patents

자기 기억 소자 Download PDF

Info

Publication number
KR20200058655A
KR20200058655A KR1020180142748A KR20180142748A KR20200058655A KR 20200058655 A KR20200058655 A KR 20200058655A KR 1020180142748 A KR1020180142748 A KR 1020180142748A KR 20180142748 A KR20180142748 A KR 20180142748A KR 20200058655 A KR20200058655 A KR 20200058655A
Authority
KR
South Korea
Prior art keywords
lower pattern
conductive line
pattern
magnetic
tunnel junction
Prior art date
Application number
KR1020180142748A
Other languages
English (en)
Other versions
KR102698784B1 (ko
Inventor
이동규
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020180142748A priority Critical patent/KR102698784B1/ko
Priority to US16/444,541 priority patent/US10930702B2/en
Priority to CN201910932168.9A priority patent/CN111200058A/zh
Publication of KR20200058655A publication Critical patent/KR20200058655A/ko
Application granted granted Critical
Publication of KR102698784B1 publication Critical patent/KR102698784B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/10Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having two electrodes, e.g. diodes or MIM elements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • H01L43/08
    • H01L43/02
    • H01L43/10
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

자기 기억 소자는 기판 상의 자기터널접합 패턴들, 상기 기판과 상기 자기터널접합 패턴들 사이로 연장되며 복수의 자기터널접합패턴들의 하면들과 접하는 도전 라인, 및 상기 도전 라인과 상기 기판 사이에 배치되고, 상기 도전 라인의 하면과 접하는 하부 패턴을 포함한다. 상기 하부 패턴의 격자 상수는 상기 도전 라인의 격자 상수보다 작다.

Description

자기 기억 소자{Magnetic memory devices}
본 발명은 반도체 소자에 대한 것으로, 보다 상세하게는 자기터널접합을 포함하는 자기 기억 소자에 대한 것이다.
전자 기기의 고속화 및/또는 저 소비전력화 등에 따라, 전기 기기에 포함되는 반도체 기억 소자의 고속화 및/또는 낮은 동작 전압 등에 대한 요구가 증가되고 있다. 이러한 요구들을 충족시키기 위하여, 반도체 기억 소자로서 자기 기억 소자가 제안된 바 있다. 자기 기억 소자는 고속 동작 및/또는 비휘발성 등의 특성들을 가질 수 있어서 차세대 반도체 기억 소자로 각광 받고 있다.
일반적으로, 자기 기억 소자는 자기터널접합(Magnetic tunnel junction; MTJ)을 포함할 수 있다. 자기터널접합은 두 개의 자성체와 그 사이에 개재된 절연막을 포함할 수 있다. 두 자성체의 자화 방향들에 따라 자기터널접합의 저항 값이 달라질 수 있다. 예를 들면, 두 자성체의 자화 방향이 반평행한 경우에 자기터널접합은 큰 저항 값을 가질 수 있으며, 두 자성체의 자화 방향이 평행한 경우에 자기터널접합은 작은 저항 값을 가질 수 있다. 이러한 저항 값의 차이를 이용하여 데이터를 기입/판독할 수 있다. 전자 산업이 고도로 발전함에 따라, 자기 기억 소자에 대한 고집적화 및/또는 저 소비전력화에 대한 요구가 심화되고 있다. 따라서, 이러한 요구들을 충족시키기 위한 많은 연구들이 진행되고 있다.
본 발명이 이루고자 하는 일 기술적 과제는 스핀-궤도 토크의 효율을 개선하여 스위칭 특성이 개선된 자기 기억 소자 및 그 제조방법을 제공하는데 있다.
본 발명에 따른 자기 기억 소자는, 기판 상의 자기터널접합 패턴들; 상기 기판과 상기 자기터널접합 패턴들 사이로 연장되며 복수의 자기터널접합패턴들의 하면들과 접하는 도전 라인; 및 상기 도전 라인과 상기 기판 사이에 배치되고, 상기 도전 라인의 하면과 접하는 하부 패턴을 포함하고, 상기 하부 패턴의 격자 상수는 상기 도전 라인의 격자 상수보다 작을 수 있다.
본 발명에 따른 자기 기억 소자는, 기판 상의 자기터널접합 패턴들; 상기 기판과 상기 자기터널접합 패턴들 사이로 연장되며 복수의 자기터널접합패턴들의 하면들과 접하는 도전 라인; 및 상기 도전 라인과 상기 기판 사이에 배치되고, 상기 도전 라인의 하면과 접하는 하부 패턴을 포함하고, 상기 하부 패턴은 금속 질화물을 포함하고, 상기 하부 패턴은 금속 원소 보다 질소의 비율이 높을 수 있다.
본 발명의 개념에 따르면, 스핀-궤도 토크의 효율을 개선하여 스위칭 특성이 개선된 자기 기억 소자 및 그 제조방법이 제공될 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 자기 기억 소자의 평면도이다.
도 2는 도 1의 A-A' 및 B-B' 에 따라 자른 단면도이다.
도 3 및 도 4는 본 발명의 실시예들에 따른 도 2의 AQ영역의 확대도들이다.
도 5 내지 도 8은 본 발명의 실시예들에 따른 하부 패턴들을 도시하는 도면들로, 도 2의 AQ 부분의 확대도들이다.
도 9, 도 11, 및 도 13은 본 발명의 실시예들에 따른 자기 기억 소자의 제조방법을 나타내는 평면도들이다.
도 10, 도 12 및 도 14는 각각 도 9, 도 11, 및 도 13의 A-A'선 및 B-B'선에 따른 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 일부 실시예들에 따른 자기 기억 소자의 평면도이다. 도 2는 도 1의 A-A' 및 B-B' 에 따라 자른 단면도이다. 도 3 및 도 4는 본 발명의 실시예들에 따른 도 2의 AQ영역의 확대도들이다.
도 1 내지 도 3을 참조하면, 기판(100) 상에 자기터널접합 패턴들(MTJ)이 제공될 수 있다. 상기 기판(100)은 반도체 기판일 수 있다. 일 예로, 상기 반도체 기판은 실리콘(Si), 절연체 상의 실리콘(SOI), 실리콘게르마늄(SiGe), 게르마늄(Ge), 갈륨비소(GaAs) 등을 포함할 수 있다. 상기 기판(100)은 반도체 기판 상에 형성된 선택 소자들을 포함할 수 있다. 상기 선택 소자들은 상기 자기터널접합 패턴들(MTJ)과 전기적으로 연결될 수 있다. 상기 선택 소자들은 전계 효과 트랜지스터들이거나 다이오드들일 수도 있다.
상기 기판(100) 상에 자기터널접합 패턴들(MTJ)이 제공될 수 있다. 일 예로, 상기 자기터널접합 패턴들(MTJ)은 상부 층간 절연막(170) 내에 배치될 수 있다. 상기 상부 층간 절연막(170)은 상기 자기터널접합 패턴들(MTJ)의 측면들을 덮을 수 있다. 상기 상부 층간 절연막(170)은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다.
상기 자기터널접합 패턴들(MTJ)은 상기 기판(100) 상에 2차원적으로 배열될 수 있다. 일 예로, 상기 자기터널접합 패턴들(MTJ)은 제 1 방향(D1) 및 제 3 방향(D3)을 따라 배열될 수 있다. 상기 제 1 방향(D1)과 상기 제 3 방향(D3)은 상기 기판(100)의 상면에 평행한 방향들로, 서로 교차할 수 있다.
상기 자기터널접합 패턴들(MTJ)의 각각은 차례로 적층된 제 1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 및 제 2 자성 패턴(MP2)을 포함할 수 있다. 상기 터널 배리어 패턴(TBP)은 상기 제 1 자성 패턴(MP1)과 상기 제 2 자성 패턴(MP2) 사이에 개재될 수 있다. 상기 터널 배리어 패턴(TBP)은 일 예로, 마그네슘(Mg) 산화막, 티타늄(Ti) 산화막, 알루미늄(Al) 산화막, 마그네슘-아연(Mg-Zn) 산화막, 또는 마그네슘-붕소(Mg-B) 산화막 중에서 적어도 하나를 포함할 수 있다. 상기 제 1 자성 패턴(MP1) 및 상기 제 2 자성 패턴(MP2)의 각각은 적어도 하나의 자성층을 포함할 수 있다. 상기 자기터널접합 패턴들(MTJ)에 대해서는 이하 도 3 및 도 4를 참조하여 보다 상세히 설명된다.
전극 패턴들(160)이 상기 자기터널접합 패턴들(MTJ) 상에 각각 배치될 수 있다. 상기 제 1 자성 패턴(MP1)은 상기 하부 층간 절연막(110)과 상기 터널 배리어 패턴(TBP) 사이에 배치될 수 있고, 상기 제 2 자성 패턴(MP2)은 상기 전극 패턴들(160)의 각각과 상기 터널 배리어 패턴(TBP) 사이에 배치될 수 있다. 상기 전극 패턴들(160)은 금속(일 예로, Ta, W, Ru, Ir 등) 및 도전성 금속 질화물(일 예로, TiN) 중 적어도 하나를 포함할 수 있다.
상부 도전 라인들(200)이 상기 상부 층간 절연막(170) 상에 배치될 수 있다. 상기 상부 도전 라인들(200)은 상기 자기터널접합 패턴들(MTJ)에 각각 연결될 수 있다. 상기 상부 도전 라인들(200)의 각각은 상기 전극 패턴들(160) 중 대응하는 전극 패턴(160)을 통해 상기 자기터널접합 패턴들(MTJ) 중 대응하는 자기터널접합 패턴(MTJ)에 전기적으로 연결될 수 있다. 상기 상부 도전 라인들(200)은 일 예로, 제 3 방향(D3)으로 연장될 수 있고 제 1 방향(D1)으로 서로 이격될 수 있다. 상기 상부 도전 라인들(200)은 금속(일 예로, 구리) 및 도전성 금속 질화물 중 적어도 하나를 포함할 수 있다. 상기 상부 도전 라인들(200)은 비트 라인들로 기능할 수 있다.
상기 기판(100)과 상기 자기터널접합 패턴들(MTJ) 사이에 도전 라인(SOL)이 배치될 수 있다. 상기 도전 라인(SOL)은 복수 개가 제공될 수 있으며, 복수개의 도전 라인들(SOL)은 각각 제 2 방향(D2)으로 연장되며 복수의 자기터널접합 패턴들(MTJ)의 하면들과 연결될 수 있다. 일 예로, 상기 도전 라인들(SOL)의 상면은 상기 제 1 자성 패턴들(MP1)의 상면들과 접할 수 있다. 상기 도전 라인들(SOL)은 하부 층간 절연막(110) 내에 배치될 수 있다. 상기 하부 층간 절연막(110)은 산화물, 질화물, 및/또는 산질화물을 포함할 수 있다. 상기 도전 라인들(SOL)은 상기 하부 층간 절연막(110)에 의해 서로 절연될 수 있다.
상기 도전 라인(SOL)과 상기 기판(100) 사이에 하부 패턴(BOL)이 배치될 수 있다. 상기 하부 패턴(BOL)은 복수 개가 제공될 수 있으며, 복수 개의 하부 패턴들(BOL)이 상기 도전 라인들(SOL) 각각 아래에 제공될 수 있다. 일 예로, 상기 하부 패턴들(BOL)은 상기 도전 라인들(SOL)과 함께 패터닝되어 형성되고, 이에 따라 상기 하부 패턴들(BOL)의 측벽들은 상기 도전 라인들(SOL)의 측벽들과 정렬될 수 있다. 이하 설명의 간소화를 위하여, 상기 하부 패턴(BOL)은 상기 도전 라인들(SOL)과 실질적으로 동일한 평면적 형상을 갖는 것으로 설명되나, 이에 한정되지 않는다. 일 예로, 평면적 관점에서, 상기 하부 패턴(BOL)의 폭 및/또는 길이는 상기 도전 라인들(SOL)과 다를 수 있다.
이하, 도 3 및 도 4를 참조하여 상기 도전 라인(SOL)과 상기 하부 패턴(BOL)이 보다 상세히 설명된다. 상기 도전 라인(SOL)은 이와 연결되는 상기 자기터널접합 패턴들(MTJ)에 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 일 예로, 전류(J)가 상기 도전 라인(SOL)을 통해 흐를 수 있다. 상기 전류(J)는 상기 도전 라인(SOL)을 통해 흐르는 면 내 전류(in-plane current)일 수 있다. 상기 도전 라인(SOL)은 강한 스핀-궤도 상호작용(spin-orbit interaction)을 가지도록 구성될 수 있다. 상기 도전 라인(SOL) 내 상기 스핀-궤도 상호작용에 의해 상기 도전 라인(SOL)을 통과하여 흐르는 상기 전류(J)는 상기 자기터널접합 패턴들(MTJ) 근처에서 스핀 분극된 전하 캐리어들(charge carriers, 일 예로, 전자들)의 축적을 야기할 수 있다. 상기 축적된 전하 캐리어들에 의해 스핀-궤도 필드(spin-orbit field)가 발생될 수 있다. 상기 스핀-궤도 필드는 상기 도전 라인(SOL)의 면 내(in-plane)에 있고 상기 도전 라인(SOL)을 통해 흐르는 상기 면 내 전류(J)의 방향에 수직할 수 있다. 일 예로, 상기 제 1 도전 패턴들(151) 내 상기 면 내 전류(J)는 상기 제 1 방향(D1)으로 흐를 수 있고, 상기 스핀-궤도 필드는 상기 제 3 방향(D3)에 평행할 수 있다. 상기 제 1 도전 패턴들(151) 내에 발생된 상기 스핀-궤도 필드는 상기 도전 라인(SOL)에 상기 스핀-궤도 토크를 가할 수 있다. 상기 자기터널접합 패턴들(MTJ)은 상기 자기터널접합 패턴들(MTJ)의 각각 내 자유층의 자화가 상기 스핀-궤도 토크를 이용하여 스위칭되도록 구성될 수 있다.
일부 실시예들에 따르면, 상기 도전 라인(SOL)은 중금속 또는 중금속으로 도핑된 물질을 포함할 수 있다. 일 예로, 상기 도전 라인(SOL)은 A, 및 B로 도핑된 M 중 적어도 하나를 포함할 수 있다. 상기 A는 이트륨(Y), 지르코늄(Zr), 니이오븀(Nb), 몰리브덴(Mo), 테크네튬(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 카드뮴(Cd), 인듐(In), 안티몬(Sb), 텔루륨(Te), 하프늄(Hf), 탄탈럼(Ta)(고저항 비정질 β-Ta 포함), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 탈륨(Tl), 납(Pb), 비스무트(Bi), 폴로늄(Po), 아스타틴(At) 및/또는 이들의 조합들을 포함할 수 있다. 상기 B는 바나듐(V), 크롬(Cr), 망간(Mn), 철(Fe), 코발트(Co), 니켈(Ni), 인(P), 황(S), 아연(Zn), 갈륨(Ga), 게르마늄(Ge), 비소(As), 셀레늄(Se), 이트륨(Y), 지르코늄(Zr), 나이오븀(Nb), 몰리브덴(Mo), 테크네늄(Tc), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 은(Ag), 카드뮴(Cd), 인듐(In), 안티몬(Sb), 텔레륨(Te), 요오드(I), 루테튬(Lu), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 오스뮴(Os), 이리듐(Ir), 백금(Pt), 금(Au), 수은(Hg), 탈륨(Tl), 납(Pb), 비스무트(Bi), 폴로늄(Po), 아스타틴(At), 란타넘(La), 세륨(Ce), 프라세오디뮴(Pr), 네오디뮴(Nd), 프로메튬(Pm), 사마륨(Sm), 유로퓸(Eu), 가돌리늄(Gd), 터븀(Tb), 디스프로슘(Dy), 홀뮴(Ho), 에르븀(Er), 툴륨(Tm) 및 이터븀(Yb) 중 적어도 하나를 포함할 수 있다. 상기 M은 알루미늄(Al), 티타늄(Ti), 바나듐(V), 크롬(Cr), 망간(Mn), 구리(Cu), 아연(Zn), 은(Ag), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 레늄(Re), 백금(Pt) 금(Au), 수은(Hg), 납(Pb), 규소(Si), 갈륨(Ga), 갈륨망간(GaMn) 또는 갈륨비소(GaAs) 중 적어도 하나를 포함할 수 있다. 일 예로, 상기 도전 라인(SOL)은 이리듐(Ir)으로 도핑된 구리(Cu) 및/또는 비스무트(Bi)로 도핑된 구리(Cu)를 포함할 수 있다.
도 4를 참조하면, 본 실시예들에 따르면, 상기 도전 라인(SOL)은 제 1 도전 패턴(151) 및 상기 제 1 도전 패턴(151) 상의 제 2 도전 패턴(152)을 포함할 수 있다. 일 예로, 상기 제 1 도전 패턴(151)은 자성층일 수 있고, 상기 제 2 도전 패턴(152)은 비자성층일 수 있다.
상기 도전 라인(SOL)을 통해 흐르는 면 내 전류(J)의 일부는 상기 제 1 도전 패턴(151)에 의해 스핀 분극될 수 있다. 일 예로, 상기 제 1 도전 패턴(151) 내 전하 캐리어들(일 예로, 전자들)은 상기 제 1 도전 패턴(151)의 상기 자기 모멘트의 방향을 따라 스핀 분극될 수 있다. 상기 스핀 분극된 전하 캐리어들은 상기 제 1 도전 패턴(151)으로부터 상기 제 2 도전 패턴(152)으로 흐를 수 있고, 상기 자기터널접합 패턴들(MTJ) 근처의 상기 제 2 도전 패턴(152) 내에 축적될 수 있다. 상기 스핀 분극된 전하 캐리어들의 축적에 의해, 상기 자기터널접합 패턴들(MTJ)에 상기 스핀-궤도 토크(spin-orbit torque)가 가해질 수 있다. 상기 자기터널접합 패턴들(MTJ)은 상기 자기터널접합 패턴들(MTJ)의 각각 내 상기 자유층의 자화가 상기 스핀-궤도 토크를 이용하여 스위칭되도록 구성될 수 있다.
상기 제 1 도전 패턴(151)은 철(Fe), 코발트(Co), 중 니켈(Ni) 중 적어도 하나를 포함할 수 있고, 백금(Pt), 팔라듐(Pd), 망간(Mn), 이트륨(Y), 크롬(Cr), 루테늄(Ru), 로듐(Rh), 텅스텐(W), 탄탈럼(Ta), 보론(B), 비스무트(Bi), 이리듐(Ir), 납(Pb), 질소(N), 및 산소(O) 중 적어도 하나를 더 포함할 수 있다. 상기 제 2 도전 패턴(152)은 구리(Cu), 은(Ag), 금(Au), 탄탈럼(Ta), 텅스텐(W), 및 질소(N) 중 적어도 하나를 포함할 수 있다. 상기 제 1 도전 패턴(151) 및 상기 제 2 도전 패턴(152)의 물질은 상술한 개시에 한정되지 않는다.
상기 하부 패턴(BOL)의 상면은 상기 도전 라인(SOL)의 하면과 접할 수 있다. 일 예로, 상기 하부 패턴(BOL)은 상기 도전 라인(SOL)에 압축 응력(compressive stress)를 인가할 수 있다. 상기 하부 패턴(BOL) 물질의 격자 상수는 상기 도전 라인(SOL) 물질의 격자 상수보다 작을 수 있으며, 이에 따라, 상기 도전 라인(SOL)의 형성 시에 그 내부에 압축 응력이 인가될 수 있다. 즉, 상기 도전 라인(SOL)은 이를 구성하는 물질의 고유한 격자 상수보다 작은 격자 상수를 갖도록 형성될 수 있다. 상기 하부 패턴(BOL)에 의하여 상기 도전 라인(SOL)은 상기 하부 패턴(BOL)이 없는 경우에 비하여 그레인 사이즈(grain size)가 줄어들 수 있다. 즉, 상기 하부 패턴(BOL)은 상기 도전 라인(SOL)의 그레인 밀도(grain density)를 증가시킬 수 있다. 상기 도전 라인(SOL)의 그레인 밀도가 증가됨에 따라, 상기 도전 라인(SOL)의 비저항이 증가될 수 있다.
상기 도전 라인(SOL)의 격자 상수 감소 및/또는 그레인 사이즈의 변화에 의하여, 상기 도전 라인(SOL)에 의하여 상기 자기터널접합 패턴들(MTJ)에 가해지는 스핀-궤도 토크(spin-orbit torque)의 효율성이 증대될 수 있다. 즉, 동일한 전류(J)가 상기 도전 라인(SOL)을 통해 흐르는 경우에도, 스핀-궤도 토크가 증가될 수 있다. 이에 따라, 메모리 소자의 스위칭 효율성이 개선될 수 있다.
상기 하부 패턴(BOL)의 두께(T2)는 상기 도전 라인(SOL)의 두께(T1)보다 작을 수 있다. 일 예로, 상기 도전 라인(SOL)의 두께(T1)는 상기 하부 패턴(BOL)의 두께(T2)의 약 2 배 내지 약 5배일 수 있다. 일 예로, 상기 도전 라인(SOL)의 두께(T1)는 약 300옹스트롬 내지 약 700옹스트롬일 수 있다. 상기 하부 패턴(BOL)의 두께(T2)는 약 80옹스트롬 내지 약 300옹스트롬일 수 있다.
그레인 밀도는 단위 면적당 그레인들의 개수로 정의될 수 있다. 상기 하부 패턴(BOL)의 그레인 밀도는 그 상면과 하면에서 동일할 수 있으나, 이와는 달리, 상기 하부 패턴(BOL) 상면의 그레인 밀도가 상기 하부 패턴(BOL) 하면의 그레인 밀도보다 클 수 있다. 상기 도전 라인(SOL)의 그레인 밀도는 그 상면과 하면에서 동일할 수 있으나, 이와는 달리, 상기 하부 패턴(BOL)과 접하는 상기 도전 라인(SOL) 하면의 그레인 밀도가 상기 도전 라인(SOL) 상면의 그레인 밀도보다 클 수 있다. 일 예로, 상기 도전 라인(SOL)의 그레인 밀도는, 그 하면으로부터 상면까지 점진적으로 감소될 수 있다.
상기 하부 패턴(BOL)은 비자성층일 수 있다. 상기 하부 패턴(BOL)은 상기 도전 라인(SOL) 보다 비저항이 큰 물질로 형성될 수 있다. 이에 따라, 자기터널접합 패턴들(MTJ) 아래로 흐르는 전류의 대부분은 상기 도전 라인(SOL)을 따라 흐를 수 있어, 상기 도전 라인(SOL)에 의한 스핀-궤도 토크를 약화시키지 않을 수 있다. 일 예로, 상기 하부 패턴(BOL)은 TiN, TaN, 또는 WN과 같은 금속 질화물을 포함할 수 있다. 상기 하부 패턴(BOL)이 금속 질화물인 경우, 상기 하부 패턴(BOL) 내의 금속 원소의 비율보다 질소의 비율이 높은 질소-리치(nitride-rich) 금속 질화물일 수 있다(원자 퍼센트 기준). 일 예로, 상기 하부 패턴(BOL)의 금속 원소에 대한 질소의 비율은 1보다 크고 1.3보다 작을 수 있다. 이와 같은 질소-리치 금속 질화물은 증착 공정의 소스 공급 시간 및/또는 사이클의 조절에 의하여 형성될 수 있다. 상기 하부 패턴(BOL)이 질소-리치(nitride-rich) 금속 질화물인 경우, 금속-리치(metal-rich) 금속 질화물에 비하여 상기 하부 패턴(BOL)의 내부에 압축 응력이 형성될 수 있다. 상기 하부 패턴(BOL)은 내부의 압축 응력에 의하여 상기 도전 라인(SOL)의 형성 시에 그 내부에 압축 응력이 인가될 수 있다. 이에 따라, 상기 도전 라인(SOL)의 그레인 밀도가 증가될 수 있다.
도 5 내지 도 8은 본 발명의 실시예들에 따른 하부 패턴들을 도시하는 도면들로, 도 2의 AQ 영역의 확대도들이다.
도 5 및 도 6에 도시된 바와 같이, 상기 하부 패턴(BOL)은 복수의 층들로 구성될 수 있다. 일 예로, 상기 하부 패턴(BOL)은 도 5에 도시된 바와 같이 제 1 하부 패턴(SL1) 및 상기 제 1 하부 패턴(SL1) 아래의 제 2 하부 패턴(SL2)을 포함할 수 있다. 상기 제 1 하부 패턴(SL1)은 금속 질화물층이고 상기 제 2 하부 패턴(SL2)은 금속층일 수 있다. 일 예로, 상기 제 1 하부 패턴(SL1)은 TiN층, TaN층, 또는 WN층일 수 있고, 상기 제 2 하부 패턴(SL2)은 Ti층, Ta층 또는 W층일 수 있다. 이와는 달리, 상기 제 2 하부 패턴(SL2)은 실리콘 질화물층일 수 있다.
상기 제 1 하부 패턴(SL1)은 상기 제 2 하부 패턴(SL2) 보다 두꺼울 수 있다. 일 예로, 상기 제 1 하부 패턴(SL1)의 두께는 상기 제 2 하부 패턴(SL2) 두께의 약 1.5배 내지 약 5배일 수 있다. 일 예로, 상기 제 1 하부 패턴(SL1)의 두께는 약 80옹스트롬 내지 약 150옹스트롬일 수 있고, 상기 제 2 하부 패턴(SL2)의 두께는 약 30옹스트롬 내지 약 80옹스트롬일 수 있다. 이와는 달리, 상기 제 2 하부 패턴(SL2)이 실리콘 질화물층인 경우, 상기 제 2 하부 패턴(SL2)이 상기 제 1 하부 패턴(SL1) 보다 약 2배 내지 약 5배 두꺼울 수 있다.
상기 하부 패턴(BOL)은 도 6에 도시된 바와 같이 제 1 하부 패턴(SL1), 상기 제 1 하부 패턴(SL1) 아래의 제 2 하부 패턴(SL2), 및 상기 제 2 하부 패턴(SL2) 아래의 제 3 하부 패턴(SL3)을 포함할 수 있다. 상기 제 1 하부 패턴(SL1)은 도 5를 참조하여 설명한 것과 동일할 수 있다. 상기 제 2 하부 패턴(SL2)은 Ti층, Ta층 또는 W층과 같은 금속층일 수 있다. 상기 제 3 하부 패턴(SL3)은 이하 도 9 내지 도 14를 참조하여 설명될 제조 방법에서 식각 정지막으로 사용되는 층일 수 있다. 일 예로, 상기 제 3 하부 패턴(SL3)은 SiN, SiON, SiCN, 및 SiOCN과 같은 실리콘 질화물계 물질을 포함할 수 있다. 상기 제 1 하부 패턴(SL1)은 상기 제 2 하부 패턴(SL2) 보다 두꺼울 수 있다. 상기 제 3 하부 패턴(SL3)은 상기 제 1 하부 패턴(SL1) 및 상기 제 2 하부 패턴(SL2) 각각 보다 두꺼울 수 있다.
도 5 및 도 6에 도시된 바와 같이, 상기 하부 패턴(BOL)의 측벽들, 보다 상세하게는 상기 제 1 하부 패턴(SL1), 상기 제 2 하부 패턴(SL2), 및 상기 제 3 하부 패턴(SL3)의 측벽들은 상기 도전 라인(SOL)의 측벽과 정렬될 수 있다. 이와는 달리, 도 7 및 도 8에 도시된 바와 같이, 상기 하부 패턴(BOL)은 그 측벽들에 상기 도전 라인(SOL)의 측벽들로부터 돌출된 단차 구조(ST)를 포함할 수 있다. 상기 단차 구조(ST)는 상기 제 3 하부 패턴(SL3) 또는 상기 제 2 하부 패턴(SL2)이 식각 정지막으로 사용되는 경우에 잔존하는 형상일 수 있다. 이 경우, 상기 제 2 하부 패턴(SL2) 또는 상기 제 3 하부 패턴(SL3)은 제 1 방향(D1)으로 인접한 자기터널접합 패턴들(MTJ) 사이로 연장되고, 또한, 제 3 방향(D3)으로 인접한 자기터널접합 패턴들(MTJ) 사이로도 연장될 수 있다. 즉, 상기 단차 구조(ST)를 갖는 상기 제 3 하부 패턴(SL3) 또는 상기 제 2 하부 패턴(SL2)은 상기 기판(100) 상에서 판상 형태로 2차원적으로 배열된 자기터널접합 패턴들(MTJ) 사이를 연결할 수 있다. 상기 단차 구조(ST)를 갖는 상기 제 3 하부 패턴(SL3) 또는 상기 제 2 하부 패턴(SL2)은 상기 도전 라인들(SOL) 사이로 연장될 수 있다.
도 3 및 도 4를 다시 참조하면, 상기 제 1 자성 패턴(MP1)은 상기 도전 라인(SOL)과 상기 터널 배리어 패턴(TBP) 사이에 배치될 수 있고, 상기 제 2 자성 패턴(MP2)은 상기 전극 패턴들(160)의 각각과 상기 터널 배리어 패턴(TBP) 사이에 배치될 수 있다. 상기 제 2 자성 패턴(MP2)은 일 방향으로 고정된 자화방향(M2)을 갖는 기준층을 포함할 수 있고, 상기 제 1 자성 패턴(MP1)은 상기 기준층의 상기 자화방향(M2)에 평행 또는 반평행하게 변경 가능한 자화방향(M1)을 갖는 자유층을 포함할 수 있다. 도 3 및 도 4는 상기 제 1 자성 패턴(MP1)이 상기 자유층을 포함하고 상기 제 2 자성 패턴(MP2)이 상기 기준층을 포함하는 경우를 예로서 개시하나, 본 발명의 개념은 이에 한정되지 않는다. 도 3 및 도 4에 도시된 바와 달리, 상기 제 1 자성 패턴(MP1)이 상기 기준층을 포함하고 상기 제 2 자성 패턴(MP2)이 상기 자유층을 포함할 수도 있다.
일 예로, 도 3에 도시된 바와 같이, 상기 자화방향들(M1, M2)은 상기 터널 배리어 패턴(TBP)과 상기 제 1 자성 패턴(MP1)의 계면에 실질적으로 수직할 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 각각은 수직 자성 물질(일 예로, CoFeTb, CoFeGd, CoFeDy), L10 구조를 갖는 수직 자성 물질, 조밀육방격자(Hexagonal Close Packed Lattice) 구조의 CoPt, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은 L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 또는 L10 구조의 CoPt 등에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 일 예로, 상기 수직 자성 구조체는 (Co/Pt)n, (CoFe/Pt)n, (CoFe/Pd)n, (Co/Pd)n, (Co/Ni)n, (CoNi/Pt)n, (CoCr/Pt)n 또는 (CoCr/Pd)n (n은 적층 횟수) 등에서 적어도 하나를 포함할 수 있다. 여기서, 상기 기준층은 상기 자유층에 비하여 두껍거나, 상기 기준층의 보자력이 상기 자유층의 보자력 보다 클 수 있다.
다른 예로, 도 4에 도시된 바와 같이, 상기 자화방향들(M1, M2)은 상기 터널 배리어 패턴(TBP)과 상기 제 1 자성 패턴(MP1)의 계면에 실질적으로 평행할 수 있다. 이 경우, 상기 기준층 및 상기 자유층의 각각은 강자성 물질을 포함할 수 있다. 상기 기준층은 상기 강자성 물질의 자화방향을 고정시키기 위한 반강자성 물질을 더 포함할 수 있다. 상기 자화방향들(M1, M2)은 도시된 실시예들의 구조에 따라 한정되지 않는다. 일 예로, 도 3의 자화방향들(M1, M2)은 도 4의 자화방향들(M1, M2)과 서로 바뀔 수 있다.
도 2, 도 3, 및 도 4를 참조하여 설명한 바와 같이, 상기 도전 라인(SOL)은 상기 자기터널접합 패턴들(MTJ)에 상기 스핀-궤도 토크(spin-orbit torque)를 가하도록 구성될 수 있다. 상기 자기터널접합 패턴들(MTJ)의 각각 내 상기 자유층의 자화는 상기 스핀-궤도 토크를 이용하여 스위치될 수 있다. 본 발명의 실시예들에 따르면, 상기 자기터널접합 패턴들(MTJ)의 스위칭 동작(즉, 쓰기 동작)은 상기 스핀-궤도 토크에 기반하여 수행될 수 있다. 상기 자기터널접합 패턴들(MTJ)의 읽기 동작은 스핀 전달 토크 메모리들과 유사한 방법으로 수행될 수 있다. 일 예로, 읽기 전류(Jr)가 도 3 및 도 4의 상기 상부 도전 라인들(200)을 통해 상기 자기터널접합 패턴들(MTJ)의 면에 수직인 방향으로 흐를 수 있다. 상기 읽기 전류(Jr)에 의해 상기 자기터널접합 패턴들(MTJ)의 저항 상태가 검출될 수 있다. 일 예로, 상기 자기터널접합 패턴들(MTJ)이 고저항 상태에 있는지 또는 저저항 상태에 있는지 여부가 상기 읽기 전류(Jr)에 의해 검출될 수 있다.
본 발명의 실시예들에 따르면, 상기 하부 패턴에 의하여 상기 도전 라인에 의해 상기 자기터널접합 패턴들에 가해지는 스핀-궤도 토크(spin-orbit torque)의 효율성이 증대될 수 있다. 이에 따라, 메모리 소자의 스위칭 효율성이 개선될 수 있다.
도 9, 도 11, 및 도 13은 본 발명의 실시예들에 따른 자기 기억 소자의 제조방법을 나타내는 평면도들이다. 도 10, 도 12 및 도 14는 각각 도 9, 도 11, 및 도 13의 A-A'선 및 B-B'선에 따른 단면도들이다. 설명의 간소화를 위해, 도 1 내지 도 8을 참조하여 설명한 내용은 생략될 수 있다.
도 9 및 도 10을 참조하면, 기판(100) 상에 하부층(125) 및 도전층(135)이 차례로 형성될 수 있다. 상기 기판(100)은 반도체 기판, 및 상기 반도체 기판 상에 형성된 선택 소자들을 포함할 수 있다. 상기 하부층(125) 및 상기 도전층(135)은 스퍼터링, 화학기상증착, 또는 원자층증착 공정 중 적어도 하나로 형성될 수 있다. 상기 하부층(125) 및 상기 도전층(135)의 물질 및 두께는 도 1 내지 도 8를 참조하여 설명한 내용과 동일할 수 있다. 일 예로, 상기 하부층(125)은 상기 도전층(135)보다 얇게 형성될 수 있다. 상기 도전층(135)은 이의 형성 동안 상기 하부층(125)에 의하여 압축 응력을 받을 수 있다.
도 11 및 도 12를 참조하여, 상기 하부층(125) 및 상기 도전층(135)이 패터닝되어, 각각 하부 패턴(BOT) 및 도전 라인(SOL)이 형성될 수 있다. 상기 하부층(125) 및 상기 도전층(135)의 패터닝은 상기 도전층(135) 상에 마스크 패턴을 형성한 한 후, 이를 식각 마스크로 건식 및/또는 습식 식각 공정을 포함할 수 있다. 그 결과, 상기 하부 패턴(BOT)의 측벽들과 상기 도전 라인들(SOL)의 측벽들은 정렬될 수 있다. 도 7 및 도 8을 참조하여 설명된 것과 같이, 상기 하부 패턴(BOT)의 일부는 식각 정지막으로 사용될 수 있으며, 상기 하부 패턴(BOT)의 측벽에 단차가 형성될 수 있다.
상기 도전 라인(SOL)을 덮는 하부 층간 절연막(110)이 형성될 수 있다. 이후, 평탄화 공정이 수행되어, 상기 도전 라인(SOL)의 상면이 노출될 수 있다. 상기 도전 라인(SOL)을 덮는 자기터널접합 막(MTJL)이 형성될 수 있다. 상기 자기터널접합 막(MTJL)은 차례로 적층되는 제 1 자성막(ML1), 터널 배리어막(TBL), 및 제 2 자성막(ML2)을 포함할 수 있다. 상기 제 1 자성막(ML1) 및 상기 제 2 자성막(ML2)의 각각은 적어도 하나의 자성층을 포함할 수 있다. 상기 터널 배리어막(TBL)은 마그네슘(Mg) 산화막, 티타늄(Ti) 산화막, 알루미늄(Al) 산화막, 마그네슘-아연(Mg-Zn) 산화막, 또는 마그네슘-붕소(Mg-B) 산화막 중에서 적어도 하나를 포함할 수 있다. 상기 제 1 자성막(ML1), 상기 터널 배리어막(TBL) 및 상기 제 2 자성막(ML2)의 각각은 스퍼터링 또는 화학 기상 증착의 방법으로 형성될 수 있다.
도전성 마스크 패턴들(165)이 상기 자기터널접합 막(MTJL) 상에 형성될 수 있다. 상기 도전성 마스크 패턴들(165)은 후술될 자기터널접합 패턴들이 형성될 영역을 정의할 수 있다. 상기 도전성 마스크 패턴들(165)은 금속(일 예로, Ta, W, Ru, Ir 등) 및 도전성 금속 질화물(일 예로, TiN) 중 적어도 하나를 포함할 수 있다.
도 12 및 도 13을 참조하면, 상기 자기터널접합 막(MTJL)이 순차로 식각되어 자기터널접합 패턴들(MTJ)이 형성될 수 있다. 상기 자기터널접합 패턴들(MTJ)의 각각은 상기 도전 라인(SOL) 상에 차례로 적층된, 제 1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 및 제 2 자성 패턴(MP2)을 포함할 수 있다. 상기 제 1 자성 패턴(MP1) 및 상기 제 2 자성 패턴(MP2)은 상기 터널 배리어 패턴(TBP)을 사이에 두고 서로 이격될 수 있다.
상기 자기터널접합 막(MTJL)은 일 예로, 이온 빔 식각 공정에 의해 식각될 수 있다. 상기 이온 빔 식각 공정은 상기 기판(100) 상에 이온 빔을 조사함으로써 수행될 수 있다. 상기 이온 빔은 상기 기판(100)의 상면에 대하여 기울어지도록 조사될 수 있다. 상기 이온 빔은 불활성 이온(일 예로, 아르곤 양이온(Ar+))을 포함할 수 있다. 상기 이온 빔 식각 공정 동안, 상기 기판(100)은 상기 기판(100)의 상기 상면에 수직한 법선을 회전축으로 하여 회전할 수 있다. 상기 이온 빔 식각 공정은 상기 도전성 마스크 패턴들(165)을 식각 마스크로 이용할 수 있고, 상기 이온 빔 식각 공정 후 상기 도전성 마스크 패턴들(165)의 잔부들이 상기 자기터널접합 패턴들(MTJ) 상에 각각 남을 수 있다. 상기 도전성 마스크 패턴들(165)의 상기 잔부들은 전극 패턴들(160)로 기능할 수 있다. 상기 이온 빔 식각 공정에 의해 상기 도전 라인(SOL)의 상면의 일부가 상기 기판(100)을 향하여 리세스될 수 있다.
도 1 및 도 2를 다시 참조하면, 상부 층간 절연막(170)이 상기 하부 층간 절연막(110) 상에 형성되어 상기 자기터널접합 패턴들(MTJ) 및 상기 전극 패턴들(160)을 덮을 수 있다. 상기 상부 층간 절연막(170)은 상기 자기터널접합 패턴들(MTJ) 및 상기 전극 패턴들(160)의 측면들을 덮을 수 있다. 상부 도전 라인들(200)이 상기 상부 층간 절연막(170) 상에 형성될 수 있다. 상기 상부 도전 라인들(200)의 각각은 상기 전극 패턴들(160) 중 대응하는 전극 패턴(160)을 통해 상기 자기터널접합 패턴들(MTJ) 중 대응하는 자기터널접합 패턴(MTJ)에 전기적으로 연결될 수 있다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
100: 기판 110: 하부 층간 절연막
170: 상부 층간 절연막 BOL: 하부 패턴
125: 하부층 135: 도전층
SOL: 도전 라인 MTJ: 자기터널접합 패턴들
160: 전극 패턴들 200: 상부 도전 라인들

Claims (20)

  1. 기판 상의 자기터널접합 패턴들;
    상기 기판과 상기 자기터널접합 패턴들 사이로 연장되며 복수의 자기터널접합패턴들의 하면들과 접하는 도전 라인; 및
    상기 도전 라인과 상기 기판 사이에 배치되고, 상기 도전 라인의 하면과 접하는 하부 패턴을 포함하고,
    상기 하부 패턴의 격자 상수는 상기 도전 라인의 격자 상수보다 작은 자기 기억 소자.
  2. 청구항 1에 있어서,
    상기 하부 패턴의 측벽들은 상기 도전 라인의 측벽들과 정렬되는 자기 기억 소자.
  3. 청구항 1에 있어서,
    상기 하부 패턴의 두께는 상기 도전 라인의 두께보다 작은 자기 기억 소자.
  4. 청구항 3에 있어서,
    상기 도전 라인의 두께는 상기 하부 패턴의 두께의 2배 이상인 자기 기억 소자.
  5. 청구항 1에 있어서,
    상기 하부 패턴은 상기 도전 라인보다 비저항이 큰 자기 기억 소자.
  6. 청구항 1에 있어서,
    상기 하부 패턴은 금속 질화물을 포함하는 자기 기억 소자.
  7. 청구항 6에 있어서,
    상기 하부 패턴은 금속 원소의 비율보다 질소의 비율이 높은 자기 기억 소자.
  8. 청구항 1에 있어서,
    상기 하부 패턴은 제 1 하부 패턴 및 상기 제 1 하부 패턴 아래의 제 2 하부 패턴을 포함하는 자기 기억 소자.
  9. 청구항 8에 있어서,
    상기 제 1 하부 패턴은 금속 질화물층이고,
    상기 제 2 하부 패턴은 금속층인 자기 기억 소자.
  10. 청구항 9에 있어서,
    상기 제 2 하부 패턴은 상기 제 1 하부 패턴보다 얇은 자기 기억 소자.
  11. 청구항 8에 있어서,
    상기 하부 패턴은 상기 제 2 하부 패턴 아래에 제 3 하부 패턴을 더 포함하는 자기 기억 소자.
  12. 청구항 11에 있어서,
    상기 제 3 하부 패턴은 상기 제 1 하부 패턴보다 두꺼운 자기 기억 소자.
  13. 청구항 11에 있어서,
    상기 제 3 하부 패턴은 그 측벽에 단차 구조를 포함하는 자기 기억 소자.
  14. 청구항 1에 있어서,
    상기 도전 라인은 상기 자기터널접합 패턴에 스핀 궤도 토크(spin-orbit torque)를 가하도록 구성되는 자기 기억 소자.
  15. 청구항 1에 있어서,
    상기 자기터널접합 패턴들 각각은 차례로 적층된 자유층, 터널 배리어 패턴, 및 기준층을 포함하고,
    상기 자유층은 상기 터널 배리어 패턴과 상기 도전 라인 사이에 배치되는 자기 기억 소자.
  16. 기판 상의 자기터널접합 패턴들;
    상기 기판과 상기 자기터널접합 패턴들 사이로 연장되며 복수의 자기터널접합패턴들의 하면들과 접하는 도전 라인; 및
    상기 도전 라인과 상기 기판 사이에 배치되고, 상기 도전 라인의 하면과 접하는 하부 패턴을 포함하고,
    상기 하부 패턴은 금속 질화물을 포함하고,
    상기 하부 패턴은 금속 원소 보다 질소의 비율이 높은 자기 기억 소자.
  17. 청구항 16에 있어서,
    상기 하부 패턴은 상기 도전 라인에 압축 응력을 제공하는 자기 기억 소자.
  18. 청구항 16에 있어서,
    상기 금속 원소에 대한 상기 질소의 비율은 1.0 내지 1.3인 자기 기억 소자.
  19. 청구항 16에 있어서,
    상기 하부 패턴의 격자 상수는 상기 도전 라인의 격자 상수보다 작은 자기 기억 소자.
  20. 청구항 16에 있어서,
    상기 도전 라인 하면의 그레인 밀도는 상기 도전 라인 상면의 그레인 밀도보다 큰 자기 기억 소자.
KR1020180142748A 2018-11-19 2018-11-19 자기 기억 소자 KR102698784B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020180142748A KR102698784B1 (ko) 2018-11-19 2018-11-19 자기 기억 소자
US16/444,541 US10930702B2 (en) 2018-11-19 2019-06-18 Magnetic memory devices
CN201910932168.9A CN111200058A (zh) 2018-11-19 2019-09-27 磁存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180142748A KR102698784B1 (ko) 2018-11-19 2018-11-19 자기 기억 소자

Publications (2)

Publication Number Publication Date
KR20200058655A true KR20200058655A (ko) 2020-05-28
KR102698784B1 KR102698784B1 (ko) 2024-08-27

Family

ID=70727999

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180142748A KR102698784B1 (ko) 2018-11-19 2018-11-19 자기 기억 소자

Country Status (3)

Country Link
US (1) US10930702B2 (ko)
KR (1) KR102698784B1 (ko)
CN (1) CN111200058A (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059594A (ja) * 2015-09-14 2017-03-23 株式会社東芝 磁気メモリ
JP2018022805A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気記憶装置及びその製造方法
JP2018073934A (ja) * 2016-10-27 2018-05-10 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
JP4008857B2 (ja) * 2003-03-24 2007-11-14 株式会社東芝 半導体記憶装置及びその製造方法
US7449345B2 (en) * 2004-06-15 2008-11-11 Headway Technologies, Inc. Capping structure for enhancing dR/R of the MTJ device
JP4822680B2 (ja) * 2004-08-10 2011-11-24 株式会社東芝 磁気抵抗効果素子の製造方法
US7349187B2 (en) * 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
US8018011B2 (en) * 2007-02-12 2011-09-13 Avalanche Technology, Inc. Low cost multi-state magnetic memory
JP5448242B2 (ja) 2009-04-09 2014-03-19 日本電気株式会社 磁気抵抗記憶装置及びその製造方法
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
KR101684915B1 (ko) * 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8923038B2 (en) * 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
WO2015102739A2 (en) 2013-10-18 2015-07-09 Cornell University Circuits and devices based on spin hall effect to apply a spin transfer torque with a component perpendicular to the plane of magnetic layers
JP6054326B2 (ja) 2014-03-13 2016-12-27 株式会社東芝 磁気抵抗素子および磁気メモリ
US20160155722A1 (en) * 2014-12-02 2016-06-02 Glenn J. Leedy Vertical system integration
KR101729383B1 (ko) 2015-03-18 2017-04-25 한양대학교 산학협력단 스핀-오비트 토크를 이용한 자성소자
KR102482373B1 (ko) 2015-11-24 2022-12-29 삼성전자주식회사 자기 저항 메모리 장치 및 그 제조 방법
US10483320B2 (en) * 2015-12-10 2019-11-19 Everspin Technologies, Inc. Magnetoresistive stack with seed region and method of manufacturing the same
EP3249705B1 (en) 2016-05-24 2019-12-18 IMEC vzw Tunable magnonic crystal device and filtering method
JP6297104B2 (ja) 2016-08-04 2018-03-20 株式会社東芝 磁気記憶装置及びその製造方法
KR101998268B1 (ko) 2016-10-21 2019-07-11 한국과학기술원 반도체 소자
JP6275806B1 (ja) 2016-12-02 2018-02-07 株式会社東芝 磁気記憶装置
JP6972542B2 (ja) * 2016-12-02 2021-11-24 Tdk株式会社 スピン流磁化反転素子、磁気抵抗効果素子および磁気メモリ
US10672611B2 (en) * 2018-10-19 2020-06-02 International Business Machines Corporation Hardmask stress, grain, and structure engineering for advanced memory applications

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017059594A (ja) * 2015-09-14 2017-03-23 株式会社東芝 磁気メモリ
JP2018022805A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気記憶装置及びその製造方法
JP2018073934A (ja) * 2016-10-27 2018-05-10 Tdk株式会社 スピン軌道トルク型磁化反転素子及び磁気メモリ

Also Published As

Publication number Publication date
CN111200058A (zh) 2020-05-26
US20200161368A1 (en) 2020-05-21
US10930702B2 (en) 2021-02-23
KR102698784B1 (ko) 2024-08-27

Similar Documents

Publication Publication Date Title
KR102572158B1 (ko) 자기 기억 소자
US10636465B2 (en) Magnetic memory device and method of fabricating the same
KR102411080B1 (ko) 패턴 형성 방법 및 이를 이용한 자기 메모리 장치의 제조 방법
KR102650546B1 (ko) 자기 기억 소자
US20230076145A1 (en) Mram device having self-aligned shunting layer
KR102604071B1 (ko) 자기 기억 소자 및 이의 제조 방법
KR20180133278A (ko) 반도체 장치 및 그 제조 방법
US11665910B2 (en) Magnetic memory devices
US10553790B1 (en) Method of manufacuring a magnetic memory device
US11170832B2 (en) Magnetic memory devices
KR102698784B1 (ko) 자기 기억 소자
KR102481302B1 (ko) 자기 메모리 장치의 제조 방법
CN118843322A (zh) 磁存储器件
KR20210141024A (ko) 자기 기억 소자

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant