JP2018157091A - 磁気抵抗素子及び磁気メモリ - Google Patents

磁気抵抗素子及び磁気メモリ Download PDF

Info

Publication number
JP2018157091A
JP2018157091A JP2017053285A JP2017053285A JP2018157091A JP 2018157091 A JP2018157091 A JP 2018157091A JP 2017053285 A JP2017053285 A JP 2017053285A JP 2017053285 A JP2017053285 A JP 2017053285A JP 2018157091 A JP2018157091 A JP 2018157091A
Authority
JP
Japan
Prior art keywords
layer
oxide
magnetic layer
magnetic
nonmagnetic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017053285A
Other languages
English (en)
Inventor
将起 遠藤
Masaki Endo
将起 遠藤
忠臣 大坊
Tatatomi Daibo
忠臣 大坊
俊平 大嶺
Shumpei OMINE
俊平 大嶺
伊藤　順一
Junichi Ito
順一 伊藤
昭之 村山
Akiyuki Murayama
昭之 村山
岩崎　剛之
Takayuki Iwasaki
剛之 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Toshiba Memory Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Memory Corp filed Critical Toshiba Memory Corp
Priority to JP2017053285A priority Critical patent/JP2018157091A/ja
Priority to US15/700,592 priority patent/US20180268887A1/en
Publication of JP2018157091A publication Critical patent/JP2018157091A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

【課題】高い熱安定性および低電流での書き込みを可能とする磁気抵抗素子及び磁気メモリを提供する。【解決手段】本実施形態による磁気抵抗素子は、第１非磁性層と、第１磁性層と、前記第１非磁性層と前記第１磁性層との間に配置された第２磁性層と、前記第１磁性層と前記第２磁性層との間に配置された第２非磁性層と、前記第２非磁性層と前記第２磁性層との間に配置された第３非磁性層と、前記第２非磁性層と前記第３非磁性層との間に配置された第３磁性層と、を備え、前記第２磁性層と前記第３磁性層は構成元素の少なくとも一部が異なり、前記第１非磁性層は比誘電率が１０以上であり、前記第３非磁性層は、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｈｆ、Ｚｒ、Ｔｉ、Ｓｃ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、Ａｌ、Ｒｕ、Ｉｒ、Ｒｈ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、およびＡｕからなる群から選択された少なくとも１つの元素を含む。【選択図】図１

Description

本発明の実施形態は、磁気抵抗素子及び磁気メモリに関する。
ＭＲＡＭ(Magnetic Random Access Memory)の記憶素子として、ＭＴＪ(magneto tunnel junction)素子が用いられている。ＭＴＪ素子は、記憶層となる第１磁性層と、参照層となる第２磁性層と、第１および第２磁性層の間に配置された非磁性層と、を有している。ＭＲＡＭの情報保持は、記憶層となる第１磁性層の磁化方向を制御することにより行う。そのため、不揮発性を備えるメモリとなり、揮発性メモリを代替することにより、省エネルギー化が期待できる。不揮発性の性能は磁化の安定性能により決定される。情報の書き込み、つまり磁化方向の書き込みは、スピントランスファートルク（ＳＴＴ）と呼ばれるスピン偏極された電流を用いた電流書き書き込みによって行われる。ＳＴＴ方式の課題は、磁化の安定性能を大きくすることに伴い書き込み電流が大きくなることである。
特開２０１４−０５３５４６号公報
本実施形態は、高い熱安定性および低電流での書き込みを可能とする磁気抵抗素子及び磁気メモリを提供する。
本実施形態による磁気抵抗素子は、第１非磁性層と、第１磁性層と、前記第１非磁性層と前記第１磁性層との間に配置された第２磁性層と、前記第１磁性層と前記第２磁性層との間に配置された第２非磁性層と、前記第２非磁性層と前記第２磁性層との間に配置された第３非磁性層と、前記第２非磁性層と前記第３非磁性層との間に配置された第３磁性層と、を備え、前記第２磁性層と前記第３磁性層は構成元素の少なくとも一部が異なり、前記第１非磁性層は比誘電率が１０以上であり、前記第３非磁性層は、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｈｆ、Ｚｒ、Ｔｉ、Ｓｃ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、Ａｌ、Ｒｕ、Ｉｒ、Ｒｈ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、およびＡｕからなる群から選択された少なくとも１つの元素を含む。
第１実施形態による磁気抵抗素子を示す断面図。 図２Ａ、２Ｂは、第１実施形態の磁気抵抗素子の書き込みシーケンスの第１例を示す波形図。 図３Ａ、３Ｂは、第１実施形態の磁気抵抗素子の書き込みシーケンスの第２例を示す波形図。 第１実施形態の第１変形例による磁気抵抗素子を示す断面図。 第１実施形態の第２変形例による磁気抵抗素子を示す断面図。 図６Ａ、６Ｂは、第１実施形態の磁気抵抗素子の製造工程を示す断面図。 第２実施形態によるＭＲＡＭの１つのメモリセルの主要部を示す断面図。 第２実施形態のＭＲＡＭの主要部を示す回路図。
本発明の実施形態を説明する前に、本発明に至った経緯について説明する。磁気記憶素子、例えばＭＴＪ素子の熱安定性を向上させるために、磁性層／非磁性金属層／ＣｏＦｅＢの積層構造を備えた記憶層が広く用いられる。このＭＴＪ素子は熱安定性を満たすが、高い磁気異方性定数Ｋｕを有するとともに高いギルバートダンピング定数を有する。このため、磁化反転電流（書き込み電流）が大きくなる。スピントランスファートルク（ＳＴＴ）方式によって記憶層の磁化を反転する場合においては、高い熱安定性と高い磁化反転電流はトレードオフの関係にある。
一方、ＣｏＦｅＢからなる単一の記憶層の磁化反転を行う場合には、電圧を印加して磁気異方性定数Ｋｕを低減させる電圧効果を用いて書き込み電流の低減を図ることが提案されている。しかし、単一の記憶層は高い熱安定性が得られない。
熱安定性が向上する積層構造を有する記憶層に、電圧効果を用いれば、書き込み電流を低減させることができると考えられる。しかし、電圧効果は、界面に生じる効果である。このため、積層構造を有する記憶層に電圧効果を用いる場合は、記憶層の両界面において、電圧を印加することが望まれる。しかし、同じ材料からなる２つの磁性層を積層構造に用いた場合、両界面の極性が異なるので、両界面における磁気異方性を増大または低減することができない。
そこで、本願発明者達は、以下のような構造の記憶層を用いれば、高い熱安定性と低い書き込み電流を得ることができると考えた。すなわち、記憶層と非磁性層とを積層し、記憶層の両界面において電圧変調の符号が異なる構造を用いれば、両界面における磁気異方性を増大または減少させることができる。このような構造を有する磁気抵抗素子を以下の実施形態として説明する。
本実施形態による磁気抵抗素子は、第１非磁性層と、第１磁性層と、前記第１非磁性層と前記第１磁性層との間に配置された第２磁性層と、前記第１磁性層と前記第２磁性層との間に配置された第２非磁性層と、前記第２非磁性層と前記第２磁性層との間に配置された第３非磁性層と、前記第２非磁性層と前記第３非磁性層との間に配置された第３磁性層と、を備え、前記第２磁性層と前記第３磁性層は構成元素の少なくとも一部が異なり、前記第１非磁性層は比誘電率が１０以上であり、前記第３非磁性層は、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｈｆ、Ｚｒ、Ｔｉ、Ｓｃ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、Ａｌ、Ｒｕ、Ｉｒ、Ｒｈ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、およびＡｕからなる群から選択された少なくとも１つの元素を含む。
（第１実施形態）
第１実施形態による磁気抵抗素子の断面を図１に示す。この第１実施形態による磁気抵抗素子１０は、下部電極１１と、下地層（第４非磁性層）１２と、高誘電体の非磁性層（第１非磁性層）１３と、磁性層（第２磁性層）１４と、アモルファスの非磁性層（第３非磁性層）１５と、磁性層（第３磁性層）１６と、非磁性層（第２非磁性層）１７と、磁性層（第１磁性層）１８と、上部電極１９とがこの順序で積層された構造を有している。また、下地層１２、磁性層１４、非磁性層１７、および磁性層１９からなる積層構造の側面に絶縁体からなる保護層２０が設けられている。なお、この保護層２０は、少なくとも非磁性層１７の側面を覆うように設けられていればよい。
本実施形態では、磁性層１４および磁性層１６が記憶層を構成し、磁性層１８が参照層を構成する。記憶層は磁化方向が可変であり、参照層は磁化方向が固定されている。ここで、「磁化方向が可変である」とは、磁気抵抗素子１０の下部電極１１と上部電極１９との間に書き込み電流を流す前（書き込み前）と流した後（書き込み後）とで磁化方向が変化可能であることを意味する。また、「磁化方向が固定されている」とは、磁気抵抗素子１０の下部電極１１と上部電極２０との間に書き込み電流を流す前（書き込み前）と流した後（書き込み後）とで磁化方向が変化しないことを意味する。記憶層および参照層のそれぞれの磁化方向は、上記積層構造の積層方向に対して平行であっても良いし、垂直であってもよい。積層方向に平行な場合は、記憶層および参照層はそれぞれ垂直磁気異方性を有する。また、積層方向に垂直な場合は、記憶層および参照層はそれぞれ面内磁気異方性を有する。
（書き込み動作）
このように構成された第１実施形態の磁気抵抗素子１０への書き込み動作について説明する。書き込み電流は、下部電極１１と上部電極２０との間に膜面に垂直方向に流し、スピントランスファートルク（ＳＴＴ）方式を用いて記憶層の磁化を反転する。
（反平行⇒平行）
磁性層１６が記憶層、磁性層１８が参照層であってかつ磁性層１６の磁化の方向と磁性層１８の磁化の方向が反平行（逆の方向）な場合には、磁性層１６から磁性層１８に向かって書き込み電流を流す。この場合、電子は磁性層１８から非磁性層１７を通って磁性層１６に流れる。そして、磁性層１８を通ることによりスピン偏極された電子が磁性層１６に流れる。磁性層１６の磁化と同じ方向のスピンを有するスピン偏極された電子は磁性層１６を通過するが、磁性層１６の磁化と逆方向のスピンを有するスピン偏極された電子は、磁性層１６の磁化にスピントルクを作用し、磁性層１６の磁化の方向が磁性層１８の磁化と同じ方向を向くように働く。これにより、磁性層１６の磁化の方向が反転し、磁性層１８の磁化の方向と平行（同じ方向）になる。
（平行⇒反平行）
これに対して、磁性層１６の磁化の方向と磁性層１８の磁化の方向が平行な場合には、磁性層１８から磁性層１６に向かって書き込み電流を流す。この場合、電子は磁性層１６から非磁性層１７を通って磁性層１８に流れる。そして、磁性層１６を通ることによりスピン偏極された電子は磁性層１８に流れる。磁性層１８の磁化と同じ方向のスピンを有するスピン偏極された電子は磁性層１８を通過するが、磁性層１８の磁化と逆向きのスピンを有するスピン偏極された電子は、非磁性層１７と磁性層１８との界面で反射され、非磁性層１７を通って磁性層１６に流れ込む。これにより、磁性層１６の磁化にスピントルクを作用し、磁性層１６の磁化の方向が磁性層１８の磁化と反対方向に向くように働く。これにより、磁性層１６の磁化の方向が反転し、磁性層１８の磁化の方向と反平行になる。
（電圧効果）
上記書き込みは通常のＳＴＴ方式を用いた磁化反転のシーケンスである。本実施形態においては書き込み電流の低減のため、ＳＴＴ方式に加えて電圧効果も利用する。電圧効果とは素子のリテンションを決定する因子の一つである磁気異方性を、外部電圧によって変調する効果である。電圧で変調可能な磁気異方性は、異種材料間で構成される界面を起源として発現するものである。
本実施形態の磁気抵抗素子１０に電圧を印加した場合、非磁性層１７と磁性層１６との界面、および非磁性層１３と磁性層１４との界面において電子の蓄積および空乏がそれぞれ起きる。本実施形態では、磁性層１６と磁性層１４の構成元素の少なくとも一部が異なる非対称な構造にすることにより、非磁性層１７と磁性層１６との界面、および非磁性層１３と磁性層１４との界面において電圧による磁気異方性の変調の符号を異なるものにする。
積層構造が対称、つまり電圧による磁気異方性の変調の符号が両界面で同一である場合、電圧を印加した際に一方の界面における磁気異方性が増大するのに対し、もう一方の界面では減少するため、磁性層全体で考えた時に、電圧による磁気異方性変調の効果が薄れるためである。
これに対して、本実施形態のように、非対称の構造とすることにより、電圧を印加した際の両界面を起源とする磁気異方性の変調方向が同一になるため、電圧による効果が増強される。
（電圧効果およびＳＴＴ方式を用いた磁化書き込み）
通常のＳＴＴ方式の書き込み電圧を印加する前に、その印加電圧の絶対値よりも大きな絶対値を有する電圧を磁気抵抗素子に印加する。書き込みシーケンスの第１例を図２Ａ、２Ｂに示す。図２Ａは、記憶層の磁化方向を１⇒０に書き換える場合の書き込みシーケンスであり、図２Ｂは、記憶層の磁化方向を０⇒１に書き換える場合の書き込みシーケンスである。
図２Ａにおいて、第１電圧Ｖ１の印加が電圧効果を発現させるものであり、磁気異方性を小さくする効果がある。続いて第２電圧Ｖ２の印加がＳＴＴ方式の書き込みを生じさせる。第２電圧Ｖ２の符号を変えることにより、０⇒１の書き込みと１⇒０の書き込みが可能となる。このように電圧効果およびＳＴＴ方式の併用により、ＳＴＴ方式のみの場合と比べて、書き込み時の消費エネルギーが１／１０以下になる。第１電圧Ｖ１および第２電圧Ｖ２は書き込み回路によって磁気抵抗素子に印加される。
図３Ａ、３Ｂは図２Ａ，２Ｂに対して第１電圧Ｖ１と第２電圧Ｖ２の符号を同じにしたものである。すなわち、図３Ａは、記憶層の磁化方向を１⇒０に書き換える場合のシーケンスであり、図３Ｂは、記憶層の磁化方向を０⇒１に書き換える場合の書き込みシーケンスである。図３Ａ、３Ｂにおいても、第１電圧Ｖ１の絶対値は第２電圧Ｖ２の絶対値よりも大きい。図３Ａ、３Ｂに示す書き込み方式は、電圧効果による磁気異方性の低減効果が図２Ａ，２Ｂに示す方式に比べて小さくなる欠点があるが、トランジスタ回路を容易に形成することが可能となる。
（読み込み動作）
第１実施形態の磁気抵抗素子１０からの読み出しは、例えば下部電極１１と上部電極１９との間に読み出し電流を流し、下部電極１１と上部電極１９との間の電圧を測定することにより行う。
次に、磁気抵抗素子１０を構成する各部材の材料について説明する。
（下部電極１１）
下部電極１１は、低電気抵抗および拡散耐性に優れた材料が用いられることが好ましい。例えば、下部電極１１として、低抵抗化するために例えばＣｕが用いられることが好ましく、拡散耐性を向上させるために例えばＴａが用いられることが好ましい。このため、ＣｕをＴａで挟んだＴａ／Ｃｕ／Ｔａの積層構造が用いられることがより好ましい。
（下地層１２）
下地層１２は導電性であるが、後述する製造方法において、非磁性層１３、磁性層１４、非磁性層１６、および磁性層１８からなる積層構造の外形形状を画定するエッチングによって少なくとも非磁性層１６の側面に付着した場合に、酸化または窒化し易く、酸化または窒化することにより絶縁性を有しかつ絶縁破壊電圧の高い材料が用いられることが好ましい。例えば、下地層１２として、Ｈｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる第１群から選択された少なくとも１つの元素と、Ｔａ、Ｗ、Ｍｏ、Ｎｂ、Ｓｉ、Ｇｅ、Ｂｅ、Ｌｉ、Ｓｎ、Ｓｂ、およびＰからなる第２群から選択された少なくとも１つの元素とを含むアモルファス層が用いられる。アモルファス層は平坦性がよく、このアモルファス層上に成膜する層の結晶性を高くすることが可能となる。この場合、下地層１２は上記第１群から選択された少なくとも１つの元素と上記第２群から選択された少なくとも１つの元素とを含む化合物合金層であってもよい。
（非磁性層１３）
非磁性層１３は磁性層１４との界面の電子状態を変調するための高誘電率、例えば比誘電率が１０以上を有する材料であることが望ましい。例えば、チタン酸化物、ジルコニウム酸化物、ハフニウム酸化物、ランタン酸化物、セリウム酸化物、プラセオジム酸化物、ネオジム酸化物、プロメチウム酸化物、サマリウム酸化物、ユウロピウム酸化物、ガドリニウム酸化物、テルビウム酸化物、ジスプロシウム酸化物、ホルミウム酸化物、エルビウム酸化物、ツリウム酸化物、イッテルビウム酸化物、ルテチウム酸化物、マグネシウムチタン酸化物、マグネシウムジルコニウム酸化物、マグネシウムハフニウム酸化物、マグネシウムクロム酸化物、マンガンバナジウム酸化物、マグネシウムカルシウム酸化物、マグネシウムスカンジウム酸化物、マグネシウムアルミニウム酸化物、マグネシウムガリウム酸化物、マグネシウム鉄酸化物、マグネシウムマンガン酸化物、マグネシウムコバルト酸化物、マグネシウムニッケル酸化物、マグネシウム亜鉛酸化物、ストロンチウムチタン酸化物、または亜鉛酸化物のうちの少なくとも１つが用いられる。非磁性層１３は、アモルファス層または配向した結晶層であることが望ましい。厚さは、０．２ｎｍ〜５．０ｎｍが望ましい。
（磁性層１４、１６、１８）
記憶層として、例えば、厚さが０．４ｎｍ〜３．０ｎｍのＣｏＦｅＢを用いることができる。また、参照層として、例えば、ＴｂＣｏＦｅ、ＣｏとＰｔを積層させた人工格子、またはＦｅＰｔをＬ１０型規則構造とした結晶層等を用いてもよい。なお、参照層と非磁性層１７との間に界面磁性層としてＣｏＦｅＢを挟むことで、参照層と非磁性層との界面のスピン分極率を向上させ、高いＭＲ比（磁気抵抗比）を得ることが可能になる。この時、界面磁性層となるＣｏＦｅＢの厚さは例えば、０．１ｎｍ〜５．０ｎｍであることが好ましく、より好ましくは０．４ｎｍ〜３．０ｎｍである。
磁性層１４、１６、１８は、一方向異方性を有することが好ましい。その実効厚さは０．１ｎｍから２０ｎｍであることが好ましい。ここで、実効厚さとは磁気デッド層の厚さを差し引いた、磁気秩序を有する領域のみを換算した膜厚である。更に、これらの磁性層の実効膜厚は、超常磁性にならない程度の厚さが必要であり、０．４ｎｍ以上であることがより望ましい。磁性層１６または磁性層１８として、ホイスラー合金、例えばＣｏ２ＦｅＡｌ１−ｘＳｉｘ、またはＣｏ２Ｍｎ１−ｘＦｅｘＳｉなどを用いることができる。他には磁性層１６または磁性層１８として、Ｆｅ３Ｇａ、Ｆｅ３Ｇｅ、Ｆｅ３Ｉｎ、Ｆｅ３Ｓｉ、Ｆｅ３Ｇｅ、Ｆｅ３Ｓｎ、γ−Ｆｅ、ＦｅＮｘ、ＣｏＮｘ、またはＣｏＦｅＮｘなどを用いることができる。ここで、例えばＦｅＮｘの組成比ｘは、化学量論比に一致していなくともよいことを表す。
また、上記磁性層１４、１８としては、ＧｅＭｎ、ＳｉＣＮｉ、ＳｉＣＭｎ、ＳｉＣＦｅ、ＺｎＭｎＴｅ、ＺｎＣｒＴｅ、ＢｅＭｎＴｅ、ＺｎＶＯ、ＺｎＭｎＯ、ＺｎＣｏＯ、ＧａＭｎＡｓ、ＩｎＭｎＡｓ、ＩｎＭｎＡｂ、ＧａＭｎＰ、ＧａＭｎＮ、ＧａＣｒＮ、ＡｌＣｒＮ、ＢｉＦｅＴｅ、ＳｂＶＴｅ、ＰｂＳｎＭｎＴｅ、ＧｅＭｎＴｅ、ＣｄＭｎＧｅＰ、ＺｎＳｉＮＭｎ、ＺｎＧｅＳｉＮＭｎ、ＢｅＴｉＦｅＯ、ＣｄＭｎＴｅ、ＺｎＭｎＳ、ＴｉＣｏＯ、ＳｉＭｎ、ＳｉＧｅＭｎなどの磁性半導体を用いてもよい。
なお、上記磁性層１６、１８に、Ｔｉ（チタン）、Ｖ（バナジウム）、Ｃｒ（クロム）、Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｇａ（ガリウム）、Ｐ（リン）、Ｉｎ（インジウム）、Ｒｕ（ルテニウム）、Ｏｓ（オスミウム）、Ｒｅ（レニウム）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ（白金）、Ｈｆ（ハフニウム）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ（ニオブ）、希土類元素などを添加して、磁気特性を調節したり、結晶性、機械的特性、化学的特性などの各種物性を調節することができる。
（アモルファスの非磁性層１５）
アモルファスの非磁性層１５は磁性層１４、１６、１８と混ざりにくい元素を用いていることが望ましい。厚さは０．１ｎｍ〜１．０ｎｍが好ましく、０．１ｎｍ〜０．５ｎｍの厚さであることが更に好ましい。非磁性層１５の材料としては、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｈｆ、Ｚｒ、Ｔｉ、Ｓｃ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、Ａｌ、Ｒｕ、Ｉｒ、Ｒｈ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、およびＡｕからなる群から選択された少なくとも１つの元素を含む。Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｈｆ、Ｚｒ、Ｔｉ、Ｓｃ、Ｖ、およびＡｌからなる群から選択された少なくとも１つの元素は、ホウ化物の形成エネルギーが小さいため、熱処理によってＣｏＦｅＢからボロンの浸みだしができることを可能になる。Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉからなる群から選択された少なくとも１つの元素は、磁気的結合により、磁性層１４と磁性層１６との間の交換結合を強化する。Ｃｒ、Ｒｕ、Ｉｒ、Ｒｈ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、およびＡｕからなる群から選択された少なくとも１つの元素は、磁性層１４と磁性層１６との間の交換相互作用を強くする。Ｍｇ、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｒｕ、Ｐｔ、Ｃｕ、Ａｇ、およびＡｕからなる群から選択された少なくとも１つの元素は、磁性層１４と磁性層１６との間の元素の拡散を防止する。ＨｆはＦｅを含む磁性層との界面で垂直磁気異方性を付与する。
（非磁性層１７）
非磁性層１７は、非磁性材料からなり、非磁性金属、非磁性半導体、絶縁体等を用いることができる。非磁性層１７として、絶縁体が用いられた場合は、トンネルバリア層となり、磁気抵抗素子１０は、ＭＴＪ素子となる。この非磁性層１７は、非磁性層１３よりも面積抵抗が１０倍以上であることが好ましい。このように構成することにより、非磁性層１３の寄生抵抗の寄与が低減可能となり、磁気抵抗変化率を増大することができる。
また、非磁性層１７として、例えば、厚さが１ｎｍ程度のＭｇＯを用いることができる。この場合、高いＭＲ比を得ることが可能になる。トンネルバリア層の材料としては、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、バリウム（Ｂａ）、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）、ストロンチウム（Ｓｒ）、亜鉛（Ｚｎ）、およびチタン（Ｔｉ）からなる群から選ばれる少なくとも１つの元素を含む酸化物、窒化物、硫化物が挙げられる。特に酸化物を用いることが望ましい。具体的には、ＭｇＯ、ＡｌＯ、ＺｎＯ、ＳｒＯ、またはＴｉＯが挙げられる。トンネルバリア層は、上述の酸化物のグループから選ばれる２つ以上の材料の混晶物あるいはこれら積層構造であってもよい。混晶物の例としては、ＭｇＡｌＯ、ＭｇＺｎＯ、ＭｇＴｉＯ、ＭｇＣａＯなどである。二層積層構造の例としてはＭｇＯ／ＺｎＯ、ＭｇＯ／ＡｌＯ、ＴｉＯ／ＡｌＯ、ＭｇＡｌＯ／ＭｇＯなどが挙げられる。三層積層構造の例としてはＡｌＯ／ＭｇＯ／ＡｌＯ、ＺｎＯ／ＭｇＯ／ＺｎＯなどが挙げられる。なお、記号「／」の左側が上層を示し、右側が下層を示している。
（上部電極１９）
上部電極１９は、電極としての機能の他、磁気抵抗素子１０をパターニングする際のマスクとしても用いられる。このため、上部電極２０としては、低電気抵抗および拡散耐性に優れた材料で、かつ、エッチング耐性またはミリング耐性に優れた材料が望まれる。例えば、上部電極１９として、Ｔａ／Ｒｕの積層膜等が用いられる。
（保護層２０）
保護層２０は、下地層１２に含まれる元素と同種の元素を少なくとも１つ含む絶縁材料で形成されている。つまり、保護層１９は、下地層１２に含まれる元素、例えばＨｆ、Ｚｒ、Ａｌ、Ｃｒ、およびＭｇからなる群から選択された少なくとも１つの元素を含んだ絶縁材料で形成される。保護層２０は、下地層１２を構成する材料に対して酸化または窒化をすることで絶縁化しており、下地層１２を構成する材料に酸素（Ｏ）、または窒素（Ｎ）を含有した材料で構成される。なお、保護層２０の酸化物、窒化物は、価数状態に関わりなく、絶縁性が確保されていれば良い。
（第１変形例）
第１実施形態の第１変形例による磁気抵抗素子の断面を図４に示す。この第１変形例の磁気抵抗素子１０Ａは、図１に示す第１実施形態の磁気抵抗素子１０において、磁性層１４を磁性層１４Ａに置き換えた構成を有している。この磁性層１４Ａは、磁性層１４に比べて磁気異方性が高く、電圧による磁気異方性の変調の符号が磁性層１４と同じで、磁性層１６と逆となる材料が用いられる。
この磁性層１４Ａとしては、Ｃｏ、Ｆｅ、Ｎｉのうちの少なくとも１つの元素を含む金属、それらの合金、例えばＣｏ−Ｐｔ、Ｃｏ−Ｆｅ−Ｐｔ、Ｆｅ−Ｐｔ、Ｃｏ−Ｆｅ−Ｃｒ−Ｐｔ、Ｃｏ−Ｃｒ−Ｐｔ、Ｃｏ−Ｐｄ、ＮｉＭｎＳｂ、Ｃｏ２ＭｎＧｅ、Ｃｏ２ＭｎＡｌ、Ｃｏ２ＭｎＳｉ、ＣｏＣｒＦｅＡｌ、ＭｎＧａ、Ｍｎ３Ｇａ、Ｍｎ３Ｇｅ、Ｌ１０−ＦｅＮｉ等が用いられる。
上記磁性層１４Ａを用いたことにより、磁気抵抗素子のリテンション特性が向上し、記憶素子としての不揮発性能が良好となる。この場合、磁性層１６としては磁性層ＣｏＦｅ、ＣｏＮｉ、ＦｅＮｉ、ＦｅＶ、ＦｅＣｒを用いることができる。また、磁性層１６としてはホイスラー合金、例えばＣｏ２ＦｅＡｌ１−ｘＳｉｘ、またはＣｏ２Ｍｎ１−ｘＦｅｘＳｉなどを用いることができる。他には磁性層１６として、ＦｅＧａｘ、ＦｅＧｅｘ、ＦｅＩｎｘ，ＦｅＳｉｘ、ＦｅＧｅｘ、ＦｅＳｎｘ、ＦｅＮｘ、ＣｏＮｘ，ＣｏＦｅＮｘなどを用いることができる。ここで、例えばＦｅＧａｘの組成比ｘは、化学量論比に一致していなくともよいことを表す。
（第２変形例）
第１実施形態の第２変形例による磁気抵抗素子の断面を図５に示す。この第２変形例の磁気抵抗素子１０Ｂは、図１に示す第１実施形態の磁気抵抗素子１０において、磁性層１４、非磁性層１５、および磁性層１６を磁性層１４Ｂに置き換えた構成を有している。この磁性層１４Ｂとしては、磁性層１４または磁性層１４Ｂと同じ材料が用いられる。すなわち、第２変形例の磁気抵抗素子１０Ｂは、下部電極１１、下地層（第３非磁性層）１２、非磁性層（第１非磁性層）１３、磁性層（第２磁性層）１４Ｂ、非磁性層（第２非磁性層）１７，磁性層（第１磁性層）１８、上部電極１９がこの順序で積層された構成を有している。
第２変形例において、非磁性層１３として例えばＭｇＶＯを用い、磁性層１４Ｂとして例えばＣｏＦｅＢを用い、非磁性層１７として例えばＭｇＯを用いる。この時、非磁性層１３と磁性層１４Ｂとの界面、および磁性層１４Ｂと非磁性層１７との界面での電圧による磁気異方性の変調の符号が異なるために、２つの界面における電圧の効果が増強される。第１実施形態、第１変形例と比較して、非磁性層１５がなく、磁性層が一体化するために、ＭＲＡＭ作成時のＭＴＪ素子間の特性に関する歩留まりが良好となる。組み合わせとしては、磁性層１４Ｂは例えばＦｅ、Ｃｏが原子比において８０％以上含み、非磁性層１３は例えば、チタン酸化物、ジルコニウム酸化物、ハフニウム酸化物、ランタン酸化物、セリウム酸化物、プラセオジム酸化物、ネオジム酸化物、プロメチウム酸化物、サマリウム酸化物、ユウロピウム酸化物、ガドリニウム酸化物、テルビウム酸化物、ジスプロシウム酸化物、ホルミウム酸化物、エルビウム酸化物、ツリウム酸化物、イッテルビウム酸化物、ルテチウム酸化物、マグネシウムチタン酸化物、マグネシウムジルコニウム酸化物、マグネシウムハフニウム酸化物、マグネシウムクロム酸化物、マンガンバナジウム酸化物、マグネシウムカルシウム酸化物、マグネシウムスカンジウム酸化物、マグネシウムアルミニウム酸化物、マグネシウムガリウム酸化物、マグネシウム鉄酸化物、マグネシウムマンガン酸化物、マグネシウムコバルト酸化物、マグネシウムニッケル酸化物、マグネシウム亜鉛酸化物、ストロンチウムチタン酸化物、または亜鉛酸化物のうちの少なくとも１つを用い、非磁性層１７としては例えばマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、バリウム（Ｂａ）、アルミニウム（Ａｌ）、ベリリウム（Ｂｅ）、ストロンチウム（Ｓｒ）、亜鉛（Ｚｎ）、およびチタン（Ｔｉ）からなる群から選ばれる少なくとも１つの元素を含む酸化物、窒化物、または硫化物を用いることが望ましい。
（製造方法）
次に、第１実施形態の変形例の磁気抵抗素子１０の製造方法について、図６Ａ乃至図６Ｃを参照して説明する。
下地層１２上に、高誘電体の非磁性層１３、磁性層１４、アモルファスの非磁性層１５、磁性層１６、非磁性層１７、磁性層１８、および上部電極１９を積層する。続いて、磁気抵抗素子の外形形状（平面形状）を画定するために第１のイオンミリングを用いてパターニングを行う。この第１のイオンミリングは、Ａｒ、Ｋｒ、Ｘｅ等の不活性ガスが用いられる。なお、本製造方法では、Ａｒイオンを用いている。また、第１のイオンミリングでは、入射するＡｒイオンの入射角度は、上部電極１９の上面に垂直な方向に対して５０°程度傾斜した方向に調整される。このようにすることで、非磁性層１７の側面にイオンミリングによる堆積層が形成されないようにすることができる。この第１のイオンミリングは、下地層１２の上部が加工されるまで実施される。
次に、図６Ｂに示すように、Ａｒイオンの入射角度を膜面に対して垂直方向になるように変え、第２のイオンミリングが行われる。第２のイオンミリングでは、下地層１２が更にイオンミリングされる。その結果、Ａｒイオンによってイオンミリングされた下地層１２の一部が、磁気抵抗素子１０の側壁に堆積し、堆積層２０が形成される。なお、第２のイオンミリングにおけるイオンの入射方向は、磁気抵抗素子１０の膜面に対して、第１のイオンミリングにおけるイオンの入射方向より上部電極の上面に対して垂直な方向に、より近いことが望ましい。
以上説明したように、第１実施形態およびその変形例によれば、高い熱安定性および低電流での書き込みを可能にする磁気抵抗素子を提供することができる。
（第２実施形態）
次に、第２実施形態による磁気メモリ（ＭＲＡＭ）について説明する。
本実施形態のＭＲＡＭは複数のメモリセルを有している。本実施形態のＭＲＡＭの１つのメモリセルの主要部の断面を図７に示す。各メモリセルは、第１実施形態およびその変形例のいずれかの磁気抵抗素子を記憶素子として備えている。この第２実施形態では、記憶素子が第１実施形態の磁気抵抗素子１０であるとして説明する。
図１２に示すように、磁気抵抗素子１０の上面は、上部電極２０を介してビット線３２と接続されている。また、磁気抵抗素子１０の下面は、下部電極９、引き出し電極３４、プラグ３５を介して、半導体基板３６の表面のソース／ドレイン領域のうちドレイン領域３７ａに接続されている。ドレイン領域３７ａは、ソース領域３７ｂ、基板３６上に形成されたゲート絶縁膜３８、ゲート絶縁膜３８上に形成されたゲート電極３９と共に、選択トランジスタＴｒを構成する。選択トランジスタＴｒと磁気抵抗素子１とは、ＭＲＡＭの１つのメモリセルを構成する。ソース領域３７ｂは、プラグ４１を介してもう１つのビット線４２と接続されている。なお、引き出し電極３４を用いずに、下部電極９の下方にプラグ３５が設けられ、下部電極９とプラグ３５が直接接続されていてもよい。ビット線３２、４２、下部電極９、上部電極２０、引き出し電極３４、プラグ３５、４１は、Ｗ、Ａｌ、ＡｌＣｕ、Ｃｕ等から形成されている。
本実施形態のＭＲＡＭにおいては、図７に示す１つのメモリセルが例えば行列状に複数個設けられることにより、ＭＲＡＭのメモリセルアレイが形成される。図８は、本実施形態のＭＲＡＭの主要部を示す回路図である。
図８に示すように、磁気抵抗素子１０と選択トランジスタＴｒとからなる複数のメモリセル５３が行列状に配置されている。同じ列に属するメモリセル５３の一端子は同一のビット線３２と接続され、他端子は同一のビット線４２と接続されている。同じ行に属するメモリセル５３の選択トランジスタＴｒのゲート電極（ワード線）３９は相互に接続され、さらにロウデコーダ５１と接続されている。
ビット線３２は、トランジスタ等のスイッチ回路５４を介して書き込み回路５５と接続されている。また、ビット線４２は、トランジスタ等のスイッチ回路５６を介して書き込み回路５７と接続されている。書き込み回路５５、５７は、第１実施形態で説明した書き込み電圧Ｖ１、Ｖ２を、接続されたビット線３２、４２に供給する。
ビット線４２は、また、読み出し回路５２と接続されている。読み出し回路５２は、ビット線３２と接続されていてもよい。読み出し回路５２は、センスアンプ等を含んでいる。
書き込みの際、書き込み対象のメモリセルと接続されたスイッチ回路５４、５６および選択トランジスタＴｒがオンされることにより、対象のメモリセルを介する電流経路が形成される。そして、書き込み回路５５、５７のうち、書き込まれるべき情報に応じて、一方が対応するビット線に書き込み電圧を印加することにより、書き込まれるべき情報に応じた方向に書き込み電流が流れる。
書き込み速度としては、数ナノ秒から数マイクロ秒までのパルス幅を有する電流でスピン注入書込みを行うことが可能である。
読み出しの際、書き込みと同様にして指定された磁気抵抗素子１０に、読み出し回路５２によって磁化反転を起こさない程度の小さな読み出し電流が供給される。そして、読み出し回路５２は、磁気抵抗素子１０の磁化の状態に応じた抵抗値に起因する電流値あるいは電圧値を、参照値と比較することで、その抵抗状態を判定する。
なお、読み出し時は、書き込み時よりも電流パルス幅が短いことが望ましい。これにより、読み出し時の電流での誤書込みが低減される。これは、書き込み電流のパルス幅が短い方が、書き込み電流値の絶対値が大きくなるということに基づいている。
以上説明したように、本実施形態によれば、高い熱安定性および低電流での書き込みを可能にする磁気メモリを提供することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０，１０Ａ，１０Ｂ・・・磁気抵抗素子、１１・・・下部電極、１２・・・下地層、１３・・・高誘電体の非磁性層、１４，１４Ａ・・・磁性層、１５・・・アモルファスの非磁性層、１６，１６Ａ・・・磁性層、１７・・・非磁性層、１８・・・磁性層、１９・・・上部電極、３２・・・ビット線、３９・・・ワード線、４２・・・ビット線、５４，５６・・・スイッチ、５１・・・ロウデコーダ、５２・・・読み出し回路、５３・・・メモリセル、５５，書き込み回路

Claims (9)

  1. 第１非磁性層と、第１磁性層と、前記第１非磁性層と前記第１磁性層との間に配置された第２磁性層と、前記第１磁性層と前記第２磁性層との間に配置された第２非磁性層と、前記第２非磁性層と前記第２磁性層との間に配置された第３非磁性層と、前記第２非磁性層と前記第３非磁性層との間に配置された第３磁性層と、を備え、
    前記第２磁性層と前記第３磁性層は構成元素の少なくとも一部が異なり、
    前記第１非磁性層は比誘電率が１０以上であり、
    前記第３非磁性層は、Ｎｂ、Ｔａ、Ｍｏ、Ｗ、Ｈｆ、Ｚｒ、Ｔｉ、Ｓｃ、Ｖ、Ｃｒ、Ｍｎ、Ｆｅ、Ｃｏ、Ｎｉ、Ｍｇ、Ａｌ、Ｒｕ、Ｉｒ、Ｒｈ、Ｐｄ、Ｐｔ、Ｃｕ、Ａｇ、およびＡｕからなる群から選択された少なくとも１つの元素を含む、磁気抵抗素子。
  2. 前記第３磁性層と前記第２非磁性層との間の界面における電圧による磁気異方性の変調の符号と、前記第２磁性層と前記第１非磁性層との間の界面における電圧による磁気異方性の変調の符号が互いに異なる請求項１記載の磁気抵抗素子。
  3. 導電性の第４非磁性層を更に備え、前記第１非磁性層は前記第４非磁性層と前記第２磁性層との間に配置され、前記第４非磁性層は前記第１非磁性層と接する請求項１または２記載の磁気抵抗素子。
  4. 第１非磁性層と、第１磁性層と、前記第１非磁性層と前記第１磁性層との間に配置された第２磁性層と、前記第１磁性層と前記第２磁性層との間に配置された第２非磁性層と、た第３磁性層と、を備え、前記第２磁性層と前記第１非磁性層との間の界面における電圧による磁気異方性の変調の符号と、前記第２磁性層と前記第２非磁性層との間の界面における電圧による磁気異方性の変調の符号が互いに異なる磁気抵抗素子。
  5. 導電性の第３非磁性層を更に備え、前記第１非磁性層は前記第３非磁性層と前記第２磁性層との間に配置され、前記第３非磁性層は前記第１非磁性層と接する請求項４記載の磁気抵抗素子。
  6. 前記第１非磁性層は、チタン酸化物、ジルコニウム酸化物、ハフニウム酸化物、ランタン酸化物、セリウム酸化物、プラセオジム酸化物、ネオジム酸化物、プロメチウム酸化物、サマリウム酸化物、ユウロピウム酸化物、ガドリニウム酸化物、テルビウム酸化物、ジスプロシウム酸化物、ホルミウム酸化物、エルビウム酸化物、ツリウム酸化物、イッテルビウム酸化物、ルテチウム酸化物、マグネシウムチタン酸化物、マグネシウムジルコニウム酸化物、マグネシウムハフニウム酸化物、マグネシウムクロム酸化物、マンガンバナジウム酸化物、マグネシウムカルシウム酸化物、マグネシウムスカンジウム酸化物、マグネシウムアルミニウム酸化物、マグネシウムガリウム酸化物、マグネシウム鉄酸化物、マグネシウムマンガン酸化物、マグネシウムコバルト酸化物、マグネシウムニッケル酸化物、マグネシウム亜鉛酸化物、ストロンチウムチタン酸化物、または亜鉛酸化物のうちの少なくとも１つを含む請求項１乃至５のいずれかに記載の磁気抵抗素子。
  7. 前記第２非磁性層の面積抵抗が前記第１非磁性層の面積抵抗の１０倍以上である請求項１乃至６のいずれかに記載の磁気抵抗素子。
  8. 第１および第２電極と、
    前記第１電極と前記第２電極との間に配置された請求項１乃至７のいずれかに記載の磁気抵抗素子と、
    前記第１電極と前記第２電極との間に電圧を印加する書き込み回路と、
    を備えている磁気メモリ。
  9. 前記書き込み回路は、前記第１電極と前記第２電極との間に第１電圧を印加し、前記第１電圧の絶対値よりも小さい絶対値を有する第２電圧を前記第１電極と前記第２電極との間に印加する請求項８記載の磁気メモリ。
JP2017053285A 2017-03-17 2017-03-17 磁気抵抗素子及び磁気メモリ Pending JP2018157091A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017053285A JP2018157091A (ja) 2017-03-17 2017-03-17 磁気抵抗素子及び磁気メモリ
US15/700,592 US20180268887A1 (en) 2017-03-17 2017-09-11 Magnetoresistive element and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017053285A JP2018157091A (ja) 2017-03-17 2017-03-17 磁気抵抗素子及び磁気メモリ

Publications (1)

Publication Number Publication Date
JP2018157091A true JP2018157091A (ja) 2018-10-04

Family

ID=63520177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017053285A Pending JP2018157091A (ja) 2017-03-17 2017-03-17 磁気抵抗素子及び磁気メモリ

Country Status (2)

Country Link
US (1) US20180268887A1 (ja)
JP (1) JP2018157091A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090132A1 (ja) * 2021-11-17 2023-05-25 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗効果メモリ、メモリアレイ及びメモリシステム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10833249B2 (en) * 2017-09-18 2020-11-10 Centre National De La Recherche Scientifique Magnetic memory cell of current programming type
JP2022049406A (ja) * 2020-09-16 2022-03-29 キオクシア株式会社 磁気記憶装置
US11963462B2 (en) 2022-03-18 2024-04-16 Honeywell International Inc. Magneto-resistive random access memory magnetic tunnel junction and cell with voltage-controlled writing

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269885A (ja) * 2005-03-25 2006-10-05 Sony Corp スピン注入型磁気抵抗効果素子
JP5727836B2 (ja) * 2011-03-30 2015-06-03 株式会社東芝 磁気記憶素子、磁気記憶装置、磁壁移動方法
JP5711637B2 (ja) * 2011-09-26 2015-05-07 株式会社東芝 磁気メモリ素子、磁気メモリ装置、スピントランジスタ、及び集積回路
JP5383882B1 (ja) * 2012-09-26 2014-01-08 株式会社東芝 不揮発性記憶装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090132A1 (ja) * 2021-11-17 2023-05-25 ソニーセミコンダクタソリューションズ株式会社 磁気抵抗効果メモリ、メモリアレイ及びメモリシステム

Also Published As

Publication number Publication date
US20180268887A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
JP6200471B2 (ja) 磁気メモリ
US11563169B2 (en) Magnetic tunnel junction element and magnetic memory
US7119410B2 (en) Magneto-resistive effect element and magnetic memory
US8604569B2 (en) Magnetoresistive element
CN108701758B (zh) 磁阻元件和电子设备
JP5232206B2 (ja) 磁気抵抗素子及び磁気ランダムアクセスメモリ
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
US20150069554A1 (en) Magnetic memory and method of manufacturing the same
CN108780780B (zh) 非易失性存储器装置和制造非易失性存储器装置的方法
JP6679455B2 (ja) 磁気抵抗素子及び磁気メモリ
US11017821B2 (en) Magnetic recording array and magnetic recording device
US10170694B1 (en) Magnetic memory
CN107078210B (zh) 磁阻元件和磁存储器
JP2018157091A (ja) 磁気抵抗素子及び磁気メモリ
WO2016080373A1 (ja) 磁気抵抗素子および磁気メモリ
US10388854B2 (en) Magnetic memory device
US20090052237A1 (en) Magnetic memory device and magnetic memory apparatus
WO2018020730A1 (ja) 磁気トンネル接合素子およびその製造方法
US10923169B2 (en) Magnetic recording array and magnetic recording device
US10186656B2 (en) Magnetoresistive element and magnetic memory
US10833253B2 (en) Low magnetic moment materials for spin transfer torque magnetoresistive random access memory devices
US9647034B2 (en) Magnetoresistive memory device and manufacturing method of the same

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20170606

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20180905