JP2006216965A - スピン分極電流を利用したマルチビット磁気メモリ素子とその製造及び駆動方法 - Google Patents

スピン分極電流を利用したマルチビット磁気メモリ素子とその製造及び駆動方法 Download PDF

Info

Publication number
JP2006216965A
JP2006216965A JP2006028753A JP2006028753A JP2006216965A JP 2006216965 A JP2006216965 A JP 2006216965A JP 2006028753 A JP2006028753 A JP 2006028753A JP 2006028753 A JP2006028753 A JP 2006028753A JP 2006216965 A JP2006216965 A JP 2006216965A
Authority
JP
Japan
Prior art keywords
magnetic
film
films
spin
polarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006028753A
Other languages
English (en)
Inventor
Chee-Kheng Lim
志慶 林
Yoshu Kim
庸洙 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006216965A publication Critical patent/JP2006216965A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】スピン分極電流を利用したマルチビット磁気メモリ素子とその製造及び駆動方法を提供する。
【解決手段】スイッチング素子、及びスイッチング素子に連結された磁気ストレージノードを備え、磁気ストレージノードは、垂直に離隔された第１磁性膜、第２磁性膜及びフリー磁性膜を備え、第１及び第２磁性膜は、磁気分極方向及びスピン分極された電子に対する透過特性が互いに逆であることを特徴とする磁気メモリ素子とその動作及び製造方法である。フリー磁性膜は、離隔された第１及び第２フリー磁性膜を備え、第１フリー磁性膜と第２フリー磁性膜との間に、磁気分極方向及びスピン分極された電子に対する透過特性が逆であり、かつ互いに離隔された第３及び第４磁性膜がさらに備えられる。
【選択図】図６

Description

本発明は、メモリ素子とその動作及び製造方法に係り、特にスピン分極電流を利用したマルチビット磁気メモリ素子とその製造及び駆動方法に関する。
磁気メモリ素子の動作と関連したイシューの一つは、動作電流を低め、選択された素子をアクセスする間に隣接する他の素子に対する磁気的影響を最小化するものである。また、構造的に磁気的安定性を確保するものである。これにより、磁場を利用してビットデータを記録した初期の磁気メモリ素子と異なり、電子のスピン分極特性を利用してビットデータを記録する磁気メモリ素子が紹介されている。
図１ないし図４は、現在まで紹介された、電子のスピン分極を利用した磁気メモリ素子（以下、従来の磁気メモリ素子という）を示す図面である。
図１ないし図４に示した従来の磁気メモリ素子は、電子のスピンを利用する。したがって、初期の磁場を利用した磁気メモリ素子に比べてセル選択性にすぐれるという利点がある。しかし、前記従来の磁気メモリ素子は、フリー磁性膜と下部磁性膜との磁気的カップリングに脆弱である。また、前記従来の磁気メモリ素子は、スピン分極された電子の密度を減少させる物質膜を備えているので、正常的な動作のためにはさらに多くの電流が必要である。したがって、前記従来の磁気メモリ素子を実際に使用し難い。
本発明が解決しようとする課題は、従来技術の問題点を改善するためのものであって、フリー磁性膜と下部磁性膜との磁気カップリングを最小化し、かつ動作に必要なスピン分極電流の密度を低下させ、磁気的安定性を確保できる磁気メモリ素子を提供するところにある。
本発明が解決しようとする他の課題は、前記磁気メモリ素子の動作方法を提供するところにある。
本発明が解決しようとするさらに他の課題は、前記磁気メモリ素子の製造方法を提供するところにある。
前記の課題を解決するために、本発明は、スイッチング素子、及び前記スイッチング素子に連結された磁気ストレージノードを備える磁気メモリ素子において、前記磁気ストレージノードは、垂直に離隔された第１磁性膜、第２磁性膜及びフリー磁性膜を備え、前記第１及び第２磁性膜は、磁気分極方向及びスピン分極された電子に対する透過特性が互いに逆であることを特徴とする磁気メモリ素子を提供する。
前記第１及び第２磁性膜は、それぞれスピン分極された電子に対してネガティブ及びポジティブ分極特性を有し、磁気分極方向が上、下または下、上の強磁性膜でありうる。または、前記第１及び第２磁性膜は、それぞれスピン分極された電子に対してポジティブ及びネガティブ分極特性を有し、磁気分極方向が上、下または下、上の強磁性膜でありうる。
本発明の他の実施形態によれば、前記フリー磁性膜と前記第２磁性膜との間に、スピン分極された電子に対する透過特性及び磁気分極方向が前記第２磁性膜と逆である第３磁性膜をさらに備える。
前記第１ないし第３磁性膜は、それぞれスピン分極された電子に対してポジティブ、ネガティブ及びポジティブ分極特性を有し、磁気分極方向が上、下、上の強磁性膜でありうる。または、前記第１ないし第３磁性膜は、それぞれスピン分極された電子に対してネガティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向が上、下、上の強磁性膜でありうる。
本発明のさらに他の実施形態によれば、前記フリー磁性膜は、離隔された第１及び第２フリー磁性膜を備える。
前記第１フリー磁性膜と第２フリー磁性膜との間に、磁気分極方向及びスピン分極された電子に対する透過特性が逆であり、かつ互いに離隔された第３及び第４磁性膜をさらに備える。このとき、前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は同一であるが、磁気分極方向は互いに逆である強磁性膜でありうる。また、前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は逆であるが、磁気分極方向は同一である強磁性膜でありうる。
前記第１ないし第４磁性膜は、それぞれスピン分極された電子に対してそれぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向は上、下、上、下の強磁性膜でありうる。
前記第１及び第２フリー磁性膜の厚さは相異なりうる。
前記第１及び第２磁性膜のうちいずれか一つは、ＮｉＦｅ膜、Ｃｏ膜、ＣｏＦｅ膜、Ｎｉ膜、Ｆｅ膜及びＮｉＦｅＣｕ膜からなる群のうち選択されたいずれか一つであり、他の一つは、ＦｅＣｒ膜、ＣｒＯ２／Ｃｏ膜、Ｆｅ３Ｏ４膜、Ｌａ０．７ Ｓｒ０．３ ＭｎＯ３膜及びＦｅＣｒ／Ｃｒ膜からなる群のうち選択されたいずれか一つでありうる。
前記他の課題を解決するために、本発明は、スイッチング素子、及び前記スイッチング素子に連結された磁気ストレージノードを備え、前記磁気ストレージノードは、垂直に離隔された第１磁性膜、第２磁性膜及びフリー磁性膜を備え、前記第１及び第２磁性膜は、磁気分極方向及びスピン分極された電子に対する透過特性が逆である磁気メモリ素子の動作方法において、前記磁気ストレージノードに、スピンアップ電子とスピンダウン電子とを備える第１電流を印加することを特徴とする磁気メモリ素子の動作方法を提供する。
このような動作方法において、前記第１電流を前記フリー磁性膜から前記第１磁性膜に、あるいはその逆方向に印加できる。また、前記動作方法において、前記磁気ストレージノードの構成及びそれによる特徴は、前記本発明の課題を解決するために提示された磁気メモリ素子と関連して記述したものと同一でありうる。
前記フリー磁性膜は、離隔された第１及び第２フリー磁性膜を備え、前記第１フリー磁性膜と第２フリー磁性膜との間に前記第３及び第４磁性膜をさらに備える場合、前記第１電流の印加後、前記第１電流より電流密度の低い第２電流を前記第１電流と逆方向に印加できる。
前記さらに他の課題を解決するために、本発明は、基板にスイッチング素子を形成する工程、前記基板上に前記スイッチング素子を覆う層間絶縁層を形成する工程、前記層間絶縁層上に、前記スイッチング素子と連結されるようにシード層を形成する工程、前記シード層上に第１磁性膜、第１非磁性膜、第２磁性膜、第２非磁性膜、フリー磁性膜及びキャッピング層を順次に積層する工程、前記キャッピング層ないし前記第１磁性膜を所定形態にパターニングする工程、及び前記キャッピング層に連結されるビットラインを形成する工程を含み、前記第１及び第２磁性膜は、スピン分極された電子に対する透過特性及び磁気分極方向が互いに逆である強磁性膜で形成することを特徴とする磁気メモリ素子の製造方法を提供する。
前記第１及び第２磁性膜のうちいずれか一つは、前記スピン分極された電子に対してポジティブ及びネガティブ分極特性のうちいずれか一つを有し、磁気分極方向が上または下である強磁性膜で形成できる。
本発明の他の実施形態によれば、前記第２非磁性膜と前記フリー磁性膜との間に順次に第３磁性膜及び第３非磁性膜をさらに形成し、前記第３磁性膜は、スピン分極された電子に対する透過特性及び磁気分極方向が前記第２磁性膜と互いに逆である強磁性膜で形成できる。このとき、前記第２磁性膜は、前記スピン分極された電子に対してポジティブ及びネガティブ分極特性のうちいずれか一つを有し、磁気分極方向が上または下である強磁性膜で形成できる。
本発明のさらに他の実施形態によれば、前記第２非磁性膜上に第１フリー磁性膜、第３非磁性膜、第３磁性膜、第４非磁性膜、第４磁性膜、第５非磁性膜、第２フリー磁性膜及び前記キャッピング層を順次に積層できる。このとき、前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は同一であるが、磁気分極方向は互いに逆である強磁性膜で形成できる。また、前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は逆であるが、磁気分極方向は同一である強磁性膜で形成することもできる。
前記第１ないし第４磁性膜は、それぞれスピン分極された電子に対してそれぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向は上、下、上、下である強磁性膜で形成でき、前記第１及び第２フリー磁性膜の厚さは相異なって形成できる。
ポジティブ分極特性を有する分極膜とは、磁化された磁性体を電流が通過するとき、前記磁性体の磁気分極と同じスピン方向を有する電子の透過性は高く、前記磁性体の磁気分極と逆のスピン方向を有する電子の透過性は低い分極膜をいう。そして、ネガティブ分極特性を有する分極膜とは、磁化された磁性体を電流が通過するとき、前記磁性体の磁気分極と逆のスピン方向を有する電子の透過性は高く、前記磁性体の磁気分極と同じスピン方向を有する電子の透過性は低い分極膜をいう。
本発明の磁気メモリ素子の磁気ストレージノードにおいて、ポジティブ分極特性を有する磁性膜とネガティブ分極特性を有する磁性膜とが交互に積層されている。したがって、本発明を利用すれば、磁気的に安定した構造を確保できる。また、このような構造でスピン分極された電流の密度が高くなるので、スイッチングに必要な電流の密度を低め、さらに速い書き込みが可能である。また、磁気ストレージノードが二つのフリー磁性膜を備える場合、マルチビットデータを記録できるので、素子の集積度及び記録密度を向上させる。
以下、本発明の実施形態によるスピン分極電流を利用したマルチビット磁気メモリ素子とその製造及び駆動方法を、添付された図面を参照して詳細に説明する。この過程で、図面に示した層や領域の厚さは、明細書の明確性のために誇張して示したものである。
まず、本発明の実施形態によるマルチビット磁気メモリ素子（以下、本発明のメモリ素子という）について説明する。
図５は、本発明のメモリ素子を簡略に示す図面である。図５に示すように、本発明のメモリ素子は、トランジスタ４０及びそれに連結された磁気ストレージノード４２、例えばＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌｌｉｎｇ Ｊｕｎｃｔｉｏｎ）セルを備える。トランジスタ４０は、ＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）が望ましい。磁気ストレージノード４２の一端は、ビットライン４４に連結されている。トランジスタ４０の代わりに、他のスイッチング素子が使われることもある。
図６は、磁気ストレージノード４２の第１構成例を示す図面である。
図６に示すように、磁気ストレージノード４２は、シード層４６、シード層４６上に順次に積層された第１磁性膜４８、第１非磁性膜５０、第２磁性膜５２、第２非磁性膜５４、フリー磁性膜５６及びキャッピング層５８を備える。第１及び第２磁性膜４８，５２及びフリー磁性膜５６は、強磁性物質からなることが望ましい。第１及び第２磁性膜４８，５２は、磁気分極特性が相異なる強磁性膜からなることが望ましい。例えば、第１磁性膜４８は、ポジティブまたはネガティブ分極特性を有する強磁性膜でありうる。第１磁性膜４８がポジティブ分極特性を有する強磁性膜である場合、図７に示したように、第１磁性膜４８は、自身に流入されるスピンアップ及びスピンダウン電子ｅ１，ｅ２のうち、スピン分極方向が自身の磁気分極方向４８ｐと同一であるスピンアップ電子ｅ１は、相対的に多く通過させ、スピン分極方向が自身の磁気分極方向４８ｐと逆であるスピンダウン電子ｅ２は、相対的に少なく通過（透過）させるか、またはほとんど通過させない。逆に、第１磁性膜４８がネガティブ分極特性を有する強磁性膜である場合、図８に示したように、第１磁性膜４８は、自身に流入されるスピンアップ及びスピンダウン電子ｅ１，ｅ２のうち、スピン分極方向が自身の磁気分極方向４８ｐと同一であるスピンアップ電子ｅ１は、相対的に少なく通過させるか、または通過させず、スピン分極方向が自身の磁気分極方向４８ｐと逆であるスピンダウン電子ｅ２は、相対的に多く通過させる。図７及び図８において、破線矢印は、電子の進行方向（電流の方向と逆である）を表す。
一方、第１磁性膜４８の磁気分極特性によって、第２磁性膜５２は、第１磁性膜４８と逆になる磁気分極特性を有する強磁性膜であることが望ましいが、第１及び第２磁性膜４８，５２は、磁気分極方向も互いに逆であることがさらに望ましい。例えば、図９に示したように、第１磁性膜４８がポジティブ分極特性を有し、磁気分極方向４８ｐが上である強磁性膜であるとき、磁気的安定性の側面で、第２磁性膜５２は、ネガティブ分極特性を有し、磁気分極方向５２ｐが下である強磁性膜であることが望ましい。このように磁気分極方向４８ｐ，５２ｐが互いに逆である場合、第１磁性膜４８と第２磁性膜５２との間に形成される磁場Ｂ１は閉ループを形成するので、第１及び第２磁性膜４８，５２は磁気的に安定した状態となる。しかし、図１０に示したように、第１及び第２磁性膜４８，５２がそれぞれポジティブ及びネガティブ分極特性を有し、磁気分極方向４８ｐ，５２ｐが同一である強磁性膜であるときは、第１磁性膜４８と第２磁性膜５２との間に互いに反発する磁場Ｂ２が形成されて、第１及び第２磁性膜４８，５２は磁気的に不安定な状態となる。
第１及び第２磁性膜４８，５２がポジティブ分極特性を有する場合、第１及び第２磁性膜４８，５２は、ＮｉＦｅ膜、Ｃｏ膜、ＣｏＦｅ膜、Ｎｉ膜、Ｆｅ膜及びＮｉＦｅＣｕ膜のうちいずれか一つでありうる。そして、第１及び第２磁性膜４８，５２がネガティブ分極特性を有する場合には、ＦｅＣｒ膜、ＣｒＯ２／Ｃｏ膜、Ｆｅ３Ｏ４膜、Ｌａ０．７ Ｓｒ０．３ ＭｎＯ３膜及びＦｅＣｒ／Ｃｒ膜のうちいずれか一つでありうる。前記第１及び第２磁性膜４８，５２の厚さは、場合によって異なりうる。第１及び第２磁性膜４８，５２は、単一膜であってもよく、複数の磁性膜を備えてもよい。後者の場合、人工反強磁性（ＳＡＦ：Ｓｙｎｔｈｅｔｉｃ Ａｎｔｉ−Ｆｅｒｒｏｍａｇｎｅｔｉｃ）膜でありうる。
再び図６に示すように、第２非磁性膜５４はトンネリング膜であって、導電膜であるか、またはアルミニウム酸化膜（ＡｌＯ）のような絶縁膜でありうる。シード層４６は、磁性膜であるか、または非磁性膜であるか、または磁性膜と非磁性膜とを備える混合層でありうる。シード層４６は、例えばタンタル（Ｔａ）層、ルテニウム（Ｒｕ）層でありうる。キャッピング層５８は、外部環境、例えば腐食からその下部に順次に積層された物質層を保護する役割を行う。
図１１ないし図１４は、磁気ストレージノード４２が図６に示したような構成を有する本発明のメモリ素子の動作を説明する図面である。本発明のメモリ素子の動作は、すなわち、通過する電流に対する磁気ストレージノード４２の反応についてのものであるところ、図１１ないし図１４には、通過する電流に対する磁気ストレージノード４２の反応のみを示した。第１及び第２磁性膜４８，５２は、それぞれネガティブ及びポジティブ分極特性を有する強磁性膜であり、磁気分極方向はそれぞれ上及び下であると見なしたが、第１及び第２磁性膜４８，５２の分極特性及び磁気分極方向はそれぞれ前記と逆でありうる。図１１ないし図１４において、磁気ストレージノード４２は、便宜上水平に示した。
図１１は、電流Ｉ−が第２非磁性膜５４から第１磁性膜４８に流れるとき、すなわち電子ｅ１，ｅ２が破線矢印で表したように、第１磁性膜４８から第２非磁性膜５４に流れるときにフリー磁性膜５６の反応を示す。参照符号ρ−は、ネガティブ分極特性を有することを表し、ρ＋は、ポジティブ分極特性を有することを表す。
図１１に示すように、第１磁性膜４８に流入される前に、スピンアップ電子ｅ１及びスピンダウン電子ｅ２が同じ比率をなす。しかし、このような電子ｅ１，ｅ２がシード層４６を通過した後、ネガティブ分極特性を有する第１磁性膜４８を通過するステップでスピンアップ電子ｅ１の通過率が低くなる。これにより、第１磁性膜４８を通過した後の電子ｅ１，ｅ２の構成を見れば、スピンダウン電子ｅ２がスピンアップ電子ｅ１より多い。次いで、第１非磁性膜５０を経て磁気分極方向が下であり、かつポジティブ分極特性を有する第２磁性膜５２を通過するステップで、スピンダウン電子ｅ２は、第２磁性膜５２をほとんど通過する一方、スピンアップ電子ｅ１は、一部のみ第２磁性膜５２を通過する。これにより、第２磁性膜５２を通過した後の電子ｅ１，ｅ２の構成を見れば、第１磁性膜４８を通過した後より、スピンダウン電子ｅ２の比率がスピンアップ電子ｅ１より非常に高い。したがって、第２磁性膜５２を通過した電子ｅ１，ｅ２は、全体的にスピン分極が下に向かうスピン分極された電流となる。このようなスピン分極された電流がフリー磁性膜５６を通過しつつ、フリー磁性膜５６の磁気分極方向（矢印）は、図１２に示したように第２磁性膜５２の磁気分極方向と平行になる。
図１３は、電流Ｉ＋が第１磁性膜４８から第２非磁性膜５４に流れるとき、すなわち電子ｅ１，ｅ２が破線矢印で表したように、第２非磁性膜５４から第１磁性膜４８に流れるときにフリー磁性膜５６の反応を示す。
図１３に示すように、スピンアップ電子ｅ１（以下、第１電子）とスピンダウン電子ｅ２（以下、第２電子）との比率が同一である電子ｅが、キャッピング層５８（図１３には図示せず）、フリー磁性膜５６及び第２非磁性膜５４を通過するまで同じ比率を維持する。しかし、ポジティブ分極特性を有し、下側方向に分極された第２磁性膜５２を通過するステップで、第２磁性膜５２の磁気分極方向と同じ方向のスピン分極を有する第２電子ｅ２は、第２磁性膜５２を通過する一方、第２磁性膜５２の磁気分極方向と逆方向のスピン分極を有する第１電子ｅ１は、第２磁性膜５２を通過できずにフリー磁性膜５６に反射される。その結果、第１電子ｅ１は、本来の方向と逆方向にフリー磁性膜５６を通過し、この過程で、第１電子ｅ１によりフリー磁性膜５６の磁気分極方向は、図１４に示したように第２磁性膜５２の磁気分極方向と逆になる。フリー磁性膜５６の磁気分極方向が図１２のようであるとき、磁気ストレージノード４２にビットデータ０が記録されたと見なすことができる。そして、フリー磁性膜５６の磁気分極方向が図１４のようであるとき、磁気ストレージノード４２にビットデータ１が記録されたと見なすことができる。
図１５は、磁気ストレージノード４２についての第２構成例を示す図面である。
図１５に示すように、磁気ストレージノード４２は、シード層４６、シード層４６上に順次に積層された第１磁性膜６２、第１非磁性膜６４、第２磁性膜６６、第２非磁性膜６８、第３磁性膜７０、第３非磁性膜７２、フリー磁性膜５６及びキャッピング層５８を備える。第１ないし第３磁性膜６２，６６，７０は強磁性膜であり、フリー磁性膜５６は強磁性膜である。第１ないし第３磁性膜６２，６６，７０は、ポジティブ分極特性またはネガティブ分極特性を有することができる。しかし、第１ないし第３磁性膜６２，６６，７０のうち隣接した二つの磁性膜は、相異なる分極特性を有する。図１６及び図２０は、これについての例を示す。図１６は、第１ないし第３磁性膜６２，６６，７０が順次にポジティブ、ネガティブ及びポジティブ分極特性を有する強磁性膜であり、かつ磁気分極方向がそれぞれ上、下、上である場合を示す。そして、図２０は、第１ないし第３磁性膜６２，６６，７０が順次にネガティブ、ポジティブ及びネガティブ分極特性を有する強磁性膜であり、かつ磁気分極方向がそれぞれ上、下、上である場合を示す。
図１６において、第１及び第３磁性膜６２，７０は、ポジティブ分極特性を有するＮｉＦｅ膜、Ｃｏ膜、ＣｏＦｅ膜、Ｎｉ膜、Ｆｅ膜またはＮｉＦｅＣｕ膜でありうる。そして、第１及び第２磁性膜４８，５２がネガティブ分極特性を有する場合には、ＦｅＣｒ膜、ＣｒＯ２／Ｃｏ膜、Ｆｅ３Ｏ４膜、Ｌａ０．７ Ｓｒ０．３ ＭｎＯ３膜またはＦｅＣｒ／Ｃｒ膜でありうる。第２磁性膜６６は、ネガティブ分極特性を有するＦｅＣｒ膜、ＣｒＯ２／Ｃｏ膜、Ｆｅ３Ｏ４膜、Ｌａ０．７ Ｓｒ０．３ ＭｎＯ３膜またはＦｅＣｒ／Ｃｒ膜でありうる。
図２０の場合、第１及び第３磁性膜６２，７０は、ネガティブ分極特性を有するので、それらの磁性膜６２，７０は、ＦｅＣｒ膜、ＣｒＯ２／Ｃｏ膜、Ｆｅ３Ｏ４膜、Ｌａ０．７ Ｓｒ０．３ ＭｎＯ３膜またはＦｅＣｒ／Ｃｒ膜であり、第２磁性膜６６は、ポジティブ分極特性を有するので、ＮｉＦｅ膜、Ｃｏ膜、ＣｏＦｅ膜、Ｎｉ膜、Ｆｅ膜またはＮｉＦｅＣｕ膜でありうる。
図１６ないし図２３には、便宜上シード層４６及びキャッピング層５８は示していない。
図１６に示すように、第１ないし第３磁性膜６２，６６，７０の分極特性がそれぞれポジティブ、ネガティブ及びポジティブであり、電子ｅが第１磁性膜６２からフリー磁性膜５６に流れる場合、初期に第１電子ｅ１と第２電子ｅ２とを同じ割合で含む電子ｅが第１ないし第３磁性膜６２，６６，７０を順次に通過した後、電子ｅで第１電子ｅ１の比率が急激に高くなる。これにより、フリー磁性膜５６を通過する電流Ｉ−は、スピン方向が上であるスピン分極された電流となる。このような電流により、フリー磁性膜５６の磁気分極方向は、図１７に示したように第３磁性膜７０の磁気分極方向と同一になる。
次に、第１ないし第３磁性膜６２，６６，７０の分極特性が図１６と同一であり、電流の方向のみが逆であるときは、図１８に示したように、第１電子ｅ１と第２電子ｅ２とを同じ割合で含む電子ｅは、フリー磁性膜５６から第１磁性膜６２に進む。このとき、第３磁性膜７０は、磁気分極方向が上であるポジティブ分極特性を有する強磁性膜であるので、電子ｅがフリー磁性膜５６を通過して第３磁性膜７０に進入する過程で、第２電子ｅ２のうち多量がフリー磁性膜５６に反射される。第３磁性膜７０に進入するステップで反射された第２電子ｅ２は、本来の進入方向と逆方向にフリー磁性膜５６を通過し、フリー磁性膜５６の磁気分極は、このような第２電子ｅ２により第２電子ｅ２のスピン分極方向と同じ方向に整列される。その結果、フリー磁性膜５６の磁気分極方向は、図１９に示したように第３磁性膜７０の磁気分極方向と逆になる。図１７に示したように、第３磁性膜７０とフリー磁性膜５６の磁気分極方向が同じ方向であるとき、図１５に示したような構成を有する磁気ストレージノード４２にビットデート０が記録されたと見なすことができる。そして、図１９に示したように、第３磁性膜７０とフリー磁性膜５６の磁気分極方向が逆方向であるときは、前記磁気ストレージノード４２にビットデート１が記録されたと見なすことができる。第３磁性膜７０とフリー磁性膜５６の磁気分極方向が同じ方向であるとき、ビットデート１が記録されたと見なし、逆方向であるとき、ビットデート０が記録されたと見なすこともできる。
一方、図１９の結果は、図１６で第１ないし第３磁性膜６２，６６，７０を磁気分極方向のみが逆である強磁性膜に代替して得ることもできる。図１７の結果も、図１８で第１ないし第３磁性膜６２，６６，７０を磁気分極方向のみが逆である強磁性膜に代替して得ることができる。
次に、図２０に示したように、第１ないし第３磁性膜６２，６６，７０がそれぞれネガティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向が上、下、上の強磁性膜であるとき、第１電子ｅ１と第２電子ｅ２とを同じ割合で含む電子ｅが第１磁性膜６２からフリー磁性膜５６に流れれば、第１ないし第３磁性膜６２，６６，７０の分極特性により第３磁性膜７０を通過した後、第１電子ｅ１の比率は急激に低くなる。これにより、フリー磁性膜５６には、第２電子ｅ２の比率がはるかに高い電流、すなわちスピン分極が下に向かうスピン分極された電流が通過する。このようなスピン分極された電流により、フリー磁性膜５６の磁気分極は、図２１に示したように第３磁性膜７０の磁気分極方向と逆方向に整列される。図２０において、第１ないし第３磁性膜６２，６６，７０のポジティブ、ネガティブ分極特性はそのまま維持し、それぞれの磁気分極方向のみを逆にする場合（下、上、下）、逆の結果が得られる。すなわち、フリー磁性膜５６の磁気分極は、第３磁性膜７０の磁気分極方向と同じ方向に整列される。
次いで、図２０で電子ｅの進行方向が逆である場合には、図２２に示したように、複数の第１電子ｅ１が第３磁性膜７０によりフリー磁性膜５６に反射される。前記反射された第１電子ｅ１の影響により、フリー磁性膜５６の磁気分極は、図２３に示したように第３磁性膜７０の磁気分極方向と同じ方向に整列される。図２２において、第１ないし第３磁性膜６２，６６，７０のポジティブ、ネガティブ分極特性はそのまま維持し、それぞれの磁気分極方向のみを逆にする場合（下、上、下）には、図２３と逆の結果が得られる。すなわち、フリー磁性膜５６の磁気分極は、第３磁性膜７０の磁気分極方向と逆方向に整列される。
図２４は、図５の磁気ストレージノード４２についての第３構成例を示す図面である。
図２４に示すように、磁気ストレージノード４２は、シード層４６、シード層４６上に順次に積層された第１磁性膜８０、第１非磁性膜８２、第２磁性膜８４、第２非磁性膜８６、第１フリー磁性膜８８、第３非磁性膜９０、第３磁性膜９２、第４非磁性膜９４、第４磁性膜９６、第５非磁性膜９８、第２フリー磁性膜１００及びキャッピング層５８を備える。第１磁性膜８０、第１非磁性膜８２、第２磁性膜８４、第２非磁性膜８６及び第１フリー磁性膜８８は、下部ＭＴＪセルを形成し、第３非磁性膜９０、第３磁性膜９２、第４非磁性膜９４、第４磁性膜９６、第５非磁性膜９８及び第２フリー磁性膜１００は、上側ＭＴＪセルを形成できる。第１磁性膜８０がポジティブ分極特性を有する強磁性膜であるとき、第１磁性膜８０は、ＮｉＦｅ膜、Ｃｏ膜、ＣｏＦｅ膜、Ｎｉ膜、Ｆｅ膜またはＮｉＦｅＣｕ膜であり、ネガティブ分極特性を有する強磁性膜であるとき、ＦｅＣｒ膜、ＣｒＯ２／Ｃｏ膜、Ｆｅ３Ｏ４膜、Ｌａ０．７ Ｓｒ０．３ ＭｎＯ３膜またはＦｅＣｒ／Ｃｒ膜でありうる。第２ないし第４磁性膜８４，９２，９６も、分極特性によって前記した強磁性膜でありうる。
図２４において、第１及び第２フリー磁性膜８８，１００の磁気分極方向は、印加される電流の方向または電流の量により同一であるか、または異なる。また、動作に必要な電流は、第１または第２フリー磁性膜８８，１００の厚さによっても異なる。図２５ないし図３２は、それを説明するための図面である。図２５ないし図３２において、シード層４６及びキャッピング層５８は便宜上示していない。また、図２５ないし図３２において、第１ないし第４磁性膜８０，８４，９２，９６は、それぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向はそれぞれ上、下、上、下である。第１ないし第４磁性膜８０，８４，９２，９６についての前記制限は変更されうる。
図２５及び図２６は、第１電流Ｉ１が第２フリー磁性膜１００から第１フリー磁性膜８８を経て第１磁性膜８０に流れるとき、すなわち電子ｅが第１磁性膜８０から第１フリー磁性膜８８を経て第２フリー磁性膜１００に流れるとき、第１及び第２フリー磁性膜８８，１００の磁気分極特性を示す。
具体的に、図２５に示すように、初期に第１電子ｅ１と第２電子ｅ２とを同じ割合で含む電子ｅは、ネガティブ分極特性を有する第１磁性膜８０、ポジティブ分極特性を有する第２磁性膜８４を順次に通過しつつ第２電子ｅ２の比率が高くなる。これにより、第１フリー磁性膜８８に入射される電流は、スピン分極方向が下であるスピン分極電流となる。第１フリー磁性膜８８の磁気分極は、このようなスピン分極電流により前記スピン分極電流のスピン分極と同じ方向に整列されて、図２６に示したように、第２磁性膜８４の磁気分極方向と第１フリー磁性膜８８のスピン分極方向とは同一になる。第１フリー磁性膜８８を通過した前記スピン分極された電流、すなわち第２電子ｅ２の比率の高い電子ｅ’は、ポジティブ分極特性を有する第３磁性膜９２を通過しつつ第２電子ｅ２の比率が低くなる。次いで、ネガティブ分極特性を有し、磁気分極方向が下である第４磁性膜９６を通過しつつ、第２フリー磁性膜１００には、スピン分極方向が上である第１電子ｅ１のみが流入される。これにより、第２フリー磁性膜１００の磁気分極は、第１電子ｅ１のスピン分極方向に整列されて、第２フリー磁性膜１００の磁気分極方向は、図２６に示したように、第４磁性膜９６の磁気分極方向及び第１フリー磁性膜８８の磁気分極方向と逆になる。図２５において、第２フリー磁性膜１００及び第１フリー磁性膜８８は、同じ厚さと示したが、第２フリー磁性膜１００が第１フリー磁性膜８８より薄いことがある。しかし、電子の流れ方向が逆である図２７に示したような場合には、第１フリー磁性膜８８が第２フリー磁性膜１００より薄いことがある。
図２７及び図２８は、電子ｅが第２フリー磁性膜１００から第１フリー磁性膜８８に流れるように第２電流Ｉ２が印加されるとき、第１及び第２フリー磁性膜８８，１００の磁気分極特性を示す。
図２７に示すように、電子ｅが第２フリー磁性膜１００を通過した後、ネガティブ分極特性を有し、磁気分極方向が下である第４磁性膜９６を通過するとき、電子ｅのうち、スピン分極方向が第４磁性膜９６の磁気分極方向と一致する第２電子ｅ２の一部は、第４磁性膜９６を通過できず、第４磁性膜９６と第５非磁性膜９８との境界で第２フリー磁性膜１００に反射される。このように反射された第２電子ｅ２が第２フリー磁性膜１００を通過しつつ、第２フリー磁性膜１００の磁気分極は、第２電子ｅ２のスピン分極方向に整列される。結局、第２フリー磁性膜１００の磁気分極方向は、図２８に示したように第４磁性膜９６の磁気分極方向と同一になる。第４磁性膜９６を通過する過程で第２電子ｅ２の一部が反射されたので、第４磁性膜９６を通過した後の電子ｅ"で第１電子ｅ１の比率は第２電子ｅ２より高い。電子ｅ"は、ポジティブ分極特性を有し、磁気分極方向が上である第３磁性膜９２を通過しつつ、第１電子ｅ１の比率はさらに高くなる。したがって、第１フリー磁性膜８８には、上側にスピン分極された電流が流入される。このようなスピン分極された電流が第１フリー磁性膜８８を通過しつつ、第１フリー磁性膜８８の磁気分極は、前記スピン分極された電流のスピン分極方向に整列される。その結果、第１フリー磁性膜８８の磁気分極方向は、図２８に示したように、第２磁性膜８４の磁気分極方向と逆であり、かつ第２フリー磁性膜１００の磁気分極方向とも逆になる。
図２９及び図３０は、第１磁性膜８０から第１フリー磁性膜８８を経て第２フリー磁性膜１００に電子が流れるように、所定の電流密度を有する第１電流Ｉ１（図２５参照）を印加した後、再び逆方向に電子が流れるように前記第１電流Ｉ１より電流密度の低い第３電流Ｉ３を印加するとき、第１及び第２フリー磁性膜８８，１００の磁気分極状態の変化を示す。第１及び第３電流Ｉ１，Ｉ３を表す矢印の厚さ差は、両電流間の電流密度が異なることを象徴的に表す。
さらに具体的に説明すれば、図２４の磁気ストレージノード４２に前記第１電流Ｉ１を印加したときの電子の流れは、図２５に示したようである。したがって、前記第１電流Ｉ１を印加した後の第１及び第２フリー磁性膜８８，１００の磁気分極状態は、図２６のようである。図２９は、第１及び第２フリー磁性膜８８，１００の磁気分極方向が、図２６に示したような磁気ストレージノード４２に前記第３電流Ｉ３を印加する過程を示し、図３０は、前記第３電流Ｉ３の印加による第１及び第２フリー磁性膜の最終の磁気分極状態を示す。したがって、図２９において、第１及び第２フリー磁性膜８８，１００の磁気分極方向は、前記第１電流Ｉ１の印加によるものである。
図２９に示すように、前記第３電流Ｉ３を構成する電子ｅｅ２は、第３電流Ｉ３の方向（実線矢印）と逆方向に流れる。破線矢印は、電子ｅｅ２が進む方向を表す。電子ｅｅ２が第２フリー磁性膜１００を通過して第４磁性膜９６を通過するステップで、電子ｅｅ２の第２電子ｅ２は、第４磁性膜９６と第５非磁性膜９８との境界で第２フリー磁性膜１００に反射される。このように反射された第２電子ｅ２のスピン分極方向が下であるが、反射された第２電子ｅ２の数が少ないため、第２フリー磁性膜１００の磁気分極は反転されず、前記第１電流Ｉ１により決定された方向をそのまま維持する。一方、電子ｅｅ２が第４磁性膜９６及び第３磁性膜９２を順次に通過する間に、磁気分極方向が前記第１電流Ｉ１により下に固定された第１フリー磁性膜８８には、スピン分極方向が上である第１電子ｅ１のみが入射される。第１フリー磁性膜８８に入射される第１電子ｅ１は、前記第２フリー磁性膜１００に反射された第２電子ｅ２より多いので、第１電子ｅ１の数は、少なくとも第１フリー磁性膜８８の磁気分極を反転させることができる臨界値となる。これにより、第１フリー磁性膜８８の磁気分極方向は反転され、第１フリー磁性膜８８の最終の磁気分極方向は、図３０に示したように第２フリー磁性膜１００の磁気分極方向と同様に上に向かう。
図３１及び図３２は、第２フリー磁性膜１００から第１フリー磁性膜８８に電子が流れるように、所定の電流密度を有する第２電流Ｉ２（図２７参照）を印加した後、再び前記第２電流Ｉ２と逆方向に電子が流れるように、第２電流Ｉ２より電流密度の低い第４電流Ｉ４を印加するとき、第１及び第２フリー磁性膜８８，１００の磁気分極状態の変化を示す。第２及び第４電流Ｉ２，Ｉ４を表す矢印の厚さ差は、第２及び第４電流Ｉ２，Ｉ４の電流密度の差を象徴的に表す。
図２４の磁気ストレージノード４２に第２電流Ｉ２を印加したときの電子の流れは、図２７に示したようである。したがって、第２電流Ｉ２を印加した後の第１及び第２フリー磁性膜８８，１００の磁気分極方向は、図２７のようである。図３１は、第１及び第２フリー磁性膜８８，１００の磁気分極方向が、図２７に示したような磁気ストレージノード４２に第４電流Ｉ４を印加する過程を示し、図３２は、第４電流Ｉ４の印加による第１及び第２フリー磁性膜８８，１００の最終の磁気分極方向を示す。したがって、図３１に示した第１及び第２フリー磁性膜８８，１００の磁気分極方向は、第２電流Ｉ２の印加によるものである。
図３１に示すように、第４電流Ｉ４を構成する電子ｅｅ４は、第４電流Ｉ４が流れる方向と逆に流れる。破線矢印は、電子ｅｅ４が進む方向を表す。電子ｅｅ４がネガティブ分極特性を有し、磁気分極方向が下である第１磁性膜８０を通過するステップで、電子ｅｅ４のうち第１電子ｅ１は、スピン分極方向が第１磁性膜８０の磁気分極方向と同一であるので通過できない。第２電流Ｉ２に比べて、第４電流Ｉ４の電流密度は非常に低い。したがって、第１磁性膜８０を通過した第１電子ｅ１はほとんどないことが分かる。したがって、第１磁性膜８０を通過した後、電子ｅｅ４は、第２電子ｅ２のみを含む。第２磁性膜８４は、ポジティブ分極特性を有し、磁気分極方向が上である。したがって、第２磁性膜８４の磁気分極方向と同じスピン分極を有する第２電子ｅ２は、第２磁性膜８４を無事に通過する。次いで、第２磁性膜８４を通過した第２電子ｅ２は、第１フリー磁性膜８８を通過する。第２電子ｅ２は、第１及び第２磁性膜８０，８４を通過する過程でほとんど損失されないので、第２電子ｅ２の密度は、第１フリー磁性膜８８の上に向かった磁気分極方向を反転させるのに十分な程度となる。したがって、第２電子ｅ２が第１フリー磁性膜８８を通過する過程で、第１フリー磁性膜８８の上に向かった磁気分極は、第２電子ｅ２のスピン分極方向に反転される。これにより、第１フリー磁性膜８８の磁気分極方向は、図３２に示したように第２フリー磁性膜１００の磁気分極方向と同一になる。第１フリー磁性膜８８を通過した第２電子ｅ２は、分極特性が第２電子ｅ２と異なる第３及び第４磁性膜９２，９６により遮断される。これにより、第１フリー磁性膜８８を通過した第２電子ｅ２は、第２フリー磁性膜１００まで達しない。したがって、第２フリー磁性膜１００は、第４電流Ｉ４が印加される間に何らの影響を受けない。
一方、図２５ないし図３２において、第１及び第２磁性膜８０，８４の位置は互いに変わりうる。また、第３及び第４磁性膜９２，９６の位置も互いに変わりうる。しかし、このとき、第３及び第４磁性膜９２，９６の磁気分極方向も上、下から下、上に変わらねばならない。
図２５ないし図３２の結果から、磁気ストレージノード４２が図２４のように第１及び第２フリー磁性膜８８，１００を備える場合、第１及び第２フリー磁性膜８８，１００の磁気分極状態によって、磁気ストレージノード４２は四つの相異なる状態を有することが分かる。すなわち、磁気ストレージノード４２は、図２６に示したように第１及び第２フリー磁性膜８８，１００の磁気分極方向がそれぞれ下、上である第１状態、図２８に示したように第１及び第２フリー磁性膜８８，１００の磁気分極方向がそれぞれ上、下である第２状態、図３０に示したように第１及び第２フリー磁性膜８８，１００の磁気分極方向がいずれも上である第３状態、及び図３２に示したように第１及び第２フリー磁性膜８８，１００の磁気分極方向がいずれも下である第４状態を有することができる。前記第１ないし第４状態は、それぞれ２ビットデータ、００，０１，１０，１１に対応する。したがって、磁気ストレージノード４２が図２４のような構成を有する場合、本発明のメモリ素子は、マルチビット磁気メモリ素子として使用できる。
一方、前述した本発明のメモリ素子に記録されたデータは、磁気ストレージノードの抵抗を測定し、測定された結果を基準値と比較して読み取る。データを読み取る過程で、磁気ストレージノードに記録されたデータが破壊される場合、例えばフリー磁性膜の磁気分極方向が反転される場合、前記抵抗の測定のために印加した所定の電流と逆になる方向に同じ大きさの電流を印加して、前記反転されたフリー磁性膜の磁気分極方向を本来の方向に反転させることができる。これにより、データを読み取った後にも、本発明のメモリ素子は不揮発性を維持できる。
次に、前述した本発明のメモリ素子の製造方法について説明する。
図３３に示すように、基板１１０の所定領域上にフィールド酸化膜（図示せず）を形成する。前記フィールド酸化膜から離隔された基板１１０の所定領域上に、ゲート１１６を形成する。基板１１０は、例えばｐ型の半導体基板でありうる。ゲート１１６は、ゲート絶縁膜、ゲート電極、ゲートスペーサなどを備える。前記フィールド酸化膜とゲート１１６との間の基板１１０に、第１及び第２不純物領域１１２，１１４を形成する。第１及び第２不純物領域１１２，１１４は、所定の導電性不純物、例えばｎ型の不純物をイオン注入して形成できる。第１及び第２不純物領域１１２，１１４は、ゲート１１６を中心に対称に形成する。第１不純物領域１１２がドレイン領域であるとき、第２不純物領域１１４はソース領域であるか、またはその逆でありうる。ゲート１１６、第１及び第２不純物領域１１２，１１４は、トランジスタを形成する。
次いで、前記トランジスタが形成された基板１１０上に前記トランジスタを覆う第１層間絶縁層１１８を形成し、その表面を平坦化する。
次いで、図３４に示したように、第１層間絶縁層１１８上に感光膜ＰＲを形成する。写真及び現像工程を利用して、感光膜ＰＲに第１層間絶縁層１１８の所定領域が露出されるホールＨＰＲを形成する。ホールＨＰＲは、第１不純物領域１１２の真上側に形成する。ホールＨＰＲは、第２不純物領域１１４の真上側に形成することもできる。このような感光膜ＰＲをマスクとして利用して、第１層間絶縁層１１８の前記露出された領域をエッチングする。前記エッチングは、第１不純物領域１１２が露出されるまで実施する。前記エッチング結果、第１層間絶縁層１１８には、図３５に示したように第１不純物領域１１２が露出されるコンタクトホールｈ１が形成される。前記エッチング後、感光膜ＰＲを除去する。
次いで、図３６に示したように、コンタクトホールｈ１を導電性プラグ１２０で埋め込む。次いで、第１層間絶縁層１１８上に導電性プラグ１２０の上面を覆う導電層パッド１２２を形成する。そして、導電層パッド１２２上に磁気ストレージノード１２４、例えばＭＴＪセルを形成する。磁気ストレージノード１２４は、図３６に示したようにゲート１１６の上側に形成できるが、導電層パッド１２２なしに導電性プラグ１２０と直接接触されるように形成することもできる。磁気ストレージノード１２４は、図６、図１５及び図２４に示したもののうちいずれか一つでありうる。図３７及び図３８は、磁気ストレージノード１２４が図１５に示したような構成を有するとき、その形成方法を示す。
図３７に示すように、導電層パッド１２２上にシード層１２６、第１磁性膜１２８、第１非磁性膜１３０、第２磁性膜１３２、第２非磁性膜１３４、第３磁性膜１３６、第３非磁性膜１３８、フリー磁性膜１４０及びキャッピング層１４２を順次に積層する。第１磁性膜１２８は、ポジティブ分極特性を有する強磁性膜、またはネガティブ分極特性を有する強磁性膜で形成できる。このとき、前記ポジティブ分極特性を有する強磁性膜は、例えばＮｉＦｅ膜、Ｃｏ膜、ＣｏＦｅ膜、Ｎｉ膜、Ｆｅ膜またはＮｉＦｅＣｕ膜でありうる。そして、前記ネガティブ分極特性を有する強磁性膜は、ＦｅＣｒ膜、ＣｒＯ２／Ｃｏ膜、Ｆｅ３Ｏ４膜、Ｌａ０．７ Ｓｒ０．３ ＭｎＯ３膜またはＦｅＣｒ／Ｃｒ膜でありうる。第２磁性膜１３２も、前記ポジティブ分極特性を有する強磁性膜、またはネガティブ分極特性を有する強磁性膜で形成できる。しかし、第１磁性膜１２８がポジティブ分極特性を有する強磁性膜である場合、第２磁性膜１３２は、ネガティブ分極特性を有する強磁性膜で形成することが望ましい。このとき、第２磁性膜１３２の磁気分極方向は、第１磁性膜１２８の磁気分極方向と逆であることが望ましい。第３磁性膜１３６は、第１磁性膜１２８と同じ磁気分極特性を有するように形成する。フリー磁性膜は、所定の臨界値のスピン分極電流により磁気分極方向が反転可能な強磁性膜で形成する。第３非磁性膜１３８は、トンネリング膜として使われる。導電層パッド１２２上にこのように物質膜を積層した後、キャッピング層１４２上にキャッピング層１４２の所定領域を覆う感光膜パターンＰＲ１を形成する。次いで、感光膜パターンＰＲ１をエッチングマスクとして使用して、キャッピング層１４２及びその下部に順次に形成された物質膜１２６，１２８，１３０，１３２，１３４，１３６，１３８，１４０の露出された部分をエッチングする。このとき、エッチングは、導電層パッド１２２が露出されるまで実施する。前記エッチング結果、図３８に示したように、導電層パッド１２２上にシード層パターン１２６ａ、第１磁性膜パターン１２８ａ、第１非磁性膜パターン１３０ａ、第２磁性膜パターン１３２ａ、第２非磁性膜パターン１３４ａ、第３磁性膜パターン１３６ａ、第３非磁性膜パターン１３８ａ、フリー磁性膜パターン１４０ａ及びキャッピング層パターン１４２ａを備える磁気ストレージノード１２４が形成される。次いで、感光膜パターンＰＲ１を除去する。このように、磁気ストレージノード１２４を形成した後、図３９に示したように、第１層間絶縁層１１８上に導電層パッド１２２及び磁気ストレージノード１２４を覆う第２層間絶縁層１３６を形成する。写真及び現像工程を利用して、第２層間絶縁層１３６に磁気ストレージノード１２４の上面、すなわち図３８のキャッピング層パターン１４２ａの上面が露出されるビアホールｈ２を形成する。次いで、第２層間絶縁層１３６上にビアホールｈ２を埋め込むビットライン１３８を形成する。
前記した説明で多くの事項が具体的に記載されているが、それらは、発明の範囲を限定するということより、望ましい実施形態の例示として解釈されねばならない。例えば、当業者であれば、ゲート１１６と磁気ストレージノード１２４との間の第１層間絶縁層１１８にディジットラインを備えて、ビットデータを記録するのに補助手段として使用することもできる。したがって、本発明の範囲は、説明された実施形態により決まるものではなく、特許請求の範囲に記載された技術的思想により決まらねばならない。
本発明は、メモリ素子が使われるあらゆる電子製品、例えば携帯電話、ＭＰ３、ＧＰＳ、ＰＤＡ、ＤＭＢ、カムコーダ、デジタルカメラ、携帯用データ保存機器などをはじめとして家電製品などに適用できる。
従来技術による磁気メモリ素子のＭＴＪセルの断面図である。 従来技術による磁気メモリ素子のＭＴＪセルの断面図である。 従来技術による磁気メモリ素子のＭＴＪセルの断面図である。 従来技術による磁気メモリ素子のＭＴＪセルの断面図である。 本発明の実施形態による磁気メモリ素子の構成を簡単に示す構成図である。 図５の磁気メモリ素子の磁気ストレージノードの第１構成例を示す断面図である。 図６の第１磁性膜がポジティブ分極特性を有する強磁性膜であるときのスピン分極された電子に対する透過特性を示す断面図である。 図６の第１磁性膜がネガティブ分極特性を有する強磁性膜であるときのスピン分極された電子に対する透過特性を示す断面図である。 図６の第１及び第２磁性膜がスピン分極された電子に対して互いに逆になる分極特性を有する強磁性膜であるときの周辺磁場分布を概略的に示す断面図である。 図６の第１及び第２磁性膜がスピン分極された電子に対して同一な分極特性を有する強磁性膜であるときの周辺磁場分布を概略的に示す断面図である。 図６の構成を有する磁気ストレージノードにフリー磁性膜を上側から下側に通過する電流Ｉ−が流れるときの電子の流れを示す断面図である。 図１１に示した電流の流れによるフリー磁性膜の磁気分極方向を示す断面図である。 図６の構成を有する磁気ストレージノードにフリー磁性膜を下側から上側に通過する電流Ｉ＋が流れるときの電子の流れを示す断面図である。 図１３に示した電流の流れによるフリー磁性膜の磁気分極方向を示す断面図である。 図５の磁気メモリ素子の磁気ストレージノードの第２構成例を示す断面図である。 図１５の構成を有する磁気ストレージノードの第１ないし第３磁性膜がそれぞれポジティブ、ネガティブ及びポジティブ分極特性を有する強磁性膜であり、磁気分極方向はそれぞれ上、下、上である状態で、フリー磁性膜を上側から下側に通過する電流が流れるときに電子の流れを示す断面図である。 図１６に示した電流の流れによるフリー磁性膜の磁気分極方向を示す断面図である。 図１５の構成を有する磁気ストレージノードの第１ないし第３磁性膜がそれぞれポジティブ、ネガティブ及びポジティブ分極特性を有する強磁性膜であり、磁気分極方向はそれぞれ上、下、上である状態で、フリー磁性膜を下側から上側に通過する電流が流れるときに電子の流れを示す断面図である。 図１８に示した電流の流れによるフリー磁性膜の磁気分極方向を示す断面図である。 図１５の構成を有する磁気ストレージノードの第１ないし第３磁性膜がそれぞれネガティブ、ポジティブ及びネガティブ分極特性を有する強磁性膜であり、磁気分極方向はそれぞれ上、下、上である状態で、フリー磁性膜を上側から下側に通過する電流が流れるときに電子の流れを示す断面図である。 図２０に示した電流の流れによるフリー磁性膜の磁気分極方向を示す断面図である。 図１５の構成を有する磁気ストレージノードの第１ないし第３磁性膜がそれぞれネガティブ、ポジティブ及びネガティブ分極特性を有する強磁性膜であり、磁気分極方向はそれぞれ上、下、上である状態で、フリー磁性膜を下側から上側に通過する電流が流れるときに電子の流れを示す断面図である。 図２２に示した電流の流れによるフリー磁性膜の磁気分極方向を示す断面図である。 図５の磁気メモリ素子の磁気ストレージノードの第３構成例を示す断面図である。 図２４の構成を有する磁気ストレージノードの第１ないし第４磁性膜がそれぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有する強磁性膜であり、磁気分極方向はそれぞれ上、下、上、下である状態で、フリー磁性膜を上側から下側に通過する電流が流れるときに電子の流れを示す断面図である。 図２５に示した電流の流れによるフリー磁性膜の磁気分極方向を示す断面図である。 図２４の構成を有する磁気ストレージノードの第１ないし第４磁性膜がそれぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有する強磁性膜であり、磁気分極方向はそれぞれ上、下、上、下である状態で、フリー磁性膜を下側から上側に通過する電流が流れるときに電子の流れを示す断面図である。 図２７に示した電流の流れによるフリー磁性膜の磁気分極方向を示す断面図である。 図２４の構成を有する磁気ストレージノードの第１ないし第４磁性膜がそれぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有する強磁性膜であり、磁気分極方向はそれぞれ上、下、上、下である状態で、第１電流がフリー磁性膜を上側から下側に通過した後、前記第１電流より電流密度の低い第３電流をフリー磁性膜の下側から上側に通過させるときに電子の流れを示す断面図である。 前記第３電流が印加された後、フリー磁性膜の磁気分極方向を示す断面図である。 図２４の構成を有する磁気ストレージノードの第１ないし第４磁性膜がそれぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有する強磁性膜であり、磁気分極方向はそれぞれ上、下、上、下であり、第２電流の印加後の第１及び第２フリー磁性膜の磁気分極方向はそれぞれ上、下である状態で、前記第２電流より電流密度の低い第４電流をフリー磁性膜の上側から下側に通過させるときに電子の流れを示す断面図である。 図３１のように示す第４電流が印加された後、フリー磁性膜の磁気分極方向を示す断面図である。 本発明の実施形態による磁気メモリ素子の製造方法を工程別に示す断面図である。 本発明の実施形態による磁気メモリ素子の製造方法を工程別に示す断面図である。 本発明の実施形態による磁気メモリ素子の製造方法を工程別に示す断面図である。 本発明の実施形態による磁気メモリ素子の製造方法を工程別に示す断面図である。 本発明の実施形態による磁気メモリ素子の製造方法を工程別に示す断面図である。 本発明の実施形態による磁気メモリ素子の製造方法を工程別に示す断面図である。 本発明の実施形態による磁気メモリ素子の製造方法を工程別に示す断面図である。
符号の説明
４２ 磁気ストレージノード
４６ シード層
４８ 第１磁性膜
５０ 第１非磁性膜
５２ 第２磁性膜
５４ 第２非磁性膜
５６ フリー磁性膜
５８ キャッピング層

Claims (34)

  1. スイッチング素子と、前記スイッチング素子に連結された磁気ストレージノードと、を備える磁気メモリ素子において、
    前記磁気ストレージノードは、
    垂直に離隔された第１磁性膜、第２磁性膜及びフリー磁性膜を備え、
    前記第１及び第２磁性膜は、磁気分極方向及びスピン分極された電子に対する透過特性が互いに逆であることを特徴とする磁気メモリ素子。
  2. 前記フリー磁性膜は、離隔された第１及び第２フリー磁性膜であることを特徴とする請求項１に記載の磁気メモリ素子。
  3. 前記第１フリー磁性膜と第２フリー磁性膜との間に、磁気分極方向及びスピン分極された電子に対する透過特性が逆であり、かつ互いに離隔された第３及び第４磁性膜がさらに備えられたことを特徴とする請求項２に記載の磁気メモリ素子。
  4. 前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は同一であるが、磁気分極方向は互いに逆である強磁性膜であることを特徴とする請求項３に記載の磁気メモリ素子。
  5. 前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は逆であるが、磁気分極方向は同一である強磁性膜であることを特徴とする請求項３に記載の磁気メモリ素子。
  6. 前記第１ないし第４磁性膜は、それぞれスピン分極された電子に対してそれぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向は上、下、上、下の強磁性膜であることを特徴とする請求項３に記載の磁気メモリ素子。
  7. 前記第１及び第２フリー磁性膜の厚さは、相異なることを特徴とする請求項２に記載の磁気メモリ素子。
  8. 前記フリー磁性膜と前記第２磁性膜との間に、スピン分極された電子に対する透過特性及び磁気分極方向が前記第２磁性膜と逆である第３磁性膜がさらに備えられたことを特徴とする請求項１に記載の磁気メモリ素子。
  9. 前記第１ないし第３磁性膜は、それぞれスピン分極された電子に対してポジティブ、ネガティブ及びポジティブ分極特性を有し、磁気分極方向が上、下、上の強磁性膜であることを特徴とする請求項８に記載の磁気メモリ素子。
  10. 前記第１ないし第３磁性膜は、それぞれスピン分極された電子に対してネガティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向が上、下、上の強磁性膜であることを特徴とする請求項８に記載の磁気メモリ素子。
  11. 前記第１及び第２磁性膜は、それぞれスピン分極された電子に対してネガティブ及びポジティブ分極特性を有し、磁気分極方向が上、下または下、上の強磁性膜であることを特徴とする請求項１に記載の磁気メモリ素子。
  12. 前記第１及び第２磁性膜は、それぞれスピン分極された電子に対してポジティブ及びネガティブ分極特性を有し、磁気分極方向が上、下または下、上の強磁性膜であることを特徴とする請求項１に記載の磁気メモリ素子。
  13. 前記第１及び第２磁性膜のうちいずれか一つは、ＮｉＦｅ膜、Ｃｏ膜、ＣｏＦｅ膜、Ｎｉ膜、Ｆｅ膜及びＮｉＦｅＣｕ膜からなる群のうち選択されたいずれか一つであり、他の一つは、ＦｅＣｒ膜、ＣｒＯ２／Ｃｏ膜、Ｆｅ３Ｏ４膜、Ｌａ０．７ Ｓｒ０．３ ＭｎＯ３膜及びＦｅＣｒ／Ｃｒ膜からなる群のうち選択されたいずれか一つであることを特徴とする請求項１または３に記載の磁気メモリ素子。
  14. スイッチング素子と、前記スイッチング素子に連結された磁気ストレージノードと、を備える磁気メモリ素子において、前記磁気ストレージノードは、垂直に離隔された第１磁性膜、第２磁性膜及びフリー磁性膜を備え、前記第１及び第２磁性膜は、磁気分極方向及びスピン分極された電子に対する透過特性が逆である磁気メモリ素子の動作方法において、
    前記磁気ストレージノードに、スピンアップ電子とスピンダウン電子とを備える第１電流を印加することを特徴とする磁気メモリ素子の動作方法。
  15. 前記第１電流を前記フリー磁性膜から前記第１磁性膜に、あるいはその逆方向に印加することを特徴とする請求項１４に記載の磁気メモリ素子の動作方法。
  16. 前記第２磁性膜と前記フリー磁性膜との間に、前記電子に対する透過特性及び磁気分極方向が前記第２磁性膜と逆である第３磁性膜がさらに備えられたことを特徴とする請求項１４に記載の磁気メモリ素子の動作方法。
  17. 前記フリー磁性膜は、離隔された第１及び第２フリー磁性膜を備えることを特徴とする請求項１４に記載の磁気メモリ素子の動作方法。
  18. 前記第１フリー磁性膜と第２フリー磁性膜との間に、磁気分極方向及びスピン分極された電子に対する透過特性が逆であり、かつ互いに離隔された第３及び第４磁性膜がさらに備えられたことを特徴とする請求項１７に記載の磁気メモリ素子の動作方法。
  19. 前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は同一であるが、磁気分極方向は互いに逆である強磁性膜であることを特徴とする請求項１８に記載の磁気メモリ素子の動作方法。
  20. 前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は逆であるが、磁気分極方向は同一である強磁性膜であることを特徴とする請求項１８に記載の磁気メモリ素子の動作方法。
  21. 前記第１ないし第４磁性膜は、それぞれスピン分極された電子に対してそれぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向は上、下、上、下の強磁性膜であることを特徴とする請求項１８に記載の磁気メモリ素子の動作方法。
  22. 前記第１及び第２フリー磁性膜の厚さは、相異なることを特徴とする請求項１８に記載の磁気メモリ素子の動作方法。
  23. 前記第１ないし第３磁性膜は、それぞれスピン分極された電子に対してネガティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向が上、下、上の強磁性膜であることを特徴とする請求項１６に記載の磁気メモリ素子の動作方法。
  24. 前記第１ないし第３磁性膜は、それぞれスピン分極された電子に対してポジティブ、ネガティブ及びポジティブ分極特性を有し、磁気分極方向が上、下、上の強磁性膜であることを特徴とする請求項１６に記載の磁気メモリ素子の動作方法。
  25. 前記第１電流の印加後、前記第１電流より電流密度の低い第２電流を前記第１電流と逆方向に印加することを特徴とする請求項１８に記載の磁気メモリ素子の動作方法。
  26. 基板にスイッチング素子を形成する第１工程と、
    前記基板上に前記スイッチング素子を覆う層間絶縁層を形成する第２工程と、
    前記層間絶縁層上に、前記スイッチング素子と連結されるようにシード層を形成する第３工程と、
    前記シード層上に第１磁性膜、第１非磁性膜、第２磁性膜、第２非磁性膜、フリー磁性膜及びキャッピング層を順次に積層する第４工程と、
    前記キャッピング層ないし前記第１磁性膜を所定形態にパターニングする第５工程と、
    前記キャッピング層に連結されるビットラインを形成する第６工程と、を含み、
    前記第１及び第２磁性膜は、スピン分極された電子に対する透過特性及び磁気分極方向が互いに逆である強磁性膜で形成することを特徴とする磁気メモリ素子の製造方法。
  27. 前記第４工程で、前記第２非磁性膜と前記フリー磁性膜との間に順次に第３磁性膜及び第３非磁性膜をさらに形成し、
    前記第３磁性膜は、スピン分極された電子に対する透過特性及び磁気分極方向が前記第２磁性膜と互いに逆である強磁性膜で形成することを特徴とする請求項２６に記載の磁気メモリ素子の製造方法。
  28. 前記第４工程は、前記第２非磁性膜上に第１フリー磁性膜、第３非磁性膜、第３磁性膜、第４非磁性膜、第４磁性膜、第５非磁性膜、第２フリー磁性膜及び前記キャッピング層を順次に積層する工程をさらに含むことを特徴とする請求項２６に記載の磁気メモリ素子の製造方法。
  29. 前記第１及び第２磁性膜のうちいずれか一つは、前記スピン分極された電子に対してポジティブ及びネガティブ分極特性のうちいずれか一つを有し、磁気分極方向が上または下である強磁性膜で形成することを特徴とする請求項２６に記載の磁気メモリ素子の製造方法。
  30. 前記第２磁性膜は、前記スピン分極された電子に対してポジティブ及びネガティブ分極特性のうちいずれか一つを有し、磁気分極方向が上または下である強磁性膜で形成することを特徴とする請求項２７に記載の磁気メモリ素子の製造方法。
  31. 前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は同一であるが、磁気分極方向は互いに逆である強磁性膜で形成することを特徴とする請求項２８に記載の磁気メモリ素子の製造方法。
  32. 前記第２及び第３磁性膜は、スピン分極された電子に対する透過特性は逆であるが、磁気分極方向は同一である強磁性膜で形成することを特徴とする請求項２８に記載の磁気メモリ素子の製造方法。
  33. 前記第１ないし第４磁性膜は、それぞれスピン分極された電子に対してそれぞれネガティブ、ポジティブ、ポジティブ及びネガティブ分極特性を有し、磁気分極方向は上、下、上、下である強磁性膜で形成することを特徴とする請求項２８に記載の磁気メモリ素子の製造方法。
  34. 前記第１及び第２フリー磁性膜の厚さは、相異なって形成することを特徴とする請求項２８に記載の磁気メモリ素子の製造方法。
JP2006028753A 2005-02-05 2006-02-06 スピン分極電流を利用したマルチビット磁気メモリ素子とその製造及び駆動方法 Withdrawn JP2006216965A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050010985A KR100647319B1 (ko) 2005-02-05 2005-02-05 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법

Publications (1)

Publication Number Publication Date
JP2006216965A true JP2006216965A (ja) 2006-08-17

Family

ID=36295430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006028753A Withdrawn JP2006216965A (ja) 2005-02-05 2006-02-06 スピン分極電流を利用したマルチビット磁気メモリ素子とその製造及び駆動方法

Country Status (5)

Country Link
US (1) US7684233B2 (ja)
EP (1) EP1689006A3 (ja)
JP (1) JP2006216965A (ja)
KR (1) KR100647319B1 (ja)
CN (1) CN1828769A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114108A (ja) * 2009-11-26 2011-06-09 Fujitsu Ltd スピン注入型磁気ランダムアクセスメモリ

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647319B1 (ko) * 2005-02-05 2006-11-23 삼성전자주식회사 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법
US8013406B2 (en) * 2008-01-02 2011-09-06 The Hong Kong University Of Science And Technology Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials
US8125040B2 (en) 2008-04-18 2012-02-28 Qualcomm Incorporated Two mask MTJ integration for STT MRAM
US9731094B2 (en) * 2008-08-20 2017-08-15 Cook Medical Technologies Llc Introducer sheath having dual reinforcing elements
KR101040163B1 (ko) * 2008-12-15 2011-06-09 한양대학교 산학협력단 다치화 구조를 갖는 ｓｔｔ-ｍｒａｍ 메모리 소자와 그 구동방법
US8469832B2 (en) * 2009-11-03 2013-06-25 Wonderland Nurserygoods Company Limited Swing apparatus with detachable infant holding device
US8199570B2 (en) * 2010-10-07 2012-06-12 Seagate Technology Llc Multi-bit memory with selectable magnetic layer
US8358149B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8427199B2 (en) 2010-10-29 2013-04-23 Honeywell International Inc. Magnetic logic gate
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8358154B2 (en) 2010-10-29 2013-01-22 Honeywell International Inc. Magnetic logic gate
US8427197B2 (en) 2011-06-15 2013-04-23 Honeywell International Inc. Configurable reference circuit for logic gates
CN104704564B (zh) * 2012-08-06 2017-05-31 康奈尔大学 磁性纳米结构中基于自旋霍尔扭矩效应的电栅控式三端子电路及装置
EP3123537A4 (en) * 2014-03-25 2018-02-14 Intel Corporation Magnetic domain wall logic devices and interconnect
KR102419536B1 (ko) 2014-07-17 2022-07-11 코넬 유니버시티 효율적인 스핀 전달 토크를 위한 향상된 스핀 홀 효과에 기초한 회로들 및 디바이스들

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6741494B2 (en) * 1995-04-21 2004-05-25 Mark B. Johnson Magnetoelectronic memory element with inductively coupled write wires
US20040017721A1 (en) * 1998-10-30 2004-01-29 Schwabe Nikolai Franz Gregoe Magnetic storage device
JP2003529199A (ja) * 1998-11-20 2003-09-30 シーゲート テクノロジー リミテッド ライアビリティ カンパニー 差動ｖｇｍｒセンサ
US6172904B1 (en) * 2000-01-27 2001-01-09 Hewlett-Packard Company Magnetic memory cell with symmetric switching characteristics
US6911710B2 (en) 2000-03-09 2005-06-28 Hewlett-Packard Development Company, L.P. Multi-bit magnetic memory cells
TW495745B (en) * 2000-03-09 2002-07-21 Koninkl Philips Electronics Nv Magnetic field element having a biasing magnetic layer structure
US6590806B1 (en) 2000-03-09 2003-07-08 Hewlett-Packard Development Company, L.P. Multibit magnetic memory element
JP2002334971A (ja) * 2001-05-09 2002-11-22 Nec Corp 磁性メモリ及びその動作方法
US6677631B1 (en) 2002-08-27 2004-01-13 Micron Technology, Inc. MRAM memory elements and method for manufacture of MRAM memory elements
US6838740B2 (en) * 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US6775183B2 (en) * 2002-10-22 2004-08-10 Btg International Ltd. Magnetic memory device employing giant magnetoresistance effect
JP3833990B2 (ja) 2002-11-08 2006-10-18 株式会社東芝 磁気抵抗効果素子および磁気メモリ装置
CN101114694A (zh) * 2002-11-26 2008-01-30 株式会社东芝 磁单元和磁存储器
JP4873338B2 (ja) 2002-12-13 2012-02-08 独立行政法人科学技術振興機構 スピン注入デバイス及びこれを用いた磁気装置
US6847547B2 (en) * 2003-02-28 2005-01-25 Grandis, Inc. Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7528428B2 (en) * 2003-03-07 2009-05-05 Japan Science And Technology Agency Field-effect transistor with spin-dependent transmission characteristics and non-volatile memory using the same
KR20040083934A (ko) 2003-03-25 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
KR100522943B1 (ko) * 2003-04-25 2005-10-25 학교법인고려중앙학원 소자 크기 변화에 무관하게 작고 안정한 바이어스 자기장을 갖는 자기 저항 구조
US7130166B2 (en) * 2003-07-02 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. CPP GMR with improved synthetic free layer
KR100647319B1 (ko) * 2005-02-05 2006-11-23 삼성전자주식회사 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114108A (ja) * 2009-11-26 2011-06-09 Fujitsu Ltd スピン注入型磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
CN1828769A (zh) 2006-09-06
KR20060090451A (ko) 2006-08-11
EP1689006A3 (en) 2009-01-14
US7684233B2 (en) 2010-03-23
US20070206405A1 (en) 2007-09-06
EP1689006A2 (en) 2006-08-09
KR100647319B1 (ko) 2006-11-23

Similar Documents

Publication Publication Date Title
JP2006216965A (ja) スピン分極電流を利用したマルチビット磁気メモリ素子とその製造及び駆動方法
TW550639B (en) Semiconductor memory device and its manufacturing method
JP3906139B2 (ja) 磁気ランダムアクセスメモリ
JP6290487B1 (ja) 磁気メモリ
EP2513904B1 (en) Spin torque magnetic integrated circuit and method of fabricating therefor
KR100403313B1 (ko) 바이폴라 접합 트랜지스터를 이용한 마그네틱 램 및 그형성방법
US8796793B2 (en) Magnetoresistive element, magnetic random access memory and method of manufacturing the same
JP4444257B2 (ja) スピンｆｅｔ
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
JP2007081280A (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2010114143A (ja) 半導体記憶装置および半導体記憶装置の製造方法
KR20110071702A (ko) 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
KR100695163B1 (ko) 자기저항 효과를 이용한 상변화 메모리 소자와 그 동작 및제조 방법
KR20020089017A (ko) 마그네틱 램 및 그 형성방법
US8729648B2 (en) Magnetic body device and manufacturing method thereof
JP2002280527A (ja) マグネチックラム
JP5686626B2 (ja) 磁気メモリ及びその製造方法
CN112863565B (zh) 基于自旋轨道矩的差分存储单元及其制备方法
JP5504847B2 (ja) スピン注入型磁気ランダムアクセスメモリ
JP2004179489A (ja) 磁気半導体記憶装置
US7683446B2 (en) Magnetic memory using spin injection flux reversal
JP5058236B2 (ja) スピンメモリ
JP2010177256A (ja) 磁気メモリ装置
JP2011171430A (ja) 磁気記憶装置
KR100604752B1 (ko) 마그네틱 램의 제조방법

Legal Events

Date Code Title Description
A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090525