WO2004079827A1 - スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ - Google Patents

スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ Download PDF

Info

Publication number
WO2004079827A1
WO2004079827A1 PCT/JP2004/000567 JP2004000567W WO2004079827A1 WO 2004079827 A1 WO2004079827 A1 WO 2004079827A1 JP 2004000567 W JP2004000567 W JP 2004000567W WO 2004079827 A1 WO2004079827 A1 WO 2004079827A1
Authority
WO
WIPO (PCT)
Prior art keywords
ferromagnetic
drain
spin
source
semiconductor layer
Prior art date
Application number
PCT/JP2004/000567
Other languages
English (en)
French (fr)
Inventor
Satoshi Sugahara
Masaaki Tanaka
Original Assignee
Japan Science And Technology Agency
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science And Technology Agency filed Critical Japan Science And Technology Agency
Priority to EP04704734.5A priority Critical patent/EP1603168B1/en
Priority to US10/547,844 priority patent/US7528428B2/en
Priority to JP2005502982A priority patent/JPWO2004079827A1/ja
Publication of WO2004079827A1 publication Critical patent/WO2004079827A1/ja
Priority to US12/382,455 priority patent/US8097909B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/82—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of the magnetic field applied to the device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66984—Devices using spin polarized carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Definitions

  • the present invention relates to a novel transistor, and more particularly, to a field-effect transistor having a spin-dependent transfer characteristic and a nonvolatile memory using the same.
  • MRAM magnetic random access memory
  • MRAM magnetic random access memory
  • MTJ magnetic tunnel junction
  • K. Inomata “Present and future of magnetic RAM technology, IcICt, Trans. Electron. V”.
  • IcICt Magnetic RAM technology
  • V Trans. Electron. V
  • o See E84-C, pp740-746, 2001.
  • TMR tunneling magnetoresistance
  • MRAM memory cell 100 consists of one bit memory cell, one MTJ 101 and one metal monoxide-semiconductor field effect transistor (hereinafter “ This method is mainly referred to as “MO SFET”.)
  • MO SFET metal monoxide-semiconductor field effect transistor
  • MT J 101 is formed of a first ferromagnetic electrode 105, a second ferromagnetic electrode 107, and a tunnel barrier (insulator) formed by an insulator provided therebetween.
  • This is a tunnel junction consisting of 108.
  • the source (S) of MOSFET103 is grounded (GND), and the drain (D) is connected to one ferromagnetic electrode 107 of MTJ101 using a plug PL or the like.
  • the other ferromagnetic electrode 105 of the MTJ 101 is connected to the bit line BL, and the rewriting word line 111 is located just above or directly below the MTJ 101 and the MTJ 101 and It is arranged so as to cross the bit line BL while being electrically insulated by the other wiring and the insulating film 1 15.
  • the read mode line WL is connected to the gate electrode G of the MOS FET 103.
  • the magnetization direction can be held in a non-volatile manner.
  • binary information can be obtained by making the relative magnetization between the ferromagnetic electrodes parallel or antiparallel. Can be stored in a non-volatile manner.
  • the TMR effect causes a gap between the two ferromagnetic electrodes.
  • the tunnel resistance differs depending on the relative magnetization state. Therefore, the magnetization state in the MTJ can be electrically detected by using the tunnel resistance corresponding to the magnetization state such as parallel magnetization and antiparallel magnetization.
  • the information is rewritten by changing the coercive force of the two ferromagnetic electrodes 105 and 107 in the MTJ 101. This is performed by reversing the magnetization of an electrode or a ferromagnetic electrode whose magnetization direction is not fixed.
  • a ferromagnetic electrode that performs magnetization reversal is referred to as a free layer
  • a ferromagnetic electrode that does not perform magnetization reversal is referred to as a pinned layer.
  • a current is applied to each of the bit line BL and the rewriting word line 111 that cross on the selected cell, and the selected magnetic field is selected by the combined magnetic field induced by the respective currents.
  • the magnetization state of the MTJ 101 in the memory cell 100 changed to parallel magnetization or antiparallel magnetization.
  • the MTJ of the unselected cell is controlled by a magnetic field from only one of the wirings so that the unselected cell having the same bit line BL or rewriting word line 111 as the selected cell does not reverse magnetization. Set the value of the current flowing through each wiring so that 1 does not reverse the magnetization.
  • a voltage is applied to the read-out read line WL connected to the selected cell to turn on the MOSFET 103, and then the read-out drive current is applied to the MTJ via the bit line BL.
  • the tunnel resistance is different depending on the magnetization state of the parallel magnetization or the antiparallel magnetization due to the TMR effect. Therefore, the voltage drop in the MTJ 101 due to the read drive current (hereinafter referred to as “output voltage”) (K. Inomata, "Present and future of magnetic RAM technology, IEICE Trans. Electron. Vo 1.E 84-C, PP740-746, 2001.). Disclosure of the invention
  • M T J takes a binary resistance value depending on whether the magnetization state of the ferromagnetic electrode opposed through the tunnel barrier is parallel magnetization or antiparallel magnetization.
  • the output voltage is optimized by adjusting the impedance (junction resistance) of the MTJ itself. There is a need.
  • the TMR ratio depends on the spin polarizability P of the ferromagnetic electrode, it is necessary to use a ferromagnetic material having a large value of P for the ferromagnetic electrode in order to increase the TMR ratio.
  • the TMR ratio at MTJ strongly depends on the bias voltage applied to MTJ, and decreases sharply with the bias voltage.
  • the bias voltage applied to MTJ When a large drive current is applied to MTJ to read information at high sensitivity or at high speed, the voltage drop at MTJ increases, and the TMR ratio decreases. Therefore, a bias resistance of the TMR ratio is required so that the TMR ratio does not decrease even if a large voltage drop occurs in the MTJ.
  • MRAM is suitable for high-density integration because its structure is simple and MTJ can be miniaturized to the nanoscale size.
  • the channel length of the MQSFET will be about 0.1 ⁇ m or less, but in accordance with such a fine transistor.
  • contacts and multilayer wiring will occupy the cell area, making it difficult to integrate both at ultra-high density. Therefore, it has a simpler structure. It is desired that the memory cell be implemented.
  • An object of the present invention is to provide a metal-insulator-semiconductor field-effect transistor (MISFET) using a Schottky junction made of a ferromagnetic material for a source and a drain.
  • another object of the present invention is to provide a large-capacity non-volatile memory device by forming a 1-bit memory cell using the transistor alone.
  • FIG. 1 is a sectional view showing a schematic configuration of the MISFET according to the first embodiment of the present invention.
  • FIG. 2 (A) shows the energy band diagram of the ferromagnetic source / semiconductor layer / ferromagnetic drain of the storage n-channel MISFET in the structure of Fig. 1 using a ferromagnetic metal for the ferromagnetic source and the ferromagnetic drain. It is.
  • FIG. 2 (B) is an energy band diagram of the ferromagnetic source / semiconductor layer Z ferromagnetic drain in the inverted n-channel MISFET.
  • FIG. 3 is a diagram showing a structure of an MISFET according to a second embodiment of the present invention.
  • FIG. 3 (A) shows a structure of FIG. 1 using a half metal for a ferromagnetic source and a ferromagnetic drain.
  • FIG. 4 is an energy band diagram of the ferromagnetic source Z semiconductor layer / ferromagnetic drain of the storage n-channel MISFET in FIG.
  • FIG. 3B is an energy band diagram of the ferromagnetic source Z semiconductor layer / ferromagnetic drain in the inverted n-channel MISFET.
  • Fig. 4 is a diagram showing the operating principle of the MISFET having the energy band structure of Fig. 2 (A), Fig. 4 (A) is an energy band diagram in an equilibrium state, and Fig. 4 (B) is a strong band diagram.
  • Fig. 4 (C) is an energy band diagram when VDS is applied when the magnetic source and the ferromagnetic drain have parallel magnetization, and Fig. 4 (C) shows a further application of VGS from the state of Fig. 4 (B).
  • FIG. 4 (D) is an energy band diagram in the case where the ferromagnetic source and the ferromagnetic drain have antiparallel magnetization under the same bias as in FIG. 4 (C).
  • FIG. 5 is a diagram showing the operating principle of the MISFET having the energy band structure of FIG. 2 (B),
  • FIG. 5 (A) is an energy-band diagram in an equilibrium state
  • FIG. 5 (B) is a Enerugi one-band diagram when the ferromagnetic source and the ferromagnetic drain is applied to V DS in the case of parallel magnetization
  • FIG 5 (C) is, V GS to be al from the state shown in FIG. 5 (B)
  • Fig. 5 (D) is an energy band diagram when the ferromagnetic source and the ferromagnetic drain have antiparallel magnetization under the same bias as in Fig. 5 (C). is there.
  • Fig. 6 is a diagram showing the operating principle of the MISFET having the energy band structure of Fig. 3 (A).
  • Fig. 6 (A) is an energy band diagram in an equilibrium state
  • Fig. 6 (B) is an energy pan de diagram when the ferromagnetic source and the ferromagnetic drain is applied to V DS in the case of parallel magnetization
  • FIG. 6 (C) the V GS to be al from the state shown in FIG. 6 (B)
  • FIG. 6 (D) is an energy band diagram when a ferromagnetic source and a ferromagnetic drain have antiparallel magnetization under the same bias as in FIG. 6 (C).
  • Fig. 7 is a diagram showing the operating principle of the MISFET having the energy band structure of Fig. 3 (B), Fig. 7 (A) is an energy band diagram in an equilibrium state, and Fig. 7 (B) is a strong band diagram.
  • magnetic source and the ferromagnetic drain can be energy one pan de diagram in the case of applying the V DS in the case of parallel magnetization -, FIG. 7 (C) a V GS to be al from the state shown in FIG. 7 (B)
  • Fig. 7 (D) is an energy band diagram when voltage is applied, and Fig. 7 (D) shows that the ferromagnetic source and the ferromagnetic drain have antiparallel magnetization under the same bias as in Fig. 7 (C). It is an energy band diagram in the case.
  • FIG. 8 is a conceptual diagram of a drain current-voltage characteristic of a MISFET common source according to the present embodiment.
  • FIG. 9A is a diagram showing a configuration example of a memory circuit using the MISFET according to the present embodiment.
  • Fig. 9 (b) shows the output terminal V at the bit line end of the memory circuit shown in Fig. 9 (a). And this output terminal V.
  • This is a memory circuit that branches off from and connects to the power supply voltage V DD via the load R.
  • FIG. 9 (c) is a diagram showing static characteristics and operating points of the memory cell shown in FIG. 9 (b).
  • FIG. 10 is a cross-sectional view showing the structure of a memory cell used for general MRAM. '
  • FIG. 11 is an example of a memory cell structure according to each embodiment of the present invention, showing a configuration example in which a ferromagnetic source is shared.
  • FIG. 12 is an energy band diagram showing a structural example of the MISFET according to the third embodiment of the present invention.
  • FIG. 13 is an energy band diagram showing an example of the structure of the MISFET according to the fourth and fifth embodiments of the present invention.
  • FIG. 13 (A) shows an n-type ferromagnetic semiconductor in the source Z drain.
  • Figure 13 (B) shows an example of a MISFET structure using an intrinsic semiconductor between the source and drain, and using an n-type ferromagnetic semiconductor for the source and drain and a p-type between the source and drain.
  • FIG. 2 is a diagram showing a structural example of a MISFET using a semiconductor. BEST MODE FOR CARRYING OUT THE INVENTION
  • the metal-insulator-semiconductor field-effect transistor (hereinafter referred to as “MISFET”) according to the present invention includes a drain to a source made of a ferromagnetic material (hereinafter, “ferromagnetic source” and “ferromagnetic drain”, respectively).
  • the information is stored as the relative magnetization direction, and this relative magnetization direction is stored.
  • the stored information is read out using the transfer characteristics depending on the magnetization direction. Therefore, when the MISFET according to the present invention is used, a 1-bit nonvolatile memory cell 'can be constituted by a transistor alone, so that a high-speed and large-capacity nonvolatile memory can be realized.
  • MISFET MISFET according to the first embodiment of the present invention
  • FIG. 1 is a diagram showing a cross-sectional structure of the MISFET according to the first embodiment of the present invention.
  • the MISFET according to the present embodiment includes a gate electrode 7 similar to a general MISFET (for example, a Si MOSFET, etc.), a gate insulating film 11, and a nonmagnetic semiconductor layer 1.
  • the source (ferromagnetic source) 3 and the drain (ferromagnetic drain) 5 are composed of a ferromagnetic material that forms a Schottky junction between the MIS structure and the nonmagnetic semiconductor layer 1. have.
  • a ferromagnetic semiconductor having a ferromagnetic metal band structure or a ferromagnetic semiconductor having a half metal band structure can be used.
  • the ferromagnetic source 3 and the ferromagnetic drain 5 form a ferromagnetic material on the nonmagnetic semiconductor layer 1 by epitaxy growth or deposition. Alternatively, it may be formed by introducing magnetic atoms into the nonmagnetic semiconductor layer 1 by a method such as thermal diffusion or ion implantation.
  • the arrows on the ferromagnetic source and the ferromagnetic drain in the figure indicate the magnetization directions. Note that as the gate insulating film, S i O 2, and Alpha 1 2 Omicron 3, a H f O 2 is a high dielectric constant material Anything can be used.
  • the MISFET it is possible to use a carrier of the same conductivity type as the nonmagnetic semiconductor layer (or semiconductor substrate) 1 as the conduction carrier, or A carrier of the opposite conduction type can be induced to be a conduction carrier.
  • the former is referred to as a storage channel type, and the latter is referred to as an inverted channel type.
  • an n-type semiconductor is used for the storage channel type, and a p-type semiconductor is used for the inverted channel type.
  • MISFET of a p-channel a p-type semiconductor is used for the storage channel type and an n-type semiconductor is used for the inverted channel type.
  • the n-channel storage channel type is referred to as a storage n-channel type
  • the n-channel inverted channel type is referred to as an inverted n-channel type
  • the p-channel is also called the accumulation P-channel type and the inverted p-channel type, as in the n-channel case.
  • a semiconductor region immediately below the gate insulating film / semiconductor interface is called a channel region regardless of the presence or absence of an actual channel.
  • the energy band structures of the storage n-channel and inverted n-channel transistors in the case of using a ferromagnetic metal for the ferromagnetic source and the ferromagnetic drain and for the case of using the half metal are described below. .
  • a storage P-channel type and an inverted p-channel type MISFET can be similarly configured.
  • enhancement-type and depletion-type MISFETs can be configured.
  • the enhancement type will be described below.
  • the term "spin" is originally used in connection with spin angular momentum, but in the following, electrons having upspin are also used in the sense of carrier, such as simply called upspin.
  • FIG. 2 (A) and 2 (B) show the case where ferromagnetic metal is used as the ferromagnetic material.
  • FIG. 3 (A) and FIG. 3 (B) are energy band diagrams when a half metal is used as a ferromagnetic material.
  • FIG. 2 (A) is a diagram showing an energy band structure near the channel region of a storage n-channel MISFET when a ferromagnetic metal is used for the ferromagnetic source and the ferromagnetic drain.
  • the ferromagnetic source 3 and the ferromagnetic drain 5 are formed by Schottky junction between the nonmagnetic n-type semiconductor layer 1 and ferromagnetic metal (3, 5).
  • Figure 2 dotted lines shown on the solid and n-type semiconductor layer 1 shown on the magnetic source 3 and drain 5 Strength in (A) represents the full E lumi energy E F.
  • E G represents the path band gap of a semiconductor.
  • E c and E v represent the bottom of the conduction band and the top of the valence band of the semiconductor layer 1, respectively.
  • E F, E c, E v , E G is used in the same sense in the following figures.
  • the phi eta is the barrier height of the shots hotkey junction between the ferromagnetic metal and the n-type semiconductor. That represents the energy difference between the n-type semiconductor layer 1 of the conductor base E c at a joint interface between the Fermi energy E F.
  • the arrows on the Fermi energies of the ferromagnetic source 3 and the ferromagnetic drain 5 indicate the direction of many spins, with upwards indicating upspin and downwards indicating downspin.
  • the display of minority spins is omitted.
  • the directions of multiple spins are similarly displayed on a band diagram.
  • FIG. 2 (B) is a diagram showing a band structure near the channel region of an inverted n-channel MISFET when a ferromagnetic metal is used for the ferromagnetic source and the ferromagnetic drain.
  • the ferromagnetic source 3 and the ferromagnetic drain 5 composed of a ferromagnetic metal and the p-type semiconductor layer 1 form a Schottky junction.
  • ⁇ is the Schottky contact between the ferromagnetic metal and p-type semiconductor layer 1.
  • a barrier height of the case, an energy difference between a valence pan de top E v of the p-type semiconductor layer at a joint interface between the Fermi energy E F. phi n represents the energy difference between the conduction bands bottom E c of the p-type semiconductor layer at a joint interface between full Elmi energy E p.
  • MISFET MISFET according to a second embodiment of the present invention
  • FIG. 3 (A) shows a MISFET according to the present embodiment, in which a half-metal is used for the ferromagnetic source and the ferromagnetic drain, and a band structure near the channel region of the accumulated n-channel MISFET.
  • the half metal has a metallic band structure for one spin (hereinafter referred to as “metal spin band”), but a semiconductor (insulated) for the other (other) spin. Body) (hereinafter referred to as “semiconductor-like spin band”). That is, half metal has a partially occupied band for one spin, and a completely filled band (valence band) for the other spin due to the band gap. It is separated from the empty band (conductive band).
  • the Fermi energy E F traverses the metallic spin band of one spin, but traverses the band gap for the other spin, and the conduction of the carrier is reduced by the metallic spin band. Only one spin belongs to it.
  • the ferromagnetic source 3 a and the ferromagnetic drain 5 a solid line shown in a top center is a Fermi energy E F in Hafume barrel. That, E F is the Fermi surface of the metallic scan Pinpan de.
  • the solid line E C HM, E V HM shown above and below the E F each represent top of the bottom and valence pan de conduction pan de in semiconducting scan Pinpan de.
  • E ⁇ ⁇ ⁇ is a half-metal (3a ⁇ 5a) semiconductor spin pan Represents the band gap of the When forming an accumulation n-channel type MISFET using half metal (3a / 5a), the half metal
  • the metallic spin band in (3a ⁇ 5a) and the n-type semiconductor layer 1 form a Schottky junction with a barrier height of ⁇ n . Also, due to this junction, the bottom of the conduction band in the semi-metallic spin band in the half metal (3a ⁇ 5a) has higher energy than the bottom of the conduction band in the n-type semiconductor layer 1, and It is preferable to form an energy discontinuity ⁇ Ec at the interface.
  • Energy discontinuity ⁇ E v is half metal (3 a ⁇ 5 a) of the semiconducting scan Pinpan de valence pan de top of energy and the valence pan de top of energy in the n-type semiconductor layer 1 at a joint interface at Energy difference.
  • the half metal is used for the ferromagnetic source 3a and the ferromagnetic drain 5a, the junction between the conduction band and the valence band in the semiconductor-like spin band with the semiconductor layer 1 is similarly performed.
  • the amount of energy discontinuity in the plane is ⁇ ⁇ ⁇ ⁇ ⁇ . And ⁇ ⁇ ⁇ .
  • the figure also shows the fermi-energy of the non-magnetic contact 3b-5b joined to the ferromagnetic source 3a made of half metal and the ferromagnetic drain 5a. Therefore, the ferromagnetic source 3 in FIG. 1 includes a ferromagnetic source 3a and a non-magnetic contact 3b when using half metal. The same applies to ferromagnetic drains. In the following description, when a ferromagnetic source 3 or a ferromagnetic drain 5 is described without specifying a ferromagnetic metal or a half-metal, it includes the ferromagnetic source 3a and the ferromagnetic drain 5a.
  • Figure 3 (B) shows a half-metal for a ferromagnetic source and a ferromagnetic drain.
  • the band structure in the vicinity of the channel region of an inverted n-channel MISFET when used is shown.
  • the ferromagnetic source 3a and the ferromagnetic drain 5a must be formed by Schottky junction between the p-type semiconductor layer 1 and a half-metallic spin band.
  • ⁇ ⁇ is the barrier height of the Schottky junction between the metallic spin band and the p-type semiconductor layer 1 in the half metal (3a / 5a).
  • phi n represents the energy difference between the p-type semiconductor layer 1 of the conductor base E c in full Elmi energy E F and the bonding interface in Hafume Tanore (3 a ⁇ 5 a).
  • the bottom of the conduction band in the semi-metallic spinning of the half-metal layer (3a / 5a) has higher energy than the bottom of the conductor of the p-type semiconductor layer 1, and the energy of ⁇ E c at the interface is higher. It is preferable that the energy discontinuity occurs.
  • the ferromagnetic source functions as a spin injector for injecting spin into the channel
  • the ferromagnetic drain functions as the direction of the spin of the conductive carrier injected into the channel. It functions as a spin analyzer that detects the signal as an electrical signal.
  • a ferromagnetic metal can be used for the ferromagnetic source and the ferromagnetic drain, or a half metal can be used.
  • one of the source and the drain may be a ferromagnetic metal, and the other may be a half metal.
  • the case where the relative magnetization directions of the ferromagnetic drain and the ferromagnetic source are the same direction is referred to as parallel magnetization, and these relative magnetization directions are alternated. In the opposite case, antiparallel magnetization is used. Also, the channel length of the MISFET should be sufficiently shorter than the relaxation distance of the spin, and the Rashba effect due to the gate voltage is ignored.
  • Fig. 4 (A) is an energy band diagram in the equilibrium state, and corresponds to Fig. 2 (A).
  • the Schottky junction of ferromagnetic drain 5 is forward-biased, and the barrier height of the drain-side Schottky junction as viewed from the bottom of the conduction band in the center of the channel decreases (or disappears), but is strong.
  • V DS is the Fermi energy E F of the ferromagnetic source 3 is applied to the cormorant'll cut next to the bread de end of the source-side shots Toki one barrier, to the extent that current hardly occurs due to the tunnel effect size Bias.
  • the distance d from the source-side Schottky junction interface to the intersection of the Fermi energy of the ferromagnetic source 3 and the band edge of the Schottky barrier is the distance d from the ferromagnetic source 3 to the channel.
  • the injected electrons are spin-polarized because the carrier density of the majority spin is larger than that of the small number spin.
  • the spin polarization of the injected electrons depends on the spin polarization near the full energy of the ferromagnetic source 3, and the higher the spin polarization, the higher the spin polarization of the injected electrons.
  • spin-polarized electrons are called spin-polarized electrons.
  • the majority and minority spins of the spin-polarized electron are parallel to the majority and minority spins of the ferromagnetic source 3, respectively.
  • V DS tio Tsu Toki one barrier interface of the ferromagnetic drain 5
  • the majority and minority spins of the spin-polarized electrons are parallel to the majority and minority spins of the ferromagnetic drain 5, respectively. .
  • the spin-polarized electrons injected into the ferromagnetic drain 5 become a current that flows through the ferromagnetic drain 5 and flows into the ferromagnetic drain with almost no spin-dependent scattering ( Hereinafter, this current is referred to as “drain current”.)
  • drain current the current that flows through the ferromagnetic drain 5 and flows into the ferromagnetic drain with almost no spin-dependent scattering
  • the V GS of occurrence of drain current which is determined with a threshold value V T.
  • the majority spins of the spin-polarized electrons injected into the channel are antiparallel to the majority spins of the ferromagnetic drain 5.
  • the carrier conducts in a parisic manner in the channel, so that a magnetoresistance effect similar to the tunnel magnetoresistance effect can be expected. .
  • the change in the conductance of the parallel magnetization and the antiparallel magnetization becomes larger.
  • FIG. 5 (A) to 5 (D) are diagrams showing the operating principle of an inverted n-channel MISFET using a ferromagnetic metal for the source 3 and the drain 5.
  • the ferromagnetic source 3 is forward-piassed as shown in Fig. 5 (B), and the ferromagnetic drain 5 is reverse-biased Since the channel region is p-type, a current is generated if holes are injected from the ferromagnetic drain 5.
  • Reverse-biased Schottky of the ferromagnetic drain 5 holes by the junction is hardly injected.
  • a certain threshold V T determined by the device structure is applied to the gate electrode 7 (Fig. 1).
  • V GS > V T
  • the threshold V ⁇ in the inversion channel type and the storage channel type While the definition of different convenience, in any case, to Ki ⁇ and [nu tau thresholds).
  • ⁇ n E G — ⁇ p
  • spin-polarized electrons are injected into the channel by heat emission from the ferromagnetic source 3.
  • ⁇ n E G — ⁇ p
  • the Schottky barrier on the ferromagnetic source 3 side is tunneled similarly to the storage channel type. It is also possible to inject spin-polarized electrons from the magnetic source 3 into the channel.
  • the drain current is smaller than in the case of parallel magnetization.
  • the channel length is equal to or less than the mean free path for the energy relaxation of the carrier, a magnetoresistance effect similar to the tunnel magnetoresistance effect can be expected. The change of the conductance in the antiparallel magnetization becomes larger.
  • a half metal is used as a ferromagnetic material.
  • the half metal is formed by a ferromagnetic source and a ferromagnetic drain.
  • the principle of operation of the storage n-channel type MISFET when used for MISFET will be described.
  • Fig. 6 (A) is an energy band diagram in the equilibrium state, and corresponds to Fig. 3 (A).
  • a spin belonging to a metallic spin of the ferromagnetic source 3a is defined as an up spin
  • a spin belonging to a semiconductor spin is defined as a down spin.
  • V DS is the source-side shots Toki one The voltage is divided by the joint and the drain side shot key joint.
  • the Schottky junction of the ferromagnetic drain 5a is forward biased, and the Schottky junction of the ferromagnetic source 3a is reverse biased.
  • the gap between the semiconductor spin band of the ferromagnetic source 3a and the nonmagnetic contact 3b is formed.
  • An energy barrier with a barrier height ⁇ n is formed. Since the conduction carrier does not exist in the semiconducting spin band of the ferromagnetic source 3a, in order for the down spin to be injected into the semiconductor layer 1, the down spin is strongly applied from the non-magnetic contact 3b. The force of tunneling the semiconductor-like spin band of the magnetic source 3a must overcome the barrier thermally.
  • the ferromagnetic source 3a formed by half metal selectively injects only the up spin.
  • Apps pin injected into the channel are transported to the shots Toki one barrier interface of the ferromagnetic drain 5 a side by V DS.
  • the injected spin pins are parallel to the spins of the metallic spinning of the ferromagnetic drain 5a. Therefore, the up-spin injected into the ferromagnetic drain 5a is transmitted to the ferromagnetic drain 5a with almost no spin-dependent scattering, and becomes a drain current.
  • V cs of occurrence of certain drain current defined when the ferromagnetic source 3 a ferromagnetic drain Lee down 5 a have parallel magnetization and V T.
  • the up-spin injected from the nonmagnetic source electrode 3b can hardly conduct the ferromagnetic drain 5a. Therefore, almost no drain current is generated. Therefore, the harmonic in the ferromagnetic drain 5a The metal only passes through the spins parallel to the spins of the metallic spinning band, not the antiparallel spins.
  • the ferromagnetic source 3a consisting of half metal
  • spin-polarized electrons with extremely high spin polarization can be injected into the channel, and the ferromagnetic drain formed by half metal can be injected.
  • the spin selectivity of 5a is extremely large, the drain current is higher when the relative magnetization between the ferromagnetic source 3a and the ferromagnetic drain 5a is antiparallel than when it is parallel. Very small. Therefore, when the half metal is used, the relative magnetization states of the ferromagnetic source 3a and the ferromagnetic drain 5a are parallel magnetization as compared with the case of using a normal ferromagnetic metal.
  • the ratio of the drain current in each case of antiparallel magnetization can be extremely large.
  • the operation principle of the inverted n-channel type MISFET using half metal as a ferromagnetic source and a ferromagnetic drain will be described with reference to FIGS. 7 (A) to 7 (D).
  • the spin belonging to the metallic spin band of the ferromagnetic source 3a formed by the half metal is referred to as the up spin
  • the spin belonging to the semiconductor spin band is referred to as the down spin.
  • Fig. 7 (A) is an energy band diagram in the equilibrium state, and corresponds to Fig. 3 (B).
  • the ferromagnetic drain 5 a semiconducting scan Pinban de by energy one barrier phi p of, from drain-side non-magnetic co pointer click preparative 5 b by the injection of holes is suppressed. Therefore, in the case shown in FIG. 7B, the MISFET is turned off.
  • Up spins injected into the channel is transported by the V DS to the joining interface of the drain side. If the ferromagnetic source 3a and the ferromagnetic drain 5a have parallel magnetization, the upspin injected into the channel is parallel to the spin of the metallic spin band in the ferromagnetic drain 5a. Therefore, the up-spin conducts the metallic spin band of the ferromagnetic drain 5a and becomes a drain current. As shown in FIG. 7 (D), when the ferromagnetic source 3a and the ferromagnetic drain 5a have antiparallel magnetization, the abspins injected into the channel have the metallic nature of the ferromagnetic drain 5a.
  • the spin band is antiparallel to the spin band, and parallel to the semiconducting spin band of the ferromagnetic drain 5a. Therefore, the up-spin injected into the channel causes the ferromagnetic drain 5a to have a barrier height ⁇ . It feels as an energy barrier.
  • the thickness of the ferromagnetic drain 5a and the ⁇ E should be such that the channel upspin cannot be tunneled or thermally cannot overcome the energy barrier of barrier height Ec. If c is selected, the drain current component hardly occurs.
  • the transmission conductance can be controlled by the effective magnetization state. That is, when the ferromagnetic source 3a and the ferromagnetic drain 5a have antiparallel magnetization, the drain current is smaller than in the case of parallel magnetization.
  • the semiconductor layer 1 is replaced with an undoped semiconductor or an intrinsic semiconductor. You can do it.
  • the barrier structure generated at the junction between the ferromagnetic metal and the semiconductor is different from the Schottky barrier, but the same MISFET operation can be expected with this barrier structure.
  • the channel region is made of an intrinsic semiconductor, there is no influence of impurity scattering in the channel region, and large mobility can be expected with respect to the conduction carrier.
  • MISFET in the case of nano-scale short-channel MISFETs, carrier Parisic conduction, which is effective for speeding up, can be expected.
  • this MISFET has the advantage that even when a highly miniaturized MISFET with a low threshold value is integrated at a high density, there is essentially no variation in the threshold value.
  • intrinsic semiconductor channels are also suitable for SOI structures. Therefore, by using the intrinsic semiconductor for the channel region, the performance of the MISFET of the present invention and the non-volatile memory (described later) using the same can be further improved.
  • FIG. 12 is an energy band diagram showing a structural example of the MISFET according to the present embodiment.
  • the MISFET according to the present embodiment uses the ferromagnetic metals 23 and 25 for the source and the drain, respectively, and connects the semiconductor layer 21 and the ferromagnetic metals 23 and 25 to each other.
  • Each interface has a structure in which thin metal layers 23a and 25a for controlling the barrier height are introduced.
  • a Schottky junction between the metal 23a, 25a and the semiconductor layer 21 that can obtain a desired barrier height ⁇ is formed, and the metal junction 23a, 25a is formed on the metal layer 23a, 25a.
  • the ferromagnetic metal layers 23 and 25 are formed respectively.
  • As a specific material of the metal layer 2 3 a, 2 5 a is, when the semiconductor layer 2 1 a S i, E r S i x , and Mochiiruko the Shirisai de such as P t S i x Can be considered.
  • each of the ferromagnetic metal layers 23 and 25 is replaced with the half metal described in the second embodiment, that is, an MISFET having a ferromagnetic source and a ferromagnetic drain by the half metal
  • the height of the short-circuit barrier similarly to the structure of FIG.
  • This structure also falls within the scope of the present invention. It is.
  • another semiconductor having a desired Schottky barrier height may be inserted between the ferromagnetic metal or half metal and the semiconductor layer at the interface between the ferromagnetic metal or half metal and the semiconductor layer.
  • a metal / semiconductor heterostructure may be inserted at the interface between the ferromagnetic metal or half metal and the semiconductor layer for controlling the height of the Schottky barrier.
  • the material of the ferromagnetic source and the ferromagnetic drain can be freely set without considering the height of the short circuit between the semiconductor layer and the ferromagnetic metal or the half metal. Can be selected.
  • MISFET according to a fourth embodiment of the present invention will be described with reference to the drawings.
  • the MISFET in which the ferromagnetic source and the ferromagnetic drain are formed by using the Schottky junction made of a ferromagnetic metal or a half metal has been described.
  • an intrinsic semiconductor 31 is used as a channel region, and a gate insulator 41 and a gate (electrode) 37 are laminated on the intrinsic semiconductor 31.
  • a gate insulator 41 and a gate (electrode) 37 are laminated on the intrinsic semiconductor 31.
  • the ferromagnetic source 33 and the ferromagnetic drain 35 are n-type ferromagnetic semiconductors, an n-channel ferromagnetic semiconductor that can be expected to have the same characteristics as the MISFET described above (for example, FIG. 2A). MISFET can be configured.
  • the ferromagnetic source and the ferromagnetic drain may be a P-type ferromagnetic semiconductor.
  • the MISFET according to the present embodiment has a strong magnetic field.
  • a ferromagnetic source and a drain are constructed using a pn junction between a conductive semiconductor and a semiconductor (in this case, the MISFET operates as an inversion channel type).
  • an n-type ferromagnetic semiconductor may be used for the source 53 and the drain 55, and the semiconductor layer 51 including the channel region may be a p-type semiconductor.
  • a gate insulating film 61 and a gate (electrode) 57 are laminated on the P-type semiconductor layer 51.
  • a p-type ferromagnetic semiconductor may be used for the source and the drain, and the channel region may be an n-type semiconductor.
  • the drain depends on the spin-dependent scattering in the drain.
  • the current differs when the source and drain have parallel and antiparallel magnetization. If the channel length is equal to or less than the carrier's mean free path for energy relaxation, a spin-dependent conduction similar to the tunnel magnetoresistance effect can be obtained based on the carrier's Parisic conduction. In such a case, the change in transfer conductance between the parallel magnetization and the antiparallel magnetization can be increased.
  • the ferromagnetic semiconductors used in the MISFETs according to the fourth and fifth embodiments include S i, G e, S i x G e! _ X, are those formed by introducing a transition metal element or a rare earth element such as semiconductor M n and C r, such as S i C conceivable.
  • FIG. 8 is a diagram showing the V DS dependence of the drain current ID with V GS as a parameter.
  • the MISFET according to the present embodiment regardless of whether ferromagnetic metal or half metal is used for the ferromagnetic source 3 and the ferromagnetic drain 5, either the inversion channel type or the storage channel type is used. Even in the case of deviation, the MISFET is in a cutoff state when a voltage equal to or lower than a certain threshold value V T determined from the device structure is applied to the gate electrode 7. This does not depend on the relative magnetization states of the ferromagnetic source 3 and the ferromagnetic drain 5.
  • the transistor When a voltage V (> VT ) higher than the threshold value is applied to gate electrode 7, the transistor can be turned on. At this time, the magnitude of the drain current ID generated between the ferromagnetic source 3 and the ferromagnetic drain 5 differs depending on the relative magnetization state of the ferromagnetic drain 5 with respect to the ferromagnetic source 3. That is, even under the same bias, the drain current ID is large in the case of parallel magnetization ( Idi ⁇ ; in the figure), and the drain current ID is small in the case of antiparallel magnetization (see the figure). I DT ⁇ ).
  • the drain current I depends on the voltage applied to the gate electrode 7.
  • a transfer conductance that depends on the relative magnetization state of the ferromagnetic drain 5 with respect to the ferromagnetic source 3.
  • binary information can be stored by setting the relative magnetization state of the ferromagnetic source and the ferromagnetic drain to parallel magnetization or antiparallel magnetization. it can.
  • the MISFET electrically changes the relative magnetization state between the ferromagnetic source and the ferromagnetic drain based on the magnitude of the drain current or the magnitude of the transfer conductance. Can be detected at any time. Therefore, the above MISFET is composed of one MISFET. A bit nonvolatile memory cell can be configured.
  • FIG. 9 (a) is a diagram showing a configuration example of a memory circuit using MISFET according to the present embodiment.
  • many MISFETs are arranged in a matrix, the source terminal S is grounded, and the drain terminal D and the gate terminal G are connected to the read bit lines BL and BL, respectively. Connected to read mode line WL.
  • the rewrite mode line and the rewrite mode bit line are arranged so as to intersect with each other on the MISFET while being electrically insulated from other wiring.
  • the above read bit line BL and the read word line WL may be used in combination.
  • FIG. 9 (a) is a diagram showing a cell configuration when used together. In the case of Fig. 9 (a), the memory cell can be composed of the MISFET alone, and the wiring can be made very simple.
  • a conventional MRAM memory cell has one MTJ, one MISFET, and four wirings (see Fig. 10).
  • the memory cell can be configured with the simplest configuration including only one MISFET and three wirings. Therefore, a layout suitable for miniaturization can be easily configured.
  • FIG. 11 is a diagram showing an example of a cross-sectional structure of a memory cell having a common source configuration.
  • the memory cell structure shown in FIG. 11 includes a first MISFET and a second MISFET adjacent to each other, and a gate electrode G 1 of the first MISFET.
  • a lead line WL that connects the gate electrode G2 of the second MISFET in common and a first bit line BL1 that connects the first ferromagnetic drain D1 of the first MISFET and a second line It has a second bit line BL2 connected to the magnetic drain D2, a ferromagnetic source S common to the first and second MISFETs, and a wiring for grounding this.
  • a common source is used, so that a cell configuration suitable for higher density is obtained.
  • bit line BL and a mode line WL are simply referred to as a bit line BL and a mode line WL, respectively.
  • the information is rewritten by changing the coercive force of the ferromagnetic source 3 or the ferromagnetic drain 5 or fixing the magnetization direction of one of the ferromagnetic sources 3 and 5 in the MISFET according to the present embodiment. This can be performed by making the relative magnetization direction of the drain 5 parallel or antiparallel. For example, the magnetization state of parallel magnetization or antiparallel magnetization is made to correspond to binary information of "0" or "1".
  • a current flows through the bit line BL and the lead line WL that intersect on the selected memory cell, and the memory cell selected by the combined magnetic field of the magnetic field induced by the current flowing in each wiring
  • the information is stored by reversing the magnetization of a ferromagnetic substance having a small coercive force or a ferromagnetic substance whose magnetization direction is not fixed.
  • a magnetic field from only one of the wirings does not cause magnetization reversal. In this way, set the value of the current flowing through each wiring.
  • a voltage is applied to the node line WL connected to the selected cell to make the MISFET according to the present embodiment conductive, and then a drain voltage is applied to the bit line BL to apply a drain current I Detect the size of D .
  • a drain voltage is applied to the bit line BL to apply a drain current I Detect the size of D .
  • the transfer conductance is large and a large ID is generated. In some cases, the conductance is small and the ID is small. Therefore, the relative magnetization state between the ferromagnetic source and the ferromagnetic drain can be detected based on the magnitude of ID .
  • necessary bias may be added or detected by precharging.
  • the current in the parallel magnetization is caused by the tunnel between the density of states of the majority spin and the tunnel between the density of states of the minority spin in both ferromagnetic electrodes. It is caused by a tunnel from the density of states to the density of states of many spins and a tunnel from the density of states of many spins to the density of states of few spins. Therefore, since the current flowing in the case of the parallel magnetization and the antiparallel magnetization includes a current component due to a small number of spins, the ratio of the current in each of the parallel magnetization and the antiparallel magnetization is easily large. Can not.
  • one of the ferromagnetic sources belongs to the metallic spin band due to the connection between the half metal and the semiconductor layer. Only the pins can be injected into the channel, and the ferromagnetic drain can extract only the spin parallel to the metallic spin band from the channel and make the drain current ( Hereinafter, this half-metal effect is referred to as the “spin filter effect”.)
  • the current ratio (drain current ratio) in each of the parallel magnetization and the antiparallel magnetization is MTJ.
  • the current ratio can be increased. Therefore, this embodiment Using a MISFET based on the state, the magnetized state can be easily detected in the above memory circuit.
  • the TMR ratio sharply decreases with the bias voltage, so that there is a problem that the TMR ratio is greatly reduced under the bias required for the circuit.
  • the spin dependence such as MTJ does not exist in principle because the spin dependent scattering by the ferromagnetic metal or the spin filter effect by the half metal is used. . Therefore, a large drain current ratio can be realized under the bias required for the circuit.
  • Figure 9 (b) shows the output terminal V at the bit line end of the memory circuit shown in Figure 9 (a). And this output terminal V.
  • This is a memory circuit that branches from the power supply voltage V DD via the load RL .
  • Fig. 9 (c) shows the static characteristics and operating points of the memory cell shown in Fig. 9 (b). Here, a pure resistance is used as the load, but an active load using a transistor may be used.
  • the gate voltage Vcs is applied to the gate electrode of the MISFET, and the power supply voltage VDD is applied to the bit line BL via the load resistance RL.
  • the operating point due to the load resistance moves on the load straight line in Fig. 9 (c) according to the magnetization state between the ferromagnetic source and the ferromagnetic drain, and the output signal in the case of parallel magnetization and antiparallel magnetization V.
  • V. TT and V. ⁇ i The absolute value and ratio (v. ⁇ T / V. ⁇ ) of each output signal can be optimized by external circuit parameters such as R and V DD . For example, adjust the slope of the load line Accordingly, a large output signal ratio can be obtained even when the drain current ratio ID i t / ID T I is small.
  • the storage circuit has an advantage that an output signal of a desired magnitude can be obtained.
  • the function as a transistor capable of controlling the drain current with the gate voltage is obtained.
  • it has the characteristic property that its transmission (mutual) conductance can be controlled by the relative magnetization direction between the ferromagnetic source and the ferromagnetic drain.
  • the relative magnetization direction between the ferromagnetic source and the ferromagnetic drain has a so-called non-volatile property that the previous state can be maintained without supplying energy. Therefore, depending on this relative magnetization direction,
  • Binary information can be stored in a non-volatile manner. Further, by using the above-described transfer characteristics, the relative magnetization direction can be electrically detected. That is, the above MISFET is achieved by using only one transistor.
  • a 1-bit nonvolatile memory cell can be configured. Therefore, if the MISFET according to the present embodiment is used, the configuration of the nonvolatile memory cell can be simplified, and there is a further advantage that the speed and the degree of integration of the nonvolatile memory circuit can be improved.
  • any of the MISFETs described in this specification may be a storage element or a storage device described in this specification. It goes without saying that it can be applied to storage circuits.
  • the MISFET of the present invention including a ferromagnetic source and a ferromagnetic drain formed by a Schottky junction using a ferromagnetic metal or a half metal, the ferromagnetic drain for the ferromagnetic source is provided. It is possible to store binary information according to the relative magnetization direction between and, and to electrically detect the relative magnetization direction. Therefore, if the above MISFET is used, a 1-bit, 1-bit nonvolatile memory cell can be configured with only one transistor, and a high-speed, high-density nonvolatile memory circuit can be realized. become.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

ゲート電圧ＶGSの印加によって、強磁性ソースにおける金属的スピンバンドによるショットキー障壁幅が減少し、この金属的スピンバンドからのアップスピン電子がチャネル領域にトンネル注入される。このとき強磁性ソース３ａの半導体的スピンバンドによるエネルギー障壁により非磁性コンタクト３ｂからダウンスピン電子は注入されない。すなわち、強磁性ソース３ａからはチャネル層へアップスピン電子のみが注入される。強磁性ソース３ａと強磁性ドレイン５ａとが平行磁化の場合では、アップスピン電子は強磁性ドレインの金属的スピンバンドを伝導してドレイン電流となるが、反平行磁化を持つ場合では、アップスピン電子は強磁性ドレイン５ａにおける半導体的スピンバンドによる高さΔＥcのエネルギー障壁よって強磁性ドレイン５ａを伝導することができない。　上記動作原理のＭＩＳＦＥＴに基づき、高性能・高集積密度の不揮発性メモリを構成することができる。

Description

明 細 書 ス ピン依存伝達特性を有する電界効果 ト ラ ンジスタ及びそれを用い た不揮発性メモ リ 技術分野
本発明は、 新規な ト ラ ンジス タ に関し、 よ り詳細には、 ス ピン依存 伝達特性を有する電界効果 ト ラ ンジス タ及びそれを用いた不揮発性 メ モ リ に関する。 背景技術
近年の高度情報化社会の発展は目覚しく、 特に最近では "モパイル 機器" を媒介と して急速に民間に広がってきている。 "モパイル機器" という大きな需要は今後の半導体産業の要にな り う る と認識されて いるが、 この対応には半導体集積回路の高速化 ·低消費電力化 ，大容 量化といった従来通り の高性能化に加え、情報の不揮発といった新た な要求に応じる必要が生じる。 このよ う な要求に対して、 不揮発高密 度記録と して優れた強磁性体ス ト レージ技術と半導体集積エ レク ト ロニタ ス技術と を融合させた新しいメ モ リ デパイ スが注目を集めて レヽる。 こ のデパイ スは磁気ラ ンダムアクセス メ モ リ （magnetoresistive random access memory; 以下、 「MR AM」 と称する。 ）と呼ばれ、 薄 い絶縁性の ト ンネル障壁を強磁性電極で挟み込んだ構造を持つ強磁 †生ト ンネノレ接合 （magnetic tunnel junction;以下 「M T J 」 と称する） をその記憶素子と して用いる (例えば、 K. Inomata, "Present and future of magnetic RAM technology ， IcICt, Trans. Electron. V o 1. E 84 - C， pp740-746, 2001. 参照:)。 M T J では強磁性電極間の相対的な磁化の方向によって ト ンネル 抵 抗 が 異 な る 。 こ れ を ト ン ネ ル 磁 気 抵 抗 (tunneling magnetoresistance ； 以下 「 TMR」 と称する）効果と呼ぶ。 TMRを 用いれば、強磁性体の磁化状態を電気的に検出するこ とが可能となる ( 従って、 M T J の存在によって強磁性体による情報の不揮発ス ト レー ジ技術を半導体集積エレク ト ロ二タスに理想的に取り込むこ とが可 能となる。
以下、 図 1 0 を参照して従来技術の一例について説明する。 図 1 0 に示すよ う に、 MR AMのメモ リ セル 1 0 0では、 1 ビッ トのメモリ セルを、 1つの MT J 1 0 1 と 1 つの金属一酸化物一半導体電界効果 トランジスタ （以下 「MO S F E T」 と称する。） 1 0 3 とによ り構 成する方法が主に用いられる。 MT J 1 0 1 は、 第 1 の強磁性電極 1 0 5 と、 第 2の強磁性電極 1 0 7 と、 両者の間に設けられた絶縁体に よ り形成された ト ンネル障壁 （絶縁体） 1 0 8 とからなる ト ンネル接 合である。
MO S F E T 1 0 3 のソース ( S ) を接地 （ G N D ) し、 ドレイ ン ( D )を M T J 1 0 1 の一方の強磁性電極 1 0 7にプラグ P Lなどを 用いて接続する。 M T J 1 0 1 の他方の強磁性電極 1 0 5はビッ ト線 B Lに接続し、 書き換え用ワー ド線 1 1 1 は、 MT J 1 0 1 の直上ま たは直下で MT J 1 0 1及び他の配線と、絶縁膜 1 1 5 によ り電気的 に絶縁した状態でビッ ト線 B L と交差するよ う に配置する。読み出し 用ヮー ド線 W Lは MO S F E T 1 0 3 のゲー ト電極 Gに接続する。
強磁性体では、 磁化の方向を不揮発に保持するこ とができるので、 M T J では強磁性電極間の相対的な磁化状態を平行磁化または反平 行磁化にするこ とによって、 2値の情報を不揮発に記憶するこ とがで きる。 また、 M T J では T M R効果によって 2つの強磁性電極間にお ける相対的な磁化状態で ト ンネル抵抗が異なる。 よって、 平行磁化、 反平行磁化といつた磁化状態に対応した ト ンネル抵抗を用いれば M T J 内の磁化状態を電気的に検出するこ とができる。
情報の書き換えは、 M T J 1 0 1 における 2つの強磁性電極 1 0 5、 1 0 7の保持力を変えておく 力 一方の強磁性電極の磁化方向を固定 しておき、保持力の小さな強磁性電極または磁化方向の固定されてい ない強磁性電極を磁化反転させるこ とによって行う。 以下、 磁化反転 を行う強磁性電極をフ リ ー層、磁化反転を行わない強磁性電極をピン 層と呼ぶ。 具体的には、 選択セル上で交差するビッ ト線 B L と書き換 え用ワー ド線 1 1 1 とのそれぞれに電流を流し、それぞれの電流によ つて誘起される磁界の合成磁界によって選択されたメモリ セル 1 0 0内の M T J 1 0 1 の磁化状態を平行磁化または反平行磁化に変化 させる。 この際、 選択したセルと同一のビッ ト線 B Lまたは書き換え 用ワー ド線 1 1 1 を有する非選択セルが磁化反転しないよ う に、一方 の配線のみからの磁界では非選択セルの M T J 1 0 1 が磁化反転を しないよ うにそれぞれの配線に流す電流値を設定しておく。情報の読 出しは、選択セルに接続された読み出し用のヮー ド線 W Lに電圧を印 加して M O S F E T 1 0 3 を導通させてから、ビッ ト線 B Lを介して 読み出し用の駆動電流を M T J 1 0 1 に流す。 M T J 1 0 1 では、 T M R効果によって平行磁化または反平行磁化の磁化状態に依存して ト ンネル抵抗が異なるため、読出し用の駆動電流による M T J 1 0 1 における電圧降下 （以下、 「出力電圧」 と呼ぶ） を検出すれば磁化状 態を判定する こ と 力 Sでき る ( K. Inomata, " Present and future of magnetic RAM technology ， IEICE Trans . Electron. V o 1. E 84 - C , PP740-746, 2001. 参照）。 発明の開示
M T J は、 トンネル障壁を介して相対する強磁性電極の磁化状態 が平行磁化であるか反平行磁化であるかに対応して 2値の抵抗値を とる。この 2値の情報のいずれの情報が記憶されているかを駆動電流 で高感度に検出するためには、 M T J 自身のイ ンピーダンス （接合抵 抗) を調節して出力電圧の大きさを最適化する必要がある。
さ らに、 情報の記憶内容を正確に読み出すために、 平行磁化と反平 行磁化との 2つの磁化状態間における出力信号の比を大き くする必 要がある。 このためには、 T M R比と呼ばれる M T J が平行磁化を持 つ場合と反平行磁化を持つ場合とのそれぞれにおける T M Rの変化 率を大きくする必要がある。 T M R比は、 強磁性電極のス ピン分極率 Pに依存するが、 T M R比を大きく とるためには、 Pの値が大きな強 磁性体を強磁性電極に用いるこ とが必要である。
また、 M T J における T M R比は、 M T J に印加するバイアス電圧 に強く依存し、 バイアス電圧と ともに急激に減少する。 高感度にまた は高速に情報の読出しを行う ために大きな駆動電流を M T J に流す と、 M T J における電圧降下が大き く なり、 T M R比が減少する。 そ こで、 M T J における大きな電圧降下が生じても T M R比が減少しな いよ う に、 T M R比の耐バイアスが必要になる。
M R A Mは、 構造が簡単で、 また M T J はナノスケールのサイズま で微細化できるこ とから、 高密度集積化に適したメモリ である。 数ギ ガビッ ト以上の高集積度を実現しょ う とする と、 M Q S F E Tのチヤ ネル長は 0 . 1 μ m程度以下となるこ とが予想されるが、 このよ うな 微細な ト ランジスタに合わせて微細な M T J を集積化しよ う と して も、 コ ンタク ト、 多層配線がセル面積を占有するよ う になり、 両者を 超高密度に集積するこ とが難しく なる。 従って、 よ り単純な構造を有 するメモリセルが望まれる。
本発明は、ソース及び ドレイ ンに強磁性体によるシ ョ ッ トキ一接合 を用いた金属一絶縁体一半導体電界効果 ト ラ ンジスタ （M I S F E T ) を提供するこ とを目的とする。 加えて、 この トランジスタ単体で 1 ビッ トのメ モリ セルを構成するこ とによ り大容量 ·不揮発性記憶装 置を提供するこ と を目的とする。 図面の簡単な説明
図 1 は、本発明の第 1 の実施の形態による M I S F E Tの概略構成 を示す断面図である。
図 2 ( A ) は、 強磁性ソース と強磁性ドレイ ンに強磁性金属を用い た図 1 の構造における蓄積 nチャネル型 M I S F E Tの強磁性ソー ス /半導体層/強磁性 ドレイ ンのエネルギーパン ド図である。 図 2 ( B ) は、 反転 nチャネル型 M I S F E Tにおける強磁性ソース/半 導体層 Z強磁性ドレイ ンのエネルギーパンド図である。
図 3は、本発明の第 2の実施の形態による M I S F E Tの構造を示 す図であり 、 図 3 ( A ) は、 強磁性ソース と強磁性ドレイ ンにハーフ メ タルを用いた図 1 の構造における蓄積 nチャネル型 M I S F E T の強磁性ソース Z半導体層/強磁性 ドレイ ンのエネルギーパン ド図 である。 図 3 ( B ) は、 反転型 nチャネル M I S F E Tにおける強磁 性ソース Z半導体層/強磁性ドレイ ンのエネルギーパン ド図である。
図 4は、 図 2 ( A ) のエネルギーパン ド構造を有する M I S F E T の動作原理を示す図であり、 図 4 ( A ) は平衡状態におけるエネルギ 一バンド図であり、 図 4 ( B ) は、 強磁性ソースと強磁性ドレイ ンが 平行磁化の場合において V DS を印加した場合のエネルギ一パン ド図 であり、 図 4 ( C ) は、 図 4 ( B ) の状態からさ らに V GSを印加した 場合のエネルギーパン ド図であり、 図 4 ( D ) は、 図 4 ( C ) と同じ バイ アス下において強磁性ソース と強磁性 ド レイ ンが反平行磁化の 場合のエネルギーパンド図である。
図 5は、 図 2 ( B ) のエネルギーバン ド構造を有する M I S F E T の動作原理を示す図であり、 図 5 ( A) は平衡状態におけるエネルギ —バン ド図であ り 、 図 5 ( B ) は、 強磁性ソース と強磁性ドレイ ンが 平行磁化の場合において V DS を印加した場合のェネルギ一バン ド図 であり、 図 5 ( C ) は、 図 5 ( B ) の状態からさ らに V GSを印加した 場合のエネルギーパン ド図であり、 図 5 ( D ) は、 図 5 ( C ) と同じ バイ アス下において強磁性ソース と強磁性 ド レイ ンが反平行磁化の 場合のエネルギーパンド図である。
図 6は、 図 3 ( A) のエネルギーパン ド構造を有する M I S F E T の動作原理を示す図であり、 図 6 ( A ) は平衡状態におけるエネルギ 一パン ド図であ り、 図 6 ( B ) は、 強磁性ソース と強磁性ドレイ ンが 平行磁化の場合において V DS を印加した場合のエネルギーパン ド図 であり、 図 6 ( C ) は、 図 6 (B ) の状態からさ らに VGSを印加した 場合のエネルギーパン ド図であり、 図 6 ( D ) は、 図 6 ( C ) と同じ バイアス下において強磁性ソースと強磁性 ドレイ ンが反平行磁化の 場合のエネルギーパン ド図である。
図 7 は、 図 3 ( B ) のエネルギーパンド構造を有する M I S F E T の動作原理を示す図であり、 図 7 ( A) は平衡状態におけるエネルギ 一バン ド図であり、 図 7 (B) は、 強磁性ソース と強磁性ドレイ ンが 平行磁化の場合において V DS を印加した場合のエネルギ一パン ド図 であり -, 図 7 ( C ) は、 図 7 ( B ) の状態からさ らに V GSを印加した 場合のエネルギーバン ド図であ り、 図 7 ( D ) は、 図 7 ( C ) と同じ バイアス下において強磁性ソース と強磁性 ド レイ ンが反平行磁化の 場合のエネルギーパンド図である。
図 8は、本実施の形態による M I S F E Tのソース接地の ドレイ ン 電流一電圧特性の概念図である。
図 9 ( a ) は、 本実施の形態による M I S F E Tを用いたメ モ リ 回 路のー構成例を示す図である。 図 9 ( b ) は、 図 9 ( a ) に示すメ モ リ 回路のビッ ト線端に出力端子 V。と、この出力端子 V。から分岐して 負荷 R を介し電源電圧 V DDに接続したメ モ リ 回路である。 図 9 ( c ) は、図 9 ( b )に示したメモリセルの静特性と動作点を示す図である。
図 1 0は、一般的な MR AMに用いられるメ モ リ セルの構造を示す 断面図である。 '
図 1 1 は、本発明の各実施の形態によるメ モ リ セル構造の一例であ り、 強磁性ソースを共通にした構成例を示す図である。
図 1 2は、本発明の第 3の実施の形態による M I S F E Tの構造例 を示すエネルギーパン ド図である。
図 1 3は、本発明の第 4及び第 5の実施の形態による M I S F E T の構造例を示すエネルギーパン ド図であり、 図 1 3 ( A ) は、 ソース Zドレイ ンに n型強磁性半導体を用い、ソース Zドレイ ン間に真性半 導体を用いた M I S F E Tの構造例を、 図 1 3 ( B ) は、 ソース/ ド レイ ンに n型強磁性半導体を用い、ソース / ドレイ ン間に p型半導体 を用いた M I S F E Tの構造例を示す図である。 発明を実施するための最良の形態
本発明に係る金属一絶縁体一半導体電界効果 トランジスタ（以下 「 M I S F E T」 と称する。） は、 強磁性体からなるソースに対する ドレイ ン (以下、 それぞれ、 「強磁性ソース」、 「強磁性ドレイ ン」 と 称する。） の相対的な磁化の方向と して情報を記憶し、 この相対的な 磁化方向に依存する伝達特性を利用して記憶された情報を読み出す。 従って、 本発明に係る M I S F E Tを用いる と、 ト ラ ンジスタ単体で 1 ビッ トの不揮発性メモリ セル'を構成できるこ とから、 高速 ·大容量 の不揮発性メモリ を実現するこ とが可能となる。
まず、本発明の第 1 の実施の形態による M I S F E Tについて図面 を参照しつつ説明を行う。
図 1 は、本発明の第 1 の実施の形態による M I S F E Tの断面構造 を示す図である。 図 1 に示すよ うに、 本実施の形態による M I S F E Tは、 一般的な M I S F E T (例えば S i M O S F E Tなど） と同様 のゲー ト電極 7 と、 ゲー ト絶縁膜 1 1 と、 非磁性の半導体層 1 からな る M I S構造と、非磁性の半導体層 1 との間でショ ッ トキ一接合を形 成する強磁性体からなるソース （強磁性ソース） 3 と ド レイ ン （強磁 性ドレイ ン） 5 とを有している。 強磁性ソースおよび強磁性ドレイ ン には、 F e、 N i 、 C o、 パーマロイ、 C o F e合金 （ C o — x F e x)、 C o F e B合金 （ C o — x— y F e x B y ) などの強磁性金属や、 C o 2M n S i などのホイスラーァロイ （H e u s 1 e r a 1 1 o y )、 C r O2、 F e 304 (M a g n e t i t e )、 せん亜鉛鉱型の C r A s、 C r S b、M n A s などのハーフメ タノレを用レヽるこ とができる。 また、強磁性金属的なパン ド構造を有する強磁性半導体やハーフメ タ ルとなるパン ド構造を有する強磁性半導体を用いるこ ともできる。強 磁性ソース 3 と強磁性ドレイ ン 5は、強磁性体を非磁性の半導体層 1 上にェピタキシャル成長又は堆積によ り形成する。 或いは、 熱拡散ま たはイ オン注入などの方法によ り非磁性の半導体層 1 中に磁性原子 を導入するこ とによって形成しても良い。 また、 図中の強磁性ソース と強磁性 ドレイ ン上に示した矢印は磁化方向を示す。 尚、 ゲー ト絶縁 膜と しては、 S i O 2、 Α 1 2 Ο 3や、 高誘電率材料である H f O 2な どを用いるこ とができる。
本実施の形態による M I S F E Tでは、 非磁性の半導体層 (または 半導体基板） 1 と同じ伝導型のキャ リ アを伝導キャ リ アとするこ とが 可能であり、 或いは、 非磁性の半導体層 1 と反対の伝導型のキヤ リ ァ を誘起して伝導キャ リ アとするこ ともできる。 ここでは、 便宜上、 前 者を蓄積チャネル型と称し、 後者を反転チャネル型と称する。 nチヤ ネルの M I S F E Tを構成する場合には、蓄積チャネル型では n型半 導体を、 反転チャネル型では p型半導体を用いる。 同様に、 pチヤネ ルの M I S F E Tの場合には、蓄積チャネル型では p型半導体を用い 反転チャネル型では n型半導体を用いる。 以後、 nチャネルの蓄積チ ャネル型を蓄積 nチャネル型と称し、 nチャネルの反転チャネル型を 反転 nチャネル型と称する。 pチャネルに対しても、 nチャネルの場 合と同様に蓄積 Pチャネル型、 反転 pチャネル型と呼ぶ。
また、 実際のチャネルの有無に関わらず、 ゲー ト絶縁膜/半導体界 面の直下の半導体領域をチャネル領域と呼ぶ。 以下、 強磁性ソース と 強磁性 ドレイ ンとに強磁性金属を用いた場合と、ハーフメタルを用い た場合とのそれぞれにおける蓄積 nチャネル型と反転 nチャネル型 ト ランジスタのエネルギーパン ド構造について説明する。 尚、 以下に おいて詳細な説明は省略するが、同様にして蓄積 Pチャネル型と反転 pチャネル型の M I S F E Tを構成できる。 本発明では、 ェンハンス メ ン ト型及びデプレッショ ン型の M I S F E Tを構成する こ とがで きるが、 以下ではエンハンスメ ン ト型について述べる。 また本来 "ス ピン"といった用語はス ピン角運動量に関連して用いる用語であるが 以下ではアップス ピンを有する電子を単にアップス ピンなどと呼ぶ よ うにキヤ リ ァの意味でも用いる。
図 2 ( A ) 及び図 2 ( B ) は、 強磁性体と して強磁性金属を用いた 場合のエネルギーパンド図であり、 図 3 ( A ) 及び図 3 ( B ) は、 強 磁性体と して、ハーフメタルを用いた場合のェネルギ一パン ド図であ る
図 2 ( A ) は、 強磁性ソース及び強磁性 ドレイ ンに強磁性金属を用 いた場合の、蓄積 nチャネル型 M I S F E Tのチャネル領域近傍にお けるエネルギーバン ド構造を示す図である。強磁性ソース 3 と強磁性 ドレイ ン 5 は、 非磁性の n型半導体層 1 と強磁性金属 （ 3 ， 5 ) とを ショ ッ トキ一接合するこ とによって形成する。 図 2 ( A ) における強 磁性ソース 3および ドレイ ン 5上に示した実線と n型半導体層 1上 に示した点線は、 フ ェルミエネルギー E F を表す。 E G は半導体のパ ンドギャップを表す。
E c と E v は、 それぞれ半導体層 1 の伝導パン ドの底と価電子パン ドの頂上を表す。 E F、 E c、 E v、 E Gは、 以下の図でも同様の意味で 用いる。 φ ηは強磁性金属と n型半導体とのショ ッ トキー接合の障壁 高さである。 すなわち、 フェルミエネルギー E Fと接合界面における n型半導体層 1 の伝導体底 E c と のエネルギー差を表す。 また、 強磁 性ソース 3 と強磁性 ドレイ ン 5 のフェルミエネルギー上に示した矢 印は多数ス ピンの向きを表し、 上向きであればアップス ピン、 下向き であればダウンス ピンを表す。 また、 少数ス ピンの表示は省略してい る。 以下、 強磁性金属を用いる場合では同様にして多数ス ピンの向き をパン ド図上に表示する。
図 2 ( B ) は、 強磁性ソースと強磁性ドレイ ンとに強磁性金属を用 いた場合の、反転 nチャネル型 M I S F E Tのチヤネル領域近傍にお けるパン ド構造を示す図である。強磁性金属からなる強磁性ソース 3 及び強磁性 ドレイ ン 5 と p型半導体層 1 とが、ショ ッ トキー接合を形 成している。 φ ρは強磁性金属と p型半導体層 1 とのショ ッ トキー接 合の障壁高さであり、 フェルミエネルギー E Fと接合界面における p 型半導体層の価電子パン ド頂上 E vとのエネルギー差である。 φ nは、 フエルミエネルギー E pと接合界面における p型半導体層の伝導バン ド底 E cとのエネルギー差を表す。
次に、本発明の第 2の実施の形態による M I S F E Tについて図面 を参照しつつ説明を行う。
図 3 ( A ) は、 本実施の形態による M I S F E Tであって、 強磁性 ソース と強磁性 ド レイ ンとにハーフメ タルを用いた場合における蓄 積 nチャネル型 M I S F E Tのチャネル領域近傍におけるパン ド構 造を示す図である。 ハーフメ タルは、 一方のスピンに対しては金属的 なパン ド構造 （以下、 「金属的ス ピンパン ド」 と称する。） をとるが、 も う一方 （他方） のス ピンに対して半導体 （絶縁体） 的となるパン ド 構造 （以下、 「半導体的ス ピンパン ド」 と称する。） を有する。 すなわ ち、 ハーフメタルでは、 一方のスピンに対しては途中まで占有された パン ドを有し、 他方のスピンに対しては完全に満たされたパン ド （価 電子パン ド） がパン ドギャップによって空のパン ド （伝導パン ド） と 分離している。 従って、 フェルミエネルギー E Fは、 一方のスピンの 金属的ス ピンパン ドを横切るが、他方のス ピンに対してはパン ドギヤ ップ中を横切り、 キヤ リ ァの伝導は、 金属的ス ピンパン ドに属する一 方のス ピンのみが担う こ とになる。
図 3 ( A ) において、 強磁性ソース 3 aおよび強磁性 ドレイ ン 5 a 上中央に示した実線はハーフメ タルにおけるフェルミエネルギー E F である。すなわち、 E Fは、金属的ス ピンパン ドのフ ェルミ面となる。 また、 E Fの上下に示した実線 E C H M、 E V H Mは、 それぞれ、 半導体的 ス ピンパン ドにおける伝導パン ドの底および価電子パン ドの頂上を 表す。 E Π Η Μは、 ハーフ メ タル （ 3 a · 5 a ) の半導体的ス ピンパン ドのバンドギャップを表す。 ハーフメタル （ 3 a · 5 a ) を用いて蓄 積 n チャネル型の M I S F E Tを形成する場合には、 ハーフメ タル
( 3 a · 5 a ) における金属的スピンバン ドと n型半導体層 1 とが、 障壁高さ φ nのシ ョ'ッ トキ一接合を形成する必要がある。 また、 こ の 接合によって、 ハーフメ タル ( 3 a · 5 a ) における半導体的スピン パン ドにおける伝導パン ドの底は、 n型半導体層 1 の伝導バン ドの底 よ り も高いエネルギーを有し、 界面において、 エネルギー不連続△ E cを形成するよ うにするこ とが好ましい。
エネルギー不連続△ E vは、 ハーフメタル ( 3 a · 5 a ) における 半導体的ス ピンパン ドの価電子パン ド頂上のエネルギーと接合界面 における n型半導体層 1 における価電子パン ド頂上のエネルギーと のエネルギー差である。 以下でも、 同様にハーフメタルを強磁性ソー ス 3 a と強磁性ドレイ ン 5 a とに用いた場合に、半導体的ス ピンパン ドにおける伝導パン ドおよび価電子パン ドの半導体層 1 との接合界 面におけるエネルギー不連続量を、 それぞれ Δ Ε。と Δ Ε νとする。
また、 図中には、 ハーフメ タルからなる強磁性ソース 3 a と強磁性 ドレイ ン 5 a に接合された非磁性コ ンタク ト 3 b - 5 b のフ ェルミエ ネルギーも示してある。 従って、 図 1 の強磁性ソース 3 は、 ハーフメ タルを用いた場合では、強磁性ソース 3 a と非磁性コ ンタク ト 3 bか らなる。 強磁性 ドレイ ンについても同様である。 また、 以下で強磁性 金属又はハーフ メ タルの指定なく強磁性ソース 3 又は強磁性 ド レイ ン 5 と記述する場合は強磁性ソース 3 a と強磁性 ド レイ ン 5 a を含 むものとする。 φ„' は、 こ の非磁性コンタク ト 3 b · 5 bのフ エノレ ミエネルギー E Fとハーフメ タル ( 3 a · 5 a ) における半導体的ス ピンパン ドにおける伝導パン ド E C H M と のエネルギー差である。
図 3 ( B ) に、 強磁性ソースと強磁性 ドレイ ンとにハーフメ タルを 用いた場合の反転 nチヤネル型 M I S F E Tのチヤネル領域近傍に おけるパン ド構造を示す。
強磁性ソース 3 a と強磁性ドレイ ン 5 a とは、 p型半導体層 1 とハ ーフメ タルの金属的スピンバン ドとをショ ッ トキ一接合するこ とに よって形成する必要がある。 Φ ρは、 ハーフメ タル ( 3 a · 5 a ) に おける金属的ス ピンパン ドと p型半導体層 1 とのショ ッ トキ一接合 の障壁高さである。 φ nは、 ハーフメ タノレ ( 3 a · 5 a ) におけるフ エルミエネルギー E Fと接合界面における p型半導体層 1 の伝導体底 E cとのエネルギー差を表す。 また、 ハーフメ タノレ ( 3 a · 5 a ) の 半導体的ス ピンパン ドにおける伝導パン ドの底は、 p型半導体層 1 の 伝導体の底に比べてエネルギーが高く 、 界面において、 △ E cのエネ ルギー不連続を生じているこ とが好ましい。
また Φ„' 及び φ p， は、 それぞれ、 フ ェル ミエネノレギ一とハーフメ タル （ 3 a · 5 a ) における半導体的ス ピンパン ドの伝導パン ドの底 E C H M及び価電子パン ドの頂上 E V H Mとの差である。
以下に、上述した本実施の形態による各 M I S F E Tの動作原理に ついて図面を参照して説明を行う。本実施の形態による M I S F E T において、強磁性ソースはチャネルにス ピンを注入するス ピンィ ンジ ェクタ と して機能し、 また、 強磁性 ドレイ ンはチャネルに注入された 伝導キヤ リ ァのス ピンの向きを電気信号と して検出するス ピンアナ ライザと して機能する。 本実施の形態による M I S F E Tでは、 上述 のよ う に強磁性ソース と強磁性 ドレイ ンとに、強磁性金属を用いるこ と もできる し、 ハーフメ タルを用いるこ とも可能である。 さ らに、 ソ ース と ドレイ ンの一方が強磁性金属、 他方がハーフメ タルでも良い。
以下、強磁性ソースに対する強磁性 ドレイ ンの相対的な磁化の方向 が同方向である場合を平行磁化と し、これらの相対的な磁化方向が互 いに反対方向の場合を反平行磁化とする。 また、 M I S F E Tのチヤ ネル長は、 ス ピンの緩和距離よ り十分短いものと し、 また、 ゲー ト電 圧による R a s h b a効果を無視する。
図 4 ( A) から図 4 (D) までを参照して強磁性ソースと強磁性 ド レイ ンとに強磁性金属を用いた蓄積 nチャネル型 M I S F E Tの動 作原理を説明する。 図 4 ( A) は平衡状態におけるエネルギーバン ド 図であり、 図 2 ( A) に対応する図である。
図 4 ( A) の平衡状態から、 強磁性ソース 3 とゲー ト電極 7 との間 にパイ ァス VGSを VGS= 0 と して、 強磁性ソース 3 と強磁性ドレイ ン 5 との間にバイアス V DSを印加する と、 V DSを強磁性ソース 3のショ ッ トキ一接合と強磁性ドレイ ン 5のショ ッ トキー接合とで分圧し、図 4 ( B ) に示すよ うなポテンシャルとなる。 強磁性 ドレイ ン 5のショ ッ トキー接合は順バイアスされており、チャネル中央部の伝導帯の底 から見た ドレイ ン側シヨ ッ トキー接合の障壁高さは減少 （または消 失） するが、 強磁性ソース 3のショ ッ トキー接合は、 逆パイァスされ ており、チャネル中央部の伝導帯の底から見たソース側ショ ッ トキ一 接合では障壁高さが増加する。 このとき、 VDSは、 強磁性ソース 3の フェルミエネルギー E Fがソース側ショ ッ トキ一障壁のパン ド端を横 切るよ う に印加するが、 ト ンネル効果による電流はほとんど生じない 程度の大き さのバイアスである。 すなわち、 ソース側ショ ッ トキ一接 合界面から強磁性ソース 3 のフェルミ エネルギーと このシ ョ ッ ト キ 一障壁のパン ド端とが交差するまでの距離 dは、強磁性ソース 3から チャネルにキヤ リ ァの ト ンネル効果が生じない程度に十分厚い。ソー ス側のショ ッ トキ一接合は逆バイ アスされているため、強磁性ソース 3から高さ φ ,，の障壁を熱的に乗り越えるキヤ リ ァによるショ ッ トキ 一接合の逆方向飽和電流程度の電流が生じるが、 Φ ηを適切に選定す るこ とによ り この電流成分を十分に抑制し、小さ くするこ とが可能で ある。 従って、 V GS = 0では M I S F E Tは遮断状態となる。
次に、 ゲー ト電極 7 (図 1 ) にバイ アス V GS ( > 0 ) を印加する と、 グー ト電極 7から強磁性ソース 3に向かう電気力線によって、ソース 側ショ ッ トキ一障壁近傍の電界が強められ、 図 4 ( C ) に示すよ う に ショ ッ トキー障壁の障壁幅が減少する（図中の d ' )。 従って、 強磁性 ソース 3 の伝導電子は、このポテンシャル障壁を トンネル効果によつ て透過してゲー ト絶縁膜 1 1直下のチヤネル領域に注入される。この 際、 強磁性ソース 3からは多数ス ピンと少数ス ピンが注入されるが、 多数ス ピンのキヤ リ ァ密度が少数ス ピンよ り も大きいため注入電子 はスピン偏極する。注入電子のスピン偏極率は強磁性ソース 3のフ ルミエネルギー近傍におけるス ピン分極率に依存し、このス ピン分極 率が大きいほど注入電子のス ピン偏極率は大きい。
以下、 ス ピン偏極した電子をス ピン偏極電子と呼ぶ。 ス ピン偏極電 子の多数ス ピンおよび少数ス ピンは、それぞれ強磁性ソース 3 の多数 スピンおよび少数スピンと平行である。チャネルに注入されたスピン 偏極電子は、 V csによってゲー ト絶縁膜/半導体界面に引き付けられ ながら， V DSによって強磁性 ドレイ ン 5 のシ ョ ッ トキ一障壁界面まで 輸送される。強磁性ソース 3 と強磁性ドレイ ン 5 とが平行磁化を持つ 場合では、 スピン偏極電子の多数ス ピンと少数ス ピンは、 それぞれ強 磁性ドレイ ン 5 の多数ス ピンと少数ス ピン と に平行である。 従って、 強磁性 ド レイ ン 5 に注入されたス ピン偏極電子は、ス ピン依存散乱を ほとんど受けるこ となく強磁性ド レイ ン 5 を伝導して強磁性 ド レイ ンに流れ込む電流となる （以下、 この電流を 「 ドレイ ン電流」 と称す る。）。 特に、 強磁性ソース 3 と強磁性 ド レイ ン 5 とが平行磁化の場合 に、ある定められた ドレイ ン電流の生じる V GSをしきい値 V Tとする。 一方、強磁性ソース 3 と強磁性ドレイ ン 5 とが反平行磁化を持つ場 合では、 チャネルに注入されたスピン偏極電子のう ち多数スピンは、 強磁性ドレイ ン 5の多数スピンと反平行である （図 4 (D))。 よって、 チャネルのス ピン偏極電子は、強磁性ドレイ ン 5においてス ピン依存 散乱による電気抵抗を生じる。 従って、 M I S F E Tが同一バイアス 下にあっても、反平行磁化の場合ではこのスピン依存散乱によって平 行磁化の場合に比べて ドレイ ン電流が減少する。 すなわち、 強磁性ソ ース 3 と強磁性 ドレイ ン 5 との間の相対的な磁化状態が平行磁化を 持つ場合の伝達 （相互） コンダクタンスに比べて、 反平行磁化を持つ 場合の伝達コンダクタンスは小さ く なる。 また、 チャネル長がキヤ リ ァのエネルギー緩和に対する平均自由行程以下であれば、チャネル内 をキャ リ アがパリ スティ ックに伝導するため、 ト ンネル磁気抵抗効果 と類似の磁気抵抗効果が期待できる。この場合では平行磁化と反平行 磁化における伝達コンダクタンスの変化はよ り大きく なる。
図 5 ( A) から図 5 (D) までは、 強磁性金属をソース 3 と ドレイ ン 5 に用いた反転 nチャネル型の M I S F E Tの動作原理を示す図 である。 平衡状態から（図 5 ( A) VGS= 0の状態で VDS ( > 0 ) を印加する と、 図 5 (B) に示すよ う に強磁性ソース 3が順パイァス され、 強磁性ドレイ ン 5が逆バイアスされる。 チャネル領域が p型で あるため、強磁性ドレイ ン 5から正孔が注入されれば電流が生じるが. 強磁性 ド レイ ン 5 の逆バイ アスされたショ ッ トキ一接合によって正 孔はほとんど注入されない。 熱的に φ pを乗り越えた正孔によるショ ッ トキー接合の逆方向飽和電流程度の小さな電流が生じるが、 Φ Pを 適切に選べば、 この電流を十分に小さ く できる。 従って、 VGS= 0の 場合では M I S F E Tは遮断状態となる。
ゲー ト電極 7 (図 1 ) にデバイス構造から決まるある しきい値 VT 以上の V GS (〉 V T) を印加する と、 ゲー ト絶縁膜 Z半導体界面に電 子が誘起され反転層が形成される （従って、 反転チャネル型と蓄積チ ャネル型ではしきい値 V τの定義が異なるが、 便宜上、 いずれの場合 でも、 しきい値を ν τ と記载する）。 このとき、 チャネル領域におけ る強磁性ソース 3 および強磁性 ド レイ ン 5 のそれぞれの接合界面で は、 反転層の電子に対して障壁高さ Ψ η の障壁が形成されるが、 V DS によ って強磁性 ド レイ ン 5 の接合および強磁性ソース 3 の接合は図 5 ( c ) のよ う にバイ アスされる。
上述のよ う に、 十分に大きな Φ pを選んでおけば、 φ n ( = E G— φ p) は小さ く、強磁性ソース 3から熱放出によってス ピン偏極電子がチヤ ネルに注入される。 また、 強磁性ソース 3からキャ リ アを熱放出でき るほど φ nが小さ く なく ない場合でも、 蓄積チャネル型と同様に強磁 性ソース 3側のショ ッ トキ一障壁を ト ンネルして強磁性ソース 3か らチャネルにス ピン偏極電子を注入するこ とも可能である。
チャネルに注入されたス ピン偏極電子は、 V DSによつて強磁性ドレ イ ン 5側のショ ッ トキー障壁界面まで輸送される。強磁性ソース 3 と 強磁性ドレイ ン 5 とが平行磁化を持つ場合では、ス ピン偏極電子の多 数ス ピンと少数ス ピンと は、それぞれ強磁性 ドレイ ン 5 の多数ス ピン と少数ス ピンとに対して平行である。 従って、 平行磁化の場合では、 蓄積チャネル型の場合と同様に、強磁性ドレイ ン 5 に注入されたス ピ ン偏極電子はスピン依存散乱をほとんど受けるこ となく強磁性 ド レ イ ン 5 を伝導して ドレイ ン電流となる。
一方、 図 5 ( D ) に示すよ うに、 強磁性ソース 3 と強磁性 ドレイ ン 5 とが反平行磁化を持つ場合では、チヤネルに注入されたス ピン偏極 電子の多数スピンは強磁性ドレイ ン 5の多数スピンと反平行である。 従って、ス ピン偏極電子は強磁性ドレイ ン 5 でス ピン依存散乱による 電気抵抗を生じる。 よ って、 反転チャネル型でも、 強磁性ソース 3 と 強磁性ド レイ ン 5 との間の相対的な磁化状態に基づき M I S F E T の伝達コ ンダク タ ンスが変化する。 すなわち、 同一バイ アス下であつ ても、強磁性ソース 3 と強磁性ドレイ ン 5 とが反平行磁化の場合には 平行磁化の場合に比べて ドレイ ン電流は小さ く なる。 また、 蓄積チヤ ネル型の場合と同様に、チャネル長がキャ リ ァのエネルギー緩和に対 する平均自由行程以下であれば、 ト ンネル磁気抵抗効果と類似の磁気 抵抗効果が期待できるため、平行磁化と反平行磁化における伝達コン ダクタンスの変化はよ り大きく なる。
次に、強磁性体と してハーフメ タルを用いた場合について説明する , 図 6 ( A ) から図 6 ( D ) までを参照して、 ハーフメ タルを強磁性ソ ース と強磁性 ド レイ ンに用いた場合の蓄積 nチャネル型 M I S F E Tの動作原理を説明する。 図 6 ( A ) は平衡状態におけるエネルギー パン ド図であり、 図 3 ( A ) に対応する図である。
図 6 ( B ) は、 V GS = 0の状態で、 V DS ( > 0 ) を印加した場合の ポテ ンシャル形状を示す図である。 以下では、 図 6 ( B ) に示すよ う に、強磁性ソース 3 a の金属的ス ピンパン ドに属するス ピンをアップ ス ピンと し、半導体的ス ピンパン ドに属するス ピンをダウンス ピンと する。 金属的ス ピンパン ドに属するアップス ピンに対しては、 半導体 層 1 との接合界面において、 障壁高さ φ η のシ ョ ッ トキ一接合が形成 されるため、 V DSはソース側ショ ッ トキ一接合と ドレイ ン側ショ ッ ト キー接合とによって分圧される。 従って、 強磁性ドレイ ン 5 a のシ ョ ッ トキ一接合は順バイ アス され、強磁性ソース 3 a のシ ョ ッ トキ一接 合は逆バイアスされる。 このとき、 V DSは、 強磁性ソース 3 aのフエ ルミエネルギー E Fがソース側ショ ッ トキ一障壁のパン ド端を横切る よ う に印加するが、ショ ッ トキー接合の障壁幅 dは強磁性ソース 3 a の金属的ス ピンパン ドからアップス ピンが ト ンネルしない程度に厚 く しておく。 すなわち、 V G S = 0の状態では、 強磁性ソース 3 a の金 属的ス ピンバン ドのアップス ピンはチヤネル領域への ト ンネル注入 が抑制されている。 また、 ショ ッ トキ一接合の障壁高さ φ„を熱的に 乗り越えるこ とによって生じるショ ッ トキ一接合の逆方向飽和電流 と してアップス ピンがチヤネル領域に注入できるが、 φ„の値を適切 に選ぶこ とによ り この電流値を十分に小さ くできる。
—方、ダウンス ピンを有する強磁性ソース 3 a の半導体的ス ピンパ ン ドのパン ドギャップによ り 、強磁性ソース 3 a の半導体的ス ピンパ ン ドと非磁性コ ンタク ト 3 b との間に障壁高さ φ n， のエネルギー障 壁が形成される。強磁性ソース 3 a の半導体的ス ピンバンドには伝導 キヤ リ ァが存在しないこ とから、ダウンス ピンが半導体層 1 に注入さ れるためには、非磁性コ ンタク ト 3 bからダウンス ピンが強磁性ソー ス 3 a の半導体的スピンパン ドを ト ンネルする力 、熱的に障壁を乗り 越えなければならない。 強磁性ソース 3 a の膜厚を十分に厚く し、 か つ、 非磁性金属電極 3 bから見たエネルギー障壁の障壁高さ φ η' を 十分な高さに選べば、ダウンス ピンがチャネル領域に注入される確率 は極めて低く できる。、 キャ リ アの注入は生じない。 従って、 V GS = 0の状態では、アップス ピン及びダウンス ピンによる電流はほとんど 生じず、 M I S F E Tは遮断状態となる。
次に、 図 6 ( C ) に示すよ うに、 ゲー ト電極 7 (図 1 ) にバイ アス V GS( > 0 )を印加する と、 ゲー ト電極 7 (図 1 ) から強磁性ソース 3 a に向かう電気力線によって、ソース側ショ ッ トキー障壁近傍の電界 が強められ、強磁性ソースにおける金属的ス ピンパン ドに対するショ ッ トキー障壁の障壁幅が減少する（図 6 ( C ) 中の d， 参照）。従って、 強磁性ソース 3 a の金属的ス ピンパン ドからアップス ピンはこのシ ョ ッ トキ一障壁を ト ンネルしてゲー ト絶縁膜直下の半導体層 1 のチ ャネル領域に注入される。 この際、 ダウンスピンに対しては強磁性ソ
—ス 3 a の半導体的スピンパン ドによる障壁高さ φ のエネルギー 障壁によって非磁性コ ンタ ク ト 3 bからダウ ンス ピンはほとんど注 入されない。 従って、 ハーフメ タルによ り形成される強磁性ソース 3 a は、 選択的にアップス ピンのみを注入する。
チャネルに注入されたアップス ピンは、 V D Sによって強磁性 ドレイ ン 5 a側のショ ッ トキ一障壁界面まで輸送される。強磁性ソース 3 a と強磁性ドレイ ン 5 a とが平行磁化を持つ場合では、注入された了ッ プス ピンは強磁性 ドレイ ン 5 a の金属的ス ピンパン ドのス ピンと平 行である。従って、強磁性ドレイ ン 5 a に注入されたアップスピンは、 ス ピン依存散乱をほとんど受ける こ となく強磁性 ドレイ ン 5 a を伝 導して、 ドレイ ン電流となる。 特に、 強磁性ソース 3 a と強磁性ドレ イ ン 5 a とが平行磁化を持つ場合に定められたある ドレイ ン電流の 生じる V c sを V Tと定義する。
一方、 図 6 ( D ) に示すよ うに、 強磁性ソース 3 a と強磁性ドレイ ン 5 a とが反平行磁化を持つ場合には、チャネルに注入されたアップ ス ピンは強磁性 ドレイ ン 5 a の金属的ス ピンパン ドのス ピンと反平 行となり、 半導体的スピンパン ドのス ピンと平行となる。 従って、 チ ャネルに注入されたアップスピンは、強磁性ドレイ ン 5 a を障壁高さ △ E cのエネルギー障壁と して感じる。 このチャネルのアップス ピン が ト ンネルできないよ うに、 または、 熱的にこの障壁を乗り越えるこ とができないよ う に、 強磁性 ドレイ ン 5 a の膜厚と Δ E。とを選んで おけば、非磁性ソース電極 3 bから注入されたアップス ピンは強磁性 ドレイ ン 5 a をほとんど伝導するこ とができない。 よって、 ドレイ ン 電流はほとんど生じない。 従って、 強磁性ドレイ ン 5 a におけるハー フメ タルは金属的ス ピンパン ドのス ピンと平行なス ピンのみを通過 させ、 反平行のス ピンを通過させない。
ハーフメ タルからなる強磁性ソース 3 aからは、極めてス ピン偏極 率の高いス ピン偏極電子をチャネルに注入するこ とができ、 また、 ハ ーフメ タルによ り形成された強磁性 ドレイ ン 5 a のスピン選択率は 極めて大きいため、強磁性ソース 3 a と強磁性ドレイ ン 5 a間の相対 的な磁化状態が反平行磁化の場合には平行磁化の場合に比べて ドレ ィ ン電流は非常に小さ く なる。 従って、 ハーフメ タルを用いた場合で は、通常の強磁性金属を用いた場合に比べて強磁性ソース 3 a と強磁 性 ドレイ ン 5 a との相対的な磁化状態が平行磁化である場合と反平 行磁化である場合のそれぞれにおける ドレイ ン電流の比を極めて大 きくするこ とができる。
次に、ハーフメ タルを強磁性ソースと強磁性ドレイ ンとに用いた反 転 nチャネル型 M I S F E Tの動作原理について図 7 ( A ) から図 7 ( D ) までを参照して説明する。 以下でも、 ハーフメ タルによ り形成 された強磁性ソース 3 a の金属的ス ピンパン ドに属するス ピンをァ ップス ピンと し、半導体的ス ピンバン ドに属するスピンをダウンス ピ ンとする。
図 7 ( A ) は、 平衡状態におけるエネルギーパン ド図であり、 図 3 ( B ) に対応する。 V GS = 0 の状態で V DSを印加した場合、 半導体層 1 が p型半導体であるため、 ドレイ ン側から正孔が注入されれば M I S F E Tに電流が生じる力 S、強磁性 ドレイ ン 5 aにおけるハーフメ タ ルの金属的スピンバン ドによるショ ッ トキー接合が逆バイァスされ、 正孔の注入が抑制されている。 但し、 ショ ッ トキー接合の逆方向飽和 電流程度の電流は生じるが、 φ pを適切に選定するこ とによってこの 電流を十分に小さ くできる。 また、強磁性ドレイ ン 5 aの半導体的ス ピンバン ドによるエネルギ 一障壁 φ p， によって ドレイ ン側非磁性コ ンタ ク ト 5 bからも、 正孔 の注入は抑制されている。 従って、 図 7 ( B ) に示す場合には M I S F E Tは遮断状態となる。
ゲー ト電極にしきい値 V τ以上の V GSを印加する と、 ゲー ト絶縁膜 /半導体界面に電子が誘起され反転層が形成される（従って、 反転チ ャネル型と蓄積チャネル型では V T の定義が異なる）。 こ の際、 図 7 ( C )に示すよ う に反転層と強磁性ソース 3 aおよび強磁性ドレイ ン 5 aのそれぞれの接合界面では、ハーフメ タルの金属的ス ピンパン ド による障壁高さ Φ nの障壁が形成される。
V DS の印加によって強磁性 ド レイ ン 5 a および強磁性ソース 3 a の接合は図 7 ( C ) に示すよ う にバイ アスされる。 十分大きな φ ρを 選んでおけば、 φ n ( = E G— (/> ρ) は小さ く 、 強磁性ソース 3 a の金 属的ス ピンパン ドから熱放出によってアップス ピンがチャネルに注 入される。 また、 強磁性ソース 3 aからア ッ プス ピンを熱電子注入で きるほど ψ nが小さ く ない場合でも、 蓄積チャネル型と同様に ト ンネ ル注入によ って強磁性ソース 3 a の金属的ス ピンパン ドか らチヤネ ルヘアップス ピンを注入するこ とも可能である。 一方、 強磁性ソース 3 a の半導体ス ピンパン ドによってダウンス ピンは、ほとんど注入さ れない。
チャネルに注入されたアップスピンは、 V DSによって ドレイ ン側の 接合界面まで輸送される。強磁性ソース 3 a と強磁性ドレイ ン 5 a と が平行磁化を持つ場合は、チャネルに注入されたアップス ピンは強磁 性ドレイ ン 5 a における金属的スピンバン ドのスピンと平行である。 従って、アップス ピンは強磁性 ドレイ ン 5 a の金属的ス ピンバンドを 伝導して ドレイ ン電流となる。 図 7 ( D ) に示すよ う に、 強磁性ソース 3 a と強磁性ドレイ ン 5 a とが反平行磁化を持つ場合には、チヤネルに注入されたァッブスピン は強磁性 ドレイ ン 5 a の金属的ス ピンバン ドのス ピンとは反平行で あり、 強磁性ドレイ ン 5 a の半導体的スピンパン ドと平行である。 従 つて、チャネルに注入されたアップス ピンは強磁性ドレイ ン 5 a を障 壁高さ Δ Ε。のエネルギー障壁と して感じる。 チャネルのアップス ピ ンが ト ンネルできないよ うに、 または、 熱的に障壁高さ厶 E cのエネ ルギ一障壁を乗り越えるこ とができないよ う に、強磁性 ドレイ ン 5 a の膜厚と Δ E cとを選定しておけば、 ドレイ ン電流成分はほとんど生 じない。
従って、強磁性ドレイ ン 5 aにおけるハーフメ タルは金属的スピン パン ドのスピンと平行なスピンのみを通過させるこ とから、強磁性ソ ース 3 a と強磁性 ドレイ ン 5 a との間の相対的な磁化状態によ り伝 達コンダクタンスを制御するこ とができる。 すなわち、 強磁性ソース 3 a と強磁性 ドレイ ン 5 a とが反平行磁化を持つ場合には平行磁化 の場合に比べて ドレイ ン電流は小さ く なる。
上述の強磁性金属またはハーフメ タルによる強磁性ソース（ 3又は 3 a ) および強磁性 ドレイ ン ( 5又は 5 a ) を有する M I S F E Tに おいて、半導体層 1 をアン ドープの半導体又は真性半導体に置き換え るこ ともできる。この場合に生じる強磁性金属と半導体との接合で生 じる障壁構造はシヨ ッ トキー障壁と異なるが、この障壁構造によって も同様の MISFETの動作を期待できる。 この M I S F E Tでは、 チ ャネル領域を真性半導体で構成しているため、チャネル領域における 不純物散乱の影響がなく、伝導キヤ リ ァに関して大きな移動度を期待 するこ とができる。 特に、 ナノスケールの短チャネルの M I S F E T では、 高速化に有効なキヤ リ ァのパリ スティ ック伝導も期待できる。 また、 この M I S F E Tでは、 極微細化した低しきい値の M I S F E Tを高密度に集積化した場合においても、しきい値のパラツキは本質 的に生じないという利点がある。 さ らに、 真性半導体からなるチヤネ ルは、 S O I構造にも適する。 従って、 真性半導体をチャネル領域に 用いるこ とによ り、本発明の M I S F E T及びこれを用いた不揮発性 メモリ （後述） の性能を一層向上させるこ とができる。
次に、本発明の第 3の実施の形態による M I S F E Tについて図面 を参照しつつ説明を行う。本実施の形態による M I S F E Tにおいて は、 強磁性ソースと強磁性ドレイ ンとは、 所望の障壁高さ となる薄い 金属層と半導体層とのショ ッ トキ一接合を形成し、この金属層の上に 強磁性金属やハーフメ タルを形成している。 図 1 2は、 本実施の形態 による M I S F E Tの構造例を示すエネルギーパン ド図である。図 1 2に示すよ う に、 本実施の形態による M I S F E Tは、 強磁性金属 2 3及び 2 5 をソース と ドレイ ンにそれぞれ用い、半導体層 2 1 と強磁 性金属 2 3及び 2 5 とのそれぞれの界面に障壁高さを制御するため の薄い金属層 2 3 a、 2 5 a を導入した構造を有している。 所望のパ リ ア高さ φ ηを得られる金属 2 3 a、 2 5 a と半導体層 2 1 とのショ ッ トキ一接合をまず形成し、 この金属層 2 3 a、 2 5 a の上にそれぞ れ強磁性金属層 2 3、 2 5 を形成する。 この金属層 2 3 a、 2 5 a の 具体的材料と しては、 S i を半導体層 2 1 と した場合に、 E r S i x、 P t S i xなどのシリサイ ドを用いるこ とが考えられる。
尚、 上記強磁性金属層 2 3、 2 5のそれぞれを、 第 2の実施の形態 において説明したハーフメ タルに置き換えた構造、 すなわち、 ハーフ メ タルによる強磁性ソース と強磁性 ドレイ ンとを有する M I S F E Tを用いても、図 1 2の構造と同様にショ ッ トキ一障壁高さを制御す ることが可能である。 この構造に関しても、 本発明の範疇に入るもの である。 或いは、 強磁性金属又はハーフメ タルと、 半導体層と、 の界 面に、強磁性金属又はハーフメ タルとの間に所望のシヨ ッ トキー障壁 高さの得られる別の半導体を揷入しても良い。 或いは、 ショ ッ トキ一 障壁高さの制御のために、 強磁性金属又はハーフメ タルと、 半導体層 と、 の界面に金属/半導体ヘテロ構造を挿入しても良い。
以上の手法を用いるこ とによ り、半導体層と強磁性金属またはハー フメ タルとの間のショ ッ トキ一高さを考慮せずに、強磁性ソースと強 磁性 ドレイ ンとの材料を自由に選択できる。
次に、本発明の第 4の実施の形態による M I S F E Tについて図面 を参照しつつ説明を行う。上記第 1 から 3までの実施の形態において は、強磁性金属又はハーフメ タルによるショ ッ トキ一接合を用いて強 磁性ソース と強磁性 ドレイ ンとを構成した MISFET ついて説明した が、 本実施の形態による M I S F E Tは、 強磁性ソース と強磁性ドレ イ ンとに強磁性半導体を用いた構造を有している。このよ う にするこ とで、 ショ ッ トキ一接合を用いなく ても、 第 1 から 3 の実施の形態に よる MISFET と同様の特性を得るこ とが期待できる。
例えば、 図 1 3 (A )に示すよ う に、 チャネル領域と して真性半導体 3 1 を用い、 真性半導体 3 1上にゲー ト絶縁体 4 1 とゲー ト （電極） 3 7 とを積層した構成を有する M I S F E Tにおいて、強磁性ソース 3 3 と強磁性 ドレイ ン 3 5 とを n型の強磁性半導体とすれば、 上記 MISFET (例えば図 2 ( A ) ) と同様の特性が期待できる nチャネルの MISFET を構成する こ とができる。 尚、 pチャネルの M I S F E Tを 形成する場合には、強磁性ソースと強磁性 ドレイ ンとを P型の強磁性 半導体とすれば良い。
次に、本発明の第 5の実施の形態による M I S F E Tについて図面 を参照しつつ説明を行う。 本実施の形態による M I S F E Tは、 強磁 性半導体と半導体との p n接合を用いて強磁性ソース と強磁性 ドレ イ ンとを構成する （この場合では、 MISFETは反転チャネル型と して 動作する）。 例えば、 図 1 3 ( B )に示すよ う に、 n型の強磁性半導体 をソース 5 3 と ドレイ ン 5 5 とに用い、チャネル領域を含む半導体層 5 1 を p型半導体とすれば良い。この場合も、 P型半導体層 5 1上に、 ゲー ト絶縁膜 6 1 と、 ゲー ト （電極） 5 7 と、 を積層する。 同様に p 型の強磁性半導体をソース と ドレイ ンとに用いてチャネル領域を n 型半導体と しても良い。
本発明の第 4又は第 5の実施の形態において説明したよ う に、強磁 性半導体によって強磁性ソース と強磁性 ドレイ ンと を構成する場合 でも、 ドレイ ンにおけるス ピン依存散乱によって、 ドレイ ン電流はソ ース と ドレイ ンとが平行磁化と反平行磁化の場合で異なる。 また、 チ ャネル長がキヤ リ ァのエネルギー緩和に対する平均自由行程以下で あれば、 キヤ リ ァのパリ スティ ック伝導に基づき、 ト ンネル磁気抵抗 効果と類似のスピン依存伝導が得られ、 このよ うな場合には、 平行磁 化と反平行磁化とにおける伝達コンダク タンスの変化を大き くする こ とができる。
第 4及び第 5 の実施の形態による M I S F E Tに用いる強磁性半 導体と しては、 S i 、 G e 、 S i x G e ！ _ x , S i Cなどの半導体に M nや C r などの遷移金属元素や希土類元素を導入したものが考え られる。
次に、上記各実施の形態による M I S F E Tの出力特性例について 説明する。 図 8は V GSをパラメータ と した ドレイ ン電流 I Dの V DS依 存性を示す図である。 本実施の形態による M I S F E Tでは、 強磁性 ソース 3および強磁性 ドレイ ン 5 に強磁性金属又はハーフメ タルの いずれを用いた場合でも、また反転チャネル型と蓄積チャネル型のい ずれの場合においても、ゲー ト電極 7に対してデバイス構造から決ま るある しきい値 V T以下の電圧を印加した場合では M I S F E Tは 遮断状態である。これは強磁性ソース 3 と強磁性 ドレイ ン 5の相対的 な磁化状態によ らない。
ゲー ト電極 7 に対してしきい値以上の電圧 V ( > VT) を印加すれ ば、 トランジスタを導通状態にするこ とができる。 このとき、 強磁性 ソース 3に対する強磁性 ドレイ ン 5の相対的な磁化状態によって、強 磁性ソース 3 と強磁性 ド レイ ン 5間に生じる ド レイ ン電流 I Dの大き さが異なる。 すなわち、 同一バイ アス下であっても平行磁化の場合で は ドレイ ン電流 I Dが大きく （図中の I Di τ；)、 反平行磁化の場合では ドレイ ン電流 I D が小さい （図中の I D T ^ )。 こ の特徴を換言すれば、 M I S F E Tの伝達 （相互） コ ンダクタンスを強磁性ソース 3 と強磁 性ドレイ ン 5 との間の磁化状態で制御するこ と と等価である。したが つて、 本実施の形態の M I S F E Tは、 ゲー ト電極 7に印加する電圧 によ り ドレイ ン電流 I。を制御できる と と もに、 強磁性ソース 3に対 する強磁性 ドレイ ン 5 の相対的な磁化状態に依存する伝達コ ンダク タ ンスを合わせ持つ。
強磁性体では、外部から保磁力以上の磁場が印加されない限り磁化 の方向を保持するこ とができる。 このため、 本実施の形態による M l S F E Tでは、強磁性ソースと強磁性 ドレイ ンと の相対的な磁化状態 を平行磁化または反平行磁化にするこ とによって 2値の情報を記憶 するこ とができる。
また、上記 M I S F E Tは、上述のよ うに、 ドレイ ン電流の大きさ、 または、 伝達コンダクタンスの大きさに基づいて、 強磁性ソースと強 磁性 ド レイ ン と の間の相対的な磁化状態を電気的に検出するこ とが できる。 従って、 上記 M I S F E Tは、 1つの M I S F E Tによ り 1 ビッ トの不揮発性メモリ セルを構成するこ とができる。
図 9 ( a ) は、 本実施の形態による M I S F E Tを用いたメ モ リ 回 路の一構成例を示す図である。 図 9 ( a ) に示すメモリ 回路では、 M I S F E Tを多数マ ト リ クス状に配置し、ソース端子 Sを接地して ド レイ ン端子 Dとゲー ト端子 Gとをそれぞれ読み出し用ビッ ト線 B L と読み出し用ヮー ド線 WL とに接続している。 また、 書き換え用ヮー ド線と書き換え用ビッ ト線を、上記 M I S F E T上で他の配線と電気 的に絶縁した状態で交差するよ うに配置する。この書き換え用ワー ド 線と書き換え用ビッ ト線と して、上記の読み出し用ビッ ト線 B L と読 み出し用ワー ド線 W L とを併用しても良い。 図 9 ( a ) は、 併用した 場合のセル構成を示す図である。 図 9 ( a ) の場合では、 M I S F E T単体でメモリ セルを構成できる と ともに、配線に関しても非常に単 純な構成にするこ とができる。
従来の構成による MR AMのメモリ セルは、 1 つの MT J と 1 つの M I S F E Tと 4本の配線 （図 1 0参照） の構成を有しており、 MT
J および書き換え用ヮー ド線の存在によってソースを隣り合ったセ ルで共用してセル面積を小さ くするなどの工夫が困難であった。これ に対して、 本実施の形態によるメモリ セルでは、 図 9 ( a ) に示すよ う に、 1つの M I S F E Tと 3本の配線のみの最も単純な構成でメ モ リセルを構成するこ とができるため、微細化に適したレイアウ トを容 易に構成するこ とができる。
例えば、 2つの本実施の形態による M I S F E Tの強磁性ソースを 1 つの強磁性ソースで共通と した構造を形成するこ とも可能である。 図 1 1 は、共通ソース構成を有するメ モリ セルの断面構造例を示す図 である。 図 1 1 に示すメモリ セル構造は、 互いに隣接する第 1 M I S F E Tと第 2 M I S F E Tと、第 1 M I S F E Tのゲー ト電極 G 1 と 第 2 M I S F E Tのゲー ト電極 G 2 とを共通接続するヮー ド線 WL と、第 1 M I S F E Tの第 1 の強磁性ドレイ ン D 1 と接続する第 1 ビ ッ ト線 B L 1 と、第 2の強磁性ドレイ ン D 2 と接続する第 2 ビッ ト線 B L 2 と、 第 1及び第 2 M I S F E Tに共通の強磁性ソース S と、 こ れを接地する配線とを有する。 上記構造を用いる と、 ソースを共通と するために、 さ らに高密度化に適したセル構成となる。
以下、 図 9 ( a ) を用いて、 メ モ リ セルの動作を説明する。 上述し た書き換え Z読み出し用ビッ ト線および書き換え/読み出し用ヮー ド線をそれぞれ共用する場合と して、 単に、 それぞれビッ ト線 B L、 ヮー ド線 WL と呼ぶ。 情報の書き換えは、 本実施の形態による M I S F E Tにおける強磁性ソース 3 または強磁性 ド レイ ン 5 の保持力を 変えておくか一方の磁化方向を固定しておき、強磁性ソース 3 に対す る強磁性 ド レイ ン 5 の相対的な磁化方向を平行磁化または反平行磁 化にするこ とによって行う こ とができる。 例えば、 平行磁化または反 平行磁化の磁化状態を" 0 "または" 1 "の 2値の情報に対応させる。 具体的には、選択したメモリ セル上で交差するビッ ト線 B L とヮー ド 線 WL とに電流を流し、それぞれの配線に流れる電流によって誘起さ れる磁界の合成磁界によって選択されたメ モ リ セルの保持力の小さ な強磁性体または磁化方向の固定されていない強磁性体の磁化を反 転させて情報を記憶する。 この際、 選択したセルと同一のビッ ト線 B L又はヮー ド線 W Lに接続している非選択セルが磁化反転しないよ う にするため、一方の配線のみからの磁界では磁化反転を生じないよ う にそれぞれの配線に流す電流値を設定しておく。
情報の読み出しは、選択セルに接続されたヮー ド線 W Lに電圧を印 加して本実施の形態による M I S F E Tを導通させてから、ビッ ト線 B Lに ドレイ ン電圧を印加して ドレイ ン電流 I Dの大きさを検出する , 本実施の形態による M I S ' F E Tでは、強磁性ソース と強磁性ドレイ ンとの相対的な磁化状態が平行磁化の場合では伝達コ ンダクタ ンス が大き く、 大きな I Dを生じるが、 反平行磁化の場合では伝達コンダ クタンスが小さ く I D も小さい。 従って、 I D の大きさに基づき、 強 磁性ソース と強磁性 ドレイ ンとの相対的な磁化状態を検出するこ と ができる。 また、 プリ チャージによって必要なバイ アスを加えても検 出を行っても良い。
通常の M T J において、平行磁化における電流は両強磁性電極にお ける多数ス ピンの状態密度間の ト ンネルと少数ス ピンの状態密度間 の ト ンネルによって生じ、反平行磁化の場合では少数ス ピンの状態密 度から多数ス ピンの状態密度への ト ンネルと多数ス ピンの状態密度 から少数スピンの状態密度への ト ンネルによって生じる。 従って、 平 行磁化および反平行磁化の場合に流れる電流に少数ス ピンによる電 流成分が含まれるため、平行磁化と反平行磁化とのそれぞれの場合に おける電流の比は、 容易には大き く できない。
一方、本実施の形態によるハーフメ タルを強磁性ソース と強磁性 ド レイ ンとに用いた M I S F E Tでは、ハーフメタルと半導体層との接 合によって強磁性ソースでは金属的ス ピンパン ドに属する一方のス ピンのみをチャネルに注入するこ とができ、 さ らに、 強磁性ドレイ ン では金属的ス ピンバン ドのス ピンと平行なス ピンのみをチャネルか ら取り 出し ドレイ ン電流とするこ とができる （以下、 このハーフメ タ ルによる作用を 「ス ピンフィルタ効果」 と称する。）。
従って、本実施の形態によるハーフメ タルを強磁性ソースと強磁性 ドレイ ンに用いた M I S F E Tでは、平行磁化と反平行磁化とのそれ ぞれの場合における電流の比 ( ドレイ ン電流比） は、 M T J の場合に おける電流比に比べて大きくするこ とができる。 よって、 本実施の形 態による M I S F E Tを用いれば，上記メ モ リ 回路において容易に磁 化状態を検出することができる。
また、強磁性金属を用いて強磁性ソースと強磁性ド レイ ンを構成す る場合でも、ゲー トバイ アスによるソース側ショ ッ トキ一障壁に発生 する強い電界の効果によって、強磁性ソースから注入するキヤ リ ァの ス ピン分極率 （ス ピン注入効率) を強磁性金属のス ピン分極率以上に 増大できる可能性がある。 この効果を用いれば， 平行磁化と反平行磁 化のそれぞれの場合における ドレイ ン電流の比を MTJ における電流 比に比べて大きく できる可能性がある。
また、 M T J では T M R比がバイ アス電圧と と もに急激に減少する ため、回路に必要なバイ アス下では T M R比が大きく減少してしま う 問題もあった。これに対して、本実施の形態による M I S F E Tでは、 強磁性金属によるス ピン依存散乱またはハーフメ タルによるス ピン フィルタ効果を用いているため M T J のよ う なバイ アス依存性は原 理的に存在しない。 従って、 回路に必要なバイ アス下で大きな ドレイ ン電流比を実現できる。
図 9 ( b ) は、 図 9 ( a ) に示すメ モ リ 回路のビッ ト線端に出力端 子 V。と、 この出力端子 V。から分岐して負荷 R Lを介し電源電圧 V D D に接続したメ モ リ 回路である。 図 9 ( c ) に、 図 9 ( b ) に示したメ モ リ セルの静特性と動作点を示す。 こ こでは、 負荷と して純抵抗を用 いているが、 トランジスタによる能動負荷を用いても良い。 図 9 ( c ) に示すよ う に、情報の読出し時には M I S F E Tのゲー ト電極にゲー ト電圧 V csを印加し、 ビッ ト線 B Lに負荷抵抗 R Lを介して電源電圧 V D Dを印加すれば、 負荷抵抗 による動作点は、 強磁性ソース と強 磁性ドレイ ンと の間の磁化状態に応じて図 9 ( c ) 中の負荷直線上を 動き、 平行磁化と反平行磁化との場合の出力信号 V。はそれぞれ図中 P T/JP2004/000567
の V。 T T と V。 † i となる。それぞれの出力信号の絶対値および比（v。 τ T / V。 τ は， Rい V D Dなどの外部回路のパラメータによ り最適化 するこ とができる。 例えば、 負荷直線の傾きを調整する （この場合に は小さ くする） こ とによ り、 ド レイ ン電流比 I D i t / I D T Iが小さい場 合でも大きな出力信号比を得るこ とができる。 従って、 本実施の形態 による記憶回路では、所望の大きさの出力信号を得るこ とができる と いう利点を有する。
以上、 説明したよ うに、 本発明の実施の形態による強磁性ソース と 強磁性ドレイ ンとを備えた M I S F Ε Τによれば、 ドレイ ン電流をゲ ー ト電圧で制御できる トランジスタ と して機能を備える と ともに、そ の伝達 （相互） コンダクタンスを強磁性ソースと強磁性ドレイ ンとの 相対的な磁化の向きによって制御できる という特徴的な特性を併せ 持つ。強磁性ソース と強磁性ドレイ ン間の相対的な磁化の向きはエネ ルギーを供給しなく ても前の状態を保持するこ とができるいわゆる 不揮発性の性質を有する。 従って、 この相対的な磁化の向きによって
2値の情報を不揮発性に記憶するこ とができる。 さ らに、 上述の伝達 特性を用いれば、この相対的な磁化の向きを電気的に検出するこ とが できる。 すなわち、 上記 M I S F E Tは、 1 つの ト ランジスタのみで
1 ビッ トの不揮発性メ モリ セルを構成する こ とができる。 従って、 本 実施の形態による M I S F E Tを用いれば、不揮発性メモリセルの構 成を単純にできるため、不揮発性記憶回路の速度及び集積度を向上さ せるこ とができる とレヽぅ利点がある。
以上、 本発明の実施の形態に沿つて説明したが、 本発明はこれらに 制限されるものではない。 その他、 種々の変更、 改良、 組み合わせが 可能なこ とは当業者に自明であろう。 例えば、 本明細書内において説 明したいずれの M I S F E Tも、 本明細書内で説明した記憶素子、 記 憶回路に適用できる こ とは言う までもない。 産業上の利用可能性
強磁性金属又はハーフ メ タルを用いたシ ョ ッ トキ一接合によ る強 磁性ソース と強磁性 ド レイ ンと を備えた本発明の M I S F E Tによ れば、強磁性ソースに対する強磁性 ド レイ ンと の相対的な磁化の向き によって 2値の情報を記憶する こ とができる と と もに、この相対的な 磁化の向きを電気的に検出する こ とができる。 従って、 上記 M I S F E T を用いれば、 1 つの ト ラ ンジス タのみで 1 ビッ 1、 の不揮発性メ モ リ セルを構成する こ とができるため、高速かつ高集積密度の不揮発性 記憶回路の実現が可能になる。

Claims

求 の 範 囲
1 . スピン偏極した伝導キャ リ ア （以下、「ス ピン偏極伝導キャ リ ア」 と称する。) を注入する強磁性体からなる ソ一ス (以下、 「強磁性ソ一 ス」 と称する。） と、
該強磁性ソースから注入されたス ピン偏極伝導キヤ リ ァを受ける 強磁性体からなる ドレイ ン (以下、「強磁性ドレイ ン」 と称する。） と、 前記強磁性ソース と前記強磁性ドレイ ンとの間に設けられ、前記強 磁性ソース及び前記強磁性 ドレイ ンとのそれぞれの接合界面におい てシ ョ ッ トキ一障壁を有するショ ッ トキ一接合を形成する半導体層 と、
前記半導体層に対して形成されるゲー ト電極と
を有する ト ランジスタ。
2，前記強磁性ソース又は前記強磁性ドレイ ンの磁化の方向を反転さ せるこ とによって、前記強磁性ソースに対する前記強磁性ドレイ ンの 相対的な磁化の向きを同方向 （以下、 「平行磁化」 と称する。） 又は反 対方向 （以下、 「反平行磁化」 と称する。） に制御できるこ とを特徴と する請求の範囲第 1項に記載の ト ランジスタ。
3 . 前記強磁性ソース及び前記強磁性ドレイ ンは、 強磁性金属によ り 形成されているこ と を特徴とする請求の範囲第 1項又は第 2項に記 载の ト ランジスタ。
4 .前記スピン偏極伝導キャ リ アの伝導型が前記半導体層と同じ場合 (以下、 「蓄積チャネル型」 と称する。) において、 前記ス ピン偏極伝 導キヤ リ ァが電子の場合では前記ショ ッ トキー障壁は伝導パン ド側 に生じ、前記スピン偏極伝導キヤリ アが正孔の場合では前記ショ ッ ト キー障壁は価電子パン ド側に生じるこ とを特徴とする請求の範囲第 1項から第 3項までのいずれか 1項に記載の トランジスタ。
5 .前記ス ピン偏極伝導キャ リ アの伝導型が前記半導体層と異なる場 合 （以下、 「反転チャネル型」 と称する。） における、 前記半導体層に 反転層が形成されていない場合において、前記ス ピン偏極伝導キヤ リ ァが電子の場合では前記シヨ ッ トキー障壁は価電子パンド側に生じ、 前記ス ピン偏極伝導キャ リ アが正孔の場合では前記ショ ッ トキー障 壁は伝導バン ド側に生じる こ と を特徴とする請求の範囲第 1項から 第 3項までのいずれか 1項に記載の ト ランジスタ。
6 .前記蓄積チャネル型における前記ゲー ト電極と前記強磁性ソース との間に電圧を印加しない状態において、前記スピン偏極伝導キヤ リ ァは前記ショ ッ トキ一障壁によって前記半導体層への ト ンネルおよ び熱放出による注入が抑制されるこ と を特徴とする請求の範囲第 4 項に記載の トランジスタ。
7 . 前記蓄積チャネル型において、 前記ゲー ト電極に対して電圧を印 加するこ とよ り、前記強磁性ソースの前記ス ピン偏極伝導キヤ リ ァは 前記強磁性ソース と前記半導体層との界面における前記ショ ッ トキ 一障壁を ト ンネルするこ とによ り前記半導体層へ注入されるこ とを 特徴とする請求の範囲第 4項又は第 6項に記載の トランジスタ。
8 . 前記蓄積チャネル型における、 前記ゲー ト電極に対して電圧を印 加しない状態において、 前記スピン偏極伝導キヤ リ ァは、 前記ショ ッ トキ一障壁によって前記半導体層への熱放出による注入が抑制され るが、前記強磁性ソースの前記ス ピン偏極伝導キヤ リ ァは前記ショ ッ トキー障壁を ト ンネルする こ とによ り前記半導体層へ注入されるこ とを特徴とする請求の範囲第 4項に記載の ト ランジスタ。
9 . 前記蓄積チャネル型において、 前記ゲー ト電極に対して電圧を印 加するこ とによ り、前記強磁性ソースの前記スピン偏極伝導キャ リ ア が前記強磁性ソース と前記半導体層との界面における前記ショ ッ ト キー障壁を ト ンネルするこ とに基づき、前記強磁性ソース と前記強磁 性 ドレイ ンとの間に生じる電流を制御できる こ とを特徴とする請求 の範囲第 4項又は第 8項に記載の ト ラ ンジス タ。
1 0 . 前記反転チャネル型における、 前記ゲー ト電極と前記強磁性ソ ースとの間に電圧を印加しない状態において、前記ショ ッ トキ一障壁 によって、前記ス ピン偏極伝導キヤ リ ァは前記半導体層への ト ンネル 及び熱放出による注入が抑制される こ とを特徴とする請求の範囲第 5項に記載の トランジスタ。
1 1 . 前記反転チャネル型において、 前記ゲー ト電極に対して印加す る電圧によ り前記半導体層に反転層が形成された場合に、前記強磁性 ソースの前記ス ピン偏極伝導キヤ リ ァが熱放出又は ト ンネルの少な く と も一方によ り前記半導体層中に注入される こ とを特徴とする請 求の範囲第 5項又は第 1 0項に記載の トランジスタ。
1 2 . 前記反転チャネル型における、 前記ゲー ト電極に対して電圧を 印加しない状態においても、前記半導体層に反転層が形成されており 前記強磁性ソースの前記ス ピン偏極伝導キャ リ アが熱放出又は ト ン ネルの少なく とも一方によ り前記半導体層中に注入されるこ と を特 徴とする請求の範囲第 5項に記載の ト ラ ンジスタ。
1 3 . 前記反転チャネル型において、 前記ゲー ト電極に対して印加す る電圧によ り、前記強磁性ソースの前記ス ピン偏極伝導キャリ アが前 記強磁性ソースから前記半導体層に熱放出又は ト ンネルの少なく と も一方によ り注入されるこ とに基づき、前記強磁性ソース と前記強磁 性 ドレイ ンとの間に生じる電流を制御できるこ とを特徴とする請求 の範囲第 5項又は第 1 2項に記載の トランジスタ。
1 4 . 前記蓄積チャネル型又は前記反転チャネル型において、 前記'半 導体層に注入される前記ス ピン偏極伝導キャ リ アは、前記強磁性ソー スのフエノレ ミエネルギーにおけるス ピン分極率に依存してス ピン偏 極している こ と を特徴とする請求の範囲第 4項から第 1 3項までの いずれか 1項に記载の ト ラ ンジスタ。
1 5 . 前記蓄積チャネル型又は前記反転チャネル型において、 前記強磁性ソース と前記強磁性 ドレイ ンとの相対的な磁化状態が 平行磁化である場合に、前記強磁性ソースから注入された前記ス ピン 偏極伝導キャ リ ァの前記強磁性 ドレイ ンにおけるス ピン依存散乱に よる電気抵抗が小さく、前記強磁性ソース と前記強磁性 ドレイ ンとの 相対的な磁化の向きが反平行磁化である場合に、前記スピン偏極伝導 キヤ リ ァの前記強磁性 ドレイ ンにおけるス ピン依存散乱による電気 抵抗が大き く なるこ とを特徴とする請求の範囲第 4項から第 1 4項 までのいずれか 1項に記載の トランジスタ。
1 6 . 同一パイァス下において、 前記強磁性ソースと前記強磁性 ドレ イ ンとの相対的な磁化の向きによ り伝達コ ンダクタンスを制御でき るこ とを特徴とする請求の範囲第 1 項から第 1 5項までのいずれか 1項に記載の トランジスタ。
1 7 . 前記蓄積チャネル型又は前記反転チャネル型において、 前記強 磁性ソース と前記強磁性 ドレイ ンとが平行磁化を持つ場合に、前記ゲ 一ト電極に対して印加する電圧によ り前記強磁性ソース と前記強磁 性ドレイ ンとの間に、定められたある電流を生じさせるゲー ト電圧と して定義される しきい値を有するこ とを特徴とする請求の範囲第 4 項から第 1 6項までのいずれか 1項に記載の ト ランジスタ。
1 8 . 強磁性体であって、 一方のスピンに対しては金属的なパン ド構 造 （以下、 「金属的ス ピンパン ド J と称する。） を、 他方のス ピンに対 しては半導体的又は絶縁体的なパン ド構造 （以下、 「半導体的ス ピン バン ド」 と称する。） をとるハーフメ タルからなり、 ス ピン偏極した 伝導キヤ リ ァを注入する強磁性ソースと、
該強磁性ソースから注入されたス ピン偏極した前記伝導キャ リ ァ を受けるハーフメ タルからなる強磁性ドレイ ンと、
前記強磁性ソース と前記強磁性ドレイ ンとの間に設けられ、前記強 磁性ソース及び前記強磁性ドレイ ンのそれぞれと接合した半導体層 と、
前記半導体層に対して形成されるゲー ト電極と
を有するこ とを特徴とする トランジスタ。
1 9 . 前記強磁性ソース及び前記強磁性ドレイ ンは、 前記ハーフメ タ ルにおける金属的ス ピンパン ドが前記半導体層との界面においてシ ョ ッ トキ一障壁を有するショ ッ トキ一接合を形成するこ と を特徴と する請求の範囲第 1 8項に記載の ト ランジスタ。
2 0 . 前記伝導キャ リ アの伝導型が前記半導体層と同じ場合 （以下、 「蓄積チャネル型」 と称する。） において、 前記伝導キャ リ アが電子 の場合では前記金属的ス ピンパン ドによる前記ショ ッ トキ一障壁は 伝導バン ド側に生じ、前記伝導キヤ リ アが正孔の場合では前記金属的 ス ピンパン ドによる前記ショ ッ トキ一障壁は価電子パン ド側に生じ るこ とを特徴とする請求の範囲第 1 8項又は第 1 9項に記載の トラ ンジスタ
2 1 .前記伝導キヤ リ アの伝導型が前記半導体層と異なる場合（以下、 「反転チャネル型」 と称する。) における、 前記半導体層に反転層が 形成されていない場合において、前記伝導キヤ リ ァが電子の場合では 前記ショ ッ トキー障壁は価電子パン ド側に生じ、前記伝導キヤ リ ァが 正孔の場合では前記シ ョ ッ トキ一障壁は伝導パン ド側に生じるこ と を特徴とする請求の範囲第 1 8項又は第 1 9項に記載の ト ランジス タ。
2 2 .前記強磁性ソース及び前記強磁性ドレイ ン と前記半導体層との 接合において、前記ハーフメ タルの半導体的ス ピンパン ドのパン ドギ ヤップは前記半導体層のパン ドギャ ップよ り大きいこ とを特徴とす る請求の範囲第 1 8項又は第 1 9項に記載の ト ラ ンジスタ。
2 3 .前記強磁性ソース及び前記強磁性 ドレイ ンと前記半導体層との 接合において、前記ハーフメ タルにおける半導体的ス ピンパン ドは前 記半導体層に対してエネルギー障壁を形成し、前記伝導キャ リ アが電 子の場合には、 少なく とも伝導パン ド側にエネルギー障壁を生じ、 前 記伝導キャ リ アが正孔の場合には、少なく と も価電子パン ド側にェネ ルギー障壁を生じさせるこ とを特徴とする請求の範囲第 1 8項又は 第 1 9項に記載の ト ラ ンジスタ。
2 4 . さ らに、 前記強磁性ソース及び前記強磁性ド レイ ンに対して、 それぞれ非磁性金属または非磁性伝導体からなるコンタク ト （以下、 「非磁性コンタタ ト」 と称する。） が形成されている こ とを特徴とす る請求の範囲第 1 8項から第 2 3項までのいずれか 1 項に記載の ト ラ ンジスタ。
2 5 . 前記非磁性コンタク トは、 前記金属的ス ピンパン ドに対して金 属間の接合またはォーミ ック接合を形成し、前記半導体的ス ピンパン ドに対して半導体的ス ピンパン ドがエネルギー障壁となる金属と半 導体間又は金属と絶縁体間の接合構造を形成するこ と を特徴とする 請求の範囲第 2 4項に記載の トランジスタ。
2 6 . 前記蓄積チャネル型における、 前記グー ト電極と前記強磁性ソ ース と間に電圧を印加しない状態において、前記金属的スピンパン ド の前記伝導キャ リ アは、前記金属的ス ピンバン ドによるショ ッ トキ一 障壁によって、前記半導体層へ トンネルおよび熱放出による注入が抑 制されるこ とを特徴とする請求の範囲第 2 0項に記載の ト ランジス タ。
2 7 . 前記蓄積チャネル型において、
前記ゲー ト電極に対して電圧を印加するこ とによ り、前記強磁性ソ ースにおける前記金属的スピンバン ドの伝導キヤ リ ァは、前記強磁性 ソース と前記半導体層 との界面における前記ショ ッ トキ一障壁を ト ンネルするこ とによ り 半導体層に注入されるこ と を特徴とする請求 の範囲第 2 0項又は第 2 6項に記載の ト ランジスタ。
2 8 . 前記蓄積チャネル型における、 前記グー ト電極に対して電圧を 印加しない状態において、前記金属的ス ピンバン ドの前記伝導キヤ リ ァは、前記ショ ッ トキ一障壁によって前記半導体層への熱放出による 注入が抑制される力 S、前記強磁性ソースにおける前記金属的ス ピンパ ン ドの伝導キヤ リ ァは、前記シヨ ッ トキー障壁を ト ンネルするこ とに よ り前記半導体層へ注入されるこ とを特徴とする請求の範囲第 2 0 項に記載の トランジスタ。
2 9 . 前記蓄積チャネル型において、 ゲー ト電極に対して印加する電 圧によ り、前記強磁性ソースにおける金属的スピンパン ドの伝導キヤ リ アが前記強磁性ソース と前記半導体層との界面における前記ショ ッ トキー障壁を ト ンネルするこ とに基づき、前記強磁性ソースと前記 強磁性 ドレイ ンと の間に生じる電流を制御できるこ と を特徴とする 請求の範囲第 2 0項または第 2 8項に記載の トランジスタ。
3 0 . 前記蓄積チャネル型において、 前記強磁性ソースに対して形成 された前記非磁性コ ンタク トから前記強磁性ソースにおける前記半 導体的ス ピンパン ドと平行なス ピンを有する伝導キャリ ァは、前記半 導体的スピンパン ドによる前記非磁性コ ンタク トに対する前記ェネ ルギー障壁によって前記半導体層への ト ンネル及び熱放出による注 入が抑制されているこ とを特徴とする請求の範囲第 2 0項に記載の ト ランジスタ。
3 1 . 前記反転チャネル型における、
前記ゲー ト電極と前記強磁性ソース と の間に電圧を印加しない状 態において、 前記金属的ス ピンパン ドの前記伝導キャ リ アは、 前記シ ヨ ッ トキー障壁によつて、前記半導体層への トンネル及び熱放出によ る注入が抑制されてい.るこ と を特徴とする請求の範囲第 2 1項に記 載の ト ランジスタ。
3 2 . 前記反転チャネル型において、
前記ゲー ト電極に対して電圧を印加するこ とによ り前記半導体層 に反転層が形成された場合に、前記強磁性ソースにおける前記金属的 ス ピンパン ドの伝導キヤ リ ァが前記強磁性ソースから前記半導体層 に熱放出又は ト ンネルの少なく と も一方によって注入されるこ とを 特徴とする請求の範囲第 2 1項又は第 3 1項に記載の ト ランジスタ。
3 3 . 前記反転チャネル型における、 前記ゲー ト電極に対して電圧を 印加しない状態においても、前記半導体層に反転層が形成されており 前記強磁性ソースにおける前記金属的ス ピンパン ドの前記伝導キヤ リ アが熱放出又は ト ンネルの少なく と も一方によ り前記半導体層中 に注入されるこ とを特徴とする請求の範囲第 2 1項に記載の ト ラン ジスタ。
3 4 . 前記反転チャネル型において、
前記ゲー ト電極に対して印加する電圧によ り、前記強磁性ソースに おける前記金属的ス ピンパン ドの伝導キヤ リ ァが前記強磁性ソース から前記半導体層に熱放出又は ト ンネルの少なく と も一方によって 注入されるこ とに基づき、前記強磁性ソース と前記強磁性 ドレイ ンと の間に生じる電流を制御できるこ と を特徴とする請求の範囲第 2 1 項又は第 3 3項に記載の トランジスタ。
3 5 . 前記反転チャネル型において、 前記強磁性ソースに対して形成 された前記非磁性コ ンタ ク 1、から前記強磁性ソ一スにおける前記半 導体的ス ピンパン ドと平行なス ピンを有する伝導キヤ リ ァは、前記半 導体的ス ピンパン ドによる前記非磁性コ ンタク トに対する前記エネ ルギー障壁によって、前記半導体層へ ト ンネル及び熱放出による注入 が抑制されるこ とを特徴とする請求の範囲第 2 1項に記载の ト ラン ジスタ。
3 6 . 前記蓄積チャネル型又は前記反転チャネル型において、 前記強磁性ソースの前記金属的ス ピンパン ドから前記半導体層へ 注入された一方のス ピンを持つ伝導キャ リ アと、前記強磁性ソースに 対して形成された前記非磁性コ ンタク トから前記強磁性ソース の前 記半導体的ス ピンパン ドを介して前記半導体層へ注入されたも う一 方のス ピンを持つ伝導キヤ リ ァとの存在比で決まる伝導キヤ リ ァの ス ピン偏極率を、前記強磁性ソースにおける前記半導体的スピンバン ドのエネルギーギャップまたは前記非磁性コンタク トから見た前記 強磁性ソースの半導体的ス ピンパン ドによる障壁高さまたは前記強 磁性ソースの膜厚で制御できるこ と を特徴とする請求の範囲第 2 0 項又は第 2 1項に記載の ト ランジスタ。
3 7 . 前記蓄積チャネル型又は前記反転チャネル型において、 前記強磁性ソース と前記強磁性 ド レイ ン と の相対的な磁化状態が 平行磁化である場合に、前記強磁性ソースの前記金属的ス ピンパン ド から前記半導体層へ注入された伝導キヤ リ ァが前記強磁性 ド レイ ン の前記金属的ス ピンパン ドを伝導するこ とができ、
前記強磁性ソース と前記強磁性 ドレイ ンとの相対的な磁化状態が 反平行磁化である場合に、前記強磁性ソースの前記金属的ス ピンパン ドから前記半導体層へ注入された前記伝導キャ リ アが前記強磁性 ド レイ ンにおける前記半導体的ス ピンバン ドによるエネルギー障壁に よって伝導が抑制される こ と を特徴とする請求の範囲第 2 0項から 第 3 6項までのいずれか 1項に記载の トランジスタ。
3 8 . 前記蓄積チャネル型又は前記反転チャネル型おいて、
前記強磁性ソースと前記強磁性 ドレイ ンとが平行磁化を持つ場合 に、ゲー ト電極に対して印加する電圧によって前記強磁性ソース と前 記強磁性 ドレイ ンとの間に定められたある電流を生じさせるゲー ト 電圧と して定義される しきい値を有する こ とを特徴とする請求の範 囲第 2 0項から第 3 7項までのいずれか 1項に記載の トランジスタ。
3 9 . 同一バイアス下において、 前記強磁性ソースと前記強磁性ドレ イ ンとの相対的な磁化の向きによ り伝達コンダクタ ンスを制御でき るこ とを特徴と十る請求の範囲第 1 8項から第 3 8項までのいずれ か 1項に記載の ト ランジスタ。
4 0 . 前記強磁性ソース及び前記強磁性ドレイ ンは、 前記半導体層に 成長又は堆積によ り形成されるこ と を特徴とする請求の範囲第 1項 から第 3 9項までのいずれか 1項に記載の トランジスタ。
4 1 . 前記強磁性ソース及び前記強磁性ドレイ ンは、 前記半導体層中 に磁性元素を導入するこ とによって形成されるこ と を特徴とする請 求の範囲第 1項から第 3 9項までのいずれか 1項に記載の ト ランジ スタ。
4 2 .請求の範囲第 1項から第 4 1項までのいずれか 1項に記載の 1 つの ト ラ ンジスタを用いて、前記強磁性ソースに対する前記強磁性 ド レイ ンの相対的な磁化の方向によつて情報を記憶し、前記強磁性ソー ス と前記強磁性 ドレイ ンとの相対的な磁化の方向に依存する ト ラ ン ジスタの伝達コンダクタンスに基づいて前記 トランジスタ内に記憶 された情報を検出することを特徴とする記憶素子。
4 3 .請求の範囲第 1項から第 4 1項までのいずれか 1項に記載の 1 つの ト ラ ンジスタ と、
前記ゲー ト電極と接続する第 1 の配線と、
前記強磁性ドレイ ンと接続する第 2 の配線と、
前記強磁性ソースを接地する第 3 の配線と
を有する記憶素子。
4 4 .請求の範囲第 1項から第 4 1項までのいずれか 1項に記載の 1 つの ト ランジスタ と、
前記ゲー ト電極と接続する第 1 の配線と、
前記強磁性 ドレイ ンと接続する第 2 の配線と、
前記強磁性ソースを接地する第 3 の配線と、
前記第 2の配線の一端に形成される出力端子と、
前記第 2 の配線から分岐し負荷を介して電源と接続する第 4 の配 線と
を有する記憶素子。
4 5 . さ らに、 前記 ト ランジスタ上又はその近傍で互いに電気的に絶 縁された状態で交差する第 1 の別配線及び第 2 の別配線とを有する こ とを特徴とする請求の範囲第 4 3項又は第 4 4項に記載の記憶素 子。
4 6 . 前記第 1 の別配線および前記第 2の別配線、 又は、 前記第 1 の 別配線又は前記第 2の別配線のいずれか一方に代えて、前記第 1 の配 線および前記第 2 の配線、 又は、 前記第 1 の配線又は前記第 2 の配線 のいずれか一方を用いるこ と を特徴とする請求の範囲第 4 3項又は 第 4 4項に記載の記憶素子。
4 7 . 前記第 1 の別配線及び前記第 2 の別配線、 又はこれらを置き換 えた前記第 1 の配線及び前記第 2の配線、又は前記第 1 の別配線又は 前記第 2の別配線のいずれか一方を置き換えた前記第 1 の配線又は 前記第 2 の配線及びこれらに置き換えられなかった方の前記第 1 の 別配線又は前記第 2 の別配線に電流を流すこ とによ り誘起される磁 場によ り、前記強磁性ソース又は前記強磁性 ド レイ ンの磁化を反転さ せ、前記強磁性ソースと前記強磁性ドレイ ンとの間の相対的な磁化状 態を変化させるこ とによ り情報の書き換えを行う こ とを特徴とする 請求の範囲第 4 5項又は第 4 6項に記載の記憶素子。
4 8 .前記強磁性ソースと前記強磁性ドレイ ンとが平行磁化を持つ場 合における前記しきい値以上の大きな電圧を前記第 1 の配線に対し て印加し、前記強磁性ソース と前記強磁性 ドレイ ンとの間に所定のパ ィァスを印加した場合の前記 ト ランジスタにおける ドレイ ン電流の 大きさに基づき情報の読み出しを行う こ とを特徴とする請求の範囲 第 4 3項から第 4 7項に記載の記憶素子。
4 9 .前記強磁性ソースと前記強磁性ドレイ ンとが平行磁化を持つ場 合における しきい値よ り大きな電圧を前記第 1 の配線を介して前記 ゲー ト電極に対して印加した場合の前記 ト ランジスタにおける ドレ イ ン電流によって生じる前記負荷による電圧降下に基づいて得られ る出力電圧によ り、情報の読み出しを行う こ とを特徴とする請求の範 囲第 4 4項から第 4 7.項までのいずれか 1項に記載の記憶素子。
5 0 .マ ト リ ッ ク ス状に配置された請求の範囲第 1項から第 4 1項ま でのいずれか 1項に記載の ト ラ ンジス タ と、
前記強磁性ソースをそれぞれ接地する第 1 の配線と、
列方向に並ぶ複数の前記 ト ラ ンジスタのそれぞれのゲー ト電極を 共通に接続する複数本のヮー ド線と、
行方向に並ぶ前記 ト ラ ンジス タ のそれぞれの強磁性 ド レイ ンを共 通に接続する複数本のビッ ト線と
を有する記憶回路。
5 1 .マ ト リ ックス状に配置された請求の範囲第 1項から第 4 1項ま でのいずれか 1項に記載の ト ランジスタ と、
前記強磁性ソースをそれぞれ接地する第 1 の配線と、
列方向に並ぶ複数の前記 ト ラ ンジスタのそれぞれのゲー ト電極を 共通に接続する複数本のワー ド線と、
行方向に並ぶ前記 ト ランジスタのそれぞれの強磁性 ドレイ ンを共 通に接続する複数本のビッ ト線と、
該ビッ ト線のそれぞれの一端に形成される出力端子と、
該ビッ ト線からそれぞれ分岐し負荷を介して電源に接続する第 2 の配線と
を有する記 '障回路。
5 2 . さ らに、 前記 トランジスタ上又はその近傍で互いに電気的に絶 緣された状態で交差する第 1 の別配線及び第 2 の別配線とを有する こ とを特徴とする請求の範囲第 5 0項又は第 5 1項に記載の記憶回 路。
5 3 . 前記第 1 の別配線および前記第 2 の別配線、 又は、 前記第 1 の 別配線又は前記第 2の別配線のいずれか一方に代えて、前記ヮー ド線 および前記ビッ ト線、 又は、 前記ヮー ド線又は前記ビッ ト線のいずれ か一方を用いるこ と を特徴とする請求の範囲第 5 2項に記載の記憶 回路。
5 4 . 前記第 1 の別配線及び前記第 2の別配線、 又はこれらを置き換 えた前記ヮー ド線及び前記ビッ ト線、又は前記第 1 の別配線又は前記 第 2の別配線のいずれか一方を置き換えた前記ワー ド線又は前記ビ ッ ト線及びこれらに置き換えられなかった方の前記第 1 の別配線又 は第 2の別配線に電流を流すこ とによ り誘起される磁場によ り、前記 強磁性ソース又は前記強磁性ドレイ ンの磁化を反転させ、前記強磁性 ソース と前記強磁性 ドレイ ンとの間の相対的な磁化状態を変化させ るこ とによ り情報の書き換えを行う こ とを特徴とする請求の範囲第 5 0項から第 5 3項までのいずれか 1項に記載の記憶回路。
5 5 .前記強磁性ソース と前記強磁性ドレイ ンとが平行磁化を持つ場 合における前記しきい値よ り大きな電圧を前記ヮー ド線に対して印 加し、前記強磁性ソース と前記強磁性 ドレイ ンとの間に所定のバィァ スを印加した場合の前記 ト ランジスタにおける ドレイ ン電流の大き さに基づき、情報の読み出しを行う こ とを特徴とする請求の範囲第 5 0項から第 5 4項までのいずれか 1項に記載の記憶回路。
5 6 .前記強磁性ソースと前記強磁性ドレイ ンとが平行磁化を持つ場 合における前記しきい値よ り大きな電圧を前記ヮー ド線を介して前 記ゲー ト電極に対して印加した場合の前記 ト ラ ンジスタにおける ド レイ ン電流によって生じる前記負荷による電圧降下に基づいて得ら れる出力電圧によ り、情報の読み出しを行う こ とを特徴とする請求の 範囲第 5 1項から第 5 4項までのいずれか 1項に記載の記憶回路。
5 7 .前記強磁性ソース又は前記強磁性 ドレイ ンの磁化を反転させる こ とによ り情報の書き換えを行う こ とを特徴とする請求の範囲第 4 3項から第 5 5項までのいずれか 1項に記載の記憶素子又は記憶回 路。
5 8 .請求の範囲第 1項から第 4 1項までのいずれか 1項に記載の第 1及び第 2の 2つの ト ランジスタ と、
前記第 1 の ト ラ ンジスタのグー ト電極と前記第 2 の ト ラ ンジスタ のゲー ト電極とを共通接続する第 1 の配線と、
前記第 1 の ト ラ ンジスタが有する第 1 の強磁性 ドレイ ンと接続す る第 2の配線及び第 2 の ト ランジスタが有する第 2の強磁性 ドレイ ンと接続する第 3 の配線と、
前記第 1及ぴ第 2の ト ラ ンジスタに共通の前記強磁性ソースを接 地する第 4の配線と
を有する記憶素子。
5 9 . 請求の範囲第 5 8項に記載の記憶素子をメモリ セルと し、 該メ モ リ セルをマ ト リ ックス状に配置した構成を有する記憶回路。
6 0 . 前記半導体層と して、 アンドープの半導体または真性半導体を 用いるこ とを特徴とする請求の範囲第 1項〜第 3項までのいずれか 1項に記載の トランジスタ。
6 1 . 前記半導体層と して、 アン ドープの半導体または真性半導体を 用いるこ とを特徴とする請求の範囲第 1 8項又は第 1 9項に記載の ト ランジスタ。
6 2 . 前記蓄積チャネル型における前記半導体層と して、 アン ドープ の半導体または真性半導体を用いるこ とを特徴とする請求の範囲第
4項、 第 6項〜第 9項、 第 1 4項〜第 1 7項、 第 2 0項、 第 2 2項〜 第 3 0項、第 3 6項〜第 4 1項までのいずれか 1項に記載の トランジ スタ。
6 3 . 前記反転チャネル型における前記半導体層と して、 アン ドープ の半導体または真性半導体を用いるこ とを特徴とする請求の範囲第
5 項、 第 1 0項〜第 1 5項、 第 1 7項、 第 2 1項、 第 3 1項〜第 4 1 項までのいずれか 1項に記載の トランジスタ。
6 4 .前記半導体層におけるキャ リ アの伝導方向の長さ又は前記強磁 性ソース と強磁性 ドレイ ンとの間の間隔と して定義されるチヤネル 長と して前記半導体層をキャ リ アがバリ スティ ックに伝導できる長 さを有する力 、 又は、 前記チャネル長がキヤリ ァのエネルギー緩和に 対する平均自由行程以下であるこ とを特徴とする請求の範囲第 1項 から第 3 9項まで又は第 6 0項、第 6 1項のいずれか 1項に記载の ト ランジスタ。
6 5 . 前記強磁性金属と前記半導体層との界面に、 前記半導体層との 間にショ ッ トキ一接合を形成する金属層又は前記強磁性金属との間 にショ ッ トキ一接合を形成する半導体層、 あるいは、 金属 Z半導体シ ョ ッ トキ一接合層を有する こ とを特徴とする請求の範囲第 1項から 第 1 7項まで、又は第 6 0項又は第 6 4項のいずれか 1項に記载の ト ランジスタ。
6 6 . 前記ハーフメ タルと前記半導体層との界面に、 前記半導体層と の間にシ ョ ッ トキ一接合を形成する金属層又は前記ハーフメ タルと の間にシヨ ッ トキー接合を形成する半導体層、 あるいは、 金属 //半導 体ショ ッ トキ一接合層を有するこ と を特徴とする請求の範囲第 1 8 項から第 3 9項まで、又は第 6 1項又は第 6 4項のいずれか 1項に記 載の ト ランジスタ。 -
6 7 .前記強磁性ソースに対する前記強磁性 ドレイ ンが反平行磁化の 場合には、平行磁化の場合に比べて ドレイ ン電流が小さ く なるこ とを 特徴とする請求の範囲第 6 0項から第 6 6項までのいずれか 1 項に 記載の ト ランジスタ。
6 8 .前記強磁性ソースと前記強磁性ドレイ ンとの相対的な磁化の向 きによ り伝達コンダク タ ンスを制御できるこ と を特徴とする請求の 範囲第 6 0項から第 6 7項までのいずれか 1 項に記載の ト ランジス タ。
6 9 .請求の範囲第 6 0項から第 6 8項までのいずれか 1項に記載の 1 つの ト ランジスタを用いて、前記強磁性ソースに対する前記強磁性 ドレイ ンとの相対的な磁化の方向によつて情報を記憶し、前記強磁性 ソース と前記強磁性 ドレイ ンとの相対的な磁化の方向に依存する ト ランジスタの伝達コ ンダク タ ンスに基づいて前記 トランジスタ内に 記憶された情報を検出するこ とを特徴とする記憶素子。
7 0 . 前記 ト ランジスタ と して、 請求項 6 0力 ら 6 8 までのいずれか 1項に記載の ト ランジスタを用いる こ と を特徴とする請求の範囲第 4 2項から第 4 9項まで又は第 5 8項のいずれか 1項に記載の記憶 素子。
7 1 . 前記トランジスタ と して、 請求の範囲第 6 0項から第 6 8項ま でのいずれか 1項に記載の ト ランジスタを用いるこ とを特徴とする 請求項第 5 0項から第 5 7項まで又は第 5 9項のいずれか 1項に記 载の記憶回路。
7 2 . 第 1導電型を有し、 強磁性半導体よ りなるソースおよびと ドレ イ ンと、
前記ソース と前記 ド レイ ンとに対して設けられ、前記第 1導電型の チャネルが形成される半導体層と、
前記半導体層に対して形成されるゲー ト電極と、
を有するこ とを特徴とする トランジスタ。
7 3 .前記半導体層がアン ドープの半導体又は真性半導体によ り形成 されているこ とを特徴とする請求の範囲第 7 2項に記載の ト ランジ スタ。
7 4 .前記半導体層におけるキャ リ アの伝導方向の長さ又は前記強磁 性ソース と強磁性 ドレイ ンとの間の間隔と して定義されるチャネル 長と して前記半導体層中をキャ リ アがパリ スティ ッ ク に伝導できる 長さを有するか、 又は、 前記チャネル長がキヤ リ ァのエネルギー緩和 に対する平均自 由行程以下である こ とを特徴とする請求の範囲第 7 2項又は第 7 3項に記載の トランジスタ。
7 5 .互いに導電型の異なる第 1 の強磁性半導体と半導体層との間に 形成される第 1 の p n接合によ り形成されるソース と、
互いに導電型の異なる第 2の強磁性半導体と前記半導体層との間 に形成される第 2 の p n接合によ り形成される ドレイ ンと、
前記半導体層に対して形成されるゲー ト電極と、を有するこ とを特 徴とする ト ランジスタ。
7 6 .前記半導体層におけるキャ リ アの伝導方向の長さ又は前記強磁 性ソース と強磁性 ド レイ ンとの間の間隔と して定義されるチャネル 長と して前記半導体層中をキャ リ アがパ リ スティ ックに伝導できる 長さを有する力、、 又は、 前記チャネル長がキヤ リ ァのエネルギー緩和 に対する平均自由行程以下であるこ とを特徴とする請求の範囲第 7 5項に記載の トランジスタ。
7 7 .前記強磁性ソースに対する前記強磁性ドレイ ンが反平行磁化の 場合には、平行磁化の場合に比べて ドレイ ン電流が小さ く なるこ とを 特徴とする請求の範囲第 7 2項から第 7 6項までのいずれか 1 項に 記載の トランジスタ。
7 8 .前記強磁性ソース と前記強磁性ドレイ ンとの相対的な磁化の向 きによ り伝達コンダク タンスを制御できるこ とを特徴とする請求の 範囲第 7 2項から第 7 7項までのいずれか 1 項に記載の トランジス タ。
7 9 .請求の範囲第 7 2項から第 7 8項までのいずれか 1項に記載の 1 つの ト ランジスタを用いて、前記強磁性ソース とる前記強磁性ドレ イ ンとの相対的な磁化の方向によって情報を記憶し、前記強磁性ソー スと前記強磁性 ドレイ ンとの相対的な磁化の方向に依存する ト ラ ン ジスタの伝達コ ンダク タ ンスに基づいて前記 ト ラ ンジスタ内に記憶 された情報を検出することを特徴とする記憶素子。
8 0 . 前記 ト ランジスタと して、 請求の範囲第 7 2項から第 7 8項ま でのいずれか 1 項に記載の ト ランジスタを用いるこ とを特徴とする 請求の範囲第 4 2項から第 4 9項まで、又は第 5 8項のいずれか 1項 に記載の記憶素子。
8 1 . 前記 ト ランジスタと して、 請求の範囲第 7 2項から第 7 8項ま でのいずれか 1 項に記載の ト ラ ンジスタを用いるこ と を特徴とする 請求の範囲第 5 0項から第 5 7項まで又は第 5 9項のいずれか 1項 に記載の記憶回路。
8 2 .ス ピン偏極した伝導キヤ リ ァを注入する強磁性体強磁性ソース と、
該強磁性ソースから注入されたス ピン偏極伝導キヤ リ ァを受ける 強磁性体からなる強磁性ドレイ ンと、
前記強磁性ソースと前記強磁性 ドレイ ンとの間に設けられ、前記強 磁性ソース及び前記強磁性 ドレイ ンとのそれぞれの接合を形成する 半導体層と、
前記半導体層に対して形成されるゲー ト電極と、 を有し、
前記ソース と前記 ドレイ ンとのいずれか一方に強磁性金属を、他方 にハーフメ タルを用いるこ とを特徴とする トランジスタ。
8 3 .前記ゲー ト電極と前記半導体層との間に形成されるグー ト絶縁 膜と して、酸化又は堆積によ り形成された絶縁体を用いるこ とを特徴 とする請求の範囲第 1項〜第 4 1項、 第 6 0項〜第 6 8項、 第 7 2項 〜第 7 8項、 第 8 2項のいずれか 1項の ト ランジスタ。
8 4 . 前記ゲー ト絶縁膜は、 高誘電率材料を含むこ とを特徴とする請 求の範囲第 8 3項に記載の ト ラ ンジスタ。
8 5 .前記 ト ランジスタが M I S F E Tであるこ とを特徴とする請求 の範囲第 1項〜第 4 1項、第 6 0項〜第 6 8項、第 7 2項〜第 7 8項、 第 8 2項、 第 8 4項のいずれか 1項の ト ランジスタ。
8 6 . 前記半導体層に不純物を添加するこ とによ りデブリーシヨ ン モー ドの ト ラ ンジスタ と して機能するこ とを特徴とする請求の範囲 第 1項〜第 3項， 第 8第、 第 9項、 第 1 2項、 第 1 3項、 第 1 8項、 第 1 9項、 第 2 8項、 第 2 9項、 第 3 3項， 第 3 4項、 第 7 2項〜第 7 8項、 項 8 2項〜第 8 5項のいずれか 1項に記載の ト ランジスタ。
PCT/JP2004/000567 2003-03-07 2004-01-23 スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ WO2004079827A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP04704734.5A EP1603168B1 (en) 2003-03-07 2004-01-23 Field-effect transistor with spin-dependent transmission characteristic with half-metal source and drain
US10/547,844 US7528428B2 (en) 2003-03-07 2004-01-23 Field-effect transistor with spin-dependent transmission characteristics and non-volatile memory using the same
JP2005502982A JPWO2004079827A1 (ja) 2003-03-07 2004-01-23 スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ
US12/382,455 US8097909B2 (en) 2003-03-07 2009-03-17 Field-effect transistor with spin-dependent transmission characteristics and non-volatile memory using the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003062453 2003-03-07
JP2003-062453 2003-03-07
JP2003-164398 2003-06-09
JP2003164398 2003-06-09

Related Child Applications (2)

Application Number Title Priority Date Filing Date
US10/547,844 A-371-Of-International US7528428B2 (en) 2003-03-07 2004-01-23 Field-effect transistor with spin-dependent transmission characteristics and non-volatile memory using the same
US12/382,455 Division US8097909B2 (en) 2003-03-07 2009-03-17 Field-effect transistor with spin-dependent transmission characteristics and non-volatile memory using the same

Publications (1)

Publication Number Publication Date
WO2004079827A1 true WO2004079827A1 (ja) 2004-09-16

Family

ID=32964923

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/000567 WO2004079827A1 (ja) 2003-03-07 2004-01-23 スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ

Country Status (6)

Country Link
US (2) US7528428B2 (ja)
EP (1) EP1603168B1 (ja)
JP (3) JPWO2004079827A1 (ja)
KR (1) KR100681379B1 (ja)
TW (1) TWI317987B (ja)
WO (1) WO2004079827A1 (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229049A (ja) * 2005-02-18 2006-08-31 Fdk Corp （Ｍｎ−Ｖ族）共添加ＩＶ族磁性半導体
JP2008243922A (ja) * 2007-03-26 2008-10-09 Tokyo Institute Of Technology 強磁性体の形成方法並びにトランジスタ及びその製造方法
CN100454599C (zh) * 2005-03-31 2009-01-21 株式会社东芝 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
JP2009130282A (ja) * 2007-11-27 2009-06-11 Tdk Corp スピントランジスタ
JP2009158592A (ja) * 2007-12-25 2009-07-16 Tdk Corp 半導体スピンデバイス及びスピンｆｅｔ
JP2009200351A (ja) * 2008-02-22 2009-09-03 Tdk Corp 半導体スピンデバイス及びスピンｆｅｔ
JP2010080536A (ja) * 2008-09-24 2010-04-08 Toshiba Corp スピントランジスタ、集積回路、及び、磁気メモリ
JP2010225885A (ja) * 2009-03-24 2010-10-07 Toshiba Corp スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ
US7973375B2 (en) 2007-09-04 2011-07-05 Tdk Corporation Spin transistor and method of manufacturing same
US8295079B2 (en) 2007-08-31 2012-10-23 Tokyo Institute Of Technology Nonvolatile SRAM/latch circuit using current-induced magnetization reversal MTJ
JP2013012554A (ja) * 2011-06-28 2013-01-17 Handotai Rikougaku Kenkyu Center:Kk 半導体装置
US9000433B2 (en) * 2008-11-20 2015-04-07 Hitachi, Ltd. Spin-polarised charge-carrier device

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7397071B2 (en) * 2003-03-31 2008-07-08 Japan Science And Technology Agency Tunnel transistor having spin-dependent transfer characteristics and non-volatile memory using the same
KR100647319B1 (ko) * 2005-02-05 2006-11-23 삼성전자주식회사 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법
US7746689B2 (en) * 2005-11-30 2010-06-29 Intel Corporation Molecular quantum memory
JP4444257B2 (ja) * 2006-09-08 2010-03-31 株式会社東芝 スピンｆｅｔ
WO2008005856A2 (en) 2006-07-07 2008-01-10 The Regents Of The University Of California Spin injection device having semicondcutor-ferromagnetic-semiconductor structure and spin transistor
JP2008047706A (ja) * 2006-08-16 2008-02-28 Nec Lcd Technologies Ltd 半導体回路及びそれを用いた半導体装置
KR100832583B1 (ko) * 2007-01-04 2008-05-27 한국과학기술연구원 누설자장을 이용한 스핀 트랜지스터
US7629182B2 (en) * 2007-04-17 2009-12-08 Freescale Semiconductor, Inc. Space and process efficient MRAM and method
US7936028B2 (en) * 2007-11-09 2011-05-03 Samsung Electronics Co., Ltd. Spin field effect transistor using half metal and method of manufacturing the same
TW201027715A (en) * 2008-12-23 2010-07-16 Ibm Memory element
JP4908540B2 (ja) 2009-03-25 2012-04-04 株式会社東芝 スピンｍｏｓｆｅｔおよびリコンフィギャラブルロジック回路
KR101084019B1 (ko) * 2010-05-12 2011-11-16 한국과학기술연구원 상보성 스핀 트랜지스터 논리회로
EP2887403A4 (en) * 2012-08-14 2015-09-02 Japan Science & Tech Agency SPIN POLARIZATION TRANSISTOR ELEMENT
US8988109B2 (en) * 2012-11-16 2015-03-24 Intel Corporation High speed precessionally switched magnetic logic
KR20140134068A (ko) * 2013-05-13 2014-11-21 에스케이하이닉스 주식회사 스핀 트랜지스터 및 이 스핀 트랜지스터를 포함하는 반도체 장치, 메모리 장치, 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
GB201310295D0 (en) * 2013-06-10 2013-07-24 Univ Sheffield Transistor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284765A (ja) * 1997-04-04 1998-10-23 Nippon Steel Corp 電圧駆動型スピンスイッチ
JP2001093274A (ja) * 1999-09-22 2001-04-06 Toshiba Corp スピン依存スイッチング素子
JP2001250998A (ja) * 2000-03-07 2001-09-14 Univ Tohoku スピン偏極伝導電子生成方法および半導体素子
JP2004111904A (ja) * 2002-07-25 2004-04-08 Japan Science & Technology Corp スピントランジスタ及びそれを用いた不揮発性メモリ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3253696B2 (ja) 1992-09-11 2002-02-04 株式会社東芝 磁気抵抗効果素子
US5654566A (en) * 1995-04-21 1997-08-05 Johnson; Mark B. Magnetic spin injected field effect transistor and method of operation
JP3566531B2 (ja) * 1997-11-12 2004-09-15 株式会社東芝 磁気装置
JP4213776B2 (ja) * 1997-11-28 2009-01-21 光照 木村 Ｍｏｓゲートショットキートンネルトランジスタおよびこれを用いた集積回路
US6381171B1 (en) * 1999-05-19 2002-04-30 Kabushiki Kaisha Toshiba Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
US6285581B1 (en) 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
US6355953B1 (en) * 2000-06-19 2002-03-12 Simon Fraser University Spintronic devices and method for injecting spin polarized electrical currents into semiconductors
JP2002026417A (ja) * 2000-07-05 2002-01-25 Nippon Telegr & Teleph Corp <Ntt> スピン注入三端子素子
JP2002110989A (ja) * 2000-09-27 2002-04-12 Japan Science & Technology Corp 半導体集積回路装置およびその製造方法
JP3621367B2 (ja) * 2001-09-17 2005-02-16 株式会社東芝 スピントランジスタ
JP2004014806A (ja) * 2002-06-06 2004-01-15 Matsushita Electric Ind Co Ltd 磁気抵抗素子および磁気メモリ
EP1388898B1 (de) * 2002-08-09 2012-01-11 Freie Universität Berlin Halbleiteranordnung zur Injektion eines spinpolarisierten Stroms in einen Halbleiter
KR100492482B1 (ko) * 2002-09-04 2005-06-03 한국과학기술연구원 Ｐｅｍｂｅ로 제조된 상온 자성반도체 및 그 소자
KR100511077B1 (ko) * 2003-03-14 2005-08-30 한국과학기술연구원 하이브리드형 자성체/반도체 스핀소자 및 그 제조방법
US6753562B1 (en) * 2003-03-27 2004-06-22 Sharp Laboratories Of America, Inc. Spin transistor magnetic random access memory device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284765A (ja) * 1997-04-04 1998-10-23 Nippon Steel Corp 電圧駆動型スピンスイッチ
JP2001093274A (ja) * 1999-09-22 2001-04-06 Toshiba Corp スピン依存スイッチング素子
JP2001250998A (ja) * 2000-03-07 2001-09-14 Univ Tohoku スピン偏極伝導電子生成方法および半導体素子
JP2004111904A (ja) * 2002-07-25 2004-04-08 Japan Science & Technology Corp スピントランジスタ及びそれを用いた不揮発性メモリ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1603168A4 *

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229049A (ja) * 2005-02-18 2006-08-31 Fdk Corp （Ｍｎ−Ｖ族）共添加ＩＶ族磁性半導体
CN100454599C (zh) * 2005-03-31 2009-01-21 株式会社东芝 自旋注入场效应晶体管、磁随机存取存储器和可重构逻辑电路
JP2008243922A (ja) * 2007-03-26 2008-10-09 Tokyo Institute Of Technology 強磁性体の形成方法並びにトランジスタ及びその製造方法
US8295079B2 (en) 2007-08-31 2012-10-23 Tokyo Institute Of Technology Nonvolatile SRAM/latch circuit using current-induced magnetization reversal MTJ
US7973375B2 (en) 2007-09-04 2011-07-05 Tdk Corporation Spin transistor and method of manufacturing same
JP2009130282A (ja) * 2007-11-27 2009-06-11 Tdk Corp スピントランジスタ
JP2009158592A (ja) * 2007-12-25 2009-07-16 Tdk Corp 半導体スピンデバイス及びスピンｆｅｔ
JP2009200351A (ja) * 2008-02-22 2009-09-03 Tdk Corp 半導体スピンデバイス及びスピンｆｅｔ
JP2010080536A (ja) * 2008-09-24 2010-04-08 Toshiba Corp スピントランジスタ、集積回路、及び、磁気メモリ
US8618590B2 (en) 2008-09-24 2013-12-31 Kabushiki Kaisha Toshiba Spin transistor, integrated circuit, and magnetic memory
US9000433B2 (en) * 2008-11-20 2015-04-07 Hitachi, Ltd. Spin-polarised charge-carrier device
JP2010225885A (ja) * 2009-03-24 2010-10-07 Toshiba Corp スピントランジスタ、このスピントランジスタを備えたリコンフィギャラブル論理回路および磁気メモリ
JP2013012554A (ja) * 2011-06-28 2013-01-17 Handotai Rikougaku Kenkyu Center:Kk 半導体装置

Also Published As

Publication number Publication date
JP2009290226A (ja) 2009-12-10
EP1603168B1 (en) 2017-01-11
TW200419726A (en) 2004-10-01
US7528428B2 (en) 2009-05-05
JPWO2004079827A1 (ja) 2006-06-08
JP2013016854A (ja) 2013-01-24
KR20050106497A (ko) 2005-11-09
KR100681379B1 (ko) 2007-02-12
JP5121793B2 (ja) 2013-01-16
US20090236646A1 (en) 2009-09-24
US8097909B2 (en) 2012-01-17
EP1603168A4 (en) 2008-02-27
EP1603168A1 (en) 2005-12-07
TWI317987B (en) 2009-12-01
JP5451840B2 (ja) 2014-03-26
US20060138502A1 (en) 2006-06-29

Similar Documents

Publication Publication Date Title
JP5451840B2 (ja) スピン依存伝達特性を有する電界効果トランジスタ及びそれを用いた不揮発性メモリ
US7714400B2 (en) Tunnel transistor having spin-dependent transfer characteristics and non-volatile memory using the same
US7825485B2 (en) Spin transistor based on the spin-filter effect, and non-volatile memory using spin transistors
US6285581B1 (en) MRAM having semiconductor device integrated therein
US7613036B2 (en) Memory element utilizing magnetization switching caused by spin accumulation and spin RAM device using the memory element
JP5064430B2 (ja) スピントランジスタ及びそれを用いた不揮発性メモリ
WO2015040932A1 (ja) 抵抗変化メモリ
JP4415146B2 (ja) 強磁性半導体を用いた電界効果トランジスタと及びこれを用いた不揮発性メモリ
US20230005651A1 (en) Nano spintronic device using spin current of ferromagnetic material and heavy metal channel

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 20048057061

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2006138502

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10547844

Country of ref document: US

REEP Request for entry into the european phase

Ref document number: 2004704734

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 2004704734

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 1020057016587

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2005502982

Country of ref document: JP

WWP Wipo information: published in national office

Ref document number: 1020057016587

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2004704734

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10547844

Country of ref document: US