JP2017224709A - トンネル磁気抵抗素子及びその製造方法並びに縦型電界効果型スピントランジスタ - Google Patents

トンネル磁気抵抗素子及びその製造方法並びに縦型電界効果型スピントランジスタ Download PDF

Info

Publication number
JP2017224709A
JP2017224709A JP2016118791A JP2016118791A JP2017224709A JP 2017224709 A JP2017224709 A JP 2017224709A JP 2016118791 A JP2016118791 A JP 2016118791A JP 2016118791 A JP2016118791 A JP 2016118791A JP 2017224709 A JP2017224709 A JP 2017224709A
Authority
JP
Japan
Prior art keywords
layer
magnetoresistive element
barrier layer
tunnel
tunnel barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016118791A
Other languages
English (en)
Other versions
JP6736057B2 (ja
Inventor
齋藤 秀和
Hidekazu Saito
秀和 齋藤
新治 湯浅
Shinji Yuasa
新治 湯浅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2016118791A priority Critical patent/JP6736057B2/ja
Publication of JP2017224709A publication Critical patent/JP2017224709A/ja
Application granted granted Critical
Publication of JP6736057B2 publication Critical patent/JP6736057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】縦型スピン電界効果型トランジスタ(FET)に組み込むことができ、室温で100%を超えるMR比を有するTMR素子を提供すること、及びこれを組み込んだ実用的な縦型スピンFETを提供することにある。【解決手段】トンネル障壁層と、該トンネル障壁層を挟む2つの強磁性金属層とを含むトンネル磁気抵抗素子において、前記トンネル障壁層を、ガリウムを含む酸化物の結晶層とした。また、前記トンネル磁気抵抗素子の、2つの強磁性金属層のいずれか一方をソース電極とし、他方をドレイン電極とし、トンネル障壁層をチャネル層とし、かつトンネル磁気抵抗素子の側面にゲート絶縁層及びゲート電極が位置する縦型電界効果型スピントランジスタを実現した。【選択図】図1

Description

本発明は、トンネル磁気抵抗素子及びその製造方法並びに縦型スピントランジスタに関し、特に、ガリウムを含む酸化物をトンネル障壁層とするトンネル磁気抵抗素子及び同素子を組み込んだ縦型電界効果型スピントランジスタに関する。
近年、コンピュータ等のIT機器が消費するエネルギーはその急速な普及に伴って急激に増大しており、その抜本的な省電力化が求められている。IT機器が消費する電力の中でも待機電力が大部分を占めており、省電力化のためにはその削減が必要不可欠である。これは、現在のコンピュータの主要メモリや論理回路に利用されるトランジスタである電界効果型トランジスタ(FET:Field Effect Transistor)が電源を切ると情報が失われてしまう「揮発性」素子であるためである。そのため、電源を切っても情報が失われない「不揮発性」のトランジスタが実現できれば消費電力の大幅な低減が可能となる。
この問題を解決するために、強磁性体が有する磁化(磁化はマクロなスピンの向きと言われている)のメモリ効果を利用した不揮発性FETである「スピンFET」が提案され、現在、開発研究が盛んに行われている。スピンFETは通常の(揮発性の)FETと同様、チャネル層、ソース電極、ドレイン電極及び電流制御用のゲート電極から構成される。ただし、通常のFETのソース/ドレイン電極が非磁性体であるのに対し、スピンFETでは強磁性体が用いられる。ソースもしくはドレイン電極どちらか一方の磁化の向きは、外部エネルギー(電流、電圧、外部磁界)の投与で変えることができるよう設計される。これにより、ソース/ドレイン電極の磁化配置を任意に平行⇔反平行とすることができる。一旦実現された磁化配置はエネルギー投与を止めても保持される、すなわち、不揮発である。
次にスピンFETの基本動作を説明する。まず、ソース/ドレイン電極間の電流のオン・オフ動作は、通常FETと同様にゲート電極への電圧印加により行う。今、ゲート電極に電圧を印加し、ソース/ドレイン電極間に電流が流れているとする。このとき、外部磁界等によりソース電極とドレイン電極の磁化配置を平行とすると、両電極間の抵抗は低くなり、出力電流は大となる。同様に磁化配置を反平行とすると、両電極間の抵抗は高くなり、出力電流は小となる。すなわち、ソース/ドレイン電極間の磁化配置の制御により大小2段階の出力電流を選択することができ、それぞれ“0”および“1”のデジタル情報に対応させる。磁化配置は不揮発であることから、このデジタル情報も不揮発的に記憶されることになる。以上が、スピンFETの特徴である。ソース/ドレイン電極の磁化配置はFET形成後に何度でも変更することができる。そのため、多数のFETで構成されるゲートアレイをスピンFETで構成すれば、集積回路の作製後に回路特性を書き換えることが可能になる。これにより、動的にプログラマブルな集積回路が実現される。
しかしながら、現在、上述のチャネル層上にソース/ドレイン電極が配置された構造(ここでは横型とする)を採用したスピンFETの開発研究は以下に述べる深刻な問題に直面している。スピンFETの情報記憶の性能指数は、[Rap−Rp]/Rp×100(%)で定義されるMR比(Magneto-Resistance ratio)で示される。ここで、Rapはソース/ドレイン電極の磁化が反平行時の抵抗値で、Rpは平行時の抵抗値である。一般に、実用的なスピンFETはMR比100%以上が必要と言われている。併せて、FETのオン・オフ動作時のソース/ドレイン電極間を流れる電流の比(オン・オフ比)は10以上であることが必要である。しかしながら、これまで横型スピンFETにおいて達成されたMR比は0.1%以下に留まっており、このことが実用化に向けての最大の障害となっている。
そこで、特殊なTMR(Tunneling Magneto- Resistance;トンネル磁気抵抗)素子を基本構造とした縦型スピンFETが提案された(非特許文献1参照)このTMR素子の特徴は、従来は酸化マグネシウム(MgO)のような酸化物絶縁体が用いられたトンネル障壁層がGaAsという半導体材料であること、FeやCoなどの金属が用いられてきた強磁性体電極層がGaAsに数%程度のMnをドープした磁性半導体と呼ばれる特殊な材料(GaAs:Mn)で構成されていることである。GaAs:Mn/GaAs/GaAs:Mn構造から成るピラー状の素子の側面にゲート絶縁層が位置し、縦型スピンFETを構成している。なお、ここで述べる半導体とは、不純物添加や外部電界などによりその電気伝導特性をほぼ絶縁体的からほぼ金属的まで広い範囲で制御できる材料系に属する材料を指す。
この縦型スピンFETは、TMR素子の有する高いMR比と、半導体であるGaAsを(トンネル障壁層を兼ねて)チャネル層としたことによるゲート電界による電流のスイッチ機能の両立を狙ったものである。また、縦型構造は横型構造と比較して素子面積を小さくできるので、FETの高集積化に有利である利点がある。しかしながら、トンネル障壁層として利用可能な高品位GaAs膜をFeやCo等の金属膜上には成長することは極めて困難であるため、下部電極層にGaAsをベースとするGaAs:Mnを用いる必要があった。GaAs:Mnは室温では磁性を失ってしまうので、原理的に室温動作は不可能であるという問題があった。
なお、本発明者らは、先にトンネル障壁層(絶縁膜)として酸化ガリウムを用いたTMR素子及びそれを組み込んだバイポーラ型スピントランジスタを発明し特許出願した(特許文献1参照)。このTMR素子も下部電極層(強磁性体層)がGaAs:Mnであるため、室温動作は不可能であった。実際、実施例2のTMR素子について、−267℃の極低温においてMR比を測定した旨、記載され、[表1]には、−267℃でのMR比が58%と報告されている。
また、酸化ガリウムをトンネル障壁層として用いた通常のTMR素子については、非特許文献2が報告されている。
また、強磁性体を有さない通常のFETにおいて、酸化ガリウムは、FETのチャネル材料として最近注目されている半導体材料であり、横型構造において105以上のオン・オフ比が報告されている(非特許文献3参照)。
特開2010−50297号広報
金木,APPLIED PHYSICS LETTERS 107, 242401 (2015) Li,APPLIED PHYSICS LETTERS 77, 3630 (2000) 東脇,APPLIED PHYSICS LETTERS 103, 123511 (2013)
従来の、トンネル障壁層として酸化ガリウムを用いたTMR素子、例えば特許文献1のTMR素子では、先に述べた理由により室温ではMR比0%となるという問題がある。特許文献1においては、酸化ガリウム膜は、Ga23に近い組成のアモルファス状態であることが開示されている。
また、非特許文献2の素子は、Co/Ga23/Ni80Fe20の3層構造を有しており、FIG.1には、MR比が室温(295K)で18.2%と報告されている。なお、Ga23がどのような結晶形態か又はアモルファスであるか、明記されていない。しかし、FIG.1の説明に、Ga23がGa薄膜を酸化して作製された旨、記載されているので、Ga23は特許文献1と同じくアモルファスと言える。
本発明者らは、Ga2x、TaOx、ZnS、ZnSe、GaAs、In2x、TiOxなど数ある半導体材料について、実用的な縦型スピンFETを構築できるTMR素子のトンネル障壁層に使えないか、長年研究してきた。しかしながら、上記半導体材料を用いた通常のTMR素子を作製しても、そのMR比は室温で34%以下と非常に低いもので、到底、実用的な縦型スピンFETには使えないことが分かった。
本発明の目的は、縦型スピンFETに組み込むことができ、室温で100%を超えるMR比を有するTMR素子を提供すること、及びこれを組み込んだ実用的な縦型スピンFETを提供することにある。
本発明は、前記目的を達成するために、以下の特徴を有する。
(1)トンネル障壁層及び該トンネル障壁層を挟む2つの強磁性金属層を含むトンネル磁気抵抗素子において、前記トンネル障壁層が、ガリウムを含む酸化物の結晶層であることを特徴とするトンネル磁気抵抗素子。
(2)前記酸化物は、化学式Ga2xで表され、x=2.4〜3.2であることを特徴とする(1)に記載のトンネル磁気抵抗素子。
(3)前記結晶層は、立方晶であることを特徴とする(1)または(2)に記載のトンネル磁気抵抗素子。
(4)前記結晶層は、(001)面が優先配向面であることを特徴とする(1)から(3)のいずれか1項に記載のトンネル磁気抵抗素子。
(5)前記結晶層は、(001)面が優先配向面である、単結晶層又は多結晶層であることを特徴とする(1)から(4)のいずれか1項に記載のトンネル磁気抵抗素子。
(6)MR比が室温で100%を超えることを特徴とする(1)から(5)のいずれか1項に記載のトンネル磁気抵抗素子。
(7)トンネル障壁層及び該トンネル障壁層を挟む2つの強磁性金属層を含むトンネル磁気抵抗素子を製造する方法であって、前記トンネル障壁層は、ガリウムを含む酸化物のアモルファス膜をアニールにより結晶化して作製することを特徴とする、トンネル磁気抵抗素子の製造方法。
(8)第1、第2強磁性金属層の一方をソース電極とし、他方をドレイン電極とし、前記第1、第2強磁性金属層に挟まれたトンネル障壁層をチャネル層とし、前記第1、前記第2強磁性金属層及び前記トンネル障壁層がトンネル磁気抵抗素子を構成し、かつ前記トンネル磁気抵抗素子の側面にゲート絶縁層及びゲート電極が位置する縦型電界効果型スピントランジスタであって、前記トンネル障壁層が、ガリウムを含む酸化物の結晶層であることを特徴とする縦型電界効果型スピントランジスタ。
本発明によれば、室温で100%を超えるMR比を示し、かつ、トンネル障壁層が半導体であるTMR素子を実現できる。また、本発明によるTMR素子を用いることにより、IT機器の抜本的な省電力化を実現する実用的な縦型スピンFETを構築することができる。
本発明に係るTMR素子の概略断面図である。 本発明の実施例1に係るTMR素子の概略断面図である。 実施例1に係るTMR素子の製造条件を示す図表である。 (a)は実施例1に係るTMR素子の断面電子顕微鏡写真である。(b)は同実施例に係るTMR素子のGa2x層の電子線回折像である。(c)は立方晶Ga23層のシミュレーションによる電子線回折像である。 実施例1に係るTMR素子の磁界の強さに対するMR比を示すグラフである。 (a)〜(d)はそれぞれ図5における(a)〜(d)でのTMR素子の強磁性金属膜の磁化配置を示す説明図である。 実施例2に係るTMR素子の製造条件を示す図表である。 本発明の実施例3に係る縦型スピンFETの断面模式図である。
本発明の実施形態について以下説明する。
本発明者らは、鋭意研究を続けた結果、特殊な方法を用いることにより、ガリウムを含む酸化物のアモルファス膜を、通常の強磁性金属上にトンネル障壁層として利用可能な高品位結晶膜とすることに成功した。該結晶膜をトンネル障壁層とするTMR素子を作製したところ、素子は室温で100%を超えるMR比を示すことを見出し、本発明を成すに至った。ガリウムを含む酸化物は、半導体であるのでゲート電界によって絶縁性から金属的導電性まで変化させることができることから、その高品位結晶膜をトンネル障壁層とするTMR素子を、縦型スピンFETに組み込んで室温で機能させることができることを見出し、本発明を成すに至った。
本発明の実施形態に係るTMR素子の構造について具体的に説明する。
図1は、本発明に係るTMR素子の概略断面図である。TMR素子は、主として、2つの強磁性金属層(10、30)(第1の強磁性金属層10と第2の強磁性金属層30)と、その間に挟まれたトンネル障壁層20とからなる。次にそれぞれの層について説明する。
<強磁性金属層(自由層、固定層)>
自由層、固定層を構成する第1、第2の強磁性金属層は、当然に強磁性金属で構成される。強磁性金属としては、Fe、Co、Niのいずれかを含む金属あるいは合金、又はそれらの元素を複数含む合金(例えばFeCo)が代表的例である。これらにB、Si、Ti、Cr、Vなどを添加した合金FeB、FeCoB、FeCoBSi、FeCoBTi、FeCoBCr、FeCoBVなどを用いることもできる。また、CoPt、CoPd、FePt、FePdなどの合金や、これらにB、Crなど添加した合金を用いることができる。強磁性金属層は単層膜だけでなく、積層膜多層膜でもよい。そのような例としては、2層以上のCo/Pt、Co/Pd、Co/Niなどがある。
強磁性層はアモルファスでもよいが、単結晶又は多結晶の結晶層であることが好ましい。結晶型としては、立方晶であることが好ましい。立方晶には単純立方格子、体心立方格子、面心立方格子の3つの構造、およびそれらを基本とした規則構造があるが、面心立方格子構造およびそれを基本とした規則構造(超格子構造)が好ましい。
また、強磁性金属層は、(001)面が優先配向した単結晶又は多結晶の結晶層であることが好ましい。この場合、優先配向面とは、膜面直方向に対する結晶方位面の中で最も存在比率が大きな結晶方位面を指す。この場合、「最も大きな存在比率」とは、面積比で少なくとも30%以上、好ましくは50%以上、特に80%以上を占めることがより好ましい。強磁性金属層の厚さは、一般に0.5nm〜50nm、好ましくは1nm〜10nm程度である。
固定層は自由層に対して磁化の向きが変わり難い(反転し難い)保磁力が大きい組成を選ぶ必要がある。あるいは、固定層の隣に磁化固定層を設けて、この磁化固定層により、固定層の磁化の向きを一方向に固定してもよい。
磁化の向きが面内方向で安定な水平磁化タイプと、面直方向で安定な垂直磁化タイプと2種あるが、どちらでも良い。
<トンネル障壁層>
トンネル障壁層はガリウムを含む酸化物の結晶層からなる。ガリウムを含む酸化物とは、酸化ガリウム又はガリウム酸化物をいう。トンネル障壁層は、FETに組み込んだ場合に、チャネル層を兼ねる。ガリウムを含む酸化物は、化学式Ga2xで表され、そのうち、化学的に当量のものはGa23(x=3)と表される。一般に、高MR比を実現するためには、MR比の低下を招く原因となる結晶欠陥に由来する電流を可能な限り小さくする必要がある。従って、Ga2x障壁層は思想的(理想的)にはx=3であることが好ましいが、実用上は多少の酸素欠損もしくは過剰Ga原子等による結晶の不完全性があっても許容される。具体的にはx=2.4〜3.2、特に2.8〜3.1あるいは2.9〜3.0であれば実用上問題とならない。
ガリウムを含む酸化物層が結晶層であることが本発明の特徴である。結晶は単結晶でも多結晶でも良いが、単結晶の方が、電子移動度が高く、FETの高速動作に有利であること、単結晶Ga2xを用いたFETでオン・オフ比105以上が非特許文献3で報告されていることから、より好ましい。結晶構造としては、三方晶(コランダム)、単斜晶(ベータ・ガリア)、立方晶(スピネルもしくはビックスバイト)、斜方晶があり、このうち熱的に安定なものは単斜晶である。本発明では立方晶スピネル型で、かつその(001)面が優先配向面であることが、強磁性金属層に最も一般的に用いられるFeやFeCoと組み合わせて単結晶TMR素子を構築できるため、より好ましい。好ましいと言っても、膜面積の少なくとも30%以上、好ましくは50%以上、特に80%以上が同結晶構造・方位で占めれば良く、残りは他の結晶構造・方位でもよい。
ガリウムを含む酸化物の結晶を他の酸化物と混晶することにより、そのエネルギーバンドギャップ(トンネル障壁層高さ)を変化させてTMR素子の抵抗値を制御することができる。また、混晶により格子定数が変化することを利用すれば、使用する強磁性金属層に応じて最適な格子定数を選択することができる。そのような混晶系として、例えば、Ga2xとの混晶が報告されている(Ga1-yIny)2x(0≦y≦0.2)や(Ga1-zAlz)2x(0≦z≦1)を利用することができる。同様の効果は、ガリウムを含む酸化物の結晶層を複数の結晶の積層膜とすることでも得られる。例えば、上述の混晶を用いたGa2x/(Ga1-yIny)2xやGa2x/(Ga1-zAlz)2xが利用できる。
一般的にTMR素子のトンネル障壁層は立方晶が最も望ましいとされるが、ガリウムを含む酸化物の代表的物質であるGa2xの結晶相に関して、その熱的に最も安定な相は立方晶ではなく、単斜晶が最安定な相である。このため、従来はGa2x基トンネル障壁層を用いた高性能TMR素子の実現は困難であると見なされており、実際にその報告は無い。これに対して、本発明者らは、Ga2xの準安定相として立方晶が存在することに着目した。更に、上述のような結晶構造の安定性に関する議論はバルク状試料を考慮したものであり、トンネル障壁層のような薄膜状試料では必ずしも成立しないという仮説を立てた。具体的には、Ga2xのアモルファス薄膜をアニールして結晶を得る「固相エピタキシャル成長」という特殊な作製法を用いれば、仮に単斜晶と立方晶の生成エネルギーに大きな差が無い場合は、アニール条件によっては立方晶が得られる可能性があると考えた。この着想に基づき鋭意研究を進めた結果、立方晶のガリウムを含む酸化物薄膜を得ることに成功した。
本実施形態では、ガリウムを含む酸化物のアモルファス膜(層)を用意し、次いで、アニールにより前記アモルファス膜(層)を結晶化して、ガリウムを含む酸化物の結晶層からなるトンネル障壁層を製造することを特徴とする。アニール温度が低すぎると結晶化が不十分となることからMR比が減少し、高すぎると強磁性層との相互拡散によりトンネル障壁層としての機能が低下する。このような理由から適切なアニール温度範囲が存在し、本発明の場合は200〜600℃である。アニール時間は、1分〜100分好ましくは5分〜30分程度である。このとき、雰囲気は酸化性又は真空が良い。
ガリウムを含む酸化物層の厚さは、一般に1nm〜1000nm好ましくは2nm〜100nm程度である。余り薄いと、上下の強磁性層が直接接触してしまう問題が生じ、逆に余り厚くなるとFET適用時に動作速度が遅くなる問題が生じる。
<その他の層>
以上、基本的な非磁性層及び2枚の強磁性層の3層だけを説明した。これらに加えて、本発明の目的に反しない限り、場合により、取出し電極層、固定層の磁化方向を保持すべく支援する磁化固定層、自由層の容易磁化方向を調整すべく支援する支援層、自由層の磁化の向きを読出す場合に読出し信号を高めるべく支援する読出し専用層、キャッピング層などの層を付加しても良い。そのほか、TMR素子の層間又は素子上若しくは基板との間に、緩衝層、拡散防止層、酸化防止層などを付加しても良い。また、各種応用に合わせて諸特性を調整あるいは最適化するために、非磁性層のGa2xに他の元素を適宜添加したり、あるいはガリウムを含む酸化物層と強磁性層の間に薄い別の層を挿入したりしても良い。
(実施例1)
本実施例を図2および3を参照して以下説明する。図2は、本実施例1のTMR素子の概略断面図である。図3は、実施例1のTMR素子を製造した際の、各層の材料、膜厚及び成膜後のアニール温度を示している。図2及び図3に示す通り、このTMR素子は、基板40上に、緩衝層41、第1の強磁性金属層10、拡散防止層42、トンネル障壁層20、第2の強磁性金属層30、磁化固定層43及び酸化防止層44が順次積層されてなる。基板40は(001)面を主面とするMgO結晶である。緩衝層41は基板40の表面平坦化及び同基板から第1の強磁性金属層10へ不純物が拡散するのを防止する層である。緩衝層41はMgOであり、その膜厚は10nm、成膜温度は300℃である。
強磁性金属層10はFeであり、膜厚は30nm、成膜温度は100℃である。成膜後に表面平坦化のために350℃でアニールを行った。拡散防止層42はMgOであり、膜厚は1.0nm、成膜温度は100℃である。拡散防止層42は第1の強磁性金属層10とトンネル障壁層20間の相互拡散を防止する層である。
トンネル障壁層20は立方晶スピネル型Ga2x(x≒3)で構成されており、膜厚は2.0nmである。Ga2xは安定相が立方晶ではなく単斜晶であるため、表面平坦な立方晶スピネル型Ga2xを直接強磁性金属層10又は拡散防止層41上に作製することは困難である。そこで、最初にアモルファスGa2x膜を成膜し、その後、アニールによる結晶化処理により表面平坦な立方晶スピネル型Ga2x膜20を得る。これは、固相エピタキシャル成長の一種である。アモルファスGa2x膜は、成膜温度80℃、酸素雰囲気1×10-4Paで作製した。結晶化処理は、酸素雰囲気1×10-5Pa、アニール温度500℃で行った。
第2の強磁性金属層30はFeであり、膜厚は5nm、成膜温度100℃である。成膜後、結晶性改善のために350℃でアニールを行った。磁化固定層43はCoであり、膜厚10nm、成膜温度は室温である。磁化固定層43は第2の強磁性金属層30の磁化の向きを一方向に固定する。これにより第2の強磁性金属層30は固定層になる。他方、第1の強磁性金属層10は磁化反転が容易で自由層となる。酸化防止層44はAuで構成されており、膜厚は30nm、成膜温度は室温である。
各層の成膜には、真空薄膜形成技術に一種であるMBE(Molecular Beam Epitaxy)法を用いた。MgO、Ga23及びFeソースは電子銃、Co及びAuソースはクヌーセンセルを用いてそれぞれ加熱した。
図4(a)に、作製したTMR素子(第1の強磁性金属層10、拡散防止層42、トンネル障壁層20、第2の強磁性金属層30)の断面電子顕微鏡写真を示す。Ga2x層(トンネル障壁層20)と上下のFe層(第1の強磁性金属層10、第2の強磁性金属層30)が(001)面配向の単結晶で構成されていること、Ga2x層と上下のFe層との接合界面が極めて平坦であることが分かる。図4(b)にGa2x層付近の電子線回折像、図4(c)に立方晶スピネル型Ga23層を仮定したシミュレーションによる電子線回折像をそれぞれ示す。両者の比較より、作製したGa2x層は立方晶スピネル型結晶構造を有することがわかる。
比較例1として、トンネル障壁層20として膜厚2.5nmのGa2x層(結晶化処理無し)を用い、他の層は図2と同じTMR素子を作製した。
作製した実施例1に係るTMR素子を用い、室温において磁界の強さに対する素子抵抗を測定した。図5は磁界の強さに対する素子抵抗を示した図である。図6(a)〜図6(d)は、それぞれ図5における(a)〜(d)での強磁性金属層(自由層)10及び強磁性金属層(固定層)30の磁化の向きを示した図である。磁化の向きを図に向かって右に向ける磁界印加方向を正、左に向ける磁界印加方向を負とする。
図5(a)及び図6(a)に示すように、外部磁界を正に強く印加すると強磁性金属層(自由層)10及び強磁性金属層(固定層)30は同じ右向きに磁化する。即ち、平行配置となるため、素子抵抗は低い。
図5(b)及び図6(b)に示すように、弱い外部磁界を負に印加すると、強磁性金属層(自由層)10の磁化が反転して左を向く。それに対し、強磁性金属層(固定層)30の磁化の向きは反転しない。これにより、強磁性金属層(自由層)10と強磁性金属層(固定層)30の磁化の向きが互いに逆となる。即ち、反平行配置となるため、素子抵抗は高くなる。
図5(c)及び図6(c)に示すように、更に強い外部磁界を負に印加すると、強磁性金属層(自由層)10も強磁性金属層(固定層)30も磁化が左に反転する。これにより、強磁性金属層(自由層)10及び強磁性金属層(固定層)30の磁化の向きは同じ左となる。即ち、平行配置となるため素子抵抗は低くなる。
図5(d)及び図6(d)に示すように、再び弱い外部磁界を正に印加すると、強磁性金属層(自由層)10の磁化だけが右に反転する。これにより、強磁性金属層(自由層)10と強磁性金属層(固定層)30の磁化の向きが互いに逆となる。即ち、反平行配置となるために素子抵抗は高くなる。更に強い外部磁界を正に印加すると、強磁性金属層(固定層)30の磁化も右に反転し、図5(a)及び図6(a)の状態に戻る。即ち、平行配置となるため素子抵抗は低くなる。
実施例1のTMR素子のMR比は室温で105%であった。一方、結晶化処理を施していないGa2x膜を用いた比較例1のTMR素子のMR比は34%であった。従って、実施例1は、比較例1に比べ、MR比が約3倍増加したことになる。
なお、強磁性金属層(自由層)10として立方晶FeCoやFeCoB又はCoを用いれば、より高いMR比を期待することができる。
(実施例2)
本実施例を図7を参照して以下説明する。実施例2は、実施例1よりGa2x層の結晶化のためのアニール温度を低く、かつ同程度のMR比を得ることができるため、実用的にはより望ましい作製方法である。
図7は、実施例2のTMR素子を製造した際の、各層の材料、膜厚及び成膜後のアニール温度を示している。各層の材料、膜厚および成膜方法は実施例1と同一である。強磁性金属層10(下部Fe)、拡散防止層42(MgO)、トンネル障壁層20(Ga2x)までの成膜条件は実施例1と同一である。アモルファスGa2xトンネル障壁層の成膜後、結晶化のためのアニールをすることなく、強磁性金属層30(上部Fe)を成膜温度100℃で成長する。このとき、上部Fe層はアモルファス状である。その後、高真空中(1×10-9Pa)において250℃でアニールすることにより、立方晶スピネル型Ga2x層および(001)単結晶Fe層が得られる。磁化固定層43(Co)および酸化防止層44(Au)の成膜条件は実施例1と同一である。この条件で作製したTMR素子のMR比は室温で102%であった。
(実施例3)
本実施例3は、実施例1又は2に係るTMR素子を組み込んだ縦型スピントランジスタの例である。図8は本実施例に係る縦型スピンFETの断面模式図である。図8を引用して説明すると、導電層(具体的にはCr、Cu、Ta、Au等の非磁性金属およびそれらの合金・化合物、もしくはSi、Ge、GaAs等の非磁性半導体)50上にドレイン電極51、チャネル層52及びソース電極53が積層されており、チャネル層52の周囲にはゲート絶縁層54が形成されている。ドレイン電極51とソース電極53は実施例1の強磁性金属層である。なお、ドレイン電極51をソース電極、ソース電極53をドレイン電極としてもよい。チャネル層52は実施例1又は2のトンネル障壁層である。チャネル層52の膜厚は2nm〜100nm程度である。ゲート絶縁層54はチャネル層52よりエネルギーバンドギャップの大きな絶縁体で構成する。具体的には、例えば、Al23、ZrO、HfO、MgOなどである。
実施例3では、通常のFETと同様の動作機構により、ゲート絶縁層54よりチャネル層52に電界を印加したときにのみドレイン電極51とソース電極53の間に電流が流れる。この時の電流値はドレイン電極51とソース電極53の磁化配置(平行・反平行)に依存する。即ち、平行配置では抵抗が低くなるために電流は大きく、反平行配置では電流が小さくなる。これにより、例えば、平行配置時及び反平行配置時の電流値を“0”と“1”のデジタル信号に対応させることにより、メモリ機能を構築することができる。平行・反平行磁化配置の切り替えは、外部磁界により自由層(ドレイン電極51又はソース電極53どちらも可)の磁化の向きを制御することにより行う。
以上、本発明の好ましい実施例を示したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の主旨の範囲内において、種々の変形・変更が可能である。
本発明のTMR素子は、縦型スピンFETに利用すると有用であるだけではなく、磁気記録装置用再生ヘッド、磁気ランダムアクセスメモリ、高周波発振器、磁気センサー素子、物理乱数発生器等にも使用することができる。特に、現行の磁気ランダムアクセスメモリはTMR素子とTMR素子選択用のCMOSから構成されるが、情報記憶と素子選択機能(電流オン・オフ機能)を有する本発明の縦型スピンFETは利用することにより、CMOSを用いることなく磁気ランダムアクセスメモリを構築することができる。
10 強磁性金属層(自由層)
20 トンネル障壁層
30 強磁性金属層(固定層)
40 基板
41 緩衝層
42 拡散防止層
43 磁化固定層(固定層を支援する)
44 酸化防止層
50 導電層
51 ドレイン電極
52 チャネル層
53 ソース電極
54 ゲート絶縁層
55 ゲート電極
56 ゲート電極取り出し
57 ドレイン電極取り出し
58 ソース電極取り出し

Claims (8)

  1. トンネル障壁層及び該トンネル障壁層を挟む2つの強磁性金属層を含むトンネル磁気抵抗素子において、
    前記トンネル障壁層が、ガリウムを含む酸化物の結晶層であることを特徴とするトンネル磁気抵抗素子。
  2. 前記酸化物は、化学式Ga2xで表され、x=2.4〜3.2であることを特徴とする請求項1に記載のトンネル磁気抵抗素子。
  3. 前記結晶層は、立方晶であることを特徴とする請求項1または2に記載のトンネル磁気抵抗素子。
  4. 前記結晶層は、(001)面が優先配向面であることを特徴とする請求項1から3のいずれか1項に記載のトンネル磁気抵抗素子。
  5. 前記結晶層は、(001)面が優先配向面である、単結晶層又は多結晶層であることを特徴とする請求項1から4のいずれか1項に記載のトンネル磁気抵抗素子。
  6. MR比が室温で100%を超えることを特徴とする請求項1から5のいずれか1項に記載のトンネル磁気抵抗素子。
  7. トンネル障壁層及び該トンネル障壁層を挟む2つの強磁性金属層を含むトンネル磁気抵抗素子を製造する方法であって、
    前記トンネル障壁層は、ガリウムを含む酸化物のアモルファス膜をアニールにより結晶化して作製することを特徴とする、トンネル磁気抵抗素子の製造方法。
  8. 第1、第2強磁性金属層の一方をソース電極とし、他方をドレイン電極とし、前記第1、第2強磁性金属層に挟まれたトンネル障壁層をチャネル層とし、前記第1、前記第2強磁性金属層及び前記トンネル障壁層がトンネル磁気抵抗素子を構成し、かつ前記トンネル磁気抵抗素子の側面にゲート絶縁層及びゲート電極が位置する縦型電界効果型スピントランジスタであって、
    前記トンネル障壁層が、ガリウムを含む酸化物の結晶層であることを特徴とする縦型電界効果型スピントランジスタ。

JP2016118791A 2016-06-15 2016-06-15 トンネル磁気抵抗素子及びその製造方法並びに縦型電界効果型スピントランジスタ Active JP6736057B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016118791A JP6736057B2 (ja) 2016-06-15 2016-06-15 トンネル磁気抵抗素子及びその製造方法並びに縦型電界効果型スピントランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016118791A JP6736057B2 (ja) 2016-06-15 2016-06-15 トンネル磁気抵抗素子及びその製造方法並びに縦型電界効果型スピントランジスタ

Publications (2)

Publication Number Publication Date
JP2017224709A true JP2017224709A (ja) 2017-12-21
JP6736057B2 JP6736057B2 (ja) 2020-08-05

Family

ID=60688249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016118791A Active JP6736057B2 (ja) 2016-06-15 2016-06-15 トンネル磁気抵抗素子及びその製造方法並びに縦型電界効果型スピントランジスタ

Country Status (1)

Country Link
JP (1) JP6736057B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994598A (zh) * 2017-12-28 2019-07-09 Tdk株式会社 自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁阻效应元件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176735A1 (en) * 2005-01-25 2006-08-10 Shinji Yuasa Magnetic tunnel junction device and method of manufacturing the same
US20130075843A1 (en) * 2011-09-26 2013-03-28 Kabushiki Kaisha Toshiba Spin transistor and memory
JP2013145846A (ja) * 2012-01-16 2013-07-25 Ulvac Japan Ltd トンネル磁気抵抗素子の製造方法、及びトンネル磁気抵抗素子の製造装置
US20130234268A1 (en) * 2012-03-06 2013-09-12 Renesas Electronics Corporation Magnetic memory cell and method of manufacturing the same
US20140063648A1 (en) * 2012-08-29 2014-03-06 Hitachi, Ltd. Magnetic head, and magnetic storage apparatus
US20160176735A1 (en) * 2014-12-18 2016-06-23 Ecolab Usa Inc. Use of percarboxylic acids for scale prevention in treatment systems

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176735A1 (en) * 2005-01-25 2006-08-10 Shinji Yuasa Magnetic tunnel junction device and method of manufacturing the same
JP2006210391A (ja) * 2005-01-25 2006-08-10 Japan Science & Technology Agency 磁気抵抗素子及びその製造方法
US20130075843A1 (en) * 2011-09-26 2013-03-28 Kabushiki Kaisha Toshiba Spin transistor and memory
JP2013073973A (ja) * 2011-09-26 2013-04-22 Toshiba Corp スピントランジスタおよびメモリ
JP2013145846A (ja) * 2012-01-16 2013-07-25 Ulvac Japan Ltd トンネル磁気抵抗素子の製造方法、及びトンネル磁気抵抗素子の製造装置
US20130234268A1 (en) * 2012-03-06 2013-09-12 Renesas Electronics Corporation Magnetic memory cell and method of manufacturing the same
JP2013187409A (ja) * 2012-03-08 2013-09-19 Renesas Electronics Corp 磁気メモリセル、磁気メモリセルの製造方法
US20140063648A1 (en) * 2012-08-29 2014-03-06 Hitachi, Ltd. Magnetic head, and magnetic storage apparatus
JP2014049145A (ja) * 2012-08-29 2014-03-17 Hitachi Ltd 磁気ヘッド及び磁気記憶装置
US20160176735A1 (en) * 2014-12-18 2016-06-23 Ecolab Usa Inc. Use of percarboxylic acids for scale prevention in treatment systems

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994598A (zh) * 2017-12-28 2019-07-09 Tdk株式会社 自旋轨道转矩型磁化旋转元件、自旋轨道转矩型磁阻效应元件
CN109994598B (zh) * 2017-12-28 2024-01-16 Tdk株式会社 自旋轨道转矩型磁化旋转元件及磁阻效应元件

Also Published As

Publication number Publication date
JP6736057B2 (ja) 2020-08-05

Similar Documents

Publication Publication Date Title
JP6135018B2 (ja) 磁気抵抗素子および磁気メモリ
JP5123365B2 (ja) 磁気抵抗素子及び磁気メモリ
US9219227B2 (en) Magnetoresistive element and magnetic memory
JP5597899B2 (ja) 磁気抵抗素子および磁気メモリ
JP4745414B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5499264B2 (ja) 磁気抵抗素子および磁気メモリ
JP6180972B2 (ja) 磁気抵抗素子および磁気メモリ
JP6119051B2 (ja) 磁気抵抗素子および磁気メモリ
KR101929583B1 (ko) 비휘발성 자기 메모리 소자
JP6054326B2 (ja) 磁気抵抗素子および磁気メモリ
JP2008066596A (ja) スピンmosfet
WO2006022183A1 (ja) 磁気抵抗素子及びその製造方法
US20220238799A1 (en) Magnetoresistive element having a composite recording structure
US10672977B2 (en) Perpendicular magnetoresistive elements
US20160260890A1 (en) Novel perpendicular magnetoresistive elements
JP6736057B2 (ja) トンネル磁気抵抗素子及びその製造方法並びに縦型電界効果型スピントランジスタ
US11043631B2 (en) Perpendicular magnetoresistive elements
JPWO2012014415A1 (ja) 岩塩構造薄膜をシードとして用いた低抵抗かつ高効率のスピン注入素子
WO2012081694A1 (ja) スピン伝導構造、メモリ素子、スピントランジスタ及びスピン伝導構造の形成方法
JPWO2006112119A1 (ja) 強磁性二重トンネル接合素子及び磁気デバイス

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160622

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160624

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190403

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200430

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200701

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200707

R150 Certificate of patent or registration of utility model

Ref document number: 6736057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250