KR102511828B1 - 자기 메모리 소자의 제조 방법 - Google Patents

자기 메모리 소자의 제조 방법 Download PDF

Info

Publication number
KR102511828B1
KR102511828B1 KR1020160081655A KR20160081655A KR102511828B1 KR 102511828 B1 KR102511828 B1 KR 102511828B1 KR 1020160081655 A KR1020160081655 A KR 1020160081655A KR 20160081655 A KR20160081655 A KR 20160081655A KR 102511828 B1 KR102511828 B1 KR 102511828B1
Authority
KR
South Korea
Prior art keywords
layer
oxide
magnetic
boron
metal
Prior art date
Application number
KR1020160081655A
Other languages
English (en)
Other versions
KR20180002940A (ko
Inventor
정대은
송윤종
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160081655A priority Critical patent/KR102511828B1/ko
Priority to US15/588,776 priority patent/US9954164B2/en
Publication of KR20180002940A publication Critical patent/KR20180002940A/ko
Application granted granted Critical
Publication of KR102511828B1 publication Critical patent/KR102511828B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

자기 메모리 소자의 제조 방법이 제공된다. 상기 제조 방법에 따르면, 기판 상에 제1 자성 층, 터널 배리어 층, 및 제2 자성 층이 차례로 형성된다. 상기 제2 자성 층 상에 보론 흡수 층이 형성된다. 상기 보론 흡수 층 상에 금속 캡핑 층 및 산소 도너 층이 차례로 형성되되, 상기 금속 캡핑 층은 상기 산소 도너 층보다 높은 산소 확산도를 갖는다. 열처리 공정을 수행하여, 상기 산소 도너 층에 포함된 산소 원자들의 적어도 일부를 상기 금속 캡핑 층 및 상기 보론 흡수 층으로 확산시킨다.

Description

자기 메모리 소자의 제조 방법{Method for manufacturing magnetic memory device}
본 발명은 자기 메모리 소자의 제조 방법에 관한 것으로서, 보다 상세하게는 수직 자화를 갖는 자성 층을 포함하는 자기 메모리 소자의 제조 방법에 관한 것이다.
전자 기기의 고속화, 저전력화에 따라 이에 내장되는 메모리 장치 역시 빠른 읽기/쓰기 동작, 낮은 동작 전압이 요구되고 있다. 이러한 요구를 충족하는 기억 소자로 자기 메모리 소자(Magnetic memory device)가 연구되고 있다. 자기 메모리 소자는 고속 동작 및/또는 비휘발성의 특성을 가질 수 있어 차세대 메모리로 각광받고 있다.
자기 메모리 소자는 자기터널접합(Magnetic Tunnel Junction; MTJ)을 이용하는 메모리 장치다. 자기터널접합은 두 자성층들과 그 사이에 개재된 절연층을 포함하는데, 두 자성층들의 자화 방향에 따라 자기터널접합의 저항이 달라질 수 있다. 구체적으로, 두 자성층들의 자화 방향이 반평행하면 자기터널접합의 저항은 클 수 있고, 두 자성층들의 자화 방향이 평행하면 자기터널접합의 저항은 작을 수 있다. 자기 메모리 소자는 이러한 자기터널접합의 저항의 차이를 이용하여 데이터를 기입/판독할 수 있다.
본 발명이 해결하고자 하는 과제는 신뢰성 및 수율이 향상된 자기 메모리 소자의 제조 방법을 제공하는데 있다.
본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 자기 메모리 소자의 제조 방법은 기판 상에 제1 자성 층, 터널 배리어 층, 및 제2 자성 층을 차례로 형성하는 것; 상기 제2 자성 층 상에 보론 흡수 층을 형성하는 것; 상기 보론 흡수 층 상에 금속 캡핑 층 및 산소 도너 층을 차례로 형성하되, 상기 금속 캡핑 층은 상기 산소 도너 층보다 높은 산소 확산도(oxygen diffusivity)를 갖는 것; 및 열처리 공정을 수행하여, 상기 산소 도너 층에 포함된 산소 원자들의 적어도 일부를 상기 금속 캡핑 층 및 상기 보론 흡수 층으로 확산시키는 것을 포함할 수 있다.
상기 해결하고자 하는 과제를 달성하기 위하여 본 발명의 실시예들에 따른 자기 메모리 소자의 제조 방법은 기판 상에 산소 도너 층 및 금속 캡핑 층을 차례로 형성하되, 상기 금속 캡핑 층은 상기 산소 도너 층보다 높은 산소 확산도(oxygen diffusivity)를 갖는 것; 상기 금속 캡핑 층 상에 보론 흡수 층을 형성하는 것; 상기 보론 흡수 층 상에 제1 자성 층, 터널 배리어 층, 및 제2 자성 층을 차례로 형성하는 것; 및 열처리 공정을 수행하여, 상기 산소 도너 층에 포함된 산소 원자들의 적어도 일부를 상기 금속 캡핑 층 및 상기 보론 흡수 층으로 확산시키고, 상기 제1 자성 층에 포함된 보론 원자들의 적어도 일부를 상기 보론 흡수 층으로 확산시키는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
본 발명의 실시예들에 따르면, 산소 도너 층을 형성하는 공정에 의하여, 보론 흡수 층 및/또는 제2 자성 층이 손상되는 것을 억제할 수 있다.
본 발명의 몇몇 실시예들에 따르면, 금속 캡핑 층 및 산소 도너 층이 0.5Å 내지 10Å의 얇은 막으로 형성될 수 있다. 따라서, 금속 캡핑 패턴 및 산소 도너 패턴에 의하여 상부 콘택 플러그와 하부 콘택 플러그 사이의 전기 저항이 증가하는 것을 줄일 수 있다. 또한, 본 발명의 몇몇 실시예들에 따르면, 열처리 공정이 수행된 후, 산소 도너 층 및/또는 금속 캡핑 층은 제거될 수 있다. 이에 따라, 콘택 플러그와 하부 콘택 플러그 사이의 전기 저항을 낮출 수 있다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 흐름도이다.
도 2a 내지 도 2g는 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도들이다.
도 3은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도이다.
도 4a 및 4b는 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도들이다.
도 5a 및 5b는 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도들이다.
도 6은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 흐름도이다.
도 7은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도이다.
도 8은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 흐름도이다.
도 9a 내지 도 9e는 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도들이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 흐름도이다. 도 2a 내지 도 2g는 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도들이다. 도 3은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도이다.
도 1 및 도 2a를 참조하면, 기판(100)이 제공될 수 있다. 기판(100)은 실리콘 기판, 게르마늄 기판, 또는 실리콘-게르마늄 기판일 수 있다. 선택 소자(미도시)가 기판(100) 상에 형성될 수 있다. 상기 선택 소자는, 예를 들어, 전계 효과 트랜지스터 또는 다이오드일 수 있다.
기판(100) 상에, 제1 층간 절연막(110)이 형성될 수 있다. 제1 층간 절연막(110)은 상기 선택 소자를 덮도록 형성될 수 있다. 제1 층간 절연막(110)은, 예를 들어, 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중에서 적어도 하나를 포함할 수 있다. 제1 층간 절연막(110)은, 예를 들어, 물리 기상 증착(physical vapor deposition; PVD) 공정, 화학 기상 증착(chemical vapor deposition; CVD) 공정, 또는 원자 층 증착(atomic layer deposition; ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다.
하부 콘택 플러그(115)가 제1 층간 절연막(110)을 관통하도록 형성될 수 있다. 하부 콘택 플러그(115)는 상기 선택 소자의 일 단자에 전기적으로 접속될 수 있다. 하부 콘택 플러그(115)를 형성하는 것은, 예를 들어, 제1 층간 절연막(110)을 관통하는 관통 홀을 형성하는 것, 상기 관통 홀을 채우는 도전 막(미도시)을 형성하는 것, 및 제1 층간 절연막(110)의 상면이 노출될 때까지 평탄화 공정을 수행하는 것을 포함할 수 있다. 하부 콘택 플러그(115)는 도핑된 반도체 물질(예를 들어, 도핑된 실리콘), 금속(예를 들어, 텅스텐, 알루미늄, 구리, 티타늄, 및/또는 탄탈륨), 도전성 금속 질화물(예를 들어, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물), 및 금속-반도체 화합물(예를 들어, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.
제1 층간 절연막(110) 상에, 하부 전극 층(120)이 형성될 수 있다. 하부 전극 층(120)은 하부 콘택 플러그(115)를 통해 상기 선택 소자의 상기 일 단자에 전기적으로 연결될 수 있다. 하부 전극 층(120)은, 예를 들어, 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 또는 원자 층 증착(ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다.
하부 전극 층(120)은 도전성 금속 질화물 및 금속 중에서 적어도 하나를 포함할 수 있다. 몇몇 실시예들에 따르면, 하부 전극 층(120)은 후술할 제1 자성 층(ML1)을 형성하는 공정에서 시드(seed) 역할을 수행할 수 있다. 일 예로, 제1 자성 층(ML1)이 L10 구조를 갖는 자성 물질로 형성되는 경우, 하부 전극 층(120)은 염화나트륨(NaCl) 결정 구조를 갖는 도전성 금속 질화물(예를 들어, 티타늄 질화물, 탄탈늄 질화물, 크롬 질화물 또는 바나듐 질화물)로 형성될 수 있다. 다른 예로, 제1 자성 층(ML1)이 조밀 육방 결정 구조를 갖는 경우, 하부 전극 층(120)은 조밀 육방 결정 구조를 갖는 도전 물질(예를 들어, 루테늄)로 형성될 수 있다. 하지만, 본 발명이 이에 한정되는 것은 아니다. 하부 전극 층(120)은 다른 도전 물질(예를 들어, 티타늄 또는 탄탈륨)로 형성될 수도 있다.
하부 전극 층(120) 상에, 제1 자성 층(ML1), 터널 배리어 층(TBL), 및 제2 자성 층(ML2)이 차례로 형성될 수 있다. (S100) 제1 자성 층(ML1), 터널 배리어 층(TBL), 및 제2 자성 층(ML2)의 각각은, 예를 들어, 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 또는 원자 층 증착(ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다.
제1 자성 층(ML1), 터널 배리어 층(TBL), 및 제2 자성 층(ML2)은 자기 터널 접합(magnetic tunnel junction; MTJ)을 구성할 수 있다. 몇몇 실시예들에 따르면, 제1 자성 층(ML1)은 상기 자기 터널 접합의 프로그램 동작 시 고정된 자화를 갖는 기준 층이고, 제2 자성 층(ML2)은 상기 자기 터널 접합의 상기 프로그램 동작 시 변화 가능한 자화를 갖는 자유 층일 수 있다. 다른 실시예들에 따르면, 제1 자성 층(ML1)이 자유 층이고, 제2 자성 층(ML2)이 기준 층일 수도 있다. 설명의 간소화를 위하여 이하에서는 제1 자성 층(ML1)이 기준 층이고, 제2 자성 층(ML2)이 자유 층인 실시예를 기준으로 설명한다.
제1 자성 층(ML1)은 기준 층일 수 있다. 제1 자성 층(ML1)은 수직 자성 물질, L10 구조를 갖는 수직 자성 물질, 조밀 육방 격자(Hexagonal Close Packed Lattice) 구조의 CoPt 합금, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 물질은, 예를 들어, CoFeTb, CoFeGd, 또는 CoFeDy 중에서 적어도 하나를 포함할 수 있다. 상기 L10 구조를 갖는 수직 자성 물질은, 예를 들어, L10 구조의 FePt, L10 구조의 FePd, L10 구조의 CoPd, 및 L10 구조의 CoPt 중에서 적어도 하나를 포함할 수 있다. 상기 수직 자성 구조체는 교대로 그리고 반복적으로 적층된 자성층들 및 비자성층들을 포함할 수 있다. 예를 들어, 상기 수직 자성 구조체는 (Co/Pt)n 적층 구조체, (CoFe/Pt)n 적층 구조체, (CoFe/Pd)n 적층 구조체, (Co/Pd)n 적층 구조체, (Co/Ni)n 적층 구조체, (CoNi/Pt)n 적층 구조체, (CoCr/Pt)n 적층 구조체, 및 (CoCr/Pd)n 적층 구조체(n은 자연수) 중에서 적어도 하나를 포함할 수 있다.
터널 배리어 층(TBL)은 산화 마그네슘(magnesium oxide), 산화 티타늄(titanium oxide), 산화 알루미늄(aluminum oxide), 산화 마그네슘 아연(magnesium-zinc oxide), 및 산화 마그네슘 붕소(magnesium-boron oxide) 중에서 적어도 하나를 포함할 수 있다. 몇몇 실시예들에서, 터널 배리어 층(TBL)은 염화나트륨(NaCl) 결정 구조를 갖는 산화 마그네슘을 포함할 수 있다.
제2 자성 층(ML2)은 자유 층일 수 있다. 제2 자성 층(ML2)은 산소와 결합하여 계면 수직 자성 이방성(interface perpendicular magnetic anisotropy; I-PMA)을 유도할 수 있는 자성 원소(예를 들어, 철)를 포함할 수 있다. 나아가, 제2 자성 층(ML2)은 보론을 더 포함할 수 있다. 예를 들어, 제2 자성 층(ML2)은 코발트-철-보론(CoFeB)로 형성될 수 있다. 몇몇 실시예들에서, 제2 자성 층(ML2)은 비정질 상태(amorphous state)일 수 있다. 예를 들어, 제2 자성 층(ML2)이 CoFeB로 형성되는 경우, 제2 자성 층(ML2)의 보론 농도는 10at%보다 높을 수 있다. 10at%보다 높은 보론 농도를 갖는 CoFeB는 비정질 상태일 수 있다.
제2 자성 층(ML2) 상에, 보론 흡수 층(130)이 형성될 수 있다. (S110) 몇몇 실시예들에 따르면, 보론 흡수 층(130)은 제2 자성 층(ML2)의 상면에 접하도록 형성될 수 있다. 보론 흡수 층(130)은, 예를 들어, 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 또는 원자 층 증착(ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다. 보론 흡수 층(130)은 제2 자성 층(ML2)보다 높은 보론 확산도(boron diffusivity)를 가질 수 있다. 예를 들어, 제2 자성 층(ML2)은 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 및 탄탈륨(Ta) 중에서 적어도 하나를 포함할 수 있다. 몇몇 실시예들에 따르면, 보론 흡수 층(130)의 두께는 0.5Å 내지 10Å일 수 있다.
도 1 및 도 2b를 참조하면, 제1 열처리 공정이 수행될 수 있다. (S120) 상기 제1 열처리 공정은, 예를 들어, 퍼니스(furnace)를 이용하는 어닐링 공정, 급속 열 처리(rapid thermal annealing) 공정, 또는 레이저 어닐링 공정을 이용하여 수행될 수 있다. 하지만, 본 발명이 이에 한정되는 것은 아니다.
상기 제1 열처리 공정에 의하여, 제2 자성 층(ML2)에 포함된 보론 원자들 중에서 적어도 일부가 보론 흡수 층(130)으로 확산될 수 있다. 이에 따라, 상기 제1 열처리 공정이 수행된 후의 보론 흡수 층(132)은 금속 붕화물을 포함할 수 있다. 예를 들어, 상기 제1 열처리 공정이 수행된 후의 보론 흡수 층(132)은 티타늄 붕화물, 하프늄 붕화물, 지르코늄 붕화물, 및 탄탈륨 붕화물 중에서 적어도 하나를 포함할 수 있다.
상기 제1 열처리 공정에 의하여 제2 자성 층(ML2)에 포함된 보론 원자들 중에서 적어도 일부가 외부로 빠져나감에 따라, 제2 자성 층(ML2)의 보론 농도가 낮아질 수 있다. 제2 자성 층(ML2)의 적어도 일부분의 보론 농도는 10at%보다 낮을 수 있고, 이에 따라 제2 자성 층(ML2)의 상기 적어도 일부분은 결정 상태(crystalline state)가 될 수 있다. 예를 들어, 제2 자성 층(ML2)의 상기 적어도 일부분은 체심 입방 결정 구조를 가질 수 있다.
상술한 바와 같이, 상기 제1 열처리 공정 전에, 보론 흡수 층(130)은 제2 자성 층(ML2)보다 높은 보론 확산도를 가질 수 있다. 이에 따라, 상기 제1 열처리 공정 중에, 제2 자성 층(ML2)에 포함된 보론 원자들은 보론 흡수 층(130)으로 보다 잘 확산될 수 있다.
도 1 및 도 2c를 참조하면, 보론 흡수 층(132) 상에, 금속 캡핑 층(140) 및 산소 도너 층(150)이 차례로 형성될 수 있다. (S130) 몇몇 실시예들에 따르면, 금속 캡핑 층(140)은 보론 흡수 층(132)의 상면에 접하도록 형성될 수 있고, 산소 도너 층(150)은 금속 캡핑 층(140)의 상면에 접하도록 형성될 수 있다.
금속 캡핑 층(140)은, 예를 들어, 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 또는 원자 층 증착(ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다. 금속 캡핑 층(140)은 후술할 산소 도너 층(150)보다 높은 산소 확산도(oxygen diffusivity)를 가질 수 있다. 예를 들어, 금속 캡핑 층(140)은 마그네슘(Mg), 알루미늄(Al), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크로뮴(Cr), 망간(Mn), 니오븀(Nb), 텅스텐(W), 및 탄탈륨(Ta) 중에서 적어도 하나를 포함할 수 있다. 몇몇 실시예들에 따르면, 금속 캡핑 층(140)의 두께는 0.5Å 내지 10Å일 수 있다.
산소 도너 층(150)은 금속 산화물을 포함할 수 있으며, 금속 캡핑 층(140)보다 낮은 산소 확산도를 가질 수 있다. 몇몇 실시예들에 따르면, 산소 도너 층(150)의 두께는 0.5Å 내지 10Å일 수 있다.
몇몇 실시예들에 따르면, 산소 도너 층(150)은 고주파 스퍼터링(radio frequency sputtering; RF sputtering) 공정을 이용하여, 금속 산화물을 직접 증착함으로써 형성될 수 있다. 이러한 실시예들에서, 산소 도너 층(150)은 마그네슘 산화물(MgOx), 알루미늄 산화물(AlOx), 티타늄 산화물(TiOx), 바나듐 산화물(VOx), 텅스텐 산화물(WOx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 백금 산화물(PtOx), 이리듐 산화물(IrOx), 루테늄 산화물(RuOx), 납 산화물(PbOx), 팔라듐 산화물(PdOx), 오스뮴 산화물(OsOx), 로듐 산화물(RhOx), 및 레늄 산화물(ReOx) 중에서 적어도 하나를 포함할 수 있다.
다른 실시예들에 따르면, 산소 도너 층(150)은, 금속 캡핑 층(140) 상에 금속 층(미도시)을 형성하고 이를 산화함으로써 형성될 수 있다. 상기 산화 공정은, 예를 들어, 자연 산화(natural oxidation) 공정, 반응성 산화(reactive oxidation) 공정, 또는 산소(O2) 이온 빔 공정을 이용하여 수행될 수 있다. 상기 금속 층은 백금(Pt), 이리듐(Ir), 루테늄(Ru), 납(Pb), 팔라듐(Pd), 오스뮴(Os), 로듐(Rh), 및 레늄(Re) 중에서 적어도 하나를 포함할 수 있다. 이에 따라, 이러한 실시예들에서, 산소 도너 층(150)은 백금 산화물(PtOx), 이리듐 산화물(IrOx), 루테늄 산화물(RuOx), 납 산화물(PbOx), 팔라듐 산화물(PdOx), 오스뮴 산화물(OsOx), 로듐 산화물(RhOx), 및 레늄 산화물(ReOx) 중에서 적어도 하나를 포함할 수 있다.
도 1 및 도 2d를 참조하면, 제2 열처리 공정이 수행될 수 있다. (S140) 상기 제2 열처리 공정의 온도는 약 350℃ 내지 약 450℃일 수 있다. 상기 제2 열처리 공정은, 예를 들어, 퍼니스를 이용하는 어닐링 공정, 급속 열 처리 공정, 또는 레이저 어닐링 공정을 이용하여 수행될 수 있다. 하지만, 본 발명이 이에 한정되는 것은 아니다.
상기 제2 열처리 공정에 의하여, 산소 도너 층(150)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(140)으로 확산될 수 있다. 이에 따라, 상기 제2 열처리 공정이 수행된 후의 금속 캡핑 층(142)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 제2 열처리 공정이 수행된 후의 금속 캡핑 층(142)은 마그네슘 산화물(MgOx), 알루미늄 산화물(AlOx), 스칸듐 산화물(ScOx), 티타늄 산화물(TiOx), 바나듐 산화물(VOx), 크로뮴 산화물(CrOx), 망간 산화물(MnOx), 니오븀 산화물(NbOx), 텅스텐 산화물(WOx), 및 탄탈륨 산화물(TaOx) 중에서 적어도 하나를 포함할 수 있다. 금속 캡핑 층(142)에 포함된 상기 금속 산화물은 비화학양론적(non-stoichiometric) 조성비를 가질 수 있다. 구체적으로, 금속 캡핑 층(142)에 포함된 상기 금속 산화물의 산소의 농도는 화학양론적(stoichiometric) 조성비를 갖는 금속 산화물의 산소의 농도보다 낮을 수 있다.
상기 제2 열처리 공정에 의하여, 산소 도너 층(150)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(142)을 통과하여 보론 흡수 층(132)으로 확산될 수 있다. 이에 따라, 상기 제2 열처리 공정이 수행된 후의 보론 흡수 층(134)은 금속 보론 산화물을 포함할 수 있다. 예를 들어, 상기 제2 열처리 공정이 수행된 후의 보론 흡수 층(134)은 티타늄 보론 산화물, 하프늄 보론 산화물, 지르코늄 보론 산화물, 및 탄탈륨 보론 산화물 중에서 적어도 하나를 포함할 수 있다. 보론 흡수 층(134)에 포함된 상기 금속 보론 산화물은 비화학양론적(non-stoichiometric) 조성비를 가질 수 있다. 구체적으로, 보론 흡수 층(134)에 포함된 상기 금속 보론 산화물의 산소의 농도는 화학양론적(stoichiometric) 조성비를 갖는 금속 보론 산화물의 산소의 농도보다 낮을 수 있다.
상기 제2 열처리 공정에 의하여, 산소 도너 층(150)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(142) 및 보론 흡수 층(134)을 통과하여 제2 자성 층(ML2)과 보론 흡수 층(134) 사이의 계면(IF)으로 확산될 수 있다. 제2 자성 층(ML2)과 보론 흡수 층(134) 사이의 계면(IF)으로 확산된 산소 원자들은 제2 자성 층(ML2)에 포함된 자성 원자들(예를 들어, 철 원자들)과 결합하여 계면 수직 자기 이방성을 유도할 수 있다.
본 발명의 실시예들에 따르면, 산소 도너 층(150)이 금속 캡핑 층(140) 상에 형성될 수 있다. 이에 따라, 산소 도너 층(150)을 형성하는 공정에 의하여, 보론 흡수 층(132) 및/또는 제2 자성 층(ML2)이 과도하게 산화되는 것을 방지할 수 있다. 즉, 본 발명의 실시예들에 따르면, 산소 도너 층(150)을 형성하는 공정에 의하여, 보론 흡수 층(132) 및/또는 제2 자성 층(ML2)이 손상되는 것을 억제할 수 있다.
나아가, 본 발명의 실시예들에 따르면, 금속 캡핑 층(140) 및 산소 도너 층(150)은 0.5Å 내지 10Å의 얇은 막으로 형성될 수 있다. 따라서, 금속 캡핑 패턴(142p) 및 산소 도너 패턴(150p)에 의하여 상부 콘택 플러그(175)와 하부 콘택 플러그(115) 사이의 전기 저항이 증가하는 것을 줄일 수 있다.
상술한 바와 같이, 상기 제2 열처리 공정에 의하여 산소 도너 층(150)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(140)을 통과하여 제2 자성 층(ML2)과 보론 흡수 층(134) 사이의 계면(IF)으로 확산될 수 있다. 본 발명의 실시예들에 따르면, 금속 캡핑 층(140)은 산소 도너 층(150)보다 높은 산소 확산도를 가질 수 있다. 이에 따라, 상기 제2 열처리 공정 중에, 산소 도너 층(150)에 포함된 산소들은 제2 자성 층(ML2)과 보론 흡수 층(134) 사이의 계면(IF)으로 보다 잘 확산될 수 있다.
몇몇 실시예들에 따르면, 도 3에 도시된 바와 같이, 상기 제2 열처리 공정을 수행하기 전에, 산소 도너 층(150) 상에 적어도 하나의 추가 금속 캡핑 층(140a) 및 적어도 하나의 추가 산소 도너 층(150a)을 차례로 그리고 교대로 형성하는 것을 더 포함할 수 있다. 추가 금속 캡핑 층(140a) 및 추가 산소 도너 층(150a)의 각각은 도 2c를 참조하여 설명한 금속 캡핑 층(140) 및 산소 도너 층(150)과 실질적으로 동일할 수 있다.
도 2e를 참조하면, 산소 도너 층(150) 상에 상부 전극 층(160)이 형성될 수 있다. 상부 전극 층(160)은, 금속(예를 들어, 텅스텐, 알루미늄, 구리, 티타늄, 루테늄, 및/또는 탄탈륨), 및 도전성 금속 질화물(예를 들어, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물) 중에서 적어도 하나를 포함할 수 있다. 상부 전극 층(160)은, 예를 들어, 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 또는 원자 층 증착(ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다. 몇몇 실시예들에 따르면, 상기 제2 열처리 공정은 상부 전극 층(160)을 형성한 후에 수행될 수 있다.
도 2f를 참조하면, 상부 전극 층(160), 산소 도너 층(150), 금속 캡핑 층(142), 보론 흡수 층(134), 제2 자성 층(ML2), 터널 배리어 층(TBL), 제1 자성 층(ML1), 및 하부 전극 층(120)을 연속적으로 패터닝하여 차례로 적층된 하부 전극 패턴(120p), 제1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 제2 자성 패턴(MP2), 보론 흡수 패턴(134p), 금속 캡핑 패턴(142p), 산소 도너 패턴(150p), 및 상부 전극 패턴(160p)이 형성될 수 있다. 상기 층들(160, 150, 152, 134, ML2, TBL, ML1, 및 120)을 패터닝하는 것은, 예를 들어, 이온 빔 식각 공정을 이용하여 수행될 수 있다.
도 2g를 참조하면, 상기 패턴들(120p, MP1, TBP, MP2, 134p, 142p, 150p, 및 160p)을 덮는 제2 층간 절연막(170)이 형성될 수 있다. 제2 층간 절연막(170)은, 예를 들어, 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중에서 적어도 하나를 포함할 수 있다. 제2 층간 절연막(170)은, 예를 들어, 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 또는 원자 층 증착(ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다.
제2 층간 절연막(170) 내에, 상부 콘택 플러그(175)가 형성될 수 있다. 상부 콘택 플러그(175)는 상부 전극 패턴(160p)에 전기적으로 연결될 수 있다. 제2 층간 절연막(170) 상에, 연결 배선(180)이 형성될 수 있다. 연결 배선(180)은 상부 콘택 플러그(175)에 전기적으로 연결될 수 있다. 상부 콘택 플러그(175) 및 연결 배선(180)은 각각 도핑된 반도체 물질(예를 들어, 도핑된 실리콘), 금속(예를 들어, 텅스텐, 알루미늄, 구리, 티타늄, 및/또는 탄탈륨), 도전성 금속 질화물(예를 들어, 티타늄 질화물, 탄탈륨 질화물, 및/또는 텅스텐 질화물), 및 금속-반도체 화합물(예를 들어, 금속 실리사이드) 중에서 적어도 하나를 포함할 수 있다.
도 4a 및 4b는 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도들이다. 구체적으로, 도 4a 및 도 4b는 도 1 및 도 2d를 참조하여 설명한 제2 열처리 공정 이후의 공정들을 나타낸다.
도 4a를 참조하면, 산소 도너 층(150) 및 금속 캡핑 층(142)이 제거될 수 있다. 산소 도너 층(150) 및 금속 캡핑 층(142)을 제거하는 것은, 예를 들어, 이온빔 식각 공정 또는 플라즈마 식각 공정을 이용하여 수행될 수 있다.
도 4b를 참조하면, 보론 흡수 층(134) 상에 상부 전극 층(미도시)을 형성한 후, 상기 상부 전극 층, 보론 흡수 층(134), 제2 자성 층(ML2), 터널 배리어 층(TBL), 제1 자성 층(ML1), 및 하부 전극 층(120)을 연속적으로 패터닝하여 차례로 적층된 하부 전극 패턴(120p), 제1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 제2 자성 패턴(MP2), 보론 흡수 패턴(134p), 및 상부 전극 패턴(160p)이 형성될 수 있다.
이어서, 제2 층간 절연막(170), 상부 콘택 플러그(175), 및 연결 배선(180)이 차례대로 형성될 수 있다. 제2 층간 절연막(170), 상부 콘택 플러그(175), 및 연결 배선(180)을 형성하는 것은 도 2g를 참조하여 상술한 바와 실질적으로 동일할 수 있다.
본 발명의 실시예들에 따르면, 제2 열처리 공정을 수행한 후, 산소 도너 층(150) 및 금속 캡핑 층(142)이 제거될 수 있다. 이에 따라, 콘택 플러그(175)와 하부 콘택 플러그(115) 사이의 전기 저항을 낮출 수 있다.
도 5a 및 5b는 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도들이다. 구체적으로, 도 5a 및 도 5b는 도 1 및 도 2d를 참조하여 설명한 제2 열처리 공정 이후의 공정들을 나타낸다.
도 5a를 참조하면, 산소 도너 층(150)이 제거될 수 있다. 산소 도너 층(150)을 제거하는 것은, 예를 들어, 이온빔 식각 공정 또는 플라즈마 식각 공정을 이용하여 수행될 수 있다.
도 5b를 참조하면, 금속 캡핑 층(142) 상에 상부 전극 층(미도시)을 형성한 후, 상기 상부 전극 층, 금속 캡핑 층(142), 보론 흡수 층(134), 제2 자성 층(ML2), 터널 배리어 층(TBL), 제1 자성 층(ML1), 및 하부 전극 층(120)을 연속적으로 패터닝하여 차례로 적층된 하부 전극 패턴(120p), 제1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 제2 자성 패턴(MP2), 보론 흡수 패턴(134p), 금속 캡핑 패턴(142p), 및 상부 전극 패턴(160p)이 형성될 수 있다.
이어서, 제2 층간 절연막(170), 상부 콘택 플러그(175), 및 연결 배선(180)이 차례대로 형성될 수 있다. 제2 층간 절연막(170), 상부 콘택 플러그(175), 및 연결 배선(180)을 형성하는 것은 도 2g를 참조하여 상술한 바와 실질적으로 동일할 수 있다.
본 발명의 실시예들에 따르면, 제2 열처리 공정을 수행한 후, 산소 도너 층(150)이 제거될 수 있다. 이에 따라, 콘택 플러그(175)와 하부 콘택 플러그(115) 사이의 전기 저항을 낮출 수 있다.
도 6은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 흐름도이다. 도 7은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도이다.
도 6 및 도 7을 참조하면, 기판(100) 상에 제1 층간 절연막(110) 및 하부 콘택 플러그(115)가 형성될 수 있다. 이어서, 제1 층간 절연막(110) 상에, 하부 전극 층(120), 제1 자성 층(ML1), 터널 배리어 층(TBL), 제2 자성 층(ML2), 및 보론 흡수 층(130)이 차례로 형성될 수 있다. (S100, S110) 제1 층간 절연막(110), 하부 콘택 플러그(115), 하부 전극 층(120), 제1 자성 층(ML1), 터널 배리어 층(TBL), 제2 자성 층(ML2), 및 보론 흡수 층(130)을 형성하는 것은 도 1 및 도 2a를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
보론 흡수 층(130) 상에, 금속 캡핑 층(140) 및 산소 도너 층(150)이 차례로 형성될 수 있다. (S130) 금속 캡핑 층(140)을 형성하기 전에 별도의 열처리 공정이 수행되지 않는다는 점을 제외하고, 금속 캡핑 층(140) 및 산소 도너 층(150)을 형성하는 것은 도 1 및 도 2c를 참조하여 설명한 바와 실질적으로 동일할 수 있다.
도 6 및 도 2d를 참조하면, 열처리 공정이 수행될 수 있다. (S140) 상기 열처리 공정은 도 1 및 도 2d를 참조하여 설명한 제2 열처리 공정과 유사할 수 있다.
구체적으로, 상기 열처리 공정에 의하여, 산소 도너 층(150)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(140)으로 확산될 수 있다. 이에 따라, 상기 열처리 공정이 수행된 후의 금속 캡핑 층(142)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 열처리 공정이 수행된 후의 금속 캡핑 층(142)은 마그네슘 산화물(MgOx), 알루미늄 산화물(AlOx), 스칸듐 산화물(ScOx), 티타늄 산화물(TiOx), 바나듐 산화물(VOx), 크로뮴 산화물(CrOx), 망간 산화물(MnOx), 니오븀 산화물(NbOx), 텅스텐 산화물(WOx), 및 탄탈륨 산화물(TaOx) 중에서 적어도 하나를 포함할 수 있다. 금속 캡핑 층(142)에 포함된 상기 금속 산화물은 비화학양론적(non-stoichiometric) 조성비를 가질 수 있다. 구체적으로, 금속 캡핑 층(142)에 포함된 상기 금속 산화물의 산소의 농도는 화학양론적(stoichiometric) 조성비를 갖는 금속 산화물의 산소의 농도보다 낮을 수 있다.
상기 열처리 공정에 의하여, 산소 도너 층(150)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(142)을 통과하여 보론 흡수 층(130)으로 확산될 수 있다. 또한, 제2 자성 층(ML2)에 포함된 보론 원자들 중에서 적어도 일부가 보론 흡수 층(130)으로 확산될 수 있다. 이에 따라, 상기 열처리 공정이 수행된 후의 보론 흡수 층(134)은 금속 보론 산화물을 포함할 수 있다. 예를 들어, 상기 열처리 공정이 수행된 후의 보론 흡수 층(134)은 티타늄 보론 산화물, 하프늄 보론 산화물, 지르코늄 보론 산화물, 및 탄탈륨 보론 산화물 중에서 적어도 하나를 포함할 수 있다. 보론 흡수 층(134)에 포함된 상기 금속 보론 산화물은 비화학양론적 조성비를 가질 수 있다. 구체적으로, 보론 흡수 층(134)에 포함된 상기 금속 보론 산화물의 산소의 농도는 화학양론적 조성비를 갖는 금속 보론 산화물의 산소의 농도보다 낮을 수 있다.
상기 열처리 공정에 의하여 제2 자성 층(ML2)에 포함된 보론 원자들 중에서 적어도 일부가 외부로 빠져나감에 따라, 제2 자성 층(ML2)의 보론 농도가 낮아질 수 있다. 제2 자성 층(ML2)의 적어도 일부분의 보론 농도는 10at%보다 낮을 수 있고, 이에 따라 제2 자성 층(ML2)의 상기 적어도 일부분은 결정 상태가 될 수 있다.
상기 열처리 공정에 의하여, 산소 도너 층(150)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(142) 및 보론 흡수 층(134)을 통과하여 제2 자성 층(ML2)과 보론 흡수 층(134) 사이의 계면(IF)으로 확산될 수 있다. 제2 자성 층(ML2)과 보론 흡수 층(134) 사이의 계면(IF)으로 확산된 산소 원자들은 제2 자성 층(ML2)에 포함된 자성 원자들(예를 들어, 철 원자들)과 결합하여 계면 수직 자기 이방성을 유도할 수 있다.
상기 열처리 공정 이후의 공정들은, 도 2f 내지 도 2g를 참조하여 설명한 공정들, 도 4a 및 도 4b를 참조하여 설명한 공정들, 및 도 5a 및 도 5b를 참조하여 설명한 공정들 중에서 어느 하나와 실질적으로 동일할 수 있다.
도 8은 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 흐름도이다. 도 9a 내지 도 9e는 본 발명의 실시예들에 따른 자기 메모리 소자를 제조하는 방법을 나타내는 단면도들이다.
도 8 및 도 9a를 참조하면, 기판(200)이 제공될 수 있다. 기판(200) 상에, 선택 소자(미도시)가 형성될 수 있다.
기판(200) 상에, 제1 층간 절연막(210) 및 하부 콘택 플러그(215)가 형성될 수 있다. 제1 층간 절연막(210) 및 하부 콘택 플러그(215)를 형성하는 것은 도 1 및 도 2a를 참조하여 설명한 제1 층간 절연막(110) 및 하부 콘택 플러그(115)를 형성하는 것과 실질적으로 동일할 수 있다.
제1 층간 절연막(210) 상에, 하부 전극 층(220)이 형성될 수 있다. 하부 전극 층(220)은 하부 콘택 플러그(215)를 통해 상기 선택 소자의 일 단자에 전기적으로 연결될 수 있다. 하부 전극 층(220)은, 예를 들어, 도전성 금속 질화물을 포함할 수 있다. 하부 전극 층(220)은, 예를 들어, 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 또는 원자 층 증착(ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다.
하부 전극 층(220) 상에 산소 도너 층(250) 및 금속 캡핑 층(240)이 차례로 형성될 수 있다. (S200) 몇몇 실시예들에 따르면, 금속 캡핑 층(240)은 산소 도너 층(250)의 상면에 접하도록 형성될 수 있다.
산소 도너 층(250)은 금속 산화물을 포함할 수 있으며, 후속하여 형성될 금속 캡핑 층(240)보다 낮은 산소 확산도를 가질 수 있다. 몇몇 실시예들에 따르면, 산소 도너 층(250)의 두께는 0.5Å 내지 10Å일 수 있다. 산소 도너 층(250)을 형성하는 구체적인 방법은 도 1 및 도 2c를 참조하여 설명한 산소 도너 층(150)을 형성하는 방법과 실질적으로 동일할 수 있다.
금속 캡핑 층(240)은 산소 도너 층(250)보다 높은 산소 확산도를 가질 수 있다. 예를 들어, 금속 캡핑 층(240)은 마그네슘(Mg), 알루미늄(Al), 스칸듐(Sc), 티타늄(Ti), 바나듐(V), 크로뮴(Cr), 망간(Mn), 니오븀(Nb), 텅스텐(W), 및 탄탈륨(Ta) 중에서 적어도 하나를 포함할 수 있다. 몇몇 실시예들에 따르면, 금속 캡핑 층(240)의 두께는 0.5Å 내지 10Å일 수 있다.
금속 캡핑 층(240) 상에, 보론 흡수 층(230)이 형성될 수 있다. (S210) 몇몇 실시예들에 따르면, 보론 흡수 층(230)은 금속 캡핑 층(240)의 상면에 접하도록 형성될 수 있다. 보론 흡수 층(230)은 후속하여 형성될 제2 자성 층(ML2)보다 높은 보론 확산도를 가질 수 있다. 예를 들어, 제2 자성 층(ML2)은 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 및 탄탈륨(Ta) 중에서 적어도 하나를 포함할 수 있다. 몇몇 실시예들에 따르면, 보론 흡수 층(230)의 두께는 0.5Å 내지 10Å일 수 있다.
보론 흡수 층(230) 상에, 제1 자성 층(ML1), 터널 배리어 층(TBL), 및 제2 자성 층(ML2)이 차례로 형성될 수 있다. (S220) 제1 자성 층(ML1), 터널 배리어 층(TBL), 및 제2 자성 층(ML2)의 각각은, 예를 들어, 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 또는 원자 층 증착(ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다. 몇몇 실시예들에 따르면, 제1 자성 층(ML1)은 보론 흡수 층(230)의 상면에 접하도록 형성될 수 있다.
제1 자성 층(ML1), 터널 배리어 층(TBL), 및 제2 자성 층(ML2)은 자기 터널 접합(MTJ)을 구성할 수 있다. 제1 자성 층(ML1)과 제2 자성 층(ML2) 중에서 어느 하나는 고정된 자화를 갖는 기준 층일 수 있고, 나머지 하나는 변화 가능한 자화를 갖는 자유 층일 수 있다. 설명의 간소화를 위하여 이하에서는 제1 자성 층(ML1)이 자유 층이고, 제2 자성 층(ML2)이 기준 층인 실시예를 기준으로 설명한다.
제1 자성 층(ML1)은 자유 층일 수 있다. 제1 자성 층(ML1)은 산소와 결합하여 계면 수직 자성 이방성(I-PMA)을 유도할 수 있는 자성 원소(예를 들어, 철)를 포함할 수 있다. 나아가, 제1 자성 층(ML1)은 보론을 더 포함할 수 있다. 예를 들어, 제1 자성 층(ML1)은 코발트-철-보론(CoFeB)로 형성될 수 있다. 몇몇 실시예들에서, 제1 자성 층(ML1)은 비정질 상태일 수 있다. 예를 들어, 제1 자성 층(ML1)이 CoFeB로 형성되는 경우, 제1 자성 층(ML1)의 보론 농도는 10at%보다 높을 수 있다.
터널 배리어 층(TBL)은 산화 마그네슘, 산화 티타늄, 산화 알루미늄, 산화 마그네슘 아연, 및 산화 마그네슘 붕소 중에서 적어도 하나를 포함할 수 있다.
제2 자성 층(ML2)은 기준 층일 수 있다. 제2 자성 층(ML2)은 수직 자성 물질, L10 구조를 갖는 수직 자성 물질, 조밀 육방 격자 구조의 CoPt 합금, 및 수직 자성 구조체 중에서 적어도 하나를 포함할 수 있다.
도 1 및 도 9b를 참조하면, 열처리 공정이 수행될 수 있다. (S230) 상기 열처리 공정의 온도는 약 350℃ 내지 약 450℃일 수 있다. 상기 열처리 공정은, 예를 들어, 퍼니스를 이용하는 어닐링 공정, 급속 열 처리 공정, 또는 레이저 어닐링 공정을 이용하여 수행될 수 있다.
상기 열처리 공정에 의하여, 산소 도너 층(250)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(240)으로 확산될 수 있다. 이에 따라, 상기 열처리 공정이 수행된 후의 금속 캡핑 층(242)은 금속 산화물을 포함할 수 있다. 예를 들어, 상기 제2 열처리 공정이 수행된 후의 금속 캡핑 층(242)은 마그네슘 산화물(MgOx), 알루미늄 산화물(AlOx), 스칸듐 산화물(ScOx), 티타늄 산화물(TiOx), 바나듐 산화물(VOx), 크로뮴 산화물(CrOx), 망간 산화물(MnOx), 니오븀 산화물(NbOx), 텅스텐 산화물(WOx), 및 탄탈륨 산화물(TaOx) 중에서 적어도 하나를 포함할 수 있다. 금속 캡핑 층(242)에 포함된 상기 금속 산화물은 비화학양론적 조성비를 가질 수 있다. 구체적으로, 금속 캡핑 층(242)에 포함된 상기 금속 산화물의 산소의 농도는 화학양론적 조성비를 갖는 금속 산화물의 산소의 농도보다 낮을 수 있다.
상기 열처리 공정에 의하여, 산소 도너 층(250)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(242)을 통과하여 보론 흡수 층(230)으로 확산될 수 있다. 또한, 제1 자성 층(ML1)에 포함된 보론 원자들 중에서 적어도 일부가 보론 흡수 층(230)으로 확산될 수 있다. 이에 따라, 상기 열처리 공정이 수행된 후의 보론 흡수 층(234)은 금속 보론 산화물을 포함할 수 있다. 예를 들어, 상기 열처리 공정이 수행된 후의 보론 흡수 층(234)은 티타늄 보론 산화물, 하프늄 보론 산화물, 지르코늄 보론 산화물, 및 탄탈륨 보론 산화물 중에서 적어도 하나를 포함할 수 있다. 보론 흡수 층(234)에 포함된 상기 금속 보론 산화물은 비화학양론적 조성비를 가질 수 있다. 구체적으로, 보론 흡수 층(234)에 포함된 상기 금속 보론 산화물의 산소의 농도는 화학양론적 조성비를 갖는 금속 보론 산화물의 산소의 농도보다 낮을 수 있다.
상기 열처리 공정에 의하여 제1 자성 층(ML1)에 포함된 보론 원자들 중에서 적어도 일부가 외부로 빠져나감에 따라, 제1 자성 층(ML1)의 보론 농도가 낮아질 수 있다. 제1 자성 층(ML1)의 적어도 일부분의 보론 농도는 10at%보다 낮을 수 있고, 이에 따라 제1 자성 층(ML1)의 상기 적어도 일부분은 결정 상태가 될 수 있다.
상기 열처리 공정에 의하여, 산소 도너 층(250)에 포함된 산소 원자들의 적어도 일부가 금속 캡핑 층(242) 및 보론 흡수 층(234)을 통과하여 제1 자성 층(ML1)과 보론 흡수 층(234) 사이의 계면(IF)으로 확산될 수 있다. 제1 자성 층(ML1)과 보론 흡수 층(134) 사이의 계면(IF)으로 확산된 산소 원자들은 제1 자성 층(ML1)에 포함된 자성 원자들(예를 들어, 철 원자들)과 결합하여 계면 수직 자기 이방성을 유도할 수 있다.
도 9c를 참조하면, 제2 자성 층(ML2) 상에, 상부 전극 층(260)이 형성될 수 있다. 상부 전극 층(260)은, 금속, 및 도전성 금속 질화물 중에서 적어도 하나를 포함할 수 있다. 상부 전극 층(260)은, 예를 들어, 물리 기상 증착(PVD) 공정, 화학 기상 증착(CVD) 공정, 또는 원자 층 증착(ALD) 공정 중에서 적어도 하나를 이용하여 형성될 수 있다. 몇몇 실시예들에 따르면, 상기 열처리 공정은 상부 전극 층(260)을 형성한 후에 수행될 수 있다.
도 9d를 참조하면, 상부 전극 층(260), 제2 자성 층(ML2), 터널 배리어 층(TBL), 제1 자성 층(ML1), 보론 흡수 층(234), 금속 캡핑 층(242), 산소 도너 층(250), 및 하부 전극 층(220)을 연속적으로 패터닝하여 차례로 적층된 하부 전극 패턴(220p), 산소 도너 패턴(250p), 금속 캡핑 패턴(242p), 보론 흡수 패턴(234p), 제1 자성 패턴(MP1), 터널 배리어 패턴(TBP), 제2 자성 패턴(MP2), 및 상부 전극 패턴(260p)이 형성될 수 있다. 상기 층들(260, ML2, TBL, ML1, 234, 242, 250, 및 220)을 패터닝하는 것은, 예를 들어, 이온 빔 식각 공정을 이용하여 수행될 수 있다.
도 2g를 참조하면, 상기 패턴들(220p, 250p, 242p, 234p, MP1, TBP, MP2, 및 260p)을 덮는 제2 층간 절연막(270)이 형성될 수 있다. 제2 층간 절연막(270)은, 예를 들어, 실리콘 산화막, 실리콘 질화막, 및 실리콘 산화질화막 중에서 적어도 하나를 포함할 수 있다.
제2 층간 절연막(270) 내에, 상부 콘택 플러그(275)가 형성될 수 있다. 상부 콘택 플러그(275)는 상부 전극 패턴(260p)에 전기적으로 연결될 수 있다. 제2 층간 절연막(270) 상에, 연결 배선(280)이 형성될 수 있다. 연결 배선(280)은 상부 콘택 플러그(275)에 전기적으로 연결될 수 있다.
이상, 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예에는 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

Claims (10)

  1. 기판 상에 제1 자성 층, 터널 배리어 층, 및 제2 자성 층을 차례로 형성하는 것;
    상기 제2 자성 층 상에 보론 흡수 층을 형성하는 것;
    상기 보론 흡수 층 상에 금속 캡핑 층 및 산소 도너 층을 차례로 형성하되, 상기 금속 캡핑 층은 상기 산소 도너 층보다 높은 산소 확산도(oxygen diffusivity)를 갖는 것; 및
    열처리 공정을 수행하여, 상기 산소 도너 층에 포함된 산소 원자들의 적어도 일부를 상기 금속 캡핑 층 및 상기 보론 흡수 층으로 확산시키는 것을 포함하는 자기 메모리 소자의 제조 방법.
  2. 제1 항에 있어서,
    상기 열처리 공정에 의하여, 상기 제2 자성 층에 포함된 보론 원자들의 적어도 일부가 상기 보론 흡수 층으로 확산되는 자기 메모리 소자의 제조 방법.
  3. 제1 항에 있어서,
    상기 금속 캡핑 층 및 상기 산소 도너 층을 형성하기 전에, 추가 열처리 공정을 수행하는 것을 더 포함하되,
    상기 추가 열처리 공정에 의하여, 상기 제2 자성 층에 포함된 보론 원자들의 적어도 일부가 상기 보론 흡수 층으로 확산되는 자기 메모리 소자의 제조 방법.
  4. 제1 항에 있어서,
    상기 금속 캡핑 층은 마그네슘, 알루미늄, 스칸듐, 티타늄, 바나듐, 크로뮴, 망간, 니오븀, 텅스텐, 및 탄탈륨 중에서 적어도 하나를 포함하는 자기 메모리 소자의 제조 방법.
  5. 제4 항에 있어서,
    상기 산소 도너 층은, 고주파 스퍼터링(RF sputtering) 공정을 이용하여, 상기 금속 캡핑 층 상에 직접 증착되되,
    상기 산소 도너 층은 마그네슘 산화물, 알루미늄 산화물, 티타늄 산화물, 바나듐 산화물, 텅스텐 산화물, 탄탈륨 산화물, 하프늄 산화물, 지르코늄 산화물, 백금 산화물, 이리듐 산화물, 루테늄 산화물, 납 산화물, 팔라듐 산화물, 오스뮴 산화물, 로듐 산화물, 및 레늄 산화물 중에서 적어도 하나를 포함하는 자기 메모리 소자의 제조 방법.
  6. 제4 항에 있어서,
    상기 산소 도너 층을 형성하는 것은:
    상기 금속 캡핑 층 상에 금속 층을 형성하는 것; 및
    상기 금속 층을 산화하는 것을 포함하되,
    상기 금속 층은 백금, 이리듐, 루테늄, 납, 팔라듐, 오스뮴, 로듐, 및 레늄 중에서 적어도 하나를 포함하는 자기 메모리 소자의 제조 방법.
  7. 제1 항에 있어서,
    상기 보론 흡수 층은 티타늄, 하프늄, 지르코늄, 및 탄탈륨 중에서 적어도 하나를 포함하는 자기 메모리 소자의 제조 방법.
  8. 제1 항에 있어서,
    상기 열처리 공정에 의하여 상기 금속 캡핑 층 및 상기 보론 흡수 층이 산화되되,
    산화된 상기 금속 캡핑 층은 비화학양론적(non-stoichiometric) 조성비를 갖는 금속 산화물을 포함하고,
    산화된 상기 보론 흡수 층은 비화학양론적 조성비를 갖는 금속 보론 산화물을 포함하는 자기 메모리 소자의 제조 방법.
  9. 제1 항에 있어서,
    상기 금속 캡핑 층은 0.5Å 내지 10Å의 두께를 갖는 자기 메모리 소자의 제조 방법.
  10. 제1 항에 있어서,
    상기 열처리 공정을 수행하기 전에, 상기 산소 도너 층 상에, 적어도 하나의 추가 금속 캡핑 층 및 적어도 하나의 추가 산소 도너 층을 차례로 그리고 교대로 형성하는 것을 더 포함하는 자기 메모리 소자의 제조 방법.
KR1020160081655A 2016-06-29 2016-06-29 자기 메모리 소자의 제조 방법 KR102511828B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160081655A KR102511828B1 (ko) 2016-06-29 2016-06-29 자기 메모리 소자의 제조 방법
US15/588,776 US9954164B2 (en) 2016-06-29 2017-05-08 Methods for manufacturing magnetic memory devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160081655A KR102511828B1 (ko) 2016-06-29 2016-06-29 자기 메모리 소자의 제조 방법

Publications (2)

Publication Number Publication Date
KR20180002940A KR20180002940A (ko) 2018-01-09
KR102511828B1 true KR102511828B1 (ko) 2023-03-21

Family

ID=60807933

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160081655A KR102511828B1 (ko) 2016-06-29 2016-06-29 자기 메모리 소자의 제조 방법

Country Status (2)

Country Link
US (1) US9954164B2 (ko)
KR (1) KR102511828B1 (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11437567B2 (en) * 2016-12-28 2022-09-06 Intel Corporation Perpendicular spin transfer torque magnetic mechanism
US10276411B2 (en) 2017-08-18 2019-04-30 Applied Materials, Inc. High pressure and high temperature anneal chamber
US10633740B2 (en) 2018-03-19 2020-04-28 Applied Materials, Inc. Methods for depositing coatings on aerospace components
EP3784815A4 (en) 2018-04-27 2021-11-03 Applied Materials, Inc. PROTECTION OF COMPONENTS AGAINST CORROSION
US11009339B2 (en) 2018-08-23 2021-05-18 Applied Materials, Inc. Measurement of thickness of thermal barrier coatings using 3D imaging and surface subtraction methods for objects with complex geometries
KR102577238B1 (ko) * 2018-09-21 2023-09-12 삼성전자주식회사 반도체 소자 제조 방법
US10985316B2 (en) 2018-09-27 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Bottom electrode structure in memory device
US11732353B2 (en) 2019-04-26 2023-08-22 Applied Materials, Inc. Methods of protecting aerospace components against corrosion and oxidation
US11794382B2 (en) 2019-05-16 2023-10-24 Applied Materials, Inc. Methods for depositing anti-coking protective coatings on aerospace components
US11697879B2 (en) 2019-06-14 2023-07-11 Applied Materials, Inc. Methods for depositing sacrificial coatings on aerospace components
US11466364B2 (en) 2019-09-06 2022-10-11 Applied Materials, Inc. Methods for forming protective coatings containing crystallized aluminum oxide
US11519066B2 (en) 2020-05-21 2022-12-06 Applied Materials, Inc. Nitride protective coatings on aerospace components and methods for making the same
CN115734826A (zh) 2020-07-03 2023-03-03 应用材料公司 用于翻新航空部件的方法
KR20220008454A (ko) 2020-07-14 2022-01-21 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
US11698423B2 (en) 2020-08-12 2023-07-11 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic tunnel junction device and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150028439A1 (en) 2013-07-23 2015-01-29 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6544801B1 (en) 2000-08-21 2003-04-08 Motorola, Inc. Method of fabricating thermally stable MTJ cell and apparatus
US6974708B2 (en) 2004-04-08 2005-12-13 Headway Technologies, Inc. Oxidation structure/method to fabricate a high-performance magnetic tunneling junction MRAM
JP2007324215A (ja) 2006-05-30 2007-12-13 Fujitsu Ltd トンネル磁気抵抗素子の製造方法及び不揮発性記憶装置の製造方法
US8202572B2 (en) 2010-11-22 2012-06-19 Headway Technologies, Inc. TMR device with improved MgO barrier
US8878318B2 (en) * 2011-09-24 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method for a MRAM device with an oxygen absorbing cap layer
JP5836163B2 (ja) 2012-03-08 2015-12-24 ルネサスエレクトロニクス株式会社 磁気メモリセル、磁気メモリセルの製造方法
US8796797B2 (en) 2012-12-21 2014-08-05 Intel Corporation Perpendicular spin transfer torque memory (STTM) device with enhanced stability and method to form same
US9059389B2 (en) 2013-06-06 2015-06-16 International Business Machines Corporation Free layers with iron interfacial layer and oxide cap for high perpendicular anisotropy energy density
US9147833B2 (en) 2013-07-05 2015-09-29 Headway Technologies, Inc. Hybridized oxide capping layer for perpendicular magnetic anisotropy
US9553129B2 (en) 2014-09-25 2017-01-24 Globalfoundries Singapore Pte. Ltd. Magnetic tunnel junction stack alignment scheme
KR102268187B1 (ko) * 2014-11-10 2021-06-24 삼성전자주식회사 자기 기억 소자 및 그 제조 방법
KR101663958B1 (ko) * 2014-12-08 2016-10-12 삼성전자주식회사 자기 메모리 소자의 제조방법
KR102437781B1 (ko) * 2015-12-10 2022-08-30 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150028439A1 (en) 2013-07-23 2015-01-29 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems

Also Published As

Publication number Publication date
US20180006215A1 (en) 2018-01-04
KR20180002940A (ko) 2018-01-09
US9954164B2 (en) 2018-04-24

Similar Documents

Publication Publication Date Title
KR102511828B1 (ko) 자기 메모리 소자의 제조 방법
US11024802B2 (en) Method of fabricating resistive memory
CN106252505B (zh) Rram器件和方法
US9431609B2 (en) Oxide film scheme for RRAM structure
CN106159086B (zh) Rram器件
TWI731419B (zh) 積體晶片及形成積體晶片的方法
TWI325166B (en) Programmable resistive ram and manufacturing method
JP5339716B2 (ja) 抵抗メモリ素子及びその製造方法
US9130167B2 (en) Method of manufacturing a nonvolatile memory device having a variable resistance element whose resistance value changes reversibly upon application of an electric pulse
JP6758124B2 (ja) ３次元積層チェーン型メモリ装置の製造方法
JP2007027537A (ja) 可変抵抗素子を備えた半導体記憶装置
US20120056253A1 (en) Semiconductor memory device and manufacturing method thereof
WO2009096363A1 (ja) 抵抗変化型不揮発性記憶装置とその製造方法
KR20170105874A (ko) 메모리 소자 제조 방법
US10763431B2 (en) Film stress control for memory device stack
JP2013197409A (ja) 磁気抵抗素子及びそれを備える磁気ランダムアクセスメモリ
JP2012204431A (ja) 磁気ランダムアクセスメモリ及びその製造方法
JP2012151292A (ja) 半導体装置及びその製造方法
TWI835859B (zh) 形成磁性穿隧接合面之頂部接觸之方法
US20140103281A1 (en) Resistive Memory Based on TaOx Containing Ru Doping and Method of Preparing the Same
JP2014165345A (ja) 抵抗変化型不揮発性メモリ及びその製造方法
US9305998B2 (en) Adhesion of ferroelectric material to underlying conductive capacitor plate
JP5840505B2 (ja) 半導体装置の製造方法
JP2013038279A (ja) 半導体装置及び半導体装置の製造方法
JP4703500B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant