KR20170105874A - 메모리 소자 제조 방법 - Google Patents

메모리 소자 제조 방법 Download PDF

Info

Publication number
KR20170105874A
KR20170105874A KR1020160029091A KR20160029091A KR20170105874A KR 20170105874 A KR20170105874 A KR 20170105874A KR 1020160029091 A KR1020160029091 A KR 1020160029091A KR 20160029091 A KR20160029091 A KR 20160029091A KR 20170105874 A KR20170105874 A KR 20170105874A
Authority
KR
South Korea
Prior art keywords
layer
boron
magnetization
junction structure
tunnel junction
Prior art date
Application number
KR1020160029091A
Other languages
English (en)
Other versions
KR102458921B1 (ko
Inventor
박정헌
배병재
오세충
박종철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160029091A priority Critical patent/KR102458921B1/ko
Priority to US15/365,977 priority patent/US9985202B2/en
Publication of KR20170105874A publication Critical patent/KR20170105874A/ko
Application granted granted Critical
Publication of KR102458921B1 publication Critical patent/KR102458921B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H01L43/12—
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B35/00—Boron; Compounds thereof
    • C01B35/08—Compounds containing boron and nitrogen, phosphorus, oxygen, sulfur, selenium or tellurium
    • C01B35/10—Compounds containing boron and oxygen
    • H01L43/02—
    • H01L43/08—
    • H01L43/10—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Inorganic Chemistry (AREA)

Abstract

본 발명의 기술적 사상에 의한 메모리 소자 제조 방법은, 제1 자화층을 형성하는 단계, 제1 자화층 상에 터널 장벽층을 형성하는 단계, 터널 장벽층 상에 제2 자화층을 형성하는 단계, 제1 자화층, 터널 장벽층 및 제2 자화층을 패터닝하여 자기 터널 접합 구조물을 형성하는 단계 및 자기 터널 접합 구조물의 측벽에 붕소를 주입하여 붕소 산화물을 형성하는 단계를 포함하는 것을 특징으로 한다.

Description

메모리 소자 제조 방법{Method of fabricating memory device}
본 발명의 기술적 사상은 메모리 소자 제조 방법에 관한 것으로서, 보다 상세하게는, 자기 메모리 소자에 사용되는 자성을 갖는 전이 금속이 포함된 자기 터널 접합 구조물 형성 공정을 포함하는 자기 메모리 소자 제조 방법에 관한 것이다.
자기 터널 접합(Magnetic Tunnel Junction, MTJ)의 자기 저항 특성을 이용하는 메모리 소자에 대하여 많은 연구가 이루어지고 있다. 특히, 고집적화된 자기 메모리 소자는 고속 읽기 및 고속 쓰기 동작이 가능하며, 비휘발성을 가지므로 차세대 메모리 소자로 부상되고 있다. 그러나 상기 자기 메모리 소자는 기존의 반도체 메모리 소자들에서는 사용되지 않는 자성을 갖는 전이 금속을 포함하고, 상기 자성을 갖는 전이 금속을 식각하는 공정 중에 발생하는 식각 부산물로 인하여 자기 터널 접합 구조물에 전기적 쇼트 불량이 발생할 수 있다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 자기 터널 접합 구조물의 측벽의 식각 부산물로 인하여 발생할 수 있는 전기적 쇼트 불량을, 붕소 주입을 통하여 방지할 수 있는 메모리 소자 제조 방법을 제공하는 것이다.
본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 메모리 소자 제조 방법은, 제1 자화층을 형성하는 단계; 상기 제1 자화층 상에 터널 장벽층을 형성하는 단계; 상기 터널 장벽층 상에 제2 자화층을 형성하는 단계; 상기 제1 자화층, 상기 터널 장벽층 및 상기 제2 자화층을 패터닝하여, 자기 터널 접합 구조물을 형성하는 단계; 및 상기 자기 터널 접합 구조물의 측벽에 붕소를 주입하여, 붕소 산화물을 형성하는 단계;를 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 자기 터널 접합 구조물을 형성하는 단계 및 상기 붕소 산화물을 형성하는 단계는 동시에 또는 순차적으로 이루어지는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 붕소를 주입하는 것은, 이온 주입(ion implantation) 공정, 플라즈마 처리(plasma treatment) 공정 및 원자 확산(atomic diffusion) 공정 중 적어도 하나의 공정을 이용하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 붕소를 주입하는 것은, 붕소 산화물(boron oxide), 금속 붕소화물(metal boride), 금속 붕소 산화물(metal boron oxide), 붕소 수화물(boron hydride), 붕소 수산화물(boron hydroxide), 붕소 질화물(boron nitride), 붕소 탄화물(boron carbide) 및 트리에틸보레인(triethylborane) 중 적어도 하나를 이용하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 자기 터널 접합 구조물의 측벽을 둘러싸도록, 패시베이션층을 형성하는 단계;를 더 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 붕소 산화물을 형성하는 단계 및 상기 패시베이션층을 형성하는 단계는 동시에 또는 순차적으로 이루어지는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 자기 터널 접합 구조물 및 상기 패시베이션층의 계면에 붕소 산화물이 형성되도록 하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 터널 장벽층은 금속 산화물을 포함하고, 상기 붕소 산화물은 상기 터널 장벽층과 화학적 결합을 하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 붕소 산화물은 상기 자기 터널 접합 구조물을 형성하는 단계에서 발생하는 식각 부산물의 일부를 제거하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 제1 자화층 및 상기 제2 자화층 중 적어도 하나는 붕소를 포함하는 것을 특징으로 한다.
본 발명의 기술적 사상에 의한 일 실시예에 따른 메모리 소자 제조 방법은, 기판 상에 제1 자화층, 터널 장벽층 및 제2 자화층을 형성하는 단계; 상기 제2 자화층 상에 식각 마스크 패턴을 형성하는 단계; 및 상기 기판 상으로 식각 공정을 수행하여, 제1 자화 패턴, 터널 장벽 패턴 및 제2 자화 패턴을 포함하고, 붕소 주입으로 식각 부산물의 일부가 제거된 자기 터널 접합 구조물을 형성하는 단계;를 포함하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 식각 공정은, 반응성 이온 식각(reactive ion etch) 공정 및 이온 빔 식각(ion beam etch) 공정 중 적어도 하나의 공정을 이용하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 식각 부산물은 도전성 물질인 것을 특징으로 한다.
예시적인 실시예들에서, 상기 자기 터널 접합 구조물을 형성하는 단계는, 상기 붕소 주입으로 상기 자기 터널 접합 구조물의 측벽에, 붕소 산화물을 형성하는 것을 특징으로 한다.
예시적인 실시예들에서, 상기 자기 터널 접합 구조물을 형성하는 단계는, 상기 붕소 주입으로 상기 제1 자화 패턴 및 상기 제2 자화 패턴 간의 식각 부산물을 통한 쇼트(short)를 방지하는 것을 특징으로 한다.
본 발명의 기술적 사상에 따르면, 자기 메모리 소자 제조 공정에서 자기 터널 접합 구조물의 측벽의 식각 부산물로 인하여 발생할 수 있는 전기적 쇼트 불량을 붕소 주입을 통하여 방지하여, 자기 메모리 소자의 동작 불량을 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 자기 메모리 어레이를 나타내는 개략도이다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 자기 터널 접합 구조물의 형성 방법을 나타내는 단면도들이다.
도 10 내지 도 15는 본 발명의 일 실시예에 따른 메모리 소자 제조 방법을 나타내는 단면도들이다.
도 16은 본 발명의 일 실시예에 따른 메모리 소자 제조 방법으로 제조된 메모리 소자를 포함하는 정보 처리 시스템의 블록도이다.
도 17은 본 발명의 일 실시예에 따른 메모리 소자 제조 방법으로 제조된 메모리 소자를 포함하는 전자 시스템의 블록도이다.
도 18은 본 발명의 일 실시예에 따른 메모리 소자 제조 방법으로 제조된 메모리 소자를 포함하는 메모리 카드의 블록도이다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명하고자 한다.
도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고, 이들에 대한 중복된 설명은 생략한다.
본 발명의 예시적인 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것으로, 아래의 실시 예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래의 실시 예들로 한정되는 것은 아니다. 오히려, 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하며 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.
본 명세서에서 제1, 제2 등의 용어가 다양한 부재, 영역, 층들, 부위 및/또는 구성 요소들을 설명하기 위하여 사용되지만, 이들 부재, 부품, 영역, 층들, 부위 및/또는 구성 요소들은 이들 용어에 의해 한정되어서는 안 됨은 자명하다. 이들 용어는 특정 순서나 상하, 또는 우열을 의미하지 않으며, 하나의 부재, 영역, 부위, 또는 구성 요소를 다른 부재, 영역, 부위 또는 구성 요소와 구별하기 위하여만 사용된다. 따라서, 이하 상술할 제1 부재, 영역, 부위 또는 구성 요소는 본 발명의 가르침으로부터 벗어나지 않고서도 제2 부재, 영역, 부위 또는 구성 요소를 지칭할 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성 요소는 제2 구성 요소로 명명될 수 있고, 유사하게 제2 구성 요소도 제1 구성 요소로 명명될 수 있다.
달리 정의되지 않는 한, 여기에 사용되는 모든 용어들은 기술 용어와 과학 용어를 포함하여 본 발명 개념이 속하는 기술 분야에서 통상의 지식을 가진 자가 공통적으로 이해하고 있는 바와 동일한 의미를 지닌다. 또한, 통상적으로 사용되는, 사전에 정의된 바와 같은 용어들은 관련되는 기술의 맥락에서 이들이 의미하는 바와 일관되는 의미를 갖는 것으로 해석되어야 하며, 여기에 명시적으로 정의하지 않는 한 과도하게 형식적인 의미로 해석되어서는 아니 될 것임은 이해될 것이다.
어떤 실시 예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 수행될 수도 있다.
첨부 도면에 있어서, 예를 들어, 제조 기술 및/또는 공차에 따라, 도시된 형상의 변형들이 예상될 수 있다. 따라서, 본 발명의 실시 예들은 본 명세서에 도시된 영역의 특정 형상에 제한된 것으로 해석되어서는 아니 되며, 예를 들어, 제조 과정에서 초래되는 형상의 변화를 포함하여야 한다.
여기에서 사용된 '및/또는' 용어는 언급된 부재들의 각각 및 하나 이상의 모든 조합을 포함한다.
이하에서는 첨부한 도면들을 참조하여 본 발명의 예시적인 실시예들에 대해 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 자기 메모리 어레이를 나타내는 개략도이다.
도 1을 참조하면, 자기 메모리 어레이는 매트릭스 형태로 배열된 복수의 자기 메모리 소자의 단위 셀(U)을 포함한다. 복수의 자기 메모리 소자의 단위 셀(U)은 액세스 부분(C)과 메모리 부분(M)을 포함한다. 복수의 자기 메모리 소자의 단위 셀(U)은 워드 라인(WL)과 비트 라인(BL)에 전기적으로 연결된다. 또한, 도시된 바와 같이 액세스 부분(C)이 트랜지스터인 경우에는, 액세스 부분(C)의 소스 영역과 전기적으로 연결되는 소스 라인(SL)을 더 포함할 수 있다. 워드 라인(WL)과 비트 라인(BL)은 일정한 각도로, 예를 들어, 서로 수직으로 배열될 수 있다. 또한, 워드 라인(WL)과 소스 라인(SL)은 일정한 각도로, 예를 들어, 서로 평행하게 배열될 수 있다.
액세스 부분(C)은 워드 라인(WL)의 전압에 따라 메모리 부분(M)으로의 전류 공급을 제어한다. 액세스 부분(C)은 씨모스(CMOS) 트랜지스터, 바이폴라(bipolar) 트랜지스터, 또는 다이오드(diode) 등일 수 있다.
메모리 부분(M)은 자성 물질을 포함할 수 있고, 자기 터널 접합(magnetic tunnel junction, MTJ) 구조물을 포함할 수 있다. 또한, 메모리 부분(M)은 입력되는 전류에 의하여 자성체의 자화 방향이 가변되는 스핀 트랜스퍼 토크(Spin Transfer Torque, STT) 현상을 이용하여 메모리 기능을 수행할 수 있다.
이하에서, 본 발명의 기술적 사상에 따른 자기 터널 접합 구조물 및 자기 메모리 소자의 제조 방법에 대하여 설명하도록 한다.
도 2 내지 도 9는 본 발명의 일 실시예에 따른 자기 터널 접합 구조물의 형성 방법을 나타내는 단면도들이다.
도 2를 참조하면, 기판(10) 상에 하부 절연막(12)을 형성한다. 상기 기판(10)은 반도체 기판일 수 있다. 상기 하부 절연막(12)은 실리콘 질화물 또는 실리콘 산화물을 포함할 수 있다. 상기 하부 절연막(12)에는 전기적 연결을 위한 하부 전극(13)을 형성한다. 상기 하부 전극(13)은 후속 공정으로 형성되는 자기 터널 접합 구조물과 전기적으로 연결되기 위한 것으로 그 형상이 한정되지 않는다. 예를 들어, 상기 하부 전극(13)의 형상은 고립된 패턴의 형태, 막의 형태, 콘택 플러그의 형태 또는 상부면이 링 형상을 갖는 실린더 형태 등으로 형성될 수 있다.
상기 하부 절연막(12) 상에 제1 전극막(14)을 형성한다. 상기 제1 전극막(14)은 금속 물질을 증착시켜 형성할 수 있다. 상기 제1 전극막(14)으로 사용될 수 있는 금속 물질은, 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 등을 들 수 있다. 상기 제1 전극막(14)은 상기 금속 물질을 단독으로 형성하거나 둘 이상을 적층하여 형성할 수 있다. 상기 제1 전극막(14)은 후속 공정에서 형성될 제1 자화층(16)과 상기 하부 전극(13) 사이에 개재되는 패드막으로써 상기 제1 자화층(16)을 보호할 수 있다. 또한, 상기 제1 전극막(14)은 후속 공정을 통해 상기 하부 전극(13)과 동일한 역할을 하도록 사용될 수도 있다. 다른 실시예에서, 상기 제1 전극막(14)은 형성하지 않을 수도 있다.
상기 제1 전극막(14) 상에 제1 자화층(16)을 형성한다. 상기 제1 자화층(16)은 전이 금속을 포함하는 자성 물질을 포함할 수 있다. 상기 제1 자화층(16)은 자화 방향이 수직이 되도록 형성할 수 있다. 예시적인 실시예에서, 상기 제1 자화층(16)은 자화 방향이 수직의 일 방향으로 고정되는 고정층일 수 있다. 상기 제1 자화층(16)은 팔라듐(Pd), 코발트(Co), 백금(Pt), 철(Fe), 루테늄(Ru), 탄탈륨(Ta), 니켈(Ni), 붕소(B), 망간(Mn), 안티몬(Sb), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 실리콘(Si), 구리(Cu), 이리듐(Ir) 및 이들의 합금 물질들 중 적어도 하나를 포함할 수 있다. 상기 제1 자화층(16)으로 사용할 수 있는 물질은, 예를 들어, 코발트철(CoFe), 니켈철(NiFe), 코발트철붕소(CoFeB) 등을 들 수 있다. 상기 제1 자화층(16)은 이들을 단독으로 형성하거나 둘 이상을 적층하여 형성할 수 있다.
상기 제1 자화층(16)은 양호한 배향성을 갖고 결정 결함이 감소된 막으로 형성되도록 하기 위하여 자기 터널 접합 구조물 내의 다른 막들에 비해 두껍게 형성될 수 있다.
상기 제1 자화층(16) 상에 터널 장벽층(18)을 형성한다. 상기 터널 장벽층(18)은 절연성을 갖는 금속 산화물을 포함할 수 있다. 상기 터널 장벽층(18)은 마그네슘 산화물(MgO) 또는 알루미늄 산화물(AlOx)을 포함할 수 있다. 상기 터널 장벽층(18)은 제1 자화층(16) 및 제2 자화층(20) 사이에서 양자 터널링 현상이 발생될 수 있도록 형성한다. 상기 터널 장벽층(18)은 약 1Å 내지 약 100Å의 얇은 두께를 가질 수 있다. 그러나 상기 터널 장벽층(18)의 두께는 이에 한정되지는 않는다.
상기 터널 장벽층(18) 상에 제2 자화층(20)을 형성한다. 상기 제2 자화층(20)은 전이 금속을 포함하는 자성 물질을 포함할 수 있다. 상기 제2 자화층(20)은 수직 방향으로 자화 방향이 변화될 수 있는 자유층으로 형성될 수 있다. 상기 제2 자화층(20)은 팔라듐(Pd), 코발트(Co), 백금(Pt), 철(Fe), 루테늄(Ru), 탄탈륨(Ta), 니켈(Ni), 붕소(B), 망간(Mn), 안티몬(Sb), 알루미늄(Al), 크롬(Cr), 몰리브덴(Mo), 실리콘(Si), 구리(Cu), 이리듐(Ir) 및 이들의 합금 물질들 중 적어도 하나를 포함할 수 있다. 상기 제2 자화층(20)으로 사용할 수 있는 물질은, 예를 들어, 코발트철(CoFe), 니켈철(NiFe), 코발트철붕소(CoFeB) 등을 들 수 있다. 상기 제2 자화층(20)은 이들을 단독으로 형성하거나 둘 이상을 적층하여 형성할 수 있다.
예시적인 실시예에서, 자유층으로 형성되는 상기 제2 자화층(20)은 상기 제1 자화층(16)보다 얇은 두께로 형성될 수 있다. 상기 제1 자화층(16), 상기 터널 장벽층(18) 및 상기 제2 자화층(20)의 두께의 합은 약 150Å 내지 약 400Å일 수 있다. 그러나 상기 제1 자화층(16), 상기 터널 장벽층(18) 및 상기 제2 자화층(20)의 두께의 합은 이에 한정되지는 않는다.
본 발명의 실시예에서, 상기 제1 자화층(16)이 고정층으로 형성되고, 상기 제2 자화층(20)이 자유층으로 형성되는 것으로 설명하였다. 그러나 이에 한정되는 것은 아니고, 상기 제1 자화층(16) 및 상기 제2 자화층(20) 중 어느 하나가 고정층으로 형성되고 나머지 하나는 자유층으로 형성될 수 있다. 그러므로 다른 실시예에서, 상기 제1 자화층(16)이 자유층으로 형성되고, 상기 제2 자화층(20)이 고정층으로 형성될 수도 있다.
또한, 본 발명의 실시예에서, 상기 제1 자화층(16) 및 상기 제2 자화층(20)은 수직 방향으로 자화되는 물질로 설명하였다. 그러나 이와는 달리, 상기 제1 자화층(16) 및 상기 제2 자화층(20)은 수평 방향으로 자화되는 물질일 수 있다. 이 경우, 예를 들어, 상기 제1 자화층(16)은 하부에 백금망간(PtMn), 이리듐망간(IrMn), 철백금(FePt) 및 코발트백금(CoPt)으로 이루어지는 군에서 선택된 적어도 하나의 층이 형성되고, 그 상부에 코발트철(CoFe), 니켈철(NiFe), 또는 코발트철붕소(CoFeB)를 포함하는 층이 형성될 수 있다. 상기 제1 자화층(16) 및 상기 제2 자화층(20)이 수평 방향으로 자화되는 물질인 경우에도 이하에 설명하는 공정들을 동일하게 수행하여 자기 터널 접합 구조물을 형성할 수 있다.
상기 제2 자화층(20) 상에 캡핑막(22)을 형성한다. 상기 캡핑막(22)으로 사용할 수 있는 물질은, 예를 들어, 티타늄(Ti), 티타늄 질화물(TiN), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 등을 들 수 있다. 상기 캡핑막(22)은 이들을 단독으로 형성하거나 둘 이상을 적층하여 형성할 수 있다.
상기 캡핑막(22) 상에 상부 전극막(24)을 형성한다. 상기 상부 전극막(24)은 금속 또는 금속 질화물을 포함할 수 있다. 상기 상부 전극막(24)으로 사용될 수 있는 물질은, 예를 들어, 텅스텐(W), 텅스텐 질화물(WN) 등을 들 수 있다. 상기 상부 전극막(24)은 상기 상부 전극막(24) 상에 형성될 상부 콘택 플러그(270, 도 15 참조)보다 더 두껍게 형성할 수 있다. 또한, 상기 상부 전극막(24)은 상기 캡핑막(22)보다 더 두껍게 형성할 수 있다.
도 3을 참조하면, 상기 상부 전극막(24) 상에 하드 마스크 패턴(26)을 형성한다. 상기 하드 마스크 패턴(26)의 형성 과정은 다음과 같다. 상기 상부 전극막(24) 상에 하드 마스크(미도시)를 형성하고, 상기 하드 마스크 상에 포토레지스트(미도시)를 코팅하고, 노광 및 현상 공정을 수행하여 포토레지스트 패턴(미도시)을 형성한다. 상기 포토레지스트 패턴을 이용하여, 상기 하드 마스크를 식각하여 하드 마스크 패턴(26)을 형성한다. 상기 하드 마스크 패턴(26)은 실리콘 질화물을 포함할 수 있다.
상기 하드 마스크 패턴(26)은 더블 패터닝 기술(Double Patterning Technology, DPT) 또는 사중 패터닝 기술(Quadruple Patterning Technology)을 통해 형성될 수 있다. 상기 하드 마스크 패턴(26)은 상기 하부 전극(13)과 수직 방향으로 서로 대향하도록 배치된다. 상기 하드 마스크 패턴(26)은 상기 하부 전극(13)의 상부면을 덮도록 배치될 수 있다.
도 4를 참조하면, 상기 하드 마스크 패턴(26)을 식각 마스크로 이용하여, 상기 상부 전극막(24, 도 3 참조)을 패터닝하여 상부 전극 패턴(24p)을 형성한다. 계속하여, 상기 캡핑막(22, 도 3 참조)을 식각하여 캡핑 패턴(22p)을 형성한다. 상기 식각 공정이 완료되면, 상기 하드 마스크 패턴(26, 도 3 참조)은 대부분 제거되거나 완전하게 제거될 수 있다. 상기 식각 공정 후 남아있는 상기 하드 마스크 패턴(26)의 잔류물은 제거한다.
상기 상부 전극막(24) 및 상기 캡핑막(22)은 자성 물질을 포함하지 않기 때문에, 건식 식각 공정을 통해 용이하게 식각될 수 있고, 식각 공정 중에 식각 부산물이 재증착되는 등의 문제가 거의 발생되지 않는다. 상기 상부 전극막(24) 및 상기 캡핑막(22)은 반응성 이온 식각(Reactive Ion Etch, RIE) 공정 또는 이온 빔 식각(Ion Beam Etch, IBE) 공정을 이용하여 식각할 수 있다. 예시적인 실시예에서, 상기 상부 전극막(24) 및 상기 캡핑막(22)은 식각 가스를 이용하는 반응성 이온 식각 공정을 통해 식각할 수 있다. 한편, 다른 실시예에서, 이온 빔 식각 공정에 의해 상기 상부 전극막(24) 및 상기 캡핑막(22)을 식각하는 경우, 이온 빔의 입사각은 약 60도 내지 약 90도일 수 있다.
도 5를 참조하면, 상기 상부 전극 패턴(24a)을 하드 마스크 패턴으로 사용하여 상기 제2 자화층(20, 도 4 참조), 상기 터널 장벽층(18, 도 4 참조) 및 상기 제1 자화층(16, 도 4 참조)을 순차적으로 식각한다. 따라서, 상기 제1 자화 패턴(16a), 상기 터널 장벽 패턴(18a) 및 상기 제2 자화 패턴(20a)을 각각 형성한다. 이하에서, 상기 제2 자화층(20), 상기 터널 장벽층(18) 및 상기 제1 자화층(16)을 식각 대상막이라 칭하면서 설명한다. 또한, 상기 제1 자화 패턴(16a), 상기 터널 장벽 패턴(18a) 및 상기 제2 자화 패턴(20a)은 자기 터널 접합 구조물(MP)이라 칭하면서 설명한다.
상기 식각 대상막은 물리적 식각 공정인 반응성 이온 식각 공정 또는 이온 빔 식각 공정을 통해 식각될 수 있다. 예시적인 실시예에서, 상기 식각 공정은 반응성 식각 가스를 사용하는 반응성 이온 식각 공정일 수 있다. 상기 반응성 식각 가스는 불화수소(HF) 및/또는 암모니아(NH3) 등을 포함하는 식각 가스일 수 있다. 또한, 산소(O2) 등을 포함하는 반응 가스를 더 포함할 수 있다. 다른 실시예에서, 상기 식각 공정은 아르곤(Ar) 이온 스퍼터링 방식 등의 이온 빔 식각 공정일 수 있다. 상기 이온 빔 식각 공정의 경우, 반응성 이온 식각 공정과는 달리 별도의 식각 가스를 사용하지 않을 수 있다.
상기 식각 대상막은 자성 물질을 포함하기 때문에, 건식 식각 공정을 통해 용이하게 식각되기 어려울 수 있고, 식각 공정 중에 식각 부산물이 재증착되는 등의 문제가 발생될 수 있다. 따라서, 상기 식각 대상막에 물리적 식각 공정인 반응성 이온 식각 공정 또는 이온 빔 식각 공정을 진행 시, 자성 물질을 포함하지 않는 피식각막에 식각 공정을 진행할 때와 비교하여, 좀 더 식각 성능이 강한 반응성 이온 또는 이온 빔을 사용하는 방식으로 진행될 수 있다.
또한, 건식 식각 공정과 같은 이방성 식각 공정이라 할지라도, 실질적인 식각 공정에서 반응성 이온 간의 간섭 또는, 이온 빔의 입사각과 기판(10)과의 위치 관계 등으로 인하여, 식각 대상막을 수직 방향으로만 식각하는 것은 어려울 수 있다. 즉, 식각 대상막과 수직하지 않은 방향으로 식각이 진행될 수 있다. 상기 건식 식각이 진행되는 과정을 화살표(40)로 나타냈다.
도 6을 참조하면, 자성 물질을 포함하는 식각 대상막을 식각하면, 상기 식각된 물질의 일부가 자기 터널 접합 구조물(MP)을 포함하는 패턴 구조물의 측벽에 재증착될 수 있다. 즉, 반응성 이온 식각 공정 또는 이온 빔 식각 공정에 의해 형성된 상기 제1 자화 패턴(16p), 상기 터널 장벽 패턴(18p) 및 상기 제2 자화 패턴(20p)으로 구성된 자기 터널 접합 구조물(MP)을 포함하는 패턴 구조물의 측벽에는 식각 부산물(30)이 재증착될 수 있다.
도전성을 가진 식각 부산물(30)이 상기 자기 터널 접합 구조물(MP)의 측벽에 형성되어, 전기적 쇼트 현상을 유발할 수 있고, 이는 상기 자기 터널 접합 구조물(MP)을 포함하는 자기 메모리 소자의 불량을 유발할 수 있다. 자기 메모리 소자는 제1 자화 패턴(16p) 및 제2 자화 패턴(20p) 사이의 터널 장벽 패턴(18p)을 통하여 양자 터널링 현상으로 자유층의 자화 방향을 변경하는 기억 소자를 포함하는 것을 특징으로 하므로, 상기 제1 자화 패턴(16p) 및 상기 제2 자화 패턴(20p)이 도전성을 가진 상기 식각 부산물(30)로 인하여 양자 터널링 현상 없이 전기적으로 연결될 경우, 기억된 정보에 오류가 발생할 수 있다.
이러한 전기적 쇼트 현상을 제거하기 위한 일반적인 방식은, 자기 터널 접합 구조물(MP)의 식각 공정인 반응성 이온 식각 공정 또는 이온 빔 식각 공정의 공정 조건 최적화, 식각 전처리 또는 식각 후처리 공정 최적화를 통해 추구한다. 이와 같은 일반적인 방식에서는 대부분 전기적 쇼트 현상을 완전히 제거하는데 한계가 있고, 전기적 쇼트 현상을 완전히 제거하더라도 상기 자기 터널 접합 구조물(MP)의 전기적 또는 자기적 특성을 일부 해치는 결과를 초래할 우려가 있다.
따라서, 본 발명의 기술적 사상은 전기적 쇼트 현상을 실질적으로 완전히 제거하면서도 상기 자기 터널 접합 구조물(MP)의 전기적 또는 자기적 특성의 저하를 가져오지 않는 자기 메모리 소자의 제조 방법을 제공하는 것이다.
도 7을 참조하면, 자기 터널 접합 구조물(MP)의 측벽에 붕소 산화물(32a)을 포함하는 비도전성 물질막(32)을 형성하여 식각 부산물(30)을 제거하는 과정을, 도 6의 S 부분을 확대하여 나타낸다.
본 발명의 기술적 사상에 따른 실시예에서, 자기 터널 접합 구조물(MP, 도 6 참조)의 식각 공정과 동시에, 또는 식각 공정 완료 후, 자기 터널 접합 구조물(MP)을 포함하는 패턴 구조물의 측벽으로 붕소(B)를 주입한다. 붕소(B)는 통상적으로 자기 터널 접합 구조물(MP)에 형성 단계에서부터 포함되어 있고, 어닐링 공정이나 어닐링 후속 공정에서 발생하는 열에 의하여 자기 터널 접합 구조물(MP) 내에 다수가 포획되어 있거나 주변 영역으로 무작위적으로 빠져나가는 것으로 이해된다. 이 때 일부의 붕소(B)는 터널 장벽 패턴(18p)과 제1 자화 패턴(16p)의 계면, 또는 터널 장벽 패턴(18p)과 제2 자화 패턴(20p)의 계면에 B2O5, B2O3 등의 붕소 산화물(Boron oxide) 형태로 남아 있거나, 일부는 마그네슘 산화물(MgO)로 구성된 터널 장벽 패턴(18p) 내에서 Mg-B-O 형태의 안정한 화합물 형태로 남아 있기도 한다.
붕소(B)의 함량이 과도하게 터널 장벽 패턴(18p)과 제1 자화 패턴(16p)의 계면, 또는 터널 장벽 패턴(18p)과 제2 자화 패턴(20p)의 계면에 남아 있으면 양자 터널링 현상 또는 수직 이방성 에너지를 약화시킬 수 있지만, 일정량 수준의 붕소(B)는 어닐링 공정 후의 터널 장벽 패턴(18p)과 제1 자화 패턴(16p)의 계면, 또는 터널 장벽 패턴(18p)과 제2 자화 패턴(20p)의 계면에서의 자화 결정성 및 자화 방향성을 조절하는데 필요하다. 실제 배선 공정(back end of line, BEOL)에서 자기 메모리 소자 특성을 최적화하는 관점에서는, 자기 터널 접합 구조물(MP) 내에 일정 농도의 붕소(B)가 도움이 될 수 있음이 증명되었다.
본 발명의 기술적 사상에 따른 실시예에서, 자기 터널 접합 구조물(MP)의 측벽에 생성된 식각 부산물(30)에 붕소(B)를 주입하는 공정으로는, 붕소(B)를 포함하는 화합물 증착 공정, 붕소(B) 이온 주입(ion implantation) 공정, 붕소(B)를 함유하는 가스 소스(gas source)에 의한 플라즈마 처리(plasma treatment) 공정 또는 붕소(B)를 함유하는 가스 소스(gas source)에 의한 원자 확산(atomic diffusion) 공정 등을 사용할 수 있다.
본 발명의 기술적 사상에 따른 실시예에서, 자기 터널 접합 구조물(MP)의 측벽에 생성된 식각 부산물(30)에 붕소(B)를 주입하는 소스로는, 붕소 산화물(boron oxide), 금속 붕소화물(metal boride), 금속 붕소 산화물(metal boron oxide), 붕소 수화물(boron hydride), 붕소 수산화물(boron hydroxide), 붕소 질화물(boron nitride), 붕소 탄화물(boron carbide) 및 트리에틸보레인(triethylborane) 중 적어도 하나를 이용할 수 있다.
본 발명의 기술적 사상에 따른 실시예에서, 도 7의 (a), (b) 및 (c)는 자기 터널 접합 구조물(MP) 특성 열화 없이, 전기적 쇼트 현상을 제어할 수 있는 자기 메모리 소자의 제조 방법에 대한 공정 순서도이다.
도 7의 (a)는 자기 터널 접합 구조물(MP)의 패터닝 중 또는 패터닝 직후의 제1 자화 패턴(16p), 터널 장벽 패턴(18p) 및 제2 자화 패턴(20p)의 원자 배열 상태를 나타내는 개요도이다. 앞서 설명한 바와 같이, 어닐링 공정 후, 다량의 붕소(B)는 붕소 산화물의 형성이 용이한 물질에 포획되어 있고, 일부는 터널 장벽 패턴(18p)을 포함한 자기 터널 접합 구조물(MP) 내에 무작위적으로 분포하고 있다. 즉, 도시된 원자 중 일부는 붕소(B)일 수 있다.
도 7의 (b)는 자기 터널 접합 구조물(MP)의 패터닝 후 식각 부산물(30)이 형성된 모습을 나타내며, 도전성을 가진 식각 부산물(30)로 인해 자기 터널 접합 구조물(MP)의 전기적 쇼트 현상을 유발하게 된다. 상기 식각 부산물(30)은 2 내지 4 원자층 두께로 매우 얇게 형성될 수 있다. 상기 식각 부산물(30)을 구성하는 도전성 원소(30a)는 금속 원소, 예를 들어, 코발트(Co), 철(Fe) 등일 수 있다.
도 7의 (c)는 붕소(B) 주입 후의 자기 터널 접합 구조물(MP)의 측벽에 형성된 식각 부산물(30)을 대부분 제거한 비도전성 물질막(32)의 모습을 나타낸다. 붕소(B)의 주입에 의하여, 터널 장벽 패턴(18p) 측벽에 Mg-B-O 등의 비도전성 화합물이 형성되고, 식각 부산물(30)에 의한 전기적 쇼트 현상을 제어할 수 있다. 상기 비도전성 물질막(32)은 붕소 산화물(32a)로 구성될 수 있다. 일부, 도전성 원소(30a)가 상기 비도전성 물질막(32)에 존재할 수 있으나, 상기 도전성 원소(30a)는 상기 붕소 산화물(32a)로 둘러싸여 전기적 쇼트 현상을 유발하는 연결 통로의 역할을 하지 못한다.
도 8을 참조하면, 자기 터널 접합 구조물(MP), 캡핑 패턴(22p) 및 상부 전극 패턴(24p)으로 구성된 패턴 구조물의 측벽, 또는 비도전성 물질막(32)에 패시베이션층(34)이 형성된다. 상기 패시베이션층(34)은, 예를 들어, 자기 터널 접합 구조물(MP)에 포함된 금속들이 산화되어 형성된 금속 산화물을 포함할 수 있다. 상기 패시베이션층(34)은 산화 공정 또는 화학 기상 증착(CVD) 공정 등을 통하여 형성될 수 있다.
상기 자기 터널 접합 구조물(MP) 측벽에 형성된 패시베이션층(34)에 의해 제1 자화 패턴(16p) 및 제2 자화 패턴(20p)의 산화를 방지할 수 있다. 상기 비도전성 물질막(32)을 형성하기 위하여 붕소(B)를 주입하는 단계 및 상기 패시베이션층(34)을 형성하는 단계는 동시에 또는 순차적으로 이루어질 수 있다. 다시 말해, 붕소(B)를 주입하는 공정과 상기 패시베이션층(34)을 형성하는 공정은 동시에 이루어질 수 있고, 또는 붕소(B)를 주입하는 공정이 완료된 후, 상기 패시베이션층(34)을 형성하는 공정이 이루어질 수 있다.
또한, 다른 실시예에서, 상기 패시베이션층(34)을 형성하는 공정은 생략될 수 있다.
도 9를 참조하면, 하부 절연막(12)의 일부 및 제1 전극막(14)을 식각하여, 리세스된 하부 절연막(12p) 및 제1 전극 패턴(14p)을 형성한 모습을 나타낸다. 상기 설명한 식각 공정을 계속 수행하여 상기 제1 전극막(14, 도 8 참조) 및 하부 절연막(12, 도 8 참조)의 적어도 일부를 식각한다. 따라서, 상기 제1 전극 패턴(14a) 및 상기 리세스된 하부 절연막(12p)을 형성한다. 상기 리세스된 하부 절연막(12p)은 상기 제1 전극 패턴(14a)이 완전하게 패터닝 되도록 하기 위하여 과도 식각하는 것이다. 상기 공정에 의해 제1 전극 패턴(14p), 제1 자화 패턴(16p), 터널 장벽 패턴(18p), 제2 자화 패턴(20p), 캡핑 패턴(22p) 및 상부 전극 패턴(24p)을 포함하는 패턴 구조물이 형성된다. 상기 식각 공정이 완료된 이후에도, 상기 식각 마스크로 사용된 상부 전극 패턴(24p)이 남아있도록 할 수 있다. 상기 제1 전극막(14) 및 상기 하부 절연막(12)을 식각하는 공정에서도 도전성을 갖는 식각 부산물이 상기 패턴 구조물의 측벽에 재증착될 수 있다. 그러나 본 발명의 기술적 사상에 따른 실시예에서, 상기 패시베이션층(34)에 의해 식각 부산물이 패턴 구조물에 직접적인 영향을 미치지 못한다.
도 10 내지 도 15는 본 발명의 일 실시예에 따른 메모리 소자 제조 방법을 나타내는 단면도들이다. 도 10 내지 도 15는 도 1의 A 영역의 자기 메모리 소자를 제조하는 방법을 나타낸다.
본 발명의 일 실시예에 따른 메모리 소자 제조 방법은 스핀 트랜스퍼 토크-자기 메모리 소자(Spin Transfer Torque Magnetic Random Access Memory, STT-MRAM)의 제조 방법일 수 있다. 본 발명의 일 실시예에 따른 메모리 소자 제조 방법은 앞서 설명한 자기 터널 접합 구조물의 형성 방법을 포함한다. 따라서, 도 2 내지 도 9에서 이미 설명한 내용은 간단히 설명하거나 생략한다.
도 1 및 도 10을 참조하면, 기판(100) 상에 소자 분리막(104)을 형성하여 활성 영역을 정의하고, 활성 영역에 트랜지스터(110)를 형성할 수 있다.
자기 메모리 소자는 자기 터널 접합 구조물(NP, 도 15 참조) 및 트랜지스터(110)를 포함할 수 있다. 상기 트랜지스터(110)의 게이트는 워드 라인(WL)에 연결될 수 있다. 상기 트랜지스터(110)의 한 전극은 자기 터널 접합 구조물(NP)을 통해 비트 라인(BL)에 연결되고, 상기 트랜지스터(110)의 다른 전극은 소스 라인(SL)에 연결될 수 있다. 먼저, 상기 트랜지스터(110)의 제조 과정에 대하여 설명한다.
예시적인 실시예들에서, 상기 기판(100)은 실리콘(Si) 기판, 저머늄(Ge) 기판, 실리콘카바이드(SiC) 기판, 갈륨비소(GaAs) 기판, 인듐비소(InAs) 기판 또는 인듐인(InP) 기판과 같은 반도체 기판일 수 있다. 예시적인 실시예들에서, 상기 기판(100)은 도전 영역, 예를 들어, 불순물이 도핑된 웰(well) 또는 불순물이 도핑된 구조물을 포함할 수 있다. 소자 분리막(104)은 STI(shallow trench isolation) 구조를 가질 수 있다.
상기 트랜지스터(110)는 게이트 절연막(112), 게이트 전극(114), 소스 영역(116) 및 드레인 영역(118)을 포함할 수 있다. 상기 게이트 전극(114)은 절연 캡핑 패턴(120) 및 절연 스페이서(122)에 의해 그 상면 및 양 측벽이 각각 절연되도록 형성될 수 있다.
상기 기판(100) 상에 상기 트랜지스터(110)를 덮는 제1 층간 절연막(130)을 형성하고, 상기 제1 층간 절연막(130)을 관통하여 상기 소스 영역(116)에 전기적으로 연결되는 제1 콘택 플러그(132)와, 상기 드레인 영역(118)에 전기적으로 연결되는 제2 콘택 플러그(134)를 형성할 수 있다. 상기 제1 층간 절연막(130) 위에 도전층(미도시)을 형성한 후, 상기 도전층을 패터닝하여, 복수의 제1 콘택 플러그(132)를 통해 상기 소스 영역(116)에 전기적으로 연결되는 소스 라인(136)과, 상기 소스 라인(136)의 양측에서 상기 제2 콘택 플러그(134)를 통해 드레인 영역(118)에 각각 전기적으로 연결되는 하부 전극(138)을 형성할 수 있다.
그 후, 상기 제1 층간 절연막(130) 상에서 상기 소스 라인(136) 및 상기 하부 전극(138)을 덮도록 하부 절연막(137)을 형성할 수 있다. 상기 하부 전극(138)의 상면을 노출시키도록 상기 하부 절연막(137)을 일부 제거할 수 있다.
상기 하부 전극(138)은 후속에 형성되는 자기 터널 접합 구조물과 전기적으로 연결되기 위한 것으로 그 형상이 한정되지 않는다. 예를 들어, 상기 하부 전극(138)은 고립된 패턴의 형태, 막의 형태, 콘택 플러그의 형태 또는 상부면이 링 형상을 갖는 실린더 형태 등으로 형성될 수 있다.
도 11을 참조하면, 상기 하부 절연막(137) 및 상기 하부 전극(138) 상에 제1 전극막(140)을 형성한다. 상기 제1 전극막(140) 상에 제1 자화층(160)을 형성한다. 상기 제1 자화층(160) 상에 터널 장벽층(180)을 형성한다. 상기 터널 장벽층(180) 상에 제2 자화층(200)을 형성한다. 상기 제2 자화층(200) 상에 캡핑막(220)을 형성한다. 상기 캡핑막(220) 상에 상부 전극막(240)을 형성한다. 상기 막들을 구성하는 물질 및 특성은 앞서 도 2에서 설명한 것과 동일하므로, 여기서는 자세한 설명을 생략하도록 한다.
상기 상부 전극막(240) 상에 하드 마스크(미도시)를 형성한다. 상기 하드 마스크는 실리콘 질화물을 포함할 수 있다. 상기 하드 마스크에 대해 사진 공정 및 식각 공정을 수행하여 하드 마스크 패턴(260)을 형성한다. 상기 하드 마스크 패턴(260)은 더블 패터닝 기술 또는 사중 패터닝 기술을 통해 형성될 수 있다. 상기 하드 마스크 패턴(260)은 상기 하부 전극(138)과 수직 방향으로 서로 대향하도록 배치된다. 상기 하드 마스크 패턴(260)은 상기 하부 전극(138)의 상부면을 덮도록 배치될 수 있다.
상기 하드 마스크 패턴(260)은 구성하는 물질 및 특성은 앞서 도 3에서 설명한 것과 동일하므로, 여기서는 자세한 설명을 생략하도록 한다.
도 11 및 도 12를 참조하면, 상기 하드 마스크 패턴(260)을 식각 마스크로 이용하여 상기 상부 전극막(240)을 식각하고, 계속하여 상기 캡핑막(220)을 식각한다. 상기 식각 공정에 의해, 상부 전극 패턴(240p) 및 캡핑 패턴(220p)을 형성한다. 상기 식각 공정을 수행하면, 상기 하드 마스크 패턴(260, 도 11 참조)의 일부 또는 대부분이 제거될 수 있다. 상기 상부 전극막(240) 및 상기 캡핑막(220)은 반응성 이온 식각 공정 또는 이온 빔 식각 공정을 통해 식각할 수 있다.
계속하여, 상기 상부 전극 패턴(240a)을 식각 마스크로 이용하여 상기 제2 자화층(200), 터널 장벽층(180) 및 제1 자화층(160)을 순차적으로 식각한다. 따라서, 제1 자화 패턴(160p), 터널 장벽 패턴(180p), 제2 자화 패턴(200p)을 포함하는 자기 터널 접합 구조물(NP)을 형성할 수 있다. 상기 제2 자화층(200), 터널 장벽층(180) 및 제1 자화층(160)은 반응성 이온 식각 공정 또는 이온 빔 식각 공정과 같은 건식 식각을 통해 식각할 수 있다. 상기 건식 식각이 진행되는 과정을 화살표(400)로 나타냈다.
도 13을 참조하면, 자성 물질을 포함하는 식각 대상막을 식각하면, 식각된 물질들의 일부가 자기 터널 접합 구조물(NP)의 측벽에 재증착될 수 있다. 즉, 상기 반응성 이온 식각 공정 또는 이온 빔 식각 공정에 의해 형성된 상기 제1 자화 패턴(160p), 상기 터널 장벽 패턴(180p) 및 상기 제2 자화 패턴(200p)을 포함하는 자기 터널 접합 구조물(NP)의 측벽에는 식각 부산물(300)이 재증착될 수 있다. 상기 식각 부산물(300)은 도전성 물질을 포함할 수 있다. 도전성을 가진 식각 부산물(300)이 상기 자기 터널 접합 구조물(NP)의 측벽에 형성되어, 전기적 쇼트 현상을 유발할 수 있고, 이는 상기 자기 터널 접합 구조물(NP)을 포함하는 자기 메모리 소자의 불량을 유발할 수 있다. 이에 대한 설명은 앞서 도 6에서 설명한 것과 동일하므로, 여기서는 자세한 설명을 생략하도록 한다.
도 14를 참조하면, 자기 터널 접합 구조물(NP)을 포함하는 패턴 구조물의 측벽에 형성된 식각 부산물(300, 도 13 참조)에 붕소(B)를 주입하여 비도전성 물질막(320)을 형성하고, 패시베이션층(340)을 형성한다. 붕소(B)의 주입에 의한 터널 장벽 패턴(180p) 측벽의 Mg-B-O 등의 비도전성 화합물을 형성하여, 식각 부산물(300)에 의한 전기적 쇼트 현상을 제거할 수 있다.
붕소(B)를 주입하는 공정과 상기 패시베이션층(340)을 형성하는 공정은 동시에 이루어질 수 있고, 또는 붕소(B)를 주입하는 공정이 완료된 후, 상기 패시베이션층(340)을 형성하는 공정이 이루어질 수 있다.
계속하여, 상기 상부 전극 패턴(240a) 및 상기 패시베이션층(340)을 식각 마스크로 이용하여, 반응성 이온 식각 공정 또는 이온 빔 식각 공정과 같은 건식 식각 공정을 수행한다. 하부 절연막(136, 도 13 참조)의 일부 및 제1 전극막(140)을 식각하여 리세스된 하부 절연막(137p) 및 제1 전극 패턴(140p)을 형성한 모습을 나타낸다. 본 발명의 실시예에서, 상기 패시베이션층(340)에 의해 상기 식각 과정 중 발생하는 식각 부산물이 자기 터널 접합 구조물(NP)을 포함하는 패턴 구조물에 직접적으로 영향을 미치지 못한다.
상기 비도전성 물질막(320) 및 상기 패시베이션층(340)을 구성하는 물질 및 특성은 앞서 도 7 및 도 8에서 설명한 것과 동일하므로, 여기서는 자세한 설명을 생략하도록 한다.
따라서, 상기 비도전성 물질막(320) 및 상기 패시베이션층(340)에 의하여, 식각 부산물로 인한 전기적 쇼트 현상을 실질적으로 완전히 제거하면서도 상기 자기 터널 접합 구조물(NP)에 전기적 또는 자기적 특성의 저하를 가져오지 않을 수 있다.
도 15를 참조하면, 상기 리세스된 하부 절연막(137p) 상에 상기 자기 터널 접합 구조물(NP)을 포함하는 패턴 구조물을 덮는 제2 층간 절연막(360)을 형성한다. 상기 제2 층간 절연막(360)을 관통하여 상기 상부 전극 패턴(240p)을 노출하는 상부 콘택홀(미도시)을 형성한다. 상기 상부 콘택홀 내부에 도전 물질을 채워넣어 상부 콘택 플러그(270)를 형성한다. 상기 상부 콘택 플러그(270)는 상부 전극 콘택으로 역할한다. 상기 상부 콘택 플러그(270)는 금속 물질을 포함할 수 있다. 예를 들어, 상기 상부 콘택 플러그(270)는 텅스텐(W), 구리(Cu), 알루미늄(Al), 티타늄(Ti), 티타늄 질화물(TiN), 루테늄(Ru) 등을 포함할 수 있다.
상기 상부 콘택 플러그(270)와 접하면서 상기 제2 층간 절연막(360) 상에 연장되는 비트 라인(280)을 형성한다. 상기 비트 라인(280)은 금속 물질을 포함할 수 있다. 예를 들어, 텅스텐(W), 구리(Cu), 알루미늄(Al), 티타늄(Ti), 티타늄 질화물(TiN), 루테늄(Ru) 등을 포함할 수 있다. 상기 비트 라인(280) 상에는 주변 회로들의 회로와 전기적 연결되는 금속 배선들이 더 형성될 수 있다.
다른 실시예에서, 상기 상부 콘택 플러그(270)는 형성되지 않을 수 있다. 이 경우, 상기 비트 라인(280)은 상기 상부 전극 패턴(240p)과 직접적으로 연결될 수 있다.
본 발명의 기술적 사상에 따른 실시예에서, 자기 터널 접합 구조물(NP)은 앞서 도 2 내지 도 9에서 설명한 공정과 동일 또는 유사한 방법으로 형성하였고, 상기 자기 터널 접합 구조물(NP)을 포함하는 자기 메모리 소자는 도 10 내지 도 15에서 설명한 공정을 수행할 수 있다. 이로써, 식각 부산물로 인한 전기적 쇼트 현상을 실질적으로 완전히 제거하면서도 상기 자기 터널 접합 구조물(NP)의 전기적 또는 자기적 특성의 저하를 가져오지 않는 자기 메모리 소자를 제조할 수 있다.
도 16은 본 발명의 일 실시예에 따른 메모리 소자 제조 방법으로 제조된 메모리 소자를 포함하는 정보 처리 시스템의 블록도이다.
도 16을 참조하면, 전자 시스템(700)은 입력 장치(710), 출력 장치(720), 프로세서(730) 및 메모리 장치(740)를 구비한다. 일부 실시예들에서, 메모리 장치(740)는 불휘발성 메모리 셀을 포함하는 셀 어레이와, 읽기 및 쓰기 등의 동작을 위한 주변 회로를 포함할 수 있다. 다른 일부 실시예들에서, 상기 메모리 장치(740)는 불휘발성 메모리 장치 및 메모리 콘트롤러를 포함할 수 있다.
상기 메모리 장치(740)에 포함되는 메모리(742)는 도 2 내지 도 15를 참조하여 설명한 본 발명의 실시예에 따른 메모리 소자 제조 방법으로 제조된 메모리 소자를 포함할 수 있다.
상기 프로세서(730)는 인터페이스를 통해 입력 장치(710), 출력 장치(720) 및 메모리 장치(740)에 각각 연결되어 전체적인 동작을 제어할 수 있다.
도 17은 본 발명의 일 실시예에 따른 메모리 소자 제조 방법으로 제조된 메모리 소자를 포함하는 전자 시스템의 블록도이다.
도 17을 참조하면, 정보 처리 시스템(800)은 버스(802)에 전기적으로 연결되는 불휘발성 메모리 시스템(810), 모뎀(820), 중앙 처리 장치(830), RAM(840) 및 유저 인터페이스(850)를 구비한다.
상기 불휘발성 메모리 시스템(810)은 메모리(812)와, 메모리 콘트롤러(814)를 포함할 수 있다. 불휘발성 메모리 시스템(810)에는 중앙 처리 장치(830)에 의해 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다.
상기 불휘발성 메모리 시스템(810)은 MRAM, PRAM, RRAM, FRAM 등의 불휘발성 메모리를 포함할 수 있다. 상기 메모리(812) 및 RAM(840) 중 적어도 하나는 도 2 내지 도 15를 참조하여 설명한 본 발명의 실시예에 따른 메모리 소자 제조 방법으로 제조된 메모리 소자를 포함할 수 있다.
상기 정보 처리 시스템(800)은 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player), 고상 디스크(solid state disk) 또는 가전 제품(household appliances)에 이용될 수 있다.
도 18은 본 발명의 일 실시예에 따른 메모리 소자 제조 방법으로 제조된 메모리 소자를 포함하는 메모리 카드의 블록도이다.
도 18을 참조하면, 상기 메모리 카드(900)는 메모리(910) 및 메모리 제어기(920)를 포함한다.
상기 메모리(910)는 데이터를 저장할 수 있다. 일부 실시예들에서, 상기 메모리(910)는 전원 공급이 중단되어도 저장된 데이터를 그대로 유지할 수 있는 불휘발성 특성을 갖는다. 상기 메모리(910)는 도 2 내지 도 15를 참조하여 설명한 본 발명의 실시예에 따른 메모리 소자 제조 방법으로 제조된 메모리 소자를 포함할 수 있다.
상기 메모리 제어기(920)는 호스트(930)의 읽기 및 쓰기 요청에 응답하여 상기 메모리(910)에 저장된 데이터를 읽거나, 상기 메모리(910)의 데이터를 저장할 수 있다.
지금까지의 설명은 본 발명의 기술적 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다.
따라서, 본 발명에 개시된 실시예들은 본 발명의 기술적 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술적 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
10, 100: 기판
12, 137: 하부 절연막
13, 138: 하부 전극
14p, 140p: 제1 전극 패턴
16p, 160p: 제1 자화 패턴
18p, 180p: 터널 장벽 패턴
20p, 200p: 제2 자화 패턴
22p, 220p: 캡핑 패턴
24p, 240p: 상부 전극 패턴

Claims (10)

  1. 제1 자화층을 형성하는 단계;
    상기 제1 자화층 상에 터널 장벽층을 형성하는 단계;
    상기 터널 장벽층 상에 제2 자화층을 형성하는 단계;
    상기 제1 자화층, 상기 터널 장벽층 및 상기 제2 자화층을 패터닝하여, 자기 터널 접합 구조물을 형성하는 단계; 및
    상기 자기 터널 접합 구조물의 측벽에 붕소를 주입하여, 붕소 산화물을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 메모리 소자 제조 방법.
  2. 제1항에 있어서,
    상기 자기 터널 접합 구조물을 형성하는 단계 및 상기 붕소 산화물을 형성하는 단계는 동시에 또는 순차적으로 이루어지는 것을 특징으로 하는 메모리 소자 제조 방법.
  3. 제1항에 있어서,
    상기 붕소를 주입하는 것은,
    이온 주입(ion implantation) 공정, 플라즈마 처리(plasma treatment) 공정 및 원자 확산(atomic diffusion) 공정 중 적어도 하나의 공정을 이용하는 것을 특징으로 하는 메모리 소자 제조 방법.
  4. 제1항에 있어서,
    상기 붕소를 주입하는 것은,
    붕소 산화물(boron oxide), 금속 붕소화물(metal boride), 금속 붕소 산화물(metal boron oxide), 붕소 수화물(boron hydride), 붕소 수산화물(boron hydroxide), 붕소 질화물(boron nitride), 붕소 탄화물(boron carbide) 및 트리에틸보레인(triethylborane) 중 적어도 하나를 이용하는 것을 특징으로 하는 메모리 소자 제조 방법.
  5. 제1항에 있어서,
    상기 자기 터널 접합 구조물의 측벽을 둘러싸도록, 패시베이션층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 메모리 소자 제조 방법.
  6. 제5항에 있어서,
    상기 붕소 산화물을 형성하는 단계 및 상기 패시베이션층을 형성하는 단계는 동시에 또는 순차적으로 이루어지는 것을 특징으로 하는 메모리 소자 제조 방법.
  7. 제5항에 있어서,
    상기 자기 터널 접합 구조물 및 상기 패시베이션층의 계면에 붕소 산화물이 형성되도록 하는 것을 특징으로 하는 메모리 소자 제조 방법.
  8. 제1항에 있어서,
    상기 터널 장벽층은 금속 산화물을 포함하고,
    상기 붕소 산화물은 상기 터널 장벽층과 화학적 결합을 하는 것을 특징으로 하는 메모리 소자 제조 방법.
  9. 제1항에 있어서,
    상기 붕소 산화물은 상기 자기 터널 접합 구조물을 형성하는 단계에서 발생하는 식각 부산물의 일부를 제거하는 것을 특징으로 하는 메모리 소자 제조 방법.
  10. 제1항에 있어서,
    상기 제1 자화층 및 상기 제2 자화층 중 적어도 하나는 붕소를 포함하는 것을 특징으로 하는 메모리 소자 제조 방법.
KR1020160029091A 2016-03-10 2016-03-10 메모리 소자 제조 방법 KR102458921B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020160029091A KR102458921B1 (ko) 2016-03-10 2016-03-10 메모리 소자 제조 방법
US15/365,977 US9985202B2 (en) 2016-03-10 2016-12-01 Method of fabricating memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160029091A KR102458921B1 (ko) 2016-03-10 2016-03-10 메모리 소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20170105874A true KR20170105874A (ko) 2017-09-20
KR102458921B1 KR102458921B1 (ko) 2022-10-25

Family

ID=59787107

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160029091A KR102458921B1 (ko) 2016-03-10 2016-03-10 메모리 소자 제조 방법

Country Status (2)

Country Link
US (1) US9985202B2 (ko)
KR (1) KR102458921B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073759A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
CN111106236A (zh) * 2018-10-25 2020-05-05 台湾积体电路制造股份有限公司 用于形成半导体的方法以及半导体器件
KR20210038821A (ko) * 2019-09-30 2021-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Mram을 위한 스페이서 방식 및 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10134807B2 (en) * 2016-12-13 2018-11-20 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and formation method of integrated circuit structure
US10439132B2 (en) 2017-03-20 2019-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Protective passivation layer for magnetic tunnel junctions
JP2019057560A (ja) 2017-09-20 2019-04-11 東芝メモリ株式会社 磁気抵抗効果素子および磁気抵抗効果素子の製造方法
US10522752B1 (en) * 2018-08-22 2019-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic layer for magnetic random access memory (MRAM) by moment enhancement
US11563167B2 (en) * 2018-09-26 2023-01-24 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for an MRAM device with a multi-layer top electrode
US11043251B2 (en) 2018-11-30 2021-06-22 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic tunnel junction device and method of forming same
US10892403B2 (en) * 2019-01-29 2021-01-12 International Business Machines Corporation Structured bottom electrode for MTJ containing devices
CN113903763A (zh) * 2020-07-07 2022-01-07 联华电子股份有限公司 半导体元件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199055B2 (en) 2003-03-03 2007-04-03 Cypress Semiconductor Corp. Magnetic memory cell junction and method for forming a magnetic memory cell junction
KR100719345B1 (ko) * 2005-04-18 2007-05-17 삼성전자주식회사 자기 기억 장치의 형성 방법
KR100943860B1 (ko) 2007-12-21 2010-02-24 주식회사 하이닉스반도체 자기터널접합 셀 형성방법
JP5665707B2 (ja) * 2011-09-21 2015-02-04 株式会社東芝 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
KR20130068143A (ko) 2011-12-15 2013-06-25 에스케이하이닉스 주식회사 버티칼 게이트 셀을 구비한 반도체 메모리 소자 및 그 제조방법
JP5514256B2 (ja) 2012-05-18 2014-06-04 株式会社東芝 磁気記憶素子及びその製造方法
US9059398B2 (en) 2012-08-03 2015-06-16 Applied Materials, Inc. Methods for etching materials used in MRAM applications
KR101997154B1 (ko) 2012-09-20 2019-07-05 삼성전자주식회사 자기 소자
JP5680045B2 (ja) 2012-11-14 2015-03-04 株式会社東芝 磁気抵抗素子及び磁気メモリ
KR102082322B1 (ko) 2013-08-09 2020-02-27 삼성전자주식회사 자기 기억 소자의 제조 방법
KR102134132B1 (ko) 2014-02-11 2020-07-21 삼성전자주식회사 자기 기억 소자
US20150263275A1 (en) 2014-03-12 2015-09-17 Kazuhiro Tomioka Manufacturing method of magnetic memory device and manufacturing apparatus of magnetic memory device
KR101549625B1 (ko) 2014-04-18 2015-09-04 한양대학교 산학협력단 메모리 소자
KR102240769B1 (ko) * 2014-08-14 2021-04-16 삼성전자주식회사 자기 메모리 장치 및 그의 형성방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012038815A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 磁気抵抗素子の製造方法
JP2016018964A (ja) * 2014-07-10 2016-02-01 株式会社東芝 磁気抵抗効果素子

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190073759A (ko) * 2017-12-19 2019-06-27 삼성전자주식회사 자기 메모리 장치 및 그 제조 방법
CN111106236A (zh) * 2018-10-25 2020-05-05 台湾积体电路制造股份有限公司 用于形成半导体的方法以及半导体器件
CN111106236B (zh) * 2018-10-25 2023-11-10 台湾积体电路制造股份有限公司 用于形成半导体的方法以及半导体器件
KR20210038821A (ko) * 2019-09-30 2021-04-08 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 Mram을 위한 스페이서 방식 및 방법

Also Published As

Publication number Publication date
KR102458921B1 (ko) 2022-10-25
US20170263861A1 (en) 2017-09-14
US9985202B2 (en) 2018-05-29

Similar Documents

Publication Publication Date Title
KR102458921B1 (ko) 메모리 소자 제조 방법
US9859488B2 (en) Magnetic memory device and method of manufacturing the same
US9190607B2 (en) Magnetoresistive element and method of manufacturing the same
US11683989B2 (en) Data storage devices and methods for manufacturing the same
US9741415B2 (en) Magnetic devices having insulating spacer that surrounds portion of wiring structure and variable resistance structure and methods of manufacturing the same
US9583697B2 (en) Magnetic memory devices and methods of forming the same
KR102132215B1 (ko) 자기 터널 접합 구조물 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
KR101950867B1 (ko) 반도체 장치 및 그 제조 방법
KR101870873B1 (ko) 반도체 소자의 제조방법
US10103323B2 (en) Method for forming a hard mask pattern and method for manufacturing a semiconductor device using the same
US9252357B2 (en) Magnetoresistive element
KR20150124534A (ko) 메모리 장치
US9634240B2 (en) Magnetic memory devices
JP2011103467A (ja) 半導体素子のパターン構造物形成方法
KR20150081634A (ko) 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
KR20150124533A (ko) 반도체 소자, 자기 기억 소자 및 이들의 제조 방법
KR20120135581A (ko) 자성 패턴 형성 방법 및 이를 이용한 자기 메모리 소자의 제조 방법
US20180226575A1 (en) Semiconductor device having magnetic tunnel junction structure and method of fabricating the same
KR20170106554A (ko) 자기 메모리 장치의 제조 방법
US20190165261A1 (en) Magnetic memory device and method of fabricating the same
CN107527993B (zh) 一种磁性隧道结接触电极及其形成方法
CN111490152B (zh) 一种制作超小型磁性随机存储器阵列的方法
US20230217835A1 (en) Method of fabricating memory device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant