KR101746615B1 - 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템 - Google Patents

자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템 Download PDF

Info

Publication number
KR101746615B1
KR101746615B1 KR1020100071061A KR20100071061A KR101746615B1 KR 101746615 B1 KR101746615 B1 KR 101746615B1 KR 1020100071061 A KR1020100071061 A KR 1020100071061A KR 20100071061 A KR20100071061 A KR 20100071061A KR 101746615 B1 KR101746615 B1 KR 101746615B1
Authority
KR
South Korea
Prior art keywords
layer
seed layer
magnetic
crystal
memory device
Prior art date
Application number
KR1020100071061A
Other languages
English (en)
Other versions
KR20120009926A (ko
Inventor
임우창
김영현
정준호
신희주
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020100071061A priority Critical patent/KR101746615B1/ko
Priority to US13/170,870 priority patent/US8803265B2/en
Publication of KR20120009926A publication Critical patent/KR20120009926A/ko
Application granted granted Critical
Publication of KR101746615B1 publication Critical patent/KR101746615B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명은 수직 자화층을 용이하게 형성할 수 있는 자기 메모리 소자를 제공한다. 본 발명의 일실시예에 따른 자기 메모리 소자는, 제1 씨드층; 제1 씨드층 상에 위치하고, 제1 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 제2 씨드층; 및 제2 씨드층 상에 위치하고, 제2 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 주자성층;을 포함한다.

Description

자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템{Magnetic memory device and memory card and system including the same}
본 발명은 메모리 소자에 관한 것으로서, 더욱 상세하게는, 자기 저항을 이용하는 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템에 관한 것이다.
반도체 제품은 그 부피가 점점 작아지면서도 고용량의 데이터 처리를 요하고 있다. 이러한 반도체 제품에 사용되는 메모리 소자의 동작 속도를 높이고 집적도를 높일 필요가 있다. 이러한 요구를 만족시키기 위하여 자성체의 극성 변화에 따른 저항 변화를 이용하여 메모리 기능을 구현하는 자기 메모리 소자(MRAM)가 제시되고 있으며, 최근에는 수직 자화를 이용한 자기 메모리 소자에 대한 연구가 진행되고 있다.
본 발명이 이루고자 하는 기술적 과제는, 수직 자화층을 용이하게 형성할 수 있는 자기 메모리 소자를 제공하는 것이다.
또한, 본 발명이 이루고자 하는 다른 기술적 과제는, 상기 자기 메모리 소자를 포함하는 카드 및 시스템을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 자기 메모리 소자는, 제1 씨드층; 상기 제1 씨드층 상에 위치하고, 상기 제1 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 제2 씨드층; 및 상기 제2 씨드층 상에 위치하고, 상기 제2 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 주자성층;을 포함한다.
본 발명의 일부 실시예들에 있어서, 상기 주자성층의 상기 <002> 결정 방향은 자화용이 방향일 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 씨드층은 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 및 철(Fe) 중 적어도 어느 하나를 포함할 수 있다. 상기 제1 씨드층은 1Å 내지 15Å 범위의 두께를 가질 수 있다. 상기 제1 씨드층은 단원자층으로 구성될 수 있다.
본 발명의 일부 실시예들에 있어서, 제2 씨드층은 체심입방 결정구조를 가질 수 있다. 상기 제2 씨드층은 크롬(Cr) 또는 크롬계 합금을 포함할 수 있다. 상기 제2 씨드층은 몰리브덴(Mo) 또는 루테늄(Ru)을 더 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 주자성층은 L10 결정구조를 가질 수 있다. 상기 주자성층은 철(Fe), 코발트(Co), 니켈(Ni), 팔라듐(Pd), 및 백금(Pt) 중 적어도 어느 하나를 포함할 수 있다. 상기 주자성층은 Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, 및 Co-Ni-Pt 합금 중 적어도 어느 하나를 포함할 수 있다. 상기 주자성층은 붕소(B), 탄소(C), 구리(Cu), 은(Ag), 금(Au), 및 크롬(Cr) 중 적어도 어느 하나를 더 포함할 수 있다. 상기 주자성층은 붕소 산화물(B2O3), 실리콘 산화물(SiO2), 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3)을 더 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제2 씨드층과 상기 주자성층 사이에, 상기 제2 씨드층의 표면에 대하여 <002> 결정 방향으로 성장하고, 상기 제2 씨드층과 결정 구조가 다른 제3 씨드층을 더 포함할 수 있다. 상기 제3 씨드층은 면심입방 결정구조를 가질 수 있다. 상기 제3 씨드층은 팔라듐(Pd), 백금(Pt), 또는 이들 모두를 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 제1 씨드층 하에 위치하고, 결정 방향을 가지지 않는 비정질 물질을 포함하는 기저층을 더 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 자기 메모리 소자는, 결정 구조를 가지는 도전층: 상기 도전층 상에 위치하고 상기 결정 구조의 연속성을 차단하는 결정질 정지층; 상기 결정질 정지층 상에 위치하는 비정질층; 상기 비정질층 상에 위치하는 NaCl 구조층; 상기 NaCl 구조층 상에 위치하는 제1 씨드층; 상기 제1 씨드층 상에 위치하고, 상기 제1 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 제2 씨드층; 및 상기 제2 씨드층 상에 위치하고, 상기 제2 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 주자성층;을 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 자기 메모리 소자는, 하부 전극; 상기 하부전극 상에 전기적으로 연결되도록 위치하고, 순차적으로 적층된 하부 자성층, 상부 자성층, 및 터널 장벽층을 포함하는 자기 메모리층; 및 상기 자기 메모리 층 상에 전기적으로 연결되도록 위치하는 상부 전극;을 포함한다. 상기 하부 자성층은: 제1 하부 씨드층; 상기 제1 하부 씨드층 상에 위치하고, 상기 제1 하부 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 제2 하부 씨드층; 및 상기 제2 하부 씨드층 상에 위치하고, 상기 제2 하부 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 하부 주자성층;을 포함할 수 있다. 상기 상부 자성층은, 제1 상부 씨드층; 상기 제1 상부 씨드층 상에 위치하고, 상기 제1 상부 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 제2 상부 씨드층; 및 상기 제2 상부 씨드층 상에 위치하고, 상기 제2 상부 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 상부 주자성층;을 포함할 수 있다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 자기 메모리 소자를 포함하는 카드는, 상술한 자기 메모리 소자를 포함하는 메모리, 및 상기 메모리를 제어하고 상기 메모리와 데이터를 주고받는 제어기를 포함한다.
상기 다른 기술적 과제를 달성하기 위한 본 발명에 따른 자기 메모리 소자를 포함하는 시스템은, 상술한 자기 메모리 소자를 포함하는 메모리, 상기 메모리와 버스를 통해서 통신하는 프로세서, 및 상기 버스와 통신하는 입출력 장치를 포함한다.
본 발명의 자기 메모리 소자는, 자기 터널 접합 소자를 구성하는 자성층들을 L10 구조 물질로 구성하고, 상기 L10 구조 물질의 수직 방향 성장을 위하여 복수의 씨드층을 형성함으로써, 수직 자화층을 용이하게 형성할 수 있다. 이에 따라 빠른 동작 속도, 높은 내구력, 및 내 방사선력을 가지고 고집적이 가능한 자기 메모리 소자를 제공할 수 있다.
도 1은 본 발명의 일부 실시예들에 따른 자기 메모리 어레이를 나타내는 개략도이다.
도 2는 도 1의 "A"영역의 자기 메모리 소자를 도시하는 단면도이다.
도 3 및 도 6는 도 2의 자기 메모리층의 자화 방향을 이용한 데이터 저장 방법을 설명하는 도면이다.
도 7은 본 발명의 일부 실시예들에 따라 자기 메모리층을 구성하는 자성 물질의 L10 결정 구조를 도시한다.
도 8 내지 도 11은 본 발명의 일부 실시예들에 따른 하부 자성층을 도시하는 단면도이다.
도 12 및 도 13은 본 발명의 일부 실시예들에 따른 상부 자성층을 도시하는 단면도이다.
도 14 및 도 15는 본 발명의 일부 실시예들에 따른 씨드층의 x-선 회절 특성을 나타내는 그래프들이다.
도 16은 본 발명의 일 실시예에 따른 메모리 카드를 보여주는 개략도이다.
도 17은 본 발명의 일 실시예에 따른 시스템을 보여주는 개략도이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려 이들 실시예들은 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장된 것이다.
도 1은 본 발명의 일부 실시예들에 따른 자기 메모리 어레이를 나타내는 개략도이다.
도 1을 참조하면, 자기 메모리 어레이는 매트릭스 형태로 배열된 복수의 자기 메모리 소자의 단위 셀들(U)들을 포함한다. 복수의 자기 메모리 소자의 단위 셀들(U)은 엑세스 부분(C)과 메모리 부분(M)을 포함한다. 복수의 자기 메모리 소자의 단위 셀들(U)은 워드 라인(WL)과 비트 라인(BL)에 전기적으로 연결된다. 또한, 도 1에 도시된 바와 같이 엑세스 부분(C)이 트랜지스터인 경우에는, 엑세스 부분(C)의 소스 영역과 전기적으로 연결되는 소스 라인(SL)을 더 포함할 수 있다. 워드 라인(WL)과 비트 라인(BL)은 일정한 각도로, 예를 들어 수직으로 2차원적으로 배열될 수 있다. 또한, 워드 라인(WL)과 소스 라인(SL)은 일정한 각도로, 예를 들어 서로 평행하게 배열될 수 있다.
엑세스 부분(C)은 워드 라인(WL)의 전압에 따라 메모리 부분(M)으로의 전류 공급을 제어한다. 엑세스 부분(C)은 모스(MOS) 트랜지스터, 바이폴라(bipolar) 트랜지스터, 또는 다이오드(diode)일 수 있다.
메모리 부분(M)은 자성 물질을 포함할 수 있고, 자기 터널 접합 소자(magnetic tunnel junction, MTJ)를 포함할 수 있다. 또한, 메모리 부분(M)은 입력되는 전류에 의하여 자성체의 자화 방향이 가변되는 STT(spin transfer torque) 현상을 이용하여 메모리 기능을 수행할 수 있다.
도 2는 도 1의 "A"영역의 자기 메모리 소자(1)를 도시하는 단면도이다.
도 2를 참조하면, 자기 메모리 소자(1)는 기판(10), 기판(10) 상에 형성된 게이트 구조물(20), 및 게이트 구조물(20)과 전기적으로 연결되고 자기 저항(magnetoresistance)에 의하여 메모리 기능을 수행하는 자기 메모리층(60)을 포함한다. 게이트 구조물(20)은 도 1의 엑세스 부분(C)에 상응할 수 있고, 자기 메모리층(60)은 도 1의 메모리 부분(M)에 상응할 수 있다.
기판(10)은 실리콘(Si), 실리콘-게르마늄(SiGe), 및/또는 실리콘 카바이드(SiC)로 이루어진 반도체층을 포함하거나, 티타늄(Ti), 티타늄 질화물(TiN), 알루미늄(Al), 탄탈륨(Ta), 탄탈륨 질화물(TaN) 및/또는 티타늄 알루미늄 질화물(TiAlN)을 포함하는 도전층을 포함하거나, 또는 실리콘 산화물, 티타늄 산화물, 알루미늄 산화물, 지르코늄 산화물 또는 하프늄 산화물을 포함하는 유전층을 포함할 수 있다. 또한, 기판(10)은 에피택셜 층, 실리콘-온-절연체(silicon-on-insulator, SOI)층, 및/또는 반도체-온-절연체(semiconductor-on-insulator, SEOI)층을 포함할 수 있다. 또한, 도시되지는 않았지만, 기판(10)은 워드 라인이나 비트 라인과 같은 도전 라인을 포함하거나 또는 다른 반도체 소자들을 더 포함할 수 있다.
기판(10)은 활성 영역(11)을 한정하는 소자분리막(12)을 포함한다. 소자분리막(12)은 통상적인 STI(Shallow Trench Isolation) 방법에 의하여 형성될 수 있다. 활성 영역(11) 내에는 불순물 영역(13)을 포함한다. 도시되지는 않았지만, 불순물 영역(13)은 게이트 구조물(20)에 인접한 저농도 불순물 영역과 게이트 구조물(20)로부터 이격된 고농도 불순물 영역을 더 포함할 수 있다. 불순물 영역(13)은 소스 영역(14)과 드레인 영역(15)을 포함할 수 있다.
기판(10)의 활성 영역(11) 상에 게이트 구조물(20)이 위치한다. 게이트 구조물(20)은 게이트 절연층(21), 게이트 전극층(22), 캡핑층(23) 및 스페이서(24)를 포함할 수 있다. 게이트 전극층(22)은 도 1의 워드 라인(WL)일 수 있다. 게이트 구조물(20), 소스 영역(14) 및 드레인 영역(15)은 모스 트랜지스터를 구성하여 엑세스 소자로서의 역할을 할 수 있다. 또한, 게이트 구조물(20)은 상기 모스 트랜지스터에 한정되지 않고, 바이폴라 트랜지스터이거나 또는 다이오드일 수 있다.
게이트 구조물(20)의 외측에는 도전성을 가지는 제1 콘택 플러그(25) 및 제2 콘택 플러그(26)가 위치할 수 있다. 제1 콘택 플러그(25)는 소스 영역(14)과 전기적으로 연결되고, 제2 콘택 플러그(26)는 드레인 영역(15)과 전기적으로 연결된다. 제1 콘택 플러그(25) 및 제2 콘택 플러그(26)는 도전성을 가지는 물질을 포함할 수 있고, 예를 들어 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 또는 텅스텐 질화물(WN) 중의 적어도 어느 하나를 포함할 수 있다. 또한, 제1 콘택 플러그(25) 및 제2 콘택 플러그(26)는 상술한 물질들의 적층 구조를 포함할 수 있다. 도 2에서는 제1 콘택 플러그(25) 및 제2 콘택 플러그(26)는 게이트 구조물(20)의 스페이서(24)를 이용한 자기 정렬(self-align) 방식에 따라 형성된 형상으로 도시되어 있으나, 이에 한정되는 것은 아니다. 즉, 제1 콘택 플러그(25) 및 제2 콘택 플러그(26)는 게이트 구조물(20) 사이의 영역을 부분적으로 제거하고 도전물을 충진하여 형성할 수 있다.
기판(10) 상에 게이트 구조물(20)을 덮는 제1 층간 절연층(30) 및 제2 층간 절연층(40)이 순차적으로 위치한다. 제1 층간 절연층(30) 및 제2 층간 절연층(40)은 산화물, 질화물, 및 산질화물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중에 적어도 어느 하나를 포함할 수 있다. 제1 층간 절연층(30) 및 제2 층간 절연층(40)은 동일한 물질이거나 또는 서로 다른 물질일 수 있다.
제1 층간 절연층(30) 내에는 제3 콘택 플러그(34)가 위치한다. 제3 콘택 플러그(34)는 제1 층간 절연층(30)을 관통하여 제1 콘택 플러그(25)와 전기적으로 연결된다. 또한, 제1 층간 절연층(30) 상에 제3 콘택 플러그(34)와 전기적으로 연결되는 소스 라인(SL)이 위치한다. 이에 따라, 소스 영역(14)과 소스 라인(SL)은 제3 콘택 플러그(34)와 제1 콘택 플러그(25)에 의하여 전기적으로 연결된다. 제3 콘택 플러그(34)는 도전성을 가지는 물질을 포함할 수 있고, 예를 들어 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 또는 텅스텐 질화물(WN) 중의 적어도 어느 하나를 포함할 수 있다. 또한, 제3 콘택 플러그(34)는 상술한 물질들의 적층 구조를 포함할 수 있다.
제1 층간 절연층(30)과 제2 층간 절연층(40) 내에는 제4 콘택 플러그(54)가 위치한다. 제4 콘택 플러그(54)는 제1 층간 절연층(30) 및 제2 층간 절연층(40)을 관통하여 제2 콘택 플러그(26)와 전기적으로 연결된다. 또한, 제2 층간 절연층(40) 상에 제4 콘택 플러그(54)와 전기적으로 연결되는 하부 전극(50)이 위치한다. 이에 따라, 드레인 영역(15)과 하부 전극(50)은 제4 콘택 플러그(54)와 제2 콘택 플러그(26)에 의하여 전기적으로 연결된다. 제4 콘택 플러그(54)는 도전성을 가지는 물질을 포함할 수 있고, 예를 들어 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 또는 텅스텐 질화물(WN) 중의 적어도 어느 하나를 포함할 수 있다. 또한, 제4 콘택 플러그(54)는 상술한 물질들의 적층 구조를 포함할 수 있다.
도 2에서는 제1 층간 절연층(30)과 제2 층간 절연층(40)이 구분되어 도시되어 있으나, 이는 예시적이고 이에 한정되는 것은 아니다. 즉, 제1 층간 절연층(30)과 제2 층간 절연층(40)이 하나의 층일 수 있고, 이러한 경우에는 소스 라인(SL)과 하부 전극(50)이 단차를 가지지 않도록 위치할 수 있다. 즉, 소스 라인(SL)과 하부 전극(50)이 동일한 층간 절연층 상에 위치할 수 있다.
하부 전극(50)은 통상적인 식각 방법, 다마신(damascene) 방법, 또는 듀얼 다마신(dual damascene)에 의하여 형성될 수 있다. 하부 전극(50)은 알루미늄(Al), 구리(Cu), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta)과 같은 금속, 또는 티타늄 텅스텐(TiW), 티타늄 알루미늄(TiAl)과 같은 합금, 또는 탄소(C)를 포함할 수 있다. 또한, 하부 전극(50)은 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN), 몰리브덴 질화물(MoN), 니오비윰 질화물(NbN), 티타늄 실리콘 질화물(TiSiN), 티타늄 붕소 질화물(TiBN), 지르코늄 실리콘 질화물(ZrSiN), 텅스텐 실리콘 질화물(WSiN), 텅스텐 붕소 질화물(WBN), 지르코늄 알루미늄 질화물(ZrAlN), 몰리브덴 알루미늄 질화물(MoAlN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 알루미늄 질화물(TaAlN), 티타늄 산질화물(TiON), 티타늄 알루미늄 산질화물(TiAlON), 텅스텐 산질화물(WON), 탄탈륨 산질화물(TaON), 티타늄 탄질화물(TiCN), 또는 탄탈륨 탄질화물(TaCN)을 포함할 수 있다. 또한, 하부 전극(50)은 상술한 물질들의 적층 구조를 포함할 수 있다.
하부 전극(50) 상에 자기 메모리층(60)이 위치한다. 자기 메모리층(60)은 하부 전극(50)과 전기적으로 연결된다. 자기 메모리층(60)은 하부 자성층(100), 상부 자성층(200), 및 그들 사이에 개재된 터널 장벽층(300)을 포함할 수 있다. 하부 자성층(100), 상부 자성층(200), 및 터널 장벽층(300)은 자기 터널 접합(magnetic tunnel junction, MTJ)을 구성할 수 있다.
하부 자성층(100) 및 상부 자성층(200)은 수직 자화 방향을 각각 가질 수 있다. 즉, 상기 수직 자화 방향은 기판(10)의 표면에 대하여 수직일 수 있다. 상기 수직 자화 방향을 이용하는 자기 메모리층(60)의 메모리 방법에 대해서는 도 3 및 내지 도 6을 참조하여 하기에 설명하기로 한다. 또한, 하부 자성층(100) 및 상부 자성층(200)은 각각 하나 또는 그 이상의 씨드층들을 포함하여 구성될 수 있고, 이에 대하여는 도 8 내지 도 13을 참조하여 하기에 설명하기로 한다.
터널 장벽층(300)은 전자가 터널링되어 하부 자성층(100) 또는 상부 자성층(200)의 자화 방향을 변화시키는 기능을 수행한다. 따라서, 터널 장벽층(300)은 전자가 터널링될 수 있는 두께를 가진다. 터널 장벽층(300)은 산화물, 질화물, 또는 산질화물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 알루미늄 산화물, 알루미늄 질화물, 알루미늄 산질화물, 마그네슘 산화물 중 적어도 어느 하나를 포함할 수 있다.
자기 메모리층(60) 상에 상부 전극(70)이 위치한다. 자기 메모리층(60)은 상부 전극(70)과 전기적으로 연결된다. 상부 전극(70)은 알루미늄(Al), 구리(Cu), 텅스텐(W), 티타늄(Ti), 탄탈륨(Ta)과 같은 금속, 또는 티타늄 텅스텐(TiW), 티타늄 알루미늄(TiAl)과 같은 합금, 또는 탄소(C)를 포함할 수 있다. 또한, 상부 전극(70)은 티타늄 질화물(TiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 질화물(TaN), 텅스텐 질화물(WN), 몰리브덴 질화물(MoN), 니오비윰 질화물(NbN), 티타늄 실리콘 질화물(TiSiN), 티타늄 붕소 질화물(TiBN), 지르코늄 실리콘 질화물(ZrSiN), 텅스텐 실리콘 질화물(WSiN), 텅스텐 붕소 질화물(WBN), 지르코늄 알루미늄 질화물(ZrAlN), 몰리브덴 알루미늄 질화물(MoAlN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 알루미늄 질화물(TaAlN), 티타늄 산질화물(TiON), 티타늄 알루미늄 산질화물(TiAlON), 텅스텐 산질화물(WON), 탄탈륨 산질화물(TaON), 티타늄 탄질화물(TiCN), 또는 탄탈륨 탄질화물(TaCN)을 포함할 수 있다. 또한, 상부 전극(70)은 상술한 물질들의 적층 구조를 포함할 수 있다. 하부 전극(50)과 상부 전극(70)은 서로 동일한 물질로 형성되거나, 또는 서로 다른 물질로 형성될 수 있다.
상부 전극(70) 상에 제5 콘택 플러그(74)가 위치한다. 상부 전극(70)은 제5 콘택 플러그(74)와 전기적으로 연결된다. 제5 콘택 플러그(74)는, 예를 들어 티타늄(Ti), 티타늄 질화물(TiN), 텅스텐(W), 또는 텅스텐 질화물(WN) 중의 적어도 어느 하나를 포함할 수 있고, 또는 이들의 적층 구조를 포함할 수 있다.
하부 전극(50), 자기 메모리층(60), 상부 전극(70), 및 제5 콘택 플러그(74)은 제3 층간 절연층(80)에 의하여 둘러싸일 수 있다. 제3 층간 절연층(80)은 산화물, 질화물, 또는 산질화물을 포함할 수 있고, 예를 들어 실리콘 산화물, 실리콘 질화물, 및 실리콘 산질화물 중에 적어도 어느 하나를 포함할 수 있다.
제5 콘택 플러그(74) 상에 비트 라인(BL)이 위치하고, 제5 콘택 플러그(74)는 비트 라인(BL)과 전기적으로 연결된다.
상술한 바와 같은, 제1 내지 제5 콘택 플러그들(25, 26, 34, 54, 74), 제1 내지 제 3 층간 절연층들(30, 40, 80), 하부 전극(50), 상부 전극(70), 및 자기 메모리층(60) 등은 스퍼터링(sputtering), 화학 기상 증착법(chemical vapor deposition, CVD), 플라즈마 강화 CVD(plasma enhanced CVD, PECVD), 또는 원자층 증착법(atomic layer deposition, ALD) 등을 이용하여 형성할 수 있다. 상기 구조물들은, 통상적인 포토리소그래피 방법, 식각 방법, 화학 기계적 연마(chemical mechanical polishing, CMP) 또는 건식 식각을 이용한 평탄화 공정을 수행하여 형성할 수 있다.
도 3 내지 도 6는 도 2의 자기 메모리층(60)의 자화 방향을 이용한 데이터 저장 방법을 설명하는 도면이다.
도 2를 참조하면, 워드 라인(WL)에 일정한 전압이 인가되면, 게이트 구조물(20)이 턴온되고, 자기 메모리층(60)을 통하여 소스 라인(SL)과 비트 라인(BL)이 전기적으로 연결된다. 자기 메모리층(60)에 흐르는 전류의 방향을 변화시키면, 자기 메모리층(60)에 포함된 하부 자성층(100) 및 상부 자성층(200) 중 적어도 어느 하나는 자기 저항값이 변화되며, 이에 따라 자기 메모리층(60)은 데이터 "0" 또는 "1"을 저장할 수 있다. 즉, 하부 자성층(100)의 자화 방향과 상부 자성층(200)의 자화 방향이 평행(parallel)하거나 또는 반평행(anti-parallel)하게 됨으로써, 데이터를 저장할 수 있다.
도 3 및 도 4에서는, 하부 자성층(100)이 자화 방향이 고정되는 고정층(pinned layer)이고 상부 자성층(200)이 자화 방향이 변화되는 자유층(free layer)인 경우를 고려하기로 한다. 또한, 하부 자성층(100)의 자화 방향은 상측으로 고정된 경우를 고려하기로 한다.
도 2 및 도 3을 참조하면, 소스 라인(SL)에서 비트 라인(BL)으로 전류가 흐르게 되면, 자화 방향은 자화 용이축을 따라서 상측을 향하는 경향을 가지게 된다. 이에 따라 하부 자성층(100)과 상부 자성층(200)은 상측을 향하는 평행한 자화 방향을 가지게 되고 낮은 저항 상태를 나타나게 된다. 이러한 낮은 저항 상태는 데이터 "0"을 저장할 수 있다.
도 2 및 도 4를 참조하면, 비트 라인(BL)에서 소스 라인(SL)으로 전류가 흐르게 되면, 자화 방향은 자화 용이축에 반대로 하측을 향하는 경향을 가지게 된다. 상부 자성층(200)은 자유층이므로 자화 방향이 하측을 향하여 변화하지만, 하부 자성층(100)은 고정층이므로 자화 방향이 변화하지 않고 상측을 향하게 된다. 따라서, 하부 자성층(100)과 상부 자성층(200)은 반평행한 자화 방향을 가지게 되고, 높은 저항 상태를 나타나게 된다. 이러한 높은 저항 상태는 데이터 "1"을 저장할 수 있다.
반면, 하부 자성층(100)의 자화 방향이 하측으로 고정된 경우에는 상술한 바와는 반대로 데이터를 저장할 수 있다. 즉, 소스 라인(SL)에서 비트 라인(BL)으로 전류가 흐르게 되면, 데이터 "1"을 저장할 수 있고, 비트 라인(BL)에서 소스 라인(SL)으로 전류가 흐르게 되면, 데이터 "0"을 저장할 수 있다.
도 5 및 도 6에서는, 하부 자성층(100)이 자화 방향이 변화하는 자유층이고 상부 자성층(200)이 자화 방향이 고정되는 고정층인 경우를 고려하기로 한다. 또한, 상부 자성층(100)의 자화 방향은 하측으로 고정된 경우를 고려하기로 한다.
도 2 및 도 5를 참조하면, 소스 라인(SL)에서 비트 라인(BL)으로 전류가 흐르게 되면, 자화 용이축을 따라서 자화 방향은 상측을 향하는 경향을 가지게 된다. 하부 자성층(100)은 자유층이므로 자화 방향이 상측을 향하여 변화하지만, 상부 자성층(200)은 고정층이므로 자화 방향이 변화하지 않고 하측을 향하게 된다. 따라서, 하부 자성층(100)과 상부 자성층(200)은 서로 역방향인 자화 방향을 가지게 되고, 높은 저항 상태를 나타나게 된다. 이러한 높은 저항 상태는 데이터 "1"을 저장할 수 있다.
도 2 및 도 6을 참조하면, 비트 라인(BL)에서 소스 라인(SL)으로 전류가 흐르게 되면, 자화 용이축에 반대로 자화 방향은 하측을 향하는 경향을 가지게 된다. 이에 따라 하부 자성층(100)과 상부 자성층(200)은 하측을 향하는 평행한 자화 방향을 가지게 되고, 낮은 저항 상태를 나타나게 된다. 이러한 낮은 저항 상태는 데이터 "0"을 저장할 수 있다.
반면, 상부 자성층(200)의 자화 방향이 상측으로 고정된 경우에는 상술한 바와는 반대로 데이터를 저장할 수 있다. 즉, 소스 라인(SL)에서 비트 라인(BL)으로 전류가 흐르게 되면, 데이터 "0"을 저장할 수 있고, 비트 라인(BL)에서 소스 라인(SL)으로 전류가 흐르게 되면, 데이터 "1"을 저장할 수 있다.
도 3 내지 도 6에 도시된 바와 같이, 하부 자성층(100)과 상부 자성층(200)이 자화 방향에 따라 데이터를 저장하게 되면, 자기 메모리층(60)을 흐르는 전류값이 달라지게 된다. 이러한 전류값의 차이를 감지함으로써 상기 저장된 데이터를 독취할 수 있다.
이하에서는 자기 메모리층(60)에 포함되는 하부 자성층(100) 및 상부 자성층(200)의 구조에 대하여 상세하게 설명하기로 한다. 도 7은 본 발명의 일부 실시예들에 따라 자기 메모리층(60)을 구성하는 자성 물질의 L10 결정 구조를 도시한다.
고집적 및 고밀도의 STT-MRAM을 구현하기 위하여, 자기 메모리층(60)은 낮은 임계 전류밀도와 높은 열적 안정성이 요구된다. 따라서, 자기 메모리층(60)에 포함되는 하부 자성층(100) 및 상부 자성층(200)은 자기 이방성 에너지가 큰 물질로 구성되는 것이 바람직하다. 자기 이방성 에너지가 큰 물질로는, 비정질계 희토류 원소 합금, (Co/Pt)n이나 (Co/Pt)n 등과 같은 다층박막, 그리고 L10 결정 구조의 규칙격자 물질이 있다. 이중에서, 상기 L10 결정 구조 물질은 매우 높은 자기 이방성 에너지를 가지고 있으므로, 수직 자화형 STT-MRAM을 구현하기에 바람직할 수 있다.
도 7을 참조하면, L10 결정 구조는 FCT(face-centered-tetragonal) 구조이며, a-축과 b-축의 격자 상수는 동일하나, c-축은 a-축에 비하여 작은 격자 상수를 가진다. 따라서, 상기 c-축이 자화가 용이한 축이 된다. 따라서, 하부 자성층(100) 및 상부 자성층(200)을 수직 방향으로 자화시키기 위하여, 상기 c-축이 표면에 수직이 되도록 층을 성장시켜야 하며, 이는 (002) 결정면에 수직인 <002> 결정 방향으로 상기 층을 성장시키는 것을 의미한다.
L10 결정 구조를 가지는 층을 <002> 결정 방향으로 용이하게 성장시키기 위하여, 씨드층을 형성할 수 있고, 이러한 씨드층으로서 체심입방(body centered cubic, BCC) 결정 구조 또는 면심입방(face centered cubic, FCC) 결정 구조를 가진 금속이나 합금, CsCl(B1) 결정 구조의 금속간 화합물, NaCl(B2) 결정 구조의 산화물이나 질화물, 또는 불화물(fluorite), 또는 페로브스카이트(perovskite) 구조의 화합물 등을 사용할 수 있다. BCC 결정 구조를 가지는 물질을 씨드층으로서 이용하는 경우에 있어서, 상기 BCC 결정 구조는 (110) 면이 최조밀면(close packed plane)이므로, 상기 씨드층이 <110> 방향으로 성장할 수 있다. 따라서, <002> 결정 방향으로 층의 성장을 용이하게 하는 추가적인 씨드층을 필요할 수 있다. 이하에서는 L10 결정구조를 가지는 자성층을 위한 씨드층들에 대하여 상세하게 설명하기로 한다.
도 8 내지 도 11은 본 발명의 일부 실시예들에 따른 하부 자성층(100, 100a, 100b, 100c)을 도시하는 단면도이다.
도 8을 참조하면, 하부 자성층(100)은 순차적으로 적층된 하부 기저층(110), 제1 하부 씨드층(120), 제2 하부 씨드층(130), 및 하부 주자성층(190)을 포함한다. 제2 하부 씨드층(130)은 제1 하부 씨드층(120) 상에 위치하고, 제1 하부 씨드층(120)의 표면에 대하여 <002> 결정 방향으로 성장한 체심입방(body centered cubic, BCC) 결정구조를 가질 수 있다. 하부 주자성층(190)은 제2 하부 씨드층(130) 상에 위치하고, 제2 하부 씨드층(130)의 표면에 대하여 <002> 결정 방향으로 성장한 L10 결정구조를 가질 수 있다.
하부 기저층(110)은 산화물을 포함할 수 있고, 결정 방향을 가지지 않는 비정질 물질을 포함할 수 있다. 또한, 하부 기저층(110)은 붕소(B) 또는 실리콘(Si)을 포함할 수 있다. 경우에 따라서는 하부 기저층(110)은 생략될 수 있다.
또한, 하부 자성층(100)이 자화 방향이 고정되는 고정층인 경우에는, 하부 기저층(110)은 강한 강자성 교환 결합(ferromagnetic exchange coupling)에 의하여 하부 자성층(100)의 자화 방향을 고정하는 피닝(pinning)층으로 기능할 수 있다. 이때에, 하부 기저층(110)은 반강자성 물질(anti-ferromagnetic material)을 더 포함할 수 있고, 예를 들어 철-망간(FeMn), 이리듐-망간(IrMn), 백금-망간(PtMn) 등을 더 포함할 수 있다.
하부 기저층(110) 상에 제1 하부 씨드층(120)과 제2 하부 씨드층(130)이 순차적으로 위치한다. 제1 하부 씨드층(120)과 제2 하부 씨드층(130)은 하부 주자성층(190)의 성장을 위한 층들로서, 특히 하부 주자성층(190)이 <002> 결정 방향으로 용이하게 성장하도록 유도한다.
제1 하부 씨드층(120)은 제2 하부 씨드층(130)이 <002> 결정 방향으로 성장하는 것을 향상시키는 기능을 한다. 제1 하부 씨드층(120)은 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 및 철(Fe) 중 적어도 어느 하나를 포함할 수 있다. 제1 하부 씨드층(120)은 1Å 내지 15Å 범위의 두께를 가질 수 있고, 단원자 층으로 형성될 수 있다.
제2 하부 씨드층(130)은 하부 주자성층(190)을 구성하는 L10 규칙합금과 격자상수의 차이가 크지 않는 구조를 가질 수 있다. 제2 하부 씨드층(130)은 BCC 결정 구조를 가질 수 있고, 예를 들어 크롬(Cr) 또는 크롬계 합금을 포함할 수 있다. 제2 하부 씨드층(130)은 <002> 결정 방향으로 성장된 구조를 가질 수 있으며, 이를 위하여 300℃ 내지 500℃의 온도에서 형성될 수 있다.
또한, 제2 하부 씨드층(130)은 몰리브덴(Mo) 또는 루테늄(Ru)을 더 포함할 수 있다. 이러한 첨가원소에 의하여 제2 하부 씨드층(130)의 격자 상수를 변화시킬 수 있고, 이에 따라 제2 하부 씨드층(130)은 제1 하부 씨드층(120) 또는 하부 주자성층(190)과의 격자 상수의 차이를 감소시킬 수 있다.
하부 주자성층(190)은 하부 자성층(100)의 자화 방향을 결정하는 층이고, <002> 결정 방향으로 성장된 L10 결정 구조를 가질 수 있다. 하부 주자성층(190)은 규칙합금(ordered alloy)일 수 있으며, 철(Fe), 코발트(Co), 니켈(Ni), 팔라듐(Pd), 및 백금(Pt) 중 적어도 어느 하나를 포함할 수 있다. 예를 들어 하부 주자성층(190)은 Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, 및 Co-Ni-Pt 합금 중 적어도 어느 하나를 포함할 수 있다. 상기 합금들은, 예를 들어 화학 정량적인 표현으로, Fe50Pt50, Fe50Pd50, Co50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Fe20Pt50, 또는 Co30Ni20Pt50 일 수 있다.
또한, 하부 주자성층(190)은 L10 결정 규칙화도의 향상시키거나, 자기 이방성 에너지 밀도를 감소시키거나, 또는 포화 자화를 감소시키기 위하여, 붕소(B), 탄소(C), 구리(Cu), 은(Ag), 금(Au), 크롬(Cr) 등과 같은 비자성 원소를 더 포함하거나, 붕소 산화물(B2O3), 실리콘 산화물(SiO2), 마그네슘 산화물(MgO), 알루미늄 산화물(Al2O3) 등과 같은 산화물 또는 질화물을 더 포함할 수 있다.
도 9를 참조하면, 하부 자성층(100a)은 순차적으로 적층된 하부 기저층(110), 제1 하부 씨드층(120), 제2 하부 씨드층(130), 제3 하부 씨드층(140) 및 하부 주자성층(190)을 포함한다. 즉, 하부 자성층(100a)은 제2 하부 씨드층(130) 상에 제3 하부 씨드층(140)을 더 포함한다. 제2 하부 씨드층(130)은 제1 하부 씨드층(120) 상에 위치하고, 제1 하부 씨드층(120)의 표면에 대하여 <002> 결정 방향으로 성장한 BCC 결정구조를 가질 수 있다. 제3 하부 씨드층(140)은 제2 하부 씨드층(130) 상에 위치하고, 제2 하부 씨드층(130)의 표면에 대하여 <002> 결정 방향으로 성장한 면심입방(face centered cubic, FCC) 결정구조를 가질 수 있다. 하부 주자성층(190)은 제3 하부 씨드층(140) 상에 위치하고, 제3 하부 씨드층(140)의 표면에 대하여 <002> 결정 방향으로 성장한 L10 결정구조를 가질 수 있다. 도 9에 있어서, 도 8에 도시된 실시예에서 설명된 실질적으로 동일하거나 대응되는 요소에 대한 중복되는 설명은 생략하기로 한다.
제3 하부 씨드층(140)은 하부 주자성층(190)을 구성하는 L10 규칙합금과 격자상수의 차이가 크지 않는 구조를 가질 수 있다. 제3 하부 씨드층(140)은 FCC 결정 구조를 가질 수 있고, 예를 들어 팔라듐(Pd), 백금(Pt), 또는 이들 모두를 포함할 수 있고, 또는 이들의 합금을 포함할 수 있다. 제3 하부 씨드층(140)은 <002> 결정 방향으로 성장된 구조를 가질 수 있으며, 이를 위하여 300℃ 내지 500℃의 온도에서 형성될 수 있다. 제3 하부 씨드층(140)은 제2 하부 씨드층(130)과 하부 주자성층(190)의 격자 상수 차이에 기인하는 응력을 완화시킬 수 있다.
도 10과 도 11은 하부 기저층(110)을 대신하여 하부 전극(50)과 같은 도전층 상에 하부 자성층(100b)이 형성되는 경우에 대하여 설명한다.
도 10을 참조하면, 하부 자성층(100b)은 결정질 정지층(150), 비정질층(160), NaCl 구조층(170), 제1 하부 씨드층(120), 제2 하부 씨드층(130), 및 하부 주자성층(190)을 포함한다. 도 10에 있어서, 도 8 및 도 9에 도시된 실시예에서 설명된 실질적으로 동일하거나 대응되는 요소에 대한 중복되는 설명은 생략하기로 한다.
결정질 정지층(150)은 하부 전극(50)의 결정 방향이 하부 주자성층(190)의 결정 성장 방향에 영향을 주지 않도록 결정의 연속성을 차단하는 기능을 수행한다. 결정질 정지층(150)은 탄탈륨(Ta), 루테늄(Ru), 및 티타늄(Ti) 중의 적어도 어느 하나를 포함할 수 있다.
비정질층(160)은 산화물을 포함할 수 있고, 결정 방향을 가지지 않는 비정질 물질을 포함할 수 있다. 또한, 비정질층(160)은 붕소(B) 또는 실리콘(Si)을 포함할 수 있다. 비정질층(160)은 NaCl 구조층(170)의 <002> 결정 방향의 성장을 도울 수 있는 기능을 수행할 수 있다. 또한, 비정질층(160)은 생략될 수 있다.
또한, 하부 자성층(100b)이 자화 방향이 고정되는 고정층인 경우에는, 비정질층(160)은 강한 강자성 교환 결합에 의하여 하부 자성층(100)의 자화 방향을 고정하는 피닝층으로 기능할 수 있다. 이때에. 비정질층(160)은 반강자성 물질을 더 포함할 수 있고, 예를 들어 철-망간(FeMn), 이리듐-망간(IrMn), 백금-망간(PtMn) 등을 더 포함할 수 있다.
NaCl 구조층(170)은 제1 하부 씨드층(120) 또는 제2 하부 씨드층(130)에 비하여 <002> 결정 방향으로 성장이 용이한 물질을 포함할 수 있다. NaCl 구조층(170)은 산화물 또는 질화물을 포함할 수 있고, 예를 들어 MgO를 포함할 수 있다.
결정질 정지층(150), 비정질층(160), 및 NaCl 구조층(170)은 1Å 내지 5Å 범위의 두께를 가질 수 있다. 결정질 정지층(150)과 비정질층(160)은 얇을수록 제1 하부 씨드층(120) 또는 제2 하부 씨드층(130)의 <002> 결정 방향의 성장을 증가시키는 반면, NaCl 구조층(170)은 두꺼울수록 제1 하부 씨드층(120) 또는 제2 하부 씨드층(130)의 <002> 결정 방향의 성장을 증가시킨다. 그러나, NaCl 구조층(170)의 두께가 두꺼워지면, 하부 전극(50)의 비저항을 증가시킬 수 있다.
도 11을 참조하면, 하부 자성층(100c)은 결정질 정지층(150), 비정질층(160), NaCl 구조층(170), 제1 하부 씨드층(120), 제2 하부 씨드층(130), 제3 하부 씨드층(140) 및 하부 주자성층(190)을 포함한다. 도 11에 있어서, 도 8 내지 도 10에 도시된 실시예에서 설명된 실질적으로 동일하거나 대응되는 요소에 대한 중복되는 설명은 생략하기로 한다.
도 12 및 도 13은 본 발명의 일부 실시예들에 따른 상부 자성층(200, 200a)을 도시하는 단면도이다.
도 12를 참조하면, 상부 자성층(200)은 순차적으로 적층된 상부 기저층(210), 제1 상부 씨드층(220), 제2 상부 씨드층(230), 및 상부 주자성층(290)을 포함한다. 제2 상부 씨드층(230)은 제1 상부 씨드층(220) 상에 위치하고, 제1 상부 씨드층(220)의 표면에 대하여 <002> 결정 방향으로 성장한 체심입방(body centered cubic, BCC) 결정구조를 가질 수 있다. 상부 주자성층(290)은 제2 상부 씨드층(230) 상에 위치하고, 제2 상부 씨드층(230)의 표면에 대하여 <002> 결정 방향으로 성장한 L10 결정구조를 가질 수 있다.
상부 기저층(210)은 산화물을 포함할 수 있고, 결정 방향을 가지지 않는 비정질 물질을 포함할 수 있다. 또한, 상부 기저층(210)은 붕소(B) 또는 실리콘(Si)을 포함할 수 있다. 경우에 따라서는 상부 기저층(210)은 생략될 수 있다. 또한, 상부 기저층(210)은 도 2의 터널 장벽층(300)일 수 있다.
또한, 상부 자성층(200)이 자화 방향이 고정되는 고정층인 경우에는, 상부 기저층(210)은 강한 강자성 교환 결합(ferromagnetic exchange coupling)에 의하여 상부 자성층(200)의 자화 방향을 고정하는 피닝층으로 기능할 수 있다. 이때에, 상부 기저층(210)은 반강자성 물질을 더 포함할 수 있고, 예를 들어 철-망간(FeMn), 이리듐-망간(IrMn), 백금-망간(PtMn) 등을 더 포함할 수 있다.
상부 기저층(210) 상에 제1 상부 씨드층(220)과 제2 상부 씨드층(230)이 순차적으로 위치한다. 제1 상부 씨드층(220)과 제2 상부 씨드층(230)은 상부 주자성층(290)의 성장을 위한 층들로서, 특히 상부 주자성층(290)이 <002> 결정 방향으로 용이하게 성장하도록 유도한다.
제1 상부 씨드층(220)은 제2 상부 씨드층(230)이 <002> 결정 방향으로 성장하는 것을 향상시키는 기능을 한다. 제1 상부 씨드층(220)은 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 및 철(Fe) 중 적어도 어느 하나를 포함할 수 있다. 제1 상부 씨드층(220)은 1Å 내지 15Å 범위의 두께를 가질 수 있고, 단원자 층으로 형성될 수 있다.
제2 상부 씨드층(230)은 상부 주자성층(290)을 구성하는 L10 규칙합금과 격자상수의 차이가 크지 않는 구조를 가질 수 있다. 제2 상부 씨드층(230)은 BCC 결정 구조를 가질 수 있고, 예를 들어 크롬(Cr) 또는 크롬계 합금을 포함할 수 있다. 제2 상부 씨드층(230)은 <002> 결정 방향으로 성장된 구조를 가질 수 있으며, 이를 위하여 300℃ 내지 500℃의 온도에서 형성될 수 있다.
또한, 제2 상부 씨드층(230)은 몰리브덴(Mo) 또는 루테늄(Ru)을 더 포함할 수 있다. 이러한 첨가원소에 의하여 제2 상부 씨드층(230)의 격자 상수를 변화시킬 수 있고, 이에 따라 제2 상부 씨드층(230)은 제1 상부 씨드층(220) 또는 상부 주자성층(290)과의 격자 상수의 차이를 감소시킬 수 있다.
상부 주자성층(290)은 상부 자성층(200)의 자화 방향을 결정하는 층이고, <002> 결정 방향으로 성장된 L10 결정 구조를 가질 수 있다. 상부 주자성층(290)은 규칙합금일 수 있으며, 철(Fe), 코발트(Co), 니켈(Ni), 팔라듐(Pd), 및 백금(Pt) 중 적어도 어느 하나를 포함할 수 있다. 예를 들어 상부 주자성층(290)은 Fe-Pt 합금, Fe-Pd 합금, Co-Pd 합금, Co-Pt 합금, Fe-Ni-Pt 합금, Co-Fe-Pt 합금, 및 Co-Ni-Pt 합금 중 적어도 어느 하나를 포함할 수 있다. 상기 합금들은, 예를 들어 화학 정량적인 표현으로, Fe50Pt50, Fe50Pd50, Co50Pd50, Co50Pt50, Fe30Ni20Pt50, Co30Fe20Pt50, 또는 Co30Ni20Pt50 일 수 있다.
또한, 상부 주자성층(290)은 L10 결정 규칙화도의 향상시키거나, 자기 이방성 에너지 밀도를 감소시키거나, 또는 포화 자화를 감소시키기 위하여, 붕소(B), 탄소(C), 구리(Cu), 은(Ag), 금(Au), 크롬(Cr) 등과 같은 비자성 원소를 더 포함하거나, B2O3, SiO2, MgO, Al2O3 등과 같은 산화물 또는 질화물을 더 포함할 수 있다.
도 13을 참조하면, 상부 자성층(200a)은 순차적으로 적층된 상부 기저층(210), 제1 상부 씨드층(220), 제2 상부 씨드층(230), 제3 상부 씨드층(240) 및 상부 주자성층(290)을 포함한다. 즉, 상부 자성층(200a)은 제2 상부 씨드층(230) 상에 제3 상부 씨드층(240)을 더 포함한다. 제2 상부 씨드층(230)은 제1 상부 씨드층(220) 상에 위치하고, 제1 상부 씨드층(220)의 표면에 대하여 <002> 결정 방향으로 성장한 BCC 결정구조를 가질 수 있다. 제3 상부 씨드층(240)은 제2 상부 씨드층(230) 상에 위치하고, 제2 상부 씨드층(230)의 표면에 대하여 <002> 결정 방향으로 성장한 면심입방(face centered cubic, FCC) 결정구조를 가질 수 있다. 상부 주자성층(290)은 제3 상부 씨드층(240) 상에 위치하고, 제3 상부 씨드층(240)의 표면에 대하여 <002> 결정 방향으로 성장한 L10 결정구조를 가질 수 있다. 도 13에 있어서, 도 12에 도시된 실시예에서 설명된 실질적으로 동일하거나 대응되는 요소에 대한 중복되는 설명은 생략하기로 한다.
제3 상부 씨드층(240)은 상부 주자성층(290)을 구성하는 L10 규칙합금과 격자상수의 차이가 크지 않는 구조를 가질 수 있다. 제3 상부 씨드층(240)은 FCC 결정 구조를 가질 수 있고, 예를 들어 팔라듐(Pd), 백금(Pt), 또는 이들 모두를 포함할 수 있고, 또는 이들의 합금을 포함할 수 있다. 제3 상부 씨드층(240)은 <002> 결정 방향으로 성장된 구조를 가질 수 있으며, 이를 위하여 300℃ 내지 500℃의 온도에서 형성될 수 있다. 제3 상부 씨드층(240)은 제2 상부 씨드층(230)과 상부 주자성층(290)의 격자 상수 차이에 기인하는 응력을 완화시킬 수 있다.
도 14 및 도 15는 본 발명의 일부 실시예들에 따른 씨드층의 x-선 회절 특성을 나타내는 그래프들이다.
도 14를 참조하면, 철(Fe), 백금(Pt), 루테늄(Ru), 탄탈륨(Ta), 및 티타늄(Ti)을 각각 포함하는 씨드층들 상에 크롬-루테늄(CrRu)을 각각 성장시킨 후 결정 성장 방향을 측정하였다. 크롬-루테늄(CrRu)은 <110> 결정 방향 및 <002> 결정 방향에 따라 성장하였다. <002> 결정 방향에 따른 크롬-루테늄(CrRu)의 성장은 상기 씨드층이 탄탈륨(Ta), 및 티타늄(Ti)에 대하여 우세하게 나타났고, 특히 티타늄(Ti) 씨드층의 경우에 가장 두드러졌다.
도 15를 참조하면, 다른 두께를 가지는 티타늄(Ti) 씨드층들 상에 크롬-루테늄(CrRu)을 성장시킨 후 결정 성장 방향을 측정하였다. 티타늄(Ti) 씨드층의 두께가 얇아질수록 <002> 결정 방향에 따른 크롬-루테늄(CrRu)의 성장이 더욱 우세하게 나타났다. 즉, 상기 티타늄(Ti) 씨드층이 1Å 내지 15Å 범위의 두께를 가지는 경우에는 <002> 결정 방향에 따른 크롬-루테늄(CrRu)의 성장이 우세하였으나, 반면, 상기 티타늄(Ti) 씨드층이 100Å의 두께를 가지는 경우에는 <002> 결정 방향에 따른 크롬-루테늄(CrRu)의 성장이 거의 나타나지 않았다. 이는 티타늄 씨드층의 두께가 얇은 경우에는 자신의 결정구조(즉, 육방정계)를 형성하지 않으나, 반면 두께가 두꺼워 지면서 자신의 결정 구조를 가지도록 형성하게 되어, <002> 결정 방향에 따른 크롬-루테늄(CrRu)의 성장을 방해하게 된다.
즉, 도 8 내지 도 13에 도시된 제1 하부 씨드층(120) 또는 제1 상부 씨드층(220)의 두께가 얇으면 제2 하부 씨드층(130) 또는 제2 상부 씨드층(230)의 <002> 결정 방향에 따른 성장이 촉진되는 반면, 상기 두께가 두꺼워질수록 제2 하부 씨드층(130) 또는 제2 상부 씨드층(230)의 <002> 결정 방향에 따른 성장이 저하된다.
도 16은 본 발명의 일 실시예에 따른 카드(5000)를 보여주는 개략도이다.
도 16을 참조하면, 제어기(510)와 메모리(520)는 전기적인 신호를 교환하도록 카드(5000) 내에 배치될 수 있다. 예를 들어, 제어기(510)에서 명령을 내리면, 메모리(520)는 데이터를 전송할 수 있다. 메모리(520)는 상술한 본 발명의 실시예들 중 어느 하나에 따른 자기 메모리 소자를 포함할 수 있다. 본 발명의 다양한 실시예들에 따른 자기 메모리 소자는 당해 기술 분야에서 잘 알려진 바와 같이 해당 로직 게이트 설계에 대응하여 다양한 형태의 아키텍쳐 메모리 어레이(미도시)로 배치될 수 있다. 복수의 행과 열로 배치된 메모리 어레이는 하나 이상의 메모리 어레이 뱅크(미도시)를 구성할 수 있다. 메모리(520)은 이러한 메모리 어레이(미도시) 또는 메모리 어레이 뱅크(미도시)를 포함할 수 있다. 또한, 카드(5000)는 상술한 메모리 어레이 뱅크(미도시)를 구동하기 위하여 통상의 행디코더(미도시), 열디코더(미도시), I/O 버퍼들(미도시), 및/또는 제어 레지스터(미도시)가 더 포함할 수 있다. 이러한 카드(5000)는 다양한 종류의 카드, 예를 들어 메모리 스틱 카드(memory stick card), 스마트 미디어 카드(smart media card; SM), 씨큐어 디지털 카드(secure digital; SD), 미니 씨큐어 디지털 카드(mini secure digital card; mini SD), 또는 멀티 미디어 카드(multi media card; MMC)와 같은 메모리 장치에 이용될 수 있다.
도 17은 본 발명의 일 실시예에 따른 시스템(6000)을 보여주는 개략도이다.
도 17을 참조하면, 시스템(6000)은 제어기(610), 입/출력 장치(620), 메모리(630) 및 인터페이스(640)을 포함할 수 있다. 시스템(6000)은 모바일 시스템 또는 정보를 전송하거나 전송받는 시스템일 수 있다. 상기 모바일 시스템은 PDA, 휴대용 컴퓨터(portable computer), 웹 타블렛(web tablet), 무선 폰(wireless phone), 모바일 폰(mobile phone), 스마트 폰(smart phone)디지털 뮤직 플레이어(digital music player) 또는 메모리 카드(memory card)일 수 있다. 제어기(610)는 프로그램을 실행하고, 시스템(6000)을 제어하는 역할을 할 수 있다. 제어기(610)는, 예를 들어 마이크로프로세서(microprocessor), 디지털 신호 처리기(digital signal processor), 마이크로콘트롤러(microcontroller) 또는 이와 유사한 장치일 수 있다. 입/출력 장치(620)는 시스템(6000)의 데이터를 입력 또는 출력하는데 이용될 수 있다. 시스템(6000)은 입/출력 장치(620)를 이용하여 외부 장치, 예컨대 개인용 컴퓨터 또는 네트워크에 연결되어, 외부 장치와 서로 데이터를 교환할 수 있다. 입/출력 장치(620)는, 예를 들어 키패드(keypad), 키보드(keyboard) 또는 표시장치(display)일 수 있다. 메모리(630)는 제어기(610)의 동작을 위한 코드 및/또는 데이터를 저장하거나, 및/또는 제어기(610)에서 처리된 데이터를 저장할 수 있다. 메모리(630)는 상술한 본 발명의 실시예들 중 어느 하나에 따른 자기 메모리 소자를 포함할 수 있다. 인터페이스(640)는 상기 시스템(6000)과 외부의 다른 장치 사이의 데이터 전송통로일 수 있다. 제어기(610), 입/출력 장치(620), 메모리(630) 및 인터페이스(640)는 버스(650)를 통하여 서로 통신할 수 있다. 예를 들어, 이러한 시스템(6000)은 모바일 폰(mobile phone), MP3 플레이어, 네비게이션(navigation), 휴대용 멀티미디어 재생기(portable multimedia player, PMP), 고상 디스크(solid state disk; SSD) 또는 가전 제품(household appliances)에 이용될 수 있다.
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
1: 자기 메모리 소자, SL: 소스 라인, WL: 워드 라인, BL:비트 라인,
10: 기판, 11: 활성 영역, 12: 소자 분리막, 13: 불순물 영역,
14: 소스 영역, 15: 드레인 영역, 20: 게이트 구조물, 21: 게이트 절연층,
22: 게이트 전극층, 23: 캡핑층, 24: 스페이서, 25: 제1 콘택 플러그,
26: 제1 콘택 플러그, 30: 제1 층간 절연층, 34: 제3 콘택 플러그,
40: 제2 층간 절연층, 50: 하부 전극, 54: 제4 콘택 플러그,
60: 자기 메모리층, 70: 상부 전극, 74: 제5 콘택 플러그,
80: 제3 층간 절연층, 100, 100, 100a, 100b, 100c: 하부 자성층,
110: 하부 기저층, 120: 제1 하부 씨드층, 130: 제2 하부 씨드층,
140: 제3 하부 씨드층, 150: 결정질 정지층, 160: 비정질층,
170: NaCl 구조층, 190: 하부 주자성층, 200, 200, 200a: 상부 자성층,
210: 상부 기저층, 220: 제1 상부 씨드층, 230: 제2 상부 씨드층,
240: 제3 상부 씨드층, 290: 상부 주자성층, 300: 터널 장벽층

Claims (10)

  1. 하부 기저층;
    상기 하부 기저층 상의 제1 씨드층;
    상기 제1 씨드층의 바로 위에 위치하고, 상기 제1 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 체심입방(body centered cubic, BCC) 결정 구조를 가지는 제2 씨드층; 및
    상기 제2 씨드층 상에 위치하고, 상기 제2 씨드층의 표면에 대하여 <002> 결정 방향으로 성장한 주자성층;을 포함하고,
    상기 제1 씨드층은 상기 제2 씨드층이 <002> 결정 방향으로 성장하는 것을 향상시키는 특성을 가지는 자기 메모리 소자.
  2. 제 1 항에 있어서, 상기 주자성층의 상기 <002> 결정 방향은 자화용이 방향인 것을 특징으로 하는 자기 메모리 소자.
  3. 제 1 항에 있어서, 상기 제1 씨드층은 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 및 철(Fe) 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 자기 메모리 소자.
  4. 제 1 항에 있어서, 상기 제1 씨드층은 1Å 내지 15Å 범위의 두께를 가지는 것을 특징으로 하는 자기 메모리 소자.
  5. 제 1 항에 있어서, 상기 제1 씨드층은 단원자층으로 구성된 것을 특징으로 하는 자기 메모리 소자.
  6. 제 1 항에 있어서, 상기 제1 씨드층 및 상기 제2 씨드층은 체심입방 결정구조를 가지고, 상기 제1 씨드층 및 상기 제2 씨드층은 서로 다른 결정 방향에 따라 성장하는 것을 특징으로 하는 자기 메모리 소자.
  7. 제 1 항에 있어서, 상기 주자성층은 L10 결정구조를 가지는 것을 특징으로 하는 자기 메모리 소자.
  8. 제 1 항에 있어서, 상기 제2 씨드층과 상기 주자성층 사이에, 상기 제2 씨드층의 표면에 대하여 <002> 결정 방향으로 성장하고, 상기 제2 씨드층과 결정 구조가 다른 제3 씨드층을 더 포함하는 것을 특징으로 하는 자기 메모리 소자.
  9. 제 8 항에 있어서, 상기 제3 씨드층은 면심입방 결정구조를 가지는 것을 특징으로 하는 자기 메모리 소자.
  10. 제 1 항에 있어서, 상기 하부 기저층은 결정 방향을 가지지 않는 비정질 물질을 포함하는 것을 특징으로 하는 자기 메모리 소자.
KR1020100071061A 2010-07-22 2010-07-22 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템 KR101746615B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100071061A KR101746615B1 (ko) 2010-07-22 2010-07-22 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
US13/170,870 US8803265B2 (en) 2010-07-22 2011-06-28 Magnetic memory layer and magnetic memory device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100071061A KR101746615B1 (ko) 2010-07-22 2010-07-22 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템

Publications (2)

Publication Number Publication Date
KR20120009926A KR20120009926A (ko) 2012-02-02
KR101746615B1 true KR101746615B1 (ko) 2017-06-14

Family

ID=45492897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100071061A KR101746615B1 (ko) 2010-07-22 2010-07-22 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템

Country Status (2)

Country Link
US (1) US8803265B2 (ko)
KR (1) KR101746615B1 (ko)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
KR102034210B1 (ko) * 2013-03-15 2019-10-18 에스케이하이닉스 주식회사 반도체 장치 및 이의 제조 방법, 이 반도체 장치를 포함하는 마이크로프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9595661B2 (en) 2013-07-18 2017-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetoresistive random access memory structure and method of forming the same
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
KR101661389B1 (ko) * 2014-01-27 2016-10-10 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조
KR101537469B1 (ko) * 2014-01-27 2015-07-16 한양대학교 산학협력단 수직자기이방성을 갖는 mtj 구조
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US20150263267A1 (en) * 2014-03-13 2015-09-17 Hiroyuki Kanaya Magnetic memory and method for manufacturing the same
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
KR102255436B1 (ko) * 2014-05-27 2021-05-24 한양대학교 산학협력단 자기터널접합 소자 및 그 제조방법
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) * 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
KR20170064054A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20170064021A (ko) * 2015-11-30 2017-06-09 에스케이하이닉스 주식회사 전자 장치
US10468592B1 (en) * 2018-07-09 2019-11-05 Applied Materials, Inc. Magnetic tunnel junctions and methods of fabrication thereof
EP3739640B1 (en) * 2019-05-13 2022-08-24 IMEC vzw A layer stack for a magnetic tunnel junction device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080310214A1 (en) 2007-06-18 2008-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US7663848B1 (en) 2006-07-14 2010-02-16 Grandis, Inc. Magnetic memories utilizing a magnetic element having an engineered free layer

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310215C (zh) * 2003-01-15 2007-04-11 富士通株式会社 磁记录介质和磁存储装置
JP2005251373A (ja) 2004-02-02 2005-09-15 Fujitsu Ltd 磁気記録媒体、その製造方法、および磁気記憶装置
JP2006260633A (ja) 2005-03-15 2006-09-28 Fujitsu Ltd 磁気記録媒体および磁気記憶装置
JP2007096105A (ja) * 2005-09-29 2007-04-12 Toshiba Corp 磁気抵抗効果素子、磁気抵抗効果ヘッド、磁気記憶装置、および磁気メモリ
US7782660B2 (en) * 2008-03-20 2010-08-24 International Business Machines Corporation Magnetically de-coupling magnetic memory cells and bit/word lines for reducing bit selection errors
US8072800B2 (en) * 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8138562B2 (en) * 2009-10-20 2012-03-20 Magic Technologies, Inc. Bit line preparation method in MRAM fabrication
US8254162B2 (en) * 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7663848B1 (en) 2006-07-14 2010-02-16 Grandis, Inc. Magnetic memories utilizing a magnetic element having an engineered free layer
US20080310214A1 (en) 2007-06-18 2008-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element

Also Published As

Publication number Publication date
US8803265B2 (en) 2014-08-12
US20120018824A1 (en) 2012-01-26
KR20120009926A (ko) 2012-02-02

Similar Documents

Publication Publication Date Title
KR101746615B1 (ko) 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
US9178135B2 (en) Magnetic device
US9570674B2 (en) Magnetic device
US9025371B1 (en) Spin-transfer torque magnetic random access memory (STTMRAM) with perpendicular laminated free layer
EP2479787B1 (en) Magnetoresistive element and non-volatile semiconductor memory device using same
US8901526B2 (en) Variable resistive memory device
US20120188818A1 (en) Low-crystallization temperature MTJ for Spin-Transfer Torque Magnetic Random Access Memory (STTMRAM)
KR102541481B1 (ko) 수직 자기터널접합을 포함하는 자기 기억 소자
KR20120129265A (ko) 자기 터널 접합 소자
US8897060B2 (en) Magnetoresistance effect element and magnetic memory
US9424904B2 (en) Magnetic memory devices including oxide multiferroic material
US20130126996A1 (en) Magnetic memory device
CN109755269A (zh) 可变电阻存储器件
KR20150018390A (ko) 체심입방 코발트를 이용하며, 스핀 전달 토크 메모리들에서 사용하기 적합한 자기 접합들을 제공하는 방법 및 시스템
US20160133831A1 (en) Method of forming metal oxide layer and magnetic memory device including the same
CN115053349A (zh) 包含具有强垂直磁各向异性的顶部磁性钉扎层的mtj堆叠
CN107026233B (zh) 半导体存储器件
KR20220008454A (ko) 자기 메모리 장치 및 그 제조 방법
JP6999122B2 (ja) 垂直磁気トンネル接合を含む磁気記憶素子
KR20220014143A (ko) 자기 메모리 소자
CN112242485A (zh) 磁存储器件
US20240284802A1 (en) Magnetic memory device and method for fabricating the same
US20240023458A1 (en) Spin-orbit torque magnetic random-access memory (sot-mram) device
US20230186963A1 (en) Magnetoresistive random access memory device
WO2023111769A1 (en) Paramagnetic hexagonal metal phase coupling spacer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant