CN104395964B - 存储器单元、半导体装置结构、存储器系统及制作方法 - Google Patents

存储器单元、半导体装置结构、存储器系统及制作方法 Download PDF

Info

Publication number
CN104395964B
CN104395964B CN201380032769.5A CN201380032769A CN104395964B CN 104395964 B CN104395964 B CN 104395964B CN 201380032769 A CN201380032769 A CN 201380032769A CN 104395964 B CN104395964 B CN 104395964B
Authority
CN
China
Prior art keywords
magnetic
district
area
sub
subregions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380032769.5A
Other languages
English (en)
Other versions
CN104395964A (zh
Inventor
韦恩·I·肯尼
维托·库拉
斯蒂芬·J·克拉梅尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104395964A publication Critical patent/CN104395964A/zh
Application granted granted Critical
Publication of CN104395964B publication Critical patent/CN104395964B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3218—Exchange coupling of magnetic films via an antiferromagnetic interface
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1673—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示存储器单元。所述存储器单元内的磁性区包含磁性子区与耦合器子区的交替结构。所述耦合器子区的耦合器材料以反铁磁方式耦合相邻磁性子区，且实现或促进所述相邻磁性子区所展现的垂直磁性定向。通过耦合器子区彼此间隔开的相邻磁性子区展现相反指向的磁性定向。所述磁性子区及耦合器子区可各自为经定制而以紧凑结构形成所述磁性区的厚度。可减少或消除从所述磁性区发射的磁性偶极场对所述存储器单元中的自由区的切换的干扰。本发明还揭示半导体装置结构、自旋扭矩转移磁性随机存取存储器STT‑MRAM系统及制作方法。

Description

存储器单元、半导体装置结构、存储器系统及制作方法
优先权主张
本申请案主张于2012年6月19日提出申请的名为“存储器单元、半导体装置结构、存储器系统及制作方法(Memory Cells，Semiconductor Device Structures，MemorySystems，and Methods ofFabrication)”的序号为13/527,262的美国专利申请案的申请日期的权益。
技术领域
在各种实施例中，本发明大体来说涉及存储器装置设计及制作的领域。更特定来说，本发明涉及表征为自旋扭矩转移磁性随机存取存储器(STT-MRAM)单元的存储器单元的设计及制作。
背景技术
磁性随机存取存储器(MRAM)是基于磁阻的非易失性计算机存储器技术。一种类型的MRAM单元是自旋扭矩转移MRAM(STT-MRAM)单元，例如图1中所图解说明的STT-MRAM单元。常规STT-MRAM单元包含由衬底102支撑的磁性单元核心100。磁性单元核心100包含至少两个磁性区，举例来说，“固定区”130及“自由区170”，其中非磁性区160在其之间。一或多个下部中间区120及一或多个上部中间区180可分别安置于磁性单元核心100结构的磁性区(例如，固定区130及自由区170)下方及上方。
经配置以展现垂直磁性各向异性(“PMA”)的STT-MRAM单元包含具有固定垂直磁性定向的固定区130且包含具有在单元的操作期间在“平行”配置(图1)与“反平行”配置(图2)之间切换的垂直磁性定向的自由区170。在平行配置(图1)中，自由区170的磁性定向171是基本上沿与固定区130的磁性定向131相同的方向(例如，南或北)指向，从而跨越磁阻元件(即，固定区130及自由区170)给出较低电阻。此相对低电阻状态可定义为MRAM单元的“0”状态。在反平行配置(图2)中，自由区170的磁性定向172是基本上沿固定区130的磁性定向131的相反方向(例如，北或南)指向，从而跨越磁阻元件(即，固定区130及自由区170)给出较高电阻。此相对高电阻状态可定义为MRAM单元的“1”状态。
自由区170的磁性定向171、172及因此跨越磁阻元件的所得高或低电阻状态的切换实现典型MRAM单元的写入及读取操作。在操作中，可致使编程电流流动穿过存取晶体管及磁性单元核心100。磁性单元核心100内的固定区130使所述编程电流的电子自旋极化，且在自旋极化的电流通过磁性单元核心100时形成扭矩。自旋极化的电子电流通过对自由区170施加扭矩而与自由区170相互作用。当通过磁性单元核心100的自旋极化的电子电流的扭矩大于自由区130的临界切换电流密度(Jc)时，由自旋极化的电子电流施加的扭矩足以切换自由区170的磁化的方向(即，在磁性定向171与磁性定向172之间)。因此，可使用编程电流来致使自由区170的磁性定向171、172平行于(图1)或反平行于(图2)固定区130的磁性定向131而对准。
理想地，将自由区170从平行配置(图1)切换到反平行配置(图2)所需的编程电流量与从反平行配置(图2)切换到平行配置(图1)所需的编程电流量基本上相同。用于切换的此相等编程电流在本文中称为“对称切换”。
虽然对称切换可为理想的，但在常规磁性单元核心100中，一或多个磁性区由于其磁性本质可发射可干扰自由区170中的切换的磁性偶极场。举例来说，可由固定区130发射磁性偶极场132，如图1及2中所图解说明。(值得注意的是，虽然将磁性偶极场132图解说明为在固定区130的上部表面及下部表面的基本上整体之间通过，但实际上，固定区130可具有实质上小于固定区130的宽度的高度，以使得磁性偶极场132可从上部及下部表面基本上仅接近于固定区130的侧壁处发射。)当自由区170在一个配置(例如，平行配置(图1))中时，自由区170的磁性定向171可与来自固定区130的磁性偶极场132至少部分平行对准；然而，当自由区170在另一配置(例如，反平行配置(图2))中时，自由区170的磁性定向172可与磁性偶极场132至少部分反平行对准。如图1及2中所图解说明，然后，磁性偶极场132可从固定区130的上部表面发射且在起弧以进入固定区130的下部表面之前通过自由区170的一部分。当自由区170在平行配置(图1)中时，来自固定区130的磁性偶极场132及自由区170的磁性定向171两者可沿基本上相同方向(例如，分别向上及向上)指向。然而，当自由区170在反平行配置(图2)中时，来自固定区130的磁性偶极场132及自由区170的磁性定向172两者可沿基本上相反方向(例如，分别向上及向下)指向。因此，自由区170在平行配置(图1)中可比在反平行配置(图2)中具有更高亲和度以使得将自由区170从平行配置(图1)切换到反平行配置(图2)所需的编程电流可比将自由区170从反平行配置(图2)切换到平行配置(图1)所需的编程电流更多。因此，从固定区130发射的磁性偶极场132的存在可损害在MRAM单元的操作期间对称地切换自由区170的磁性定向171、172的能力。
已努力来消除由于来自杂散磁性偶极场132的干扰所致的对切换的负面效应。这些努力包含(举例来说)试图通过平衡磁性区(例如，固定区130)内的磁性定向来中和磁性偶极场132。举例来说，图3图解说明包含通过导电材料336分离的磁性材料334的常规固定区330。耦合器材料338耦合固定区330的下部区与上部区。安置于磁性材料334之间的导电材料336致使磁性材料334展现垂直各向异性(即，垂直磁性定向331、333)，而耦合器材料338经调配且经定位以提供邻近磁性材料的反平行耦合。因此，固定区330配置为其中固定区330的上部区与下部区经由单个介入耦合器材料338耦合的合成反铁磁体(SAF)。目标是上部区所发射的磁性偶极场将由于磁性定向331、333的相反方向而被下部区所发射的磁性偶极场有效地抵消。然而，单元的自由区将安置为较靠近固定区330的上部及下部区中的一者以使得自由区将经历的由上部及下部区中的较接近者发射的磁性偶极场比自由区将经历的另一磁性偶极场更强烈。因此，平衡上部及下部区的磁性定向可不有效地抵消单元的自由区所经历的磁性偶极场。因此，设计实现自由区的对称切换的单元核心结构已成为挑战。
发明内容
本发明揭示一种存储器单元。所述存储器单元包括磁性区，所述磁性区包括磁性材料与耦合器材料的交替结构。所述磁性区展现垂直磁性定向。
本发明还揭示一种形成存储器单元的方法。所述方法包括形成磁性区。形成所述磁性区包括形成展现垂直磁性定向的磁性子区。在所述磁性子区上形成耦合器子区。在所述耦合器子区上形成另一磁性子区。所述另一磁性子区展现与所述磁性子区所展现的垂直磁性定向相反指向的另一垂直磁性定向。在所述另一磁性子区上形成另一耦合器子区。
本发明还揭示一种包括至少两个磁性区的存储器单元。所述至少两个磁性区中的至少一者包括耦合器子区。所述耦合器子区中的每一者通过展现垂直磁性定向的磁性子区与所述耦合器子区中的另一者分离。
本发明还揭示一种包括磁性区的存储器单元。所述磁性区包括多个磁性子区。所述多个磁性子区中的至少一个磁性子区展现与所述多个磁性子区中的一对相邻磁性子区所展现的垂直磁性定向相反的垂直磁性定向。
本发明还揭示一种半导体装置结构。所述半导体装置结构包括自旋扭矩转移磁性随机存取存储器(STT-MRAM)阵列。所述STT-MRAM阵列包括多个STT-MRAM单元。所述多个STT-MRAM单元中的每一STT-MRAM单元包括单元核心，所述单元核心包括展现垂直磁性定向的磁性区。所述磁性区包括耦合器材料的多个间隔开的子区。
本发明还揭示一种自旋扭矩转移磁性随机存取存储器(STT-MRAM)系统。所述STT-MRAM系统包括至少一个磁性存储器单元，所述至少一个磁性存储器单元包括磁性区，所述磁性区包括磁性材料的多个子区。所述多个子区中的子区展现与所述多个子区中的另一子区所展现的另一垂直磁性定向相反指向的垂直磁性定向。至少一个外围装置与所述至少一个磁性存储器单元可操作通信。
附图说明
图1是包含在平行配置中的自由区的常规STT-MRAM单元的磁性单元核心的横截面立面示意性图解说明。
图2是包含在反平行配置中的自由区的图1的常规STT-MRAM单元的磁性单元核心的横截面立面示意性图解说明。
图3是常规STT-MRAM单元的固定区的横截面立面示意性图解说明。
图4是具有根据本发明的实施例的存储器单元的STT-MRAM系统的示意图。
图5是根据本发明的实施例的STT-MRAM单元的固定区的横截面立面示意性图解说明。
图6是根据本发明的实施例的STT-MRAM单元的单元核心结构的横截面立面示意性图解说明，所述STT-MRAM单元包含图5的固定区。
图7是根据本发明的实施例的STT-MRAM单元的单元核心结构的横截面立面示意性图解说明，所述STT-MRAM单元包含安置于自由区的两侧(即，顶部及底部)上的两个图5的固定区。
图8是根据本发明的实施例的STT-MRAM单元的单元核心结构的横截面立面示意性图解说明，所述STT-MRAM单元包含图5的固定区及窄自由区。
图9是根据本发明的实施例的STT-MRAM单元的单元核心结构的横截面立面示意性图解说明，所述STT-MRAM单元包含图5的固定区及根据本发明的实施例的结构的自由区。
图10是根据本发明的实施例的STT-MRAM单元的单元核心结构的横截面立面示意性图解说明，所述STT-MRAM单元包含图3的固定区及图9的自由区。
图11是根据本发明的实施例的STT-MRAM单元的单元核心结构的横截面立面示意性图解说明，所述STT-MRAM单元包含图5的固定区、图9的自由区及根据本发明的实施例的结构的参考区。
图12是包含根据本发明的实施例的存储器单元的半导体装置结构的简化框图。
图13是根据本发明的一或多个实施例实施的系统的简化框图。
具体实施方式
本发明揭示存储器单元、包含此类存储器单元的半导体装置结构、存储器系统及形成此类存储器单元的方法。所述存储器单元包含展现垂直磁性定向的磁性区。所述磁性区包含一或多个磁性材料及一或多个耦合器材料，其经布置以使得所述磁性材料与所述耦合器材料交替从而形成本文中称为“交替结构”的结构，其中一定量的磁性材料(即，“磁性子区”)邻近于一定量的耦合器材料(即，“耦合器子区”)安置，所述量的耦合器材料邻近于另一量的磁性材料(即，另一磁性子区)安置。另一量的耦合器材料(即，另一耦合器子区)可邻近于所述另一量的磁性材料(即，所述另一磁性子区)安置，且依次类推。因此，存储器单元的磁性区包含磁性子区与耦合器子区的交替结构。
所述交替结构的耦合器材料经调配而以反铁磁方式耦合相邻磁性材料。耦合器材料还可实现相邻磁性材料内的垂直磁性定向。由耦合器子区耦合的磁性子区展现相反指向的垂直磁性定向。因此，磁性区的交替结构进一步包含以垂直磁性定向交替的磁性子区。
由于耦合器材料既提供反铁磁耦合又实现相邻磁性材料中的垂直磁性定向，因此具有根据本发明的实施例的交替结构的磁性区可薄于具有提供反铁磁耦合的一种材料及用以实现垂直磁性定向的另一材料的常规磁性区。因此，存储器单元的单元核心可结构化为比常规存储器单元的单元核心更紧凑的结构。
此外，由于磁性区(例如，固定区)内的磁性子区可各自具有小于常规MRAM存储器单元的固定区的磁性区的厚度的厚度，因此磁性子区所发射的磁性偶极场可小于常规磁性区所发射的磁性偶极场。经最小化磁性偶极场减少所发射磁性偶极场对自由区的切换的干扰。
此外，由于磁性区内的每一磁性子区靠近展现相反指向的垂直磁性定向的至少一个相邻磁性子区安置，因此一个磁性子区所发射的磁性偶极场可被紧靠附近处所发射的另一磁性偶极场有效地实质上抵消。此实质抵消减小磁性偶极场干扰自由区的切换的可能性。
如本文中所使用，术语“衬底”意指且包含在其上形成例如存储器单元内的组件的组件的基底材料或构造。衬底可为半导体衬底、在支撑结构上的基底半导体材料、金属电极或其上形成有一或多个材料、结构或区的半导体衬底。衬底可为常规硅衬底或包含半导电材料的其它块体衬底。如本文中所使用，术语“块体衬底”不仅意指且包含硅晶片，而且意指并包含绝缘体上硅(“SOI”)衬底(例如蓝宝石上硅(“SOS”)衬底或玻璃上硅(“SOG”)衬底)、在基底半导体基础上的硅外延层或其它半导体或光电材料(例如硅-锗(Si1-xGex，其中x是(举例来说)介于0.2与0.8之间的摩尔分数)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP)以及其它)。此外，当在以下说明中提及“衬底”时，可能已利用先前处理阶段在基底半导体结构或基础中形成材料、区或结。
如本文中所使用，术语“STT-MRAM单元”意指且包含磁性单元结构，如果安置于自由区与固定区之间的非磁性区为电绝缘的(例如，电介质)，那么所述磁性单元结构可包含磁性隧道结(“MTJ”)。或者，如果安置于自由区与固定区之间的非磁性区为导电的，那么STT-MRAM单元的磁性单元结构可包含自旋阀。
如本文中所使用，术语“单元核心”意指且包含存储器单元结构，所述存储器单元结构包括自由区及固定区，且在存储器单元的操作期间电流流动穿过所述存储器单元结构以实现自由区内的平行或反平行磁性定向。
如本文中所使用，术语“垂直”意指且包含垂直于相应区的宽度的方向。“垂直”还可意指且包含垂直于STT-MRAM单元位于其上的衬底的主要表面的方向。
如本文中所使用，术语“磁性材料”意指且包含铁磁材料及亚铁磁材料两者。
如本文中所使用，术语“耦合器材料”意指且包含经调配以在磁性材料的相邻区之间提供RKKY(鲁德曼-基特尔-粕谷-吉田(Ruderman-Kittel-Kasuya-Yosida))相互作用(还称为“反平行耦合”或“反铁磁耦合”)且在磁性材料的相邻区内实现或促进垂直各向异性(即，垂直磁性定向)的材料。举例来说且在无限制的情况下，根据本发明的实施例的耦合器材料包含钌(Ru)、铑(Rh)或其组合。
如本文中所使用，当提及材料、区或子区时，术语“相邻”意指且指代所识别组合物的下一个最接近材料、区或子区。除所识别组合物之外的组合物的材料、区或子区可安置于所识别组合物的一个材料、区或子区与其相邻材料、区或子区之间。举例来说，与特定耦合器子区“相邻”的磁性子区是(例如)多个磁性子区中下一个最接近于所述特定耦合器子区的磁性子区，所述“相邻”磁性子区可直接邻近于所述特定耦合器子区。作为另一实例，与特定磁性子区“相邻”的磁性子区是(例如)多个磁性子区中下一个最接近于所述特定磁性子区的磁性子区，所述“相邻”磁性子区可通过非磁性组合物的材料、区或子区(例如，耦合器材料)而与所述特定磁性子区间隔开。
如本文中使用，术语“子区”意指且包含另一区中所包含的区。因此，一个区可包含多个子区。
如本文中所使用，术语“固定区”意指且包含STT-MRAM单元内的区，所述区包含磁性材料且在STT-MRAM单元的使用及操作期间具有固定磁性定向，因为实现单元核心的一个磁性区(例如，自由区)的磁化方向的改变的电流可不实现固定区的磁化方向的改变。
如本文中所使用，术语“自由区”意指且包含STT-MRAM单元内的区，所述区包含磁性材料且在STT-MRAM单元的操作期间具有可切换磁性定向。所述磁性定向可在其中自由区所展现的磁性定向及固定区所展现的磁性定向沿相同方向指向的“平行”方向与其中自由区所展现的磁性定向及固定区所展现的磁性定向沿相互垂直的相反方向指向的“反平行”方向之间切换。
如本文中所使用，为便于描述可使用例如“向上”、“向上指向”等等方向相对术语来描述一个磁性定向或磁性偶极场与另一磁性定向或磁性偶极场的方向关系。除非另有明确指定，否则方向相对术语打算除图中所描绘的方向之外还涵盖定向及场的不同方向。举例来说，如果切换定向，那么描述或图解说明为“向上指向”或“指向上”的磁性定向或磁性偶极场那么将为“向下指向”或“指向下”且描述或图解说明为“向下指向”或“指向下”的磁性定向或磁性偶极场那么将为“向上指向”或“指向上”。因此，术语“向上”涵盖与术语“向下”所涵盖的方向相反的方向。因此，举例来说，术语“向上”可涵盖从南向北及从北向南两者的方向，且术语“向下”可涵盖从北向南及从南向北两者的方向，这分别取决于所属领域的技术人员将明了的其中使用术语的上下文。磁性定向及磁性偶极场可以其它方式定向(旋转90度，倒置等)且相应地解释本文中所使用的方向相对描述语。
如本文中所使用，为便于描述，可使用例如“下方”、“下面”、“下部”、“底部”、“上面”、“上部”、“顶部”、“前部”、“后部”、“左侧”、“右侧”等等空间相对术语来描述一个元件或特征与另一(些)元件或特征的关系，如图中所图解说明。除非另有明确指定，否则空间相对术语打算除图中所描绘的定向之外还涵盖材料的不同定向。举例来说，如果倒置图中的材料，那么描述为在其它元件或特征的“下面”或“下方”或“底下”或“底部上”将定向为在其它元件或特征的“上面”或“顶部上”。因此，术语“下面”可涵盖上面及下面两者的定向，这取决于所属领域的技术人员将明了的其中使用术语的上下文。所述材料可以其它方式定向(旋转90度、倒置等)且相应地解释本文中所使用的空间相对描述语。
如本文中所使用，对一元件在另一元件的“上”、“上方”或与另一元件“相邻”的提及意指且包含所述元件直接在另一元件的顶部上、邻近于另一元件、在另一元件下方或与另一元件直接接触。其还包含所述元件直接在另一元件的顶部上、邻近于另一元件、在另一元件的下方或在另一元件附近，而其之间存在其它元件。相比之下，当称一元件“直接在”另一元件“上”或“直接邻近于”另一元件时，那么不存在介入元件。
如本文中所使用，术语“包括(comprise、comprising)”、“包含(include及/或including)”指定存在所陈述特征、区、整数、阶段、操作、元件、材料、组件及/或群组，但并不排除存在或添加一或多个其它特征、区、整数、阶段、操作、元件、材料、组件及/或其群组。
如本文中所使用，“及/或”包括相关联所列示物项中的一者或多者的任一及所有组合。
如本文中所使用，单数形式“一(a及an)”及“所述(the)”还打算包含复数形式，除非上下文另有明确指示。
本文中所呈现的图解说明并非打算作为任何特定材料、组件、区、子区、结构、装置或系统的实际视图，而仅仅是用以描述本发明的实施例的理想化表示。
本文中参考图解说明描述实施例。因此，预期图解说明的形状会因(例如)制造技术及/或公差而有所变化。因此，本文中所描述的实施例不应解释为限于所图解说明的特定形状或区，而是包含由(举例来说)制造产生的形状的偏差。举例来说，图解说明或描述为盒形的区可具有粗糙及/或非线性特征。此外，所图解说明的锐角实务上可为圆角。因此，图中所图解说明的区在本质上及其形状上为示意性的，且并非打算图解说明区的精确形状且并不限制本发明的范围。
以下描述提供特定细节(例如材料类型及处理条件)，以便提供对所揭示装置及方法的实施例的透彻描述。然而，所属领域的技术人员应理解，可在不采用这些特定细节的情况下实践所述装置及方法的实施例。实际上，可结合业内采用的常规半导体制作技术来实践所述装置及方法的实施例。
本文中所描述的制作工艺并不形成用于处理半导体装置结构的完整工艺流程。所属领域的技术人员已知所述工艺流程的其余部分。因此，本文中仅描述理解本发明装置的实施例所需的方法及半导体装置结构。
除非上下文另有指示，否则本文中所描述的材料可通过任何常规技术形成，包含(但不限于)：旋转涂覆、毯覆式涂覆、化学气相沉积(“CVD”)、等离子增强CVD、原子层沉积(“ALD”)、等离子增强ALD或物理气相沉积(“PVD”)。或者，可原位生长所述材料。取决于待形成的特定材料，可由所属领域的技术人员选择用于沉积或生长材料的技术。
现在将参考图式，其中通篇中相似编号指代相似组件。图式未必按比例绘制。
本发明揭示一种存储器单元。所述存储器单元包含具有磁性材料与耦合器材料交替(例如，磁性子区与耦合器子区交替)的磁性区。耦合器材料以反铁磁方式耦合相邻磁性子区并实现或促进相邻磁性子区所展现的垂直磁性定向。彼此相邻的磁性子区通过耦合器子区彼此间隔开且展现相反指向的垂直磁性定向。交替的磁性子区及耦合器子区可各自为经配置以形成具有紧凑结构的磁性区(例如，固定区、自由区)的厚度。可减少或消除从所述磁性区发射的磁性偶极场之间对所述存储器单元中的自由区的切换的干扰。
图4图解说明包含与STT-MRAM单元414可操作通信的外围装置412的STT-MRAM系统400，多个STT-MRAM单元414可经制作以取决于系统要求及制作技术而以包含若干个行及列的网格图案或以各种其它布置形成存储器单元阵列。STT-MRAM单元414包含单元核心402、存取晶体管403、可充当数据/感测线404(例如，位线)的导电材料、可充当存取线405(例如，字线)的导电材料及可充当源极线406的导电材料。STT-MRAM系统400的外围装置412可包含读取/写入电路407、位线参考408及感测放大器409。单元核心402包含自由区及固定区，其中非磁性区安置于其之间。自由区及固定区中的一者或两者可包含磁性子区与耦合器子区的交替结构。耦合器子区的耦合器材料以反铁磁方式耦合相邻磁性子区并实现相邻磁性子区所展现的垂直磁性定向。
在使用及操作中，当选择编程STT-MRAM单元414时，将编程电流施加到STT-MRAM单元414，且所述电流由单元核心402的固定区自旋极化并对单元核心402的自由区施加扭矩，此切换自由区的磁化以“写入到”或“编程”STT-MRAM单元414。在STT-MRAM单元414的读取操作中，使用电流来检测单元核心402的电阻状态。由于自由区、固定区或两个区具有磁性子区与耦合器子区的交替结构，因此用以将自由区的磁化从平行配置切换到反平行配置的临界切换电流可与用以将自由区的磁化从反平行配置切换到平行配置的临界切换电流基本上相同。此外，所述交替结构可进一步使得能够使用具有较小垂直尺寸的单元核心402，因此提供改进的可扩缩性及装置密度。磁性子区及耦合器子区的序列可进一步增强包含此交替结构的磁性区的稳定性。
为起始STT-MRAM单元414的编程，读取/写入电路407可产生到数据/感测线404及源极线406的写入电流。数据/感测线404与源极线406之间的电压的极性确定单元核心402中的自由区的磁性定向的切换。一旦根据编程电流的自旋极性将自由区磁化，便将经编程状态写入到STT-MRAM单元414。
为读取STT-MRAM单元414，读取/写入电路407产生穿过单元核心402及存取晶体管403到数据/感测线404及源极线406的读取电压。STT-MRAM单元414的经编程状态与跨越单元核心402的电阻相关，所述电阻可由数据/感测线404与源极线406之间的电压差来确定。在一些实施例中，所述电压差可与位线参考408进行比较且通过感测放大器409来放大。
参考图5，其图解说明根据本发明的实施例的存储器单元的磁性区，例如，固定区530。固定区530包含交替的磁性子区534及耦合器子区538。也就是说，固定区530包含多个磁性子区534，每一磁性子区534通过耦合器子区538中的一者与另一磁性子区534间隔开。耦合器子区538的耦合器材料以反铁磁方式耦合相邻磁性子区534并在其中实现相反指向的垂直磁性定向531、533。因此，一个磁性子区534展现向上的垂直磁性定向531，而通过一个耦合器子区538与所述一个磁性子区534间隔开的相邻磁性子区534展现向下的垂直磁性定向533。交替的磁性子区534及耦合器子区538的数目可经定制以实现固定区530或包括交替结构的其它磁性区的适当操作同时发射很少到不发射杂散磁性偶极场。
磁性子区534的磁性材料可包括铁磁材料或亚铁磁材料。举例来说，在无限制的情况下，磁性子区534的磁性材料可包含Co、Fe、Ni或其合金NiFe、CoFe、CoNiFe或经掺杂合金CoX、CoFeX、CoNiFeX(其中X＝B、Cu、Re、Ru、Rh、Hf、Pd、Pt、C)或其它半金属铁磁材料，例如(举例来说)NiMnSb及PtMnSb。在一些实施例中，磁性子区534的磁性材料可基本上由钴(Co)组成(例如，仅由钴(Co)组成)。
耦合器子区538的耦合器材料经调配且经定位以在相邻磁性子区534之间提供RKKY相互作用。耦合器子区538的耦合器材料进一步经调配且经定位以实现或促进相邻磁性子区534所展现的垂直磁性定向531、533。因此，耦合器子区538的耦合器材料是双重功能性材料。另一方面，(例如)图3中所图解说明的固定区330中的MRAM单元结构的常规磁性区可包含耦合器材料区(例如，耦合器材料338的仅一层)从而以反铁磁方式耦合固定区330的区(即，上部及下部区)同时采用导电材料336(例如钯或铂)的交替层来实现磁性材料334的层内的垂直磁性定向331、333。继续参考图5，由于根据本发明的实施例较少子区包含于固定区530中或利用磁性子区与耦合器子区的交替结构的其它此类磁性区中，因此磁性区(例如，固定区530)的结构可比常规磁性区(例如，图3的固定区330)的结构更紧凑。举例来说，固定区530的高度可为常规固定区(例如，图3的固定区330)的高度的大约一半。在一些实施例中，固定区530或根据本发明的交替结构的其它磁性区可不含钯、铂或两者，因为由常规磁性区中的此类材料实现的功能由根据本发明的磁性区(例如，固定区530)的耦合器子区538的耦合器材料来实现。
耦合器子区538的耦合器材料可由经调配且经定位而以反铁磁方式耦合相邻磁性子区534的一或多个材料形成。举例来说，在无限制的情况下，耦合器子区538的耦合器材料可由钌(Ru)及铑(Rh)中的一或多者形成。
由于磁性定向531、533从一个磁性子区534到相邻磁性子区534沿垂直方向交替，因此固定区530内的磁性子区534中的一者所发射的磁性偶极场可被一个或两个相邻磁性子区534所发射的相反指向的磁性偶极场实质上或完全地抵消。因此，磁性偶极场从固定区530产生并干扰自由区的切换的可能性得以最小化。
磁性子区534及耦合器子区538的厚度可经定制以实现所要结果。在一些实施例中，每一子区534、538分别形成为磁性材料或耦合器材料的单个单层。在其它实施例中，每一子区534、538分别包含磁性材料或耦合器材料的大约一个单层到大约五个单层，例如，大约三个单层。每一子区534、538可界定小于大约1纳米的厚度(例如，高度)。举例来说，磁性子区534可具有小于大约四埃(0.4nm)的厚度(高度)，例如，大约 (0.2nm)到大约(0.3nm)的高度。在那些或其它实施例中，耦合器子区538可具有小于大约(0.6nm)的厚度(例如，高度)，例如，大约(0.3nm)到大约(0.5nm)(例如，大约(0.4nm))的高度。
固定区530或利用磁性子区534与耦合器子区538的交替结构的其它磁性区可通过循序形成耦合器子区538及磁性子区534等(即，形成磁性子区534，然后在磁性子区534上形成耦合器子区538，然后在耦合器子区538上形成另一磁性子区534，然后在另一磁性子区534上形成另一耦合器子区538等)来形成。固定区530或具有交替结构的其它磁性区的最下部及最上部子区可为磁性子区534，如图5中所图解说明。
磁性子区534及耦合器子区538可通过PVD、通过溅镀、通过另一常规材料形成工艺或其任何组合来形成。可在相同制作工具中形成磁性子区534及耦合器子区538。
此后磁性子区534及耦合器子区538的经制作交替结构(图5)可连同安置于上面或下面的其它材料一起经图案化(即，经蚀刻)以形成单元核心结构600，如图6中所图解说明。由于固定区530可不含传统上难以蚀刻的材料(例如钯及铂)，因此图案化固定区530以形成单元核心结构600可比图案化含有例如钯及铂等材料的固定区(例如，图3的固定区330)更容易。相对于分别不具有交替结构的常规固定区(例如，图3的固定区330)或其它磁性区，还可由于交替结构的固定区530或其它磁性区的紧凑结构而使得图案化更容易。
继续参考图6，所得单元核心结构600可包含固定区530下面及上面的单元核心区。举例来说，固定区530可形成于由衬底102支撑的下部导电材料610上方。一或多个下部中间区620可安置于下部导电材料610与固定区530的下部表面之间。下部导电材料610可形成底部电极的部分。下部中间区620可包含非磁性区、过渡区、扩散势垒、缓冲物、兼容性区、常规STT-MRAM单元的其它区或其任何组合。
任选地，过渡区640、参考区650或两者可形成于固定区530上面。过渡区640(如果包含)可包含非磁性材料，例如，钽、钛、其氮化物或其组合。过渡区640可被形成为具有经定制以使得固定区530的最上部磁性子区534(图5)可与参考区650(如果包含于单元核心结构600中)以磁性方式相互作用的厚度。可使用过渡区640(如果包含)来以所要结晶结构形成磁性子区534(图5)及耦合器子区538(图5)。因此，在一些实施例中，交替结构的磁性区(例如，固定区530)可包含磁性子区534(图5)及耦合器子区538(图5)的超品格结构。
参考区650可包含与固定区530的磁性子区534(图5)的磁性材料具有相同或不同的组合物的磁性材料。如果存在，那么参考区650可展现可影响固定区530的净垂直磁性定向的垂直磁性定向。举例来说，参考区650可以磁性方式极化且经定位以展现向下指向的垂直磁性定向。在此情形中，固定区530的最上部磁性子区534(图5)可同样地展现向下指向的垂直磁性定向533(如图5中所图解说明)。在此类实施例中，固定区530内的展现向上指向的垂直磁性定向531的磁性子区534可比展现向下指向的磁性定向533的磁性子区534更厚，以便实现固定区530及参考区650内向下指向的磁性定向533与向上指向的磁性定向531的本质抵消。
继续参考图6，非磁性区660可安置于固定区530与自由区670之间。在单元核心结构600包含参考区650的实施例中，非磁性区660可安置于参考区650与自由区670之间。非磁性区660可包括AlxOy、MgO、AlN、SiN、CaOx、NiOx、HfxOy、TaxOy、ZrxOy、NiMnOx、MgxFy、SiC、SiO2、SiOxNy或上述材料的任何组合。在一些实施例中，非磁性区660可包括电绝缘材料且非磁性区660可配置为MTJ。在其它实施例中，非磁性区660可包括导电材料且非磁性区660可配置为自旋阀。
自由区670包含可为与固定区530内的磁性子区534(图5)的磁性材料的组合物相同或不同的磁性材料。在一些实施例中，自由区670可为常规自由区，即，不包含磁性子区534(图5)与耦合器子区538(图5)的交替结构的磁性区。
一或多个上部中间区680可形成于自由区670上方，且上部导电区690可形成为单元核心结构600的最上部区。上部中间区680(如果包含)可为上文关于下部中间区620所论述的区中的任何一或多者。上部导电区690可形成顶部电极的一部分，以使得上部导电区690可充当数据/感测线404(图4)。因此，单元核心结构600可实施于图4的STT-MRAM单元414中。
虽然图6将自由区670描绘为安置于固定区530上面，但在其它实施例中，自由区670可安置于固定区530下面。此外，所属领域的技术人员将认识到，可在不变更相应磁性子区(例如，图5的磁性子区534)的功能的情况下相反地图解说明磁性定向(例如，图5的磁性定向531、533)。
图6的单元核心结构600可实现实质上可对称地切换的自由区670，因为固定区530的紧凑交替结构使得从固定区530发射的磁性偶极场得以最小化(例如，归因于磁性子区534(图5)的薄尺寸)，且实质上被抵消(例如，归因于相反定向的磁性子区534(图5)的交替图案)。此外，由于多个单元核心结构600的材料可同时形成并然后进行图案化，因此固定区530的结构可适应形成若干个单元核心结构600，其中在如此形成的单元核心结构600当中具有实质上均匀性。
可在磁性存储器单元的单元核心结构中的别处利用交替结构(即，交替的磁性子区534及耦合器子区538)的磁性区(例如图5及6中所图解说明的固定区530)。交替结构的此类磁性区可经配置以充当额外固定区、充当自由区、充当参考区或其任何组合。交替结构中所利用的子区的数目、材料及尺寸可经定制以分别实现固定区、自由区、参考区或其组合的所要功能性。举例来说，包含于自由区中的子区的数目可为经选择以在MRAM单元的操作期间适应自由区的磁性定向的切换的数目，而包含于固定区中的子区的数目可为经选择以避免在操作期间磁性定向的切换的数目。
此外，虽然如本文中所揭示及描述的交替结构(例如，固定区530(图5)的结构)最小化来自固定区530的杂散磁性偶极场与自由区(例如，图6的自由区670)之间的负面干扰，但单元核心的结构可进一步经配置以最小化此干扰。
举例来说，参考图7，根据本发明的另一实施例，单元核心结构700可包含各自具有上文关于图5所图解说明及论述的交替结构的一个以上固定区530(例如，两个固定区530)。固定区530可基本上对称地安置于自由区670上面及下面。如此，单元核心结构700可经配置以使得由固定区530中的一者朝向自由区670发射的磁性偶极场可被由固定区530中的另一者从另一方向朝向自由区670发射的磁性偶极场抵消。因此，单元核心结构700不仅通过利用磁性子区534(图5)及耦合器子区538(图5)的交替结构而最小化磁性偶极场干扰，而且其相对于自由区670对称地安置固定区530以进一步抵消杂散磁性偶极场。
作为另一实例，参考图8，在根据本发明的实施例的另一单元核心结构800中，自由区870可形成为具有小于固定区530的横向尺寸(例如，宽度)的横向尺寸(例如，宽度)。因此，单元核心结构800可经配置以抑制固定区530所发射的可在固定区530的侧壁附近最强烈地发射的磁性偶极场与如所图解说明可不与固定区530的磁性偶极场从其最强烈地发射的侧壁垂直重叠的自由区870之间的干扰。因此，固定区530及较窄自由区870的交替结构各自最小化对自由区870切换的磁性偶极场干扰。
作为又一实例，参考图9，单元核心结构900可不仅包含具有交替结构的固定区530，还包含具有交替结构的自由区970。交替的磁性子区534(图5)及耦合器子区538(图5)的数目可经定制以确保在操作期间自由区970的磁性定向的可切换性。在一些此类实施例中，自由区970可包含少于固定区530的交替子区。由于交替结构，杂散磁性偶极场的效应可得以进一步最小化。
在其它实施例(例如图10中所图解说明的实施例)中，单元核心结构1000可在自由区970中而非其它磁性区中(例如固定区中)利用交替结构。因此，可结合常规固定区(例如，图3的固定区330)利用本发明的自由区970。然而，交替结构的自由区970可比常规单元核心结构的自由区(例如，图7的自由区670)经历来自杂散磁性偶极场(例如，固定区330所发射的磁性偶极场)的更少切换干扰。
在又一些实施例中，单元核心结构1100的磁性区中的每一者可包含交替结构。因此，固定区530、自由区970及参考区1150中的每一者可包含交替结构磁性子区534(图5)及耦合器子区538(图5)。同样，交替子区的数目、其材料、其尺寸(例如，厚度、宽度)及其相对于其它磁性区的安置可经定制以确保单元核心结构1100的有效操作。举例来说，参考区1150可包含比自由区970少的交替子区，自由区970可包含比固定区530少的交替子区。
因此，本发明揭示一种包括磁性区的存储器单元。所述磁性区包括磁性材料及耦合器材料的交替结构。所述磁性区展现垂直磁性定向。
本发明还揭示一种形成存储器单元、包括形成磁性区的方法。形成磁性区包括形成展现垂直磁性定向的磁性子区。在所述磁性子区上形成耦合器子区。在所述耦合器子区上形成另一磁性子区。所述另一磁性子区展现与所述磁性子区所展现的垂直磁性定向相反指向的另一垂直磁性定向。在所述另一磁性子区上形成另一耦合器子区。
此外，本发明揭示一种包括至少两个磁性区的存储器单元。所述至少两个磁性区中的至少一者包括耦合器子区。所述耦合器子区中的每一者通过展现垂直磁性定向的磁性子区与所述耦合器子区中的另一者分离。
此外，本发明揭示一种包括磁性区的存储器单元，所述磁性区包括多个磁性子区。所述多个磁性子区中的至少一个磁性子区展现具有与所述多个磁性子区中的一对相邻磁性子区所展现的垂直磁性定向相反的垂直磁性定向。
本发明还揭示一种包含至少一个STT-MRAM单元(例如，STT-MRAM单元阵列)的半导体装置结构。参考图12，其图解说明根据本文中所描述的一或多个实施例实施的半导体装置结构1200的简化框图。半导体装置结构1200包含存储器阵列1202及控制逻辑组件1204。存储器阵列1202可包含多个STT-MRAM单元414(图4)，多个STT-MRAM单元414包含上文所论述的单元核心结构600(图6)、700(图7)、800(图8)、900(图9)、1000(图10)、1100(图11)中的任一者，所述单元核心结构600、700、800、900、1000、1100可能已根据上文所描述的方法形成。控制逻辑组件1204可经配置而与存储器阵列1202以操作方式交互以便从存储器阵列1202内的任何或所有存储器单元(例如，STT-MRAM单元414)读取或写入到所述任何或所有存储器单元。
因此，本发明揭示一种包括自旋扭矩转移磁性随机存取存储器(STT-MRAM)阵列的半导体装置结构。所述阵列包括多个STT-MRAM单元。所述多个STT-MRAM单元中的每一STT-MRAM单元包括单元核心，所述单元核心包括展现垂直磁性定向的磁性区。所述磁性区包括耦合器材料的多个间隔开的子区。
本发明还揭示一种包含存储器阵列(例如，存储器阵列1202)的系统。参考图13，其描绘基于处理器的系统1300。基于处理器的系统1300可包含根据本发明的实施例制造的各种电子装置。基于处理器的系统1300可为多种类型中的任一者，例如计算机、寻呼机、蜂窝式电话、个人组织器、控制电路或其它电子装置。基于处理器的系统1300可包含一或多个处理器1302(例如微处理器)以控制基于处理器的系统1300中的系统功能及请求的处理。处理器1302及基于处理器的系统1300的其它子组件可包含根据本发明的实施例制造的磁性存储器装置。
基于处理器的系统1300可包含电力供应器1304。举例来说，如果基于处理器的系统1300是便携式系统，那么电力供应器1304可包含燃料电池、电力回收装置、永久电池、可替换电池及可再充电电池中的一或多者。电力供应器1304还可包含AC适配器；因此，基于处理器的系统1300可插入到(举例来说)壁式插座中。电力供应器1304还可包含DC适配器，以使得基于处理器的系统1300可插入到(举例来说)车载点烟器中。
取决于基于处理器的系统1300执行的功能，可将各种其它装置耦合到处理器1302。举例来说，用户接口1306可耦合到处理器1302。用户接口1306可包含输入装置，例如按钮、开关、键盘、光笔、鼠标、数字化器及手写笔、触摸屏、话音辨识系统、麦克风或其组合。显示器1308也可耦合到处理器1302。显示器1308可包含LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子体显示器、OLED显示器、LED显示器、三维投影、音频显示器或其组合。此外，RF子系统/基带处理器1310还可耦合到处理器1302。RF子系统/基带处理器1310可包含耦合到RF接收器并耦合到RF发射器的天线(未展示)。一通信端口1312或一个以上通信端口1312也可耦合到处理器1302。通信端口1312可经调适以耦合到例如调制解调器、打印机、计算机、扫描仪或相机等一个或多个外围装置1314，或耦合到(举例来说)例如局域网、远程区域网、内联网或因特网等网络。
处理器1302可通过实施存储于存储器中的软件程序而控制基于处理器的系统1300。举例来说，所述软件程序可包含操作系统、数据库软件、绘图软件、字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合到处理器1302以存储并促进各种程序的执行。举例来说，处理器1302可耦合到系统存储器1316，所述系统存储器可包含自旋扭矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)、赛道存储器及其它已知存储器类型中的一或多者。系统存储器1316可包含易失性存储器、非易失性存储器或其组合。系统存储器1316通常较大，以使得其可存储动态地加载的应用程序及数据。在一些实施例中，系统存储器1316可包含半导体装置结构(例如图12的半导体装置1200)、包含单元核心结构600(图6)、700(图7)、800(图8)、900(图9)、1000(图10)、1100(图11)或其组合中的任一者的存储器单元。
处理器1302还可耦合到非易失性存储器1318，此并不表明系统存储器1316必需为易失性的。非易失性存储器1318可包含STT-MRAM、MRAM、只读存储器(ROM)(例如EPROM)、电阻式只读存储器(RROM)及待结合系统存储器1316使用的快闪存储器中的一或多者。非易失性存储器1318的大小通常选择为刚好足够大以存储任何必需操作系统、应用程序及固定数据。另外，非易失性存储器1318可包含高容量存储器，例如磁盘驱动存储器，例如包含(举例来说)电阻式存储器或其它类型的非易失性固态存储器的混合驱动器。非易失性存储器1318可包含半导体装置结构(例如图12的半导体装置1200)、包含单元核心结构600(图6)、700(图7)、800(图8)、900(图9)、1000(图10)、1100(图11)或其组合中的任一者的存储器单元。
因此，本发明揭示一种包括至少一个磁性存储器单元的自旋扭矩转移磁性随机存取存储器(STT-MRAM)系统，所述至少一个磁性存储器单元包括磁性区，所述磁性区包括磁性材料的多个子区。所述多个子区中的子区展现与所述多个子区中的另一子区所展现的另一垂直磁性定向相反指向的垂直磁性定向。所述STT-MRAM系统还包括与所述至少一个磁性存储器单元可操作通信的至少一个外围装置。
尽管易于对本发明的实施方案做出各种修改及替代形式，但特定实施例已以实例方式展示于图示中并已在本文中进行详细描述。然而，本发明并非打算限于所揭示的特定形式。而是，本发明涵盖归属于由所附权利要求书及其合法等效内容所界定的本发明范围内的所有修改、组合、等效形式、变化形式及替代形式。

Claims (18)

1.一种半导体装置，其包括：
至少一个存储器单元，所述至少一个存储器单元包括：
固定区，其展现固定垂直磁性定向并且包括：
多个磁性子区，每一磁性子区包括磁性材料并具有约0.2nm至约0.3nm的高度；以及
与所述磁性子区交替的多个耦合器子区，每一耦合器子区包括耦合器材料并具有约0.3nm至约0.5nm的高度。
2.根据权利要求1所述的半导体装置，其中所述固定区包括所述磁性材料的所述磁性子区的至少三个及所述耦合器材料的所述耦合器子区的至少两个。
3.根据权利要求1所述的半导体装置，其中所述磁性子区中的每一者通过所述耦合器子区中的一者与所述磁性子区中的另一者间隔开。
4.根据权利要求1所述的半导体装置，其中所述磁性子区中的每一者展现与所述磁性子区中的相邻磁性子区所展现的垂直磁性定向相反指向的垂直磁性定向。
5.根据权利要求1所述的半导体装置，其中所述至少一个存储器单元包括至少两个磁性区，所述至少两个磁性区包括所述固定区及另一磁性区。
6.根据权利要求5所述的半导体装置，其中所述另一磁性区是展现可切换垂直磁性定向的自由区。
7.根据权利要求5所述的半导体装置，其中所述至少两个磁性区中的至少两者包括所述耦合器子区。
8.根据权利要求7所述的半导体装置，其中所述至少两个磁性区中的一者包括不同于所述至少两个磁性区中的另一者的数目个所述耦合器子区。
9.根据权利要求1所述的半导体装置，其中所述耦合器材料经调配且经定位以提供与所述磁性子区的直接邻近磁性子区的鲁德曼-基特尔-粕谷-吉田RKKY相互作用。
10.根据权利要求1所述的半导体装置，其中所述耦合器材料经调配而以反铁磁方式耦合所述磁性子区的相邻磁性子区。
11.根据权利要求1到10中任一权利要求所述的半导体装置，其中所述固定区不含铂及钯。
12.根据权利要求1到10中任一权利要求所述的半导体装置，其中所述磁性材料基本上由钴组成。
13.根据权利要求1到10中任一权利要求所述的半导体装置，其中所述耦合器材料包括钌及铑中的至少一者。
14.根据权利要求1到10中任一权利要求所述的半导体装置，其中：
所述至少一个存储器单元包括一阵列中的多个存储器单元；且
所述半导体装置进一步包括与所述至少一个磁性存储器单元可操作通信的至少一个外围装置。
15.一种形成存储器单元的方法，所述方法包括：
形成固定区，包括：
形成约0.2nm至约0.3nm的厚度的磁性子区，所述磁性子区展现固定垂直磁性定向；
在所述磁性子区上形成约0.3nm至约0.5nm的厚度的耦合器子区；
在所述耦合器子区上形成约0.2nm至约0.3nm的厚度的另一磁性子区，所述另一磁性子区展现与所述磁性子区所展现的所述垂直磁性定向相反指向的另一固定垂直磁性定向；及
在所述另一磁性子区上形成约0.3nm至约0.5nm的厚度的另一耦合器子区。
16.根据权利要求15所述的方法，其进一步包括：
形成所述存储器单元的自由区；及
形成所述存储器单元的参考区。
17.根据权利要求15所述的方法，其进一步包括形成另一磁性区，包括形成通过额外耦合器子区彼此间隔开的额外磁性子区。
18.根据权利要求17所述的方法，其进一步包括形成安置于所述固定区与所述另一磁性区之间的非磁性区。
CN201380032769.5A 2012-06-19 2013-06-11 存储器单元、半导体装置结构、存储器系统及制作方法 Active CN104395964B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/527,262 US9054030B2 (en) 2012-06-19 2012-06-19 Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US13/527,262 2012-06-19
PCT/US2013/045119 WO2013191958A2 (en) 2012-06-19 2013-06-11 Memory cells, semiconductor device structures, memory systems, and methods of fabrication

Publications (2)

Publication Number Publication Date
CN104395964A CN104395964A (zh) 2015-03-04
CN104395964B true CN104395964B (zh) 2017-07-21

Family

ID=49755116

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380032769.5A Active CN104395964B (zh) 2012-06-19 2013-06-11 存储器单元、半导体装置结构、存储器系统及制作方法

Country Status (7)

Country Link
US (6) US9054030B2 (zh)
EP (1) EP2862173B1 (zh)
JP (1) JP6096290B2 (zh)
KR (1) KR101749840B1 (zh)
CN (1) CN104395964B (zh)
TW (1) TWI512721B (zh)
WO (1) WO2013191958A2 (zh)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8772889B2 (en) * 2012-11-20 2014-07-08 International Business Machines Corporation Magnetic domain wall shift register memory device readout
US8901687B2 (en) 2012-11-27 2014-12-02 Industrial Technology Research Institute Magnetic device with a substrate, a sensing block and a repair layer
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9147663B2 (en) * 2013-05-28 2015-09-29 Intel Corporation Bridge interconnection with layered interconnect structures
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
JP2015207593A (ja) * 2014-04-17 2015-11-19 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 磁気抵抗素子
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US9972380B2 (en) * 2016-07-24 2018-05-15 Microsoft Technology Licensing, Llc Memory cell having a magnetic Josephson junction device with a doped magnetic layer
KR101963482B1 (ko) * 2016-10-20 2019-03-28 고려대학교 산학협력단 자기 터널 접합 소자 및 자기 메모리 소자
WO2018125107A1 (en) * 2016-12-28 2018-07-05 Intel Corporation Three-dimensional quaternary and six state magnetic circuits
US20180190898A1 (en) * 2016-12-30 2018-07-05 Samsung Electronics Co., Ltd. Method and system for providing a dual magnetic junction having mitigated flowering field effects
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
JP7023637B2 (ja) * 2017-08-08 2022-02-22 株式会社日立ハイテク 磁気トンネル接合素子の製造方法
EP4391783A2 (en) * 2018-07-30 2024-06-26 Everspin Technologies, Inc. Magnetic tunnel junction magnetoresistive device
WO2020081826A1 (en) * 2018-10-18 2020-04-23 Everspin Technologies, Inc. Magnetoresistive devices and methods therefor
DE102019126320B4 (de) 2019-09-30 2024-03-28 Infineon Technologies Ag Magnetoresistiver Sensor und Fertigungsverfahren für einen magnetoresistiven Sensor
TWI765221B (zh) * 2020-02-06 2022-05-21 國立成功大學 光電裝置及記憶體裝置
KR20210141024A (ko) 2020-05-15 2021-11-23 삼성전자주식회사 자기 기억 소자
CN114792703A (zh) * 2021-01-26 2022-07-26 联华电子股份有限公司 半导体元件及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
CN101232073A (zh) * 2007-01-26 2008-07-30 株式会社东芝 磁电阻元件和磁性存储器

Family Cites Families (210)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) * 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) * 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
JP3657487B2 (ja) * 2000-02-02 2005-06-08 アルプス電気株式会社 スピンバルブ型薄膜磁気素子およびその製造方法、およびこのスピンバルブ型薄膜磁気素子を備えた薄膜磁気ヘッド
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
KR100886602B1 (ko) 2001-05-31 2009-03-05 도꾸리쯔교세이호진 상교기쥬쯔 소고겡뀨죠 터널자기저항소자
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6985338B2 (en) 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7298595B2 (en) 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
US20050211973A1 (en) 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
JP2007531180A (ja) 2004-04-02 2007-11-01 Ｔｄｋ株式会社 低磁歪を有する磁気抵抗ヘッドを安定化させる積層フリー層
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4868198B2 (ja) * 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP5093747B2 (ja) 2004-11-16 2012-12-12 日本電気株式会社 磁気メモリ
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US7349187B2 (en) 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) * 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US20070297220A1 (en) * 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4862564B2 (ja) * 2006-08-30 2012-01-25 Ｔｄｋ株式会社 トンネル型磁気検出素子およびその製造方法
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US20080205130A1 (en) * 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) * 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP4738395B2 (ja) 2007-09-25 2011-08-03 株式会社東芝 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
JP4649457B2 (ja) * 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5150284B2 (ja) 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
US8134864B2 (en) * 2008-08-14 2012-03-13 Regents Of The University Of Minnesota Exchange-assisted spin transfer torque switching
KR101607356B1 (ko) 2008-09-03 2016-03-29 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그것을 이용하는 기억 장치
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7929370B2 (en) 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4952725B2 (ja) 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
EP2249350B1 (en) 2009-05-08 2012-02-01 Crocus Technology Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
JP5435026B2 (ja) 2009-05-19 2014-03-05 富士電機株式会社 磁気メモリ素子およびそれを用いる記憶装置
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
US8750028B2 (en) 2009-07-03 2014-06-10 Fuji Electric Co., Ltd. Magnetic memory element and driving method for same
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8445979B2 (en) * 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
TWI398973B (zh) * 2009-12-31 2013-06-11 Ind Tech Res Inst 垂直式磁性磁阻元件結構
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
KR101766899B1 (ko) * 2010-04-21 2017-08-10 삼성전자주식회사 자기 메모리 소자
US9287321B2 (en) 2010-05-26 2016-03-15 Samsung Electronics Co., Ltd. Magnetic tunnel junction device having amorphous buffer layers that are magnetically connected together and that have perpendicular magnetic anisotropy
US8920947B2 (en) * 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
US8546896B2 (en) * 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
JP2012043967A (ja) * 2010-08-19 2012-03-01 Sony Corp 磁気メモリ素子
JP5093910B2 (ja) * 2010-09-16 2012-12-12 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
WO2012160937A1 (ja) 2011-05-20 2012-11-29 日本電気株式会社 磁気メモリ素子および磁気メモリ
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR20130015929A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US20150069556A1 (en) 2013-09-11 2015-03-12 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008010590A (ja) * 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
CN101232073A (zh) * 2007-01-26 2008-07-30 株式会社东芝 磁电阻元件和磁性存储器

Also Published As

Publication number Publication date
US9054030B2 (en) 2015-06-09
JP6096290B2 (ja) 2017-03-15
US9356229B2 (en) 2016-05-31
JP2015521795A (ja) 2015-07-30
US20200194497A1 (en) 2020-06-18
KR101749840B1 (ko) 2017-06-21
US9711565B2 (en) 2017-07-18
CN104395964A (zh) 2015-03-04
EP2862173A4 (en) 2016-03-02
US20180366516A1 (en) 2018-12-20
US20130334631A1 (en) 2013-12-19
EP2862173B1 (en) 2021-02-17
WO2013191958A2 (en) 2013-12-27
WO2013191958A3 (en) 2014-05-01
EP2862173A2 (en) 2015-04-22
KR20150031280A (ko) 2015-03-23
US20150263269A1 (en) 2015-09-17
US10586830B2 (en) 2020-03-10
TWI512721B (zh) 2015-12-11
US10121824B2 (en) 2018-11-06
US20170309680A1 (en) 2017-10-26
US20160276405A1 (en) 2016-09-22
US11158670B2 (en) 2021-10-26
TW201411619A (zh) 2014-03-16

Similar Documents

Publication Publication Date Title
CN104395964B (zh) 存储器单元、半导体装置结构、存储器系统及制作方法
CN108198584B (zh) 存储器单元、制造方法、半导体装置结构及存储器系统
KR101849863B1 (ko) 메모리 셀들, 제조 방법들, 및 반도체 디바이스들
CN107078211B (zh) 存储器单元、半导体装置及制造方法
US10454024B2 (en) Memory cells, methods of fabrication, and memory devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant