JP2012182219A - 磁気ランダムアクセスメモリ - Google Patents

磁気ランダムアクセスメモリ Download PDF

Info

Publication number
JP2012182219A
JP2012182219A JP2011042690A JP2011042690A JP2012182219A JP 2012182219 A JP2012182219 A JP 2012182219A JP 2011042690 A JP2011042690 A JP 2011042690A JP 2011042690 A JP2011042690 A JP 2011042690A JP 2012182219 A JP2012182219 A JP 2012182219A
Authority
JP
Japan
Prior art keywords
mtj element
film
upper electrode
random access
stress
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011042690A
Other languages
English (en)
Inventor
Takeshi Kajiyama
健 梶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011042690A priority Critical patent/JP2012182219A/ja
Priority to US13/236,582 priority patent/US9000545B2/en
Publication of JP2012182219A publication Critical patent/JP2012182219A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1675Writing or programming circuits or methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】書き込み電流を低減する磁気ランダムアクセスメモリを提供する。
【解決手段】磁気ランダムアクセスメモリは、半導体基板と、半導体基板の上方に配置され、垂直磁化膜で形成されたMTJ素子10と、MTJ素子10の上側に配置されかつ半導体基板に対して引っ張る方向に応力を加える引っ張り応力膜21及びMTJ素子10の下側に配置されかつ半導体基板に対して圧縮する方向に応力を加える圧縮応力膜の少なくとも一方を有する応力膜と、を具備する。
【選択図】図3

Description

本発明の実施形態は、応力膜を有する磁気ランダムアクセスメモリに関する。
近年、不揮発性RAMとして、DRAM+NOR型フラッシュメモリの代替として磁気ランダムアクセスメモリ(MRAM:Magmetic Random Access Memory)が期待されている。しかし、現状の磁気ランダムアクセスメモリでは、記憶素子であるMTJ(Magnetic tunnel Junction)素子の異方性が弱く、反転電流値が高く、信号比(MR比)が低いなどの問題があり、製品化に向けて問題がある。
特開2006−086195号公報 特開2010−040928号公報 特開2010−103303号公報
MTJ素子の保磁特性を向上することが可能な磁気ランダムアクセスメモリを提供する。
実施形態による磁気ランダムアクセスメモリは、半導体基板と、半導体基板の上方に配置され、垂直磁化膜で形成されたMTJ素子と、MTJ素子の上側に配置されかつ半導体基板に対して引っ張る方向に応力を加える引っ張り応力膜及びMTJ素子の下側に配置されかつ半導体基板に対して圧縮する方向に応力を加える圧縮応力膜の少なくとも一方を有する応力膜と、を具備する。
実施形態に係るスピン注入磁気ランダムアクセスメモリのメモリセルを示す概略的な断面図。 実施形態に係る概念を示す図。 第1の実施形態に係るMTJ素子の周囲の構造を示す断面図。 第1の実施形態に係る他のMTJ素子の周囲の構造を示す断面図。 第2の実施形態に係るMTJ素子の周囲の構造を示す断面図。 第2の実施形態に係る他のMTJ素子の周囲の構造を示す断面図。 第3の実施形態に係るMTJ素子の周囲の構造を示す断面図。 第3の実施形態に係る他のMTJ素子の周囲の構造を示す断面図。 第4の実施形態に係るMTJ素子の周囲の構造を示す断面図。 第4の実施形態に係る他のMTJ素子の周囲の構造を示す断面図。 第5の実施形態に係るMTJ素子の周囲の構造を示す断面図。 第5の実施形態に係る他のMTJ素子の周囲の構造を示す断面図。 第6の実施形態に係るMTJ素子の周囲の構造を示す断面図。 第6の実施形態に係る他のMTJ素子の周囲の構造を示す断面図。
以下、実施の形態について、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
[1]概要
図1を用いて、実施形態に係るスピン注入磁気ランダムアクセスメモリのメモリセルの概略的な構成について説明する。
図1に示すように、スピン注入磁気ランダムアクセスメモリのメモリセルは、1トランジスタ+1MTJの構成である。具体的には、半導体基板1上にゲート絶縁膜(図示せず)を介してゲート電極2が形成され、このゲート電極2の両側の半導体基板1内にソース/ドレイン拡散層3a及び3bが形成されている。これにより、トランジスタTrが形成されている。トランジスタTrの一方のソース/ドレイン拡散層3aには、コンタクト6a及び下部電極7を介して、MTJ素子10が接続されている。MTJ素子10は、参照層11、記憶層13、参照層11及び記憶層13間に形成されたトンネルバリア層12を有している。MTJ素子10の上には、上部電極14及びバリアメタル膜17を介して、ソース線(SL)18が接続されている。トランジスタTrの他方のソース/ドレイン拡散層3bには、コンタクト6b及びバリアメタル膜19を介して、ビット線(BL)20が接続されている。
このように、スピン注入磁気ランダムアクセスメモリのメモリセルでは、MTJ素子10に対し上下方向からの電流でMTJ素子10のスピンの向きを制御する。このため、MTJ素子10の一端にソース線18が接続され、MTJ素子10の他端にトランジスタTrを介してビット線20が接続されている。
次に、図2を用いて、実施形態の概念について説明する。
図2に示すように、MTJ素子10としては、垂直磁化膜を使用する。本図では、シリコン基板を紙面の下方に配置し、MTJ素子10の下側(シリコン基板側)に参照層11、MTJ素子10の上側に記憶層13が配置される。この例では、参照層11の磁化は上側に向いており、記憶層13の磁化の向きが電流により上側又は下側に書き換えられる。
このような垂直磁化型のMTJ素子10の上下には、膜応力が示されている。この膜応力は、MTJ素子10の磁化特性に有利となる方向を示している。
垂直磁化膜を使用したMTJ素子10は、参照層11及び記憶層13のどちらの磁化(スピン)の向きも、シリコン基板の基板面(MTJ膜の膜面)に対して垂直方向を向く。この磁化の向きを通常時に保磁し易いような方向に膜応力をかけることが、保磁特性に有利であると言える。そして、参照層11及び記憶層13の各膜が正確に垂直方向を向いていることが、読み出し信号比(MR比)の向上、反転電流の低減につながる。
つまり、保磁特性に有利な向きというのは、図2に示すように、MTJ膜を垂直方向に伸ばす向きである。従って、MTJ素子10の上側には、シリコン基板に対して引っ張る(Tensile)方向の応力が加わるような応力膜を配置し、MTJ素子10の下側には、シリコン基板に対して圧縮する(Compressive)方向の応力が加わるような応力膜を配置する。
本実施形態は、MTJ素子10に対して上記のような応力膜を配置した構成とすることで、垂直磁化膜を使用したMTJ素子10の特性向上を図る。以下に、このような構成を具体的に実現する実施形態について説明する。
[2]第1の実施形態
第1の実施形態は、MTJ素子10の上側に、半導体基板に対して引っ張り応力を有する応力膜を配置する。
図3を用いて、第1の実施形態に係るMTJ素子10の周囲の構造について説明する。
図3に示すように、コンタクト6a及び層間絶縁膜5上にコンタクト6aに接続する下部電極7が形成され、この下部電極7上にMTJ素子10が形成されている。MTJ素子10上に上部電極14が形成されている。この上部電極14は、MTJ素子10の加工時のハードマスクであってもよい。上部電極14の平面形状は、MTJ素子10の平面形状と同じでもよく、上部電極14の側面は、MTJ素子10の側面と一致していてもよい。MTJ素子10及び上部電極14の側面には、側壁絶縁膜15が形成されている。この側壁絶縁膜15の底面における外側の端部は、例えば、下部電極7の側面と一致している。上部電極14上には、バリアメタル膜17を介して、ソース線18が形成されている。
このような第1の実施形態では、MTJ素子10の上方に、シリコン窒化(SiN)膜21が形成されている。シリコン窒化膜21は上部電極14(MTJ素子10)及び層間絶縁膜16を覆うように形成され、その後、ソース線18の形成にあたり、上部電極14上のシリコン窒化膜21は除去される。これにより、シリコン窒化膜21は、MTJ素子10の周囲に埋め込まれた層間絶縁膜16上のソース線18の下部の周囲に存在する。
このようなシリコン窒化膜21は、トランジスタの応力膜としても使用される膜である。シリコン窒化膜21を引っ張り応力膜として機能させるためには、SiNの密度が3g/cm以上で、N−H量が5×1021atms/cm以上であることが望ましい。但し、このような数値以外であっても、シリコン窒化膜21の成膜手法等により、シリコン窒化膜21が引っ張り応力膜として機能させることは可能である。
尚、MTJ素子10上の上部電極14は、図4に示すように、第1の上部電極14a及び第2の上部電極14bからなる2層であってもよい。図4の場合、図3と同様の第1の上部電極14a上に、第2の上部電極14bが形成される。この第2の上部電極14bは、下部電極7の平面形状と同じ平面形状を有し、下部電極7の側面と一致する側面を有していてもよい。このような図4の場合、シリコン窒化膜21は、層間絶縁膜16及び第2の上部電極14b上に存在する。
また、図3及び図4では、MTJ素子10の上側に形成された引っ張り応力膜(シリコン窒化膜21)は、1層であるが、複数層設けてもよい。例えば、MTJ素子10の上方に存在する多層配線の周囲にそれぞれ形成してもよい。この場合の引っ張り応力膜は、配線材(例えばCu)の処理時のストッパとしても機能させることができる。
上記第1の実施形態によれば、MTJ素子10の近くのMTJ素子10の上側に引っ張り応力膜として機能するシリコン窒化膜21が形成されている。このため、シリコン窒化膜21により、半導体基板に対して引っ張る方向の応力がMTJ素子10に加わる。従って、MTJ素子10の磁性の向き及び異方性を助ける向きに応力が働き、MTJ素子10の垂直磁化特性を向上させる。その結果、MTJ素子10のスピン保磁特性が向上し、異方性も向上し、信号比を高くでき、反転電流値を低減することもできる。
[3]第2の実施形態
第2の実施形態は、MTJ素子10の下側に、半導体基板に対して圧縮応力を有する応力膜を配置する。第2の実施形態では、第1の実施形態と異なる点について主に述べる。
図5を用いて、第2の実施形態に係るMTJ素子10の周囲の構造について説明する。
図5に示すように、第2の実施形態において、第1の実施形態と異なる点は、圧縮応力膜として機能するシリコン窒化膜22が、MTJ素子10の下側に配置されていることである。
このシリコン窒化膜22は、層間絶縁膜5上の下部電極7の周囲に形成されている。シリコン窒化膜22の膜厚は、下部電極7の膜厚と同じであっても、異なってもよい。シリコン窒化膜22を圧縮応力膜として機能させるためには、SiN密度が3g/cm以下で、N−H量が5×1021atms/cm以下であることが望ましい。但し、このような数値以外であっても、シリコン窒化膜22の成膜手法等により、シリコン窒化膜22が圧縮応力膜として機能させることは可能である。さらに、SiN密度が3g/cmで、N−H量が5×1021atms/cmであるシリコン窒化膜は、引っ張り応力膜及び圧縮応力膜のいずれにも機能させることができ、成膜条件等により、両者の機能を使い分けることも可能である。
尚、MTJ素子10上の上部電極14は、図6に示すように、第1の上部電極14a及び第2の上部電極14bからなる2層であってもよい。この場合、第2の上部電極14bは、下部電極7の平面形状と同じ平面形状を有し、下部電極7の側面と一致する側面を有していてもよい。
また、図5及び図6に示す第2の実施形態では、MTJ素子10及び上部電極14の側面に、酸化膜23が形成されている。この酸化膜23は、例えば、MTJ素子10等の加工時に生じる金属酸化膜である。但し、第2の実施形態において、酸化膜23は無くてもよく、酸化膜23の代わりに、第1の実施形態のような側壁絶縁膜15がMTJ素子10及び上部電極14の側面上に形成されてもよい。
上記第2の実施形態によれば、MTJ素子10の下側に圧縮応力膜として機能するシリコン窒化膜22が形成されている。このため、シリコン窒化膜22により、半導体基板に対して圧縮方向の応力がMTJ素子10に加わり、MTJ素子10の垂直磁化特性を向上させる。その結果、MTJ素子10の保磁特性が向上し、信号比が高く、反転電流値を低減することができる。
[4]第3の実施形態
第3の実施形態は、MTJ素子10の上側に位置する上部電極14の側面に、半導体基板に対して引っ張り応力を有する応力膜を配置する。第3の実施形態では、第1の実施形態と異なる点について主に述べる。
図7を用いて、第3の実施形態に係るMTJ素子10の周囲の構造について説明する。
図7に示すように、第3の実施形態において、第1の実施形態と異なる点は、応力膜として機能するシリコン窒化膜24が、MTJ素子10及び上部電極14の側面上に酸化膜23を介して配置されていることである。
このシリコン窒化膜24は、MTJ素子10の上側に位置する部分(すなわち、上部電極14の側面)に形成されており、引っ張り応力膜として機能する。すなわち、シリコン窒化膜24は、SiNの密度が3g/cm以上で、N−H量が5×1021atms/cm以上であることが望ましい。
また、図示するシリコン窒化膜24は、MTJ素子10及び上部電極14の側面だけでなく、層間絶縁膜25及び下部電極7上にも形成されるが、少なくとも上部電極14の側面上に形成されればよい。
尚、MTJ素子10上の上部電極14は、図8に示すように、第1の上部電極14a及び第2の上部電極14bからなる2層であってもよい。図8の場合、シリコン窒化膜24は、少なくとも第1の上部電極14aの側面上に形成されればよい。
また、図7及び図8に示す第3の実施形態では、MTJ素子10及び上部電極14の側面に、酸化膜23が形成されている。しかし、酸化膜23が無く、MTJ素子10及び上部電極14の側面上にシリコン窒化膜24が直接形成されてもよい。また、酸化膜23の代わりに、第1の実施形態のような側壁絶縁膜15がMTJ素子10及び上部電極14の側面上に形成されてもよい。
上記第3の実施形態によれば、MTJ素子10の上側の上部電極14(第1の上部電極14a)の側面に引っ張り応力膜として機能するシリコン窒化膜24が形成されている。このため、第1の実施形態と同様の効果を得ることができる。さらに、第1の実施形態と比べて、引っ張り応力膜として機能するシリコン窒化膜24をMTJ素子10に近づけられているため、より効果を高めることができる。
[5]第4の実施形態
第4の実施形態は、第3の実施形態の変形例であり、MTJ素子10の上方のシリコン窒化膜26の端部を上部電極14の側面に直接接するように配置する。第4の実施形態では、第3の実施形態と異なる点について主に述べる。
図9を用いて、第4の実施形態に係るMTJ素子10の周囲の構造について説明する。
図9に示すように、第4の実施形態において、第3の実施形態と異なる点は、引っ張り応力膜として機能するシリコン窒化膜26の端部が、上部電極14の側面に接するように、シリコン窒化膜26が形成されていることである。
具体的には、第4の実施形態では、少なくとも上部電極14の側面の一部が露出するように、酸化膜23がMTJ素子10及び上部電極14の側面上に形成される。本図では、上部電極14の側面の上部に酸化膜23が存在せず、この部分にシリコン窒化膜26が形成されている。このため、上部電極14の側面に接するシリコン窒化膜26の端部は、MTJ素子10の上方に位置することになる。
尚、MTJ素子10上の上部電極14は、図10に示すように、第1の上部電極14a及び第2の上部電極14bからなる2層であってもよい。図10の場合、シリコン窒化膜26の端部は、第1の上部電極14aの側面に接している。
上記第4の実施形態によれば、第3の実施形態と同様の効果を得ることができる。さらに、第4の実施形態では、引っ張り応力膜として機能するシリコン窒化膜26の端部が、MTJ素子10の上側の上部電極14(第1の上部電極14a)の側面に接している。これにより、MTJ素子10及び上部電極14の側面に酸化膜23が形成されるような場合でも、引っ張り応力が加わる始点がMTJ素子10により近づくため、引っ張り応力がMTJ素子10により効率的に加わり、MTJ素子10の垂直磁化特性をさらに向上できる。
[6]第5の実施形態
第5の実施形態は、MTJ素子10の下側の下部電極27には、半導体基板に対して圧縮応力を有するTa(タンタル)を用い、MTJ素子10の上側の上部電極28には、半導体基板に対して引っ張り応力を有するW(タングステン)を用いる。第5の実施形態では、第1の実施形態と異なる点について主に述べる。
図11を用いて、第5の実施形態に係るMTJ素子10の周囲の構造について説明する。
図11に示すように、第5の実施形態は、第1の実施形態のようにシリコン窒化膜21を設けるのではなく、材料の応力特性を利用する。つまり、Ta膜は、基板に対して圧縮応力をもたらすため、MTJ素子10の下側の下部電極27に用い、W膜は、基板に対して引っ張り応力をもたらすため、MTJ素子10の上側の上部電極28に用いる。これにより、本実施形態では、下部電極27は圧縮応力膜として機能し、上部電極28は引っ張り応力膜として機能する。
尚、MTJ素子10上の上部電極14は、図12に示すように、第1の上部電極28a及び第2の上部電極28bからなる2層であってもよい。この場合、第1の上部電極28a及び第2の上部電極28bの少なくとも一方をWで形成するとよい。第1の上部電極28a及び第2の上部電極28bの一方だけをWで形成する場合は、MTJ素子10により近い第1の上部電極28aをWで形成するとよい。
また、本実施形態では、下部電極27にTaを用いることと、上部電極28にWを用いることの両方を満たすことが望ましいが、どちらか一方であってもよい。
上記第5の実施形態によれば、MTJ素子10の下側の下部電極27として、圧縮応力を有するTaを用い、MTJ素子10の上側の上部電極28として、引っ張り応力を有するWを用いている。このため、MTJ素子10に対して、下部電極27が圧縮応力を加え、上部電極28が引っ張り応力を加えることができる。このようにMTJ素子10の上下から応力を加えることで、MTJ素子10の垂直磁化特性を向上させることができる。その結果、MTJ素子10の保磁特性が向上し、信号比が高く、反転電流値を低減することができる。
[7]第6の実施形態
第6の実施形態は、第5の実施形態の変形例であり、下部電極27の周囲にTaOx膜29を配置する。第6の実施形態では、第5の実施形態と異なる点について主に述べる。
図13を用いて、第6の実施形態に係るMTJ素子10の周囲の構造について説明する。
図13に示すように、第6の実施形態において、第5の実施形態と異なる点は、Taからなる下部電極27の周囲にTaOx膜29が、配置されていることである。
TaOx膜29は、Ta膜より圧縮応力が強い。また、TaOx膜29は絶縁性であるため、下部電極27の周囲の全面に形成しても、MTJ素子10間でショートすることはない。TaOx膜29の膜厚は、下部電極27の膜厚と同じであっても、異なってもよい。
尚、MTJ素子10上の上部電極28は、図14に示すように、第1の上部電極28a及び第2の上部電極28bからなる2層であってもよい。
上記第6の実施形態によれば、Taからなる下部電極27の周囲にTaOx膜29が配置されている。このため、MTJ素子10の下側の全面に圧縮応力膜が存在することになる。これにより、MTJ素子10の下方からの圧縮応力を強めることができ、MTJ素子10の垂直磁化特性をさらに向上できる。
[8]その他
上記第1乃至第6の実施形態では、MTJ素子10の上方(基板側)に参照層11が位置するようにMTJ膜が積層されているが、MTJ素子10の上下を反転し、MTJ素子10の上方に参照層11が位置するようにしてもよい。
上記第1乃至第6の実施形態における引っ張り応力膜及び圧縮応力膜は、参照層11側よりも記憶層13側に存在させる方が、MTJ素子10の垂直磁化特性を向上できる。つまり、MTJ素子10の上方に記憶層13が位置する場合は、MTJ素子10の上側に引っ張り応力膜を形成し、MTJ素子10の下方に記憶層13が位置する場合は、MTJ素子10の下側に圧縮応力膜を形成するとよい。
上記第1乃至第6の実施形態において、引っ張り応力膜及び圧縮応力膜は、例えば、膜厚を厚くする、面積を大きくすること等で、各応力を強めることが可能である。
上記第1乃至第6の実施形態の中から2つ以上の実施形態を、種々に組み合わせることも可能である。
上記第1乃至第6の実施形態において、コンタクト6a、下部電極7、MTJ素子10、上部電極14、側壁絶縁膜15及びソース線17等の大きさ及び形状等は、一例であり、種々に変更可能である。
以上のように、上述した第1乃至第6の実施形態の磁気ランダムアクセスメモリによれば、MTJ素子10の上側及び下側の少なくとも一方に、MTJ素子10の磁化に対して有利に働く応力膜を配置することで、MTJ素子10の保磁特性を向上することが可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
6a…コンタクト、7…下部電極、10…MTJ素子、11…参照層、12…トンネル酸化膜、13…記憶層、14…上部電極、14a…第1の上部電極、14b…第2の上部電極、15…側壁絶縁膜、21、24、26…引っ張り応力膜として機能するシリコン窒化膜、22…圧縮応力膜として機能するシリコン窒化膜、23…酸化膜、27…圧縮応力膜として機能するTaからなる下部電極、28…引っ張り応力膜として機能するWからなる上部電極、29…圧縮応力膜として機能するTaOx膜。

Claims (6)

  1. 半導体基板と、
    前記半導体基板の上方に配置され、垂直磁化膜で形成されたMTJ素子と、
    前記MTJ素子の上側に配置されかつ前記半導体基板に対して引っ張る方向に応力を加える引っ張り応力膜及び前記MTJ素子の下側に配置されかつ前記半導体基板に対して圧縮する方向に応力を加える圧縮応力膜の少なくとも一方を有する応力膜と、
    を具備する磁気ランダムアクセスメモリ。
  2. 前記引っ張り応力膜は、前記MTJ素子上に形成されかつ前記MTJ素子に接続された上部電極を含み、
    前記圧縮応力膜は、前記MTJ素子下に形成されかつ前記MTJ素子に接続された下部電極を含み、
    前記上部電極がWで形成されること及び前記下部電極がTaで形成されることの少なくとも一方を満たす、ことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  3. 前記MTJ素子下に形成され、前記MTJ素子に接続された下部電極をさらに具備し、
    前記圧縮応力膜は、前記下部電極の周囲に形成される、
    ことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  4. 前記MTJ素子上に形成され、前記MTJ素子に接続された上部電極をさらに具備し、
    前記引っ張り応力膜は、前記上部電極の側面上に形成される、
    ことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
  5. 前記MTJ素子の側面上に形成された酸化膜をさらに具備し、
    前記引っ張り応力膜は、前記酸化膜の側面上に形成され、
    前記引っ張り応力膜の端部は、前記上部電極の側面に接する、
    ことを特徴とする請求項4に記載の磁気ランダムアクセスメモリ。
  6. 前記MTJ素子の周囲を埋め込む層間絶縁膜をさらに具備し、
    前記引っ張り応力膜は、前記層間絶縁膜上に形成される、
    ことを特徴とする請求項1に記載の磁気ランダムアクセスメモリ。
JP2011042690A 2011-02-28 2011-02-28 磁気ランダムアクセスメモリ Withdrawn JP2012182219A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011042690A JP2012182219A (ja) 2011-02-28 2011-02-28 磁気ランダムアクセスメモリ
US13/236,582 US9000545B2 (en) 2011-02-28 2011-09-19 Magnetic random access memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011042690A JP2012182219A (ja) 2011-02-28 2011-02-28 磁気ランダムアクセスメモリ

Publications (1)

Publication Number Publication Date
JP2012182219A true JP2012182219A (ja) 2012-09-20

Family

ID=46718403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011042690A Withdrawn JP2012182219A (ja) 2011-02-28 2011-02-28 磁気ランダムアクセスメモリ

Country Status (2)

Country Link
US (1) US9000545B2 (ja)
JP (1) JP2012182219A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014530487A (ja) * 2011-09-12 2014-11-17 クアルコム,インコーポレイテッド スピントランスファートルクスイッチングデバイスにおける歪みによるスイッチング電流の低減
KR20150031302A (ko) * 2012-06-19 2015-03-23 마이크론 테크놀로지, 인크. 메모리 셀, 반도체 소자 구조체, 메모리 시스템, 및 제조 방법
JP2015511072A (ja) * 2012-03-22 2015-04-13 マイクロン テクノロジー, インク. メモリセル、係るメモリセルを含む半導体デバイス構造、システム、および製作の方法
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
JP2018022806A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気記憶装置及びその製造方法
KR20200009994A (ko) 2018-07-19 2020-01-30 가부시키가이샤 히다치 하이테크놀로지즈 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
JP2014056941A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 抵抗変化型メモリ
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9196335B2 (en) * 2013-03-14 2015-11-24 Kabushiki Kaisha Toshiba Magnetic memory
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
US9306152B2 (en) 2014-03-10 2016-04-05 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
WO2016036355A1 (en) * 2014-09-03 2016-03-10 Intel Corporation Spin transfer torque memory and logic devices having an interface for inducing a strain on a magnetic layer therein
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
KR20190027582A (ko) * 2017-09-07 2019-03-15 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
WO2019077662A1 (ja) * 2017-10-16 2019-04-25 Tdk株式会社 トンネル磁気抵抗効果素子、磁気メモリ、及び内蔵型メモリ
US10475987B1 (en) * 2018-05-01 2019-11-12 Taiwan Semiconductor Manufacturing Company, Ltd. Method for fabricating a magnetic tunneling junction (MTJ) structure
US10672668B2 (en) * 2018-05-30 2020-06-02 International Business Machines Corporation Dual width finned semiconductor structure
KR102513079B1 (ko) 2018-06-26 2023-03-23 삼성전자주식회사 스트레스-유발 층을 갖는 반도체 소자 및 그 형성 방법
US10672611B2 (en) 2018-10-19 2020-06-02 International Business Machines Corporation Hardmask stress, grain, and structure engineering for advanced memory applications
US10763431B2 (en) 2018-11-16 2020-09-01 International Business Machines Corporation Film stress control for memory device stack
TWI801609B (zh) 2019-06-19 2023-05-11 聯華電子股份有限公司 磁阻式隨機存取記憶體結構及其製作方法
CN114068612A (zh) 2020-08-05 2022-02-18 联华电子股份有限公司 磁阻式随机存取存储器结构及其制作方法
CN114583047A (zh) * 2020-12-01 2022-06-03 联华电子股份有限公司 存储器器件及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4074281B2 (ja) 2004-09-14 2008-04-09 株式会社東芝 磁気ランダムアクセスメモリ
JP5203844B2 (ja) 2008-08-07 2013-06-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JPWO2010026831A1 (ja) * 2008-09-03 2012-02-02 富士電機株式会社 磁気メモリ素子およびそれを用いる記憶装置
JP2010103303A (ja) 2008-10-23 2010-05-06 Toshiba Corp 磁気抵抗素子及びその製造方法
JP4745414B2 (ja) * 2009-03-30 2011-08-10 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8704320B2 (en) * 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101679724B1 (ko) 2011-09-12 2016-11-25 퀄컴 인코포레이티드 스핀전달 토크 스위칭 디바이스들에서 스위칭 전류의 변형 유도 감소
US9070870B2 (en) 2011-09-12 2015-06-30 Qualcomm Incorporated Method of fabricating a magnetic tunnel junction (MTJ) device with reduced switching current
JP2014530487A (ja) * 2011-09-12 2014-11-17 クアルコム,インコーポレイテッド スピントランスファートルクスイッチングデバイスにおける歪みによるスイッチング電流の低減
US9548444B2 (en) 2012-03-22 2017-01-17 Micron Technology, Inc. Magnetic memory cells and methods of formation
JP2015511072A (ja) * 2012-03-22 2015-04-13 マイクロン テクノロジー, インク. メモリセル、係るメモリセルを含む半導体デバイス構造、システム、および製作の方法
JP2015520522A (ja) * 2012-06-19 2015-07-16 マイクロン テクノロジー, インク. メモリセル、半導体装置構造、メモリシステム、および製造方法
KR101700540B1 (ko) 2012-06-19 2017-01-26 마이크론 테크놀로지, 인크. 메모리 셀, 반도체 소자 구조체, 메모리 시스템, 및 제조 방법
US9406874B2 (en) 2012-06-19 2016-08-02 Micron Technology, Inc. Magnetic memory cells and methods of formation
KR20150031302A (ko) * 2012-06-19 2015-03-23 마이크론 테크놀로지, 인크. 메모리 셀, 반도체 소자 구조체, 메모리 시스템, 및 제조 방법
US10510947B2 (en) 2013-07-01 2019-12-17 Micron Technology, Inc Semiconductor devices with magnetic regions and stressor structures
US9768376B2 (en) 2013-07-01 2017-09-19 Micron Technology, Inc. Magnetic memory cells, semiconductor devices, and methods of operation
US10090457B2 (en) 2013-07-01 2018-10-02 Micron Technology, Inc. Semiconductor devices with magnetic regions and stressor structures, and methods of operation
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
JP2018022806A (ja) * 2016-08-04 2018-02-08 株式会社東芝 磁気記憶装置及びその製造方法
US9966122B2 (en) 2016-08-04 2018-05-08 Kabushiki Kaisha Toshiba Magnetic memory device
US10504574B2 (en) 2016-08-04 2019-12-10 Kabushiki Kaisha Toshiba Magnetic memory device
KR20200009994A (ko) 2018-07-19 2020-01-30 가부시키가이샤 히다치 하이테크놀로지즈 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법
KR20210110538A (ko) 2018-07-19 2021-09-08 주식회사 히타치하이테크 자기 터널 접합 소자, 그것을 이용한 자기 메모리 및 자기 터널 접합 소자의 제조 방법
US11164906B2 (en) 2018-07-19 2021-11-02 Hitachi High-Tech Corporation Magnetic tunnel junction element, magnetic memory using the same, and manufacture method of magnetic tunnel junction element

Also Published As

Publication number Publication date
US20120217594A1 (en) 2012-08-30
US9000545B2 (en) 2015-04-07

Similar Documents

Publication Publication Date Title
JP2012182219A (ja) 磁気ランダムアクセスメモリ
JP7046135B2 (ja) 磁気トンネル接合装置の製造技術と対応装置
KR101769196B1 (ko) 공정 데미지 최소화를 위한 자가 정렬된 자기저항 랜덤 액세스 메모리(mram)구조물
US10164170B2 (en) Semiconductor device
JP5502627B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US9312476B2 (en) Magnetic memory
US20160197268A1 (en) Magnetoresistive effect element, manufacturing method of magnetoresistive effect element, and magnetic memory
US10305024B2 (en) Semiconductor package
US20160027843A1 (en) Semiconductor memory device and manufacturing method thereof
US11164906B2 (en) Magnetic tunnel junction element, magnetic memory using the same, and manufacture method of magnetic tunnel junction element
KR101159240B1 (ko) 반도체 소자 및 그 제조 방법
JP2007273493A (ja) 磁気メモリ装置及びその製造方法
US20110198715A1 (en) Semiconductor device and method for manufacturing a semiconductor device
JPWO2006092849A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2010177624A (ja) 半導体記憶装置
JP2005294848A (ja) 磁気メモリセルアレイおよびその製造方法
JP5019344B2 (ja) 均一な厚さのトンネル膜を有するmtj層を含む磁気抵抗メモリ及びその製造方法
CN112234077A (zh) 磁性存储单元及其制作方法
US10109639B1 (en) Lateral non-volatile storage cell
TW200844998A (en) Magnetic memory and memory cell thereof and method of manufacturing the memory cell
KR100660539B1 (ko) 자기 기억 소자 및 그 형성 방법
JP2004179489A (ja) 磁気半導体記憶装置
KR100481876B1 (ko) 자기 터널 접합을 구비하는 자기 메모리 및 그 제조 방법
JPWO2006051816A1 (ja) 半導体装置、及びその製造方法
KR101854185B1 (ko) 수직 자기 이방성 물질의 자유 자성층을 포함하는 스토리지 노드, 이를 포함하는 자기 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513