JP2015511072A - メモリセル、係るメモリセルを含む半導体デバイス構造、システム、および製作の方法 - Google Patents

Abstract

フリー領域を有するセルコアを含むメモリセルが開示される。フリー領域はセルコア内の磁化方向に影響を及ぼす歪みを示す。ストレッサー構造がセルコアの少なくとも１つの部分に対して応力を作用させると、フリー領域の歪み状態が生じることとなり得る。係るメモリセルを含む半導体デバイス構造ならびにシステム、および係るメモリセルを形成するための方法も開示される。【選択図】図１

Description

関連出願の相互参照
本願は、２０１２年３月２２日に出願された「Ｍｅｍｏｒｙ Ｃｅｌｌｓ，Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅ Ｓｔｒｕｃｔｕｒｅｓ，Ｓｙｓｔｅｍｓ Ｉｎｃｌｕｄｉｎｇ Ｓｕｃｈ Ｃｅｌｌｓ，ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｆａｂｒｉｃａｔｉｏｎ」を発明の名称とする米国特許出願整理番号第１３／４２７，３３９号の出願日の利益を主張する。

本開示は、様々な実施形態において、全般的にはメモリデバイスの設計および製作の分野に関する。さらに詳細には、本開示は、スピン注入磁化反転磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）として特徴付けられるメモリセルの設計および製作に関する。

磁気ランダムアクセスメモリ（ＭＲＡＭ）は磁気抵抗効果に基づく不揮発性コンピュータメモリ技術である。ＭＲＡＭは不揮発性であり、したがってメモリデバイスに電力が供給されないときにもメモリ内容を保持することが可能である。ＭＲＡＭデータは磁気抵抗素子により格納される。一般に、ＭＲＡＭセル内の磁気抵抗素子は２つの磁気領域から作られ、これらの２つの磁気領域のそれぞれが磁化を受け入れ、持続する。１つの領域（「固定領域」）の磁化はその磁化方向が固定され、他方の領域（「フリー領域」）の磁化方向は変化させることができる。したがってプログラム電流により２つの磁気領域の磁化方向は、平行となってそれによりＭＲＡＭセルの磁気抵抗素子の両端間の電気抵抗がより小さくなる（これが「０」状態として定義され得る）か、または反平行となってそれにより磁気抵抗素子の両端間の電気抵抗がより大きくなる（これが「１」状態として定義され得る）ことが可能である。フリー領域の磁化方向が反転し、その結果として磁気抵抗素子の両端間の抵抗状態に増加または減少が生じることは、一般的なＭＲＡＭセルの書き込み動作および読み出し動作を提供する。

ＭＲＡＭセルの１つの種類がスピン注入磁化反転ＭＲＡＭ（ＳＴＴ−ＭＲＡＭ）セルである。従来のＳＴＴ−ＭＲＡＭセルは磁気セルコアを含み、これは磁気トンネル接合（ＭＴＪ）またはスピンバルブ構造を含み得る。ＭＴＪは、２つの磁気領域（固定領域およびフリー領域）と、２つの磁気領域の間に挟まれた非磁性・電気絶縁性領域と、を含む磁気抵抗データ格納素子であり、データ線（例えばビット線）、アクセス線（例えばワード線）、およびアクセストランジスタによりアクセスされ得る。スピンバルブは、スピンバルブが２つの磁気領域に挟まれた導電領域を有することを除いて、ＭＴＪと類似した構造を有する。

動作中、プログラム電流がアクセストランジスタおよび磁気セルコアを通って流れ得る。セルコア内の固定領域プログラム電流の電子スピンを分極させ、スピン分極された電流がコアを通るとトルクが生成される。スピン分極された電子流は、フリー領域に対してトルクを作用させることにより、フリー領域と相互作用する。コアを通過するスピン分極された電子流のトルクがフリー領域の臨界反転電流密度（Ｊ_Ｃ）より大きい場合、スピン分極された電子流により印加されるトルクはフリー領域の磁化方向を反転させるにあたり十分な大きさとなる。したがってプログラム電流により、フリー領域の磁化は固定領域の磁化に対して平行または反平行になることが可能であり、フリー領域の磁化が平行と反平行との間で反転されると、コアの両端間領域の抵抗状態が変化する。

従来のＳＴＴ−ＭＲＡＭセルのフリー領域および固定領域は、当該領域の幅に対して水平（「面内」としても知られる）の磁化方向を示す。したがって磁化方向はＳＴＴ−ＭＲＡＭセルを支持する基板の主要表面により画成される平面に対して平行（または反平行）である。これらの広い面内ＳＴＴ−ＭＲＡＭセルは大きい占有面積を有し、そのためセルのスケールを２５ナノメートルより小さくすることは困難である。

垂直方向ＳＴＴ−ＭＲＡＭセルは、面内ＳＴＴ−ＭＲＡＭセルよりも小さいセル幅を必要とし、より大きいセルパッキングに対応し得る。また、垂直方向ＳＴＴ−ＭＲＡＭセルの関連する垂直磁化（当該技術分野では垂直磁気異方性（「ＰＭＡ」）としても知られる）は面内ＳＴＴ−ＭＲＡＭセルと比較して、要求される反転電圧を著しく低減し得る。したがって、固定領域およびフリー領域が垂直の磁化方向を示す垂直方向（「面外」）ＳＴＴ−ＭＲＡＭセルを形成する努力がなされてきた。一方、セルコアが垂直の磁化方向を達成するための好適な物質および設計を見出して具体化することは困難であった。

メモリセルが開示される。このメモリセルは磁気セルコアである。この磁気セルコアは、垂直の磁化方向を生じさせる歪みを示すフリー領域を含む。

セルコアを含むメモリセルも開示される。この磁気セルコアは、歪み状態において垂直の磁化方向を示すフリー領域を含む。セルコアは、固定領域、およびフリー領域と固定領域との間に配置された他の領域も含む。

メモリセルを形成する方法も開示される。この方法は、セルコアを形成することと、応力をセルコアに印加して、セルコア内の物質により示される磁化方向に影響を及ぼすことと、を含む。

半導体デバイス構造も開示される。この半導体デバイス構造は、スピン注入磁化反転磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）アレイを含む。このアレイは複数のＳＴＴ−ＭＲＡＭセルを含む。複数のＳＴＴ−ＭＲＡＭセルのうちの各ＳＴＴ−ＭＲＡＭセルは、垂直の磁化方向を示す歪みが生じさせられたフリー領域を含むセルコアを含む。複数のＳＴＴ−ＭＲＡＭセルのうちの各ＳＴＴ−ＭＲＡＭセルはセルコアの外部に位置するストレッサー構造も含む。ストレッサー構造は歪みを生じさせられたフリー領域に応力を印加する。

スピン注入磁化反転磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）セルも開示される。このセルはフリー領域を含む磁気セルコアを含む。このセルは、セルコアに動作可能に連通するワード線、およびセルコアに動作可能に連通するビット線も含む。フリー領域はワード線およびビット線のうちの１つに向けられた磁化方向を生じさせる歪みを示す。

本開示の１つの実施形態にしたがって製作されたメモリセルを有するメモリアレイの一部分の概略図である。 本開示の実施形態に係るＳＴＴ−ＭＲＡＭセルの断面、立面、概略図である。 本開示の実施形態に係るＳＴＴ−ＭＲＡＭセルの断面、立面、概略図である。 本開示の実施形態に係るＳＴＴ−ＭＲＡＭセルの断面、立面、概略図である。 本開示の実施形態に係るＳＴＴ−ＭＲＡＭセルの断面、立面、概略図である。 本開示の実施形態に係るＳＴＴ−ＭＲＡＭセルの断面、立面、概略図である。 本開示の実施形態に係るＳＴＴ−ＭＲＡＭセルの断面、立面、概略図である。 本開示の実施形態に係る、切断線Ａ−Ａに沿った図２ＡのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｂ−Ｂに沿った図２ＢのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｃ−Ｃに沿った図２ＣのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｄ−Ｄに沿った図２ＤのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｅ−Ｅに沿った図２ＥのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｆ−Ｆに沿った図２ＦのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ａ−Ａに沿った図２ＡのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｂ−Ｂに沿った図２ＢのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｃ−Ｃに沿った図２ＣのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｄ−Ｄに沿った図２ＤのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｅ−Ｅに沿った図２ＥのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の実施形態に係る、切断線Ｆ−Ｆに沿った図２ＦのＳＴＴ−ＭＲＡＭセルの断面、平面、概略図である。 本開示の１つの実施形態に係る、横方向圧縮応力印加の様々な段階の間のフリー領域の断面、立面、概略図である。 本開示の１つの実施形態に係る、横方向圧縮応力印加の様々な段階の間のフリー領域の断面、立面、概略図である。 本開示の１つの実施形態に係る、横方向圧縮応力印加の様々な段階の間のフリー領域の断面、立面、概略図である。 本開示の１つの実施形態に係る、垂直引張応力印加の様々な段階の間のフリー領域の断面、立面、概略図である。 本開示の１つの実施形態に係る、垂直引張応力印加の様々な段階の間のフリー領域の断面、立面、概略図である。 本開示の１つの実施形態に係る、垂直引張応力印加の様々な段階の間のフリー領域の断面、立面、概略図である。 本開示の１つの実施形態に係るメモリセルを含む半導体デバイスの簡略ブロック図である。 本明細書で説明する１つまたは複数の実施形態にしたがって具体化されたシステムの簡略ブロック図である。

メモリセル、係るメモリセルを含む半導体デバイス構造、係るメモリセルのアレイを含むシステム、および係るメモリセルを形成する方法が開示される。このメモリセルは、垂直の磁化方向を生じさせる歪みを示すフリー領域を有するセルコアを含む。したがってメモリセルの歪みを生じさせられたフリー領域の垂直の磁化方向は、印加された応力により影響される。印加された応力は機械的応力、熱応力、またはその両方であり得る。印加された応力およびその結果生じたフリー領域により示される垂直の磁化方向は、永久的または一時的であり得る。

本明細書で用いられる用語である「基板」は、その上に構成品（例えばメモリセル内の構成品など）が形成されたベース物質または構造を意味し、これを含む。基板は、半導体基板、支持構造上のベース半導体物質、電極、またはその上に１つまたは複数の物質、構造、または領域が形成された半導体基板であり得る。基板は従来のシリコン基板、または半導体物質を含む他のバルク基板であり得る。本明細書で用いられる「バルク基板」という用語は、シリコンウェーハのみではなく、とりわけ絶縁体上シリコン（「ＳＯＩ」）基板（例えばサファイア上シリコン（「ＳＯＳ」）基板またはガラス上シリコン（「ＳＯＧ」）基板など）、ベース半導体基盤上のシリコンのエピタキシャル層、または他の半導体もしくは光電子物質（例えばシリコン・ゲルマニウム（Ｓｉ_１−ＸＧｅ_Ｘ（式中Ｘは例えば０．２〜０．８の範囲のモル比率である））、ゲルマニウム（Ｇｅ）、ヒ化ガリウム（ＧａＡｓ）、窒化ガリウム（ＧａＮ）、またはリン化インジウム（ＩｎＰ）など）を意味し、これを含む。さらに、以下の説明において「基板」を参照する場合、以前のプロセス段階が、ベース半導体構造または基盤において物質、領域、または接合を形成するために用いられ得る。

本明細書で用いられるＳＴＴ−ＭＲＡＭセルという用語は、フリー領域と固定領域との間に配置された非磁性領域が絶縁性であるならば上述のＭＴＪを含み得る磁気セル構造を意味し、これを含む。代替的に、ＳＴＴ−ＭＲＡＭセルの磁気セル構造は、フリー領域と固定領域との間に配置された非磁性領域が伝導性であるならばスピンバルブを含み得る。

本明細書で用いられる「固定領域」という用語は、ＳＴＴ−ＭＲＡＭセルの使用および動作中に固定された磁化方向を有するＳＴＴ−ＭＲＡＭセル内の磁性物質の領域を意味し、これを含む。固定領域の固定された磁化方向は、外部から印加される応力により影響され得る。この外部から印加される応力がストレッサー構造により印加されると、固定領域が歪みを示すこととなり得る。歪みが生じさせられた固定領域により示される磁化方向は、固定領域に対して応力が印加されるため、応力の印加がない場合とは異なり得る。代替的に、固定領域により示される磁化方向が、印加された応力により影響されず、そのために、歪みを生じさせられた固定領域により示される磁化が、歪みを生じさせられていない固定領域により示される磁化に関わらず、同一となる場合もある。本開示の固定領域の磁化方向は垂直の磁化方向を示し得る。

本明細書で用いられる「フリー領域」という用語は、ＳＴＴ−ＭＲＡＭセルの使用および動作中に反転可能な磁化方向を有するＳＴＴ−ＭＲＡＭセル内の磁性物質の領域を意味し、これを含む。磁化方向は、「平行」方向（フリー領域により示される磁化方向と固定領域により示される磁化方向が同一方向に向けられる）と「反平行」方向（フリー領域により示される磁化方向と固定領域により示される磁化方向とが逆方向に向けられる）との間で反転され得る。

本明細書で用いられる「セルコア」という用語は、フリー領域および固定領域を含むメモリセル構造であって、メモリセルの動作中、電流がその間を通り、それにより、フリー領域内に平行磁化方向または反平行磁化方向が生じるメモリセル構造を意味し、これを含み得る。

本明細書で用いられる「垂直」という用語はそれぞれの領域の幅に対して垂直の方向を意味し、これを含み得る。「垂直」は、ＳＴＴ−ＭＲＡＭセルを支持する基板の主要表面に対して垂直の方向も意味し、これを含み得る。

本明細書で用いられる「第１」、「第２」、「第３」、その他の用語は、様々な要素、構成品、領域、物質、および／または区域を叙述し得、これらのいずれもがこれらの用語により限定されない。これらの用語は１つの要素、構成品、領域、物質、または区域を他の要素、構成品、領域、物質、または区域から区別するためにのみ用いられる。したがって以下で述べられる「第１要素」、「第１構成品」、「第１領域」、「第１物質」、または「第１区域」は、本明細書の教示から逸脱することなく第２要素、第２構成品、第２領域、第２物質、または第２区域と名付けられ得る。

本明細書で用いられる空間的相対性を示す用語（例えば「直下」、「下方」、「低位」、「底部」、「上方」、「上位」、「頂部」、「前方」、「後方」、「左方」、「右方」など）は、図面に示す１つの要素または特徴物と他の要素（単数または複数）または特徴物（単数または複数）との関係を叙述するにあたり、叙述の容易化のために用いられ得る。特記なき限り、空間的相対性を示す用語は、図面に示された方向に加えて、物質の異なる方向を含むことを意図するものである。例えば図面における物質が反転されると、他の要素の「直下」または「下方」または「下」または「底面上」として記述される要素は当該の他要素または特徴物の「上方」または「頂部上」に方向付けられるであろう。したがって「下方」という用語は、当該の用語が用いられる文脈に応じて上方および下方の両方を含むことが可能であり、この点は当業者には明白であろう。当該物質が別様に方向付けられる（例えば９０度回転、反転、その他）と、本明細書で用いられる空間的相対性を示す語句もそれにしたがって解釈される。

本明細書で用いられるように、１つの要素が他の要素の「上」または「上方」にあるという記載は、当該要素が直接的に他の要素の頂部、近接、下方にあること、または直接的に接触することを意味し、これを含む。当該の記載は、当該要素が間接的に当該の他要素の頂部、近接、下方、または近傍にあり、当該要素と当該の他要素との間に他の要素が存在することも含む。対比的に、要素が「直接的に他の要素上」にあると記載される場合、介在する要素は存在しない。

本明細書において用いられる「含む」、「包含する」、「備える」、および／または「備えている」という用語は、記載された特徴、領域、整数、段階、動作、要素、物質、構成品、および／または群の存在を明記するが、１つまたは複数の他の特徴、領域、整数、段階、動作、要素、物質、構成品、および／またはこれらの群の存在または追加を排除しない。

本明細書で用いられる「および／または」という用語は、関連する列挙された項目のうちの１つまたは複数の項目の任意の組み合わせおよび全部の組み合わせを含む。

本明細書で用いられる単数形の「ａ」、「ａｎ」および「ｔｈｅ」は、内容的に明らかに単数のみを指す場合を除き、複数形も含むことを意図する。

本明細書で提示する図面は、いかなる特定的な物質、構成品、構造、装置、またはシステムの実際の図も示すことを意味するものではなく、単に本開示の実施形態を説明するために用いられる理想的描写である。

実施形態は本明細書において図面を参照して説明される。例えば製造技術および／または誤差の結果としての図面の形状からの変化は予想されるべきである。したがって本明細書で説明する実施形態は、図示された特定の形状または領域に限定されるものであると解釈されるべきではなく、例えば製造に起因する形状における逸脱を含み得る。例えば箱形形状であるとして図示または説明される領域は、荒削りな特徴および／または非直線状の特徴を有し得る。さらに、図示された鋭角は丸みを有し得る。したがって、図面において示された領域はその性質において概略的であり、それらの形状は領域の正確な形状を示すことを意図せず、本発明の請求項の範囲を限定するものではない。

以下の説明は、開示された装置および方法の実施形態について完全に説明するために、特定の詳細（例えば物質の種類、処理条件など）を提供する。しかし当業者は、装置および方法の実施形態がこれらの特定の詳細を用いることなく実施され得ることを理解するであろう。事実、装置および方法の実施形態は、当該技術分野において用いられる従来の半導体製作技術と組み合わせても実施され得る。

本明細書で説明する作製プロセスは半導体デバイス構造を処理するための完全な処理フローを形成するものではない。処理フローの残余部分は当業者には既知である。したがって本装置および本方法の実施形態を理解するにあたり必要となる方法および半導体装置構造のみが本明細書において説明される。

特記なき限り、本明細書で説明する材料は、スピンコーティング、ブランケットコーティング、化学気相成長（「ＣＶＤ」）、プラズマＣＶＤ、原子層成長（「ＡＬＤ」）、プラズマＡＬＤ、または物理気相成長（「ＰＶＤ」）を含むがこれらに限定されない任意の従来技術により形成され得る。代替的に、材料はインサイチュで成長し得る。形成される特定的な物質に応じて、物質を堆積または成長するための技術は当業者により選択され得る。

ここで図面を参照する。なおこれらの図面では、同様の参照番号は図面の全体を通して同様の構成要素を指し得る。図面は縮尺が必ずしも一定であるとは限らない。

メモリセルが開示される。このメモリセルは、歪みを示すフリー領域を有する磁気セルコアを含む。この歪みは垂直の磁化方向を生じさせる。

図１は、ＳＴＴ−ＭＲＡＭセル１００に動作可能に連通する周辺装置９０を含むＳＴＴ−ＭＲＡＭシステム８０を示す。なお複数のＳＴＴ−ＭＲＡＭセル１００は、メモリセルのアレイが、システム要件および製作技術に応じていくつかの行および列を含む形態で、または様々に別様に配列されたグリッドパターン状で形成されるよう、製作され得る。ＳＴＴ−ＭＲＡＭセル１００はセルコア１１０、アクセストランジスタ１３０、ビット線１４０として機能し得る伝導性物質、ワード線１５０として機能し得る伝導性物質、およびソース線１６０として機能し得る伝導性物質を含む。ＳＴＴ−ＭＲＡＭシステム８０の周辺装置９０は、読み出し／書き込み回路１７０、ビット線基準１８０、およびセンスアンプ１９０を含み得る。セルコア１１０はフリー領域および固定領域を含む磁気トンネル接合（ＭＴＪ）を含み得る。ＳＴＴ−ＭＲＡＭセル１００は少なくとも１つのストレッサー構造１２０も含み、ストレッサー構造１２０はセルコア１１０の外部に配置され得る。本明細書で用いられる他の構造に対して「外部」に位置する構造は、他の構造から物理的に隔離された構造、他の構造から電気的に隔離された構造、他の構造に電気連通しない構造、ビット線１４０に電気連通するセルコア１１０の最上方領域とワード線１５０に電気連通するセルコア１１０の最下方領域との間で垂直方向に配置されない構造、またはこれらの組み合わせを含み得る。

使用および動作中、ＳＴＴ−ＭＲＡＭセル１００がプログラムされるよう選択されたとき、プログラム電流がＳＴＴ−ＭＲＡＭセル１００に印加され、当該電流は固定領域によりスピン分極され、フリー領域にトルクを作用させる。その結果フリー領域の磁化が反転され、ＳＴＴ−ＭＲＡＭセル１００が「書き込まれ」る、すなわち「プログラム」される、こととなる。ＳＴＴ−ＭＲＡＭセル１００の読み出し動作では、電流はセルコア１１０の抵抗状態を検出するために用いられる。ストレッサー構造１２０はセルコア１１０の少なくとも一部分に応力を作用させ得る。このように応力が印加されることにより、セルコア１１０内のフリー領域は、セルコア１１０内のフリー領域により示される垂直方向の磁化を生じさせる歪みを示し得る。係る垂直方向により、フリー領域の磁化を反転させるにあたり必要となる臨界反転電流が低減し、その結果、より小さいプログラム電流によるＳＴＴ−ＭＲＡＭセル１００の書き込みが可能となる。垂直の磁化方向はさらに、より小さい横方向寸法を有するセルコア１１０の使用を可能にし、したがってスケーラビリティおよびデバイス密度の改善を可能にし得る。

上述のように、プログラム電流はＳＴＴ−ＭＲＡＭセル１００の書き込み動作のために印加される。プログラム電流を起動するために、読み出し／書き込み回路１７０が書き込み電流をビット線１４０およびソース線１６０に生成し得る。ビット線１４０とソース線１６０との間の電圧の極性がセルコア１１０内のフリー領域の磁化の反転を決定する。フリー領域がプログラム電流のスピン極性にしたがって磁化されると、そのプログラム状態がＳＴＴ−ＭＲＡＭセル１００に書き込まれる。

ＳＴＴ−ＭＲＡＭセル１００を読み出すために、読み出し／書き込み回路１７０は読み出し電流をビット線１４０およびソース線１６０にセルコア１１０およびアクセストランジスタ１３０を通して生成する。ＳＴＴ−ＭＲＡＭセル１００のプログラム状態はセルコア１１０の両端間の抵抗値に関連し、係る抵抗値はビット線１４０とソース線１６０との間の電圧差により決定され得る。いくつかの実施形態では、電圧差はビット線基準１８０と比較され、センスアンプ１９０により増幅され得る。

図２Ａは、本開示の１つの実施形態に係る複数のＳＴＴ−ＭＲＡＭセル１００を示す。各ＳＴＴ−ＭＲＡＭセル１００は基板１０により支持されるセルコア１１０を含む。セルコア１１０はフリー領域１１２および固定領域１１４を含む。非磁性領域１１３は伝導性または絶縁性であり得、フリー領域１１２と固定領域１１４との間に配置される。セルコア１１０は、非磁性領域１１３が絶縁性であるならばＭＴＪを形成し、または非磁性領域１１３が伝導性であるならばスピンバルブを形成する。セルコア１１０がＭＴＪを形成する実施形態では、フリー領域１１２と固定領域１１４との間の非磁性領域１１３は領域１１２と領域１１４との間の絶縁体として機能し得る。非磁性領域１１３は、Ａｌ_ｘＯ_ｙ、ＭｇＯ、ＡｌＮ、ＳｉＮ、ＣａＯ_ｘ、ＮｉＯ_ｘ、Ｈｆ_ｘＯ_ｙ、Ｔａ_ｘＯ_ｙ、Ｚｒ_ｘＯ_ｙ、ＮｉＭｎＯ_ｘ、Ｍｇ_ｘＦ_ｙ、ＳｉＣ、ＳｉＯ_２、ＳｉＯ_ｘＮ_ｙ、または上記の物質の任意の組み合わせから形成され得るか、またはこれらを含み得る。

フリー領域１１２および固定領域１１４は例えば、強磁性物質（例えばＣｏ、Ｆｅ、Ｎｉ、もしくはその合金、ＮｉＦｅ、ＣｏＦｅ、ＣｏＮｉＦｅ）、またはドープされた合金ＣｏＸ、ＣｏＦｅＸ、ＣｏＮｉＦｅＸ（式中Ｘ＝Ｂ、Ｃｕ、Ｒｅ、Ｒｕ、Ｒｈ、Ｈｆ、Ｐｄ、Ｐｔ、Ｃである）、または半金属強磁性物質（例えばＮｉＭｎＳｂおよびＰｔＭｎＳｂなど）から形成され得るか、またはこれらを含み得る。さらに詳細には例えば、フリー領域１１２は、磁歪効果を示す物質（例えば非限定的にＣｏ_ｘＦｅ_ｙＢ_ｚ）、Ｌ１_０結晶構造を示す物質、一軸磁気異方性を示す物質、およびホイスラー合金のうちの１つまたは複数から形成され得るかまたはこれらを含み得る。なおこれらの特性は相互排他的ではない。代替的または追加的にいくつかの実施形態では、フリー領域１１２は層状物質から形成され得るか、またはこれを含み得る。例えば非限定的に、フリー領域１１２は、コバルトおよび白金の反復的な層から形成され得るか、またはこれを含み得る（白金層がコバルト層の間に配置されてもよく、またはコバルト層が白金層の間に配置されてもよい）。他の例として非限定的に、フリー領域１１２は、コバルトおよびニッケルの反復的な層を含み得る（ニッケル層がコバルト層の間に配置されてもよく、またはコバルト層がニッケル層の間に配置されてもよい）。

固定領域１１４は、固定的なまたは固定された好ましい方向を有する固定された磁化を有するため、固定領域と名付けられ、図２Ａ〜図２Ｆの固定領域１１４に図示される一方向矢印により表現される。フリー領域１１２に図示される双方向矢印は、固定領域１１４の方向に平行な方向に（この場合、抵抗値は小さくなる）、または固定領域１１４の方向に反平行な方向に（この場合、抵抗値は大きくなる）、磁化され得る。

セルコア１１０は所望により、フリー領域１１２、非磁性領域１１３、および固定領域１１４に加えて、他の領域も含み得る。例えば図２Ａに示すようにセルコア１１０は反強磁性領域１１５を含み得る。反強磁性領域１１５は、交換結合（ｅｘｃｈａｎｇｅ ｃｏｕｐｌｉｎｇ）によりピンニング（ｐｉｎｎｉｎｇ）を達成するために、固定領域１１４の下方に配置され得る。追加的な非磁性領域がセルコア１１０内に含まれ得る。例えば、他の非磁性領域１１１がフリー領域１１２の上方に配置され得る。セルコア１１０内の他の領域は、圧電領域、追加的なフリー領域、追加的な固定領域、追加的な反強磁性領域、または既知のＳＴＴ−ＭＲＡＭセルの他の領域のうちのいずれかを含み得る。

セルコア１１０の外部に、少なくとも１つのストレッサー構造１２０が存在し得る。ストレッサー構造１２０はフリー領域１１２に対して間接的または直接的に応力を作用させる。作用される応力は、少なくとも部分的に、フリー領域１１２に対するストレッサー構造１２０の構成および配置に起因し得る。ストレッサー構造１２０が、直接的または間接的に、セルコア１１０の少なくとも一部分に対して応力を作用させると、フリー領域１１２により示される歪みが生じることとなり得る。フリー領域１１２の歪み状態はフリー領域１１２において垂直の磁化方向を生じさせる。したがって、ストレッサー構造１２０により作用される応力はフリー領域１１２により示される歪みを生じさせ、その結果、フリー領域１１２の垂直の磁化方向が生じることとなる。

ストレッサー構造１２０は１つまたは複数のストレッサー物質からなるか、またはこれを含み得る。係るストレッサー物質は例えば非限定的にＳｉＯまたはＳｉ_３Ｎ_４を含み得る。他の実施形態では、ストレッサー物質は例えば非限定的に、アニーリング時に実質的に収縮するよう構築されたスピンオンガラス物質を含み得る。さらに他の実施形態では、応力物質は例えば非限定的に、アニーリング時に緻密化するよう構築された非晶質物質を含み得る。

ストレッサー構造１２０は、隣接する物質または構造（例えばセルコア１１０の少なくとも１つの領域、またはストレッサー構造１２０とセルコア１１０の少なくとも１つの領域との間に配置された絶縁性物質など）に対して応力を作用させる。ストレッサー構造１２０は、隣接物質に圧縮応力または引張応力を印加するよう構成および配置され得る。加えて、ストレッサー構造１２０は、実質的横方向応力または実質的垂直応力を隣接物質に対して作用させるよう構成および配置され得る。本明細書で用いられる「横方向応力」という用語は、横方向応力が作用される構造の幅に平行な方向に向けられる応力である。横方向応力は、横方向応力が作用される構造が支持されるＳＴＴ−ＭＲＡＭセルを支持する基板の主要表面により画成される平面に平行な方向に向けられ得る。本明細書で用いられる「垂直応力」という用語は、垂直応力が作用される構造の高さに平行な方向に向けられる応力である。垂直応力は、垂直応力が作用される構造が支持されるＳＴＴ−ＭＲＡＭセルを支持する基板の主要表面により画成される平面に垂直の方向に向けられ得る。

他の実施形態では、ストレッサー構造１２０は、傾斜した応力を隣接物質に対して作用させるよう構成および配置され得る。したがって、ストレッサー構造１２０は、横方向圧縮応力、横方向引張応力、垂直圧縮応力、垂直引張応力、傾斜圧縮応力、または傾斜引張応力を少なくとも１つの隣接物質に作用させ得る。なお、この隣接物質は、セルコア１１０のフリー領域１１２、またはストレッサー構造１２０とセルコア１１０のフリー領域１１２との間に配置された他の物質であり得る。ストレッサー構造１２０を含む物質は、ストレッサー構造１２０の形成後に望ましい種類（例えば圧縮または引張）の所望量の応力が望ましい方向（例えば横方向、垂直、または傾斜）に隣接物質に対して作用され、その結果、望ましい歪みがフリー領域１１２により示され、セルコア１１０内の歪みを生じさせられたフリー領域１１２内において垂直の磁化方向が生じることとなるよう、選択されることが考えられる。

図２Ａに示すように、ＳＴＴ−ＭＲＡＭセル１００は２つ以上のストレッサー構造１２０を含み得る。例えば図示のように、ＳＴＴ−ＭＲＡＭセル１００は横方向に近接するストレッサー構造１２０Ｌおよび垂直方向に近接するストレッサー構造１２０Ｖを含み得る。ＳＴＴ−ＭＲＡＭセル１００内の係る横方向に近接するストレッサー構造１２０Ｌは、セルコア１１０が横方向に近接するストレッサー構造１２０Ｌの少なくとも２つのセグメント間で横方向に位置するよう、配置され得る。横方向に近接するストレッサー構造１２０Ｌの係る横方向に近接するセグメントは、少なくともセルコア１１０のフリー領域１１２に対して直接的または間接的に横方向応力（圧縮または引張）を作用させるよう、構成および配置され得る。

垂直方向に近接するストレッサー構造１２０Ｖはセルコア１１０の上方または下方に配置されてもよく、または図２Ａに示すようにセルコア１１０の上下両方に配置されてもよい。係る垂直方向に近接するストレッサー構造１２０Ｖは、少なくともセルコア１１０のフリー領域１１２に対して直接的または間接的に垂直応力（圧縮または引張）を作用させるよう、構成および配置され得る。

各ＳＴＴ−ＭＲＡＭセル１００のワード線１５０は、基板１０内に形成され、基板１０により支持され得る。ビット線１４０およびワード線１５０は図２Ａに示すようにセルコア１１０と垂直方向に近接するストレッサー構造１２０Ｖとの間に配置され得、ビット線１４０およびワード線１５０を形成する伝導性物質はセルコア１１０に動作可能に連通し得る。係る実施形態では、垂直方向に近接するストレッサー構造１２０Ｖは、垂直応力がセルコア１１０のフリー領域１１２に対して間接的に作用される前に、垂直応力がビット線１４０およびワード線１５０のそれぞれに対してまたは一方に対してより直接的に作用されるよう、構成および配置され得る。

他の実施形態（図示せず）では、垂直方向に近接するストレッサー構造１２０Ｖはビット線１４０とセルコア１１０との間（例えばビット線１４０と非磁性領域１１１との間など）に、追加的または代替的に、配置され得る。同様に、係る実施形態は、ワード線１５０とセルコア１１０との間（例えばワード線１５０と反強磁性領域１１５との間など）に配置された垂直方向に近接するストレッサー構造１２０Ｖも含み得るか、または代替的にこれを含み得る。

ストレッサー構造１２０は物理的もしくは電気的に、または物理的且つ電気的に、セルコア１１０から隔離され得る。例えば、絶縁性物質２０がセルコア１１０からストレッサー構造１２０を隔離し得る。絶縁性物質２０は、周知の層間誘電物質（例えば非限定的に二酸化シリコン）から形成されるかまたはこれを含み得る。

ストレッサー構造１２０Ｌの横方向に近接するセグメントは、セルコア１１０により画成される高さの全部または一部分のみにわたり延長し得る。例えば図２Ａに示すように、横方向に近接するストレッサー構造１２０Ｌの横方向に近接するセグメントは、セルコア１１０のフリー領域１１２、非磁性領域１１３、および固定領域１１４により画成される高さの全部にわたり延長し得るが、ビット線１４０とワード線１５０との間で物理的に接触または延長し得ない。

少なくとも１つの横方向に近接するストレッサー構造１２０Ｌの横方向に近接するセグメントは、ビット線１４０およびワード線１５０の幅により画成される幅に等しいかまたはその幅よりも小さい幅を画成し得る。したがって係る実施形態では、ビット線１４０およびワード線１５０のうちのより広い方の幅がＳＴＴ−ＭＲＡＭセル１００の幅を画成し得る。

図２Ｂを参照するといくつかの実施形態では、ＳＴＴ−ＭＲＡＭセル１００のストレッサー構造１２０はセルコア１１０から物理的に隔離されないこともある。係る実施形態では、横方向に近接するストレッサー構造１２０Ｌはセルコア１１０上に直接的に形成され（例えばセルコア１１０により画成される側壁上に形成される等）得る。係る横方向に近接するストレッサー構造１２０Ｌは、フリー領域１１２、ビット線１４０、およびワード線１５０のうちの１つまたは複数に直接物理的接触の状態にあり得る。

また図２Ｂに示すようにいくつかの実施形態では、横方向に近接するストレッサー構造１２０Ｌはセルコア１１０の高さにわたり延長し得る。横方向に近接するストレッサー構造１２０Ｌは、横方向に近接するストレッサー構造１２０Ｌの孤立的なセグメントを隣接するセルコア１１０の間に画成するよりもむしろ、隣接するセルコア１１０の間の距離にもまたがり得る。

また図２Ｃを参照するといくつかの実施形態では、横方向に近接するストレッサー構造１２０Ｌは、絶縁性物質２０によりセルコア１１０から物理的且つ電気的に隔離されつつ、実質的にセルコア１１０の高さにわたり延長し得る。

図２Ｄを参照するといくつかの実施形態では、横方向に近接するストレッサー構造１２０Ｌは実質的にセルコア１１０のフリー領域１１２の高さにわたってのみ延長し得る。係る横方向に近接するストレッサー構造１２０Ｌは、絶縁性物質２０によりセルコア１１０から物理的且つ電気的に隔離されつつ、隣接するセルコア１１０のフリー領域１１２の間に実質的にまたがり得る。

図２Ｅを参照するといくつかの実施形態では、横方向に近接するストレッサー構造１２０Ｌは２つ以上のストレッサー物質を含む。係る横方向に近接するストレッサー構造１２０Ｌは第１ストレッサー物質１２２をセルコア１１０の近位に含み得る。なお、第２ストレッサー物質１２４は第１ストレッサー物質１２２の近位にあり、第１ストレッサー物質１２２はセルコア１１０と第２ストレッサー物質１２４との間に配置される。他の実施形態では、３つ以上のストレッサー物質が横方向に近接するストレッサー構造１２０Ｌに含まれ得る。横方向に近接するストレッサー構造１２０Ｌがセルコア１１０と物理的に接触するよう図示されているが、他の実施形態（図示せず）では、２つ以上のストレッサー物質の横方向に近接するストレッサー構造１２０Ｌはセルコア１１０から、電気的に隔離されてもよく、物理的に隔離されてもよく、または電気的且つ物理的に隔離されてもよい。同様に、横方向に近接するストレッサー構造１２０Ｌがセルコア１１０の高さにわたり延長するものとして図示されているが、他の実施形態（図示せず）では、２つ以上のストレッサー物質の横方向に近接するストレッサー構造１２０Ｌはセルコア１１０の高さの一部分のみにわたり延長（例えばセルコア１１０のフリー領域１１２の高さに沿ってのみ延長）し得る。

図２Ｆを参照するといくつかの実施形態では、横方向に近接するストレッサー構造１２０Ｌは、隣接するセルコア１１０の間にまたがらず、セルコア１１０に直接的に近接しセルコア１１０に接触し得る。

他の実施形態（図示せず）では、ＳＴＴ−ＭＲＡＭセル１００は、図２Ｂ〜図２Ｆに示す横方向に近接するストレッサー構造１２０Ｌに加えて、１つまたは複数の物質の垂直方向に近接するストレッサー構造１２０Ｖ（例えば図２Ａ）を含み得る。係る実施形態では、垂直方向に近接するストレッサー構造１２０Ｖは、それぞれのＳＴＴ−ＭＲＡＭセル１００に対して孤立的な個別の垂直方向に近接するストレッサー構造１２０Ｖを形成し得る。他の係る実施形態では、垂直方向に近接するストレッサー構造１２０Ｖは、複数のＳＴＴ−ＭＲＡＭセル１００にわたり複数のＳＴＴ−ＭＲＡＭセル１００の間で連続的であり得る。さらに他の係る実施形態では、垂直方向に近接するストレッサー構造１２０Ｖは、混合物においてまたは薄膜構造において、２つ以上の物質から形成され得る。

いくつかの実施形態では、セルコア１１０は実質的に円筒形状であり得る。係る実施形態では、横方向に近接するストレッサー構造１２０Ｌはセルコア１１０を包囲し、セルコア１１０は横方向に近接するストレッサー構造１２０Ｌ内で中心に配置され得る。例えば図３Ａ〜図３Ｆでは、それぞれ図２Ａの切断線Ａ−Ａ、図２Ｂの切断線Ｂ−Ｂ、図２Ｃの切断線Ｃ−Ｃ、図２Ｄの切断線Ｄ−Ｄ、図２Ｅの切断線Ｅ−Ｅ、図２Ｆの切断線Ｆ−Ｆに沿った断面図が示される。

他の実施形態では、セルコア１１０は実質的に箱型形状であり得る。係る実施形態では、横方向に近接するストレッサー構造１２０Ｌはセルコア１１０を包囲し、セルコア１１０は横方向に近接するストレッサー構造１２０Ｌ内で中心に配置され得る。例えば図４Ａ〜図４Ｆでは、それぞれ図２Ａの切断線Ａ−Ａ、図２Ｂの切断線Ｂ−Ｂ、図２Ｃの切断線Ｃ−Ｃ、図２Ｄの切断線Ｄ−Ｄ、図２Ｅの切断線Ｅ−Ｅ、図２Ｆの切断線Ｆ−Ｆに沿った断面図が示される。

他の実施形態（図示せず）では、横方向に近接するストレッサー構造１２０Ｌは、横方向に近接するストレッサー構造１２０Ｌがセルコア１１０を横方向に完全に包囲しないよう、孤立的なセグメント状で形成される。係る実施形態では、横方向に近接するストレッサー構造１２０Ｌのセグメントは、セルコア１１０の側部全面ではなく１つのみまたはいくつかの側部と横方向に近接し得る（例えば図１に示すように、セルコア１１０の１対の側部と横方向に近接する）。

さらに、メモリセルを形成する方法も開示される。この方法は、セルコアを形成することと、応力をセルコアに印加して、セルコア内の物質により示される磁化方向に影響を及ぼすことと、を含む。

メモリセルを形成することは、フリー領域１１２を含むセルコアを形成すること、および絶縁性物質２０によりフリー領域１１２から隔離されたストレッサー構造１２０を形成すること、を含む。フリー領域１１２を有するセルコアは従来の方法を用いて形成され得、係る従来の方法については本明細書では詳細な説明は加えない。同様に、絶縁性物質２０も従来の方法を用いてフリー領域１１２の側壁上に形成され得る。横方向に近接するストレッサー構造１２０Ｌは、横方向に近接するストレッサー構造１２０Ｌとフリー領域１１２とを隔離する絶縁性物質２０が存在しない実施形態においてはフリー領域１１２の側壁上に形成されてもよく、または絶縁性物質２０上に形成されてもよい。ストレッサー構造１２０は、少なくとも１つの隣接物質に対して応力を作用させるストレッサー構造１２０を形成するにあたり好適なパラメータ（例えば流速、温度、圧力、濃度、曝露時間など）下で、従来技術（例えばプラズマＣＶＤなど）により形成され得る。なお係る隣接物質は例えばフリー領域１１２または絶縁性物質２０であり得る。ストレッサー構造１２０により作用される応力は、作製プロセスにおける温度変化時の熱的な不整合に、容積の膨張・収縮（例えばストレッサー構造１２０を含むストレッサー物質の熱膨張係数と隣接物質の熱膨張係数との間に違いが存在することに起因する）に、ストレッサー構造１２０を含む物質内の物質組成および不純物に起因する格子不整合応力に、またはこれらの任意の組み合わせに、起因し得る。他の実施形態（例えばストレッサー構造１２０がアニーリング時に収縮するよう構築されたスピンオンガラス物質を含む実施形態など）では、ストレッサー構造１２０により作用される応力はストレッサー物質の収縮時に生成され得る。さらに他の実施形態（例えばストレッサー構造１２０がアニーリング時に緻密化するよう構築された非晶質物質を含む実施形態など）では、ストレッサー構造１２０により作用される応力はストレッサー物質の緻密化に起因して生成され得る。

図５Ａ〜図５Ｃを参照すると例えば、横方向に近接するストレッサー構造１２０Ｌを有するセルコアを含むメモリセルを形成することはフリー領域１１２’を有するセルコア１１０（図２Ａ〜図２Ｆ）を形成することを含み得る。なお形成当初においては、フリー領域１１２’は歪みを示さなくてもよい。絶縁性物質２０がセルコア１１０の側壁上に形成され得、横方向に近接するストレッサー構造１２０Ｌが絶縁性物質２０上に形成され得る。他の実施形態では、横方向に近接するストレッサー構造１２０はセルコア１１０上に直接的に形成され得る。フリー領域１１２’および横方向に近接するストレッサー構造１２０は、メモリセルの他の物質とともに、室温および動作温度を越える処理温度で形成され得る。係る処理温度において、横方向に近接するストレッサー構造１２０は、横方向に近接するストレッサー構造１２０およびＳＴＴ−ＭＲＡＭセル１００内の他の物質（図２Ａ〜図２Ｆ）が室温または動作温度に冷却するにつれて変化し得る物理的特性（例えば格子構造など）を示し得る。例えば形成当初では図５Ａに示すように、横方向に近接するストレッサー構造１２０Ｌは第１構造を画成し得る。横方向に近接するストレッサー構造１２０Ｌが冷却するにつれて、図５Ｂに示すように、横方向に近接するストレッサー構造１２０Ｌは隣接物質（例えば絶縁性物質２０など）よりも大きい率で膨張し、したがって、以前は隣接物質により占められていた空間に浸入し、それによりフリー領域１１２”に対して圧縮応力が作用され、その結果としてフリー領域１１２”が一定量の歪みを示すこととなり得る。この膨張における不整合は隣接物質に対して横方向圧縮応力５００を作用させ、歪みが生じさせられたこの物質はその後、作用された応力を、横方向圧縮応力５００の少なくとも一部分をその隣接物質に作用させることにより、進展させ得る。なおこの隣接物質はセルコア１１０のフリー領域１１２”を含み得る（図２Ａ〜図２Ｆ）。膨張は図５Ｃに示す最大膨張まで継続し得る。なおこの最大膨張は、横方向に近接するストレッサー構造１２０ＬおよびＳＴＴ−ＭＲＡＭセル１００内の他の物質（図２Ａ〜図２Ｆ）が室温または動作温度まで冷却したときに示され得る。横方向に近接するストレッサー構造１２０Ｌ、結果的に生成された横方向応力５００、およびフリー領域１１２の歪み状態は、横方向に近接するストレッサー構造１２０Ｌおよび隣接物質の形成および冷却の完了後、ＳＴＴ−ＭＲＡＭセル１００（図２Ａ〜図２Ｆ）の使用および動作中、実質的に不変に保持され得る。

図５Ａ〜図５Ｃにも図示するように、図５Ａに示す歪みが生じていない形成当初のフリー領域１１２’は、磁化方向２００を示し得、この磁化方向２００は実質的に水平方向に配置され得る。フリー領域１１２’は、フリー領域１１２’に対して作用される応力により生じた歪み状態が存在しない場合、係る水平方向の磁化方向２００を示し続け得る。一方、図５Ｂに示すように、横方向に近接するストレッサー構造１２０Ｌにより横方向圧縮応力５００がフリー領域１１２”に対して作用されてフリー領域１１２”が歪み状態を呈するにつれ、磁化方向２００は、形成当初において歪み状態にはないフリー領域１１２’（図５Ａ）により示される磁化方向２００と比較して、より垂直の方向に変化され得る。フリー領域１１２および横方向に近接するストレッサー構造１２０Ｌの形成が完了すると、図５Ｃに示すように、フリー領域１１２は、このとき歪み状態にあり、実質的に垂直の磁化方向２００を示し得る。

図５Ｃでは上向きの矢印を用いて実質的に垂直の磁化方向２００が示されているが、この表現された上向き方向は、固定領域１１４（図２Ａ〜図２Ｆ）により示される磁化方向に対して平行なときの、または反平行なときの、歪みを生じさせられたフリー領域１１２により示される磁化方向を示し得る。フリー領域１１２の平行から反平行への反転に起因して、横方向圧縮応力によりフリー領域１１２内で誘導された垂直の磁化方向２００は、代替的に、下向きの矢印で表現され得る。さらに、横方向圧縮応力５００下で歪みが生じさせられたフリー領域１１２により示される磁化方向２００の方向がフリー領域１１２を含む物質（単数または複数）に依存し得るため、本開示は、圧縮性の横方向応力を介して、歪みが生じさせられたフリー領域１１２内において垂直の磁化方向を達成することに限定されないことが理解されるべきである。他の実施形態では、フリー領域１１２を含む物質は、横方向引張応力が直接的または間接的にフリー領域１１２に対して作用すると、フリー領域１１２内の磁化方向に影響を及ぼす歪みが示され、その結果、フリー領域１１２内に所望の垂直磁化方向が達成される、という性質を示すものであり得る。係る実施形態ではしたがって、横方向に近接するストレッサー構造１２０Ｌの組成および横方向に近接するストレッサー構造１２０Ｌを形成するための技術は、フリー領域１１２に対して直接的または間接的に横方向引張応力を作用させるよう構成された横方向に近接するストレッサー構造１２０Ｌが達成されるよう、調節され得る。

図６Ａ〜図６Ｃを参照すると他の実施形態が示される。この実施形態に係るメモリセルを形成する方法は、第１垂直方向に近接するストレッサー構造１２０Ｖ’を形成することと、第１垂直方向に近接するストレッサー構造１２０Ｖ’の上方にセルコア１１０を形成することと、第２垂直方向に近接するストレッサー構造１２０Ｖ”をセルコア１１０の上方に形成することと、を含む。垂直方向に近接するストレッサー構造１２０Ｖ’、１２０Ｖ”を含むストレッサー物質（単数または複数）は、製作または他の処理の結果、隣接物質から離れるよう収縮し、フリー領域１１２に対して垂直引張応力を間接的に作用させ、フリー領域１１２が歪み状態となるよう、構築され得る。したがって形成当初では、フリー領域１１２’（歪み状態にはない）は図６Ａに示すように実質的に水平の磁化方向２００を示し得る。垂直方向に近接するストレッサー構造１２０Ｖ'、１２０Ｖ”が例えば冷却中に収縮するにつれて、垂直方向に近接するストレッサー構造１２０Ｖ’、 １２０Ｖ”は隣接物質に対して垂直引張応力６００を作用させ、したがってフリー領域１１２”に対して垂直引張応力６００を間接的に作用させ、図６Ｂに示すようにいくぶん真っ直ぐなフリー領域１１２”の磁化方向２００の方向が変化することとなる。製作の完了後、垂直方向に近接するストレッサー構造１２０Ｖ’、 １２０Ｖ”は、歪みを生じさせられたフリー領域１１２が図６Ｃに示すように実質的に垂直の磁化方向２００を示すよう、フリー領域１１２に対して垂直引張応力６００を作用させ続ける。垂直方向に近接するストレッサー構造１２０Ｖ’、 １２０Ｖ”の収縮、および結果的に生成される垂直応力６００は、垂直方向に近接するストレッサー構造１２０Ｖ’、 １２０Ｖ”および隣接物質の形成および冷却の後、実質的に不変であり得る。

再び、図６Ｃでは上向きの矢印を用いて実質的に垂直の磁化方向２００が示されているが、この表現された上向き方向は、固定領域１１４（図２Ａ〜図２Ｆ）により示される磁化方向に対して平行なとき、または反平行なときに、歪みを生じさせられたフリー領域１１２により示される磁化方向を示し得る。垂直引張応力により歪みが生じさせられたフリー領域１１２内で誘導された垂直の磁化方向２００は、代替的に、下向き矢印（図示せず）により表現され得る。さらに、垂直引張応力６００下で歪みが生じさせられたフリー領域１１２により示される磁化方向２００の方向がフリー領域１１２を含む物質（単数または複数）に依存し得るため、本開示は、引張性の垂直応力を介して、フリー領域１１２内において垂直の磁化方向を達成することに限定されないことが理解されるべきである。他の実施形態では、フリー領域１１２を含む物質は、垂直圧縮応力が直接的または間接的にフリー領域１１２に対して作用すると、フリー領域１１２内の磁化方向が影響され、その結果、歪みが生じさせられたフリー領域１１２内に所望の垂直の磁化方向が生じる、という性質を示し得る。係る実施形態ではしたがって、垂直方向に近接するストレッサー構造１２０Ｖ’、 １２０Ｖ”の組成および垂直方向に近接するストレッサー構造１２０Ｖ’、 １２０Ｖ”を形成するための技術は、フリー領域１１２に対して直接的または間接的に垂直圧縮応力を作用させるよう構成された垂直方向に近接するストレッサー構造１２０Ｖ’、 １２０Ｖ”が達成されるよう、調整され得る。

いくつかの実施形態では、セルコアのフリー領域１１２は、歪み状態にないとき、すなわち外部から作用される応力（例えば横方向圧縮応力５００、垂直引張応力６００、横方向引張応力、または垂直圧縮応力）下にないときでさえも垂直の磁化方向２００を示し得る。係る実施形態では、本実施形態に係るストレッサー構造１２０（例えば横方向に近接するストレッサー構造（単数または複数）１２０Ｌ、垂直方向に近接するストレッサー構造（単数または複数）１２０Ｖ’、１２０Ｖ”）は、歪みが生じさせられたフリー領域１１２により示される垂直の磁化方向を保持するよう、構築および構成され得る。

他の実施形態では、セルコアのフリー領域１１２は、非歪み状態で、すなわち外部から作用される応力がない状態で、形成され得る。係るフリー領域１１２を形成する物質は、セルコアの使用中にセルの局所的温度が増加するときに垂直の磁化方向２００を示すよう構築され得る。使用中の温度上昇はフリー領域１１２に対して応力を作用させ得、その結果、一時的な、垂直の磁化方向２００が生じることとなる。応力は、フリー領域１１２の熱的に誘導された膨張に、１つまたは複数の隣接物質の熱的に誘導された膨張に、またはその両方に起因し得る。例えばセルの読み出しまたは書き込み中に局所的温度が上昇すると、応力がフリー領域１１２に対して作用し、その結果、フリー領域１１２が歪み状態に達し、垂直の磁化方向２００が示されることとなり得る。セルの使用後に局所的温度が低下すると、応力が緩和され、フリー領域１１２が元の非歪み状態に遷移することとなり得る。非歪み状態では、フリー領域１１２はもはや垂直の磁化方向２００を示し得ない。係る実施形態はストレッサー構造１２０を含まなくてもよい。したがってフリー領域１１２に対して作用される応力は、永久的または一時的であり得、機械的応力および熱応力のうちの１つまたは複数であり得る。

少なくとも１つのＳＴＴ−ＭＲＡＭセル（例えばＳＴＴ−ＭＲＡＭセルのアレイ）を含む半導体デバイス構造も開示される。図７を参照すると、本明細書で説明する１つまたは複数の実施形態にしたがって具体化された半導体デバイス構造７００の簡略ブロック図が示される。半導体デバイス構造７００はメモリアレイ７０２および制御論理素子７０４を含む。メモリアレイ７０２は複数の、図２Ａ〜図４Ｆに示すＳＴＴ−ＭＲＡＭセル１００のうちのいずれかを含み得る。制御論理素子７０４は、メモリアレイ７０２内のいずれかまたは全部のメモリセル（例えばＳＴＴ−ＭＲＡＭセル１００）から読み出すこと、または係るメモリセルに書き込むことを行うために、メモリアレイ７０２と動作可能に相互作用するよう構成され得る。

メモリアレイ（例えばメモリアレイ７０２）を含むシステムも開示される。図８を参照すると、プロセッサベースのシステム８００が示される。プロセッサベースのシステム８００は、本開示の実施形態にしたがって製造された様々な電子デバイスを含み得る。プロセッサベースのシステム８００は、コンピュータ、携帯用小型無線呼出し機（ｐａｇｅｒ）、セルラー電話、電子手帳、制御回路、または他の電子デバイスなどの様々な種類のうちのいずれかであり得る。プロセッサベースのシステム８００は、システム機能の処理およびプロセッサベースのシステム８００における要求を制御するために、１つまたは複数のプロセッサ８０２（例えばマイクロプロセッサ）を含み得る。プロセッサ８０２およびプロセッサベースのシステム８００の従属部品は本開示の実施形態にしたがって製造された磁気メモリデバイスを含み得る。

プロセッサベースのシステム８００は電源装置８０４を含み得る。例えば、プロセッサベースのシステム８００が携帯型システムであるならば、電源装置８０４は燃料電池、電源スカベンジング装置（ｐｏｗｅｒ ｓｃａｖｅｎｇｉｎｇ ｄｅｖｉｃｅ）、永久電池、交換可能電池、および充電式バッテリのうちの１つまたは複数を含み得る。電源装置８０４はＡＣアダプタも含み得、したがってプロセッサベースのシステム８００は例えば壁コンセントに差し込まれ得る。電源装置８０４はＤＣアダプタも含み得、したがってプロセッサベースのシステム８００は例えば車両シガレットライタに差し込まれ得る。

プロセッサベースのシステム８００が実行する機能に応じて、様々な他のデバイスがプロセッサ８０２に連結され得る。例えば、ユーザインターフェース８０６がプロセッサ８０２に連結され得る。ユーザインターフェース８０６は、ボタン、スイッチ、キーボード、ライトペン、マウス、ペン付きデジタイザ、タッチスクリーン、音声認識システム、マイクロフォン、またはこれらの組み合わせなどの入力装置を含み得る。ディスプレイ８０８もプロセッサ８０２に連結され得る。ディスプレイ８０８はＬＣＤディスプレイ、ＳＥＤディスプレイ、ＣＲＴディスプレイ、ＤＬＰディスプレイ、プラズマディスプレイ、ＯＬＥＤディスプレイ、ＬＥＤディスプレイ、３次元投影、オーディオディスプレイ、またはこれらの組み合わせを含み得る。さらにＲＦサブシステム／ベースバンドプロセッサ８１０もプロセッサ８０２に連結され得る。ＲＦサブシステム／ベースバンドプロセッサ８１０はＲＦ受信器およびＲＦ送信機（図示せず）に連結されたアンテナを含み得る。１つの通信ポート８１２、または２つ以上の通信ポート８１２もプロセッサ８０２に連結され得る。通信ポート８１２は例えば、１つまたは複数の周辺装置８１４（例えばモデム、プリンタ、コンピュータ、スキャナ、カメラなど）に、またはネットワーク（例えばローカルエリアネットワーク、リモートエリアネットワーク、イントラネット、またはインターネットなど）に、連結されるよう適応され得る。

プロセッサ８０２は、メモリ内に格納されたソフトウェアプログラムを実装することによりプロセッサベースのシステム８００を制御し得る。ソフトウェアプログラムは例えば、オペレーティングシステム、データベースソフトウェア、製図用ソフトウェア、ワードプロセシングソフトウェア、メディア編集ソフトウェア、またはメディア再生ソフトウェアを含み得る。メモリは様々なプログラムの格納および支援のためにプロセッサ８０２に動作可能に連結される。例えば、プロセッサ８０２はシステムメモリ８１６に連結され得、システムメモリ８１６はスピン注入磁化反転磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）、磁気ランダムアクセスメモリ（ＭＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、および他の周知のメモリ種類のうちの１つまたは複数を含み得る。システムメモリ８１６は揮発性メモリ、不揮発性メモリ、またはこれらの組み合わせを含み得る。システムメモリ８１６は通常、動的にロードされるアプリケーションおよびデータを格納することができるよう、大きい容量を有する。いくつかの実施形態では、システムメモリ８１６は半導体デバイス構造（例えば図７の半導体デバイス７００）、メモリセル（図２Ａ〜図４ＦのいずれかのＳＴＴ−ＭＲＡＭセル１００）、またはその両方を含み得る。

プロセッサ８０２は不揮発性メモリ８１８にも連結され得る。このことは、システムメモリ８１６が必ず揮発性であるとは限らないことを示唆する。不揮発性メモリ８１８は、システムメモリ８１６と組み合わせて用いられるよう、ＳＴＴ−ＭＲＡＭ、ＭＲＡＭ、リードオンリーメモリ（ＲＯＭ、例えばＥＰＲＯＭ、抵抗変化型リードオンリーメモリ（ＲＲＯＭ））およびフラッシュメモリのうちの１つまたは複数を含み得る。ＲＯＭのサイズは通常、任意の必要なオペレーティングシステム、アプリケーションプログラム、および固定データを格納するにあたりちょうど十分に大きいよう選択される。加えて不揮発性メモリ８１８は例えば、ディスクドライブメモリ（例えば抵抗変化型メモリまたは他の種類の不揮発性ソリッドステートメモリを含むハイブリッドドライブ）などの大容量メモリを含み得る。不揮発性メモリ８１８は本開示の実施形態にしたがって形成されたＳＴＴ−ＭＲＡＭデバイス（例えば図７の半導体デバイス構造７００、図２Ａ〜図４ＦのいずれかのＳＴＴ−ＭＲＡＭセル１００などのメモリセル、またはその両方）を含み得る。

したがって、メモリセルが開示される。このメモリセルは、垂直の磁化方向を生じさせる歪みを示すフリー領域を含む磁気セルコアを含む。

セルコアを含むメモリセルも開示される。この磁気セルコアは、歪み状態において垂直の磁化方向を示すフリー領域を含む。セルコアは、固定領域、およびフリー領域と固定領域との間に配置された他の領域も含む。

さらにメモリセルを形成する方法も開示される。なおこの方法は、セルコアを形成することと、応力をセルコアに印加して、セルコア内の物質により示される磁化方向に影響を及ぼすことと、を含む。

さらに、複数のＳＴＴ−ＭＲＡＭセルを含むスピン注入磁化反転磁気ランダムアクセスメモリ（ＳＴＴ−ＭＲＡＭ）アレイを含む半導体デバイス構造が開示される。複数のＳＴＴ−ＭＲＡＭセルのうちの各ＳＴＴ−ＭＲＡＭセルは、垂直の磁化方向を示す歪みが生じさせられたフリー領域を含むセルコアを含む。各セルはセルコアの外部に位置するストレッサー構造も含む。ストレッサー構造は歪みを生じさせられたフリー領域に応力を印加する。

さらに、複数の磁気メモリセルを含むメモリアレイを含むシステムが開示される。複数の磁気メモリセルのうちの各磁気メモリセルは、垂直の磁化方向を示すフリー領域に応力を印加する少なくとも１つのストレッサー構造を含む。

本開示には様々な改変例および代替的形態を本開示の具体化において受け入れる余地があるが、特定の実施形態が、図面において例として示され、本明細書で詳細に説明されてきた。しかし本開示は開示された特定の形態に限定されることを意図するものではない。むしろ、本開示は以下に添付する請求項により定められる本開示の範囲内に含まれる全部の改変例、組み合わせ、均等物、変化例、代替物、およびそれらの法的な均等物を含む。

Claims (20)

1. 垂直の磁化方向を生じさせる歪みを示すフリー領域を含む磁気セルコアを含む、少なくとも１つのメモリセル、
   を含む半導体デバイス。
2. 前記少なくとも１つのメモリセルは、前記磁気セルコアの外部に位置し且つ前記磁気セルコアに応力を印加する少なくとも１つのストレッサー構造をさらに含む、請求項１に記載の半導体デバイス。
3. 前記少なくとも１つのストレッサー構造は横方向応力および垂直応力のうちの少なくとも１つを前記フリー領域に対して作用させる、請求項２に記載の半導体デバイス。
4. 前記少なくとも１つのストレッサー構造は圧縮応力および引張応力のうちの少なくとも１つを前記フリー領域に対して作用させる、請求項２に記載の半導体デバイス。
5. 前記少なくとも１つのストレッサー構造は前記磁気セルコアを横方向に包囲する、請求項４に記載の半導体デバイス。
6. 前記磁気セルコアは横方向に前記少なくとも１つのストレッサー構造の少なくとも２つのセグメントの間に配置される、請求項２に記載の半導体デバイス。
7. 前記少なくとも１つのストレッサー構造は横方向圧縮応力を前記フリー領域に印加する、請求項６に記載の半導体デバイス。
8. 前記磁気セルコアは垂直に前記少なくとも１つのストレッサー構造の少なくとも２つのセグメントの間に配置される、請求項２に記載の半導体デバイス。
9. 前記少なくとも１つのストレッサー構造は垂直引張応力を前記フリー領域に印加する、請求項８に記載の半導体デバイス。
10. 前記少なくとも１つのストレッサー構造は複数のストレッサー物質を含む、請求項２に記載の半導体デバイス。
11. 前記フリー領域は磁歪効果を示す物質を含む、請求項１に記載の半導体デバイス。
12. 前記フリー領域はホイスラー合金を含む、請求項１に記載の半導体デバイス。
13. 前記磁気セルコアは垂直の磁化方向を示す固定領域をさらに含む、請求項１に記載の半導体デバイス。
14. 前記少なくとも１つのメモリセルは、
    複数のメモリセルのうちの各メモリセルの前記磁気セルコアに動作可能に連通するワード線、および
    前記複数のメモリセルのうちの各メモリセルの前記磁気セルコアに動作可能に連通するビット線、
    を含むアレイ内に複数のメモリセルを含み、
    前記複数のメモリセルのうちの各メモリセルの前記フリー領域の前記垂直の磁化方向は、前記磁気セルコアに動作可能に連通する前記ワード線および前記ビット線のうちの１つに向けられる、
    請求項１〜請求項１３のうちのいずれか１つに記載の半導体デバイス。
15. メモリセルを形成する方法であって、
    セルコアを形成することと、
    前記セルコアに応力を印加して、前記セルコア内の物質により示される磁化方向に影響を及ぼすことと
    を含む方法。
16. セルコアを形成することは、
    固定領域を形成することと、
    前記固定領域の上方に非磁性領域を形成することと、
    前記非磁性領域の上方にフリー領域を形成することと
    を含む、請求項１５に記載の方法。
17. 前記セルコアの外部に位置する少なくとも１つのストレッサー構造を用いて前記セルコアに前記応力を印加することをさらに含む、請求項１５に記載の方法。
18. 前記少なくとも１つのストレッサー構造を前記セルコア上に形成することをさらに含み、前記少なくとも１つのストレッサー構造は、前記セルコアの隣接物質の熱膨張係数とは異なる熱膨張係数を有するストレッサー物質を含む、請求項１７に記載の方法。
19. 前記少なくとも１つのストレッサー構造の形成後、前記少なくとも１つのストレッサー構造の温度を低下させ、それにより前記隣接物質に応力を印加し、前記セルコア内の前記フリー領域の磁化方向に影響を及ぼすことをさらに含む、請求項１８に記載の方法。
20. 前記セルコアと前記少なくとも１つのストレッサー構造との間に絶縁性物質を配置することをさらに含む、請求項１７に記載の方法。

Images