JP2013254981A - 磁気メモリ素子およびそれを用いる記憶装置 - Google Patents

磁気メモリ素子およびそれを用いる記憶装置 Download PDF

Info

Publication number
JP2013254981A
JP2013254981A JP2013170692A JP2013170692A JP2013254981A JP 2013254981 A JP2013254981 A JP 2013254981A JP 2013170692 A JP2013170692 A JP 2013170692A JP 2013170692 A JP2013170692 A JP 2013170692A JP 2013254981 A JP2013254981 A JP 2013254981A
Authority
JP
Japan
Prior art keywords
magnetic layer
magnetic
layer
film
memory element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013170692A
Other languages
English (en)
Other versions
JP5660172B2 (ja
Inventor
Michiya Yamada
三千矢 山田
Yasushi Ogimoto
泰史 荻本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2013170692A priority Critical patent/JP5660172B2/ja
Publication of JP2013254981A publication Critical patent/JP2013254981A/ja
Application granted granted Critical
Publication of JP5660172B2 publication Critical patent/JP5660172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1659—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】 磁気メモリ素子を微細化しても磁化の熱安定性を確保する。
【解決手段】第１の磁性層、第１の磁性層に積層した絶縁層および絶縁層に積層した第２の磁性層を備える磁気トンネル接合部を下部電極と上部電極間に設け、第１の磁性層および第２の磁性層の少なくともいずれかを、その磁性層の磁化容易軸方向に伸びるように歪み変形させた磁気メモリ素子であって、第１の磁性層の側面と第２の磁性層の側面とに接するように、第１の磁性層の側面と第２の磁性層の側面とを他の金属から絶縁する層間絶縁膜が備えられており、第１の磁性層および第２の磁性層の少なくともいずれかを層間絶縁膜によって側面から圧縮して歪み変形させることを特徴とする磁気メモリ素子。
【選択図】 図５

Description

本発明は、磁気抵抗効果を用いる磁気メモリ素子およびそれを用いる記憶装置に係り、特に、成膜した磁性層に生じる応力または歪みを利用する磁気メモリ素子および記憶装置に関する。
近年、磁気メモリ素子を用いる不揮発性記憶装置（ＭＲＡＭ：Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の開発が進められている。従来の技術によるこの磁気メモリ素子としては、例えば図１に示すものが挙げられる。図１は磁気メモリ素子１００を含む記憶装置１０の磁気メモリ素子を含む部分を示す拡大断面図である。磁気メモリ素子１００は、磁気トンネル接合（ＭＴＪ）部１３を有しており、このＭＴＪ部１３を下部電極１４と上部電極１２とによって挟むようにして構成されている。ＭＴＪ部１３は下部電極１４側から、固定層２２、絶縁層２１、記録層２０の順に積層された構造を有していて、固定層２２および記録層２０は強磁性体によって作製される。下部電極１４は、基板１５中に作られたドレイン領域２４上に接続され、基板１５中には、そのドレイン領域２４とある距離を隔てるようにされたソース領域２５も作られている。ドレイン領域２４とソース領域２５との上方にはこれらと絶縁されたゲート線１６が形成され、ドレイン領域２４とソース領域２５とゲート線１６の端子を備えるＭＯＳＦＥＴ（金属酸化物半導体電界効果トランジスタ）を構成している。さらに、ソース領域２５の上には、コンタクト部１７とワード線１８とがこの順に積層されている。一方の上部電極１２は、ビット線１１に接続されている。ワード線１８とビット線１１とは、層間絶縁膜２３によって絶縁されてそれぞれが制御回路（図示しない）に接続されている。記憶装置１０は、磁気メモリ素子１００を選択して、それに記憶した情報を読み取り、また磁気メモリ素子１００に情報を書き込む。
次に、このように構成された磁気メモリ素子１００におけるデータ読み取り動作の原理を説明する。まず、記録層２０と固定層２２との間には絶縁層２１があるが、この絶縁層２１の厚みは３ｎｍ以下と薄いため、外部から電圧を印加すれば、絶縁層２１を通過して記録層２０から固定層２２へと電流（トンネル電流）が僅かに流れる。また、記録層２０と固定層２２は強磁性体であるため自発磁化（以下、単に「磁化」という）を有していて、先のトンネル電流は記録層２０と固定層２２の磁化の方向の組み合わせ（磁化配置）によって増減する。すなわち、記録層２０の磁化１０２Ａと固定層２２の磁化１０２Ｂの方向が同じ方向（平行）であるときに絶縁層２１を通過するトンネル電流が増大し、逆に記録層２０の磁化１０２Ａと固定層２２の磁化１０２Ｂの方向が互いに逆方向（反平行）であるときにはトンネル電流が減少する性質がある。この性質はトンネル磁気抵抗効果と呼ばれており、非特許文献１に詳しく記述されている。
この性質を利用し、記録層２０と固定層２２との磁化方向が同方向である時を“０”とし、記録層２０と固定層２２の磁化方向が逆方向である時を“１”と定義すれば、トンネル電流の大小によって１と０とを判別することができる。すなわち、固定層２０の磁化１０２Ｂの方向が固定されている場合には、磁化方向として記録層２０に記憶された情報を読み取ることができる。記録層２０と固定層２２それぞれの磁化の方向は電流などのエネルギーを供給しなくても保存されるため、図１に示す磁気メモリ素子１００を集積化すれば、電源を切ってもデータが消えない不揮発性の記憶装置（メモリ）を実現することができる。
次に、データの書き込み動作の原理について説明する。従来、データの書き込みには、電流による磁場を記録層２０のまわりに発生させ、その磁場によって記録層２０の磁化方向を変化させる方式が採用されていた。しかしながら、この方式では、素子を小さくするにつれて書き込み磁場を行うのに必要な電流が増加してしまう。このように素子サイズの小型化によって電流値が増加するために、磁気メモリ素子の小型化すなわち高密度化が難しいという問題があった。そこで近年、固定層２２から記録層２０にスピン偏極した電流を流すことによって記録層２０の磁化方向を制御する方式が採られるようになった。この方式はＳＴＴ（Ｓｐｉｎ Ｔｏｒｑｕｅ Ｔｒａｎｓｆｅｒ）方式と呼ばれ、非特許文献１に詳しく記述されている。ＳＴＴ方式においては、書き込みのためのスピン偏極電流が素子の小形化と共に減少するようになるため、高密度化が容易となった。
以上のような垂直磁化膜とＳＴＴ方式とを採用することによってギガビットクラスの集積度を有する磁気メモリ装置の開発が進められている。なお、図１に示す磁気メモリ素子は特許文献１に示される磁気メモリ素子と同等の動作をするものである。
米国特許出願公開第２００７／２９７２２０号明細書 猪俣浩一郎、"不揮発性磁気メモリ ＭＲＡＭ"、（株）工業調査会、２００５年１１月
しかしながら、磁気メモリ素子を集積化しＭＲＡＭを製造しようとすると、記録磁化の熱安定性が損なわれうるという問題を見出した。
一般的に、強磁性層の磁化の熱安定性の指標となる因子としてＫｕＶ／ｋＢＴが用いられる。ここで、Ｖは強磁性層の体積、ｋＢはボルツマン定数、Ｔは温度である。この関係より、強磁性層の形状が与えられると、熱安定性は、磁気異方性エネルギーＫｕと温度Ｔのみによって定まることとなる。前述した通り、磁気異方性エネルギーは磁性層の内部応力によって変化するため、結果として、磁気メモリ素子の記録磁化の熱安定性は記録層２０の内部応力によって変化することになる。磁気メモリ素子を集積化してＭＲＡＭとして利用するためには、熱安定性因子（Ｔｈｅｒｍａｌ Ｓｔａｂｉｌｉｔｙ Ｆａｃｔｏｒ）ＫｕＶ／ｋＢＴの値を６０以上にする必要があると言われている。つまり、ＭＲＡＭを作製するためには、各素子中の磁性層における磁化の熱安定性を高める必要があり、そのためには磁気異方性エネルギーＫｕを高めなくてはならない。
磁気メモリ素子を集積化しＭＲＡＭを製造する場合には、半導体集積回路の作製プロセスを用いるが、そのときには１００ＭＰａ程度の応力が素子内部に残留する。本願の発明者は、上記の熱安定性低下の原因がこの残留応力にあると考えている。すなわち、半導体プロセスによって磁性層に内部応力σが生じると、磁気弾性エネルギーがＨｅｌ＝−（３／２）λσに従って変化する。ここで、λは、磁歪定数と呼ばれる磁性体によって決まる定数であり、典型的な値は、希土類−遷移金属合金では１００〜１０００ｐｐｍ程度である。ここで、磁気弾性エネルギーは上述の磁気異方性エネルギーＫｕの一部である。したがって、半導体プロセスによって内部応力σが生じると、その結果磁気メモリ素子の磁性体における磁気異方性エネルギーＫｕが変化し、その結果熱安定性因子が影響を受けることとなる。
次に、磁気メモリ素子を集積化しＭＲＡＭを製造する際の残留応力による影響をより具体的に見積もることとする。ＭＲＡＭを作製するための半導体プロセスにおいて素子内部に生じて残留する応力は、ＣＭＯＳプロセスを例にとると、各素子内部には数１００ＭＰａ程度の応力となる。磁性を利用しないデバイスであれば、この程度の残留応力が問題になることは殆どない。これに対してＭＲＡＭの場合には、仮に磁歪定数を１０００ｐｐｍとし、応力が１００ＭＰａである場合を考えると、応力の影響による磁気弾性エネルギーは、１０５Ｊ／ｍ３（＝１０６ｅｒｇ／ｃｍ３）程度となる。ここで、例えば垂直磁気記録に使われるＣｏＣｒＰｔ系合金においては、結晶磁気異方性エネルギーは１０５〜１０６Ｊ／ｍ３（＝１０６〜１０７ｅｒｇ／ｃｍ３）程度となっている。すなわち、磁気弾性エネルギーは、結晶磁気異方性エネルギーと同程度のオーダーの数値を示す。このようにＭＲＡＭにおける内部応力の影響は磁化の安定性と密接に関係している。残留応力が磁気異方性エネルギーの合計値に大きな影響を与えるため、ＭＲＡＭの製造の際には、半導体プロセスによる残留応力を適切に考慮することが必要となる。
特に、図２に示すように、残留している応力（例えば応力１０１）によって磁性層に歪み変形が生じた結果、磁気異方性エネルギーが小さくなると、熱ゆらぎによって垂直方向の磁化が面内方向に傾いてしまう可能性が高くなる。図２は、円形の形状を有する磁性層２０の平面図および断面図を示しており、残留応力が引張応力である場合を示している。このように、残留応力が磁化の向きを垂直方向から面内方向に傾けるように作用してしまうと、磁化の熱的な安定性が損なわれてしまい、ＭＲＡＭとして必要な熱安定性が得られなくなってしまう恐れがある。
本願の発明者は上記のような問題を見出すとともに、半導体プロセスにおいて磁気メモリ素子の強磁性層に生じる応力あるいは歪みを適切に制御することによって磁気メモリ素子における磁化の熱安定性を損ねないようにしうること、さらには、その応力や歪みが磁化の熱安定性を強めるようにもすることができることを見出して本発明はなされたものである。
本発明において、第１の磁性層と、該第１の磁性層に積層した絶縁層と、該絶縁層に積層した第２の磁性層とを有する磁気メモリ素子であって、前記第１の磁性層および前記第２の磁性層の少なくともいずれかを、磁性層の磁化容易軸方向に伸びるように歪み変形させた磁気メモリ素子が提供される。この構成によって、第１の磁性層と第２の磁性層において、磁気異方性エネルギーＫｕが上昇し、記録層の磁化の熱安定性を改善することができる。
また、本発明においては、前記第１の磁性層の側面と前記第２の磁性層の側面とに接するように、前記第１の磁性層の側面と前記第２の磁性層の側面とを他の金属から絶縁する層間絶縁膜が備えられており、前記第１の磁性層および前記第２の磁性層の少なくともいずれかを前記層間絶縁膜によって側面から圧縮して歪み変形させることができる。前記層間絶縁膜によって記第１の磁性層と第２の磁性層とを側面から圧縮し、内部に面内の方向を向く圧縮応力を発生させることで記録磁化の熱安定性を改善することができる。
さらに、本発明は、記憶装置としても実施することができる。
本発明によれば、プロセス時に半導体プロセスにおいて残留応力または歪み変形を磁性層に発生させ、発生した応力または歪みをその磁性層の磁化の熱安定性を強めるように積極的に利用することにより、これによって磁性層内部の磁化の向きが傾くことを防止し、あるいは、記録磁化の熱安定性を改善することができる。
従来技術による磁気メモリ素子の構成例の構成を示す断面図。 応力によって磁化の安定性が低下して磁化が傾く様子を示す概念図。 面内方向に中心対象に圧縮応力が磁性層にかかっている状態の説明図。 面内方向の１軸方向に応力が磁性層にかかっている状態の説明図。 本発明の第１の実施形態による磁気メモリ素子（実施例１）の構成を示す断面図。 本発明の第２の実施形態による磁気メモリ素子（実施例２）の構成を示す断面図。 本発明の第３の実施形態による磁気メモリ素子（実施例３）の構成を示す断面図の構成を示す断面図。 本発明の第４の実施形態によるＭＲＡＭ（実施例４）の構成を示す断面図。 本発明における磁気メモリ素子の第３の実施形態および実施例３の構成を示す断面図。 本発明における磁気メモリ素子の実施例３における作製方法の説明図。 磁気異方性エネルギーの測定方法を説明するための特性図。
以下、図面をさらに参照して本発明の実施形態について説明する。
本発明のある態様では、歪み変形を積極的に利用して記録層の磁化の熱安定性の悪化を防止しまたは改善する。この際の歪み変形の作用について説明する。図３の平面図と正面図において二点鎖線によって示したような歪み変形の無い磁性層があるとする。そして、この磁性層に全方向から均等に中心に向かう半径方向の応力、すなわち中心対称な応力が加わっているとする。その結果、図３において実線によって示されているように、この磁性層は、面内での大きさ（半径または直径）がわずかに小さくなり膜厚がわずかに増加するように歪んで変形する。図３の平面図に示した矢印はこの変形における周縁部の変位である。本願の全般にわたってこのような状態を、面内方向に中心対称な圧縮応力がかかる状態と定義する。このように、面内（膜面）方向に圧縮応力がかかる状態においては、磁性層は面内方向に圧縮されて小さくなり、縦方向（垂直方向）には伸びることになる。よって、面内方向に圧縮応力がかかる状態では、垂直磁化膜は容易軸方向すなわち膜厚方向に伸ばされるように歪み変形する。これにより磁化膜の磁気異方性エネルギーが向上し、膜に垂直な方位の垂直磁化の熱安定性を改善することができる。なお、説明のために、図面では実際には微小な変形を拡大して表現している。
また、図４には別の歪み変形の態様を示す。図４は磁性層の平面図と正面図である。図４に示したのは、図３とは異なり、面内の１方向において両側（平面図の上下方向）から圧縮応力が加わった状態であり、応力の加わり方は図３の場合とは異なり中心対称ではなく軸対称である。この状態を、本願の全般にわたって、面内方向の１軸方向に圧縮応力がかかる状態と定義する。面内方向の１軸方向に圧縮応力がかかる状態では、磁性層は平面図の上下方向に縮むように、また、左右方向に伸びるように歪み変形するとともに、正面図における縦方向（垂直方向）にも伸びることになる。従って、この場合、第１の磁性層が面内磁化膜であると、伸びる方向（平面図の左右方向）を磁化容易軸と一致させれば磁気異方性エネルギーが向上する。また、第１の磁性層が垂直磁化膜である場合にも、垂直方向に引き伸ばされるので磁気異方性エネルギーが向上する。よって、面内方向の１軸方向に圧縮応力がかかる場合では、磁化層が水平磁化膜でも垂直磁化膜でも、磁化容易軸方向に磁性層を伸びるように歪み変形させることができ、磁化層の磁化の熱安定性を向上させることができる。
以上より、本発明の好ましい態様として、前記第１の磁性層および前記第２の磁性層が垂直磁化膜であり、前記第１の磁性層および前記第２の磁性層との少なくともいずれかを、膜面に対し垂直方向に伸びるように歪み変形させるよう構成することができる。この構成によれば、垂直磁化膜において第１の磁性層および第２の磁性層に発生させた応力を、記録磁化の安定性に利用することができる。
また、本発明の別の好ましい態様として、前記第１の磁性層および前記第２の磁性層が面内磁化膜であり、面内形状が楕円または長方形にされていて長軸方向に伸びるように歪み変形させるよう構成することができる。この構成によれば、面内磁化膜において、磁気方性エネルギーを向上させ記録磁化の熱安定性を改善することができる。
本発明においては、好ましくは、前記第１の磁性層の側面と前記第２の磁性層の側面とに接するように、前記第１の磁性層の側面と前記第２の磁性層の側面とを他の金属から絶縁する層間絶縁膜が備えられており、前記第１の磁性層および前記第２の磁性層のうちの少なくともいずれかを前記層間絶縁膜によって側面から圧縮して歪み変形させることができる。前記層間絶縁膜によって記第１の磁性層と第２の磁性層とを側面から圧縮し、内部に面内の方向を向く圧縮応力を発生させることで記録磁化の熱安定性を改善することができる。
本発明においては、好ましくは、前記第１の磁性層の下部に、前記第１の磁性層の熱膨張係数より大きい熱膨張係数の材質による下地層または基板を備えており、前記下地層または基板を収縮させて前記第１の磁性層を圧縮することにより前記第１の磁性層あるいは前記第２の磁性層のうち少なくともいずれかを歪み変形させることができる。つまり、下地層あるいは基板の収縮に引きずられて第１の磁性層が圧縮されるため、第１の磁性層が内部に圧縮応力を発生させる。圧縮応力は第２の磁性層においても発生しうる。このため、圧縮応力により第１の磁性層および第２の磁性層の磁化の熱安定性を改善することができる。この熱安定性改善の効果は、第１の磁性層において顕著に現れる。
本発明においては、第１の磁性層と、該第１の磁性層に積層した絶縁層と、該絶縁層に積層した第２の磁性層とを有する磁気メモリ素子であって、前記第１の磁性層と前記第２の磁性層との少なくともいずれかに、面内のいずれかの方向に向く圧縮応力が残るように構成された磁気メモリ素子が提供される。第１の磁性層と第２の磁性層において、磁気異方性エネルギーＫｕが上昇し、記録磁化の熱安定性が改善することができる。面内のいずれかの方向に向く圧縮応力とは、中心対象の圧縮応力や一軸性の圧縮応力を含む。
本発明においては、好ましくは、前記第１の磁性層の側面と前記第２の磁性層の側面とに接するように、前記第１の磁性層の側面と前記第２の磁性層の側面とを他の金属から絶縁する層間絶縁膜が備えられており、前記第１の磁性層または前記第２の磁性層を前記層間絶縁膜によって側面から圧縮して前記圧縮応力を発生させるよう構成することができる。この構成によれば、前記層間絶縁膜によって第１の磁性層と第２の磁性層とを側面から圧縮し、内部に圧縮応力を発生させることで記録磁化の熱安定性を改善することができる。
本発明のいずれの態様においても、前記第１の磁性層または第２の磁性層が、希土類−遷移金属合金の単層膜であるか、希土類−遷移金属合金とスピン偏極膜との積層膜とするのが好適である。このような構成によれば、希土類−遷移金属合金は応力による磁化の熱安定性の変化が大きいので、第１の磁性層および第２の磁性層に発生させた応力を効率良く記録磁化の安定性に利用することができる。なお、ここでいう希土類−遷移金属合金とは、Ｇｄ、Ｔｂ、Ｄｙなどの希土類系元素とＦｅ、Ｃｏなどの遷移金属元素とを成分とする合金である。また、スピン偏極膜とは、例えばＦｅ、ＦｅＣｏ、ＦｅＣｏＢのようにΔ１バンドに関してスピンが完全に偏極している磁性膜を意味している。この偏極膜を、ＭｇＯのような、積層方向に対して４回対称性を有する絶縁層と組み合わせてスピントンネル接合を構成することにより、実効的なスピン偏極率を高めることができる。このような構成においては、条件を最適化することにより、１０００％程度の磁気抵抗比が得られることが、理論的にも実験的にも明らかにされている。
この場合に、前記第１の磁性層または第２の磁性層を、希土類−遷移金属合金と、ＦｅＣｏ合金薄膜またはＦｅＣｏＢ合金薄膜いずれかとの積層膜とするとさらに好適である。このうち、ＦｅＣｏ合金薄膜は、ＦｅＣｏ／ＭｇＯ／ＦｅＣｏという積層膜の構成によって磁気抵抗比が２００％以上となることが実験的に確かめられており、スピン偏極膜として良好な特性を実現することができる。また、ＦｅＣｏＢ合金薄膜は、アモルファス薄膜であるため下地に依存せずに均一な膜質での大面積の製膜が可能であるという利点がある。
また、本発明のいずれの態様においても、前記第１の磁性層または第２の磁性層が、グラニュラー垂直磁化膜の単層膜であるか、または、グラニュラー垂直磁化膜とスピン偏極膜とを積層した積層膜であると好適である。グラニュラー垂直磁化膜の磁化方向を応力によって垂直方向に安定させることができ記録磁化の熱安定性を改善することができる。なお、ここでいうグラニュラー垂直磁化膜とは、ＣｏＣｒＰｔ−ＳｉＯ２に代表されるような、絶縁体または非磁性体中にグレイン状またはカラム状に垂直磁化金属の塊が存在する磁性膜のことを指す。この場合にも、前記第１の磁性層または第２の磁性層を、グラニュラー垂直磁化膜と、ＦｅＣｏ合金薄膜またはＦｅＣｏＢ合金薄膜いずれかとの積層膜とすると上記と同様の利点がありさらに好適である。
本発明の実施形態の磁気メモリ素子は、それを記憶素子として用いる記憶装置とすることができる。その際、複数の前記磁気メモリ素子と、流動性のある封止材を硬化させて該複数の磁気メモリ素子を内部に封入する封止パッケージとを備え、前記封止材を硬化させる際の収縮によって、前記磁気メモリ素子の前記第１の磁性層または前記第２の磁性層を、膜面に対し垂直方向に伸張するように歪み変形させるか、前記第１の磁性層と前記第２の磁性層との少なくともいずれかに、面内のいずれかの方向に向く圧縮応力を残留させることが好適である。つまり、封止剤が硬化する際に素子を引っ張る力を利用し、記憶素子の垂直方向に磁性層（第１または第２の磁性層）を伸張させる。垂直方向に伸張すると面内（膜面）方向には収縮するので、面内方向には圧縮応力を発生させることになる。この圧縮応力によって記録磁化の熱安定性を改善することができる。
本発明の記憶装置においては、さらに、複数の前記磁気メモリ素子が配設された基板を置くダイフレームと、流動性のある封止材を硬化させて該複数の磁気メモリ素子を前記ダイフレームとともに内部に封入する封止パッケージとを備え、前記ダイフレームをたわませることにより、前記磁気メモリ素子の前記第１の磁性層または前記第２の磁性層を膜面に対し垂直方向に伸張するように歪み変形させるか、または、前記第１の磁性層または前記第２の磁性層の面内のいずれかの向きに圧縮応力を残留させて、前記ダイフレームをたわませたまま前記封止材を硬化させて前記封止パッケージの内部に封入することも好適である。
［第１の実施形態］
以下さらに図面を参照して本発明の実施の形態について説明する。図５に本発明の第１の実施形態を示す。図５において図１と同一の構成要素には同一の符号を付して説明を省略する。図５においては、層間絶縁膜２３Ｘを利用して、固定層２２及び記録層２０の側面から圧縮応力を加えて、固定層２２及び記録層２０を歪み変形させて磁化容易軸方向に延びる面内形状が得られるようにすることにより、圧縮応力または磁化容易軸方向に延びる歪み変形によって記録磁化の熱安定性を向上させる構成としている。
層間絶縁膜２３内部の応力は、層間絶縁膜２３を製膜するプロセスの条件（ガス圧、ターゲット組成、スパッタ電圧など）に依存している。従来は、層間絶縁膜２３の内部応力が大きくなると層間絶縁膜が歪み変形してしまい、この歪み変形が層間絶縁膜２３に接しているＭＴＪ部１３や上部電極１２、下部電極１４などを歪ませてしまうことを理由として、層間絶縁膜２３の内部応力を大きくすることは望ましくないとされていた。つまり、従来、層間絶縁膜２３は製膜プロセス条件を調整して、内部応力ができるだけ小さくなるように、例えば、高周波電源と低周波電源の両方でプラズマを発生させて高周波電力と低周波電力の割合を調整し、層間絶縁膜２３内に発生する応力が最も小さくなるようにして製膜されていた。
これに対し、図５に示す本発明の実施の形態に係る構成においては、層間絶縁膜２３が歪み変形することを積極的に利用する。つまり、層間絶縁膜２３の製膜プロセスにおいて、層間絶縁膜２３の内部応力が大きくなるように製膜することで膨張（歪み変形）を発生させる。このような条件によって作製する層間絶縁膜を層間絶縁膜２３Ｘとして図示している。図５の実施の形態においては、膨張した層間絶縁膜２３Ｘによって、記録層２０及び、固定層２２が両側より押され、面内方向に圧縮させられる。このため内部に圧縮応力が発生し、この圧縮応力は記録層２０と固定層２２内部の磁気異方性エネルギーを変化させ、磁化の熱安定性を高めるように作用する。このようにして、記録磁化の熱安定性を向上させることができる。
ここで、記録層２０と固定層２２とを垂直磁化膜としない場合には、ＭＴＪ部１３の面内の素子形状を楕円や長方形等とする必要があるのに対して、これらを垂直磁化膜とすると、素子形状のアスペクト比を１とすることができる。というのは、磁化の向きが面内磁化である場合には素子の面内の形状の対称性を低下させて磁化の方向を限定する必要があったのに対し、磁化の向きを膜面に対して垂直方向にすることができると、そのような必要がなくなるためである。したがって、図５の磁気メモリ素子において記録層２０と固定層２２とを図１に示したように垂直磁化膜とすることによって、素子の面内形状を正方形や円形などの対称性の高い形状とすることができ、面内磁化膜を用いる場合と比較して素子の面積を小さくすることによるさらなる高密度化が可能となる。
［第２の実施形態］
図６に本発明の第２の実施形態を示す。図６の構成においては、記録層２０および固定層２２の熱膨張係数よりも大きい熱膨張係数を有する材料を下部電極１４として用いる点を図１の構成から変更している。すなわち本実施の形態は、下部電極１４の収縮力を利用して、固定層２２および記録層２０を圧縮する構成としている。
まず、固定層２２および記録層２０の製膜時においては、下部電極１４を昇温して膨張させておく。固定層２２及び記録層２０の製膜後に室温まで冷却すると、下部電極１４が収縮し、下部電極１４の収縮に引っ張られ固定層２２および記録層２０が収縮させられる。この収縮により固定層２２および記録層２０に応力１０１が生じる。この応力１０１は圧縮応力であるので、図５の構成と同様の効果によって記録磁化の熱安定性を向上させることができる。
［第３の実施形態］
図７に本発明、第３の実施形態を示す。図７においては、集積した磁気メモリ素子をパッケージに封止する際に用いる封止剤（エポキシ樹脂）の収縮を利用して記録層２０及び固定層２２の面内方向に圧縮応力を発生させる構成としている。
通常、半導体プロセスを終えた素子をパッケージ化する際には、内部の素子を環境の影響から保護する目的で、エポキシ樹脂などの封止材により封止することが行われている。本実施例においては、このエポキシ樹脂による封止の際に、硬化によって収縮するような樹脂を用いる。これによって、図７のように、素子は、その膜面に対し垂直な方向に引っ張られる。垂直方向に引っ張られることで磁性層は面内方向に収縮させられ、面内方向に向いた圧縮応力が発生する。このような圧縮応力によっても、図５と同様の効果により、垂直磁化膜の記録磁化の熱安定性を向上させることができる。
［第４の実施形態］
図８に本発明の第４の実施形態を示す。図８においては、磁気メモリ素子を集積化してＭＲＡＭを作製し、そのＭＲＡＭチップ１がダイフレーム４１に搭載されている。ＭＲＡＭチップ１はボンディングワイヤ４２によってリードフレーム４３に接続され、ＭＲＡＭチップ１は、ダイフレーム４１と共に樹脂パッケージ４４によって封入されている。本実施例においては、半導体プロセスの最後にＭＲＡＭチップを樹脂パッケージに封止する際にダイフレーム４１とＭＲＡＭチップ１とを共にたわませたまま樹脂を硬化させて封止することによって、ＭＲＡＭチップ内の磁性層に圧縮応力を与える構成とする。図示しないが、ダイフレーム４１とＭＲＡＭチップ１基板たわませた状態を維持するためのダイフレーム４１とＭＲＡＭチップ１を囲む保持用のフレームを備え、ダイフレーム４１の図上左右両端の下側とＭＲＡＭチップ１の上側とのそれぞれに、上向きおよび下向きに保持用フレームを当接させて応力をＭＲＡＭチップ１に生じさせ、保持フレームごと樹脂パッケージによって封止することができる。なお、この実施形態においては、必ずしも硬化時に収縮する樹脂を用いなくとも良い。
第１の実施形態によって作製される磁気メモリ素子の実施例１について、その作製方法を以下説明する。再び図５を参照する。まず、ＣＭＯＳプロセスによってＳｉ基板（シリコンウェハー）１５上にドレイン領域２４、ソース領域２５、およびゲート電極１６を形成する。その後、マグネトロンスパッタ法によりＡｌ（５ｎｍ）を製膜し、フォトリソグラフィによって、ドレイン領域２４上に下部電極１４を形成し、ソース領域２５上にコンタクト１７を形成する。さらにマグネトロンスパッタ法によってＣｕ（１０ｎｍ）を製膜し、フォトリソグラフィによって、ソース領域２５上にゲート線１８を形成する。
次に、ＴｂＦｅＣｏ（５ｎｍ）、ＦｅＣｏＢ（１ｎｍ）、ＭｇＯ（１ｎｍ）、ＦｅＣｏＢ（１ｎｍ）、ＴｂＦｅＣｏ（５ｎｍ）、Ｔａ（５ｎｍ）、Ｒｕ（５ｎｍ）、Ｔａ（３ｎｍ）の順に積層し、フォトリソグラフィエ程によって、上記積層膜を直径５０〜１００ｎｍの円形素子に微細加工する。この時のレジストを残したまま、さらにプラズマＣＶＤ（化学気相成長）プロセスにより層間絶縁膜（ＳｉＮ）を製膜する。このプラズマＣＶＤプロセスにおいては、反応ガスは、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）の混合ガスとし、基板を４００℃に加熱し、またプラズマ発生用電源には１３．５６ＭＨｚの高周波電源を用い、１〜２．５ｋＷ程度の出力でプラズマを発生させる。このようにして層間絶縁膜を厚さ１００ｎｍ程度製膜した後、先ほどフォトリソグラフィ工程に用いたレジストをアセトンかＮＭＰ（Ｎ−メチル−２−ピロリドン）を溶媒として洗い流す。次に、マグネトロンスパッタによりＴａ（１０ｎｍ）、Ｃｕ（５００ｎｍ）、Ｔａ（１０ｎｍ）の順に積層し、フォトリソグラフィによってＴａ／Ｃｕ／Ｔａ積層部をビット線の形状に加工する。以上のようにして、本発明の実施例１の磁気メモリ素子を作製することができる。
次に実施例１の磁気メモリ素子の構成の奏する効果を説明する。層間絶縁膜２３を製膜する際のプラズマＣＶＤプロセスにおいて、プラズマ発生電源の周波数を高く（例えば１３．５６ＭＨｚ）するとＳｉＮ膜において引っ張り（ｔｅｎｓｉｌｅ）応力が発生し、低い周波数（例えば２５０ｋＨｚ）では圧縮（ｃｏｍｐｒｅｓｓｉｖｅ）応力が発生する。従来は、層間絶縁膜２３の内部応力を大きくすることは望ましく無いとされていたので、つまり従来技術では、プラズマＣＶＤに作製プロセスにおいて、例えば高周波電源と低周波電源の両方でプラズマを発生させ（デュアル周波数）、高周波電力と低周波電力の割合を調整し、層間絶縁膜２３内に発生する応力が最も小さくなるように製膜されていた。
一方、図５の構成においては、層間絶縁膜２３が歪み変形することを積極的に利用する。つまり、層間絶縁膜２３のプラズマＣＶＤプロセスにおいて、例えば高周波プラズマにより製膜することで、層間絶縁膜２３の内部には引っ張り応力（〜６００ＭＰａ）が発生する。この引っ張り応力によって層間絶縁膜２３は膜面内の前方向に伸張して歪み変形（〜０．１５％）する。この膨張した層間絶縁膜２３によって、記録層２０及び、固定層２２が膜側面部を全方向から押され、面内方向に圧縮させられる。この時、層間絶縁膜２３の歪み変形が、そのまま記録層２０および固定層２２に伝わると仮定すると、記録層２０および固定層２２の内部に１５０ＭＰａ程度の圧縮応力が発生する。この圧縮応力は記録層２０と固定層２２内部の磁気異方性エネルギーを変化させ、磁化の熱安定性を高めるように作用する。希土類−遷移金属合金として知られるＴｂＦｅＣｏ、ＴｂＦｅ、ＧｄＦｅＣｏ、ＧｄＦｅ、ＤｙＦｅＣｏ、ＤｙＦｅなどの合金薄膜では、組成により磁歪定数λが１００〜１０００ｐｐｍ程度の範囲で変化する。仮に磁歪定数を１０００ｐｐｍになるように組成を調整すると、磁気異方性エネルギーが１．５×１０５Ｊ／ｍ３（＝１．５×１０６ｅｒｇ／ｃｍ３）程度向上し、熱安定性ＫｕＶ／ｋＢＴにして２００程度向上することになり、ＭＲＡＭとして十分な熱安定性を確保できる。
なお、実施例１においては、層間絶縁膜２３製膜時におけるプラズマ発生用電源を単一の高周波電源（〜１３．５６ＭＨｚ）としている。この高周波電源に加えて、膜質、すなわち、ステップカバレッジや耐吸湿性などの膜の性状を改善するために、低周波電源（〜２５０ｋＨｚ）を併用することもできる。この場合には、高周波電源の出力電力の方が低周波電源の出力電力より大きくなるようにすれば、記録磁化の熱安定性を保ったまま膜質（ステップカバレッジ、対吸湿性）を向上させることができる。
また、実施例１において層間絶縁膜２３製膜の方法としてプラズマＣＶＤを用いたが、熱ＣＶＤで製膜することができる。例えばシラン（ＳｉＨ４）ガスとアンモニア（ＮＨ３）ガスの混合ガス中で磁気メモリ素子全体を９００℃以上に加熱すれば、同様に層間絶縁膜２３内に引っ張り応力を生じることができる。また、実施例１において層間絶縁膜２３としてＳｉＮ膜を用いたが、ＳｉＯ２膜、ＰＳＧ膜およびＴＥＯＳ膜などを用いても同様の効果を発生することができる。
本発明の第２の実施形態によって作製されている実施例２の磁気メモリ素子の実施例２の構造は図６に示した通りである。実施例２としては、磁性層（記録層２０および固定層２２）と下部電極１４との間の熱膨張係数の違いを利用して、固定層２２および記録層２０に圧縮応力を加える構成としている。実施例２の作製方法について図６を参照して説明する。まず、図５と同様にＣＭＯＳプロセスによってＳｉ基板１５上にドレイン領域２４、ソース領域２５、およびゲート領域１６を形成する。マグネトロンスパッタ法によりＡｌ（５ｎｍ）を製膜し、フォトリソグラフィによって、ドレイン領域２４上に下部電極１４をソース領域２５上にコンタクト１７を形成する。さらにマグネトロンスパッタ法によってＣｕ（１０ｎｍ）を製膜し、フォトリソグラフィによって、ソース領域２５上にゲート線１８を形成する。
次に、Ｓｉ基板１５全体を３００〜４００℃程度まで加熱する。そして、その３００〜４００℃程度の高温状態を保って、ＴｂＦｅＣｏ（５ｎｍ）、ＦｅＣｏＢ（１ｎｍ）、ＭｇＯ（１ｎｍ）、ＦｅＣｏＢ（１ｎｍ）、ＴｂＦｅＣｏ（５ｎｍ）、Ｔａ（５ｎｍ）、Ｒｕ（５ｎｍ）、Ｔａ（３ｎｍ）の順に積層してから、室温まで冷却する。フォトリソグラフィエ程によって、上記積層膜を面内形状が直径５０〜１００ｎｍの円形となるように微細加工する。この時のレジストを残したまま、さらにプラズマＣＶＤプロセスにより層間絶縁膜（ＳｉＮ）を製膜する。このプラズマＣＶＤプロセスにおいては、反応ガスとして、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）の混合ガスとし、基板を４００℃に加熱し、またプラズマ発生用電源には１３．５６ＭＨｚの高周波電源と２５０ｋＨｚの低周波電源とを用い、合計１〜２．５ｋＷ程度の出力でプラズマを発生させる。層間絶縁膜を厚さ１００ｎｍ程度製膜した後、先ほどフォトリソグラフィエ程に用いたレジストをアセトンかＮＭＰによって洗い流す。次に、マグネトロンスパッタによりＴａ（１０ｎｍ）、Ｃｕ（５００ｎｍ）、Ｔａ（１０ｎｍ）の順に積層し、フォトリソグラフィによってＴａ／Ｃｕ／Ｔａ積層部をビット線の形状に加工する。以上が実施例２における構成の作製方法例である。
次に実施例２の磁気メモリ素子の構成の奏する効果を説明する。ＴｂＦｅＣｏ／ＦｅＣｏＢ／ＭｇＯ／ＦｅＣｏＢ／ＴｂＦｅＣｏの製膜時において、基板加熱を行なうことで下部電極１４が熱膨張した状態において前述の磁性層が製膜されることになる。Ａｌ（下部電極１４）の室温〜４００℃の範囲における熱膨張係数は２３〜２８ｐｐｍ／Ｋ程度であり、ＴｂＦｅＣｏの熱膨張係数として、アモルファスＦｅ系合金の一般的な値である８ｐｐｍ／Ｋを用いて見積もると、熱膨張係数の差によって、ＴｂＦｅＣｏの層には下部電極１４との界面側より圧縮する応力が加わり、最大で６５０ＭＰａの圧縮応力が内部に残留する。これを先ほどと同様に磁気異方性エネルギーとして考えると６．５×１０５Ｊ／ｍ３（＝６．５×１０６ｅｒｇ／ｃｍ３）だけの磁気異方性エネルギーの上昇に相当することとなり、熱安定性が大きく向上することがわかる。
さらに好ましいことに、データ書き込み時においては、素子に流れる電流によって素子が加熱されるため、熱膨張係数の差による収縮応力は緩和され、熱安定性が減少する。即ち、書き込み時には、熱安定性を下げ書き込みに必要な電流量を減少させることができる。以上のように、実施例２の磁気メモリ素子によれば、磁気メモリ素子の保持特性を向上させるのみならず、同時に、データの書き込み時に必要な電流を減少させることもできる。
尚、実施例２の磁気メモリ素子の構成において、下部電極としてアルミニウム（Ａｌ）を用いたが、例えば銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）などの熱膨張係数が大きい他の金属を用いても構わない。なお、これらの金属の熱膨張係数は、銀：２０ｐｐｍ／Ｋ、金：１４ｐｐｍ／Ｋ、および、銅：１７ｐｐｍ／Ｋである。
本発明の第３の実施の形態として作製される磁気メモリ素子の実施例３は図９に示す構成を有する。図９においては、図１０のようにＳｉ基板１５を山なりに反らせた状態で磁性層を積層し、積層後Ｓｉ基板１５を平面に戻すことによって、磁性層内部に圧縮応力を残留させる構成とする。実施例３の構成の作製方法について説明する。まず、図５と同様にＣＭＯＳプロセスによってＳｉ基板１５上にドレイン領域２４、ソース領域２５、およびゲート電極１６を形成する。マグネトロンスパッタ法によりＡｌ（５ｎｍ）を製膜、フォトリソグラフィによって、ドレイン領域２４上に下部電極１４および、ソース領域２５上にコンタクト１７を形成する。さらにマグネトロンスパッタ法によってＣｕ（１０ｎｍ）を製膜し、フォトリソグラフィによって、ソース領域２５上にゲート線１８を形成する。
次に、図１０のように、Ｓｉ基板１５を曲率半径Ｒ＝２ｍとなるように山なりにたわませて冶具によって固定し、そのまま、ＴｂＦｅＣｏ（５ｎｍ）、ＦｅＣｏＢ（１ｎｍ）、ＭｇＯ（１ｎｍ）、ＦｅＣｏＢ（１ｎｍ）、ＴｂＦｅＣｏ（５ｎｍ）、Ｔａ（５ｎｍ）、Ｒｕ（５ｎｍ）、および、Ｔａ（３ｎｍ）をこの順に積層する。その後、冶具からたわませたＳｉ基板１５を除去してたわみをとり、フォトリソグラフィ工程によって、上記積層膜を直径５０〜１００ｎｍの円形素子に微細加工する。この時レジストを残したまま、さらにプラズマＣＶＤプロセスにより層間絶縁膜（ＳｉＮ）を製膜する。このプラズマＣＶＤプロセスにおいては、反応ガスとして、シラン（ＳｉＨ４）とアンモニア（ＮＨ３）の混合ガスとし、基板を４００℃に加熱し、またプラズマ発生用電源には１３．５６ＭＨｚの高周波電源と２５０ｋＨｚの低周波電源とを用い、合計１〜２．５ｋＷ程度の出力でプラズマを発生させる。層間絶縁膜を厚さ１００ｎｍ程度製膜した後、先ほどフォトリソグラフィ工程に用いたレジストをアセトンかＮＭＰによって洗い流す。次に、マグネトロンスパッタによりＴａ（１０ｎｍ）、Ｃｕ（５００ｎｍ）、Ｔａ（１０ｎｍ）の順に積層し、フォトリソグラフィによってＴａ／Ｃｕ／Ｔａ積層部をビット線の形状に加工する。以上が磁気メモリ素子の実施例３の作製方法の例である。
次に実施例３の磁気メモリ素子の奏する効果を説明する。たわませたＳｉ基板１５上に磁性層（ＴｂＦｅＣｏ、ＦｅＣｏＢ）を積層し、Ｓｉ基板１５を平面に戻すと、磁性層内部に生じる圧縮応力σは材料力学の公式から、
によって計算することができる。ここで、ｈＳは基板の厚さ、ｈｆは薄膜の厚さ、γはポアソン比、Ｅはヤング率、そしてＲは曲率半径である。
この式において、基板の厚さを３００μｍ、薄膜の膜厚５ｎｍとし、ポアソン比とヤング率はそれぞれγ＝０．３、Ｅ＝９８ＧＰａ（鉄の典型的値）とすることにより、Ｒ＝２ｍだから、２１０ＧＰａの圧縮応力が生じることがわかる。先ほどと同様に磁気異方性エネルギーに換算すると２．１×１０５Ｊ／ｍ３（＝２．１×１０６ｅｒｇ／ｃｍ３）程度の磁気異方性エネルギーの向上に相当し、熱安定性が改善されることが分かる。
本発明の第４の実施形態によって作製されるＭＲＡＭの実施例４は、図８に示すような構成を有している。図８の構成の作成方法例を説明する。ＭＲＡＭチップに集積化された磁気メモリ素子の作製方法については、前述の実施例１〜３に記述するものとすることができるし、あるいは従来技術による方法とすることもできる。ビット線形成プロセスの終了後、Ｓｉ基板をダイシングし、チップ毎に細かく分ける。その後、リン酸銅などのダイフレーム４１上に銀ぺ一ストでＭＲＡＭチップ１を固定する。さらにボンディングワイヤ４２でリードフレーム４３とＭＲＡＭチップ１を配線した後、金型内でダイフレーム４１を曲率半径Ｒ＝２ｍで凹型にたわませたまま、金型内に樹脂を流して封止する。以上が実施例４における磁気メモリ素子の作製方法例である。
図８に示した実施例４のＭＲＡＭの奏する効果について説明する。ダイフレーム４１と共にたわんだＭＲＡＭチップ１の内部の磁性層（ＴｂＦｅＣｏ、ＦｅＣｏＢ）に発生する圧縮応力は上述の式（１）によって計算できる。その計算の結果、実施例４のＭＲＡＭのそれぞれの磁気メモリ素子は、実施例３と同等の熱安定性の向上効果、すなわち、磁気異方性エネルギーとして２．１×１０５Ｊ／ｍ３（＝２．１×１０６ｅｒｇ／ｃｍ３）程度の向上が期待できる。
ここで、磁性層がどの程度歪んでいるかを確認する方法として最も簡単な方法は、断面ＴＥＭ測定によって格予定数を測定することである。バルクの格子定数と断面ＴＥＭによって測定した格子定数を比較すれば歪みは簡単に求められる。但し、この方法はアモルファス磁性体には用いることができない。
もう一つの方法としては磁化特性をＶＳＭ（振動試料型磁力計）やＳＱＵＩＤ（超伝導量子干渉素子）などにより測定する方法である。図１１は磁化特性の測定例であり、実線は磁化容易軸方向の磁化特性であり、点線は磁化困難軸方向の磁化特性である。この時、異方性磁界Ｈｋは、磁化困難軸方向の磁化特性の原点における接線を外挿し、磁化容易軸方向の磁化特性との交点での磁場大きさとして測定できる。異方性磁界Ｈｋが求まると、磁気異方性エネルギーＫｕは、関係式Ｋｕ＝２ＭｓＨｋに従って計算することができる。希土類−遷移金属合金（ＴｂＦｅＣｏ、ＴｂＦｅ、ＧｄＦｅＣｏ、ＧｄＦｅ、ＤｙＦｅＣｏ、ＤｙＦｅ）では組成と内部応力で磁気異方性エネルギーが定まる。よって、同じ組成、膜厚で、同じ膜構成としたもの（例えばＴｂＦｅＣｏ（５ｎｍ）、ＦｅＣｏＢ（１ｎｍ）、ＭｇＯ（１ｎｍ）、ＦｅＣｏＢ（１ｎｍ）、ＴｂＦｅＣｏ（５ｎｍ）、Ｔａ（５ｎｍ）、Ｒｕ（５ｎｍ））をガラス基板の全面に成膜し、この全面膜の磁気異方性エネルギーと磁気メモリ素子の磁気異方性エネルギーとから磁気異方性エネルギーの変化分を計算する。同一の膜構成である場合には、磁気異方性エネルギーの変化分は磁気弾性エネルギーの変化であるから、磁気弾性エネルギーＨｅｌ＝−（３／２）λσの関係より、内部応力の変化を間接的に測定することができ、内部応力σと歪みＳはｓ＝Ｅσの関係でヤング率Ｅと応力σから歪みＳを見積ることができる。
以上、本発明の実施の形態につき述べたが、本発明は既述の実施の形態に限定されるものではなく、本発明の技術的思想に基づいて各種の変形、変更および組合せが可能である。
１００：磁気メモリ素子
１０：記憶装置
１：ＭＲＡＭチップ
１１：ビット線
１２：上部電極
１３：ＭＴＪ部
１４：下部電極
１５：基板
１６：ゲート領域
１７：コンタクト部
１８：ワード線
２０：記録層（第２の磁性層）
２１：絶縁層
２２：固定層（第１の磁性層）
２３、２３Ｘ：層間絶縁膜
２４：ドレイン領域
２５：ソース領域
４１：ダイフレーム
４２：ボンディングワイヤ
４３：リードフレーム
４４：樹脂パッケージ
１０１：応力の向きを示す矢印
１０２、１０２Ａ、１０２Ｂ：磁化の向きを示す矢印

Claims (13)

  1. 第１の磁性層、該第１の磁性層に積層した絶縁層および該絶縁層に積層した第２の磁性層を備える磁気トンネル接合部を下部電極と上部電極間に設け、
    前記第１の磁性層および前記第２の磁性層の少なくともいずれかを、その磁性層の磁化容易軸方向に伸びるように歪み変形させた磁気メモリ素子であって、
    前記第１の磁性層の側面と前記第２の磁性層の側面とに接するように、前記第１の磁性層の側面と前記第２の磁性層の側面とを他の金属から絶縁する層間絶縁膜が備えられており、
    前記第１の磁性層および前記第２の磁性層の少なくともいずれかを前記層間絶縁膜によって側面から圧縮して歪み変形させることを特徴とする磁気メモリ素子。
  2. 前記第１の磁性層側に位置する前記下部電極を、前記第１の磁性層および前記第２の磁性層の熱膨張係数よりも大きい熱膨張係数を有する材料で形成し、
    前記下部電極を収縮させて前記第１の磁性層を圧縮することにより前記第１の磁性層および前記第２の磁性層の少なくともいずれかを歪み変形させることを特徴とする請求項１に記載の磁気メモリ素子。
  3. 前記第１の磁性層および前記第２の磁性層が垂直磁化膜であり、
    前記第１の磁性層および前記第２の磁性層の少なくともいずれかを、膜面に対し垂直方向に伸びるように歪み変形させることを特徴とする請求項１または２に記載の磁気メモリ素子。
  4. 前記第１の磁性層および前記第２の磁性層が面内磁化膜であり、
    面内形状が楕円または長方形にされていて長軸方向に伸びるように歪み変形させることを特徴とする請求項１または２に記載の磁気メモリ素子。
  5. 第１の磁性層、該第１の磁性層に積層した絶縁層および該絶縁層に積層した第２の磁性層を備える磁気トンネル接合部を下部電極と上部電極間に設け、
    前記第１の磁性層および前記第２の磁性層の少なくともいずれかに、面内のいずれかの方向に向く圧縮応力が残るように構成された磁気メモリ素子であって、
    前記第１の磁性層の側面と前記第２の磁性層の側面とに接するように、前記第１の磁性層の側面と前記第２の磁性層の側面とを他の金属から絶縁する層間絶縁膜が備えられており、
    前記第１の磁性層および前記第２の磁性層の少なくともいずれかを前記層間絶縁膜によって側面から圧縮して前記圧縮応力を発生させることを特徴とする磁気メモリ素子。
  6. 前記第１の磁性層側に位置する前記下部電極を、前記第１の磁性層および前記第２の磁性層の熱膨張係数よりも大きい熱膨張係数を有する材料で形成し、
    前記下部電極を収縮させて前記第１の磁性層を圧縮することにより前記圧縮応力を発生させることを特徴とする請求項５に記載の磁気メモリ素子。
  7. 前記第１の磁性層および前記第２の磁性層が、希土類−遷移金属合金の単層膜であるか、または、希土類−遷移金属合金とスピン偏極膜との積層膜であることを特徴とする請求項１ないし６のいずれか１項に記載の磁気メモリ素子。
  8. 前記第１の磁性層および前記第２の磁性層が、希土類−遷移金属合金と、ＦｅＣｏ合金薄膜またはＦｅＣｏＢ合金薄膜のいずれかとの積層膜であることを特徴とする請求項７に記載の磁気メモリ素子。
  9. 前記第１の磁性層または前記第２の磁性層が、グラニュラー垂直磁化膜の単層膜であるか、または、グラニュラー垂直磁化膜とスピン偏極膜とを積層した積層膜であることを特徴とする請求項１ないし６のいずれか１項に記載の磁気メモリ素子。
  10. 前記第１の磁性層または前記第２の磁性層が、グラニュラー垂直磁化膜と、ＦｅＣｏ合金薄膜またはＦｅＣｏＢ合金薄膜のいずれかとの積層膜であることを特徴とする請求項９に記載の磁気メモリ素子。
  11. 請求項１ないし１０のいずれか１項に記載の磁気メモリ素子を記憶素子として用いる記憶装置。
  12. 複数の前記磁気メモリ素子と、
    流動性のある封止材を硬化させて該複数の磁気メモリ素子を内部に封入する封止パッケージと
    を備え、前記封止材を硬化させる際の収縮によって、前記磁気メモリ素子の前記第１の磁性層または前記第２の磁性層を、膜面に対し垂直方向に伸張するように歪み変形させるか、または、前記第１の磁性層および前記第２の磁性層の少なくともいずれかに、面内のいずれかの方向に向く圧縮応力を残留させることを特徴とする請求項１１に記載の記憶装置。
  13. 複数の前記磁気メモリ素子が配設された基板を置くダイフレームと、
    流動性のある封止材を硬化させて該複数の磁気メモリ素子を前記ダイフレームとともに内部に封入する封止パッケージと
    を備え、前記ダイフレームをたわませることにより、前記磁気メモリ素子の前記第１の磁性層または前記第２の磁性層を膜面に対し垂直方向に伸張するように歪み変形させるか、または、前記第１の磁性層または前記第２の磁性層の面内のいずれかの向きに圧縮応力を残留させて、前記ダイフレームをたわませたまま前記封止材を硬化させて前記封止パッケージの内部に封入したことを特徴とする請求項１１に記載の記憶装置。
JP2013170692A 2008-09-03 2013-08-20 磁気メモリ素子およびそれを用いる記憶装置 Expired - Fee Related JP5660172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013170692A JP5660172B2 (ja) 2008-09-03 2013-08-20 磁気メモリ素子およびそれを用いる記憶装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008226446 2008-09-03
JP2008226446 2008-09-03
JP2013170692A JP5660172B2 (ja) 2008-09-03 2013-08-20 磁気メモリ素子およびそれを用いる記憶装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2010527737A Division JPWO2010026831A1 (ja) 2008-09-03 2009-07-08 磁気メモリ素子およびそれを用いる記憶装置

Publications (2)

Publication Number Publication Date
JP2013254981A true JP2013254981A (ja) 2013-12-19
JP5660172B2 JP5660172B2 (ja) 2015-01-28

Family

ID=41797004

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2010527737A Pending JPWO2010026831A1 (ja) 2008-09-03 2009-07-08 磁気メモリ素子およびそれを用いる記憶装置
JP2013170692A Expired - Fee Related JP5660172B2 (ja) 2008-09-03 2013-08-20 磁気メモリ素子およびそれを用いる記憶装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2010527737A Pending JPWO2010026831A1 (ja) 2008-09-03 2009-07-08 磁気メモリ素子およびそれを用いる記憶装置

Country Status (5)

Country Link
US (3) US8803263B2 (ja)
EP (1) EP2333826B1 (ja)
JP (2) JPWO2010026831A1 (ja)
KR (2) KR101780611B1 (ja)
WO (1) WO2010026831A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511072A (ja) * 2012-03-22 2015-04-13 マイクロン テクノロジー， インク． メモリセル、係るメモリセルを含む半導体デバイス構造、システム、および製作の方法

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
US8514617B2 (en) * 2009-05-19 2013-08-20 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same
JP5707174B2 (ja) * 2010-04-16 2015-04-22 キヤノンアネルバ株式会社 磁気抵抗効果素子の製造方法
JP5786341B2 (ja) * 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012182219A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8704320B2 (en) 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5867030B2 (ja) * 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
JP6155673B2 (ja) * 2013-02-05 2017-07-05 富士通セミコンダクター株式会社 磁気抵抗素子とその製造方法、および磁気記憶装置
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9368714B2 (en) * 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
JP6320812B2 (ja) * 2014-03-19 2018-05-09 株式会社東芝 圧力センサの製造方法、成膜装置及び熱処理装置
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US9236565B2 (en) * 2014-04-29 2016-01-12 National University Of Singapore Method for fabricating a magnetoresistive device
JP2015213125A (ja) * 2014-05-02 2015-11-26 日本放送協会 スピン注入磁化反転素子
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
US10879415B2 (en) 2017-06-23 2020-12-29 Kabushiki Kaisha Toshiba Photodetector, photodetection system, lidar apparatus, vehicle, and method of manufacturing photodetector
JP2019047037A (ja) 2017-09-05 2019-03-22 株式会社東芝 光検出器
US10944049B2 (en) * 2017-11-13 2021-03-09 Taiwan Semiconductor Manufacturing Company, Ltd. MTJ device performance by controlling device shape
JP6862386B2 (ja) 2018-03-22 2021-04-21 株式会社東芝 光検出器、ライダー装置、及び光検出器の製造方法
JP2020155443A (ja) 2019-03-18 2020-09-24 キオクシア株式会社 磁気デバイス及びメモリデバイス
JP2020155727A (ja) * 2019-03-22 2020-09-24 ソニーセミコンダクタソリューションズ株式会社 半導体装置及びこれを備えた電子機器
US11682514B2 (en) 2020-08-19 2023-06-20 Globalfoundries U.S. Inc. Memory cell having a free ferromagnetic material layer with a curved, non-planar surface and methods of making such memory cells
CN114583047A (zh) * 2020-12-01 2022-06-03 联华电子股份有限公司 存储器器件及其制造方法
US20220181061A1 (en) * 2020-12-08 2022-06-09 Jannier Maximo Roiz-Wilson Warped Magnetic Tunnel Junctions and Bit-Patterned media
WO2023190993A1 (ja) * 2022-03-30 2023-10-05 日東電工株式会社 磁性薄膜付基材、磁気熱電変換素子、センサ、及び磁性薄膜付基材を製造する方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005327988A (ja) * 2004-05-17 2005-11-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
JP2007158369A (ja) * 2002-11-01 2007-06-21 Nec Corp 磁気抵抗デバイス及びその製造方法
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
JP2009026944A (ja) * 2007-07-19 2009-02-05 Sony Corp 記憶素子及びメモリ
JP2009194210A (ja) * 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365286B1 (en) * 1998-09-11 2002-04-02 Kabushiki Kaisha Toshiba Magnetic element, magnetic memory device, magnetoresistance effect head, and magnetic storage system
US6515341B2 (en) * 2001-02-26 2003-02-04 Motorola, Inc. Magnetoelectronics element having a stressed over-layer configured for alteration of the switching energy barrier
JP2003110166A (ja) * 2001-10-01 2003-04-11 Canon Inc 磁気抵抗効果膜およびそれを用いたメモリ
JP4381675B2 (ja) * 2002-11-21 2009-12-09 富士通株式会社 半導体装置及びその製造方法、該半導体装置に係る測定用治具
JP2005109201A (ja) * 2003-09-30 2005-04-21 Fujitsu Ltd 強磁性トンネル接合素子、磁気メモリセル及び磁気ヘッド
JP2005123488A (ja) 2003-10-20 2005-05-12 Rikogaku Shinkokai 磁化反転方法、磁化反転装置、磁気メモリ及び磁気メモリの製造方法
WO2006054588A1 (ja) * 2004-11-16 2006-05-26 Nec Corporation 磁気メモリ及び，その製造方法
JP2006165327A (ja) * 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
DE602006000836T2 (de) 2005-03-24 2009-05-14 Hitachi, Ltd. Leitungssteuerungsanordnung
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP2008010590A (ja) 2006-06-28 2008-01-17 Toshiba Corp 磁気抵抗素子及び磁気メモリ
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007158369A (ja) * 2002-11-01 2007-06-21 Nec Corp 磁気抵抗デバイス及びその製造方法
JP2007525847A (ja) * 2004-02-26 2007-09-06 グランディス インコーポレイテッド 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
JP2005327988A (ja) * 2004-05-17 2005-11-24 Toshiba Corp 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP2007150265A (ja) * 2005-10-28 2007-06-14 Toshiba Corp 磁気抵抗効果素子および磁気記憶装置
JP2009026944A (ja) * 2007-07-19 2009-02-05 Sony Corp 記憶素子及びメモリ
JP2009194210A (ja) * 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015511072A (ja) * 2012-03-22 2015-04-13 マイクロン テクノロジー， インク． メモリセル、係るメモリセルを含む半導体デバイス構造、システム、および製作の方法

Also Published As

Publication number Publication date
EP2333826A1 (en) 2011-06-15
JP5660172B2 (ja) 2015-01-28
EP2333826B1 (en) 2014-09-03
EP2333826A4 (en) 2013-01-23
KR20160039293A (ko) 2016-04-08
US9543508B2 (en) 2017-01-10
US8803263B2 (en) 2014-08-12
KR20110056382A (ko) 2011-05-27
KR101607356B1 (ko) 2016-03-29
KR101780611B1 (ko) 2017-09-21
US20140217534A1 (en) 2014-08-07
US20120012954A1 (en) 2012-01-19
WO2010026831A1 (ja) 2010-03-11
JPWO2010026831A1 (ja) 2012-02-02
US20170125665A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
JP5660172B2 (ja) 磁気メモリ素子およびそれを用いる記憶装置
JP5579175B2 (ja) 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
JP4444241B2 (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US8962348B2 (en) Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
JP5017347B2 (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
TWI278277B (en) Magnetic shielding for electronic circuits which include magnetic materials
US10636960B2 (en) Strained perpendicular magnetic tunnel junction devices
JP6219819B2 (ja) 磁歪層システム
US9466786B2 (en) Magnetic electronic device and manufacturing method thereof
US20070263429A1 (en) Memory element and memory
TW201527726A (zh) 應變感測元件、壓力感測器、麥克風、血壓感測器及觸控面板
US8829631B2 (en) Memory element and memory device
CN104471419A (zh) 具有反转结构的基于钴和铂的多层薄膜及其制造方法
JP2015002281A (ja) 記憶素子、記憶装置、記憶素子の製造方法、磁気ヘッド
US20120199922A1 (en) Storage element and memory device
JP2014072393A (ja) 記憶素子、記憶装置、磁気ヘッド
TW201336089A (zh) 儲存元件及記憶體
JP7258363B2 (ja) 磁気抵抗効果素子及び磁気メモリ
CN114744107A (zh) 一种利用负热膨胀或巨热膨胀调控磁性层磁态实现信息存储的方法
WO2016117664A1 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2003115622A (ja) 磁気抵抗効果素子及び該磁気抵抗効果素子を備える不揮発性固体メモリ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20141104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141117

R150 Certificate of patent or registration of utility model

Ref document number: 5660172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees