JP6155673B2 - 磁気抵抗素子とその製造方法、および磁気記憶装置 - Google Patents

Description

本発明は、磁気抵抗素子とその製造方法、および磁気記憶装置に関する。

スピン注入型のＭＲＡＭ（Magnetic Random Access Memory）素子では、メモリサイズの縮小化に応じて書き込み電流を小さくできるという利点がある。その一方で、熱による磁化反転が起こりやすく、熱的安定性が低下するという問題がある。ＭＴＪ（Magnetic Tunnel Junction:磁気トンネル接合）素子等の磁気抵抗素子の特性を維持するためには、熱による磁化の反転が起こらないように、熱安定性指標Δを一定の値以上に維持する必要がある。

熱安定性指標Δを向上させる方法として、熱安定性指標Δが、記録層（ＭＴＪ素子の場合はフリー層）に印加される応力値によって変化する特性を利用する手法がある。熱安定性指標Δは、保持力Ｈｃを高めることにより増大するところ、保持力Ｈｃは記録層（フリー層）の磁化容易軸に沿った内部応力、すなわち歪み量に応じて増大するからである。

たとえば、磁化固定層（ピン層）をフリー層よりも下方に配置したボトムピン構造の磁気抵抗素子で、フリー層と下部配線の間、あるいはフリー層と上部配線の間に低ヤング率の層を設け、かつ層間絶縁膜によってＭＴＪ素子に圧縮応力を印加する構成が提案されている（たとえば、特許文献１参照）。この構成では、低ヤング率層からフリー層までの距離が長くなると、フリー層に歪を与える効果が小さくなる。また、低ヤング率層の膜応力自体が圧縮応力を有する場合は、素子の加工後にフリー層を引っ張る方向（目的とする圧縮応力と反対の方向）に歪みが生じるという問題がある。

別の構成として、ボトムピン構造の磁気抵抗素子で、下部電極材料に磁性層材料よりも熱膨張係数の大きな材料を使用し、圧縮応力の層間絶縁膜を成膜してＭＴＪ素子に圧縮応力を印加する構成が知られている（たとえば、特許文献２参照）。しかし、電極材料のヤング率が大きい場合は、層間絶縁膜の応力の効果は小さくなる。

ボトムピン構造のＭＴＪ素子のピン層直下の下部電極の一部を、圧縮応力を有するタンタル（Ｔａ）で成膜する方法も提案されている（たとえば、特許文献３参照）。Ｔａ膜の面積はＭＴＪ素子の面積よりも大きく、加工後は歪みの伝達効率が悪い。また、応力の向きは反対方向である。

特開２０１２−３９１２４号公報 国際公開公報ＷＯ２０１０／０２６８３１号 特開２０１２−９８０４号公報

ＭＲＡＭ素子の構造は、トランジスタとの組み合わせの観点から、ピン層をフリー層よりも上方に配置するトップピン型の構造が有利である。しかし、トップピン構造のＭＲＡＭ素子は、歪みを与えるべきフリー層が素子積層の最下方に位置するため、応力の印加が難しい。

そこで、トップピン構造の磁気抵抗素子において、フリー層（記録層）に効果的に圧縮歪みを与えることのできる構成とその製造方法を提供することを課題とする。

ひとつの態様では、磁気抵抗素子を提供する。磁気抵抗素子は、
基板と、
前記基板上に形成され、磁化容易軸が前記基板の基板面と垂直な方向に反転可能な第１の強磁性層と、トンネルバリア層と、磁化容易軸が前記基板面と垂直な方向に固定される第２の強磁性層がこの順で積層された磁気トンネル接合部と、
前記第１の強磁性層の下に配置され、前記第１の強磁性層よりも低いヤング率を有し、かつ引っ張り応力を有する非磁性層と、
前記非磁性層および前記磁気トンネル接合部を覆って、前記基板に平行な方向に延伸する表面を含む前記第１の強磁性層および前記非磁性層に圧縮応力を与える保護膜と、
を有し、
前記保護膜の膜厚は、当該保護膜の形成面から前記第１の強磁性層までの高さ以上であり、前記磁気トンネル接合部を含む磁気トンネル接合素子の高さ以下であることを特徴とする。

トップピン構造の磁気抵抗素子において、フリー層（記録層）に対してその磁化容易軸方向に効果的に応力歪を与えることができる。その結果、素子の熱安定性が向上する。

実施形態で用いられるスピン注入型ＭＴＪ素子の概要を示す図である。 実施形態のＭＴＪ素子の加工を示す図である。 実施形態のＭＴＪ素子の加工を示す図である。 非磁性材料のヤング率と、膜応力のガス圧依存性を示す図である。 ＭＴＪ保護膜の膜応力のガス圧依存性と、フリー層への圧縮応力印加を示す模式図である。 実施形態のＭＴＪ素子を用いた磁気記憶装置の概略断面図と、メモリセルの等価回路図である。 図６の磁気記憶装置のレイアウト図である。 実施形態のＭＴＪ積層構造の一例を示す図である。 ＭＴＪ素子の加工方法の一例を示す図である。 ＭＴＪ素子の加工方法の一例を示す図であり、図９の（Ｂ）に引き続く工程を示す図である。 ＭＴＪ素子を用いた磁気記憶装置の製造工程図である。 ＭＴＪ素子を用いた磁気記憶装置の製造工程図であり、図１１の（Ｃ）に続く工程を示す図である。 ＭＴＪ素子を用いた磁気記憶装置の製造工程図であり、図１２の（Ｃ）に続く工程を示す図である。 ＭＴＪ素子を用いた磁気記憶装置の製造工程図であり、図１３の（Ｂ）に続く工程を示す。

以下で図面を参照して実施形態を説明する。

図１は、磁気抵抗素子としてボトムピン型のＭＴＪ素子１１０の動作と、これを用いた垂直磁化型ＳＴＴ−ＭＲＡＭ（Spin Torque Tunneling Magnetic Random Access Memory）のメモリセルを示す図である。ＭＴＪ素子１１０は、磁化方向が固定されているピン層１３と、磁化方向がピン層の磁化方向に対して平行（Ｐ）又は反平行（ＡＰ）となるフリー層１１と、ピン層１３とフリー層１１に挟まれたトンネルバリア層１２を有する。図示の便宜上、その他の層は省略されている。

ピン層１３とフリー層１１の相対的な磁化方向を示す平行（Ｐ：Parallel）、反平行（ＡＰ：Anti-Parallel）は、スイッチング電流によって制御される。平行または反平行によって抵抗値が異なり、抵抗状態を示す２値の値が出力信号となる。

垂直磁化方式の場合、ピン層１１３の磁化の方向は、基板面に対して垂直な方向に固定される。フリー層１１３の磁化の方向は、スイッチング電流の印加方向に応じて上下方向に反転する。抵抗値を読み出す場合は、目的のセルの選択トランジスタＴｒをＯＮにしてＭＴＪ素子１１０に読み出し電流を流し、ＭＴＪの抵抗を読み取る。たとえば、平行状態（Ｐ）で磁気抵抗が低い状態をデータ「０」に対応させ、反平行（ＡＰ）で磁気抵抗が高い状態をデータ「１」に対応させる。

基板面に垂直な方向を積層方向とすると、ピン層１１３がフリー層１１１よりも下方にある場合をボトムピン構造、その逆をトップピン構造と呼ぶ。ＭＴＪ素子１１０とトランジスタＴｒを組み合わせて磁気メモリのメモリセルを構成する場合、特性の観点からトップピン構造のほうが有利である。ＭＴＪはスイッチング電流の流れる向きで、低抵抗と高抵抗を切り替えるので、ビットライン側（上側）に高電圧と、下側に高電圧の２通りに切り換えられる。下側に高電圧がかかった場合、トランジスタの上側に抵抗（すなわちＭＴＪ）があるため、この抵抗によりソースが０Ｖではなく浮いた状態となり、トランジスタの駆動電流が低下する。上側に高電圧がかかった場合、正常な状態ではトランジスタの駆動電流は維持される。そのため、トランジスタの電流は上側に高電圧がかかるときのほうが大きくなる（非対称性を有する）。

他方、ＭＴＪの場合、平行→反平行のほうが、反平行→平行よりもスイッチングに必要な電流は大きい（非対称性を有する）。トップピンの場合は、上側（ビット線側）に高電圧がかかるときの電流が、下側に高電圧がかかるときの電流よりも大きくなり、トランジスタの駆動電流の非対称性とマッチする。トップピン構造のほうが、トランジスタの電流を小さくできる。

しかし、上述したように、トップピン構造でフリー層が積層の最下層近傍に位置すると応力をフリー層にかけにくいという問題がある。

そこで、実施形態ではトップピン構造の磁気抵抗素子において、フリー層の下に、フリー層よりもヤング率が低く、かつ引っ張り応力を有するバッファ層を配置する。さらに素子全体を、圧縮応力を与える保護膜で被覆する。保護膜の膜厚は保護膜形成面に対するフリー層の高さ以上である。

引っ張り応力を有するバッファ層を磁気抵抗素子の積層構造形成時に加工して、フリー層に対して圧縮歪みを与える構成とする。また、保護膜を、その膜応力が圧縮側に大きくなるような成膜条件で形成する。バッファ層は低ヤング率の層であり、保護膜からの歪みを受けやすいため、近接するフリー層に対して、より大きな圧縮歪みを与えることができる。

図２及び図３は、実施形態のＭＴＪ素子の加工を示す図である。図２（Ａ）では、図示しない基板上に、下部電極層２１と、バッファ層２２と、ＭＴＪ素子のための積層３０が連続して形成されている。積層３０上にメタルハードマスク層２６が形成され、メタルハードマスク層２６上に、所定の形状のレジストマスク２７が形成されている。

バッファ層２２は、そのヤング率がフリー層１１のヤング率よりも低く、かつ引っ張り応力を有する非磁性層である。

バッファ層２２上の積層３０は、下から順に、フリー層１１、トンネルバリア膜１２、ピン層１３、接着層２３、垂直材料層２３、キャップ層２５を含む。強磁性体のフリー層１１、非磁性体のトンネルバリア膜１２、及び強磁性体のピン層１３がこの順で配置されて、トップピン構造のＭＴＪ（磁気トンネル接合）を形成する。フリー層１１とピン層１３は、膜面に対して垂直方向に磁化容易軸を有する。

ピン層１３上に、薄い接着層２３を介して垂直材料層２４が配置される。垂直材料層２４は、膜面に対して垂直方向に磁化容易軸を有し、ピン層１３の磁化の方向を固定する。キャップ層２５は、積層３０の最上層に位置する非磁性層である。

図２（Ｂ）で、レジストマスク２７を用いてメタルハードマスク層２８をＭＴＪの形状にエッチングし、レジストマスク２７を除去する。エッチングされたメタルハードマスク層２６を用いて、積層３０を加工してＭＴＪ素子３０Ａを形成する。このとき、バッファ層２２も加工する。

フリー層１１の下に設けられたバッファ層２２は、フリー層１１よりも低いヤング率を有し、かつ引っ張り応力を有する材料で形成されているため、加工により、図中の矢印で示すように、互いに向き合う方向に圧縮歪みが生じる。この圧縮歪みは、上方のフリー層１１に対して、膜面に垂直な方向（フリー層１１の磁化容易軸の方向に沿った方向）に応力を与える。これにより、フリー層１１の保持力Ｈｃが向上する。

図３で、バッファ層２２、ＭＴＪ素子３０Ａ、メタルハードマスク２６を保護膜３１で被覆して磁気抵抗素子１０を形成する。保護膜３１は、その膜応力が圧縮側に大きくなる条件で成膜され、その膜厚は、保護膜３１の形成面からフリー層１１の高さ以上である。保護膜３１からＭＴＪ素子３０Ａとバッファ層２２に対して応力が印加される。バッファ層２２は低ヤング率であるため、保護膜３１からの歪みを受けやすく、フリー層１１に対して、より大きな圧縮歪みを与えることができる。

この構成により、フリー層１１が積層の最下層近傍に位置するトップピン構造の磁気抵抗素子１０でも、フリー層１１に対して効果的に圧縮応力を印加することができる。その結果、保持力が増大し、熱安定性が向上する
図４は、各種の非磁性体材料のヤング率［ＧＰａ］と、膜応力のガス圧依存性を示す図である。フリー層１１よりもヤング率が低い材料として、図４（Ａ）に示す材料のうち、Ｔａ，Ａｌ，Ｈｆ，Ｚｒ，Ｔｉ，Ｃｕを用いる。フリー層１１は、平坦度が良いほど素子の特性が向上するため、その下のバッファ層２２の平坦度も高いことが望ましい。Ｔａ，Ａｌ，Ｈｆ，Ｚｒ，Ｔｉ，Ｃｕは、膜の平坦性の観点からも好ましい。これらの非磁性材料の他に、アモルファス合金膜をバッファ層２２に用いてもよい。アモルファス合金として、上述した各元素の窒化膜や、Ｔａ-Ｂ，Ｔａ-Ｓｉ，ＣｕＺｒ，Ｘｕ−Ｈｆ，Ａｌ−Ｈｆなどを用いることができる。

図４（Ｂ）に示すように、バッファ層２２の膜応力を引っ張り応力に制御するには、スパッタガス圧を高圧にする、あるいは、スパッタガスをＡｒから、原子量の大きいＫｒ、Ｘｅに代えることで実現できる。

図５（Ａ）は、保護膜３１の応力値のガス圧依存性を示す。保護膜３１をＳｉＮで形成する場合、成膜のガス圧力を制御することで、圧縮側に応力を有する膜とすることができる。プラズマＣＶＤでＳｉＮ膜を成膜する場合、成膜ガスの圧力を下げるほど、ＭＴＪ素子３０Ａに与える圧縮応力を大きくすることができる。成膜ガス圧力を２．０Ｐａに下げると、１ＧＰａ以上の圧縮応力を有するＳｉＮ膜３１を形成できる。ＳｉＮ膜に代えて、ＳｉＣ膜やＳｉＣＮ膜を保護膜３１として用いてもよい。

図５（Ｂ）は、保護膜３１からフリー層１１にかかる圧縮応力を示す。保護膜３１の膜厚ｔは、下部電極層２１の表面からフリー層１１の表面までの高さ以上である。好ましくは、膜厚ｔは、ＭＴＪ素子３０Ａの高さ以下である。保護膜３１の膜厚をフリー層１１の高さ以上とすることで、フリー層１１に対して圧縮応力を与える。また、保護膜３１からバッファ層２２に圧縮応力が印加されることで、バッファ層２２が有する引っ張り応力を増強し、バッファ層２２からフリー層１１に印加される応力が増大する。

保護膜３１は、ＭＴＪ素子３０Ａに圧縮応力を与えるとともに、バッファ層２２の材料が外部へ拡散するのを防止する機能も有する。また、吸湿によりＭＴＪの特性が劣化することを防止する役割も果たす。

保護膜３１の形成後に、層間絶縁膜５２が形成される。層間絶縁膜５２は応力性の膜であっても、非応力性の膜であってもよい。

図６は、上述した磁気抵抗素子１０を用いた磁気記憶装置（ＭＲＡＭ）１の概略断面図と、メモリセルの等価回路を示す。磁気抵抗素子１０の一方の側は、下部電極２１、ビアコンタクト６１、多層配線７２、ビアコンタクト６２を介して、トランジスタＴｒのドレインに接続されている。磁気抵抗素子１０の他方の側はビット線ＢＬに接続されている。ワード線ＷＬの一部は、トランジスタＴｒのゲート電極として機能する。トランジスタＴｒのソースは、ビアコンタクト６３を介してソース線ＳＬに接続されている。

図７は、図６のＭＲＡＭ１のレイアウト図である。点線で示すメモリセル領域Ｃは、ＭＴＪ、ビット線ＢＬ、ワード線ＷＬ、ソース線ＳＬ、ワード線ＷＬの両側の基板領域に形成されている図示しない不純物拡散領域（ソース・ドレイン領域）を含む。ＭＴＪは、たとえば５０ｎｍ×５０ｎｍのドットパターンである。

図８は、ＭＴＪの具体的な積層構造とその製造例を示す図である。多層配線ウエハなどの基板２上に、下部電極層２１、バッファ層２２、ＭＴＪ積層３０、ハードマスク層４１を順次形成する。下部電極層２１は、たとえば厚さ５ｎｍのＴａ層２１ａ、厚さ２０ｎｍのＲｕ層２１ｂ、厚さ１０ｎｍのＴａ層２１ｃを含む。

バッファ層２２は、Ｃｕ，Ｔａ，Ａｌ，Ｔｉ，Ｈｆ，Ｚｒなど、２００ＭＰａ以下の低ヤング率の非磁性材料から選択され、厚さ３〜１５ｎｍに成膜される。一例として、厚さ８ｎｍのＣｕ層２２を形成する。Ｃｕ膜２２は、たとえばスパッタ法により、Ｘｅガスで圧力０．１Ｐａ〜０．１５Ｐａで成膜して、＋８００ＭＰａ〜１３００ＭＰａの引っ張り応力を有する。

ＭＴＪ積層３０は、下から順に、下地層３３、フリー層１１、トンネルバリア層１２、ピン層１３、接着層２３、垂直材料層２４、キャップ層２５を含む。下地層３３は、厚さ０．５ｎｍのＴａ膜３３であり、フリー層（ＣｏＦｅＢ）１１の結晶性向上のために挿入される。Ｔａ膜３上に、フリー層（ＣｏＦｅＢ：１ｎｍ）１１、トンネルバリア層（ＭｇＯ：０．８ｎｍ）１２、ピン層（ＣｏＦｅＢ：１．２ｎｍ）１３、接着層（Ｔａ：０．５ｎｍ）２３をこの順に成膜する。

接着層２３上の垂直材料層２４は、第１垂直材料層３５と、非磁性材料層３５と、第２垂直材料層３７を含む。第１垂直材料層３５は、ＣｏとＰｔの薄膜を交互に４層繰り返してトータルの膜厚を４．０ｎｍにした膜である。非磁性層３６として厚さ０．８ｎｍのＲｕ膜３６を挿入する。第２垂直材料層３７は、ＣｏとＰｔの薄膜を交互に１４層繰り返してトータルの厚さを１４ｎｍにした膜である。垂直材料層２４は全体として垂直型強磁性体である。

キャップ層２５は、厚さ８ｎｍのＲｕ膜である。ハードマスク層４１は、メタル層４２と絶縁膜４３を含む。たとえば、厚さ１００ｎｍのＴａのメタル層４２と、ＳｉＯ2膜４３を用いる。

下部電極層２１、バッファ層２２、ＭＴＪ積層３０、ハードマスク４１の形成後に、磁場印加アニールを２５０℃〜４００℃で行う。また、結晶化、磁場方向を揃える処理を行なう。

図９及び図１０は、ＭＴＪ積層３０とバッファ層２２の加工例を示す。図９（Ａ）に示すようには、ハードマスク層４１の絶縁膜４３を所定の形状に加工し、絶縁膜４３をマスクとしてメタル層４２を加工してメタルマスク２６を形成する。メタルマスク２６を用いて積層３０を加工する。

バッファ層２２が難エッチング材料でない場合は、図９（Ｂ）に示すように、ＣＨ3ＯＨガス系、ＣＯ／ＮＨ3ガス系、Ａｒガス系などで、バッファ層２２の直上まで、一括エッチングして、ＭＴＪ素子３０Ａを形成する。その後、図１０に示すように、バッファ層２２をフッ素系あるいは塩素系でエッチングする。

バッファ層２２が難エッチング材料である場合は、図９（Ｂ）の工程を通らずに、ＣＨ3ＯＨガス系、ＣＯ／ＮＨ3ガス系、Ａｒガス系などで、ＭＴＪ積層３０とバッファ層２２を一括エッチングして図１０の状態にする。

図１１〜図１３は、図６に示すＭＲＡＭ１の製造工程図である。以下では、ＭＴＪ素子３０Ａと保護膜３１の形成を中心に説明する。

図１１（Ａ）で、トランジスタ（図６参照）が形成されたウエハの層間絶縁膜７１、７３に、多層配線７２ａ、７２ｂが形成されている。多層配線７２ａ、７２ｂの表面を平坦化して露出させた状態で、図８のように、下部電極層２１、バッファ層２２、ＭＴＪ積層３０、ハードマスク層４１を形成する。図９（Ａ）のようにメタルマスク２６を形成し、図９（Ｂ）および図１０のように、積層３０とバッファ層２２を加工して、下部電極層２１上にバッファ層２２とＭＴＪ素子３０Ａを形成する。この、状態が図１１（Ａ）に対応する。

図１１（Ｂ）で、全面に保護絶縁膜５１と、絶縁性のハードマスク層５２を成膜する。保護絶縁膜はたとえばフリー層の高さ以上、キャップ層の高さ以下の膜厚で、圧縮応力を有するＳｉＮ、ＳｉＣ、ＳｉＣＮの層である。この例では、バッファ層２２の厚さを８ｎｍ、Ｔａ膜３３の厚さを０．５ｎｍ、フリー層１１の厚さを１ｎｍとした場合、厚さ１５〜４０ｎｍのＳｉＮ保護膜３１をプラズマＣＶＤ装置で形成する。成膜温度１８０℃〜４００℃、プロセスガスはＳｉＨ4（80 sccm）とＮＨ3（100 sccm）、ガス圧力は１．０Ｐａ〜６．０Ｐａ、ソースパワー５０００Ｗとし、−３．０ＧＰａ〜−１．０ＧＰａの膜応力を有するＳｉＮ膜３１を形成する。

ハードマスク層５２は、ＳｉＯ2、ＳｉＯＣ、Ｌｏｗ−ｋ膜などであり、ＣＶＤ法または塗布法で厚さ１００〜５００ｎｍに成膜する。

図１１（Ｃ）で、全面に絶縁膜７４を形成して表面平坦化し、絶縁膜７５を介してレジストマスク７６を形成する。レジストマスク７６は、全面に塗布したレジスト層を下部電極の形状にパターン露光し現像することによって得られる。レジストパターンは、たとえば２００ｎｍ×３００ｎｍの矩形パターンである。

図１２（Ａ）で、レジストマスク７６を用いて絶縁膜７５、７４、５２と保護絶縁膜５１をエッチングする。エッチングは下部電極層２１上でストップする。このエッチングでハードマスク５２ａと、圧縮応力印加用の保護膜３１が形成される。その後、アッシングによりレジストマスク７６を除去する。

図１２（Ｂ）で、ハードマスク５２ａを用いて、下部電極層２１を電極形状にエッチングして下部電極２１Ｅを形成する。図８のように、下部電極層２１がＴａ膜２１ａ、２１ｃとＲｕ膜２１ｂを含む場合は、Ｔａ膜２１ａ、２１ｃを、Ｃｌ2（20 sccm）／ＢＣｌ3（60 sccm）／２Ｐａ／RF-500Wの条件でエッチングし、Ｒｕ膜２１ｂを、Ｏ2（200 sccm）／Ｃｌ2（20 sccm）／１Ｐａ／RF-800Wの条件でエッチングする。

図１２（Ｃ）で、全面にバリア絶縁膜７８と層間絶縁膜７９を形成する。バリア膜７８はＭＴＪ素子３０Ａへの水分の浸入を防止する。層間絶縁膜７９は、ＳｉＯ2、ＳｉＯＮ、Ｌｏｗ−ｋ膜などである。

図１３（Ａ）で、層間絶縁膜７０を平坦化する。

図１３（Ｂ）で、全面に層間絶縁膜８１を形成する。

図１４（Ａ）で、層間絶縁膜８１、７９、バリア膜７８に、多層配線７２ｂの近傍まで延びるビアホール８２を形成する。

図１４（Ｂ）で、層間絶縁膜８１にトレンチ８３ａ、８３ｂを形成する。トレンチ８３ａを形成する工程で、多層配線７２ｂ上のバリア膜７８もエッチングされて、多層配線７２ｂの表面が露出する。トレンチ８３ｂの形成により、メタルマスク２６が露出する。

図１４（Ｃ）で、全面に図示しないバリア膜とＣｕシード層を形成して、Ｃｕメッキ層を成長し、ＣＭＰで研磨して配線８５ａ、８５ｂを形成する。配線８５ｂは図示しないビット線に接続される。このようにして、ＭＲＡＭ１が製造される。

ＭＲＡＭ１は、図３の構造を有する磁気抵抗素子１０を有し、フリー層１１の下に低ヤング率で引っ張り応力を有するバッファ層２２が配置されている。また、フリー層１１の高さ以上の膜厚を有する圧縮応力の保護膜３１を有する。この構成により、フリー層の保持力が高まって熱安定性が向上する。

以上の説明に対して、以下の付記を提示する。
（付記１）
基板と、
前記基板上に形成され、磁化容易軸が前記基板の基板面と垂直な方向に反転可能な第１の強磁性層と、トンネルバリア層と、磁化容易軸が前記基板面と垂直な方向に固定される第２の強磁性層がこの順で積層された磁気トンネル接合部と、
前記第１の強磁性層の下に配置され、前記第１の強磁性層よりも低いヤング率を有し、かつ引っ張り応力を有する非磁性層と、
前記非磁性層および前記磁気トンネル接合部を覆って、前記第１の強磁性層および前記非磁性層に圧縮応力を与える保護膜と、
を有し、
前記保護膜の膜厚は、当該保護膜の形成面から前記第１の強磁性層までの高さ以上であることを特徴とする磁気抵抗素子。
（付記２）
前記非磁性層のヤング率は２００ＧＰａ以下であり、８００ＭＰａ〜１３００ＭＰａの引っ張り応力を有することを特徴とする付記１に記載の磁気抵抗素子。
（付記３）
前記非磁性層は、Ｔａ、Ａｌ、Ｈｆ、Ｚｒ、Ｔｉ、Ｃｕ、これらの窒化膜、またはＴａ-Ｂ、Ｔａ-Ｓｉ、ＣｕＺｒ、Ｘｕ−Ｈｆ、Ａｌ−Ｈｆを含むアモルファス合金の層であることを特徴とする付記２に記載の磁気抵抗素子。
（付記４）
前記保護膜は、−３．０ＧＰａ〜−１．０ＧＰａの圧縮応力を有することを特徴とする付記１〜３のいずれかに記載の磁気抵抗素子。
（付記５）
前記保護膜は、ＳｉＮ、ＳｉＣ、またはＳｉＮＣであることを特徴とする付記４に記載の磁気抵抗素子。
（付記６）
前記磁気トンネル接合部は、前記第２の強磁性層上に接着層を介して配置される垂直型磁性層をさらに有することを特徴とする付記１〜５のいずれかに記載の磁気抵抗素子。
（付記７）
前記磁気トンネル接合部は、前記第１の強磁性層と前記非磁性層の界面に結晶性向上のための下地薄膜を有することを特徴とする付記１〜６のいずれかに記載の磁気抵抗素子。
（付記８）
基板上に、引っ張り応力を有する非磁性層、磁化容易軸が前記基板の基板面と垂直な方向に反転可能な第１の強磁性層、トンネルバリア層、および磁化容易軸が前記基板面と垂直な方向に固定される第２の強磁性層を、この順で積層し、
前記積層を所定の形状に加工して積層体を形成し、
前記積層体を覆って、圧縮応力を有する保護膜を形成し、
前記保護膜を、前記保護膜の形成面から前記第１の強磁性層までの高さ以上の厚さに形成することを特徴とする磁気抵抗素子の製造方法。
（付記９）
前記非磁性層は、ヤング率が２００ＧＰａ以下の非磁性材料で形成されることを特徴とする付記８に記載の磁気抵抗素子の製造方法。
（付記１０）
前記非磁性層の形成は、ＸｅガスまたはＫｒガスを用いて、８００ＭＰａ〜１３００ＭＰａの引っ張り応力を有する膜を形成することを特徴とする付記８または９に記載の磁気抵抗素子の製造方法。
（付記１１）
前記保護膜の形成は、成膜圧力１．０Ｐａ〜６．０Ｐａで、−３．０ＧＰａ〜−１．０ＧＰａの圧縮応力を有する膜を形成することを特徴とする付記８〜１０のいずれかに記載の磁気抵抗素子の製造方法。
（付記１２）
前記第２の強磁性層上に、接着層を介して垂直型強磁性層を形成する工程をさらに含むことを特徴とする付記８〜１１のいずれかに記載の磁気抵抗素子の製造方法。
（付記１３）
前記非磁性層と前記第１の強磁性層の界面に、前記第１の強磁性層の結晶性向上のための下地薄膜を形成する工程をさらに含むことを特徴とする付記８〜１２のいずれかに記載の磁気抵抗素子の製造方法。
（付記１４）
基板上に形成されるトランジスタ(Tr)と、
前記トランジスタに直列接続される磁気抵抗素子と、
を有し、
前記磁気抵抗素子は、
磁化容易軸が前記基板の基板面と垂直な方向に反転可能な第１の強磁性層と、トンネルバリア層と、磁化容易軸が前記基板面と垂直な方向に固定される第２の強磁性層とがこの順で積層された磁気トンネル接合部と、
前記第１の強磁性層の下に配置され、前記第１の強磁性層よりも低いヤング率を有し、かつ引っ張り応力を有する非磁性層と、
前記非磁性層および前記磁気トンネル接合部を覆って、前記第１の強磁性層および前記非磁性層に圧縮応力を与える保護膜と、
を有し、
前記保護膜の膜厚は、当該保護膜の形成面から前記第１の強磁性層までの高さ以上であることを特徴とする磁気記憶装置。

１ ＭＲＡＭ（磁気記憶装置）
１０ 磁気抵抗素子
１１ フリー層（第１の強磁性層）
１２ トンネルバリア層
１３ ピン層（第２の強磁性層）
２１ 下部電極
２２ バッファ層（非磁性層）
２３ 接着層（Ｔａ層）
２４ 垂直材料層（垂直型磁性層）
３０ 積層
３０Ａ ＭＴＪ素子（磁気トンネル接合部）
３１ 保護膜
Ｔｒ トランジスタ

Claims (8)

1. 基板と、
   前記基板上に形成され、磁化容易軸が前記基板の基板面と垂直な方向に反転可能な第１の強磁性層と、トンネルバリア層と、磁化容易軸が前記基板面と垂直な方向に固定される第２の強磁性層がこの順で積層された磁気トンネル接合部と、
   前記第１の強磁性層の下に配置され、前記第１の強磁性層よりも低いヤング率を有し、かつ引っ張り応力を有する非磁性層と、
   前記非磁性層および前記磁気トンネル接合部を覆って、前記基板に平行な方向に延伸する表面を含む前記第１の強磁性層および前記非磁性層に圧縮応力を与える保護膜と、
   を有し、
   前記保護膜の膜厚は、当該保護膜の形成面から前記第１の強磁性層までの高さ以上であり、前記磁気トンネル接合部を含む磁気トンネル接合素子の高さ以下であることを特徴とする磁気抵抗素子。
2. 前記非磁性層のヤング率は２００ＧＰａ以下であり、８００ＭＰａ〜１３００ＭＰａの引っ張り応力を有することを特徴とする請求項１に記載の磁気抵抗素子。
3. 前記保護膜は、−３．０ＧＰａ〜−１．０ＧＰａの圧縮応力を有することを特徴とする請求項１または２に記載の磁気抵抗素子。
4. 基板上に、引っ張り応力を有する非磁性層、磁化容易軸が前記基板の基板面と垂直な方向に反転可能な第１の強磁性層、トンネルバリア層、および磁化容易軸が前記基板面と垂直な方向に固定される第２の強磁性層を、この順で積層し、
   前記積層を所定の形状に加工して磁気トンネル接合部を含む積層体を形成し、
   前記積層体を覆って、前記基板に平行な方向に延伸する表面を含む圧縮応力を有する保護膜を形成し、
   前記保護膜の厚さを、前記保護膜の形成面から前記第１の強磁性層までの高さ以上であり、前記磁気トンネル接合部を含む前記積層体の高さ以下に形成することを特徴とする磁気抵抗素子の製造方法。
5. 前記非磁性層は、ヤング率が２００ＧＰａ以下の非磁性材料で形成されることを特徴とする請求項４に記載の磁気抵抗素子の製造方法。
6. 前記非磁性層の形成は、ＸｅガスまたはＫｒガスを用いて、８００ＭＰａ〜１３００ＭＰａの引っ張り応力を有する膜を形成することを特徴とする請求項４または５に記載の磁気抵抗素子の製造方法。
7. 前記保護膜は、成膜圧力１．０Ｐａ〜６．０Ｐａで、−３．０ＧＰａ〜−１．０ＧＰａの圧縮応力を有する膜を形成することを特徴とする請求項４〜６のいずれか１項に記載の磁気抵抗素子の製造方法。
8. 基板上に形成されるトランジスタと、
   前記トランジスタに直列接続される磁気抵抗素子と、
   を有し、
   前記磁気抵抗素子は、
   磁化容易軸が前記基板の基板面と垂直な方向に反転可能な第１の強磁性層と、トンネルバリア層と、磁化容易軸が前記基板面と垂直な方向に固定される第２の強磁性層がこの順で積層された磁気トンネル接合部と、
   前記第１の強磁性層の下に配置され、前記第１の強磁性層よりも低いヤング率を有し、かつ引っ張り応力を有する非磁性層と、
   前記非磁性層および前記磁気トンネル接合部を覆って、前記基板に平行な方向に延伸する表面を含む前記第１の強磁性層および前記非磁性層に圧縮応力を与える保護膜と、
   を有し、
   前記保護膜の膜厚は、当該保護膜の形成面から前記第１の強磁性層までの高さ以上であり、前記磁気トンネル接合部を含む磁気トンネル接合素子の高さ以下であることを特徴とする磁気記憶装置。

Images