CN104321819B - 存储器单元、半导体装置结构、包括此类单元的系统及制造方法 - Google Patents

存储器单元、半导体装置结构、包括此类单元的系统及制造方法 Download PDF

Info

Publication number
CN104321819B
CN104321819B CN201380015791.9A CN201380015791A CN104321819B CN 104321819 B CN104321819 B CN 104321819B CN 201380015791 A CN201380015791 A CN 201380015791A CN 104321819 B CN104321819 B CN 104321819B
Authority
CN
China
Prior art keywords
unit core
stressor structure
free region
region
stressor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380015791.9A
Other languages
English (en)
Other versions
CN104321819A (zh
Inventor
古尔特杰·S·桑胡
韦恩·I·金尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN104321819A publication Critical patent/CN104321819A/zh
Application granted granted Critical
Publication of CN104321819B publication Critical patent/CN104321819B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本发明揭示了包括具有自由区域的单元核的存储器单元。所述自由区域展现影响所述单元核内的磁化定向的应变。应力源结构可在所述单元核的至少一部分上施加应力以引起所述自由区域的应变状态。本发明还揭示了包括此类存储器单元的半导体装置结构及系统以及用于形成此类存储器单元的方法。

Description

存储器单元、半导体装置结构、包括此类单元的系统及制造方法
优先权声明
本申请案主张2012年3月22日申请的第13/427,339号美国专利申请案“存储器单元、半导体装置结构、包括此类单元的系统及制造方法(MemoryCells，SemiconductorDeviceStructures，SystemsIncludingSuchCells，andMethodsofFabrication)”的申请日期的权益。
技术领域
在各种实施例中，本发明大体上涉及存储器装置设计及制造的领域。更特定地说，本发明涉及特征是自旋扭矩转移磁性随机存取存储器(STT-MRAM)的存储器单元的设计及制造。
背景技术
磁性随机存取存储器(MRAM)是基于磁阻的非易失性计算机存储器技术。MRAM是非易失性的且因此可在存储器装置不被供电时维持存储器内容。MRAM数据由磁阻元件存储。一般来说，MRAM单元中的磁阻元件由两个磁性区域制成，所述两个磁性区域中的每一者接受且维持磁化。一个区域(“钉扎区域”)的磁化在其磁定向上固定，且另一区域(“自由区域”)的磁化定向可改变。因此，编程电流可使得两个磁性区域的磁定向平行，从而给出较低的跨越磁阻元件的电阻(其可定义为“0”状态)，或使得两个磁性区域的磁定向反向平行，从而给出较高的跨越MRAR单元的磁阻元件的电阻(其可定义为“1”状态)。自由区域的磁定向的切换及所得的跨越磁阻元件的高电阻状态或低电阻状态提供典型MRAM单元的写入及读取操作。
一种类型的MRAM单元是自旋扭矩转移MRAM(STT-MRAM)单元。常规的STT-MRAM单元可包括磁性单元核，所述磁性单元核可包括磁性穿隧接面(MTJ)或自旋阀结构。MTJ是磁阻数据存储元件，所述磁阻数据存储元件包括两个磁性区域(一个是钉扎的且一个是自由的)及两者之间的非磁性、电绝缘区域，其可通过数据线(例如，位线)、存取线(例如，字线)及存取晶体管存取。自旋阀具有与MTJ类似的结构，区别在于自旋阀在两个磁性区域之间具有导电区域。
在操作中，编程电流可流经存取晶体管及磁性单元核。所述单元核内的钉扎区域使编程电流的电子自旋极化，且当自旋极化电流穿过所述核时产生扭矩。自旋极化电子流通过在自由区域上施加扭矩来与所述自由区域相互作用。当穿过核的自旋极化电子流的扭矩大于自由区域的临界切换电流密度(Jc)时，由自旋极化电子流施加的扭矩足以切换自由区域的磁化方向。因此，编程电流可用于引起自由区域的磁化与钉扎区域的磁化平行或反向平行而对准，且当在平行与反向平行之间切换自由区域的磁化时，跨越核的电阻状态被改变。
常规的STT-MRAM单元的自由区域及钉扎区域展现与区域的宽度水平(也称为“平面内”)的磁化定向。因此，磁化定向与由支撑STT-MRAM单元的衬底的主表面界定的平面平行(或反向平行)。这些较宽的、平面内STT-MRAM单元具有大占据面积，使得所述单元低于二十五纳米的缩放成为艰巨的任务。
垂直定向的STT-MRAM单元可需要比平面内STT-MRAM单元小的单元宽度，从而容纳较大的单元封装。并且，与平面内STT-MRAM单元相比，垂直定向的STT-MRAM单元的相关联垂直磁化(在本领域中也称为垂直磁性各向异性(“PMA”))可具有极大地减少的所需的切换电压。因此，已努力形成其中钉扎区域及自由区域展现垂直磁化定向的垂直定向(“平面外”)的STT-MRAM单元。然而，找到及实施用于单元核的合适材料及设计以实现垂直磁化定向已成为艰巨的任务。
发明内容
揭示存储器单元。所述存储器单元包括磁性单元核。所述磁性单元核包括展现引起垂直磁化定向的应变的自由区域。
还揭示包括单元核的存储器单元。所述单元核包括处于展现垂直磁化定向的应变状态中的自由区域。所述单元核还包括钉扎区域及安置在所述自由区域与所述钉扎区域之间的另一区域。
还揭示形成存储器单元的方法。所述方法包括形成单元核及将应力施加至所述单元核以影响单元核内的材料展现的磁化定向。
还揭示半导体装置结构。所述半导体装置结构包括自旋扭矩转移磁性随机存取存储器(STT-MRAM)阵列。所述阵列包括多个STT-MRAM单元。所述多个STT-MRAM单元中的每个STT-MRAM单元包括单元核，所述单元核包括展现垂直磁化定向的经应变自由区域。所述多个STT-MRAM单元中的每个STT-MRAM单元还包括在单元核外部的应力源(stressor)结构。所述应力源结构向经应变自由区域施加应力。
还揭示自旋扭矩转移磁性随机存取存储器(STT-MRAM)单元。所述单元包括磁性单元核，所述磁性单元核包括自由区域。所述单元还包括与单元核可操作通信的字线及与单元核可操作通信的位线。所述自由区域展现引起指向所述字线及所述位线中的一者的磁化定向的应变。
附图说明
图1是根据本发明的实施例制造的具有存储器单元的存储器阵列的一部分的示意图；
图2A至图2F是根据本发明的实施例的STT-MRAM单元的横截面、正视图、示意说明；
图3A至图3F分别是根据本发明的实施例的分别沿着截面线A-A、B-B、C-C、D-D、E-E及F-F取得的图2A至图2F的STT-MRAM单元的横截面、平面、示意说明；
图4A至图4F分别是根据本发明的实施例的分别沿着截面线A-A、B-B、C-C、D-D、E-E及F-F取得的图2A至图2F的STT-MRAM单元的横截面、平面、示意说明；
图5A至图5C是根据本发明的实施例的在施加侧向压缩应力的各种阶段期间的自由区域的横截面、正视图、示意说明；
图6A至图6C是根据本发明的实施例的在施加垂直拉伸应力的各种阶段期间的自由区域的横截面、正视图、示意说明；
图7是包括本发明的实施例的存储器单元的半导体装置的简化框图；及
图8是根据本文中描述的一个或多个实施例实施的系统的简化框图。
具体实施方式
揭示存储器单元、包括此类存储器单元的半导体装置结构、包括此类存储器单元的阵列的系统及形成此类存储器单元的方法。所述存储器单元包括具有自由区域的单元核，所述自由区域展现引起垂直磁化定向的应变。因此，存储器单元的经应变自由区域的垂直磁化定向受所施加的应力影响。所述所施加的应力可为机械应力、热应力或为两者。所施加的应力及自由区域展现的所引起的垂直磁化定向可为永久或暂时的。
如本文中所使用，术语“衬底”表示且包括在其上形成组件(例如，存储器单元内的组件)的基材或构造。所述衬底可为半导体衬底、支撑结构上的基础半导体材料、金属电极或具有形成在其上的一种或多种材料、结构或区域的半导体衬底。所述衬底可为常规的硅衬底或包括半导电材料的其它块体衬底。如本文中使用，除了别的以外，术语“块体衬底”不但表示且包括硅晶片，而且表示且包括绝缘体上硅(“SOI”)衬底(例如，蓝宝石上硅(“SOS”)衬底或玻璃上硅(“SOG”)衬底、基础半导体基底上的硅的外延层)或其它半导体或光电子材料(例如，硅-锗(Si1-xGex，其中，例如x是0.2与0.8之间的摩尔分率)、锗(Ge)、砷化镓(GaAs)、氮化镓(GaN)或磷化铟(InP))。此外，当在以下描述中提及“衬底”时，先前过程阶段可已被用于在基础半导体结构或基底中形成材料、区域或接面。
如本文中所使用，术语STT-MRAM单元表示且包括磁性单元结构，如上文论述，如果安置在自由区域与钉扎区域之间的非磁性区域是绝缘的，那么所述磁性单元结构可包括MTJ。或者，如果安置在自由区域与钉扎区域之间的所述非磁性区域是导电的，那么STT-MRAM单元的磁性单元结构可包括自旋阀。
如本文中所使用，术语“钉扎区域”表示且包括STT-MRAM单元内的由磁性材料形成的区域，所述区域在STT-MRAM单元的使用及操作期间具有固定磁化定向。所述钉扎区域的固定磁化定向可受外部施加应力(其可由应力源结构施加)的影响，使得钉扎区域可展现应变。与不施加应力的情况相比，归因于在钉扎区域上施加应力，经应变钉扎区域展现的磁化定向可为不同的。或者，钉扎区域展现的磁化定向可不受所施加的应力的影响，使得经应变钉扎区域展现的磁化将与未应变钉扎区域展现的磁化相同。本发明的钉扎区域的磁化定向可展现垂直磁化定向。
如本文中所使用，术语“自由区域”表示且包括STT-MRAM单元内的由磁性材料形成的区域，所述区域在STT-MRAM单元的使用及操作期间具有可切换磁化定向。所述磁化定向可在“平行”方向(在所述“平行”方向上，自由区域展现的磁化定向及钉扎区域展现的磁化定向指向相同方向)至“反向平行”方向(在所述“反向平行”方向上，自由区域展现的磁化定向及钉扎区域展现的磁化定向指向相反方向)之间切换。
如本文中所使用，术语“单元核”表示且包括存储器单元结构，所述存储器单元结构包括自由区域及钉扎区域，且在存储器单元的操作期间，电流流经所述存储器单元结构以引起自由区域内的平行或反向平行磁定向。
如本文中所使用，术语“垂直”表示且包括与相应区域的宽度垂直的方向。“垂直”还可表示且包括与支撑STT-MRAM单元的衬底的主表面垂直的方向。
如本文中所使用，术语“第一”、“第二”、“第三”等等可描述各种元件、组件、区域、材料、及/或区段，其中没有一个由这些术语限制。这些术语只用于区分一个元件、组件、区域、材料或区段与另一元件、组件、区域、材料或区段。因此，下文论述的“第一元件”、“第一组件”、“第一区域”、“第一材料”或“第一区段”可称为第二元件、第二组件、第二区域、第二材料或第二区段，而不脱离本文中的教示。
如本文中所使用，空间关系术语，例如“在下方”、“在下面”、“低于”、“底部”、“在上方”、“在上面”、“顶部”、“前方”、“后方”、“左边”、“右边”等等可为便于描述而用于描述如图式中说明的一个元件或特征与另一元件或特征的关系。除非另有说明，否则空间关系术语希望涵盖除图式中描绘的定向以外的不同的材料定向。例如，如果颠倒图式中的材料，那么描述为在其它元件或特征的“下面”或“下方”或“下部”或“底部”的元件将被定向为在其它元件或特征的“上方”或“顶部”。因此，依据使用术语的上下文，术语“在下面”可涵盖“在上方”及“在下面”的定向，这为本领域一般技术人员所明白。可以其它方式定向(旋转90度、颠倒等等)材料且相应地解释本文中使用的空间关系描述符号。
如本文中所使用，将元件称为在另一元件“上”或“上方”表示且包括所述元件直接在另一元件顶部、直接与另一元件邻近、直接在另一元件下方或与另一元件直接接触。其还包括所述元件间接地在另一元件的顶部、间接与另一元件邻近、间接地在另一元件下方或间接地在另一元件附近，其中其它元件在两者之间。相比而言，当将元件称为“直接”在另一元件“上”时，不存在介于中间的元件。
如本文中所使用，术语“包括”及/或“包含”指定所陈述的特征、区域、整体、阶段、操作、元件、材料、组件及/或群组的存在，但不排除一个或多个特征、区域、整体、阶段、操作、元件、材料、组件及/或其群组的存在或添加。
如本文中使用，“及/或”包括相关联的列出项中的一或多者的任何及所有组合。
如本文中所使用，除非上下文另有明确指示，否则单数形式“一”及“所述”希望也包括复数形式。
本文中呈现的说明不希望是任何特定材料、组件、结构、装置或系统的实际视图，而只是为用于描述本发明的实施例的理想化表示。
在本文中参考说明描述实施例。期望源自(例如)制造技术及/或容限的说明的形状的变化型式。因此，本文中描述的实施例不应被理解为限于如所说明的特定形状或区域而包括由源自(例如)制造的形状偏差。例如，说明或描述为盒形的区域可具有粗糙及/或非线性特征。此外，所说明的锐角可为圆形的。因此，图式中说明的区域在本质上是示意性的且其形状不希望说明区域的精确形状且不限制权利要求书的范围。
以下描述提供特定细节(例如，材料类型及处理条件)以提供对所揭示的装置及方法的实施例的透彻描述。然而，本领域一般技术人员将明白可在不使用这些特定细节的情况下实践装置及方法的实施例。实际上，可结合行业中使用的常规的半导体制造技术实践装置及方法的实施例。
本文中描述的工艺不形成用于处理半导体装置结构的完整过程流程。本领域一般技术人员知晓所述过程流程的剩余部分。因此，本文中只描述理解本装置及方法的实施例所必需的方法及半导体装置结构。
除非上下文另有指示，否则本文中描述的材料可由任何常规的技术形成，包括但不限于，自旋涂覆、毯覆式涂覆(blanketcoating)、化学气相沉积(“CVD”)、等离子体增强CVD、原子层沉积(“ALD”)、等离子体增强ALD或物理气相沉积(“PVD”)。或者，所述材料可现场生长。依据待形成的特定材料，本领域一般技术人员可选择用于沉积或生长材料的技术。
现在将参看图式，其中相同数字始终指代相同组件。所述图式不必按比例绘制。
揭示存储器单元。所述存储器单元包括具有展现应变的自由区域的磁性单元核。所述应变引起垂直磁化定向。
图1说明包括与STT-MRAM单元100可操作通信的外围装置90的STT-MRAM系统80，依据系统要求及制造技术，多个STT-MRAM单元100可被制造成以包括许若干行及列的栅格图案或以各种其它布置形成存储器单元的阵列。STT-MRAM单元100包括单元核110、存取晶体管130、可用作位线140的导电材料、可用作字线150的导电材料及可用作源极线160的导电材料。STT-MRAM系统80的外围装置90可包括读取/写入电路170、位线参考180及读出放大器190。单元核110可包括磁性穿隧接面(MTJ)，其包括自由区域及钉扎区域。STT-MRAM单元100还可包括至少一个应力源结构120，其位于单元核110外部。如本文中所使用，在另一结构“外部”的结构可包括与所述另一结构物理隔离的结构、与所述另一结构电隔离的结构、不与所述另一结构电通信的结构、不垂直定位在单元核110的最上区域(其与位线140电通信)与单元核110的最下区域(其与字线150电通信)之间的结构或其组合。
在使用及操作中，当选择STT-MRAM单元100以将其编程时，将编程电流施加至STT-MRAM单元100，且所述电流由钉扎区域进行自旋极化且在自由区域上施加扭矩，这切换了自由区域的磁化以“写入至”或“编程”STT-MRAM单元100。在STT-MRAM单元100的读取操作中，使用电流来检测单元核110的电阻状态。应力源结构120可在单元核110的至少一部分上施加应力。归因于应力的施加，单元核110内的自由区域可展现引起单元核110内的自由区域展现的垂直定向的磁化的应变，垂直定向可降低切换自由区域的磁化所需的临界切换电流，从而允许较小编程电流写入STT-MRAM单元100。所述垂直磁化定向还可允许使用具有较小侧向尺寸的单元核110，从而允许改善可伸缩性及装置密度。
如先前论述，施加用于STT-MRAM单元100的写入操作的编程电流。为起始编程电流，读取/写入电路170可产生至位线140及源极线160的写入电流。位线140与源极线160之间的电压的极性确定单元核110中的自由区域的磁化的切换。一旦根据编程电流的自旋极性磁化了自由区域，就将经编程状态写入至STT-MRAM单元100。
为读取STT-MRAM单元100，读取/写入电路170产生通过单元核110及存取晶体管130至位线140及源极线160的读取电流。STT-MRAM单元100的经编程状态与跨越单元核110的电阻相关，所述电阻可由位线140与源极线160之间的电压差来确定。在一些实施例中，所述电压差可与位线参考180进行比较且由读出放大器190放大。
图2A说明根据本发明的实施例的多个STT-MRAM单元100。每个STT-MRAM单元100包括由衬底10支撑的单元核110。单元核110包括自由区域112及钉扎区域114。非磁性区域113(其可为导电或绝缘的)安置在自由区域112与钉扎区域114之间。在非磁性区域113绝缘的情况下，单元核110形成MTJ，或在非磁性区域113导电的情况下，单元核110形成自旋阀。在单元核110形成MTJ的实施例中，自由区域112与钉扎区域114之间的非磁性区域113可用作两个区域112、114之间的绝缘体。非磁性区域113可由以下材料形成或包括以下材料：AlxOy、MgO、AlN、SiN、CaOx、NiOx、HfxOy、TaxOy、ZrxOy、NiMnOx、MgxFy、SiC、SiO2、SiOxNy或以上材料的任何组合。
自由区域112及钉扎区域114可由铁磁材料形成或包括铁磁材料，例如，Co、Fe、Ni或其合金NiFe、CoFe、CoNiFe、或掺杂合金CoX、CoFeX、CoNiFeX(X＝B、Cu、Re、Ru、Rh、Hf、Pd、Pt、C)，或其它半金属铁磁材料，诸如(例如)NiMnSb及PtMnSb。更特定地说，例如，自由区域112可由以下材料中的一种或多种形成或包括以下材料中的一种或多种：展现磁致伸缩的材料(例如，不具限制性，CoxFeyBz)、展现L10结晶结构的材料、展现单轴磁各向异性的材料及何士勒合金，所述材料的特性是不相互排斥的。或者或此外，在一些实施例中，自由区域112可由层状材料形成或包括层状材料。例如且不具限制性，自由区域112可由钴及铂的重复层形成或包括钴及铂的重复层，其中铂层安置在多个钴层之间且反之亦然。作为另一实例，不具限制性，自由区域112可包括钴及镍的重复层，其中镍层安置在多个钴层之间且反之亦然。
钉扎区域114被如此命名是因为其具有带有固定或钉扎优选定向的固定磁化，所述定向由图2A至2F的钉扎区域114中说明的单向箭头表示。自由区域112中说明的双向箭头表示自由区域112可在与钉扎区域114的定向平行的方向(其给出低电阻)或在与钉扎区域114的定向反向平行的方向(其给出高电阻)上磁化。
单元核110还可视情况包括除自由区域112、非磁性区域113及钉扎区域114以外的其它区域。例如，如图2A中说明，单元核110可包括反铁磁性区域115，其可定位在钉扎区域114下方以通过交换耦合实现钉扎。在单元核110中可包括额外非磁性区域。例如，另一非磁性区域111可定位在自由区域112上方。单元核110内的其它区域可包括压电区域、额外自由区域、额外钉扎区域、额外反铁磁性区域或已知STT-MRAM单元的其它区域中的任一者。
在单元核110外部，可存在至少一个应力源结构120。应力源结构120直接或间接地在自由区域112上施加应力。所施加的应力可至少部分地归因于应力源结构120相对于自由区域112的配置及定位。应力源结构120可直接或间接地在单元核110的至少一部分上施加应力，从而引起由自由区域112展现的应变。自由区域112的应变状态引起自由区域112中的垂直磁化定向。因此，由应力源结构120施加的应力引起由自由区域112展现的应变，所述应变引起自由区域112的垂直磁化定向。
应力源结构120可由一种或多种应力源材料形成或包括一种或多种应力源材料。这些应力源材料可包括，例如且不具限制性，SiO或Si3N4。在其它实施例中，所述应力源材料可包括，例如且不具限制性，经配制以在退火之后实质上收缩的旋涂式玻璃材料。在另外其它实施例中，所述应力材料可包括，例如且不具限制性，经配制以在退火之后密化的非晶材料。
应力源结构120在相邻材料或结构上施加应力，例如在单元核110的至少一个区域上或安置在应力源结构120与单元核110的至少一个区域之间的绝缘材料上施加应力。应力源结构120可经配置及定位以将压缩应力或拉伸应力施加至相邻材料。此外，应力源结构120可经配置及定位以在相邻材料上施加实质上侧向应力或实质上垂直应力。如本文中所使用，“侧向应力”是指向与在其上施加侧向应力的结构的宽度平行的方向的应力。侧向应力可指向与由支撑STT-MRAM单元的衬底(在所述衬底中支撑其上施加侧向应力的结构)的主表面界定的平面平行的方向。并且，如本文中使用，“垂直应力”是指向与在其上施加垂直应力的结构的高度平行的方向的应力。垂直应力可指向与由支撑STT-MRAM单元的衬底(在所述衬底中支撑其上施加垂直应力的结构)的主表面界定的平面垂直的方向。
在其它实施例中，应力源结构120可经配置及定位以在相邻材料上施加有角应力。因此，应力源结构120可在至少一种相邻材料上施加侧向压缩应力、侧向拉伸应力、垂直压缩应力、垂直拉伸应力、有角压缩应力或有角拉伸应力，所述相邻材料可为单元核110的自由区域112或安置在应力源结构120与单元核110的自由区域112之间的另一材料。预期选择包括应力源结构120的材料以在形成应力源结构120之后，在相邻材料上在所要方向(例如，侧向、垂直、或有角)上施加所要类型(例如，压缩或拉伸的)的所要量的应力，以由自由区域112展现所要的应变且引起单元核110的经应变自由区域112内的垂直磁化定向。
如图2A中说明，STT-MRAM单元100可包括一个以上应力源结构120。例如，如所展示，STT-MRAM单元100可包括侧向邻近应力源结构120L及垂直邻近应力源结构120V。STT-MRAM单元100内的此侧向邻近应力源结构120L可经定位使得单元核110侧向安置在侧向邻近的应力源结构120L的至少两个区段之间。侧向邻近的应力源结构120L的此类侧向邻近区域可经配置及定位以直接或间接地在单元核110的至少自由区域112上施加压缩性或拉伸性的侧向应力。
垂直邻近应力源结构120V可安置在单元核110上方或安置在单元核110下方，或可安置在单元核110上方且安置在单元核110下方，如图2A中展示。此类垂直邻近应力源结构120V可经配置及定位以直接或间接地在单元核110的至少自由区域112上施加压缩性或拉伸性的垂直应力。
每一STT-MRAM单元100的字线150可形成在衬底10中且由衬底10支撑。位线140及字线150可安置在单元核110与垂直邻近应力源结构120V之间，如图2A中展示，且形成位线140及字线150的导电材料可与单元核110可操作通信。在此类实施例中，垂直邻近应力源结构120V可经配置及定位以在将垂直应力间接地施加在单元核110的自由区域112上之前，将此垂直应力更直接地施加在位线140及字线150中的每一者或任一者上。
在其它实施例(未展示)中，此外或替代地，可将垂直邻近应力源结构120V安置在位线140与单元核110之间，例如安置在位线140与非磁性区域111之间。同样，此类实施例还可或替代地包括安置在字线150与单元核110之间(例如安置在字线150与反铁磁性区域115之间)的垂直邻近应力源结构120V。
应力源结构120可与单元核110物理隔离或电隔离，或与单元核110物理隔离且电隔离。例如，绝缘材料20可隔离应力源结构120与单元核110。绝缘材料20可由已知层间电介质材料(例如，例如且不具限制性，二氧化硅)形成或包括已知层间电介质材料(例如，例如且不具限制性，二氧化硅)。
应力源结构120L的侧向邻近区段可延伸由单元核110界定的高度的全部或只延伸所述高度的一部分。例如，如图2A中展示，侧向邻近应力源结构120L的侧向邻近区段可延伸由单元核110的自由区域112、非磁性区域113及钉扎区域114界定的高度的全部，但可不在位线140与字线150之间物理接触或延伸。
至少一个侧向邻近应力源结构120L的侧向邻近区段可界定小于或等于由位线140及字线150中的较宽者界定的宽度的宽度。因此，在此类实施例中，位线140及字线150中的较宽者的宽度可界定STT-MRAM单元100的宽度。
参考图2B，在一些实施例中，STT-MRAM单元100的应力源结构120可不与单元核110物理隔离。在此类实施例中，侧向邻近的应力源结构120L可直接形成在单元核110上，例如形成在由单元核110界定的侧壁上。此类侧向邻近应力源结构120L可与自由区域112、位线140及字线150中的一或多者直接物理接触。
并且，如图2B中展示，在一些实施例中，侧向邻近的应力源结构120L可延伸单元核110的高度。侧向邻近的应力源结构120L还可跨越相邻单元核110之间的某个距离，而不是界定相邻单元核110之间的侧向邻近应力源结构120L的离散区段。
参考图2C，在一些实施例中，侧向邻近的应力源结构120L可实质上延伸单元核110的高度，同时由绝缘材料20与单元核110物理隔离且电隔离。
参考图2D，在一些实施例中，侧向邻近的应力源结构120L可实质上只延伸单元核110的自由区域112的高度。此类侧向邻近的应力源结构120L可实质上在相邻单元核110的自由区域112之间跨越，同时由绝缘材料20与单元核110物理隔离且电隔离。
参考图2E，在一些实施例中，侧向邻近的应力源结构120L包括一种以上应力源材料。此类侧向邻近的应力源结构120L可包括接近单元核110的第一应力源材料122，其中第二应力源材料124接近第一应力源材料122，第一应力源材料122安置在单元核110与第二应力源材料124之间。在其它实施例中，侧向邻近应力源结构120L中可包括两种以上应力源材料。虽然侧向邻近应力源结构120L说明为与单元核110物理接触，但是在其它实施例(未展示)中，由一种以上应力源材料形成的侧向邻近应力源结构120L可与单元核110电隔离、物理隔离或电隔离且物理隔离。同样，虽然侧向邻近应力源结构120L说明为延伸单元核110的高度，但在是其它实施例(未展示)中，由一种以上应力源材料形成的侧向邻近应力源结构120L可只延伸单元核110的高度的一部分，例如只沿着单元核110的自由区域112的高度延伸。
参考图2F，在一些实施例中，侧向邻近应力源结构120L可直接邻近单元核110且直接与单元核110接触，而不跨越在相邻单元核110之间。
在其它实施例(未展示)中，STT-MRAM单元100可包括除图2B至图2F中说明的侧向邻近应力源结构120L以外的由一种或多种材料形成的垂直邻近应力源结构120V(例如，图2A)。在此类实施例中，垂直邻近应力源结构120V可形成相对于其相应STT-MRAM单元100的离散个别垂直邻近应力源结构120V。在其它此类实施例中，垂直邻近应力源结构120V可在多个STT-MRAM单元100上方且在多个STT-MRAM单元100之间连续。在另外其它此类实施例中，垂直邻近应力源结构120V可在混合物或膜结构中由一种以上材料形成。
在一些实施例中，单元核110可实质上是圆柱形。在此类实施例中，侧向邻近应力源结构120L可围绕单元核110，且单元核110可安置在侧向邻近应力源结构120L内的中心处。例如，图3A至图3F分别说明沿着图2A的截面线A-A、图2B的截面线B-B、图2C的截面线C-C、图2D的截面线D-D、图2E的截面线E-E及图2F的截面线F-F取得的横截面图。
在其它实施例中，单元核110可实质上是盒形的。在此类实施例中，侧向邻近应力源结构120L可围绕单元核110，且单元核110可安置在侧向邻近应力源结构120L内的中心处。例如，图4A至图4F分别说明沿着图2A的截面线A-A、图2B的截面线B-B、图2C的截面线C-C、图2D的截面线D-D、图2E的截面线E-E及图2F的截面线F-F取得的横截面图。
在其它实施例(未展示)中，以离散区段形成侧向邻近应力源结构120L使得侧向邻近应力源结构120L不完全侧向围绕单元核110。在此类实施例中，侧向邻近应力源结构120L的区段可只侧向邻近单元核110的一侧或一些侧但不是所有侧，例如，侧向邻近单元核110的一对侧，例如，如图1中展示。
进一步揭示了形成存储器单元的方法。所述方法包括形成单元核及将应力施加至所述单元核以影响由单元核内的材料展现的磁化定向。
形成存储器单元可包括形成包括自由区域112的单元核及形成通过绝缘材料20与自由区域112隔离的应力源结构120。可使用本文中未详细描述的常规方法来形成具有自由区域112的单元核。同样，可使用常规方法在自由区域112的侧壁上形成绝缘材料20。侧向邻近应力源结构120L可在没有绝缘材料20隔离侧向邻近应力源结构120L与自由区域112的实施例中形成在自由区域112的侧壁上，或可形成在绝缘材料20上。可在适于形成在至少一种相邻材料上施加应力的应力源结构120的参数(例如，流速、温度、压力、浓度、曝光时间)下，由常规技术(例如等离子体增强CVD)来形成应力源结构120，例如此类相邻材料可为自由区域112或绝缘材料20。由应力源结构120施加的应力可归因于制造工艺中的温度变化期间的热失配，归因于体积膨胀及收缩(例如，归因于包括应力源结构120的应力源材料的热膨胀系数与相邻材料的热膨胀系数之间的热膨胀系数差)或归因于晶格失配应力(其归因于材料成分及包括应力源结构120的材料内的杂质)或归因于其任何组合。在其它实施例(例如，其中应力源结构120包括经配制以在退火之后收缩的自旋玻璃材料的实施例)中，可在应力源材料的收缩之后产生由应力源结构120施加的应力。在另外其它实施例(例如其中应力源结构120包括经配制以在退火之后密化的非晶材料的实施例)中，由应力源结构120施加的应力可归因于应力源材料的密化而产生。
参考图5A至5C，例如，形成包括具有侧向邻近应力源结构120L的单元核的存储器单元可包括形成具有自由区域112′的单元核110(图2A至图2F)，且在初始形成时，自由区域112′可不展现应变。绝缘材料20可形成在单元核110的侧壁上，且侧向邻近应力源结构120L可形成在绝缘材料20上。在其它实施例中，侧向邻近应力源结构120L可直接形成在单元核110上。自由区域112′及侧向邻近应力源结构120L可与其它材料的存储器单元一起在超过室温及操作温度的处理温度下形成。在此类处理温度下，侧向邻近应力源结构120L可展现可随侧向邻近应力源结构120L及STT-MRAM单元100(图2A至图2F)内的其它材料冷却至室温或操作温度而变化的物理性质，例如晶格结构。例如，在图5A中说明的初始形成时，侧向邻近应力源结构120L可界定第一结构。随着侧向邻近应力源结构120L冷却，如图5B中说明，侧向邻近应力源结构120L可以比相邻材料例如，绝缘材料20)更快的速率膨胀，且因此可侵入先前由所述相邻材料占据的空间，且从而在自由区域112″上施加压缩应力，从而使自由区域112″展现某个量的应变。这种膨胀失配在相邻材料上施加侧向压缩应力500，其中应变材料可随后通过将侧向压缩应力500的至少部分施加至其相邻材料而推进所施加的应力，其相邻材料可包括单元核110(图2A至图2F)的自由区域112″。膨胀可继续至最大膨胀，如图5C中说明，可在侧向邻近应力源结构120L及STT-MRAM单元100(图2A至图2F)内的其它材料已冷却至室温或操作温度时展现所述最大膨胀。侧向邻近应力源结构120L、所得的侧向应力500及自由区域112的应变的状态可在侧向邻近应力源结构120L及相邻材料的形成及冷却完成之后保持实质上不变，与其在STT-MRAM单元100(图2A至图2F)的使用及操作期间相同。
并且如图5A至图5C中说明，在图5A中说明的初始形成后，未应变的自由区域112′可展现可实质上水平安置的磁化定向200。自由区域112′可在缺少由施加在自由区域112′上的应力引起的应变状态的情况下继续展现这种水平定向的磁化定向200。然而，如图5B中说明，随着侧向邻近应力源结构120L将侧向压缩应力500施加在自由区域112″上且自由区域112″呈现应变状态，与在初始形成时且不在应变状态中的自由区域112′(图5A)展现的磁化定向200相比，可将磁化定向200改变至更垂直定向。在完成自由区域112及侧向邻近应力源结构120L的形成时，如图5C中说明，自由区域112(现在处于应变状态)可展现实质上垂直磁化定向200。
虽然图5C以向上指向箭头说明实质上垂直磁化定向200，但是所表示的向上方向可表示当与钉扎区域114(图2A至图2F)展现的磁化方向平行或反向平行时由应变自由区域112展现的磁化定向。归因于自由区域112的平行至反向平行切换，归因于侧向压缩应力的自由区域112内的所引起的垂直磁化定向200可替代地由向下指向的箭头表示。此外，因为由应变自由区域112在侧向压缩应力500下展现的磁化定向200的方向可取决于包括自由区域112的材料或多种材料，所以应理解，本发明不限于经由为压缩性的侧向应力实现应变自由区域112内的垂直磁化定向。在其它实施例中，包括自由区域112的材料可使得直接或间接地在自由区域112上施加侧向拉伸应力可展现影响自由区域112内的磁化定向的应变，以在自由区域112中实现所要的垂直磁化定向。因此，在此类实施例中，可调谐侧向邻近应力源结构120L的成分及用于形成侧向邻近应力源结构120L的技术以实现经配置以直接或间接地在自由区域112上施加侧向拉伸应力的侧向邻近应力源结构120L。
参考图6A至图6C，说明另一实施例。形成根据此实施例的存储器单元的方法包括形成第一垂直邻近应力源结构120V′、在所述第一垂直邻近应力源结构120V′上形成单元核110及在所述单元核110上形成第二垂直邻近应力源结构120V″。包括垂直邻近应力源结构120V′、120V″的应力源材料或多种应力源材料可经配制使得，由于制造或其它处理，材料自相邻材料收缩，从而间接地在处于应变状态的自由区域112上施加垂直拉伸应力。因此，在初始形成时，不处于应变状态的自由区域112′可展现实质上水平磁化定向200，如图6A中说明。随着垂直邻近应力源结构120V′、120V″在(例如)冷却期间收缩，垂直邻近应力源结构120V′、120V″在相邻材料上施加垂直拉伸应力600，且因此间接地在自由区域112″上施加垂直拉伸应力600，从而改变略微应变的自由区域112″的磁化定向200的方向，如图6B中说明。在完成制造之后，垂直邻近应力源结构120V′、120V″继续在自由区域112上施加垂直拉伸应力600，使得应变自由区域112展现实质上垂直磁化定向200，如图6C中说明。垂直邻近应力源结构120V′、120V″的收缩及所得垂直应力600可在垂直邻近应力源结构120V′、120V″及相邻材料的形成及冷却完成之后实质上不改变。
再次，虽然图6C以向上指向的箭头说明实质上垂直磁化定向200，但是所表示的向上方向可表示当与钉扎区域114(图2A至图2F)展现的磁化方向平行或反向平行时由应变自由区域112展现的磁化方向。归因于垂直拉伸应力的应变自由区域112内的所引起的垂直磁化定向200可替代地由向下指向的箭头(未描绘)表示。此外，因为由应变自由区域112在垂直拉伸应力600下展现的磁化定向200的方向可取决于包括自由区域112的材料或多种材料，所以应理解，本发明不限于经由拉伸垂直应力来实现自由区域112内的垂直磁化定向。在其它实施例中，包括自由区域112的材料可使得直接或间接地在自由区域112上施加垂直压缩应力可影响自由区域112内的磁化定向，以引起应变自由区域112中的所要的垂直磁化定向。因此，在此类实施例中，可调整垂直邻近应力源结构120V′、120V″的成分及用于形成垂直邻近应力源结构120V′、120V″的技术以实现经配置以直接或间接地在自由区域112上施加垂直压缩应力的垂直邻近应力源结构120V′、120V″。
在一些实施例中，即使不处于应变状态(即，当不处于外部施加的应力(例如，侧向压缩应力500、垂直拉伸应力600、侧向拉伸应力或垂直压缩应力)下)时，单元核的自由区域112也可展现垂直定向的磁化定向200。在此类实施例中，根据本实施例的应力源结构120(例如(多个)侧向邻近应力源结构120L、(多个)垂直邻近应力源结构120V′、120V″)可经配制及配置以维持由应变自由区域112展现的垂直磁化定向。
在其它实施例中，可在非应变状态中(即，不处在外部施加应力下)形成单元核的自由区域112。形成此自由区域112的材料可经配制以当(在单元核的使用期间)单元的局部温度上升时展现垂直定向磁化定向200。使用期间的温度升高可在自由区域112上施加应力，以引起暂时性垂直定向磁化定向200。所述应力可由自由区域112的热引致膨胀、一种或多种相邻材料的热引致膨胀或自由区域112的热引致膨胀及一种或多种相邻材料的热引致膨胀两者引起。例如，在单元的读取或写入期间，局部温度可升高，从而在自由区域112上施加应力，使得自由区域112将处于应变状态且展现垂直定向磁化定向200。在使用所述单元之后，局部温度可降低，从而缓解应力，且将自由区域112转变回至非应变状态。在非应变状态中，自由区域112不再展现垂直定向磁化定向200。此类实施例可不包括应力源结构120。因此，施加在自由区域112上的应力可为永久的或暂时的且可为机械应力及热应力中的一或多者。
还揭示了包括至少一个STT-MRAM单元(例如STT-MRAM单元的阵列)的半导体装置结构。参考图7，其说明根据本文中描述的一个或多个实施例实施的半导体装置结构700的简化框图。半导体装置结构700包括存储器阵列702及控制逻辑组件704。存储器阵列702可包括图2A至图4F中描绘的STT-MRAM单元100中的多个任何STT-MRAM单元100。控制逻辑组件704可经配置以操作性地与存储器阵列702交互，以便从存储器阵列702内的任何或所有存储器单元(例如STT-MRAM单元100)读取或写入至存储器阵列702内的任何或所有存储器单元(例如STT-MRAM单元100)。
还揭示了包括存储器阵列(例如存储器阵列702)的系统。参考图8，其描绘基于处理器的系统800。基于处理器的系统800可包括根据本发明的实施例制造的多种电子装置。基于处理器的系统800可为多种类型中的任何一者，例如计算机、传呼机、移动电话、个人记事本、控制电路或其它电子装置。基于处理器的系统800可包括一个或多个处理器802(例如微处理器)以控制基于处理器的系统800中的系统功能及请求的处理。处理器802及基于处理器的系统800的其它子组件可包括根据本发明的实施例制造的磁性存储器装置。
基于处理器的系统800可包括电源804。例如，如果基于处理器的系统800是便携式系统，那么电源804可包括燃料电池、电力收集装置、永久电池、可更换电池及可再充电电池中的一或多者。电源804还可包括AC适配器；因此，例如，基于处理器的系统800可插入至壁式插座中。例如，电源804还可包括DC适配器，使得基于处理器的系统800可插入至车辆点烟器。
可依据基于处理器的系统800执行的功能将各种其它装置耦合至处理器802。例如，可将用户接口806耦合至处理器802。用户接口806可包括输入装置，例如按钮、开关、键盘、光笔、鼠标、数字板及触控笔、触摸屏、语音辨识系统、麦克风或其组合。显示器808也可耦合至处理器802。显示器808可包括LCD显示器、SED显示器、CRT显示器、DLP显示器、等离子体显示器、OLED显示器、LED显示器、三维投影、音频显示器或其组合。此外，RF子系统/基带处理器810也可耦合至处理器802。RF子系统/基带处理器810可包括耦合至RF接收器且耦合至RF发射器(未展示)的天线。通信端口812或一个以上通信端口812也可耦合至处理器802。例如，通信端口812可适于耦合至一个或多个外围装置814(例如调制解调器、打印机、计算机、扫描仪、照相机)或耦合至网络(例如局域网、远程区域网络、内联网或因特网)。
处理器802可通过实施存储在存储器中的软件程序控制基于处理器的系统800。例如，所述软件程序可包括操作系统、数据库软件、绘图软件、文字处理软件、媒体编辑软件或媒体播放软件。存储器可操作地耦合至处理器802以存储及促进各种程序的执行。例如，处理器802可耦合至系统存储器816，其可包括自旋扭矩转移磁性随机存取存储器(STT-MRAM)、磁性随机存取存储器(MRAM)、动态随机存取存储器(DRAM)、静态随机存取存储器(SRAM)及其它已知存储器类型中的一或多者。系统存储器816可包括易失性存储器、非易失性存储器或其组合。系统存储器816通常较大，使得其可存储动态加载的应用程序及数据。在一些实施例中，系统存储器816可包括半导体装置结构(例如图7的半导体装置700)、存储器单元(例如图2A至图4F中的任一者的STT-MRAM单元100)或其两者。
处理器802也可耦合至非易失性存储器818，这并未暗示系统存储器816必须为易失性的。非易失性存储器818可包括结合系统存储器816使用的STT-MRAM、MRAM、只读存储器(ROM)(例如EPROM、电阻性只读存储器(RROM)及快闪存储器中的一或多者。通常选择ROM的大小以刚好足够大来存储任何必要的操作系统、应用程序及固定数据。此外，例如，非易失性存储器818可包括高容量存储器，例如磁盘驱动存储器(例如，混合驱动，其包括电阻性存储器或其它类型的非易失性固态存储器)。非易失性存储器818可包括根据本发明的实施例形成的STT-MRAM装置(例如图7的半导体装置结构700)、存储器单元(例如图2A至图4F中的任一者的STT-MRAM单元100)或其两者。
因此，揭示存储器单元。所述存储器单元包括磁性单元核，所述磁性单元核包括展现引起垂直磁化定向的应变的自由区域。
还揭示了包括单元核的存储器单元。所述单元核包括处于展现垂直磁化定向的应变状态的自由区域。所述单元核还包括钉扎区域及安置在所述自由区域与所述钉扎区域之间的另一区域。
进一步揭示了形成存储器单元的方法，所述方法包括形成单元核及将应力施加至所述单元核以影响由单元核内的材料展现的磁化定向。
还揭示了包括自旋扭矩转移磁性随机存取存储器(STT-MRAM)阵列(包括多个STT-MRAM单元)的半导体装置结构。所述多个STT-MRAM单元中的每个STT-MRAM单元包括单元核，所述单元核包括展现垂直磁化定向的应变自由区域。每个单元还包括在单元核外部的应力源结构。所述应力源结构对应变自由区域施加应力。
此外，揭示了包括存储器阵列(其包括多个磁性存储器单元)的系统。所述多个磁性存储器单元中的每个磁性存储器单元包括将应力施加至展现垂直磁化定向的自由区域的至少一个应力源结构。
虽然本发明容许其实施方案的各种修改及替代形式，但是已在图式中通过实例展示特定实施例且已在本文中详细描述所述特定实施例。然而，本发明不希望限于所揭示的特定形式。事实上，本发明涵盖落在由随附权利要求书及其合法等效物界定的本发明的范围内的所有修改、组合、等效物、变化型式及替代物。

Claims (19)

1.一种存储器单元，其包括：
磁性单元核，所述磁性单元核安置于所述磁性单元核上方的导电材料与所述磁性单元核下方的另一导电材料之间，所述磁性单元核包括自由区域，所述自由区域展现引起垂直磁化定向的应变；以及
至少一个应力源结构，所述应力源结构在所述磁性单元核外部，且向所述磁性单元核施加应力，所述至少一个应力源结构至少部分地被所述上方的导电材料覆盖，且至少部分地覆盖所述下方的另一导电材料，所述至少一个应力源结构通过绝缘材料与所述磁性单元核、所述导电材料及所述另一导电材料物理地隔离。
2.根据权利要求1所述的存储器单元，其中所述磁性单元核进一步包括包含垂直磁化定向的钉扎区域。
3.根据权利要求1所述的存储器单元，其中所述至少一个应力源结构在所述自由区域上施加侧向应力及垂直应力中的至少一者。
4.根据权利要求1所述的存储器单元，其中所述至少一个应力源结构在所述自由区域上施加压缩应力及拉伸应力中的至少一者。
5.根据权利要求1所述的存储器单元，其中所述自由区域包括展现磁致伸缩的材料。
6.根据权利要求1所述的存储器单元，其中所述自由区域包括何士勒合金。
7.一种存储器单元，其包括：
单元核，其垂直于导电材料和另一导电材料之间，所述单元核包括：
自由区域，其处于展现垂直磁化定向的应变状态；
钉扎区域；及
安置于所述自由区域和所述钉扎区域之间的另一区域；以及至少一个应力源结构，所述应力源结构直接横跨于所述导电材料和所述另一导电材料之间，且界定小于或等于所述导电材料与所述另一导电材料的宽度的宽度，所述导电材料与所述另一导电材料横向延伸至或者超过所述至少一个应力源结构的外围，所述至少一个应力源结构在所述自由区域上施加压力以影响其所述应变状态。
8.根据权利要求7所述的存储器单元，其中所述至少一个应力源结构中的一个应力源结构包括安置于另一应力源材料与所述单元核之间的应力源材料。
9.根据权利要求7所述的存储器单元，其中所述至少一个应力源结构侧向围绕所述单元核。
10.根据权利要求7所述的存储器单元，其中所述单元核侧向安置在所述至少一个应力源结构的至少两个区段之间。
11.根据权利要求10所述的存储器单元，其中所述至少一个应力源结构将侧向压缩应力施加至所述自由区域。
12.根据权利要求7所述的存储器单元，其中所述单元核垂直安置在至少另一个应力源结构的至少两个区段之间。
13.根据权利要求12所述的存储器单元，其中所述至少另一个应力源结构将垂直拉伸应力施加至所述自由区域。
14.一种形成存储器单元的方法，所述方法包括：
在导电材料上方形成单元核；
在所述单元核上方形成另一导电材料；
在所述导电材料的上方及绝缘材料中垂直地形成至少一个应力源结构，所述绝缘材料将所述至少一个应力源结构与所述导电材料、所述另一导电材料及所述单元核分离，所述导电材料与所述另一导电材料的每一者至少部分地上覆于或下覆于所述至少一个应力源结构；及
用所述至少一个应力源结构将应力施加至所述单元核以影响由所述单元核内的材料所展现的磁化定向。
15.根据权利要求14所述的方法，其中形成单元核包括：
形成钉扎区域；
在所述钉扎区域上形成非磁性区域；及
在所述非磁性区域上形成自由区域。
16.根据权利要求14所述的方法，其进一步包括在所述单元核上形成至少另一个应力源结构，所述至少另一个应力源结构包括应力源材料，所述应力源材料具有与所述单元核的相邻材料的热膨胀系数不同的热膨胀系数。
17.根据权利要求16所述的方法，其进一步包括，在形成所述至少一个应力源结构之后，降低所述至少一个应力源结构的温度以向所述相邻材料施加应力且影响所述单元核内的自由区域的所述磁化定向。
18.一种半导体装置结构，其包括：
自旋扭矩转移磁性随机存取存储器(STT-MRAM)的阵列，所述阵列包括：
多个STT-MRAM单元，所述多个中的每一STT-MRAM单元包括：
单元核，其包括展现垂直磁化定向的应变自由区域；及
至少一个应力源结构，其位于所述单元核的外部，且实质上仅延伸所述自由区域的高度，所述至少一个应力源结构向所述应变自由区域施加压力。
19.一种自旋扭矩转移磁性随机存取存储器(STT-MRAM)单元，其包括：
包括自由区域的磁性单元核；
字线，其与所述单元核可操作通信；
位线，其与所述单元核可操作通信；
所述自由区域展现指向所述字线和所述位线中的一者的引起磁化定向的应变；及
至少一个应力源结构，其与所述字线和所述位线接触，且横向地安置于所述磁性单元核与绝缘材料之间，所述至少一个应力源结构的外围界定一个宽度，所述宽度小于或等于所述字线界定的宽度及所述位线界定的宽度。
CN201380015791.9A 2012-03-22 2013-03-21 存储器单元、半导体装置结构、包括此类单元的系统及制造方法 Active CN104321819B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/427,339 2012-03-22
US13/427,339 US9007818B2 (en) 2012-03-22 2012-03-22 Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
PCT/US2013/033344 WO2013142713A1 (en) 2012-03-22 2013-03-21 Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication

Publications (2)

Publication Number Publication Date
CN104321819A CN104321819A (zh) 2015-01-28
CN104321819B true CN104321819B (zh) 2016-06-01

Family

ID=49211668

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380015791.9A Active CN104321819B (zh) 2012-03-22 2013-03-21 存储器单元、半导体装置结构、包括此类单元的系统及制造方法

Country Status (7)

Country Link
US (2) US9007818B2 (zh)
EP (1) EP2828858B1 (zh)
JP (1) JP5892575B2 (zh)
KR (1) KR101689944B1 (zh)
CN (1) CN104321819B (zh)
TW (1) TWI523289B (zh)
WO (1) WO2013142713A1 (zh)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9166146B2 (en) * 2013-03-01 2015-10-20 Avalanche Technology, Inc. Electric field assisted MRAM and method for using the same
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9196335B2 (en) * 2013-03-14 2015-11-24 Kabushiki Kaisha Toshiba Magnetic memory
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
CN104465984B (zh) * 2013-09-17 2017-08-25 中芯国际集成电路制造(北京)有限公司 磁性隧道结及其形成方法
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
JP2015179824A (ja) * 2014-02-28 2015-10-08 Tdk株式会社 磁性素子およびそれを備えた磁性高周波素子
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
WO2016036355A1 (en) * 2014-09-03 2016-03-10 Intel Corporation Spin transfer torque memory and logic devices having an interface for inducing a strain on a magnetic layer therein
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
JP6824504B2 (ja) 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
JP2016194964A (ja) 2015-04-01 2016-11-17 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ及びその動作方法
WO2017052627A1 (en) 2015-09-25 2017-03-30 Intel Corporation Strained perpendicular magnetic tunnel junction devices
US9614003B1 (en) * 2015-10-21 2017-04-04 Globalfoundries Inc. Method of forming a memory device structure and memory device structure
WO2017111877A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Multi-level spin buffer and inverter
GB2557923B (en) 2016-12-16 2020-10-14 Ip2Ipo Innovations Ltd Non-volatile memory
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
JP6291608B1 (ja) 2017-03-17 2018-03-14 株式会社東芝 磁気記憶装置
CN109449284B (zh) * 2018-09-17 2019-06-28 北京应用物理与计算数学研究所 一种基于挠曲机制的三碘化铬电流自旋控制器
US10672611B2 (en) 2018-10-19 2020-06-02 International Business Machines Corporation Hardmask stress, grain, and structure engineering for advanced memory applications
US10763431B2 (en) 2018-11-16 2020-09-01 International Business Machines Corporation Film stress control for memory device stack
KR102567512B1 (ko) 2019-02-01 2023-08-14 삼성전자주식회사 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치
US11164816B2 (en) * 2019-09-05 2021-11-02 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11910723B2 (en) * 2019-10-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with electrically parallel source lines
CN113224509B (zh) * 2021-04-12 2022-06-14 华南理工大学 一种声波谐振电小天线及其制备方法
CN116615089A (zh) * 2023-07-06 2023-08-18 苏州凌存科技有限公司 一种半导体器件及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906701A (zh) * 2003-11-14 2007-01-31 弘世科技公司 用于磁性存储器应用的应力辅助电流驱动切换
CN101783166A (zh) * 2009-01-14 2010-07-21 索尼公司 非易失性磁存储装置

Family Cites Families (199)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
US6139648A (en) * 1999-02-19 2000-10-31 The United States Of America As Represented By The Secretary Of The Navy Prestress imposing treatment of magnetostrictive material
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
US7220498B2 (en) 2001-05-31 2007-05-22 National Institute Of Advanced Industrial Science And Technology Tunnel magnetoresistance element
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6985338B2 (en) 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7298595B2 (en) 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
US20050211973A1 (en) 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
JP2007531180A (ja) 2004-04-02 2007-11-01 Ｔｄｋ株式会社 低磁歪を有する磁気抵抗ヘッドを安定化させる積層フリー層
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
WO2006054588A1 (ja) 2004-11-16 2006-05-26 Nec Corporation 磁気メモリ及び，その製造方法
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7349187B2 (en) 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
JP4975335B2 (ja) 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US20080205130A1 (en) 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
JP5104090B2 (ja) * 2007-07-19 2012-12-19 ソニー株式会社 記憶素子及びメモリ
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5150284B2 (ja) 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
JPWO2010026831A1 (ja) * 2008-09-03 2012-02-02 富士電機株式会社 磁気メモリ素子およびそれを用いる記憶装置
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7929370B2 (en) 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
ATE544153T1 (de) 2009-05-08 2012-02-15 Crocus Technology Magnetischer speicher mit wärmeunterstütztem schreibverfahren und niedrigem schreibstrom
US8514617B2 (en) * 2009-05-19 2013-08-20 Fuji Electric Co., Ltd. Magnetic memory element and storage device using the same
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
KR101716515B1 (ko) 2009-07-03 2017-03-14 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자 및 그 구동 방법
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
WO2011149274A2 (ko) 2010-05-26 2011-12-01 고려대학교 산학협력단 자기적으로 연결되고 수직 자기 이방성을 갖도록 하는 비정질 버퍼층을 가지는 자기 터널 접합 소자
JP2012009804A (ja) 2010-05-28 2012-01-12 Toshiba Corp 半導体装置及びその製造方法
US8920947B2 (en) 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP2012009786A (ja) * 2010-06-28 2012-01-12 Sony Corp メモリ素子
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US9799822B2 (en) 2011-05-20 2017-10-24 Nec Corporation Magnetic memory element and magnetic memory
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR20130015929A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
US8704320B2 (en) * 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US20150069556A1 (en) 2013-09-11 2015-03-12 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1906701A (zh) * 2003-11-14 2007-01-31 弘世科技公司 用于磁性存储器应用的应力辅助电流驱动切换
CN101783166A (zh) * 2009-01-14 2010-07-21 索尼公司 非易失性磁存储装置

Also Published As

Publication number Publication date
EP2828858A4 (en) 2015-12-02
TW201349605A (zh) 2013-12-01
JP2015511072A (ja) 2015-04-13
CN104321819A (zh) 2015-01-28
JP5892575B2 (ja) 2016-03-23
EP2828858B1 (en) 2017-11-08
US9007818B2 (en) 2015-04-14
WO2013142713A1 (en) 2013-09-26
KR20140139539A (ko) 2014-12-05
KR101689944B1 (ko) 2016-12-26
EP2828858A1 (en) 2015-01-28
TWI523289B (zh) 2016-02-21
US20150214472A1 (en) 2015-07-30
US9548444B2 (en) 2017-01-17
US20130250661A1 (en) 2013-09-26

Similar Documents

Publication Publication Date Title
CN104321819B (zh) 存储器单元、半导体装置结构、包括此类单元的系统及制造方法
US10651367B2 (en) Electronic devices and related electronic systems
US10510947B2 (en) Semiconductor devices with magnetic regions and stressor structures
CN105531838A (zh) 存储器单元、制作方法、半导体装置、存储器系统及电子系统
CN102272844A (zh) 自旋力矩转移磁性随机存取存储器单元结构
US20190206934A1 (en) Three dimensional perpendicular magnetic junction with thin-film transistor
US10629649B2 (en) Method of making a three dimensional perpendicular magnetic tunnel junction with thin-film transistor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant