CN116615089A - 一种半导体器件及其制备方法 - Google Patents
一种半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN116615089A CN116615089A CN202310820380.2A CN202310820380A CN116615089A CN 116615089 A CN116615089 A CN 116615089A CN 202310820380 A CN202310820380 A CN 202310820380A CN 116615089 A CN116615089 A CN 116615089A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- stress
- stress layer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 84
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 230000005291 magnetic effect Effects 0.000 claims abstract description 114
- 239000000696 magnetic material Substances 0.000 claims abstract description 99
- 239000011248 coating agent Substances 0.000 claims abstract description 6
- 238000000576 coating method Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 81
- 239000000463 material Substances 0.000 claims description 55
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000151 deposition Methods 0.000 claims description 15
- 230000008021 deposition Effects 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 12
- 238000011049 filling Methods 0.000 claims description 8
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000013016 damping Methods 0.000 claims description 5
- 238000009826 distribution Methods 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims description 4
- 238000005253 cladding Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 304
- 230000008569 process Effects 0.000 description 59
- 238000001451 molecular beam epitaxy Methods 0.000 description 16
- 238000004544 sputter deposition Methods 0.000 description 16
- 238000000231 atomic layer deposition Methods 0.000 description 15
- 230000008020 evaporation Effects 0.000 description 15
- 238000001704 evaporation Methods 0.000 description 15
- 238000005530 etching Methods 0.000 description 14
- 239000010408 film Substances 0.000 description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 10
- 230000004888 barrier function Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 239000000945 filler Substances 0.000 description 8
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 8
- 238000001755 magnetron sputter deposition Methods 0.000 description 8
- 230000015654 memory Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 238000002207 thermal evaporation Methods 0.000 description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 239000010409 thin film Substances 0.000 description 7
- 239000010936 titanium Substances 0.000 description 6
- 229910052721 tungsten Inorganic materials 0.000 description 6
- 239000010937 tungsten Substances 0.000 description 6
- 239000007769 metal material Substances 0.000 description 5
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 5
- 230000005641 tunneling Effects 0.000 description 5
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 4
- 229910052707 ruthenium Inorganic materials 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005265 energy consumption Methods 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 2
- 230000005290 antiferromagnetic effect Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000000395 magnesium oxide Substances 0.000 description 2
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000003877 atomic layer epitaxy Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002064 nanoplatelet Substances 0.000 description 1
- 239000002135 nanosheet Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- 231100000331 toxic Toxicity 0.000 description 1
- 230000002588 toxic effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/20—Spin-polarised current-controlled devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/80—Constructional details
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
Abstract
本发明涉及半导体领域，提供一种半导体器件及其制备方法，包括：磁性材料层，所述磁性材料层包括磁性隧道结或磁性自旋阀；第一电极，所述第一电极直接或间接设置于所述磁性材料层的第一表面；第二电极，所述第二电极直接或间接设置于与所述磁性材料层的第一表面相对的第二表面；第一应力层，所述第一应力层包覆至少由所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的侧壁；所述第一应力层为绝缘应力层。本发明解决了半导体器件微缩时，难以保持较为稳定的应力的技术问题，提升了半导体器件关键参数的性能和稳定性。
Description
技术领域
本发明涉及半导体领域，具体涉及一种半导体器件及其制备方法。
背景技术
磁性隧道结或磁性自旋阀的磁性多层膜结果已广泛应用于磁性传感器、磁性随机存储器等半导体器件中。巨磁电阻（GMR）/隧穿磁电阻（TMR）、垂直磁各向异性、电压控制的磁各向异性（VCMA）等关键参数是提升半导体器件的各项性能的关键，尤其是半导体器件的工作时间的延续和器件的微缩对写入电压、能耗等性能产生不可避免的影响。
发明内容
为解决现有技术中存在的磁性半导体器件关键性能难以提升的技术问题，本发明提供一种半导体器件及其制备方法。
本发明第一方面提供一种半导体器件，包括：
磁性隧道结或磁性自旋阀；
第一电极，所述第一电极直接或间接设置于所述磁性材料层的第一表面；
第二电极，所述第二电极直接或间接设置于与所述磁性材料层的第一表面相对的第二表面；
第一应力层，所述第一应力层包覆至少由所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的侧壁；
所述第一应力层为绝缘应力层。
在一些实施例中，所述半导体器件包括第二应力层；
所述第二应力层位于所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的上壁或下壁；
或，所述第二应力层位于所述磁性材料层的第一表面与所述第一电极之间，和/或，所述第二应力层位于所述磁性材料层与所述的第二表面与所述第二电极之间；
所述第二应力层为导电应力层。
在一些实施例中，所述第一应力层的厚度大于所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的半径或半短轴的一半。
在一些实施例中，相邻两个至少由所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的间隙由所述第一应力层填充；
或，相邻两个至少由所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的间隙由所述第一应力层及绝缘隔离层共同填充。
在一些实施例中，根据所述半导体器件的引入应力确定所述第一应力层的厚度，和/或，根据所述半导体器件的引入应力确定所述整体结构的间隙由所述第一应力层填充或所述整体结构的间隙由所述第一应力层及绝缘隔离层共同填充；
所述引入应力根据所述半导体材料的垂直磁各项异性、阻尼因子、电压控制磁各项异性系数、隧道磁电阻/巨磁电阻中的一种或多种参数的组合确定。
在一些实施例中，所述第一应力层包括硅的氮化物；所述绝缘隔离层包括硅的氧化物。
在一些实施例中，所述第二应力层与所述第一电极为同一层，和/或，所述第二应力层与所述第二电极为同一层。
本发明第二发明提供一种半导体器件制备方法，制备上述的半导体器件，包括：
形成至少由所述磁性材料层、所述第一电极、所述第二电极构成的整体结构；
在所述整体结构的侧壁包覆形成第一应力层。
在一些实施例中，在所述整体结构的侧壁包覆形成第一应力层后，在包覆了第一应力层的多个所述整体结构的间隙填充绝缘隔离层。
在一些实施例中，在制备所述半导体器件的过程中，调节第一应力层的应力通过以下一种或多种方法的组合：
衬底温度；
形成第一应力层的腔体内的气体流量、气压与种类；
形成第一应力层的组分；
沉积速率；
形成第一应力层的腔体内衬底与靶材之几何分布；
沉积形成的第一应力层的厚度。
本发明解决了半导体器件微缩时，难以保持较为稳定的应力的技术问题，提升了半导体器件关键参数的性能和稳定性。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。
图1为本发明一些实施例的半导体器件剖视图；
图2为本发明另一些实施例的半导体器件剖视图；
图3为本发明另一些实施例的半导体器件剖视图；
图4为本发明又一些实施例的半导体器件剖视图；
图5为本发明又一些实施例的半导体器件剖视图；
图6为本发明又一些实施例的半导体器件剖视图；
图7为本发明又一些实施例的半导体器件剖视图；
图8为本发明再一些实施例的半导体器件剖视图；
图9为本发明一些实施例的半导体器件制备方法的流程图；
图10为本发明一些实施例的半导体器件整体结构的制备方法的流程图；
图11为本发明一些实施例的半导体器件制备方法的剖视图；
图12为本发明一些实施例的半导体器件制备方法的剖视图；
图13为本发明一些实施例的半导体器件制备方法的剖视图；
图14为本发明一些实施例的半导体器件制备方法的剖视图；
图15为本发明一些实施例的半导体器件制备方法的剖视图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
自旋阀或磁性隧道结结构已经被广泛应用于磁性传感器、磁性随机存储器等半导体器件中。其中巨磁电阻（GMR）/隧穿磁电阻（TMR）、垂直磁各向异性等关键参数对器件的性能有至关重要的影响。在磁性随机存储器的操作过程中，GMR/TMR值的大小决定磁性随机存储器单元信息读取速度，因此，提高TMR值对提升读取容错率，提高读取速度至关重要。同时，GMR/TMR值的大小还决定磁性传感器的灵敏度。垂直磁各向异性是决定信息保存时间的重要指标，在相同器件尺寸的情况下，垂直磁各向异性越强，器件的热稳定性越强，信息在介质中保存的时间越久。可见如何提升以上几个性能指标是提升磁性传感器与MRAM性能的关键。此外，对于电压控制磁性随机存储器（VC-MRAM）而言，电压控制的磁各向异性（VCMA）系数是关键参数之一，决定了器件写入电压与能耗。
引入应力是较好的优化上述关键参数的方式。比如，利用不同衬底施加应力，进而改变材料的垂直磁各向异性和TMR。利用压电材料，如PMN-PT作为衬底，其上生上磁性多层膜结构，在衬底上施加不同的电压使得压电材料产生应力并作用于磁性薄膜/器件上，进而调控其垂直磁各向异性。此外，利用柔性衬底也可在磁性薄膜/器件上施加应力，并调控其TMR系数。对于VCMA系数，目前发现利用分子束外延、低温冷却等方法可以引入晶格适配，进而引入应力。该应力可以调控样品VCMA系数。
然而，以上方法都具有一定的缺点，使用PMN-PT和柔性衬底作为衬底材料虽然可以连续调节应力大小，但是无法与CMOS工艺兼容，因此限制了其产业化；此外,PMN-PT含有有毒金属铅，威胁环境和人体健康。由于分子束外延薄膜生长速度很慢，因此利用分子束外延生长磁性薄膜，在界面处的晶格失配引入应力的方法不适合大规模量产。此外，上述方法均未考虑应力随器件微缩时的影响，难以保持较为稳定的器件性能。
有鉴于此，本发明提供一种半导体器件及其制备方法，可以有效提升器件的灵敏度及存储性能。本发明施加的应力范围较上述方法更大；同时，本发明披露的应力薄膜是CMOS工艺兼容材料，适合大规模生产；再者，本发明施加的应力不会随着磁性隧道结器件微缩时而变小。相比于导体应力层而言，本发明的方法残余应力不随时间变化而变化，使器件性能保持稳定。
图1为本发明一些实施例方式的半导体器件的结构示意图。请参照图1，半导体器件可以包括磁性材料层1，位于磁性材料层1下表面的第一电极2，位于磁性材料层1上表面的第二电极3，以及，包覆由磁性材料层1、第一电极2、第二电极3构成的整体结构的侧壁的第一应力层4。其中，磁性材料层为磁性隧道结或磁性自旋阀，第一应力层4为绝缘应力层。
第一电极2可以采用如氮化钛、氮化钽等导电材料制备，为有利于在其上生长高质量磁性薄膜，其表面应平坦。
第二电极3的材料同样可以作为磁性薄膜刻蚀的硬掩膜材料，通过曝光和刻蚀的方式形成磁性隧道结或磁性自旋阀结构，硬掩模材料可以如TiN。磁性隧道结或磁性自旋阀结构可以为圆柱体或椭圆柱体。
磁性材料层1为基于磁性隧道结或者自旋阀结构的薄膜结构。基于磁性隧道结或者自旋阀结构的半导体结构可以作为磁性存储器或磁性传感器。典型的磁性存储器例如磁场翻转磁性存储器Toggle MRAM，自旋转移矩磁性存储器 STT-MRAM，自旋轨道矩磁性存储器SOT-MRAM 以及电压控制磁性存储器VC-MRAM。典型的磁性传感器例如遂穿磁电阻TMR传感器和巨磁电阻GMR传感器。
可以理解的是，第一应力层4产生的应力可以是拉应力或压应力。一般情况下，第一应力层4产生的应力应大于500Mpa。第一应力层4的制备方法可以采用如CVD等薄膜沉积的方法，使之包覆在由磁性材料层1、第一电极2、第二电极3构成的整体结构的侧壁。
在本实施例中，第一应力层4包括充分包裹由磁性材料层1、第一电极2、第二电极3构成的整体结构的侧壁并连接相邻两个由磁性材料层1、第一电极2、第二电极3构成的整体结构的间隙。请参照图1，本实施例提供的第一应力层4不完全填充相邻两个由磁性材料层1、第一电极2、第二电极3构成的整体结构的间隙，调整沉积的时间或其他控制因素，调整第一应力层在相邻整体结构的间隙的填充程度。
本实施例提供的半导体器件的第一应力层4包覆在整体结构的侧表面，并一体的覆盖部分由磁性材料层1、第一电极2、第二电极3构成的整体结构的间隙，使得当整体结构中的磁性隧道结或者自旋阀微缩时，第一应力层4能够利用整体结构的微小形变提供半导体器件所需应力，不受到整体结构随着工作时间的变化产生的形变影响，器件性能保持稳定，尤其是器件性能中例如巨磁电阻（GMR）/隧穿磁电阻（TMR）、垂直磁各向异性、电压控制的磁各向异性（VCMA）等影响存储写入电压及能耗的关键参数。
图2-图3为本发明另一些实施方式的半导体结构的结构示意图。请参见图2，在上述实施例的基础上，本实施例与上述实施例的区别在于，在包覆了第一应力层4的磁性材料层1、第一电极2、第二电极3构成的整体结构的上壁和下壁还设置有用于连接的栓塞结构。
进一步请参照图2，在第一电极2下壁形成的第一栓塞5，在第二电极3上壁形成的第二栓塞6。第一栓塞5、第二栓塞6的直径可以大于或等于磁性材料层1的直径。为了进一步在第二电极3构成的整体结构的上壁引入应力，第一栓塞5、第二栓塞6的直径可以小于磁性材料层1的尺寸。当磁性隧道结或自旋阀结构为圆柱体结构时，第一栓塞5与第二栓塞6的半径小于磁性隧道结或自旋阀结构的半径；当于磁性隧道结或自旋阀结构为椭圆柱体结构时，第一栓塞5与第二栓塞6的半径小于磁性隧道结或自旋阀结构的短轴的一半。
在进一步的实施例中，栓塞结构可以包括阻挡层，内衬层及填充层。阻挡层的材料可以包括Ti，内衬层的材料可以包括TiN，填充层的材料可以包括W。
在未被示出的实施例中，可以仅在整体结构的上壁或仅在整体结构的下壁设置栓塞结构。进一步的，在仅在整体结构的第一电极2的下壁设置第一栓塞5的实施例中，可以采用较第一电极2更厚的第二电极3从而使其代替第二栓塞6的连接作用；同样的，在仅在整体结构的第二电极3的上壁设置第二栓塞6的实施例中，可以采用较第二电极3更厚的第一电极2从而使其代替第一栓塞5的连接作用。
请参照图3，在一些实施例中，第一应力层4延申至第二电极3的上表面，并包覆第二栓塞6的下半部分的侧壁。未如图所示，第一应力层4也可以延申至第一电极2的下表面，并包覆第一栓塞5的上半部分的侧壁；或，第一应力层4也可以延申至第二电极3的上表面以及第一电极2的下表面，并包覆第二栓塞6的下半部分的侧壁以及第一栓塞5的上半部分的侧壁。
当第一应力层4延伸至第二电极3的上表面，并包覆第二栓塞6的下半部分的侧壁时，填充相邻两个由磁性材料层1，第一电极2，第一栓塞5，第二电极3，第二栓塞6构成的整体结构的间隙的绝缘隔离层与第一应力层4的上表面高度保持一致；当第一应力层4延申至第一电极4的下表面，并包覆第一栓塞5的下半部分的侧壁时，填充相邻两个由磁性材料层1，第一电极2，第一栓塞5，第二电极3，第二栓塞6构成的整体结构的间隙的绝缘隔离层与第一应力层4的下表面高度保持一致。
图2-图3所示的实施方式的其他技术特征与参照图的不排他的可以实施的实施方式相同，不再赘述。
图4-图7为又一些实施方式的半导体结构的结构示意图，在上述实施例的基础上，本实施例与上述实施例的区别在于，所述半导体结构还包括第二应力层7，第二应力层7为导电应力层。
请参照图4所示的实施方式，第二应力层7位于磁性材料层1、第一电极2、第二电极3构成的整体结构的上壁。
具体的，图4所示的半导体器件可以包括磁性材料层1，位于磁性材料层1下表面的第一电极2，位于磁性材料层1上表面的第二应力层7，位于第二应力层7上表面的第二电极3，以及，包覆由磁性材料层1、第一电极2、第二应力层7、第二电极3构成的整体结构的侧壁的第一应力层4。其中，磁性材料层为磁性隧道结或磁性自旋阀，第一应力层4为绝缘应力层，第二应力层7为导电应力层。
请参照图5所示的实施方式，第二应力层7位于磁性材料层1、第一电极2、第二电极3构成的整体结构的下壁。
具体的，图5所示的半导体器件可以包括磁性材料层1，位于磁性材料层1下表面的第一电极2，位于磁性材料层1上表面的第二电极3，位于第二电极3上表面的第二应力层7，以及，包覆由磁性材料层1、第一电极2、第二电极3、第二应力层7构成的整体结构的侧壁的第一应力层4。其中，磁性材料层为磁性隧道结或磁性自旋阀，第一应力层4为绝缘应力层，第二应力层7为导电应力层。
请参照图6所示的实施方式，第二应力层7位于磁性材料层1下表面与第一电极2之间。
具体的，图6示出的半导体器件可以包括磁性材料层1，位于磁性材料层1下表面的第一电极2，位于第一电极2下表面的第二应力层7，位于磁性材料层1上表面的第二电极3，以及，包覆由磁性材料层1、第二应力层7、第一电极2、第二电极3构成的整体结构的侧壁的第一应力层4。其中，磁性材料层为磁性隧道结或磁性自旋阀，第一应力层4为绝缘应力层，第二应力层7为导电应力层。
请参照图7所示的实施方式，第二应力层7位于磁性材料层1上表面与第二电极3之间。
具体的，图7示出的半导体器件可以包括磁性材料层1，位于磁性材料层1下表面的第二应力层7，位于第二应力层7下表面的第一电极2，位于磁性材料层1上表面的第二电极3，以及，包覆由磁性材料层1、第二应力层7、第一电极2、第二电极3构成的整体结构的侧壁的第一应力层4。其中，磁性材料层为磁性隧道结或磁性自旋阀，第一应力层4为绝缘应力层，第二应力层7为导电应力层。
进一步的，在如图4-图7所示的实施方式中，第二应力层7可以是本身具有应力的材料，如TiN，TaN，也可以是不同材料的晶格失配导致产生应力，或可以是其他合理产生的，在器件制备完成后依然可以施加应力至器件上的方法和材料。同样的，第二应力层7产生的应力可以是拉应力或压应力。通过调节第二应力层7的厚度，调节第二应力层7能够施加至器件的应力大小。第二应力层7与第一应力层4还可以进行配合，在半导体微缩的过程中，第一应力层4以包覆第二应力层4使得其能够施加足够的应力，避免半导体形变带来的第一应力层4的形变从而导致第一应力层4提供的应力不足。故而，第一应力层4设计时应考虑的施加的应力大小应满足半导体微缩时所需的横向应力大小以及第二应力层7在形变过程中所需的应力大小。
可以理解的是，如图4-图7的实施方式中，第二应力层7可以为多个，即，可以存在两个第二应力层7，分别位于磁性材料层1的上表面与磁性材料层1的下表面；或，可以存在两个第二应力层7，分别位于第一电极2的下表面与第二电极3的上表面；或，可以存在两个第二应力层7，一个位于磁性材料层1的上表面，另一个位于第一电极2的下表面；或，可以同时存在两个第二应力层7，一个位于磁性材料层1的下表面，另一个位于第二电极3的下表面。其他多个第二应力层7设置于第二电极3、磁性材料层1、第一电极2之间任意可间隔位置的实施方式，可以理解地均落入本实施方式的范围。
如图4-图7所示的实施方式的其他技术特征与参照图1-3的不排他的可以实施的实施方式相同，不再赘述。
图8为再一些实施方式的半导体结构的结构示意图，在上述实施例的基础上，本实施例提供了不同的相邻两个至少由所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的间隙的填充方式。
具体的，相邻两个至少由磁性材料层1、第一电极2、第二电极3构成的整体结构的间隙的填充方式包括：由第一应力层4填充，或，由第一应力层4及绝缘隔离层8共同填充。
例如，在图1所示的实施例中，相邻两个至少由磁性材料层1、第一电极2、第二电极3构成的整体结构的间隙的填充方式为：由第一应力层4及绝缘隔离层8共同填充。
具体的，在未被第一应力层4填充的相邻两个由磁性材料层1、第一电极2、第二电极3构成的整体结构的间隙填充绝缘材料，以保证器件之间的相互独立，避免短路的发生。绝缘材料可以为SiO2。
再例如，在图8所示的实施例中，相邻两个至少由所述磁性材料层1、第一电极2、第二电极3构成的整体结构的间隙的填充方式为：由第一应力层4填充。
具体的，第一应力层4充分填充相邻两个由磁性材料层1、第一电极2、第二电极3构成的整体结构的间隙，使得第一应力层4较未充分填充整体结构的间隙实施例中的第一应力层4可以施加更大的应力。
如图8所示的半导体器件的其他技术特征与参照图1-图3的不排他的可以实施的实施方式相同，也可参照图4-图7引入由导电材料制备的第二应力层7，不再赘述。
请继续参照图1-图8，第一应力层4的厚度影响其向由磁性材料层1、第一电极2、第二电极3构成的整体结构施加的应力。
为了确保第一应力层4对由磁性材料层1、第一电极2、第二电极3构成的整体结构施加足够的应力，对第一应力层4的最薄处的厚度的最小值进行如下限制：当于磁性隧道结或自旋阀结构为圆柱体结构时，第一应力层4的最薄处的厚度应大于于磁性隧道结或自旋阀结构的半径；当于磁性隧道结或自旋阀结构为椭圆柱体结构时，第一应力层4的最薄处的厚度应大于于磁性隧道结或自旋阀结构的短轴的一半。除第一应力层4的最薄处的厚度外，调节第一应力层4的材料组分和生长条件也是调整其能够施加应力的因素，使得第一应力层能够施加符合要求的应力。
前面是对本申请提供的半导体器件的具体介绍，与前述半导体器件实施例相对应，下面将重点介绍本申请提供的半导体器件的制备方法。
图9为根据一些实施方式的半导体器件的制备方法的流程图，图10为本发明一些实施例的半导体器件整体结构的制备方法的流程图。请参照图9，包括；
S901、形成至少由磁性材料层、第一电极、第二电极构成的整体结构。
请参照图10，半导体器件整体结构的制备方法包括：
S1001在衬底10上生长第一电极2。
形成第一电极2的材料包含但不限于金属材料如钽、钛、铂、钌，或金属氮化物如氮化钛、氮化钽、氮化钨。
生长第一电极2的工艺如溅射工艺(DC Sputtering, Magnetron Sputtering)、蒸镀工艺(Thermal Evaporation, E-beam Evaporation)、化学气相沉积工艺(CVD, PECVD,LPCVD等)、原子层沉积 (ALD)工艺或分子束外延工艺(MBE)等。
若生长后形成的第一电极2表面不平整，则还应设置使之平坦化的工艺流程。典型的平台化的工艺流程如：干法刻蚀工艺或化学机械研磨工艺。
第一栓塞5可以包括阻挡层，内衬层及填充层。阻挡层的材料可以包括Ti，内衬层的材料可以包括TiN，填充层的材料可以包括W。
S1002在第一电极2上生长磁性材料层1。磁性材料层1包括磁性隧道结或磁性自旋阀。
具体的，磁性材料层1可为复合层结构，由不限制层顺序及层数量的例如缓冲层或种子层、自由层、非磁性中间层、参考层、反铁磁藕合层、固定层等磁性层结构或非磁性层结构组成。当非磁性中间层为金属材料，如铜时，磁性材料层1为自旋阀薄膜体系；当非磁性中间层为绝缘材料，如氧化镁时，磁性材料层1为磁性隧道结薄膜体系。
可选的，本实施例提供的半导体器件的制备方法在形成磁性材料层1之前或在形成磁性材料层1之后，还可包括制备作为导电应力层的第二应力层7。
第二应力层7的材料包含但不限TiN、TaN、WN等。
在一些实施例中，基于垂直磁各项异性，阻尼因子、电压控制磁各项异性系数，隧道磁电阻/巨磁电阻等参数确定第二应力层7所需的最小应力大小，并初步确定沉积形成的第二应力层的厚度及材料比例，并基于向腔体内通入上述种类的气体实现。在制备第二应力层7的过程中，通过调节衬底温度、形成第二应力层的腔体内的气体流量、气体压力、沉积速率、形成第二应力层7的腔体内衬底与靶材之几何分布等方式，进一步确保形成的第二应力层7能够施加足够的应力大小。
S1003在磁性材料层1上生长第二电极3。
形成第二电极3的材料包括但不限于金属氮化物，如氮化钛、氮化钽、氮化钨。
生长第二电极3后的上表面应保持平坦，工艺如溅镀工艺(DC Sputtering,Magnetron Sputtering)、蒸镀工艺(Thermal Evaporation, E-beam Evaporation)、化学气相沉积工艺(CVD, PECVD, LPCVD等)、原子层沉积 (ALD)工艺或分子束外延工艺(MBE)等。
需要指出的是，第二电极3的材料同样可以作为磁性薄膜刻蚀的硬掩膜材料，通过曝光和刻蚀的方式形成磁性隧道结或磁性自旋阀结构，硬掩模材料可以如TiN。
S1004刻蚀形成由第一电极2、磁性材料层1及第二电极3构成的整体结构。
S902、在整体结构的侧壁包覆形成第一应力层。
可以理解的是，形成第一应力材料层4的方法包含但不限于溅镀工艺(DCSputtering, Magnetron Sputtering)、蒸镀工艺(Thermal Evaporation, E-beamEvaporation)、化学气相沉积工艺(CVD, PECVD, LPCVD等)、原子层沉积(ALD)工艺、分子束外延工艺(MBE)以及各式氧化与扩散工艺等。
图11为根据一些实施方式的半导体器件的制备方法。
图11为在衬底50上形成第一栓塞55，请参照图11。
可选的，衬底也可为带有晶体管开关元件的晶圆。可作为开关元件的器件如平面式晶体管(Planer FET)、鳍式晶体管(Fin FET)、纳米线或纳米片晶体管(Nano wire orNano Sheet FET)等或其组合。以晶体管为例，晶体管的源极区、漏极区以及删极区上方与金属导线层之间与形成的第一栓塞55连接。本发明的器件涉及晶体管后段工艺，即所述器件可以放置于与后段任意两个相邻的金属互联层之间。
第一栓塞55的形成工艺涉及曝光工艺结合刻蚀工艺、薄膜沉积工艺以及平坦化工艺。可选的，光刻工艺包含但不限于i-line、G-line、DUV、EUV、multi-patterning等，刻蚀工艺包含但不限包含但不限于wet etching、RIE、ICP-RIE、IBE等，沉积工艺包括但不限于各式溅镀工艺(DC Sputtering, Magnetron Sputtering)、各式蒸镀工艺(ThermalEvaporation, E-beam Evaporation)、各式化学气相沉积工艺(CVD, PECVD, LPCVD等)、原子层磊晶(ALD)工艺或分子束磊晶工艺(MBE)等，平坦化工艺包含但不限于RIE、ICP-RIE、CMP。
第一栓塞55的材料包含钨/钛/氮化钛、钴、钌。在一些实施例中，第一栓塞55包括阻挡层，内衬层及填充层。阻挡层的材料可以包括Ti，内衬层的材料可以包括TiN，填充层的材料可以包括W。
第一栓塞55的上表面与衬底上的绝缘部50的上表面共平面。
图12为在第一栓塞55上进一步形成半导体器件的层级结构，请参照图12。
在第一栓塞55上依次生长第一电极52、磁性材料层51及第二电极53，请参照图9。具体的，可以包括：
在第一栓塞55上生长第一电极52。
形成第一电极52的材料包含但不限于金属材料如钽、钛、铂、钌，或金属氮化物如氮化钛、氮化钽、氮化钨。
生长第一电极52采用如溅镀工艺(DC Sputtering, Magnetron Sputtering)、蒸镀工艺(Thermal Evaporation, E-beam Evaporation)、化学气相沉积工艺(CVD, PECVD,LPCVD等)、原子层沉积 (ALD)工艺或分子束外延工艺(MBE)等生长。其上表面应保持平坦，粗糙度低于0.5埃。可以采用CMP等工艺达到这一要求。
在第一电极52上生长磁性材料层51。磁性材料层51包括磁性隧道结或磁性自旋阀。
具体的，磁性材料层51可为复合层结构，由不限制层顺序及层数量的例如缓冲层或种子层、自由层、非磁性中间层、参考层、反铁磁藕合层、固定层等磁性层结构或非磁性层结构组成。当非磁性中间层为金属材料，如铜时，磁性材料层51为自旋阀薄膜体系；当非磁性中间层为绝缘材料，如氧化镁时，磁性材料层51为磁性隧道结薄膜体系。
可选的，本实施例提供的半导体器件的制备方法在形成磁性材料层51之前或在形成磁性材料层51之后，还可包括制备作为导电应力层的第二应力层57。
第二应力层57的材料包含但不限TiN、TaN、WN等。
在一些实施例中，基于垂直磁各项异性，阻尼因子、电压控制磁各项异性系数，隧道磁电阻/巨磁电阻等参数确定第二应力层所需的最小应力大小，并初步确定沉积形成的第二应力层的厚度及材料比例，并基于向腔体内通入上述种类的气体实现。在制备第二应力层57的过程中，通过调节衬底温度、形成第二应力层的腔体内的气体流量、沉积速率、形成第二应力层57的腔体内衬底与靶材之几何分布等方式，进一步确保形成的第二应力层57能够施加足够的应力大小。
在磁性材料层51上生长第二电极53。
形成第二电极53的材料包括但不限于金属氮化物，如氮化钛、氮化钽、氮化钨，以及金属材料。
生长第二电极53后的上表面应保持平坦，工艺如溅镀工艺(DC Sputtering,Magnetron Sputtering)、蒸镀工艺(Thermal Evaporation, E-beam Evaporation)、化学气相沉积工艺(CVD, PECVD, LPCVD等)、原子层沉积 (ALD)工艺或分子束外延工艺(MBE)等。
需要指出的是，第二电极53的材料同样可以作为磁性薄膜刻蚀的硬掩膜材料，通过曝光和刻蚀的方式形成磁性隧道结或磁性自旋阀结构，硬掩模材料可以如TiN。
图13为刻蚀形成由第一电极52、磁性材料层51及第二电极53构成的整体结构，请参照图13。
使用光刻工艺搭配刻蚀工艺于第一栓塞上方形成磁性隧道结或磁性自旋阀结构，其中光刻工艺包含但不限i-line、G-line、DUV、EUV、multi-patterning以及纳米压印等，刻蚀工艺包含但不限包含但不限于wet etching、RIE、ICP-RIE、IBE等。形成之磁性存储器件之形貌包含但不限于圆柱体或椭圆柱体。在某些实施例中，可以采用光刻胶作为刻蚀阻挡层的形式形成器件。在另一些实施例中还需要采用金属硬掩膜的方法，通过曝光和刻蚀工艺形成器件。在一些实施例中，导电应力材料、第二电极可以作为或者部分作为金属硬掩膜材料。
图14为在由第一电极52、磁性材料层51及第二电极53构成的整体结构外侧包覆第一应力材料层54，请参照图14。
可以理解的是，形成第一应力材料层54的方法包含但不限于溅镀工艺(DCSputtering, Magnetron Sputtering)、蒸镀工艺(Thermal Evaporation, E-beamEvaporation)、化学气相沉积工艺(CVD, PECVD, LPCVD等)、原子层沉积(ALD)工艺、分子束外延工艺(MBE)以及各式氧化与扩散工艺等。
与第二应力层57类似的，可以基于垂直磁各项异性，阻尼因子、电压控制磁各项异性系数，隧道磁电阻/巨磁电阻等参数确定第二应力层所需的最小应力大小，并初步确定沉积形成的第二应力层的厚度及材料比例，并基于向腔体内通入上述种类的气体实现。在制备第一应力材料层54的过程中，通过调节衬底温度、形成第二应力层的腔体内的气体流量、气体压力、沉积速率、形成第一应力材料层54的腔体内衬底与靶材之几何分布等方式，进一步确保形成的第一应力材料层54能够施加足够的应力大小。
沉积绝缘隔离层。在整体结构的间隙沉积形成绝缘隔离层，使得器件之间相互独立，避免短路的发生。
在沉积绝隔离层之后，通过例如CMP的平台化工艺实现器件表面的平整。在一些实施例中，形成器件之后在真空环境下进行原位应力层的生长，以保护器件不受氧化或吸水而损坏。可以理解的是，需要严格控制器件形成之后和绝缘应力层沉积之前的时间，以保护磁性器件免受氧化和吸水。
图15为形成第二栓塞56并进一步设置绝缘保护，请参照图15。
形成第二栓塞56的方法为：使用曝光工艺搭配刻蚀工艺、沉积工艺与平坦化工艺在第二电极上方。其中曝光工艺包含但不限于i-line、G-line、DUV、EUV、multi-patterning等，刻蚀工艺包含但不限包含但不限于wet etching、RIE、ICP-RIE、IBE等，沉积工艺不限于溅镀工艺(DC Sputtering, Magnetron Sputtering)、蒸镀工艺(Thermal Evaporation,E-beam Evaporation)、各式化学气相沉积工艺(CVD, PECVD, LPCVD等)、原子层沉积(ALD)工艺或分子束外延工艺(MBE)等，平坦化工艺包含但不限于RIE、ICP-RIE、CMP。第二栓塞结构的材料包含但不限于钨/钛/氮化钛(W/Ti/TiN)、钴(Co)、钌(Ru)等材料。
与第一栓塞55类似的，第二栓塞56可以包括阻挡层，内衬层及填充层。阻挡层的材料可以包括如Ti等，内衬层的材料可以包括如TiN等，填充层的材料可以包括如W等。
沉积绝缘隔离层并使用平坦化工艺去除多余材料并使表面保持平整，使得第二栓塞56上层表面与绝缘隔离层平行，即，衬底绝缘层与第二栓塞56上表面并无台阶差。
在沉积绝缘隔离层58之后，器件已实现进一步的保护。
形成第一栓塞55与形成第二栓塞56的步骤并非本实施例的必要步骤，可以通过沉积较厚的第一电极52替代第一栓塞55，或较厚的第二电极53替代第二栓塞56。
本实施例提供一种半导体器件制备方法，在形成由磁性材料层、第一电极、第二电极构成的整体结构后，设置第一应力层包覆在整体结构的侧表面，并一体的全部或部分覆盖整体结构的间隙，使得当整体结构中的磁性隧道结或者自旋阀微缩时，第一应力层能够利用整体结构的微小形变提供半导体器件所需应力，不受到整体结构随着工作时间的变化产生的形变影响，器件性能保持稳定，尤其是器件性能中例如巨磁电阻（GMR）/隧穿磁电阻（TMR）、垂直磁各向异性、电压控制的磁各向异性（VCMA）等影响存储写入电压及能耗的关键参数。
可以理解的是，图中的薄膜厚度仅为示意图，不代表真实厚度和比例。
本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。
Claims (10)
1.一种半导体器件，其特征在于，包括：
磁性材料层，所述磁性材料层包括磁性隧道结或磁性自旋阀；
第一电极，所述第一电极直接或间接设置于所述磁性材料层的第一表面；
第二电极，所述第二电极直接或间接设置于与所述磁性材料层的第一表面相对的第二表面；
第一应力层，所述第一应力层包覆至少由所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的侧壁；
所述第一应力层为绝缘应力层。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件包括第二应力层；
所述第二应力层位于所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的上壁或下壁；
或，所述第二应力层位于所述磁性材料层的第一表面与所述第一电极之间，和/或，所述第二应力层位于所述磁性材料层与所述的第二表面与所述第二电极之间；
所述第二应力层为导电应力层。
3.根据权利要求1所述的半导体器件，其特征在于，所述第一应力层的厚度大于所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的半径或半短轴的一半。
4.根据权利要求1所述的半导体器件，其特征在于，相邻两个至少由所述磁性材料层、所述第一电极、所述第二电极构成的整体结构的间隙的填充方式包括：由所述第一应力层填充；由所述第一应力层及绝缘隔离层共同填充。
5. 根据权利要求4所述的半导体器件，其特征在于， 所述第一应力层的厚度由所述半导体器件的引入应力决定；
和/或，
所述整体结构的间隙的填充方式由所述半导体器件的引入应力决定；
所述引入应力根据半导体材料的垂直磁各项异性、阻尼因子、电压控制磁各项异性系数、隧道磁电阻/巨磁电阻中的一种或多种参数的组合确定。
6.根据权利要求4所述的半导体器件，其特征在于，所述第一应力层包括硅的氮化物；所述绝缘隔离层包括硅的氧化物。
7.根据权利要求2所述的半导体器件，其特征在于，所述第二应力层与所述第一电极为同一层，和/或，所述第二应力层与所述第二电极为同一层。
8.一种半导体器件制备方法，其特征在于，制备如权利要求1-7任一所述的半导体器件，包括：
形成至少由所述磁性材料层、所述第一电极、所述第二电极构成的整体结构；
在所述整体结构的侧壁包覆形成第一应力层。
9.根据权利要求8所述的半导体器件制备方法，其特征在于，在所述整体结构的侧壁包覆形成第一应力层后，在包覆了第一应力层的多个所述整体结构的间隙填充绝缘隔离层。
10.根据权利要求8所述的半导体器件制备方法，其特征在于，在制备所述半导体器件的过程中，调节第一应力层的应力通过以下一种或多种方法的组合：
衬底温度；
形成第一应力层的腔体内的气体流量、气压与种类；
形成第一应力层的组分；
沉积速率；
形成第一应力层的腔体内衬底与靶材之几何分布；
沉积形成的第一应力层的厚度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310820380.2A CN116615089A (zh) | 2023-07-06 | 2023-07-06 | 一种半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310820380.2A CN116615089A (zh) | 2023-07-06 | 2023-07-06 | 一种半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116615089A true CN116615089A (zh) | 2023-08-18 |
Family
ID=87680282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310820380.2A Pending CN116615089A (zh) | 2023-07-06 | 2023-07-06 | 一种半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116615089A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783166A (zh) * | 2009-01-14 | 2010-07-21 | 索尼公司 | 非易失性磁存储装置 |
| US20120326252A1 (en) * | 2011-06-24 | 2012-12-27 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| CN104321819A (zh) * | 2012-03-22 | 2015-01-28 | 美光科技公司 | 存储器单元、半导体装置结构、包括此类单元的系统及制造方法 |
| CN107924992A (zh) * | 2015-09-25 | 2018-04-17 | 英特尔公司 | 应变垂直磁隧道结器件 |
| US20200027920A1 (en) * | 2018-07-19 | 2020-01-23 | Hitachi High-Technologies Corporation | Magnetic tunnel junction element, magnetic memory using the same, and manufacture method of magnetic tunnel junction element |
-
2023
- 2023-07-06 CN CN202310820380.2A patent/CN116615089A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101783166A (zh) * | 2009-01-14 | 2010-07-21 | 索尼公司 | 非易失性磁存储装置 |
| US20120326252A1 (en) * | 2011-06-24 | 2012-12-27 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
| CN104321819A (zh) * | 2012-03-22 | 2015-01-28 | 美光科技公司 | 存储器单元、半导体装置结构、包括此类单元的系统及制造方法 |
| CN107924992A (zh) * | 2015-09-25 | 2018-04-17 | 英特尔公司 | 应变垂直磁隧道结器件 |
| US20200027920A1 (en) * | 2018-07-19 | 2020-01-23 | Hitachi High-Technologies Corporation | Magnetic tunnel junction element, magnetic memory using the same, and manufacture method of magnetic tunnel junction element |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI282162B (en) | Magnetic yoke structures in MRAM devices to reduce programming power consumption and a method to make the same | |
| KR100975804B1 (ko) | 고성능 자기 터널링 접합 ｍｒａｍ을 제조하기 위한 새로운 버퍼(시드)층 | |
| KR101700540B1 (ko) | 메모리 셀, 반도체 소자 구조체, 메모리 시스템, 및 제조 방법 | |
| US9601544B2 (en) | Three-dimensional magnetic memory element | |
| US9231192B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP5892575B2 (ja) | メモリセル、係るメモリセルを含む半導体デバイス構造、システム、および製作の方法 | |
| KR102078849B1 (ko) | 자기저항 구조체, 이를 포함하는 자기 메모리 소자 및 자기저항 구조체의 제조 방법 | |
| US11088201B2 (en) | Magnetic tunneling junction (MTJ) element with an amorphous buffer layer and its fabrication process | |
| CN104425706A (zh) | 反转的mtj堆叠件 | |
| US8431418B2 (en) | Method of manufacturing magnetic tunnel junction device and apparatus for manufacturing the same | |
| JP2012508471A (ja) | 円筒状バリアを有する磁気メモリセル | |
| JP2004266252A (ja) | 磁気トンネル接合構造体及びその製造方法 | |
| US20070206411A1 (en) | Magnetic Random Access Memory Devices Including Contact Plugs Between Magnetic Tunnel Junction Structures and Substrates and Related Methods | |
| EP0929110A1 (en) | Ferromagnetic tunneling devices | |
| US20210065760A1 (en) | Integration of epitaxially grown channel selector with mram device | |
| US20040166640A1 (en) | Method for preparing a ring-formed body, and magnetic memory device and method for manufacturing the same | |
| US20140001542A1 (en) | Passivation of carbon nanotubes with molecular layers | |
| JP2023554267A (ja) | ２重磁気トンネル接合デバイス | |
| WO2019114356A1 (zh) | 一种磁隧道结及其制造方法 | |
| CN113383422B (zh) | 用于制造包括厚有源磁性层的自旋电子器件的工艺 | |
| CN116615089A (zh) | 一种半导体器件及其制备方法 | |
| US6756239B1 (en) | Method for constructing a magneto-resistive element | |
| US10756256B2 (en) | Magnetoresistive random access memory and method for manufacturing the same | |
| CN108376690A (zh) | 一种用于制造高密度mram的自对准互联方法 | |
| WO2002029911A2 (en) | Tunelling magnetoresistance (tmr) material having ultra-thin magnetic layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |