TW201349605A - 記憶體單元、半導體裝置結構、包括該記憶體單元之系統及製造方法 - Google Patents

記憶體單元、半導體裝置結構、包括該記憶體單元之系統及製造方法 Download PDF

Info

Publication number
TW201349605A
TW201349605A TW102110383A TW102110383A TW201349605A TW 201349605 A TW201349605 A TW 201349605A TW 102110383 A TW102110383 A TW 102110383A TW 102110383 A TW102110383 A TW 102110383A TW 201349605 A TW201349605 A TW 201349605A
Authority
TW
Taiwan
Prior art keywords
cell
core
free region
stress
stressor
Prior art date
Application number
TW102110383A
Other languages
English (en)
Other versions
TWI523289B (zh
Inventor
Gurtej S Sandhu
Wayne I Kinney
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201349605A publication Critical patent/TW201349605A/zh
Application granted granted Critical
Publication of TWI523289B publication Critical patent/TWI523289B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/18—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being compounds
    • H01F10/193—Magnetic semiconductor compounds
    • H01F10/1936—Half-metallic, e.g. epitaxial CrO2 or NiMnSb films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/329—Spin-exchange coupled multilayers wherein the magnetisation of the free layer is switched by a spin-polarised current, e.g. spin torque effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)

Abstract

本發明係關於包括具有自由區域之單元核之記憶體單元。該等自由區域展現影響該單元核內之一磁化定向之一應變。一應力源結構可在該單元核之至少一部分上施加一應力以引起該自由區域之應變狀態。本發明亦係關於包括此等記憶體單元之半導體裝置結構及系統以及用於形成此等記憶體單元之方法。

Description

記憶體單元、半導體裝置結構、包括該記憶體單元之系統及製造方法 優先權聲明
本申請案主張2012年3月22日申請之美國專利申請案第13/427,339號「Memory Cells,Semiconductor Device Structures,Systems Including Such Cells,and Methods of Fabrication」之申請日期之權益。
在各種實施例中，本發明大體上係關於記憶體裝置設計及製造之領域。更特定而言，本發明係關於特徵為自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)之記憶體單元之設計及製造。
磁性隨機存取記憶體(MRAM)為基於磁阻之一非揮發性電腦記憶體技術。MRAM係非揮發性的且因此可在記憶體裝置不被供電時維持記憶體內容。MRAM資料由磁阻元件儲存。一般而言，一MRAM單元中之磁阻元件由兩個磁性區域製成，該等兩個磁性區域中之各者接受且維持磁化。一個區域(「釘紮區域」之磁化在其磁定向上固定，且可改變另一區域(「自由區域」)之磁化定向。因此，一程式化電流可使得兩個磁性區域之磁定向為平行的，從而給出一較低的跨越磁阻元 件之電阻(其可定義為「0」狀態)，或使得兩個磁性區域之磁定向為反平行的，從而給出一較高的跨越MRAR單元之磁阻元件之電阻(其可定義為「1」狀態)。自由區域之磁定向的切換及所得之跨越磁阻元件之高電阻狀態或低電阻狀態提供典型MRAM單元之寫入及讀取操作。
一種類型之MRAM單元為一自旋扭矩傳輸MRAM(STT-MRAM)單元。一習知STT-MRAM單元可包括一磁性單元核，該磁性單元核可包括一磁性穿隧接面(MTJ)或一自旋閥結構。一MTJ為一磁阻資料儲存元件，該磁阻資料儲存元件包括兩個磁性區域(一個係釘紮的且一個係自由的)及兩者之間之一非磁性、電絕緣區域，其可通過資料線(諸如，位元線)、存取線(諸如，字線)及一存取電晶體存取。一自旋閥具有與MTJ類似之一結構，區別在於一自旋閥在兩個磁性區域之間具有一導電區域。
在操作中，一程式化電流可流經存取電晶體及磁性單元核。該單元核內之釘紮區域使程式化電流之電子自旋極化，且當自旋極化電流穿過該核時產生扭矩。自旋極化電子流藉由在自由區域上施加一扭矩來與該自由區域相互作用。當穿過核之自旋極化電子流之扭矩大於自由區域之一臨界切換電流密度(Jc)時，由自旋極化電子流施加之扭矩足以切換自由區域之磁化方向。因此，程式化電流可用於引起自由區域之磁化與釘紮區域之磁化平行或反平行而對準，且當在平行與反平行之間切換自由區域之磁化時，跨越核之電阻狀態被改變。
習知STT-MRAM單元之自由區域及釘紮區域展現與區域之寬度水平(亦稱為「平面內」)之磁化定向。因此，磁化定向與由支持STT-MRAM單元之一基板之一主表面界定之一平面平行(或反平行)。此等較寬的、平面內STT-MRAM單元具有大佔據面積，使得該等單元低於二十五奈米之縮放成為一艱巨之任務。
垂直定向之STT-MRAM單元可需要比平面內STT-MRAM單元小之單元寬度，從而容納較大之單元封裝。並且，與一平面內STT-MRAM單元相比，垂直定向之STT-MRAM單元之相關聯垂直磁化(在此項技術中亦稱為垂直磁性各向異性(「PMA」))可具有極大地減少之所需之切換電壓。因此，已努力形成其中釘紮區域及自由區域展現垂直磁化定向之垂直定向(「平面外」)之STT-MRAM單元。然而，找到及實施用於單元核之合適材料及設計以實現垂直磁化定向已成為一艱巨之任務。
揭示一記憶體單元。該記憶體單元包含一磁性單元核。該磁性單元核包含展現引起一垂直磁化定向之應變之一自由區域。
亦揭示包含一單元核之一記憶體單元。該單元核包含處於展現一垂直磁化定向之一應變狀態中之一自由區域。該單元核亦包含一釘紮區域及安置在該自由區域與該釘紮區域之間之另一區域。
亦揭示形成一記憶體單元之一方法。該方法包含形成一單元核及將一應力施加至該單元核以影響單元核內之一材料展現之一磁化定向。
亦揭示一半導體裝置結構。該半導體裝置結構包含一自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)陣列。該陣列包含複數個STT-MRAM單元。該複數個STT-MRAM單元中之每一STT-MRAM單元包含一單元核，該單元核包含展現一垂直磁化定向之一經應變自由區域。該複數個STT-MRAM單元中之每一STT-MRAM單元亦包含在單元核外部之一應力源(stressor)結構。該應力源結構向經應變自由區域施加應力。
亦揭示一自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)單元。該單元包含一磁性單元核，該磁性單元核包含一自由區域。該單元亦 包含與單元核可操作通信之一字線及與單元核可操作通信之一位元線。該自由區域展現引起指向該字線及該位元線中之一者之一磁化定向之一應變。
10‧‧‧基板
20‧‧‧絕緣材料
80‧‧‧自旋扭矩傳輸磁性隨機存取記憶體系統
90‧‧‧周邊裝置
100‧‧‧自旋扭矩傳輸磁性隨機存取記憶體單元
110‧‧‧單元核
111‧‧‧非磁性區域
112‧‧‧自由區域
112'‧‧‧自由區域
112"‧‧‧自由區域
113‧‧‧非磁性區域
114‧‧‧釘紮區域
115‧‧‧反鐵磁性區域
120‧‧‧應力結構源
120V‧‧‧垂直鄰近應力源結構
120V'‧‧‧第一垂直鄰近應力源結構
120V"‧‧‧第二垂直鄰近應力源結構
120L‧‧‧側向鄰近應力源結構
122‧‧‧第一應力源材料
124‧‧‧第二應力源材料
130‧‧‧存取電晶體
140‧‧‧位元線
150‧‧‧字線
160‧‧‧源極線
170‧‧‧讀取/寫入電路
180‧‧‧位元線參考
190‧‧‧感測放大器
200‧‧‧磁化定向
500‧‧‧側向壓縮應力
600‧‧‧垂直拉伸應力
700‧‧‧半導體裝置結構/半導體裝置
702‧‧‧記憶體陣列
704‧‧‧控制邏輯組件
800‧‧‧基於處理器之系統
802‧‧‧處理器
804‧‧‧電源
806‧‧‧使用者介面
808‧‧‧顯示器
810‧‧‧RF子系統/基帶處理器
812‧‧‧通信埠
814‧‧‧周邊裝置
816‧‧‧系統記憶體
818‧‧‧非揮發性記憶體
圖1為根據本發明之一實施例製造之具有記憶體單元之一記憶體陣列之一部分之一示意圖；圖2A至圖2F為根據本發明之實施例之STT-MRAM單元之橫截面、正視圖、示意繪示；圖3A至圖3F分別為根據本發明之實施例之分別沿著截面線A-A、B-B、C-C、D-D、E-E及F-F取得之圖2A至圖2F之STT-MRAM單元之橫截面、平面、示意繪示；圖4A至圖4F分別為根據本發明之實施例之分別沿著截面線A-A、B-B、C-C、D-D、E-E及F-F取得之圖2A至圖2F之STT-MRAM單元之橫截面、平面、示意繪示；圖5A至圖5C為根據本發明之一實施例之在施加側向壓縮應力之各種階段期間之一自由區域之橫截面、正視圖、示意繪示；圖6A至圖6C為根據本發明之一實施例之在施加垂直拉伸應力之各種階段期間之一自由區域之橫截面、正視圖、示意繪示；圖7為包括本發明之一實施例之記憶體單元之一半導體裝置之一簡化方塊圖；以及圖8為根據本文中描述之一或多個實施例實施之一系統之一簡化方塊圖。
揭示記憶體單元、包括此等記憶體單元之半導體裝置結構、包括此等記憶體單元之陣列之系統及形成此等記憶體單元之方法。該等記憶體單元包括具有一自由區域之單元核，該自由區域展現引起一垂 直磁化定向之應變。因此，記憶體單元之經應變自由區域之垂直磁化定向受所施加之應力影響。該所施加之應力可為一機械應力、一熱應力或為兩者。所施加之應力及自由區域展現之所引起之垂直磁化定向可為永久或暫時的。
如本文中所使用，術語「基板」表示且包括在其上形成組件(諸如，記憶體單元內之組件)之一基材或構造。該基板可為一半導體基板、一支撐結構上之一基礎半導體材料、一金屬電極或具有形成在其上之一或多種材料、結構或區域之一半導體基板。該基板可為一習知矽基板或包括一半導電材料之其他塊體基板。如本文中使用，除了別的之外，術語「塊體基板」不僅表示且包括矽晶圓，而且表示且包括絕緣體上矽(「SOI」)基板(諸如，藍寶石上矽(「SOS」)基板或玻璃上矽(「SOG」)基板、一基礎半導體基礎上之矽之磊晶層)或其他半導體或光電子材料(諸如，矽-鍺(Si1-xGex，其中，舉例而言，x為0.2與0.8之間之一莫耳分率)、鍺、砷化鎵(GaAs)、氮化鎵(GaN)或磷化銦(InP))。此外，當在以下描述中參考一「基板」時，先前程序階段可已被用於在基礎半導體結構或基礎中形成材料、區域或接面。
如本文中所使用，術語STT-MRAM單元表示且包括一磁性單元結構，如上文論述，若安置在自由區域與釘紮區域之間之一非磁性區域為絕緣的，則該磁性單元結構可包括一MTJ。或者，若安置在自由區域與釘紮區域之間之該非磁性區域係導電的，則STT-MRAM單元之磁性單元結構可包括一自旋閥。
如本文中所使用，術語「釘紮區域」表示且包括STT-MRAM單元內之由磁性材料形成之一區域，該區域在STT-MRAM單元之使用及操作期間具有一固定磁化定向。該釘紮區域之固定磁化定向可受一外部施加應力(其可由一應力源結構施加)之影響，使得釘紮區域可展現一應變。與不施加應力之情況相比，歸因於在釘紮區域上施加應力， 經應變釘紮區域展現之磁化定向可為不同的。或者，釘紮區域展現之磁化定向可不受一所施加之應力之影響，使得經應變釘紮區域展現之磁化將與一未應變釘紮區域展現之一磁化相同。本發明之釘紮區域之磁化定向可展現一垂直磁化定向。
如本文中所使用，術語「自由區域」表示且包括STT-MRAM單元內之由磁性材料形成之一區域，該區域在STT-MRAM單元之使用及操作期間具有一可切換磁化定向。該磁化定向可在一「平行」方向(在該「平行」方向上，自由區域展現之磁化定向及釘紮區域展現之磁化定向指向相同方向)至一「反平行」方向(在該「反平行」方向上，自由區域展現之磁化定向及釘紮區域展現之磁化定向指向相反方向)之間切換。
如本文中所使用，術語「單元核」表示且包括包含自由區域及釘紮區域之一記憶體單元結構，且在記憶體單元之操作期間，電流流經該記憶體單元結構以引起自由區域內之一平行或反平行磁定向。
如本文中所使用，術語「垂直」表示且包括與各自區域之寬度垂直之一方向。「垂直」亦可表示且包括與支撐STT-MRAM單元之一基板之一主表面垂直之一方向。
如本文中所使用，術語「第一」、「第二」、「第三」等等可描述各種元件、組件、區域、材料、及/或區塊，其中沒有一者由此等術語限制。此等術語僅用於區分一個元件、組件、區域、材料或區塊與另一元件、組件、區域、材料或區段。因此，下文論述之「一第一元件」、「一第一組件」、「一第一區域」、「一第一材料」或「第一區塊」可稱為一第二元件、一第二組件、一第二區域、一第二材料或第二區塊而不脫離本文中之教示。
如本文中所使用，空間關係術語，諸如「在下方」、「在下面」、「低於」、「底部」、「在上方」、「在上面」、「頂部」、「前方」、「後 方」、「左邊」、「右邊」及類似物可為便於描述而用於描述如圖示中繪示之一個元件或特徵與另一元件或特徵之關係。除非以其他方式說明，否則空間關係術語希望涵蓋除圖式中描繪之定向之外之不同之材料定向。舉例而言，若顛倒圖式中之材料，則描述為在其他元件或特徵之「下面」、「下方」、「底部」之元件將被定向為在其他元件或特徵之「上方」、「頂部」。因此，取決於使用術語之背景，術語「在下面」可涵蓋「在上方」及「在下面」之一定向，此對於熟悉此項技術者將為明顯的。可以其他方式定向(旋轉90度、顛倒等等)材料且可響應地解釋本文中使用之空間關係描述符號。
如本文中所使用，將一元件稱為在另一元件「上」或「上方」表示且包括該元件直接在另一元件頂部、直接與另一元件鄰近、直接在另一元件下方或與另一元件直接接觸。其亦包括該元件間接地在另一元件之頂部、間接與另一元件鄰近、間接地在另一元件下方或間接地在另一元件附近，其中其他元件在兩者之間。相比而言，當將一元件稱為「直接」在另一元件「上」時，不存在介於中間之元件。
如本文中所使用，術語「包含」、「包含(comprising)」、「包括」及/或「包括(including)」指定所陳述之特徵、區域、整體、階段、操作、元件、材料、組件及/或群組之存在，但不排除一或多個特徵、區域、整體、階段、操作、元件、材料、組件及/或其群組之存在或添加。
如本文中使用，「及/或」包括相關聯之列出項中之一或多者之任何及所有組合。
如本文中所使用，單數形式「一個(a)」、「一個(an)」及「該」希望亦包括複數形式，除非上下文以其他方式清楚指示。
本文中呈現之繪示不希望為任何特定材料、組件、結構、裝置或系統之實際視圖，而僅僅為用於描述本發明之實施例之理想化表 示。
在本文中參考繪示描述實施例。期望源自(舉例而言)製造技術及/或容限之繪示之形狀之變化型式。因此，本文中描述之實施例不應被理解為限於如所繪示之特定形狀或區域而包括由源自(舉例而言)製造之形狀偏差。舉例而言，繪示或描述為盒形之一區域可具有粗糙及/或非線性特徵。此外，所繪示之銳角可為圓形的。因此，圖式中繪示之區域在本質上係示意性的且其形狀不希望繪示一區域之精確形狀且不限制請求項之範圍。
以下描述提供特定細節(諸如，材料類型或處理條件)以提供對所揭示之裝置及方法之實施例之一透徹描述。然而，熟悉此項技術者將明白可在不使用此等特定細節之情況下實踐裝置及方法之實施例。實際上，可結合行業中使用之習知半導體製造技術實踐裝置及方法之實施例。
本文中描述之製程不形成用於處理半導體裝置結構之一完整程序流程。熟悉此項技術者知曉該程序之剩餘部分。因此，本文中僅描述理解本裝置及方法之實施例所必需之方法及半導體裝置結構。
除非上下文以其他方式指示，否則本文中描述之材料可由任何習知技術形成，包括但不限於，自旋塗覆、墊帶塗覆(blanket coating)、化學氣相沈積(「CVD」)、電漿增強化學氣相沈積、原子層沈積(「ALD」)、電漿增強原子層沈積或物理氣相沈積(「PVD」)。或者，該等材料可現場生長。取決於待形成之特定材料，熟悉此項技術者可選擇用於沈積或生長材料之技術。
現在將參考圖式，其中相同數字始終指代相同組件。該等圖式不必按比例繪製。
揭示一記憶體單元。該記憶體單元包括具有展現應變之一自由區域之一磁性單元核。該應變引起一垂直磁化定向。
圖1繪示包括與一STT-MRAM單元100可操作通信之周邊裝置90之一STT-MRAM系統80，取決於系統要求及製造技術，複數個STT-MRAM單元100可經製造而以包括許多列及行之柵格圖案或以各種其他配置形成記憶體單元之一陣列。STT-MRAM單元100包括一單元核110、一存取電晶體130、可用作一位元線140之一導電材料、可用作一字線150之一導電材料及可用作一源極線160之一導電材料。STT-MRAM系統80之周邊裝置90可包括讀取/寫入電路170、一位元線參考180及一感測放大器190。單元核110可包括一磁性穿隧接面(MTJ)，其包括一自由區域及一釘紮區域。STT-MRAM單元100亦可包括至少一個應力源結構120，其位於單元核110外部。如本文中所使用，另一結構「外部」之一結構可包括與該另一結構實體隔離之一結構、與該另一結構電隔離之一結構、不與該另一結構電通信之一結構、不垂直定位在單元核110之最上區域(其與位元線140電通信)與單元核110之最下區域(其與字線150電通信)之間之一結構或其之一組合。
在使用及操作中，當選擇STT-MRAM單元100以將其程式化時，將一程式化電流施加至STT-MRAM單元100，且該電流由釘紮區域來自旋極化且在自由區域上施加一扭矩，此切換自由區域的磁化以「寫入至」或「程式化」STT-MRAM單元100。在STT-MRAM單元100之一讀取操作中，使用一電流來偵測單元核110之電阻狀態。應力源結構120可在單元核110之至少一個部分上施加一應力。歸因於應力之施加，單元核110內之一自由區域可展現引起單元核110內之自由區域展現之垂直定向之磁化之一應變，此垂直定向可降低切換自由區域之磁化所需之臨界切換電流，從而容許一較小程式化電流寫入STT-MRAM單元100。該垂直磁化定向可進一步容許使用具有一較小側向尺寸之一單元核110，從而容許提高之可伸縮性及裝置密度。
如先前論述，施加用於單元STT-MRAM 100之寫入操作之一程式化電流。為起始程式化電流，讀取/寫入電路170可產生至位元線140及源極線160之一寫入電流。位元線140與源極線160之間之電壓之極性確定單元核110中之自由區域之磁化之切換。一旦根據程式化電流之自旋極性磁化自由區域，即將經程式化狀態寫入至STT-MRAM單元100。
為寫入STT-MRAM單元100，讀取/寫入電路170產生通過單元核110及存取電晶體130之一讀取至位元線140及源極線160之一讀取電流。STT-MRAM單元100之經程式化狀態與跨越單元核110之電阻相關，該電阻可由位元線140與源極線160之間之電壓差決定。在一些實施例中，可將該電壓差與位元線參考180進行比較且可藉由感測放大器190放大該電壓差。
圖2A繪示根據本發明之一實施例之複數個STT-MRAM單元100。每一STT-MRAM單元100包括由一基板10支撐之一單元核110。單元核110包括自由區域112及一釘紮區域114。一非磁性區域113(其可為導電或絕緣的)安置在自由區域112與釘紮區域114之間。在非磁性區域113絕緣之情況下，單元核110形成一MTJ，或在非磁性區域113導電之情況下，單元核110形成一自旋閥。在單元核110形成一MTJ之實施例中，自由區域112與釘紮區域114之間之非磁性區域113可用作兩個區域112、114之間之一絕緣體。非磁性區域113可由以下材料形成或包含以下材料：AlxOy、MgO、AlN、SiN、CaOx、NiOx、HfxOy、TaxOy、ZrxOy、NiMnOx、MgxFy、SiC、SiO2、SiOxNy或以上材料之任一組合。
自由區域112及釘紮區域114可由鐵磁材料形成或包含鐵磁材料，諸如，Co、Fe、Ni或其合金NiFe、CoFe、CoNiFe、或摻雜合金CoX、CoFeX、CoNiFeX(X=B、Cu、Re、Ru、Rh、Hf、Pd、Pt、 C)，或其他半金屬鐵磁材料，諸如NiMnSb及PtMnSb，舉例而言。更特定而言，舉例而言，自由區域112可由以下材料中之一或多者形成或包含以下材料中之一或多者：展現磁致伸縮之一材料(諸如，不具限制性，CoxFeyBz)、展現一L10結晶結構之一材料、展現一單軸磁各向異性之一材料及一何士勒合金，該等材料之特性係不相互排斥的。或者或此外，在一些實施例中，自由區域112可由層狀材料形成或包含層狀材料。舉例而言且不具限制性，自由區域112可由鈷及鉑之重複層形成或包含鈷及鉑之重複層，其中一鉑層安置在若干鈷層之間且反之亦然。作為另一實例，不具限制性，自由區域112可包含鈷及鎳之重複層，其中一鎳層安置在若干鈷層之間且反之亦然。
釘紮區域114被如此命名是因為其具有帶有一固定或釘紮較佳定向之一固定磁化，該定向由圖2A至2F之釘紮區域114中繪示之單向箭頭表示。自由區域112中繪示之雙向箭頭表示自由區域112可在與釘紮區域114之定向平行之一方向(其給出一低電阻)或在與釘紮區域114之定向反平行之一方向(其給出一高電阻)上磁化。
單元核110亦可可選擇地包括除自由區域112、非磁性區域113及釘紮區域114之外之其他區域。舉例而言，如圖2A中繪示，單元核110可包括一反鐵磁性區域115，其可定位在釘紮區域114下方以通過交換耦合實現釘紮。在單元核110中可包括額外非磁性區域。舉例而言，另一非磁性區域111可定位在自由區域112上方。單元核110內之其他區域可包括壓電區域、額外自由區域、額外釘紮區域、額外反鐵磁性區域或已知STT-MRAM單元之其他區域中之任一者。
在單元核110外部，可存在至少一個應力源結構120。應力源結構120直接或間接地在自由區域112上施加一應力。所施加之應力可至少部分地歸因於應力源結構120相對於自由區域112之組態及定位。應力源結構120可直接或間接地在單元核110之至少一部分上施加一應力， 以藉此引起由自由區域112展現之一應變。自由區域112之應變狀態引起自由區域112中之一垂直磁化定向。因此，由應力源結構120施加之應力引起由自由區域112展現之應變，該應變引起自由區域112之垂直磁化定向。
應力源結構120可由一或多種應力源材料形成或包含一或多種應力源材料。此等應力源材料可包括，舉例而言且不具限制性，SiO或Si3N4。在其他實施例中，該應力源材料可包括，舉例而言且不具限制性，經配製以在退火之後實質上收縮之一旋塗式玻璃材料。在又其他實施例中，該應力材料可包括，舉例而言且不具限制性，經配製以在退火之後密化之一非晶材料。
應力源結構120在一相鄰材料或結構上施加一應力，諸如在單元核110之至少一個區域上或安置在應力源結構120與單元核110之至少一個區域之間之一絕緣材料上施加一應力。應力源結構120可經組態及定位以將一壓縮應力或一拉伸應力施加至一相鄰材料。此外，應力源結構120可經組態及定位以在一相鄰材料上施加一實質上側向應力或一實質上垂直應力。如本文中所使用，一「側向應力」為指向與在其上施加側向應力之結構之寬度平行之一方向之一應力。一側向應力可指向與由支撐STT-MRAM單元(在該基板中支撐其上施加側向應力之結構)之一基板之主表面界定之一平面平行之一方向。並且，如本文中使用，一「垂直應力」為指向與在其上施加垂直應力之結構之高度平行之一方向之一應力。一垂直應力可指向與由支撐STT-MRAM單元(在該基板中支撐其上施加垂直應力之結構)之基板之主表面界定之主平面垂直之一方向。
在其他實施例中，應力源結構120可經組態及定位以在相鄰材料上施加一有角應力。因此，應力源結構120可在至少一個相鄰材料上施加一側向壓縮應力、一側向拉伸應力、一垂直壓縮應力、一垂直拉 伸應力、一有角壓縮應力或一有角拉伸應力，此相鄰材料可為單元核110之自由區域112或安置在應力源結構120與單元核110之自由區域112之間之另一材料。預期選擇包含應力源結構120之材料以在形成應力源結構120之後，於相鄰材料上在所要方向(諸如，側向、垂直、或有角)上施加所要類型(諸如，壓縮或拉伸的)之所要量之應力，以藉由自由區域112展現所要之應變且引起單元核110之應變自由區域112內之一垂直磁化定向。
如圖2A所繪示，STT-MRAM單元100可包括一個以上應力源結構120。舉例而言，如所展示，STT-MRAM單元100可包括一側向鄰近應力源結構120L及一垂直鄰近應力源結構120V。STT-MRAM單元110內之此側向鄰近應力源結構120L可經定位使得單元核110側向安置在側向鄰近之應力源結構120L之至少兩個區段之間。側向鄰近之應力源結構120L之此等側向鄰近區域可經組態及定位以直接或間接地在單元核110之至少自由區域112上施加一壓縮性或拉伸性的側向應力。
垂直鄰近應力源結構120V可安置在單元核110上方或安置在單元核110下方，或可安置在單元核110上方且安置在單元核110下方，如圖2A中展示。此垂直鄰近應力源結構120V可經組態及定位以直接或間接地在單元核110之至少自由區域112上施加一壓縮性或拉伸性的垂直應力。
每一STT-MRAM單元100之字線150可形成在基板10中且由基板10支撐。位元線140及字線150可安置在單元核110與一垂直鄰近應力源結構120V之間，如圖2A中展示，且形成位元線140及字線150之導電材料可與單元核110可操作通信。在此等實施例中，垂直鄰近應力源結構120V可經組態及定位以在將垂直應力間接地施加在單元核110之自由區域112上之前，將此垂直應力更直接地施加在位元線140及字線150中之各者或任一者上。
在其他實施例中(未展示)，此外或替代地，可將一垂直鄰近應力源結構120V安置在位元線140與單元核110之間，諸如安置在位元線140與非磁性區域111之間。類似地，此等實施例亦可或替代地包括安置在字線150與單元核110之間(諸如安置在字線150與反鐵磁性區域115之間)之一垂直鄰近應力源結構120V。
應力源結構120可與單元核110實體隔離或電隔離，或與單元核110實體隔離且電隔離。舉例而言，一絕緣材料20可隔離應力源結構120與單元核110。絕緣材料20可由已知層間介電材料(諸如，舉例而言且不具限制性，二氧化矽)形成或包含已知層間介電材料(諸如，舉例而言且不具限制性，二氧化矽)。
應力源結構120L之側向鄰近區段可延伸由單元核110界定之一高度之所有或僅一部分。舉例而言，如圖2A中所展示，側向鄰近應力源結構120L之側向鄰近區段可延伸由單元核110之自由區域112、非磁性區域113及釘紮區域114界定之一高度之所有，但可不在位元線140與字線150之間實體接觸或延伸。
至少一個側向鄰近應力源結構120L之側向鄰近區段可界定小於或等於由位元線140及字線150中之較寬者界定之一寬度。因此，在此等實施例中，位元線140及字線150中之較寬者之寬度可界定STT-MRAM單元100之寬度。
參考圖2B，在一些實施例中，STT-MRAM單元100之應力源結構120可不與單元核110實體隔離。在此等實施例中，側向鄰近之應力源結構120L可直接形成在單元核110上，例如形成在由單元核110界定之側壁上。此側向鄰近應力源結構120L可與自由區域112、位元線140及字線150中之一或多者直接實體接觸。
並且，如圖2B中所展示，在一些實施例中，側向鄰近之應力源結構120L可延伸單元核110之高度。側向鄰近之應力源結構120L亦可 跨越相鄰單元核110之間之一距離，而不是界定相鄰單元核110之間之側向鄰近應力源結構120L之離散區段。
參考圖2C，在一些實施例中，側向鄰近之應力源結構120L可實質上延伸單元核110之高度，同時藉由絕緣材料20與單元核110實體隔離且電隔離。
參考圖2D，在一些實施例中，側向鄰近之應力源結構120L可僅實質上延伸單元核110之自由區域112之高度。此側向鄰近之應力源結構120L可在相鄰單元核110之自由區域112之間跨越，同時藉由絕緣材料20與單元核110實體隔離且電隔離。
參考圖2E，在一些實施例中，側向鄰近之應力源結構120L包括一種以上應力源材料。此側向鄰近之應力源結構120L可包括接近單元核110之一第一應力源材料122，其中一第二應力源材料124接近第一應力源材料122，第一應力源材料122安置在單元核110與第二應力源材料124之間。在其他實施例中，側向鄰近應力源結構120L中可包括兩種以上應力源材料。雖然側向鄰近應力源結構120L繪示為與單元核110實體接觸，但在其他實施例(未展示)中，由一種以上應力源材料形成之側向鄰近應力源結構120L可與單元核110電隔離、實體隔離或電隔離且實體隔離。類似地，雖然側向鄰近應力源結構120L繪示為延伸單元核110之高度，但在其他實施例中(未展示)，由一種以上應力源材料形成之側向鄰近應力源結構120L可僅延伸單元核110之高度之一部分，諸如，僅沿著單元核110之自由區域112之高度延伸。
參考圖2F，在一些實施例中，側向鄰近應力源結構120L可直接鄰近單元核110且直接與單元核110接觸，同時不在相鄰單元核110之間跨越。
在其他實施例(未展示)中，STT-MRAM單元100可包括除圖2B至圖2F中繪示之側向鄰近應力源結構120L之外之由一或多種材料形成 之垂直鄰近應力源結構120V(諸如，圖2A)。在此等實施例中，垂直鄰近應力源結構120V可形成相對於其各自STT-MRAM單元100之離散個別垂直鄰近應力源結構120V。在其他此等實施例中，垂直鄰近應力源結構120V可在複數個STT-MRAM單元100上且在複數個STT-MRAM單元100之間連續。在又其他此等實施例中，垂直鄰近應力源結構120V可在一混合物或薄膜結構中由一種以上材料形成。
在一些實施例中，單元核110可實質上為圓柱形。在此等實施例中，一側向鄰近應力源結構120L可圍繞單元核110，且單元核110可在中心安置在側向鄰近應力源結構120L內。舉例而言，圖3A至圖3F分別繪示沿著圖2A之截面線A-A、圖2B之截面線B-B、圖2C之截面線C-C、圖2D之截面線D-D、圖2E之截面線E-E及圖2F之截面線F-F取得之一橫截面圖。
在其他實施例中，單元核110可實質上為盒形的。在此等實施例中，一側向鄰近應力源結構120L可圍繞單元核110，且單元核110可在中心安置在側向鄰近應力源結構120L內。舉例而言，圖4A至圖4F分別繪示沿著沿著圖2A之截面線A-A、圖2B之截面線B-B、圖2C之截面線C-C、圖2D之截面線D-D、圖2E之截面線E-E及圖2F之截面線F-F取得之一橫截面圖。
在其他實施例(未展示)中，以離散區段形成一側向鄰近應力源結構120L使得側向鄰近應力源結構120L不完全側向圍繞單元核110。在此等實施例中，側向鄰近應力源結構120L之區段可僅側向鄰近單元核110之一個側或一些側但不是所有側，諸如，側向鄰近單元核110之一對側，舉例而言，如圖1中展示。
進一步揭示形成一記憶體單元之一方法。該方法包括形成一單元核及將一應力施加至該單元核以影響由單元核內之一材料展現之一磁化定向。
形成記憶體單元可包括形成包括一自由區域112之一單元核及形成藉由絕緣材料20與自由區域112隔離之一應力源結構120。可使用本文中未詳細描述之習知方法來形成具有自由區域112之單元核。類似地，可使用習知方法在自由區域112之側壁上形成絕緣材料20。側向鄰近應力源結構120L可在沒有絕緣材料20隔離側向鄰近應力源結構120L與自由區域112之實施例中形成在自由區域112之側壁上，或可形成在絕緣材料20上。可在適於形成在至少一個相鄰材料上施加應力之一應力源結構120之參數(諸如，流率、溫度、壓力、濃度、曝光時間)下，藉由習知技術(諸如電漿增強CVD)來形成應力源結構120，其中舉例而言，此相鄰材料可為自由區域112或絕緣材料20。由應力源結構120施加之應力可歸因於製程中之溫度變化期間之熱失配，歸因於體積膨脹及收縮(諸如，歸因於包含應力源結構120之應力源材料與相鄰材料之熱膨脹係數之間之一不同熱膨脹係數)或歸因於晶格失配應力(其歸因於材料成分及包含應力源結構120之材料內之雜質)或歸因於其任何組合。在其他實施例(諸如，其中應力源結構120包括經配製以在退火之後收縮之一自旋玻璃材料之實施例)中，可在應力源材料之收縮之後產生由應力源結構120施加之應力。在又其他實施例(諸如其中應力源結構120包括經配製以在退火之後密化之一非晶材料)中，由應力源結構120施加之應力可歸因於應力源材料之密化而產生。
參考圖5A至5C，舉例而言，形成包括具有側向鄰近應力源結構120L之一單元核之一記憶體單元可包括形成具有一自由區域112'之單元核110(圖2A至圖2F)，且在初始製造處，自由區域112'可不展現一應變。絕緣材料20可形成在單元核110之側壁上，且側向鄰近應力源結構120L可形成在絕緣材料20上。在其他實施例中，側向鄰近應力源結構120可直接形成在單元核110上。自由區域112'及側向鄰近應力源結 構120L可與記憶體單元之其他材料一起在超過室溫及操作溫度之處理溫度下形成。在此等處理溫度下，側向鄰近應力源結構120可展現可隨側向鄰近應力源結構120及STT-MRAM單元(圖2A至圖2F)內之其他材料冷卻至室溫或操作溫度而變化之實體性質，諸如一晶格結構。舉例而言，在圖5A中繪示之初始形成處，側向鄰近應力源結構120L可界定一第一結構。隨著側向鄰近應力源結構120L冷卻，如圖5B中所繪示，側向鄰近應力源結構120L可以比一相鄰材料(諸如，絕緣材料20)更快之一速率膨脹，且因此侵入先前由該相鄰材料佔據之空間，且藉此在自由區域112〞上施加一壓縮應力，從而使自由區域112〞展現某個量之應變。此膨脹失配在相鄰材料上施加一側向壓縮應力500，其中應變材料可隨後藉由將側向壓縮應力500之至少一部分施加至其相鄰材料而推進將所施加之應力，其相鄰材料可包括單元核110(圖2A至圖2F)之自由區域112〞。膨脹可繼續至一最大膨脹，如圖5C中所繪示，可在側向鄰近應力源結構120L及STT-MRAM單元100(圖2A至圖2F)內之其他材料已冷卻至室溫或操作溫度時展現該最大膨脹。側向鄰近應力源結構120L、所得之側向應力500及自由區域112之應變之狀態可在側向鄰近應力源結構120L及相鄰材料之形成及冷卻完成之後保持實質上不變而與其在STT-MRAM單元100(圖2A至圖2F)之使用及操作期間相同。
亦如圖5A至圖5C中所繪示，在圖5A中繪示之初始形成之後，未應變之自由區域112'可展現可實質上水平安置之一磁化定向200。自由區域112'可在缺少由施加在自由區域112'上之應力引起之一應變狀態之情況下繼續展現此水平定向之磁化定向200。然而，如圖5B中繪示，隨著側向鄰近應力源結構120L將側向壓縮應力500施加在自由區域112"上且自由區域112"呈現一應變狀態，與在初始形成處且不在一應變狀態中之自由區域112'(圖5A)展現之磁化定向200相比，可將磁 化定向200改變至一更垂直定向。在完成自由區域112及側向鄰近應力源結構120L之形成時，如圖5C中繪示，自由區域112(現在處於一應變狀態)可展現一實質上垂直磁化定向200。
雖然圖5C以向上指向箭頭繪示一實質上垂直磁化定向200，但所表示之向上方向可表示當與釘紮區域114(圖2A至圖2F)展現之磁化方向平行時或當與釘紮區域(圖2A至圖2F)展現之磁化方向反平行時由應變自由區域112展現之磁化定向。歸因於自由區域112之平行至反平行切換，歸因於一側向壓縮應力之自由區域112內之一所引起之垂直磁化定向可替代地由一向下指向之箭頭表示。此外，因為由一應變自由區域112在一側向壓縮應力500下展現之磁化定向200之方向可取決於包含自由區域112之材料或多種材料，所以應理解，本發明不限於經由為壓縮性之一側向應力實現應變自由區域112內之一垂直磁化定向。在其他實施例中，包含自由區域112之材料可使得直接或間接地在自由區域112上施加一側向拉伸應力可展現影響自由區域112內之磁化定向之應變，以在自由區域112中實現一所要之垂直磁化定向。因此，在此等實施例中，可調整側向鄰近應力源結構120L之成分及用於形成側向鄰近應力源結構120L之技術以實現經組態以直接或間接地在自由區域112上施加側向拉伸應力之一側向鄰近應力源結構120L。
參考圖6A至圖6C，繪示另一實施例。形成根據此實施例之記憶體單元之一方法包括形成一第一垂直鄰近應力源結構120V'、在該第一垂直鄰近應力源結構120V'上方形成單元核110及在該單元核110上方形成一第二垂直鄰近應力源結構120V"。包含垂直鄰近應力源結構120V'、120V"之應力源材料或多種應力源材料可經配製使得，由於製造或其他處理，材料自相鄰材料收縮，從而間接地在處於一應變狀態之自由區域112上施加一垂直拉伸應力。因此，在初始形成處，不處於一應變狀態之自由區域112'可展現一實質上水平磁化定向200，如 圖6A中所繪示。隨著垂直鄰近應力源結構120V'、120V"在(舉例而言)冷卻期間收縮，垂直鄰近應力源結構120V'、120V"在相鄰材料上施加一垂直拉伸應力600，且因此間接地在自由區域上112"施加一垂直拉伸應力600，從而改變略微應變之自由區域112"之磁化定向200之方向，如圖6B中所繪示。在完成製造之後，垂直鄰近應力源結構120V'、120V"繼續在自由區域112上施加一垂直拉伸應力600，使得應變自由區域112展現一實質上垂直磁化定向200，如圖6C中繪示。垂直鄰近應力源結構120V'、120V"之收縮及所得垂直應力600可在完成垂直鄰近應力源結構120V'、120V"及相鄰材料之形成及冷卻之後實質上不改變。
同樣，雖然圖6C以向上指向之箭頭繪示一實質上垂直磁化定向200，但是所表示之向上方向可表示當與釘紮區域114(圖2A至圖2F)展現之磁化方向平行或當與釘紮區域114(圖2A至圖2F)展現之磁化方向反平行時由應變自由區域112展現之磁化方向。歸因於一垂直拉伸應力之應變自由區域112內之一所引起之垂直磁化定向200可替代地由一向下指向之箭頭(未描繪)表示。此外，因為由一應變自由區域112在一垂直拉伸應力600下展現之磁化定向200之方向可取決於包含自由區域112之材料或多種材料，所以應理解，本發明不限於經由一拉伸垂直應力來實現自由區域112內之一垂直磁化定向。在其他實施例中，包含自由區域112之材料可使得直接或間接地在自由區域112上施加一垂直壓縮應力可影響自由區域112內之磁化定向，以引起應變自由區域112中之所要的垂直磁化定向。因此，在此等實施例中，可調整垂直鄰近應力源結構120V'、120V"之成分及用於形成垂直鄰近應力源結構120V'、120V"之技術以實現經組態以直接或間接地在自由區域112上施加一垂直壓縮應力之垂直鄰近應力源結構120V'、120V"。
在一些實施例中，即使不處於一應變狀態(即，當不處於一外部 施加之應力(諸如，側向壓縮應力500、垂直拉伸應力600、一側向拉伸應力或一垂直壓縮應力)下)時，單元核之自由區域112亦可展現一垂直定向之磁化定向200。在此等實施例中，根據本實施例之應力源結構120(諸如，(若干)側向鄰近應力源結構120L、(若干)垂直鄰近應力源結構120V'、120V")可經配製及組態以維持由應變自由區域112展現之垂直磁化定向。
在其他實施例中，可在一非應變狀態中(即，不處在一外部施加應力下)形成單元核之自由區域112。形成此自由區域112之材料可經配製以當(在單元核之使用期間)單元之局部溫度上升時展現一垂直定向磁化定向200。使用期間之溫度升高可在自由區域112上施加一應力，以引起一暫時性垂直定向磁化定向200。該應力可由自由區域112之熱引致膨脹、一或多種相鄰材料之熱引致膨脹或自由區域112之熱引致膨脹及一或多種相鄰材料之熱引致膨脹引起。舉例而言，在單元之讀取或寫入期間，局部溫度可升高，從而在自由區域112上施加應力，使得自由區域112將處於一應變狀態且展現一垂直定向磁化定向200。在使用該單元之後，局部溫度可降低，從而緩解應力，且將自由區域112轉變回至非應變狀態。在非應變狀態中，自由區域112不再展現垂直定向磁化定向200。此等實施例可不包括一應力源結構120。因此，施加在自由區域112上之應力可為永久的或暫時的且可為一機械應力及一熱應力中之一或多者。
亦揭示包括至少一個STT-MRAM單元(諸如STT-MRAM單元之一陣列)之一半導體裝置結構。參考圖7，繪示根據本文中描述之一或多個實施例實施之一半導體裝置結構700之一簡化方塊圖。半導體裝置結構700包括一記憶體陣列702及一控制邏輯組件704。記憶體陣列702可包括圖2A至圖4F中描繪之STT-MRAM單元100中之複數個任何STT-MRAM單元100。控制邏輯組件704可經組態以可操作性地與記憶 體陣列702交互，以便自記憶體陣列702內之任何記憶體單元或所有記憶體單元(諸如，STT-MRAM單元100)讀取或寫入至記憶體陣列702內之任何記憶體單元或所有記憶體單元(諸如，STT-MRAM單元100)。
亦揭示包括一記憶體陣列(諸如，記憶體陣列702)之一系統。參考圖8，描繪一基於處理器之系統800。基於處理器之系統800可包括根據本發明之實施例製造之多種電子裝置。基於處理器之系統800可為多種類型中之任一者，諸如，一電腦、傳呼機、蜂巢式電話、個人組織器、控制電路或其他電子裝置。基於處理器之系統800可包括一或多個處理器802，(諸如一微處理器)以控制系統功能的處理及基於處理器之系統800中之請求。處理器802及基於處理器之系統800之其他子組件可包括根據本發明之實施例製造之磁性記憶體裝置。
基於處理器之系統800可包括一電源804。舉例而言，若基於處理器之系統800為一攜帶式系統，則電源804可包括一燃料電池、一電力收集裝置、永久電池、可更換電池及可再充電電池中之一或多者。電源804亦可包括一AC配接器；因此，舉例而言，基於處理器之系統800可插入至一壁式插座中。舉例而言，電源804亦可包括一DC配接器，使得基於處理器之系統800可插入至一車輛點煙器。
可取決於基於處理器之系統800執行之功能將各種其他裝置耦合至處理器802。舉例而言，可將一使用者介面806耦合至處理器802。使用者介面806可包括輸入裝置，諸如按鈕、開關、一鍵盤、一光筆、一滑鼠、一數位板及觸控筆、一觸控式螢幕、一語音識別系統、一麥克風或其之一組合。一顯示器808亦可耦合至處理器802。顯示器808可包括一LCD顯示器、一SED顯示器、一CRT顯示器、一DLP顯示器、一SED顯示器、一CRT顯示器、一DLP顯示器、一電漿顯示器、一OLED顯示器、一LED顯示器、一三維投影、一音訊顯示器或其之 一組合。此外，一RF子系統/基帶處理器800亦可耦合至處理器802。RF子系統/基帶處理器810可包括耦合至一RF接收器且耦合至一RF傳輸器(未展示)之一天線。一通信埠812或多個通信埠812亦可耦合至處理器802。舉例而言，通信埠812可經調試以耦合至一或多個周邊裝置814(諸如一數據機、一打印機、一電腦、一掃描儀、一相機)或耦合至一網路(諸如一區域網路、遠程區域網路、內部網路或網際網路)。
處理器802可藉由實施儲存在記憶體中之軟體程式控制基於處理器之系統800。舉例而言，該等軟體程式可包括一作業系統、資料庫軟體、繪圖軟體、文字處理軟體、媒體編輯軟體或媒體播放軟體。記憶體可操作地耦合至處理器802以儲存及促進各種程式之執行。舉例而言，處理器802可耦合至系統記憶體816，其可包括自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)、磁性隨機存取記憶體(MRAM)、動態隨機存取記憶體(DRAM)、靜態隨機存取記憶體(SRAM)及其他已知記憶體類型中之一或多者。系統記憶體816可包括揮發性記憶體、非揮發性記憶體或其之一組合。系統記憶體816通常係較大的，使得其可儲存動態加載之應用程式及資料。在一些實施例中，系統記憶體816可包括半導體裝置結構(諸如圖7之半導體裝置700)、記憶體單元(諸如圖2A至圖4F中之任一者之STT-MRAM單元100)或半導體裝置結構(諸如圖7之半導體裝置700)及記憶體單元(諸如圖2A至圖4F中之任一者之STT-MRAM單元100)兩者。
處理器802亦可耦合至非揮發性記憶體818，此不暗示系統記憶體816必須為揮發性的。非揮發性記憶體單元818可包括結合系統記憶體816使用之STT-MRAM、MRAM、唯讀記憶體(ROM)(諸如一EPROM、電阻性唯讀記憶體(RROM)及快閃記憶體中之一或多者。通常選擇ROM之尺寸以剛好足夠大以儲存任何必要操作系統、應用程式及固定資料。此外，舉例而言，非揮發性記憶體818可包括一高容 量記憶體，諸如磁盤驅動記憶體(諸如，一混合驅動，其包括電阻性記憶體或其他類型之非揮發性固態記憶體)。非揮發性記憶體818可包括根據本發明之實施例形成之STT-MRAM裝置(諸如圖7之半導體裝置結構700)、記憶體單元(諸如圖2A至圖4F中之任一者之單元STT-MRAM 100)或STT-MRAM裝置(諸如圖7之半導體裝置結構700)及記憶體單元(諸如圖2A至圖4F中之任一者之單元STT-MRAM 100)兩者。
因此，揭示一記憶體單元。該記憶體單元包含一磁性單元核，該磁性單元核包含展現引起一垂直磁化定向之應變之一自由區域。
亦揭示一包含一單元核之一記憶體單元。該單元核包含處於展現一垂直磁化定向之一應變狀態之一自由區域。該單元核亦包含一釘紮區域及安置在該自由區域與該釘紮區域之間之另一區域。
進一步揭示形成一記憶體單元之一方法，該方法包含形成一單元核及將一應力施加至該單元核以影響由單元核內之一材料展現之一磁化定向。
又進一步揭示包含一自旋扭矩傳輸磁性隨機存取記憶體(STT-MRAM)陣列(包含複數個STT-MRAM單元)之一半導體裝置結構。該複數個STT-MRAM單元中之每一STT-MRAM單元包含一單元核，該單元核包含展現一垂直磁化定向之一應變自由區域。每一單元亦包含在單元核外部之一應力源結構。該應力源結構對應變自由區域施加應力。
此外，揭示包含一記憶體陣列(其包含複數個磁性記憶體單元)之一系統。該複數個磁性記憶體單元中之每一磁性記憶體單元包含將一應力施加至展現一垂直磁化定向之一自由區域之至少一個應力源結構。
雖然本發明容許其實施方案之各種修改及替代形式，但是已在 圖式中藉由實例展示特定實施例且已在本文中詳細描述特定實施例。然而，本發明不希望限於所揭示之特定形式。相反，本發明涵蓋落在由隨附申請專利範圍及其合法等效物界定之本發明之範圍內之所有修改、組合、等效物、變化型式及替代物。
80‧‧‧自旋扭矩傳輸磁性隨機存取記憶體系統
90‧‧‧周邊裝置
100‧‧‧自旋扭矩傳輸磁性隨機存取記憶體單元
110‧‧‧單元核
120‧‧‧應力結構源
130‧‧‧存取電晶體
140‧‧‧位元線
150‧‧‧字線
160‧‧‧源極線
170‧‧‧讀取/寫入電路
180‧‧‧位元線參考
190‧‧‧感測放大器

Claims (20)

  1. 一種半導體裝置，其包含：至少一個記憶體單元，該至少一個記憶體單元包含一磁性單元核，該磁性單元核包含一自由區域，該自由區域展現引起一垂直磁化定向之應變。
  2. 如請求項1之半導體裝置，其中該至少一個記憶體單元進一步包含至少一個應力源結構，該至少一個應力源結構在該磁性單元核外部且將應力施加至該磁性單元核。
  3. 如請求項2之半導體裝置，其中該至少一個應力源結構在該自由區域上施加一側向應力及一垂直應力中之至少一者。
  4. 如請求項2之半導體裝置，其中該至少一個應力源結構在該自由區域上施加一壓縮應力及一拉伸應力中之至少一者。
  5. 如請求項4之半導體裝置，其中該至少一個應力源結構側向圍繞該磁性單元核。
  6. 如請求項2之半導體裝置，其中該磁性單元核側向安置在該至少一個應力源結構之至少兩個區段之間。
  7. 如請求項6之半導體裝置，其中該至少一個應力源結構將一側向壓縮應力施加至該自由區域。
  8. 如請求項2之半導體裝置，其中該磁性單元核垂直安置在該至少一個應力源結構之至少兩個區段之間。
  9. 如請求項8之半導體裝置，其中該至少一個應力源結構將一垂直拉伸應力施加至該自由區域。
  10. 如請求項2之半導體裝置，其中該至少一個應力源結構包含複數種應力源材料。
  11. 如請求項1之半導體裝置，其中該自由區域包含展現磁致伸縮之 一材料。
  12. 如請求項1之半導體裝置，其中該自由區域包含一何士勒合金。
  13. 如請求項1之半導體裝置，其中該磁性單元核進一步包含展現一垂直磁化定向之一釘紮區域。
  14. 如請求項1至13中任一項之半導體裝置，其中該至少一個記憶體單元包含處於一陣列中之複數個記憶體單元，該複數個記憶體單元包含一字線，其與該複數個記憶體單元中之每一記憶體單元之該磁性單元核可操作通信；及一位元線，其與該複數個記憶體單元中之每一記憶體單元之該磁性單元核可操作通信；其中該複數個記憶體單元中之每一記憶體單元之該自由區域之該垂直磁化定向指向與該自由區域可操作通信之該字線及該位元線中之一者。
  15. 一種形成一記憶體單元之方法，該方法包含：形成一單元核；及將一應力施加至該單元核以影響由該單元核內之一材料展現之一磁化定向。
  16. 如請求項15之方法，其中形成一單元核包含：形成一釘紮區域；在該釘紮區域上形成一非磁性區域；及在該非磁性區域上形成一自由區域。
  17. 如請求項15之方法，其進一步包含使用在該單元核外部之至少一個應力源結構將該應力施加至該單元核。
  18. 如請求項17之方法，其進一步包含在該單元核上形成該至少一個應力源結構，該至少一個應力源結構包含一應力源材料，該 應力源材料具有與該單元核之一相鄰材料之一熱膨脹係數不同之一熱膨脹係數。
  19. 如請求項18之方法，其進一步包含，在形成該至少一個應力源結構之後，降低該至少一個應力源結構之一溫度以向該相鄰材料施加應力且影響該單元核內之一自由區域之該磁化定向。
  20. 如請求項17之方法，其進一步包含在該單元核與該至少一個應力源結構之間安置一絕緣材料。
TW102110383A 2012-03-22 2013-03-22 記憶體單元、半導體裝置結構、包括該記憶體單元之系統及製造方法 TWI523289B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/427,339 US9007818B2 (en) 2012-03-22 2012-03-22 Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication

Publications (2)

Publication Number Publication Date
TW201349605A true TW201349605A (zh) 2013-12-01
TWI523289B TWI523289B (zh) 2016-02-21

Family

ID=49211668

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102110383A TWI523289B (zh) 2012-03-22 2013-03-22 記憶體單元、半導體裝置結構、包括該記憶體單元之系統及製造方法

Country Status (7)

Country Link
US (2) US9007818B2 (zh)
EP (1) EP2828858B1 (zh)
JP (1) JP5892575B2 (zh)
KR (1) KR101689944B1 (zh)
CN (1) CN104321819B (zh)
TW (1) TWI523289B (zh)
WO (1) WO2013142713A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636960B2 (en) 2015-09-25 2020-04-28 Intel Corporation Strained perpendicular magnetic tunnel junction devices

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9166146B2 (en) * 2013-03-01 2015-10-20 Avalanche Technology, Inc. Electric field assisted MRAM and method for using the same
US9379315B2 (en) 2013-03-12 2016-06-28 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, and memory systems
US9196335B2 (en) * 2013-03-14 2015-11-24 Kabushiki Kaisha Toshiba Magnetic memory
US9368714B2 (en) 2013-07-01 2016-06-14 Micron Technology, Inc. Memory cells, methods of operation and fabrication, semiconductor device structures, and memory systems
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
CN104465984B (zh) * 2013-09-17 2017-08-25 中芯国际集成电路制造(北京)有限公司 磁性隧道结及其形成方法
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10454024B2 (en) 2014-02-28 2019-10-22 Micron Technology, Inc. Memory cells, methods of fabrication, and memory devices
JP2015179824A (ja) * 2014-02-28 2015-10-08 Tdk株式会社 磁性素子およびそれを備えた磁性高周波素子
US9281466B2 (en) 2014-04-09 2016-03-08 Micron Technology, Inc. Memory cells, semiconductor structures, semiconductor devices, and methods of fabrication
US9269888B2 (en) 2014-04-18 2016-02-23 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices
US10003014B2 (en) * 2014-06-20 2018-06-19 International Business Machines Corporation Method of forming an on-pitch self-aligned hard mask for contact to a tunnel junction using ion beam etching
KR20170048327A (ko) * 2014-09-03 2017-05-08 인텔 코포레이션 내부의 자기층에 변형을 유도하기 위한 계면을 갖는 스핀 전달 토크 메모리 및 로직 디바이스
US9349945B2 (en) 2014-10-16 2016-05-24 Micron Technology, Inc. Memory cells, semiconductor devices, and methods of fabrication
US9768377B2 (en) 2014-12-02 2017-09-19 Micron Technology, Inc. Magnetic cell structures, and methods of fabrication
US10439131B2 (en) 2015-01-15 2019-10-08 Micron Technology, Inc. Methods of forming semiconductor devices including tunnel barrier materials
JP6824504B2 (ja) * 2015-03-06 2021-02-03 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ、磁気メモリへのデータ書き込み方法及び半導体装置
JP2016194964A (ja) 2015-04-01 2016-11-17 株式会社ＢｌｕｅＳｐｉｎ 磁気メモリ及びその動作方法
US9614003B1 (en) * 2015-10-21 2017-04-04 Globalfoundries Inc. Method of forming a memory device structure and memory device structure
WO2017111877A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Multi-level spin buffer and inverter
GB2557923B (en) 2016-12-16 2020-10-14 Ip2Ipo Innovations Ltd Non-volatile memory
US10014345B1 (en) 2017-01-05 2018-07-03 Micron Technology, Inc. Magnetic memory device with grid-shaped common source plate, system, and method of fabrication
US10727271B2 (en) 2017-01-05 2020-07-28 Micron Trechnology, Inc. Memory device having source contacts located at intersections of linear portions of a common source, electronic systems, and associated methods
US10453895B2 (en) 2017-01-05 2019-10-22 Micron Technology, Inc. Magnetic memory device with a common source having an array of openings, system, and method of fabrication
JP6291608B1 (ja) 2017-03-17 2018-03-14 株式会社東芝 磁気記憶装置
CN109449284B (zh) * 2018-09-17 2019-06-28 北京应用物理与计算数学研究所 一种基于挠曲机制的三碘化铬电流自旋控制器
US10672611B2 (en) 2018-10-19 2020-06-02 International Business Machines Corporation Hardmask stress, grain, and structure engineering for advanced memory applications
US10763431B2 (en) 2018-11-16 2020-09-01 International Business Machines Corporation Film stress control for memory device stack
KR102567512B1 (ko) 2019-02-01 2023-08-14 삼성전자주식회사 자기 터널 접합 소자 및 그를 포함하는 자기 메모리 장치
US11164816B2 (en) * 2019-09-05 2021-11-02 Nanya Technology Corporation Semiconductor device and method for fabricating the same
US11910723B2 (en) * 2019-10-31 2024-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device with electrically parallel source lines
CN113224509B (zh) * 2021-04-12 2022-06-14 华南理工大学 一种声波谐振电小天线及其制备方法
CN116615089A (zh) * 2023-07-06 2023-08-18 苏州凌存科技有限公司 一种半导体器件及其制备方法

Family Cites Families (201)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4760745A (en) 1986-12-05 1988-08-02 Mag Dev Inc. Magnetoelastic torque transducer
US5768069A (en) 1996-11-27 1998-06-16 International Business Machines Corporation Self-biased dual spin valve sensor
US6256224B1 (en) 2000-05-03 2001-07-03 Hewlett-Packard Co Write circuit for large MRAM arrays
US6258470B1 (en) 1998-01-16 2001-07-10 Matsushita Electric Industrial Co., Ltd. Exchange coupling film, magnetoresistance effect device, magnetoresistance effective head and method for producing exchange coupling film
GB2343308B (en) 1998-10-30 2000-10-11 Nikolai Franz Gregor Schwabe Magnetic storage device
US6139648A (en) * 1999-02-19 2000-10-31 The United States Of America As Represented By The Secretary Of The Navy Prestress imposing treatment of magnetostrictive material
JP4568926B2 (ja) 1999-07-14 2010-10-27 ソニー株式会社 磁気機能素子及び磁気記録装置
US6275363B1 (en) 1999-07-23 2001-08-14 International Business Machines Corporation Read head with dual tunnel junction sensor
US6166948A (en) 1999-09-03 2000-12-26 International Business Machines Corporation Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers
US6611405B1 (en) 1999-09-16 2003-08-26 Kabushiki Kaisha Toshiba Magnetoresistive element and magnetic memory device
JP2001084756A (ja) 1999-09-17 2001-03-30 Sony Corp 磁化駆動方法、磁気機能素子および磁気装置
US6979586B2 (en) 2000-10-06 2005-12-27 Headway Technologies, Inc. Magnetic random access memory array with coupled soft adjacent magnetic layer
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
US6603678B2 (en) 2001-01-11 2003-08-05 Hewlett-Packard Development Company, L.P. Thermally-assisted switching of magnetic memory elements
JP2002208682A (ja) 2001-01-12 2002-07-26 Hitachi Ltd 磁気半導体記憶装置及びその製造方法
JP2002314049A (ja) 2001-04-18 2002-10-25 Nec Corp 磁性メモリ及びその製造方法
WO2002099905A1 (fr) 2001-05-31 2002-12-12 National Institute Of Advanced Industrial Science And Technology Element de magnetoresistance tunnel
US6667861B2 (en) 2001-07-16 2003-12-23 International Business Machines Corporation Dual/differential GMR head with a single AFM layer
TW554398B (en) 2001-08-10 2003-09-21 Semiconductor Energy Lab Method of peeling off and method of manufacturing semiconductor device
US6829157B2 (en) 2001-12-05 2004-12-07 Korea Institute Of Science And Technology Method of controlling magnetization easy axis in ferromagnetic films using voltage, ultrahigh-density, low power, nonvolatile magnetic memory using the control method, and method of writing information on the magnetic memory
US7095933B2 (en) 2002-04-09 2006-08-22 Barth Phillip W Systems and methods for designing and fabricating multi-layer structures having thermal expansion properties
US6866255B2 (en) 2002-04-12 2005-03-15 Xerox Corporation Sputtered spring films with low stress anisotropy
US6815248B2 (en) 2002-04-18 2004-11-09 Infineon Technologies Ag Material combinations for tunnel junction cap layer, tunnel junction hard mask and tunnel junction stack seed layer in MRAM processing
US6849464B2 (en) 2002-06-10 2005-02-01 Micron Technology, Inc. Method of fabricating a multilayer dielectric tunnel barrier structure
JP3678213B2 (ja) 2002-06-20 2005-08-03 ソニー株式会社 磁気抵抗効果素子及び磁気メモリ装置、磁気抵抗効果素子及び磁気メモリ装置の製造方法
JP4252353B2 (ja) 2002-07-16 2009-04-08 株式会社日立製作所 半導体レーザ素子の製造方法
JP2004128229A (ja) 2002-10-02 2004-04-22 Nec Corp 磁性メモリ及びその製造方法
US6985338B2 (en) 2002-10-21 2006-01-10 International Business Machines Corporation Insulative in-stack hard bias for GMR sensor stabilization
US6980468B1 (en) 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
US7394626B2 (en) 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
US6756128B2 (en) 2002-11-07 2004-06-29 International Business Machines Corporation Low-resistance high-magnetoresistance magnetic tunnel junction device with improved tunnel barrier
US6771534B2 (en) 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
US6841395B2 (en) 2002-11-25 2005-01-11 International Business Machines Corporation Method of forming a barrier layer of a tunneling magnetoresistive sensor
JP2004200245A (ja) 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
US6845038B1 (en) 2003-02-01 2005-01-18 Alla Mikhailovna Shukh Magnetic tunnel junction memory device
US6952364B2 (en) 2003-03-03 2005-10-04 Samsung Electronics Co., Ltd. Magnetic tunnel junction structures and methods of fabrication
US6998150B2 (en) 2003-03-12 2006-02-14 Headway Technologies, Inc. Method of adjusting CoFe free layer magnetostriction
KR100544690B1 (ko) 2003-04-25 2006-01-24 재단법인서울대학교산학협력재단 비휘발성 자기 메모리 셀, 동작 방법 및 이를 이용한다진법 비휘발성 초고집적 자기 메모리
US20040224243A1 (en) 2003-05-08 2004-11-11 Sony Corporation Mask, mask blank, and methods of producing these
US6806096B1 (en) 2003-06-18 2004-10-19 Infineon Technologies Ag Integration scheme for avoiding plasma damage in MRAM technology
US7189583B2 (en) 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
KR100548997B1 (ko) 2003-08-12 2006-02-02 삼성전자주식회사 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
JP2005064050A (ja) 2003-08-14 2005-03-10 Toshiba Corp 半導体記憶装置及びそのデータ書き込み方法
US7274080B1 (en) 2003-08-22 2007-09-25 International Business Machines Corporation MgO-based tunnel spin injectors
US7298595B2 (en) 2003-09-26 2007-11-20 Hitachi Global Storage Technologies Netherlands B.V. Differential GMR sensor with multi-layer bias structure between free layers of first and second self-pinned GMR sensors
US7195927B2 (en) 2003-10-22 2007-03-27 Hewlett-Packard Development Company, L.P. Process for making magnetic memory structures having different-sized memory cell layers
US7282755B2 (en) 2003-11-14 2007-10-16 Grandis, Inc. Stress assisted current driven switching for magnetic memory applications
US7105372B2 (en) 2004-01-20 2006-09-12 Headway Technologies, Inc. Magnetic tunneling junction film structure with process determined in-plane magnetic anisotropy
US7083988B2 (en) 2004-01-26 2006-08-01 Micron Technology, Inc. Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers
US7564152B1 (en) 2004-02-12 2009-07-21 The United States Of America As Represented By The Secretary Of The Navy High magnetostriction of positive magnetostrictive materials under tensile load
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
US7130167B2 (en) 2004-03-03 2006-10-31 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having improved synthetic free layer
US20050211973A1 (en) * 2004-03-23 2005-09-29 Kiyotaka Mori Stressed organic semiconductor
US20070035890A1 (en) 2004-04-02 2007-02-15 Tdk Corporation Composed free layer for stabilizing magnetoresistive head having low magnetostriction
JP3863536B2 (ja) 2004-05-17 2006-12-27 株式会社東芝 磁気ランダムアクセスメモリ及びその磁気ランダムアクセスメモリのデータ書き込み方法
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US20060042930A1 (en) 2004-08-26 2006-03-02 Daniele Mauri Method for reactive sputter deposition of a magnesium oxide (MgO) tunnel barrier in a magnetic tunnel junction
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP5093747B2 (ja) 2004-11-16 2012-12-12 日本電気株式会社 磁気メモリ
JP2006156608A (ja) 2004-11-29 2006-06-15 Hitachi Ltd 磁気メモリおよびその製造方法
JP2006165327A (ja) 2004-12-08 2006-06-22 Toshiba Corp 磁気ランダムアクセスメモリ
US7230265B2 (en) 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US8068317B2 (en) 2005-07-22 2011-11-29 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent
US7372674B2 (en) 2005-07-22 2008-05-13 Hitachi Global Storage Technologies Netherlands B.V. Magnetic tunnel transistor with high magnetocurrent and stronger pinning
US7349187B2 (en) 2005-09-07 2008-03-25 International Business Machines Corporation Tunnel barriers based on alkaline earth oxides
JP4444241B2 (ja) 2005-10-19 2010-03-31 株式会社東芝 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
US7791844B2 (en) 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
JP4786331B2 (ja) 2005-12-21 2011-10-05 株式会社東芝 磁気抵抗効果素子の製造方法
JP4975335B2 (ja) 2006-02-16 2012-07-11 株式会社東芝 磁気抵抗効果素子，磁気ヘッド，および磁気記録再生装置
US7732881B2 (en) 2006-11-01 2010-06-08 Avalanche Technology, Inc. Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM)
US8508984B2 (en) 2006-02-25 2013-08-13 Avalanche Technology, Inc. Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof
JP2007250094A (ja) 2006-03-16 2007-09-27 Fujitsu Ltd 磁気記録媒体、磁気記録媒体の製造方法、及び磁気記録装置
US20070297220A1 (en) 2006-06-22 2007-12-27 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory
JP4496189B2 (ja) 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
US7598579B2 (en) 2007-01-30 2009-10-06 Magic Technologies, Inc. Magnetic tunnel junction (MTJ) to reduce spin transfer magnetization switching current
US8623452B2 (en) 2010-12-10 2014-01-07 Avalanche Technology, Inc. Magnetic random access memory (MRAM) with enhanced magnetic stiffness and method of making same
US20080205130A1 (en) 2007-02-28 2008-08-28 Freescale Semiconductor, Inc. Mram free layer synthetic antiferromagnet structure and methods
JP4682998B2 (ja) 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7682841B2 (en) 2007-05-02 2010-03-23 Qimonda Ag Method of forming integrated circuit having a magnetic tunnel junction device
US7486552B2 (en) 2007-05-21 2009-02-03 Grandis, Inc. Method and system for providing a spin transfer device with improved switching characteristics
US7602033B2 (en) 2007-05-29 2009-10-13 Headway Technologies, Inc. Low resistance tunneling magnetoresistive sensor with composite inner pinned layer
EP2015307B8 (en) 2007-07-13 2013-05-15 Hitachi Ltd. Magnetoresistive device
JP5104090B2 (ja) * 2007-07-19 2012-12-19 ソニー株式会社 記憶素子及びメモリ
US7750421B2 (en) 2007-07-23 2010-07-06 Magic Technologies, Inc. High performance MTJ element for STT-RAM and method for making the same
TW200907964A (en) 2007-08-09 2009-02-16 Ind Tech Res Inst Structure of magnetic memory cell and magnetic memory device
JP4649457B2 (ja) 2007-09-26 2011-03-09 株式会社東芝 磁気抵抗素子及び磁気メモリ
US8497559B2 (en) 2007-10-10 2013-07-30 Magic Technologies, Inc. MRAM with means of controlling magnetic anisotropy
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US7488609B1 (en) 2007-11-16 2009-02-10 Hitachi Global Storage Technologies Netherlands B.V. Method for forming an MgO barrier layer in a tunneling magnetoresistive (TMR) device
US7919794B2 (en) 2008-01-08 2011-04-05 Qualcomm, Incorporated Memory cell and method of forming a magnetic tunnel junction (MTJ) of a memory cell
JP5150284B2 (ja) 2008-01-30 2013-02-20 株式会社東芝 磁気抵抗効果素子およびその製造方法
US7727834B2 (en) 2008-02-14 2010-06-01 Toshiba America Electronic Components, Inc. Contact configuration and method in dual-stress liner semiconductor device
JP2009194210A (ja) 2008-02-15 2009-08-27 Renesas Technology Corp 半導体装置及び半導体装置の製造方法
US9021685B2 (en) 2008-03-12 2015-05-05 Headway Technologies, Inc. Two step annealing process for TMR device with amorphous free layer
JP4724196B2 (ja) 2008-03-25 2011-07-13 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US7885105B2 (en) 2008-03-25 2011-02-08 Qualcomm Incorporated Magnetic tunnel junction cell including multiple vertical magnetic domains
US8057925B2 (en) 2008-03-27 2011-11-15 Magic Technologies, Inc. Low switching current dual spin filter (DSF) element for STT-RAM and a method for making the same
US7948044B2 (en) 2008-04-09 2011-05-24 Magic Technologies, Inc. Low switching current MTJ element for ultra-high STT-RAM and a method for making the same
US8274818B2 (en) 2008-08-05 2012-09-25 Tohoku University Magnetoresistive element, magnetic memory cell and magnetic random access memory using the same
WO2010026831A1 (ja) * 2008-09-03 2010-03-11 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
KR101004506B1 (ko) 2008-09-09 2010-12-31 주식회사 하이닉스반도체 공통 소스라인을 갖는 수직 자기형 비휘발성 메모리 장치 및 그 제조 방법
US8138561B2 (en) 2008-09-18 2012-03-20 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM
US7940551B2 (en) 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US8102700B2 (en) 2008-09-30 2012-01-24 Micron Technology, Inc. Unidirectional spin torque transfer magnetic memory cell structure
US8310861B2 (en) 2008-09-30 2012-11-13 Micron Technology, Inc. STT-MRAM cell structure incorporating piezoelectric stress material
US8487390B2 (en) 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US7939188B2 (en) 2008-10-27 2011-05-10 Seagate Technology Llc Magnetic stack design
KR101178767B1 (ko) 2008-10-30 2012-09-07 한국과학기술연구원 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조
US9165625B2 (en) 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7835173B2 (en) 2008-10-31 2010-11-16 Micron Technology, Inc. Resistive memory
US7944738B2 (en) 2008-11-05 2011-05-17 Micron Technology, Inc. Spin torque transfer cell structure utilizing field-induced antiferromagnetic or ferromagnetic coupling
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7929370B2 (en) 2008-11-24 2011-04-19 Magic Technologies, Inc. Spin momentum transfer MRAM design
FR2939955B1 (fr) 2008-12-11 2011-03-11 Commissariat Energie Atomique Procede pour la realisation d'une jonction tunnel magnetique et jonction tunnel magnetique ainsi obtenue.
US20100148167A1 (en) 2008-12-12 2010-06-17 Everspin Technologies, Inc. Magnetic tunnel junction stack
US8089137B2 (en) 2009-01-07 2012-01-03 Macronix International Co., Ltd. Integrated circuit memory with single crystal silicon on silicide driver and manufacturing method
US8553449B2 (en) 2009-01-09 2013-10-08 Micron Technology, Inc. STT-MRAM cell structures
US7957182B2 (en) 2009-01-12 2011-06-07 Micron Technology, Inc. Memory cell having nonmagnetic filament contact and methods of operating and fabricating the same
JP4952725B2 (ja) * 2009-01-14 2012-06-13 ソニー株式会社 不揮発性磁気メモリ装置
JP4738499B2 (ja) 2009-02-10 2011-08-03 株式会社東芝 スピントランジスタの製造方法
JP5150531B2 (ja) 2009-03-03 2013-02-20 ルネサスエレクトロニクス株式会社 磁気抵抗素子、磁気ランダムアクセスメモリ、及びそれらの製造方法
US7969774B2 (en) 2009-03-10 2011-06-28 Micron Technology, Inc. Electronic devices formed of two or more substrates bonded together, electronic systems comprising electronic devices and methods of making electronic devices
US7863060B2 (en) 2009-03-23 2011-01-04 Magic Technologies, Inc. Method of double patterning and etching magnetic tunnel junction structures for spin-transfer torque MRAM devices
US8362482B2 (en) 2009-04-14 2013-01-29 Monolithic 3D Inc. Semiconductor device and structure
US7936598B2 (en) 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
EP2249350B1 (en) 2009-05-08 2012-02-01 Crocus Technology Magnetic memory with a thermally assisted spin transfer torque writing procedure using a low writing current
WO2010134378A1 (ja) * 2009-05-19 2010-11-25 富士電機ホールディングス株式会社 磁気メモリ素子およびそれを用いる記憶装置
US20100327248A1 (en) 2009-06-29 2010-12-30 Seagate Technology Llc Cell patterning with multiple hard masks
US8750028B2 (en) 2009-07-03 2014-06-10 Fuji Electric Co., Ltd. Magnetic memory element and driving method for same
US8159856B2 (en) 2009-07-07 2012-04-17 Seagate Technology Llc Bipolar select device for resistive sense memory
US8273582B2 (en) 2009-07-09 2012-09-25 Crocus Technologies Method for use in making electronic devices having thin-film magnetic components
US8125746B2 (en) 2009-07-13 2012-02-28 Seagate Technology Llc Magnetic sensor with perpendicular anisotrophy free layer and side shields
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8609262B2 (en) 2009-07-17 2013-12-17 Magic Technologies, Inc. Structure and method to fabricate high performance MTJ devices for spin-transfer torque (STT)-RAM application
US20110031569A1 (en) 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8779538B2 (en) 2009-08-10 2014-07-15 Samsung Electronics Co., Ltd. Magnetic tunneling junction seed, capping, and spacer layer materials
JP5527649B2 (ja) 2009-08-28 2014-06-18 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US8284594B2 (en) 2009-09-03 2012-10-09 International Business Machines Corporation Magnetic devices and structures
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8072800B2 (en) 2009-09-15 2011-12-06 Grandis Inc. Magnetic element having perpendicular anisotropy with enhanced efficiency
US8169821B1 (en) 2009-10-20 2012-05-01 Avalanche Technology, Inc. Low-crystallization temperature MTJ for spin-transfer torque magnetic random access memory (SSTTMRAM)
US8184411B2 (en) 2009-10-26 2012-05-22 Headway Technologies, Inc. MTJ incorporating CoFe/Ni multilayer film with perpendicular magnetic anisotropy for MRAM application
US8334148B2 (en) 2009-11-11 2012-12-18 Samsung Electronics Co., Ltd. Methods of forming pattern structures
KR101740040B1 (ko) 2010-07-16 2017-06-09 삼성전자주식회사 패턴 구조물, 패턴 구조물 형성 방법 및 이를 이용한 반도체 소자의 제조 방법
KR101658394B1 (ko) 2009-12-15 2016-09-22 삼성전자 주식회사 자기터널접합 소자 및 그 제조방법과 자기터널접합 소자를 포함하는 전자소자
KR101608671B1 (ko) 2009-12-16 2016-04-05 삼성전자주식회사 휴대 단말기의 프로세서 간 데이터 통신 방법 및 장치
US8238151B2 (en) 2009-12-18 2012-08-07 Micron Technology, Inc. Transient heat assisted STTRAM cell for lower programming current
KR20110071702A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 그라핀을 이용한 스핀밸브소자 및 그 제조방법과 스핀밸브소자를 포함하는 자성소자
KR20110071710A (ko) 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
US8254162B2 (en) 2010-01-11 2012-08-28 Grandis, Inc. Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories
US9093163B2 (en) 2010-01-14 2015-07-28 Hitachi, Ltd. Magnetoresistive device
US8223539B2 (en) 2010-01-26 2012-07-17 Micron Technology, Inc. GCIB-treated resistive device
JP4903277B2 (ja) 2010-01-26 2012-03-28 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及びランダムアクセスメモリ
US8149614B2 (en) 2010-03-31 2012-04-03 Nanya Technology Corp. Magnetoresistive random access memory element and fabrication method thereof
WO2011149274A2 (ko) 2010-05-26 2011-12-01 고려대학교 산학협력단 자기적으로 연결되고 수직 자기 이방성을 갖도록 하는 비정질 버퍼층을 가지는 자기 터널 접합 소자
US8920947B2 (en) 2010-05-28 2014-12-30 Headway Technologies, Inc. Multilayer structure with high perpendicular anisotropy for device applications
JP2012009804A (ja) 2010-05-28 2012-01-12 Toshiba Corp 半導体装置及びその製造方法
US8604572B2 (en) 2010-06-14 2013-12-10 Regents Of The University Of Minnesota Magnetic tunnel junction device
US8324697B2 (en) 2010-06-15 2012-12-04 International Business Machines Corporation Seed layer and free magnetic layer for perpendicular anisotropy in a spin-torque magnetic random access memory
JP2012009786A (ja) * 2010-06-28 2012-01-12 Sony Corp メモリ素子
JP5502627B2 (ja) 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
US20120015099A1 (en) 2010-07-15 2012-01-19 Everspin Technologies, Inc. Structure and method for fabricating a magnetic thin film memory having a high field anisotropy
US8546896B2 (en) 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
US8564080B2 (en) 2010-07-16 2013-10-22 Qualcomm Incorporated Magnetic storage element utilizing improved pinned layer stack
KR101746615B1 (ko) 2010-07-22 2017-06-14 삼성전자 주식회사 자기 메모리 소자 및 이를 포함하는 메모리 카드 및 시스템
KR101684915B1 (ko) 2010-07-26 2016-12-12 삼성전자주식회사 자기 기억 소자
US8772886B2 (en) 2010-07-26 2014-07-08 Avalanche Technology, Inc. Spin transfer torque magnetic random access memory (STTMRAM) having graded synthetic free layer
US8310868B2 (en) 2010-09-17 2012-11-13 Micron Technology, Inc. Spin torque transfer memory cell structures and methods
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
US8374020B2 (en) 2010-10-29 2013-02-12 Honeywell International Inc. Reduced switching-energy magnetic elements
US8470462B2 (en) 2010-11-30 2013-06-25 Magic Technologies, Inc. Structure and method for enhancing interfacial perpendicular anisotropy in CoFe(B)/MgO/CoFe(B) magnetic tunnel junctions
US9006704B2 (en) 2011-02-11 2015-04-14 Headway Technologies, Inc. Magnetic element with improved out-of-plane anisotropy for spintronic applications
KR101739952B1 (ko) 2011-02-25 2017-05-26 삼성전자주식회사 자기 메모리 장치
JP2012182219A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 磁気ランダムアクセスメモリ
US8947914B2 (en) 2011-03-18 2015-02-03 Samsung Electronics Co., Ltd. Magnetic tunneling junction devices, memories, electronic systems, and memory systems, and methods of fabricating the same
US20120241878A1 (en) 2011-03-24 2012-09-27 International Business Machines Corporation Magnetic tunnel junction with iron dusting layer between free layer and tunnel barrier
US20120267733A1 (en) 2011-04-25 2012-10-25 International Business Machines Corporation Magnetic stacks with perpendicular magnetic anisotropy for spin momentum transfer magnetoresistive random access memory
US8592927B2 (en) 2011-05-04 2013-11-26 Magic Technologies, Inc. Multilayers having reduced perpendicular demagnetizing field using moment dilution for spintronic applications
US8541855B2 (en) 2011-05-10 2013-09-24 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
US8508006B2 (en) 2011-05-10 2013-08-13 Magic Technologies, Inc. Co/Ni multilayers with improved out-of-plane anisotropy for magnetic device applications
JP6029020B2 (ja) 2011-05-20 2016-11-24 国立大学法人東北大学 磁気メモリ素子および磁気メモリ
JP2013008868A (ja) 2011-06-24 2013-01-10 Toshiba Corp 半導体記憶装置
EP2541554B1 (en) 2011-06-30 2015-12-30 Hitachi, Ltd. Magnetic functional device
KR20130015929A (ko) 2011-08-05 2013-02-14 에스케이하이닉스 주식회사 자기 메모리 소자 및 그 제조 방법
KR101831931B1 (ko) 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
US8492169B2 (en) 2011-08-15 2013-07-23 Magic Technologies, Inc. Magnetic tunnel junction for MRAM applications
US20130059168A1 (en) 2011-08-31 2013-03-07 Agency Fo Science, Technology And Research Magnetoresistance Device
US8704320B2 (en) * 2011-09-12 2014-04-22 Qualcomm Incorporated Strain induced reduction of switching current in spin-transfer torque switching devices
JP5767925B2 (ja) 2011-09-21 2015-08-26 株式会社東芝 磁気記憶素子及び不揮発性記憶装置
JP5867030B2 (ja) 2011-12-01 2016-02-24 ソニー株式会社 記憶素子、記憶装置
US8823117B2 (en) 2011-12-08 2014-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Magnetic device fabrication
US8823118B2 (en) 2012-01-05 2014-09-02 Headway Technologies, Inc. Spin torque transfer magnetic tunnel junction fabricated with a composite tunneling barrier layer
US9007818B2 (en) 2012-03-22 2015-04-14 Micron Technology, Inc. Memory cells, semiconductor device structures, systems including such cells, and methods of fabrication
US8923038B2 (en) 2012-06-19 2014-12-30 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9054030B2 (en) 2012-06-19 2015-06-09 Micron Technology, Inc. Memory cells, semiconductor device structures, memory systems, and methods of fabrication
US9214624B2 (en) 2012-07-27 2015-12-15 Qualcomm Incorporated Amorphous spacerlattice spacer for perpendicular MTJs
US9466787B2 (en) 2013-07-23 2016-10-11 Micron Technology, Inc. Memory cells, methods of fabrication, semiconductor device structures, memory systems, and electronic systems
US20150069556A1 (en) 2013-09-11 2015-03-12 Kabushiki Kaisha Toshiba Magnetic memory and method for manufacturing the same
US9461242B2 (en) 2013-09-13 2016-10-04 Micron Technology, Inc. Magnetic memory cells, methods of fabrication, semiconductor devices, memory systems, and electronic systems
US9608197B2 (en) 2013-09-18 2017-03-28 Micron Technology, Inc. Memory cells, methods of fabrication, and semiconductor devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10636960B2 (en) 2015-09-25 2020-04-28 Intel Corporation Strained perpendicular magnetic tunnel junction devices

Also Published As

Publication number Publication date
JP5892575B2 (ja) 2016-03-23
US9548444B2 (en) 2017-01-17
EP2828858A4 (en) 2015-12-02
CN104321819B (zh) 2016-06-01
CN104321819A (zh) 2015-01-28
TWI523289B (zh) 2016-02-21
EP2828858B1 (en) 2017-11-08
US20130250661A1 (en) 2013-09-26
EP2828858A1 (en) 2015-01-28
KR20140139539A (ko) 2014-12-05
JP2015511072A (ja) 2015-04-13
US20150214472A1 (en) 2015-07-30
US9007818B2 (en) 2015-04-14
WO2013142713A1 (en) 2013-09-26
KR101689944B1 (ko) 2016-12-26

Similar Documents

Publication Publication Date Title
TWI523289B (zh) 記憶體單元、半導體裝置結構、包括該記憶體單元之系統及製造方法
US11211554B2 (en) Electronic systems including magnetic regions
US10651367B2 (en) Electronic devices and related electronic systems
US10510947B2 (en) Semiconductor devices with magnetic regions and stressor structures
TWI508277B (zh) 記憶體單元、半導體裝置結構、記憶體系統及製造方法