JPWO2006092849A1 - 磁気抵抗効果素子及び磁気メモリ装置 - Google Patents
磁気抵抗効果素子及び磁気メモリ装置 Download PDFInfo
- Publication number
- JPWO2006092849A1 JPWO2006092849A1 JP2007505768A JP2007505768A JPWO2006092849A1 JP WO2006092849 A1 JPWO2006092849 A1 JP WO2006092849A1 JP 2007505768 A JP2007505768 A JP 2007505768A JP 2007505768 A JP2007505768 A JP 2007505768A JP WO2006092849 A1 JPWO2006092849 A1 JP WO2006092849A1
- Authority
- JP
- Japan
- Prior art keywords
- magnetic layer
- axis direction
- magnetic
- magnetoresistive effect
- magnetization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 192
- 230000005415 magnetization Effects 0.000 claims abstract description 86
- 230000000694 effects Effects 0.000 claims abstract description 54
- 230000005381 magnetic domain Effects 0.000 claims description 16
- 239000010410 layer Substances 0.000 description 79
- 238000000034 method Methods 0.000 description 28
- 239000011229 interlayer Substances 0.000 description 26
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000015654 memory Effects 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- 238000004088 simulation Methods 0.000 description 10
- 229910003321 CoFe Inorganic materials 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 230000005290 antiferromagnetic effect Effects 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 239000003302 ferromagnetic material Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910019041 PtMn Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000005293 ferrimagnetic effect Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 150000003431 steroids Chemical class 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/01—Manufacture or treatment
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Hall/Mr Elements (AREA)
- Semiconductor Memories (AREA)
Abstract
磁化方向が固定された第１の磁性層と、外部磁界に応じて磁化方向が変化する第２の磁性層とを有し、第１の磁性層の磁化方向に対する第２の磁性層の磁化方向に応じて抵抗状態が変化する磁気抵抗効果素子において、第２の磁性層は、磁化困難軸方向に平行な一の辺に内側に窪んだ第１の凹部を有し、磁化困難軸方向に平行な他の辺に内側に窪んだ第２の凹部を有する。
Description
本発明は、磁気抵抗効果素子及び磁気メモリ装置に係り、特に、磁性層の磁化方向に基づき抵抗値が変化する磁気抵抗効果素子及びこれを用いた磁気メモリ装置に関する。
近年、書き換え可能な不揮発性メモリとして、磁気抵抗効果素子をマトリクス状に配列した磁気ランダムアクセスメモリ（以下、ＭＲＡＭ：Magnetic Random Access Memoryという）が注目されている。ＭＲＡＭは、２つの磁性層における磁化方向の組み合わせを利用して情報を記憶し、これら磁性層間の磁化方向が平行である場合と反平行である場合とにおける抵抗変化（すなわち電流或いは電圧の変化）を検知することによって記憶情報の読み出しを行うものである。
ＭＲＡＭを構成する磁気抵抗効果素子の１つとして、磁気トンネル接合（以下、ＭＴＪ：Magnetic Tunnel Junctionという）素子が知られている。ＭＴＪ素子は、２つの強磁性磁性層がトンネル絶縁膜を介して積層されたものであり、２つの強磁性層の磁化方向の関係に基づいてトンネル絶縁膜を介して磁性層間を流れるトンネル電流が変化する現象を利用したものである。すなわち、ＭＴＪ素子は、２つの強磁性層の磁化方向が平行のときに低い素子抵抗を有し、反平行のときには高い素子抵抗を有する。この２つの状態をデータ“０”及びデータ“１”に関連づけることにより、記憶素子として用いることができる。
ＭＴＪ素子の記憶状態を書き換える方法としては、直交する２本の信号線（例えばビット線及び書き込みワード線）に電流を流し、これら信号線から発生する磁界の合成磁界をＭＴＪ素子に印加する方法が一般的である。
ＭＲＡＭにおける課題の１つは、書き込み時の消費電力を下げることである。これを実現する手段の１つは、書き換え動作時の電流を少なくすることである。また、ＭＲＡＭにおける他の課題は、メガビット以上もの多数のＭＴＪ素子をエラーなく書き換えることであり、書き換え動作における大きなマージンが求められている。
書き換え動作において広いマージンを確保する方法の１つとして、ＭＴＪ素子へ印加する合成磁界の回転による書き換え動作、いわゆるトグル動作が知られている（例えば、非特許文献１を参照）。しかしながら、トグル動作では書き換え動作マージンは拡大するものの、1) 消費電力が大きい、2) 書き換え動作の前に記憶状態を確認するための読み出し動作が必要なため書き換え動作時間が長い、といった欠点がある。
また、書き込み動作マージンを確保する他の方法として、ＭＴＪ素子の形状を最適化する方法が知られている。印加磁界とＭＴＪ素子の磁化反転磁界との関係を表す特性曲線として、いわゆるアステロイド曲線がある。アステロイド曲線は、ＭＴＪ素子の形状、サイズ、積層構造等に依存し、アステロイド曲線の凹みを大きくすることによって書き換え動作マージンを広げることができる。図１６（ａ）乃至（ｃ）は、かかる観点に基づき提案されているＭＴＪ素子１００の平面形状を示す図である（特許文献１及び非特許文献２等を参照）。
特開２００３−１５１２６０号公報
特開２００４−１２８０６７号公報
M. Durlam et al., "A 0.18μm 4Mb toggling MRAM", IEDM 2003
Y. K. Ha et al., "MRAM with novel shaped cell using synthetic anti-ferromagnetic free layer", 2004 Symposium on VLSI Technology, Digest of Technical Papers, pp.24-25
しかしながら、磁気メモリ装置のメモリ容量が増加するにつれ、より広い書き込み動作マージン及び書き換え電流の低減が求められている。また、ＭＴＪ素子の平面形状を工夫してこれらを改善する従来の磁気メモリ装置は、その形状が現在のシリコンテクノロジにおけるパターニングルールでは複雑な部類に入ってしまう。したがって、このようなパターンを有するＭＴＪ素子を形成するためには、特にＭＴＪ素子の更なる微細化を図るためには、新たな加工技術が必要であった。
本発明の目的は、書き換え電流を低減するとともに書き換え動作マージンを広げることができ、シリコンプロセスを適用して容易に加工しうる形状の磁気抵抗効果素子、並びにこれを用いた高性能且つ生産性に優れた磁気メモリ装置を提供することにある。
本発明の一観点によれば、磁化方向が固定された第１の磁性層と、外部磁界に応じて磁化方向が変化する第２の磁性層とを有し、前記第１の磁性層の磁化方向に対する前記第２の磁性層の磁化方向に応じて抵抗状態が変化する磁気抵抗効果素子であって、前記第２の磁性層は、磁化困難軸方向に平行な一の辺に内側に窪んだ第１の凹部を有し、前記磁化困難軸方向に平行な他の辺に内側に窪んだ第２の凹部を有することを特徴とする磁気抵抗効果素子が提供される。
また、本発明の他の観点によれば、第１の配線と、前記第１の配線に交差する第２の配線と、前記第１の配線と前記第２の配線との交差領域に設けられた上述の磁気抵抗効果素子とを有することを特徴とする磁気メモリ装置が提供される。
本発明によれば、磁化方向が固定された第１の磁性層と、外部磁界に応じて磁化方向が変化する第２の磁性層とを有し、第１の磁性層の磁化方向に対する第２の磁性層の磁化方向に応じて抵抗状態が変化する磁気抵抗効果素子において、第２の磁性層が、磁化容易軸方向の幅が端部分よりも中央部分において狭い平面形状を有するので、磁化困難軸方向への印加磁界の増加により、Ｃ字形を描くように磁区の磁化方向が並ぶ２つの領域が磁化困難軸方向に隣接して形成される磁化状態から、全体として１つのＳ字形を描くように磁区の磁化方向が並ぶ磁化状態に変化する特性を呈する。これにより、磁化困難軸方向の磁界が弱いときにおける反転磁界強度が増加してディスターブ耐性を向上しうる一方、磁化困難軸方向の磁界が強いときにおける反転磁界強度を低下して書き込み動作を容易化することができる。また、従来の磁気抵抗効果素子と比較して、磁化困難軸方向の磁界の増加に伴う磁化容易軸方向の反転磁界強度の減少度合いを低減することができる。これにより、書き込み動作マージンを広げることができる。
また、第２の磁性層の形状を上記平面形状とした磁気抵抗効果素子の書き込みに必要な印加磁界強度は従来の磁気抵抗効果素子の場合とほぼ同等であり、トグル動作による書き込みの場合と比較して消費電力を低減することができる。
また、第２の磁性層の上記形状は、シリコンプロセスに適用できる範囲内で実現することができる。これにより、新たな加工技術を投入する必要なく、高性能の磁気抵抗効果素子を実現することができる。
１０…シリコン基板
１２…素子分離膜
１４…ゲート電極
１６，１８…ソース／ドレイン領域
２０，２８，４０，６４…層間絶縁膜
２２，４２…コンタクトホール
２４，４４…コンタクトプラグ
２６…グラウンド線
３０…配線溝
３２…Ｔａ膜
３４…ＮｉＦｅ膜
３６…Ｃｕ膜
３８…書き込みワード線
４６…下部電極層
４８…反強磁性層
５０…固定磁化層
５２…トンネル絶縁膜
５４…自由磁化層
５６…キャップ層
６２…ＭＴＪ素子
６６…ビット線
６８…凹部
７０，７２，７４…フォトレジスト膜
１００…ＭＴＪ素子
１２…素子分離膜
１４…ゲート電極
１６，１８…ソース／ドレイン領域
２０，２８，４０，６４…層間絶縁膜
２２，４２…コンタクトホール
２４，４４…コンタクトプラグ
２６…グラウンド線
３０…配線溝
３２…Ｔａ膜
３４…ＮｉＦｅ膜
３６…Ｃｕ膜
３８…書き込みワード線
４６…下部電極層
４８…反強磁性層
５０…固定磁化層
５２…トンネル絶縁膜
５４…自由磁化層
５６…キャップ層
６２…ＭＴＪ素子
６６…ビット線
６８…凹部
７０，７２，７４…フォトレジスト膜
１００…ＭＴＪ素子
本発明の一実施形態による磁気抵抗効果素子及び磁気メモリ装置について図１乃至図１４を用いて説明する。
図１は本実施形態による磁気メモリ装置の構造を示す平面図、図２は本実施形態による磁気メモリ装置の構造を示す概略断面図、図３は本実施形態による磁気メモリ装置の構造を示す部分拡大断面図、図４は本実施形態による磁気抵抗効果素子の形状を示す平面図、図５は本実施形態による磁気抵抗効果素子における磁化状態を示す平面図、図６は磁気抵抗効果素子のアステロイド曲線及びアステロイド曲線から見積もられる書き込み動作マージンを説明する図、図７はシミュレーションにより求めた磁気抵抗効果素子のアステロイド曲線を示すグラフ、図８はシミュレーションにより求めた従来の磁気抵抗効果素子のアステロイド曲線及び書き込み動作マージンを示すグラフ、図９はシミュレーションにより求めた本発明の一実施形態による磁気抵抗効果素子のアステロイド曲線及び書き込み動作マージンを示すグラフ、図１０はＣ形の磁化状態及びＳ形の磁化状態におけるアステロイド曲線を示すグラフ、図１１乃至図１４は本実施形態による磁気メモリ装置の製造方法を示す工程断面図である。
はじめに、本実施形態による磁気抵抗効果素子及び磁気メモリ装置の構造について図１乃至図１０を用いて説明する。
シリコン基板１０には、その表面に複数の活性領域を画定する素子分離膜１２が形成されている。複数の活性領域はそれぞれがＹ方向に長い矩形形状を有しており、互いに千鳥格子状に配置されている。
素子分離膜１２が形成されたシリコン基板１０上には、Ｘ方向に延在する複数のワード線ＷＬが形成されている。ワード線ＷＬは、各活性領域に、それぞれ２本づつが延在している。ワード線ＷＬの両側の活性領域には、ソース／ドレイン領域１６，１８がそれぞれ形成されている。これにより、各活性領域には、ワード線ＷＬにより構成されるゲート電極１４とソース／ドレイン領域１６，１８とを有する選択用トランジスタが、それぞれ２つづつ形成されている。一の活性領域に形成された２つの選択用トランジスタは、ソース／ドレイン領域１６を共用している。
選択用トランジスタが形成されたシリコン基板１０上には、層間絶縁膜２０が形成されている。層間絶縁膜２０には、ソース／ドレイン領域１６に接続されたコンタクトプラグ２４が埋め込まれている。層間絶縁膜２０上には、コンタクトプラグ２４を介してソース／ドレイン領域１６に電気的に接続されたグラウンド線２６が形成されている。
グラウンド線２６が形成された層間絶縁膜２０上には、層間絶縁膜２８が形成されている。層間絶縁膜２８には、書き込みワード線３８が埋め込まれている。書き込みワード線３８は、ゲート電極１４上に形成されている。書き込みワード線３８は、図３に示すように、配線溝３０の内壁に沿って形成されたバリアメタルとしてのＴａ膜３２と、磁場を強めるために設けられた透磁率の高いＮｉＦｅ膜３４と、主要な配線部であるＣｕ膜３６とにより構成されている。
書き込みワード線３８が埋め込まれた層間絶縁膜２８上には、層間絶縁膜４０が形成されている。層間絶縁膜４０，２８，２０には、ソース／ドレイン領域１８に接続されたコンタクトプラグ４４が埋め込まれている。
コンタクトプラグ４４が埋め込まれた層間絶縁膜４０上には、コンタクトプラグ４４を介してソース／ドレイン領域１８に電気的に接続された下部電極層４６が形成されている。下部電極層４６上には、ＭＴＪ素子６２が形成されている。
ＭＴＪ素子６２は、図３に示すように、ＰｔＭｎ膜よりなる反強磁性層４８と、強磁性材料であるＣｏＦｅ膜５０ａ、非磁性材料であるＲｕ膜５０ｂ及び強磁性材料であるＣｏＦｅ膜５０ｃの積層膜よりなる固定磁化層５０と、アルミナ膜よりなるトンネル絶縁膜５２と、強磁性材料であるＮｉＦｅ膜よりなる自由磁化層５４と、Ｔａ膜よりなるキャップ層５６との積層体により構成されている。
ＭＴＪ素子６２が形成された領域以外の層間絶縁膜４０上には、層間絶縁膜６４が形成されている。ＭＴＪ素子６２が埋め込まれた層間絶縁膜４０上には、キャップ層５６においてＭＴＪ素子６２に電気的に接続された複数のビット線６６（ＢＬ）が形成されている。ビット線６６はＹ方向に延在して形成されており、Ｙ方向に並ぶＭＴＪ素子６２のキャップ層６０に接続されている。
こうして、１つの選択トランジスタと１つのＭＴＪ素子とからなる１Ｔ−１ＭＴＪ型のメモリセルを有する磁気メモリ装置が構成されている。
ここで、本実施形態による磁気メモリ装置は、ＭＴＪ素子６２の平面形状に主たる特徴がある。すなわち、本実施形態による磁気メモリ装置のＭＴＪ素子６２は、図４（ａ）に示すように、磁化困難軸方向と平行な一対の辺にそれぞれ凹部６８が形成されており、中央部分における幅が端部分の幅よりも狭くなっている。また、ＭＴＪ素子６２は、図１及び図４（ｂ）に示すように、書き込みワード線３８とビット線６６とが交差する領域内に設けられ、磁化容易軸方向が書き込みワード線３８の延在方向に平行となり、磁化困難軸方向がビット線６６の延在方向に平行となるように、配置されている。
図５は、本実施形態による磁気抵抗効果素子における磁化の様子をＬＬＧシミュレーションにより求めた結果を示す図である。なお、図５（ａ）は磁化困難軸方向の印加磁界を０Ｏｅとして磁化容易軸方向の印加磁界で磁化反転を行った場合であり、図５（ｂ）は磁化困難軸方向の印加磁界を１００Ｏｅとして磁化容易軸方向の印加磁界で磁化反転を行った場合である。図中、小さい矢印はその場所の磁区における磁化方向を表したものであり、大きい矢印は各磁区の磁化方向が全体としてどのように並んでいるかを大まかに表したものである。
磁化容易軸方向（Ｈｘ方向）に磁界を印加して磁化困難軸方向（Ｈｙ方向）には磁界を印加しない場合、図５（ａ）に示すように、凹部６８が形成された中央部分では、各磁化の磁化方向は磁化容易軸方向を向いている。これに対し、凹部６８よりも上側の領域及び下側の領域は、凹部６８が形成された中央部分を境にして上下対称となっている。そして、それぞれの領域において、ＭＴＪ素子６２の中心部分を頂点として弧を描きながら磁化困難軸方向に向かうように、各磁区の磁化方向が並んでいる。すなわち、ＭＴＪ素子面内における各磁区の磁化方向は、凹部６８が形成された中央部分を境にして上下対称となっており、それぞれの領域における各磁区の磁化方向は、全体としてＣ字形を描くように並んでいる。以下、各磁区の磁化方向がこのように並ぶ磁化状態を、Ｃ形と呼ぶ。
磁化容易軸方向（Ｈｘ方向）及び磁化困難軸方向（Ｈｙ方向）に磁界を印加した場合、図５（ｂ）に示すように、各磁区の磁化方向は、概ね磁化容易軸方向に印加する磁界と磁化困難軸方向に印加する磁界との合成磁界の方向（図面、右上方向）を向いている。ただし、凹部６８の存在により磁区の並びに若干のうねりが生じており、ＭＴＪ素子の面内で、全体として１つのＳ字形を描くように並んでいる。以下、各磁区の磁化方向がこのように並ぶ磁化状態を、Ｓ形と呼ぶ。
このように、本実施形態による磁気抵抗効果素子は、図４に示す形状に基づき、磁化容易軸方向に磁界を印加して磁化困難軸方向には磁界を印加しない場合の磁化状態が、凹部６８部分を境にして上下対称の２つのＣ形を成し、磁化容易軸方向及び磁化困難軸方向に磁界を印加した場合の磁化状態が、全体で１つのＳ形を成すことに特徴がある。
次に、本実施形態による磁気抵抗効果素子について具体的に説明する前に、磁気抵抗効果素子の特性の指標となるアステロイド曲線について図６を用いて説明する。
図６（ａ）は、選択セル及び半選択セルのアステロイド曲線を示したものである。ここで、選択セルとは、磁化容易軸方向及び磁化困難軸方向の双方に、所定の書き込み磁界が印加されたメモリセルである。また、半選択セルとは、選択セルに隣接するメモリセルであって、磁化容易軸方向及び磁化困難軸方向のいずれか一方のみに選択セルと同じ書き込み磁界が印加されたメモリセルである。磁化容易軸方向の書き込み磁界のみが印加された半選択セルには、選択セルに印加した磁化困難軸方向の書き込み磁界の漏れ磁界が印加され、磁化困難軸方向の磁界のみが印加された半選択セルには、選択セルに印加した磁化容易軸方向の書き込み磁界の漏れ磁界が印加される。
アステロイド曲線とは、ＭＴＪ素子の自由磁化層を磁化反転するに必要な磁化容易軸方向への印加磁界と磁化困難軸方向への印加磁界との関係を示したものである。すなわち、アステロイド曲線よりも内側（原点側）のグラフ上の領域が磁界を印加しても磁化方向が反転しない領域であり、アステロイド曲線よりも外側のグラフ上の領域が磁界の印加により磁化方向が反転する領域である。
ＭＴＪ素子に所定の情報を書き込む際には、選択セルにのみ磁化反転に必要な磁界を印加し、半選択セル及び非選択セルの磁化方向はそのまま維持する必要がある。したがって、ＭＴＪ素子の書き換えを行う際に印加する磁界は、選択セルのアステロイド曲線よりも外側の領域であって、半選択セルのアステロイド曲線よりも内側の領域に設定する必要がある。すなわち、図６（ａ）中のハッチングを付した領域が、書き込み動作マージンを表すことになる。
図６（ｂ）は、選択セルのアステロイド曲線が、図６（ａ）のアステロイド曲線よりも原点近くを通過する急峻なプロファイルを有する場合を示したものである。この場合、図から明らかなように、図６（ａ）の場合よりも動作マージンの領域を広げることができ、ＭＴＪ素子の書き込みマージンを広げることができる。つまり、アステロイド曲線が原点近くを通過する急峻なプロファイルを有するＭＴＪ素子ほど、一般的に、書き込み動作マージンが広いものと考えられる。
図７は、ＬＬＧシミュレーションにより求めたアステロイド曲線を示すグラフである。図中、実線は本実施形態によるＭＴＪ素子の場合（本発明）、一点鎖線は楕円形形状のＭＴＪ素子の場合（従来例１）、点線は図１６（ｂ）に示すようなゴーグル形状のＭＴＪ素子の場合（従来例２）である。いずれのＭＴＪ素子においても、磁化容易軸方向の最大幅を０．４μｍ、磁化困難軸方向の最大幅を０．２μｍとした。
図７に示すように、本発明のＭＴＪ素子及び従来例２のＭＴＪ素子のアステロイド曲線は、原点近くに急峻な凹部を有しており、従来例１のＭＴＪ素子のアステロイド曲線よりも原点近くを通過するプロファイルを有している。したがって、本発明のＭＴＪ素子及び従来例２のＭＴＪ素子は、従来例１のＭＴＪ素子よりも書き込み動作マージンが広くなっているものと考えられる。
図８は、本実施形態によるＭＴＪ素子における選択セル及び半選択セルのアステロイド曲線をＬＬＧシミュレーションにより求めた結果を示したものであり、図９は従来例１のＭＴＪ素子における選択セル及び半選択セルのアステロイド曲線をＬＬＧシミュレーションにより求めた結果を示したものである。各図において、横軸は磁化容易軸方向の磁界を印加する信号線（ビット線）に流す電流値であり、磁化容易軸方向の印加磁界強度に相当する。また、縦軸は磁化困難軸方向の磁界を印加する信号線（書き込みワード線）に流す電流値であり、磁化困難軸方向の印加磁界強度に相当する。
図９に示すように、本実施形態によるＭＴＪ素子によれば、図８に示す従来例１のＭＴＪ素子と比較して書き込み動作マージンが大幅に拡大することを確認できた。
図７に示す本発明のＭＴＪ素子のアステロイド曲線と従来例２のＭＴＪ素子のアステロイド曲線とを比較すると、磁化困難軸方向の印加磁界が約１５０Ｏｅまでは、両者はほぼ等しい特性を有している。しかしながら、従来例２のＭＴＪ素子のアステロイド曲線では、磁化困難軸方向の印加磁界が１５０Ｏｅを超えるとプロファイルがＹ軸に近づいているのに対し、本発明のＭＴＪ素子のアステロイド曲線では、磁化困難軸方向の印加磁界が２００Ｏｅを超えるとプロファイルがＹ軸に近づいている。このことは、本発明のＭＴＪ素子の方が、磁化困難軸方向に磁界を印加しすぎても反転しにくいことを表しており、従来例２のＭＴＪ素子よりも書き込み動作マージンが広いことを示している。
本発明のＭＴＪ素子及び従来例２のＭＴＪ素子のアステロイド曲線がある磁化困難軸方向の磁界強度において急峻に変化しているのは、磁化困難軸方向の印加磁界が所定値を超えると、ＭＴＪ素子面内における磁区の磁化状態がＣ形からＳ形に変化するためである。
図１０に示すように、Ｃ形の磁化状態を有するＭＴＪ素子のアステロイド曲線は、Ｓ形の磁化状態を有するＭＴＪ素子のアステロイド曲線よりも外側に位置する。このため、磁化状態がＣ形からＳ形に変化することにより、困難軸磁界が大きい領域においてアステロイド曲線がＹ軸に近接し、図示するような急峻なプロファイルが形成される。このようなプロファイルの急激な変化により、図中に楕円を付した領域において書き込み動作マージンが向上する。
また、本発明のＭＴＪ素子は、書き込み電流動作条件も従来例のＭＴＪ素子と同等で高くはなく、トグル動作による書き込みの場合よりも消費電力を低減することができる。
ＭＴＪ素子面内に２つのＣ形の磁化状態が形成されることは、本実施形態による磁気メモリ装置のＭＴＪ素子の特徴である。そして、この特徴が、従来例２のＭＴＪ素子よりも書き込み動作マージンを広くできる要因であると考えられる。書き込み動作マージンが広くなるメカニズムについては明らかではないが、例えば以下のように考えられる。
すなわち、本実施形態によるＭＴＪ素子において２つのＣ形の磁化状態が形成されることは、Ｃ形を呈し大きさが半分である２つのＭＴＪ素子が結合されたものに相当する。ＭＴＪ素子のサイズは小さいほどに反転磁界が大きくなることから、本実施形態による磁気メモリ装置のＭＴＪ素子では実効的なサイズが小さくなり、反転磁界強度が増加したものと、本願発明者は考えている。
図４に示す本実施形態による磁気メモリ装置のＭＴＪ素子の平面形状は、矩形形状で短辺に左右対称の凹部を有する単純な形状であり、設計が容易である。また、左右の凹部の形状・大きさ・位置・個数が同じであるため、アステロイド曲線が磁化困難軸に対して対称となり、ＭＲＡＭ動作においてマージンの拡大を行うことができる。また、凹部６８がＭＴＪ素子６２の内部に向かって幅が狭くなる形状とすることにより、磁化容易軸磁界のみが印加されている状態で安定してＣ形の磁化を形成することができる。
一般に、ＭＴＪ素子の形状としては、自由磁化層の磁化を安定する観点から、磁化容易軸方向の長さが長くなるように縦横比を設定することが好ましい。しかしながら、本発明のＭＴＪ素子の場合、縦横比を１：１としても、凹部の上下には１：２に近い形状に対応するＣ形の磁化状態が形成される結果、十分な動作マージンを確保しうるアステロイド曲線を安定して得ることができる。このことは、縦横比を例えば１：２としたＭＴＪ素子と比較して半分の面積に小型化できることを意味しており、高集積化を図る上でも極めて有効である。
次に、本実施形態による磁気メモリ装置の製造方法について図１１乃至図１４を用いて説明する。なお、図１１乃至図１３は選択トランジスタ及びＭＴＪ素子を含むメモリセル全体の製造方法を示す工程断面図であり、図１４はＭＴＪ素子の製造方法を示す部分拡大工程断面図である。
まず、シリコン基板１０に、例えばＳＴＩ（Shallow Trench Isolation）法により、素子分離膜１２を形成する。
次いで、素子分離膜１２により画定された活性領域に、通常のＭＯＳトランジスタの形成方法と同様にして、ゲート電極１４及びソース／ドレイン領域１６，１８を有する選択トランジスタを形成する（図１１（ａ））。
次いで、選択トランジスタが形成されたシリコン基板１０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜２０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜２０に、ソース／ドレイン領域１６に達するコンタクトホール２２を形成する。
次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜とを堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール２２に埋め込まれソース／ドレイン領域１６に電気的に接続されたコンタクトプラグ２４を形成する（図１１（ｂ））。
次いで、コンタクトプラグ２４が埋め込まれた層間絶縁膜２０上に導電膜を堆積してパターニングし、コンタクトプラグ２４を介してソース／ドレイン領域１６に電気的に接続されたグラウンド線２６を形成する。
次いで、グラウンド線２６が形成された層間絶縁膜２０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜２８を形成する（図１１（ｃ））。
次いで、フォトリソグラフィ及びエッチングにより、層間絶縁膜２８に、書き込みワード線を埋め込むための配線溝３０を形成する（図１１（ｄ））。
次いで、例えばスパッタ法によりＴａ膜３２及びＮｉＦｅ膜３４を、例えば電解めっき法によりＣｕ膜３６を、それぞれ堆積後、これら導電膜をＣＭＰ法により平坦化し、配線溝３０内に埋め込まれた書き込みワード線３８を形成する（図３、図１２（ａ））。
次いで、書き込みワード線３８が埋め込まれた層間絶縁膜２８上に、例えばＣＶＤ法により例えば膜厚１００ｎｍのシリコン酸化膜を堆積後、ＣＭＰ法によりこの表面を平坦化し、シリコン酸化膜よりなる層間絶縁膜４０を形成する。
次いで、フォトリソグラフィ及びドライエッチングにより、層間絶縁膜４０，２８，２０に、ソース／ドレイン領域１８に達するコンタクトホール４２を形成する。
次いで、例えばＣＶＤ法により、バリアメタルとしての窒化チタン膜及びタングステン膜とを堆積後、これら導電膜をエッチバック或いはポリッシュバックし、コンタクトホール４２に埋め込まれソース／ドレイン領域１８に電気的に接続されたコンタクトプラグ４４を形成する（図１２（ｂ））。
次いで、例えばスパッタ法により、例えば膜厚４０ｎｍのＴａ膜４６ａを堆積する（図１２（ｃ））。
次いで、Ｔａ膜４６ａ上に、例えばスパッタ法により、例えば膜厚１５ｎｍのＰｔＭｎよりなる反強磁性層４８と、例えば膜厚２ｎｍのＣｏＦｅ膜５０ａ、例えば膜厚０．９ｎｍのＲｕ膜５０ｂ及び例えば膜厚３ｎｍのＣｏＦｅ膜５０ｃよりなる固定磁化層５０と、例えば膜厚１．２ｎｍのアルミナよりなるトンネル絶縁膜５２と、例えば膜厚６ｎｍのＮｉＦｅよりなる自由磁化層５４と、例えば膜厚３０ｎｍのＴａ膜よりなるキャップ層５６とを順次形成する。
次いで、フォトリソグラフィにより、形成しようとする自由磁化層のパターンを有するフォトレジスト膜７０を形成する。フォトレジスト膜７０は、例えばワード線ＷＬの延在方向（例えば図１のＸ方向）に長い矩形形状で短辺に凹部を有する図４に示すような形状とする（図１４（ａ））。
なお、図４に示すＭＴＪ素子６２の形状は、縦・横・斜めのパターニングルールのみで描かれる形状であることから、従来のシリコンテクノロジに従った方法での設計が可能であり、容易に実現することができる。
次いで、フォトレジスト膜７０をマスクとしてドライエッチングを行い、自由磁化層５４及びキャップ層５６をパターニングする。これにより、例えば、ワード線ＷＬの延在方向（例えば図１のＸ方向）に長い２００×３００ｎｍの矩形形状で短辺に凹部を有する自由磁化層５４を形成する（図１４（ｂ））。
次いで、フォトレジスト膜７０を除去した後、フォトリソグラフィにより、形成しようとする固定磁化層のパターンを有するフォトレジスト膜７２を形成する。フォトレジスト膜７２は、例えば、自由磁化層５４のパターンよりも一回り大きい矩形形状とする（図１４（ｃ））。
次いで、フォトレジスト膜７２をマスクとしてドライエッチングを行い、トンネル絶縁膜５２、固定磁化層５０及び反強磁性層４８をパターニングする。こうして、反強磁性層４８、固定磁化層５０、トンネル絶縁膜５２、自由磁化層５４及びキャップ層５６の積層体よりなり、自由磁化層５４が短辺に凹部を有する矩形形状のパターンを有するＭＴＪ素子６２を形成する（図１４（ｄ））。
本実施形態による磁気メモリ装置の製造方法のように自由磁化層５４と固定磁化層５０とを別々にパターニングすることにより、パターニングの際に発生する側壁付着物によって自由磁化層５４と固定磁化層５０とが電気的にショートすることを抑制することができる。これにより、製造歩留まりを向上することができる。
次いで、フォトレジスト膜７２を除去した後、フォトリソグラフィにより、形成しようとする下部電極層４６のパターンを有するフォトレジスト膜７４を形成する（図１４（ｅ））。
次いで、フォトレジスト膜７４をマスクとしてドライエッチングを行い、Ｔａ膜４６ａをパターニングする。これにより、Ｔａ膜４６ａよりなり、ＭＴＪ素子６２をコンタクトプラグ４４を介してソース／ドレイン拡散層１８に電気的に接続する下部電極層４６を形成する（図１４（ｆ）、図１３（ａ））。
次いで、ＭＴＪ素子６２が形成された層間絶縁膜４０上に、例えばＣＶＤ法によりシリコン酸化膜を堆積後、このシリコン酸化膜をＣＭＰ法によりＭＴＪ素子６２が露出するまで平坦化し、表面が平坦化されたシリコン酸化膜よりなる層間絶縁膜６４を形成する（図１３（ｂ））。
次いで、ＭＴＪ素子６２が埋め込まれた層間絶縁膜６４上に導電膜を堆積してパターニングし、ＭＴＪ素子６２に接続されたビット線６６を形成する（図１３（ｃ））。
この後、必要に応じて更に上層に絶縁層や配線層等を形成し、磁気メモリ装置を完成する。
このように、本実施形態によれば、自由磁化層が、磁化困難軸方向と平行な一対の辺に凹部を有する平面形状を有するので、磁化困難軸方向への印加磁界の増加により、Ｃ字状を描くように磁区の磁化方向が並ぶ２つの領域が磁化困難軸方向に隣接して形成される磁化状態から、全体として１つのＳ字状を描くように磁区の磁化方向が並ぶ磁化状態に変化する特性を呈することができる。これにより、磁化困難軸方向の磁界が弱いときにおける反転磁界強度が増加してディスターブ耐性を向上しうる一方、磁化困難軸方向の磁界が強いときにおける反転磁界強度が低下して書き込み動作を容易化できる。また、従来の磁気抵抗効果素子と比較して、磁化困難軸方向の磁界の増加に伴う磁化容易軸方向の反転磁界強度の減少度合いを低減することができる。これにより、書き込み動作マージンを広げることができる。
また、自由磁化層の形状を上記平面形状とした磁気抵抗効果素子の書き込みに必要な印加磁界強度は従来の磁気抵抗効果素子の場合とほぼ同等であり、トグル動作による書き込みの場合と比較して消費電力を低減することができる。
また、自由磁化層の上記形状は、シリコンプロセスに適用できる範囲内で実現することができる。これにより、新たな加工技術を投入する必要なく、高性能の磁気抵抗効果素子を実現することができる。
［変形実施形態］
本発明は上記実施形態に限らず種々の変形が可能である。
本発明は上記実施形態に限らず種々の変形が可能である。
例えば、上記実施形態では、ＭＴＪ素子６２を図４に示すような平面形状としたが、本発明の効果を奏しうる形状は、図４に示すものに限定されるものではない。
本発明による磁気抵抗効果素子は、磁化容易軸方向の磁界のみが印加されている状態で素子面内に２つのＣ形の磁化状態が形成されることを主たる特徴とするものであり、このような磁化状態を実現しうる形状であれば、図４の形状に種々の変形を施すことができる。
例えば、図１５（ａ）に示すように、ＭＴＪ素子６２は基本形状を矩形形状とする必要はなく、より多くの辺及び角を有する凸多角形としてもよい。また、凹部６８の位置を、左右において異なる高さに配置してもよい。
或いは、図１５（ｂ）に示すように、角部に丸みを付けた形状としてもよい。なお、例えば０．４μｍ以下の微細加工を目的としたフォトリソグラフィでは、図４に示すような設計形状を用いた場合であって、実際に形成される形状は光近接効果により図１５（ｂ）に示すようになる。
或いは、図１５（ｃ）に示すように、凹部６８を除く外形のみに丸みを付けた形状としてもよい。ＭＴＪ素子６２の内部に向かうほど幅が狭くなる凹部６８は、前述の通り、磁化容易軸磁界のみが印加されている状態で安定してＣ形の磁化状態を形成できるという効果がある。
また、図１５（ｂ）及び図１５（ｃ）に示すように凹部６８が上下方向で対称の位置にある形状では、上半分でＣ形からＳ形に変換する合成磁界強度と、下半分でＣ形からＳ形に変換する合成磁界強度とが同じとなり、アステロイド曲線のばらつきを抑えることができるという効果がある。
また、上記実施形態では、ＭＴＪ素子のうち自由磁化層側のみを図４に示す形状にパターニングしたが、自由磁化層及び固定磁化層の双方を図４に示す形状にパターニングするようにしてもよい。
また、上記実施形態では、固定磁化層５０を、ＣｏＦｅ膜５０ａと、Ｒｕ膜５０ｂと、ＣｏＦｅ膜５０ｃとからなる積層フェリ構造とすることにより、固定磁化層５０からの漏れ磁界を低減する構成としたが、例えばＣｏＦｅよりなる単層構造の固定磁化層を適用してもよい。
また、上記実施形態では、自由磁化層５４をＮｉＦよりなる単層構造としたが、例えば固定磁化層５０と同様のＣｏＦｅ／Ｒｕ／ＣｏＦｅの積層構造としてもよい。
また、上記実施形態では、ＭＴＪ素子６２の磁化容易軸方向を書き込みワード線３８の延在方向とし、ＭＴＪ素子の磁化困難軸方向をビット線６６の延在方向としたが、ＭＴＪ素子６２の磁化容易軸方向をビット線６６の延在方向とし、ＭＴＪ素子の磁化困難軸方向を書き込みワード線３８の延在方向としてもよい。また、ＭＴＪ素子６２の書き込みに用いる信号線は書き込みワード線３８及びビット線６６に限定されるものではなく、メモリセルのレイアウトや構成に応じて適宜選択することができる。
また、上記実施形態では、１つの選択トランジスタと１つのＭＴＪ素子によって１つのメモリセルが構成される１Ｔ−１ＭＴＪ型の磁気メモリ装置に本発明を適用した場合を示したが、メモリセルの構成はこれに限定されるものではない。例えば、２Ｔ−２ＭＴＪ型の磁気メモリ装置や、１Ｔ−２ＭＴＪ型の磁気メモリ装置においても、本発明を同様に適用することができる。
また、上記実施形態では、磁気抵抗効果素子としてＭＴＪ素子を例にして説明したが、本発明は、磁性層間のスピンの関係に基づく抵抗変化を利用した磁気抵抗効果素子に広く適用することができる。例えば、２つの磁性層が導電性の非磁性層を介して積層された磁気抵抗効果素子においても適用可能である。
また、上記実施例では、本発明の磁気抵抗効果素子を磁気メモリ装置に適用する場合を示したが、磁気抵抗効果素子を用いる他のデバイスに適用してもよい。
本発明による磁気抵抗効果素子は、製造工程を複雑にすることなく、駆動電流を少なくして消費電力を少なくしながら書き換え時のディスターブ耐性を高めることができるものであり、磁性層の磁化方向に基づく抵抗変化を利用した磁気メモリ装置の低消費電力化、高集積化及び高性能化を図るために有用である。
次いで、フォトレジスト膜７４をマスクとしてドライエッチングを行い、Ｔａ膜４６ａをパターニングする。これにより、Ｔａ膜４６ａよりなり、ＭＴＪ素子６２をコンタクトプラグ４４を介してソース／ドレイン領域１８に電気的に接続する下部電極層４６を形成する（図１４（ｆ）、図１３（ａ））。
Claims (12)
- 磁化方向が固定された第１の磁性層と、外部磁界に応じて磁化方向が変化する第２の磁性層とを有し、前記第１の磁性層の磁化方向に対する前記第２の磁性層の磁化方向に応じて抵抗状態が変化する磁気抵抗効果素子であって、
前記第２の磁性層は、磁化困難軸方向に平行な一の辺に内側に窪んだ第１の凹部を有し、前記磁化困難軸方向に平行な他の辺に内側に窪んだ第２の凹部を有する
ことを特徴とする磁気抵抗効果素子。 - 請求の範囲第１項記載の磁気抵抗効果素子において、
前記第２の磁性層は、四角形形状の前記一の辺に前記第１の凹部が形成され、前記他の辺に第２の凹部が形成された形状を有する
ことを特徴とする磁気抵抗効果素子。 - 請求の範囲第１項又は第２項記載の磁気抵抗効果素子において、
前記第１の凹部及び前記第２の凹部は、前記第２の磁性層の磁化容易軸方向の中心線に対して対称に形成されている
ことを特徴とする磁気抵抗効果素子。 - 請求の範囲第１項乃至第３項のいずれか１項に記載の磁気抵抗効果素子において、
前記第１の凹部及び前記第２の凹部は、前記磁化困難軸方向の中心線に対して対称に形成されている
ことを特徴とする磁気抵抗効果素子。 - 請求の範囲第１項乃至第４項のいずれか１項に記載の磁気抵抗効果素子において、
前記第１の凹部及び前記第２の凹部の幅は、前記第２の磁性層の内側に向かうほど狭くなっている
ことを特徴とする磁気抵抗効果素子。 - 請求の範囲第１項乃至第５項のいずれか１項に記載の磁気抵抗効果素子において、
前記第２の磁性層は、外形の角部が丸みを帯びている
ことを特徴とする磁気抵抗効果素子。 - 請求の範囲第１項乃至第６項のいずれか１項に記載の磁気抵抗効果素子において、
前記第２の磁性層の磁化容易軸方向の幅は、前記第２の磁性層の前記磁化困難軸方向の長さ以上である
ことを特徴とする磁気抵抗効果素子。 - 請求の範囲第１項乃至第７項のいずれか１項に記載の磁気抵抗効果素子において、
前記磁化容易軸方向に磁界を印加して前記磁化困難軸方向には磁界を印加しないとき、前記第２の磁性層内に、前記第１の凹部と前記第２の凹部とを結んでできる境界線によって区切られる２つの領域に、前記第２の磁性層の中心部分を頂点とする弧を描きながら磁化容易軸方向に向かうように各磁区の磁化方向が並ぶＣ形の磁化状態がそれぞれ形成され、
前記磁化容易軸方向及び前記磁化困難軸方向に磁界を印加したときに、前記第２の磁性層内に、前記磁化容易軸方向の印加磁界と前記磁化困難軸方向の印加磁界との合成磁界の方向に向かうように、各磁区の磁化方向が全体として１つのＳ字状を描くように並ぶＳ形の磁化状態が形成される
ことを特徴とする磁気抵抗効果素子。 - 請求の範囲第１項乃至第８項のいずれか１項に記載の磁気抵抗効果素子において、
前記第１の磁性層は、前記第２の磁性層とは異なる平面形状を有する
ことを特徴とする磁気抵抗効果素子。 - 請求の範囲第１項乃至第８項のいずれか１項に記載の磁気抵抗効果素子において、
前記第１の磁性層は、前記第２の磁性層と同じ平面形状を有する
ことを特徴とする磁気抵抗効果素子。 - 第１の配線と、
前記第１の配線に交差する第２の配線と、
前記第１の配線と前記第２の配線との交差領域に設けられた請求の範囲第１項乃至第１０項のいずれか１項に記載の磁気抵抗効果素子と
を有することを特徴とする磁気メモリ装置。 - 請求の範囲第１１項記載の磁気メモリ装置において、
前記第１の配線は、前記磁気抵抗効果素子の前記第２の磁性層の磁化容易軸方向に延在して形成されており、
前記第２の配線は、前記磁気抵抗効果素子の前記第２の磁性層の磁化困難軸方向に延在して形成されている
ことを特徴とする磁気メモリ装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2005/003400 WO2006092849A1 (ja) | 2005-03-01 | 2005-03-01 | 磁気抵抗効果素子及び磁気メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2006092849A1 true JPWO2006092849A1 (ja) | 2008-08-07 |
Family
ID=36940895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007505768A Withdrawn JPWO2006092849A1 (ja) | 2005-03-01 | 2005-03-01 | 磁気抵抗効果素子及び磁気メモリ装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20080030906A1 (ja) |
| JP (1) | JPWO2006092849A1 (ja) |
| WO (1) | WO2006092849A1 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009164390A (ja) * | 2008-01-08 | 2009-07-23 | Renesas Technology Corp | 磁気記録装置 |
| EP2306540B1 (en) * | 2008-06-24 | 2014-08-27 | Fuji Electric Co., Ltd. | Spin valve recording element and storage device |
| WO2009157101A1 (ja) * | 2008-06-25 | 2009-12-30 | 富士電機ホールディングス株式会社 | 磁気メモリ素子とその駆動方法及び不揮発記憶装置 |
| US9679671B2 (en) * | 2013-07-12 | 2017-06-13 | University Of Florida Reasearch Foundation, Inc. | Low ohmic loss radial superlattice conductors |
| WO2017117131A1 (en) | 2015-12-28 | 2017-07-06 | The University Of Florida Research Foundation, Inc. | Low ohmic loss superlattice conductors |
| US11073838B2 (en) | 2018-01-06 | 2021-07-27 | Drivent Llc | Self-driving vehicle systems and methods |
| US10303181B1 (en) | 2018-11-29 | 2019-05-28 | Eric John Wengreen | Self-driving vehicle systems and methods |
| US10282625B1 (en) | 2018-10-01 | 2019-05-07 | Eric John Wengreen | Self-driving vehicle systems and methods |
| US10471804B1 (en) | 2018-09-18 | 2019-11-12 | Drivent Llc | Self-driving vehicle systems and methods |
| US10493952B1 (en) | 2019-03-21 | 2019-12-03 | Drivent Llc | Self-driving vehicle systems and methods |
| US10479319B1 (en) | 2019-03-21 | 2019-11-19 | Drivent Llc | Self-driving vehicle systems and methods |
| US10900792B2 (en) | 2018-10-22 | 2021-01-26 | Drivent Llc | Self-driving vehicle systems and methods |
| US11644833B2 (en) | 2018-10-01 | 2023-05-09 | Drivent Llc | Self-driving vehicle systems and methods |
| US10794714B2 (en) | 2018-10-01 | 2020-10-06 | Drivent Llc | Self-driving vehicle systems and methods |
| US11221622B2 (en) | 2019-03-21 | 2022-01-11 | Drivent Llc | Self-driving vehicle systems and methods |
| US10832569B2 (en) | 2019-04-02 | 2020-11-10 | Drivent Llc | Vehicle detection systems |
| US10481606B1 (en) | 2018-11-01 | 2019-11-19 | Drivent Llc | Self-driving vehicle systems and methods |
| US10744976B1 (en) | 2019-02-04 | 2020-08-18 | Drivent Llc | Self-driving vehicle systems and methods |
| US10377342B1 (en) | 2019-02-04 | 2019-08-13 | Drivent Technologies Inc. | Self-driving vehicle systems and methods |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4106682A (en) * | 1976-05-04 | 1978-08-15 | Michael Ramun | Shearing tool for structural members |
| CA1195782A (en) * | 1981-07-06 | 1985-10-22 | Mikio Nishikawa | Lead frame for plastic encapsulated semiconductor device |
| US5434745A (en) * | 1994-07-26 | 1995-07-18 | White Microelectronics Div. Of Bowmar Instrument Corp. | Stacked silicon die carrier assembly |
| US6205053B1 (en) * | 2000-06-20 | 2001-03-20 | Hewlett-Packard Company | Magnetically stable magnetoresistive memory element |
| JP4458703B2 (ja) * | 2001-03-16 | 2010-04-28 | 株式会社東芝 | 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置 |
| JP3916908B2 (ja) * | 2001-09-28 | 2007-05-23 | 株式会社東芝 | 磁気抵抗効果素子、磁気メモリ及び磁気ヘッド |
| JP2003151260A (ja) * | 2001-11-13 | 2003-05-23 | Mitsubishi Electric Corp | 薄膜磁性体記憶装置 |
| JP3769241B2 (ja) * | 2002-03-29 | 2006-04-19 | 株式会社東芝 | 磁気抵抗効果素子及び磁気メモリ |
| JP3684225B2 (ja) * | 2002-09-30 | 2005-08-17 | 株式会社東芝 | 磁気抵抗効果素子および磁気メモリ |
| US6765823B1 (en) * | 2003-01-29 | 2004-07-20 | Micron Technology Incorporated | Magnetic memory cell with shape anisotropy |
| JP4543619B2 (ja) * | 2003-04-16 | 2010-09-15 | ソニー株式会社 | 磁気記憶素子 |
| US7029941B2 (en) * | 2003-08-25 | 2006-04-18 | Headway Technologies, Inc. | Magnetic random access memory designs with controlled magnetic switching mechanism |
-
2005
- 2005-03-01 WO PCT/JP2005/003400 patent/WO2006092849A1/ja not_active Application Discontinuation
- 2005-03-01 JP JP2007505768A patent/JPWO2006092849A1/ja not_active Withdrawn
-
2007
- 2007-08-31 US US11/848,697 patent/US20080030906A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006092849A1 (ja) | 2006-09-08 |
| US20080030906A1 (en) | 2008-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPWO2006092849A1 (ja) | 磁気抵抗効果素子及び磁気メモリ装置 | |
| US8357982B2 (en) | Magnetic memory | |
| US7535755B2 (en) | Magnetic memory device and method for fabricating the same | |
| US20060220084A1 (en) | Magnetoresistive effect element and method for fabricating the same | |
| JP5233234B2 (ja) | 半導体装置およびその製造方法 | |
| US7582890B2 (en) | Magnetic tunnel junction structures having bended tips at both ends thereof, magnetic random access memory cells employing the same and photomasks used in formation thereof | |
| US6542398B2 (en) | Magnetic random access memory | |
| US7755153B2 (en) | Structure and method for a magnetic memory device with proximity writing | |
| JP2004296869A (ja) | 磁気ランダムアクセスメモリ | |
| JP5652472B2 (ja) | 磁気メモリ素子、磁気メモリ、及びその製造方法 | |
| JP6985220B2 (ja) | 磁気トンネル接合素子、それを用いた磁気メモリおよび磁気トンネル接合素子の製造方法 | |
| KR20060047292A (ko) | 고체 메모리 장치와 고체 메모리 셀의 배열을 제작하는방법 | |
| JP2003332535A (ja) | 半導体記憶装置 | |
| JP2006278645A (ja) | 磁気メモリ装置 | |
| US7366010B2 (en) | Magnetic memory | |
| JP2012209358A (ja) | 磁気記憶素子および磁気記憶装置 | |
| JP4744532B2 (ja) | 磁気メモリ装置及びその書き込み方法 | |
| JP4900647B2 (ja) | 磁気ランダムアクセスメモリ | |
| JP2004179489A (ja) | 磁気半導体記憶装置 | |
| JP2005101123A (ja) | 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 | |
| US7262989B2 (en) | Magnetic memory device having flux focusing layer therein | |
| US20040165427A1 (en) | Magnetic memories having magnetic tunnel junctions in recessed bit lines and/or digit lines and methods of fabricating the same | |
| JP4823070B2 (ja) | 磁気メモリ装置及びその書き込み方法 | |
| JP2005056976A (ja) | 磁気メモリ装置及びその製造方法 | |
| JP2010232475A (ja) | 磁気記憶装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100201 |