JP2003209226A - 磁気メモリ - Google Patents

磁気メモリ

Info

Publication number
JP2003209226A
JP2003209226A JP2002007877A JP2002007877A JP2003209226A JP 2003209226 A JP2003209226 A JP 2003209226A JP 2002007877 A JP2002007877 A JP 2002007877A JP 2002007877 A JP2002007877 A JP 2002007877A JP 2003209226 A JP2003209226 A JP 2003209226A
Authority
JP
Japan
Prior art keywords
layer
magnetic
wiring
coating layer
magnetoresistive effect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002007877A
Other languages
English (en)
Other versions
JP4157707B2 (ja
Inventor
Yoshiaki Saito
好昭 斉藤
Tatsuya Kishi
達也 岸
Minoru Amano
実 天野
Shigeki Takahashi
茂樹 高橋
Tomomasa Ueda
知正 上田
Katsuya Nishiyama
勝哉 西山
Hiroaki Yoda
博明 與田
Yoshiaki Asao
吉昭 浅尾
Yoshihisa Iwata
佳久 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002007877A priority Critical patent/JP4157707B2/ja
Priority to TW092100048A priority patent/TWI222230B/zh
Priority to KR1020030002784A priority patent/KR100624623B1/ko
Priority to CNB031027687A priority patent/CN100342451C/zh
Priority to US10/345,253 priority patent/US6717845B2/en
Publication of JP2003209226A publication Critical patent/JP2003209226A/ja
Priority to US10/769,757 priority patent/US6807094B2/en
Priority to KR1020060055389A priority patent/KR100761154B1/ko
Application granted granted Critical
Publication of JP4157707B2 publication Critical patent/JP4157707B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Abstract

(57)【要約】 【課題】 書き込み配線の周囲に磁性材料からなる被覆
層を設ける場合に、その磁化状態を制御することによ
り、電流磁場を効率的に記録層に印加することができる
磁気メモリを提供することを目的とする。 【解決手段】 磁気記録層を有する磁気抵抗効果素子
（Ｃ）と、前記磁気抵抗効果素子の上また下において第
１の方向に延在する第１の配線（ＢＬ、ＷＬ）と、を備
え、前記第１の配線に電流を流すことにより形成される
磁界によって前記磁気記録層の磁化を所定の方向に変化
させることにより情報を記録する磁気メモリであって、
前記第１の配線は、その両側面の少なくともいずれかに
磁性体からなる被覆層（ＳＭ）を有し、前記被覆層は、
前記第１の配線の長手方向に沿って磁化が容易となる一
軸異方性（Ｍ）を有することを特徴とする磁気メモリを
提供する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、磁気メモリに関
し、より詳細には、強磁性トンネル接合型などの磁気抵
抗効果素子を有するメモリセルを集積した構造を有し、
メモリセル間のクロストークを解消しつつ低消費電力で
安定した記録、読み出しが可能な磁気メモリに関する。
【０００２】
【従来の技術】磁性体膜を用いた磁気抵抗効果素子は、
磁気ヘッド、磁気センサーなどに用いられているととも
に、固体磁気メモリ（磁気抵抗効果メモリ：ＭＲＡＭ
（Magnetic Random Access Memory））に用いることが
提案されている。
【０００３】近年、２つの磁性金属層の間に１層の誘電
体を挿入したサンドイッチ構造膜において、膜面に対し
て垂直に電流を流し、トンネル電流を利用した磁気抵抗
効果素子として、いわゆる「強磁性トンネル接合素子
（Tunneling Magneto-Resistance effect：ＴＭＲ素
子）」が提案されている。強磁性トンネル接合素子にお
いては、２０％以上の磁気抵抗変化率が得られるように
なったことから（J. Appl.Phys. 79, 4724 (1996)）、
ＭＲＡＭへの民生化応用の可能性が高まってきた。
【０００４】この強磁性トンネル接合素子は、強磁性電
極上に０．６ｎｍ〜２．０ｎｍ厚の薄いＡｌ（アルミニ
ウム）層を成膜した後、その表面を酸素グロー放電また
は酸素ガスに曝すことによって、Ａｌ２Ｏ３からなるト
ンネルバリア層を形成することにより、実現できる。
【０００５】また、この強磁性１重トンネル接合の片側
一方の強磁性層に反強磁性層を付与し、片方を磁化固定
層とした構造を有する強磁性１重トンネル接合が提案さ
れている（特開平１０−４２２７号公報）。
【０００６】また、誘電体中に分散した磁性粒子を介し
た強磁性トンネル接合や、強磁性２重トンネル接合（連
続膜）も提案されている（Phys.Rev.B56(10), R5747 (1
997)、応用磁気学会誌23,4-2, (1999)、Appl. Phys. Le
tt. 73(19), 2829 (1998)、Jpn. J. Appl. Phys.39,L10
35(2001)）。
【０００７】これらにおいても、２０〜５０％の磁気抵
抗変化率が得られるようになったこと、及び、所望の出
力電圧値を得るため強磁性トンネル接合素子に印加する
電圧値を増やしても磁気抵抗変化率の減少が抑えられる
ことから、ＭＲＡＭへの応用の可能性がある。
【０００８】これら強磁性１重トンネル接合あるいは強
磁性２重トンネル接合を用いた磁気記録素子は、不揮発
性で、書き込み読み出し時間も１０ナノ秒以下と速く、
書き換え回数も１０１５以上というポテンシャルを有す
る。特に、強磁性２重トンネル接合を用いた磁気記録素
子は、上述したように、所望の出力電圧値を得るため強
磁性トンネル接合素子に印加する電圧値を増やしても磁
気抵抗変化率の減少が抑えられるため、大きな出力電圧
が得られ、磁気記録素子として好ましい特性を示す。
【０００９】しかし、メモリのセルサイズに関しては、
１Ｔｒ（トランジスタ）−１ＴＭＲアーキテクチャ（例
えば、ＵＳＰ５、７３４、６０５号公報に開示されてい
る）を用いた場合、半導体のＤＲＡＭ（Dynamic Random
Access Memory）以下にサイズを小さくできないという
問題がある。
【００１０】この問題を解決するために、ビット（bi
t）線とワード（word）線との間にＴＭＲセルとダイオ
ードを直列接続したダイオード型アーキテクチャ（ＵＳ
Ｐ５、６４０、３４３号公報）や、ビット線とワード線
の間にＴＭＲセルを配置した単純マトリックス型アーキ
テクチャ（ＤＥ １９７４４０９５、ＷＯ ９９１４７
６０）が提案されている。
【００１１】しかし、いずれの場合も記憶層への書きこ
み時には電流パルスによる電流磁場で反転を行っている
ため、消費電力が大きく、配線の許容電流密度限界があ
るために集積できるセルの数が制限され、また書き込み
電流の絶対値が１ｍＡ程度にも及ぶためにドライバの面
積が大きくなる、などの問題がある。
【００１２】このため、他の不揮発固体磁気メモリであ
るＦｅＲＡＭ（強誘電体ランダムアクセスメモリ）やフ
ラッシュメモリなどと比較した場合の改善すべき問題が
多い。
【００１３】これらの問題に対し、書き込み配線の周り
に高透磁率の磁性材料からなる薄膜を設けた固体磁気記
憶装置が提案されている（米国特許５，６５９，４９９
号、米国特許５，９５６，２６７、国際特許出願ＷＯ
００／１０１７２及び米国特許５，９４０，３１９）。
これらの磁気記憶装置によれば、配線の周囲に高透磁率
磁性膜が設けられているため、磁気記録層への情報書込
に必要な電流値を効率的に低減できる。
【００１４】
【発明が解決しようとする課題】しかしながら、米国特
許５，６５９，４９９号が開示する磁気記憶装置では、
磁気抵抗効果膜の記録層に印加される磁場は不均一であ
り、また、米国特許５，９５６，２６７と米国特許５，
９４０，３１９に開示されている磁気記憶装置では、
「デュアルスピンバルブ型２重トンネル接合」のよう
に、積層した磁性層の中心部にフリー層（記録層）が設
けられているような構造では、フリー層に効率的に磁場
をかけることは困難である。
【００１５】また一方、国際特許出願ＷＯ ００／１０
１７２において開示されている磁気記憶装置では、フリ
ー層に大きな磁場が印加できる構造となっているが、そ
の製造は極めて困難となる。
【００１６】またさらに、本発明者の独自の検討の結
果、書き込み配線の周囲に、このような磁性材料から形
成される被覆層を設けた場合、この被覆層の磁化状態が
極めて重要であることが判明した。すなわち、被覆層の
磁化状態を制御しないと、書き込み配線からの電流磁場
を効率的に磁気抵抗効果素子の記録層に印加することが
できないことが判明した。また、同時に、被覆層の磁化
の方向によっては、近接する磁気抵抗効果素子との間で
磁気的な相互作用が生じ、書き込みや読み出しに悪影響
が生ずる場合があることが判明した。
【００１７】本発明は、かかる課題の認識に基づいてな
されたものであり、その目的は、書き込み配線の周囲に
磁性材料からなる被覆層を設ける場合に、その磁化状態
を制御することにより、電流磁場を効率的に記録層に印
加することができる磁気メモリを提供することにある。
【課題を解決するための手段】上記目的を達成するた
め、本発明の第１の磁気メモリは、磁気記録層を有する
磁気抵抗効果素子と、前記磁気抵抗効果素子の上または
下において第１の方向に延在する第１の配線と、を備
え、前記第１の配線に電流を流すことにより形成される
磁界によって前記磁気記録層に情報を記録する磁気メモ
リであって、前記第１の配線は、その両側面の少なくと
もいずれかに磁性体からなる被覆層を有し、前記被覆層
は、前記第１の配線の長手方向に沿って磁化が容易とな
る一軸異方性を有することを特徴とする。
【００１８】上記構成によれば、隣接するメモリセルへ
の書き込みクロストークを解消しつつ、被覆層を介した
書き込み磁界を安定して磁気抵抗効果素子に印加するこ
とができ、さらにこの磁気抵抗効果素子との間での無用
な磁気的相互作用も解消することができる。
【００１９】また、本発明の第２の磁気メモリは、第１
の方向に延在する第１の配線と、前記第１の配線の上に
設けられた磁気抵抗効果素子と、前記磁気抵抗効果素子
の上において、前記第１の方向と交差する方向に延在す
る第２の配線と、を備え、前記第１及び第２の配線にそ
れぞれ電流を流すことにより形成される磁界によって前
記磁気抵抗効果素子の記録層に２値情報のいずれかを記
録する磁気メモリであって、前記第１及び第２の配線の
少なくともいずれかは、少なくともその両側面に磁性体
からなる被覆層を有し、前記被覆層は、その被覆層が設
けられた配線の長手方向に沿って磁化が容易となる一軸
異方性を有することを特徴とする。
【００２０】上記構成によっても、隣接するメモリセル
への書き込みクロストークを解消しつつ、被覆層を介し
た書き込み磁界を安定して磁気抵抗効果素子に印加する
ことができ、さらにこの磁気抵抗効果素子との間での無
用な磁気的相互作用も解消することができる。
【００２１】またここで、「交差する」とは、空間にお
いて２本の配線が平行でなく且つ交わることもなく配置
された状態をいうものとする。
【００２２】ここで、前記被覆層は、前記長手方向に対
して垂直な方向にみたその長さが、１μｍ以下であるも
のとすれば、形状効果による一軸異方性を生じやすくな
る。また、前記被覆層の厚みを、０．０５μｍ以下とす
ることによっても、形状効果による一軸異方性を生じや
すくなる。
【００２３】また、前記被覆層は、前記配線の前記長手
方向に延在し互いに略平行な複数の部分に分割されて設
けられたものとすれば、形状効果による一軸異方性を生
じやすくなる。
【００２４】また、前記被覆層に反強磁性体からなる層
が積層されてなるもとすれば、磁化容易方向を確実且つ
容易に固定することができる。
【００２５】また、前記第２の磁気メモリにおいて、前
記第１及び第２の配線のそれぞれが前記被覆層を有し、
前記第１の配線が有する前記被覆層には、第１のネール
温度を有する反強磁性体からなる層が積層され、前記第
２の配線が有する前記被覆層には、前記第１のネール温
度とは異なる第２のネール温度を有する反強磁性体から
なる層が積層されてなるものとすれば、ネール温度の違
いを利用して、それぞれの被覆層に対して、配線長軸方
向の一軸異方性を付与することが容易となる。
【００２６】また、前記被覆層は、前記磁気抵抗効果素
子に向けて前記配線よりも突出した突出部を有するもの
とすれば、磁気ヨークとして作用する被覆層の磁気放出
端を磁気抵抗効果素子に近接させることより、発生磁界
をさらに効率的に磁気記録層に印加できる。
【００２７】また、前記突出部は、前記被覆層のうちの
前記配線に近接して設けられた部分とは分離して設けら
れたものとすれば、形状効果による一軸異方性を付与す
ることが容易となる。
【００２８】なおここで、「近接して」とは、配線に直
接的に接触した状態に限らず、例えば、配線から隙間を
空けて配置された状態や、窒化チタンなどのバリアメタ
ルなどを介在して隣接した状態も含むものとする。
【００２９】また、前記被覆層は、ニッケル鉄（Ｎｉ−
Ｆｅ）合金、コバルト鉄（Ｃｏ−Ｆｅ）合金、コバルト
鉄ニッケル（Ｃｏ−Ｆｅ−Ｎｉ）合金、コバルト（Ｃ
ｏ）とジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニ
オブ（Ｎｂ）、タンタル（Ｔａ）、チタン（Ｔｉ）の少
なくともいずれかとの合金、（Ｃｏ，Ｆｅ，Ｎｉ）−
（Ｓｉ，Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）系アモ
ルファス合金、（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，Ｚ
ｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系の金属−非
金属ナノグラニュラー膜、及び絶縁性フェライトよりな
る群から選択されたいずれかにより構成されるものとす
れば、書き込み磁界の漏洩を確実に防止し、磁気ヨーク
としての作用も確保できる。
【発明の実施の形態】以下、図面を参照しつつ本発明の
実施の形態について説明する。
【００３０】図１は、本発明の磁気メモリのメモリセル
要部を単純化して表した模式図である。すなわち、同図
（ａ）はメモリセルに含まれる一対の書き込み配線及び
磁気抵抗効果素子を表す正面図であり、同図（ｂ）はそ
の平面図、同図（ｃ）はその側面図である。
【００３１】すなわち、本発明の磁気メモリは、磁気抵
抗効果素子Ｃの上下に、略直交する一対の書き込み配線
ＢＬ、ＷＬが対向して設けられている。磁気抵抗効果素
子Ｃには磁界を印加することにより、その磁化方向が反
転可能な磁気記録層が設けられている。そして、一対の
書き込み配線ＢＬ、ＷＬにそれぞれ書き込み電流を流す
ことにより生ずる合成磁場によって、この磁気記録層の
磁化方向を適宜反転させて「書き込み」すなわち情報の
記録を実行する。
【００３２】一対の書き込み配線ＢＬ、ＷＬはその周囲
に磁性材料からなる被覆層ＳＭを有する。被覆層ＳＭ
は、それぞれの配線の両側面及び磁気抵抗効果素子Ｃか
らみた裏面側にそれぞれ設けられ、磁界の漏洩を防ぐ役
割を有する。すなわち、被覆層ＳＭを設けることによ
り、書き込み配線ＢＬ、ＷＬから生ずる電流磁場による
左右方向あるいは上下方向に隣接する他のメモリセルへ
の「書き込みクロストーク」を防ぐことができる。
【００３３】またさらに、このような被覆層ＳＭは、そ
れ自体がいわゆる「磁気ヨーク」となり、書き込み配線
ＢＬ、ＷＬの周囲に生ずる電流磁場を誘導して、磁気抵
抗効果素子Ｃの磁気記録層に集中させる作用も有する。
その結果として、書き込み電流を低減し、メモリの消費
電力を下げることも可能となる。
【００３４】さて、本発明においては、このような被覆
層ＳＭの磁化容易方向Ｍを、配線ＢＬ、ＷＬの長手方向
に対して平行な方向に形成する。このような配線の長軸
方向に一軸異方性を被覆層ＳＭに設けておけば、その直
下あるいは直上の磁気抵抗効果素子Ｃとの磁気的相互作
用の影響を小さくすることができ、書き込み電流により
生じる電流磁界の「ばらつき」を抑えられ、配線上のク
ロストークの影響を小さくすることができる。
【００３５】すなわち、被覆層ＳＭの磁化方向が規定さ
れていないと、電流磁界による被覆層ＳＭの磁化方向の
反転が一定でなくなるために、磁気抵抗効果素子の磁気
記録層に印加される書き込み磁界がバラツク虞がある。
また、被覆層ＳＭの磁化方向が磁気抵抗効果素子Ｃの方
向に向いていると、磁気的な相互作用が生ずるために、
書き込みや読み出し動作において不安定な現象が生ずる
虞がある。
【００３６】これに対して、被覆層ＳＭの磁化容易方向
を配線ＢＬ、ＷＬの長手方向に規定しておけば、これら
の問題が解消され、安定した書き込み、読み出しが可能
となる。このような被覆層ＳＭの材料としては、ニッケ
ル鉄（Ｎｉ−Ｆｅ）合金、コバルト鉄（Ｃｏ−Ｆｅ）合
金、コバルト鉄ニッケル（Ｃｏ−Ｆｅ−Ｎｉ）合金また
は、コバルト（Ｃｏ）とジルコニウム（Ｚｒ）、ハフニ
ウム（Ｈｆ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、チ
タン（Ｔｉ）の少なくともいずれかとの合金またはアモ
ルファス合金、または、（Ｃｏ，Ｆｅ，Ｎｉ）−（Ｓ
ｉ，Ｂ）−（Ｐ，Ａｌ，Ｍｏ，Ｎｂ，Ｍｎ）系などのア
モルファス合金、（Ｆｅ，Ｃｏ）−（Ｂ，Ｓｉ，Ｈｆ，
Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，Ｏ，Ｎ）系などの金
属−非金属ナノグラニュラー膜、あるいは絶縁性フェラ
イトなどを用いることができる。
【００３７】また、これらのいずれかからなる薄膜を単
層として用いてもよく、あるいは複数種類の薄膜を積層
して用いてもよい。
【００３８】これらの材料からなる被覆層ＳＭに対し
て、配線ＢＬ、ＷＬの長軸方向に沿った一軸異方性を与
えるためには、被覆層ＳＭの形状を規定したり、あるい
は磁性層を付与すればよい。
【００３９】例えば、図２に表したように、配線ＢＬ、
ＷＬの周囲に沿った被覆層ＳＭの長さの合計（２Ｌ２＋
Ｌ３）を、配線ＢＬ、ＷＬの長軸方向の被覆層ＳＭな長
さＬ １より短くすると、形状効果により、長軸方向に沿
った一軸異方性が生ずる。
【００４０】またさらに、実際に用いる磁性材料の磁区
ドメインサイズを考慮すると、上記した被覆層ＳＭの長
さの合計（２Ｌ２＋Ｌ３）を１μｍ以下とすることがさ
らに望ましい。すなわち、この範囲内とすると、配線長
軸方向以外の磁化が生じにくくなる。
【００４１】また一方、配線ＢＬ、ＷＬの長軸方向の被
覆層ＳＭの長さＬ１を、磁気抵抗効果素子の長軸方向の
長さｄ１の約１．５倍以上とすると、書き込み配線Ｂ
Ｌ、ＷＬからの浮遊磁場（stray field）の影響がな
く、安定したスイッチング特性が得られる。
【００４２】また、被覆層ＳＭの厚さｔ１、ｔ２を０．
０５μｍ以下にすると、その膜厚方向の反磁界が大きく
なり、磁場中アニール時にも膜厚方向に沿った磁気異方
性は形成されない。その結果として、直下あるいは直上
の磁気抵抗効果素子Ｃとの磁気的相互作用の影響を小さ
くすることができ、書き込み電流により生じる書き込み
磁界のばらつきが抑えられ、配線上のクロストークの影
響を小さくすることができる。
【００４３】また、形状効果により一軸異方性を得るも
うひとつの方法として、配線ＢＬ、ＷＬの周囲に設ける
被覆層ＳＭを複数に分割する方法がある。
【００４４】図３は、このように分割された被覆層ＳＭ
を有する配線断面を例示する模式図である。すなわち、
同図（ａ）に表した具体例の場合、被覆層ＳＭは、配線
ＢＬ、ＷＬの両側面および裏面において、それぞれ分割
して独立に設けられている。このように配線の周囲方向
に被覆層ＳＭを分割すると、それぞれの被覆層ＳＭを配
線の長手方向に沿った「細長い」形状とすることが容易
であり、配線長軸方向に沿った一軸異方性を容易に与え
ることができる。なお、配線ＢＬ、ＷＬに形成される書
き込み電流磁界は、配線ＢＬ、ＷＬの周囲を被覆層ＳＭ
の内部を還流するように形成されるので、分割された被
覆層ＳＭの「つなぎ目」においても、被覆層ＳＭの端面
から端面に磁束が通過する。従って、このように被覆層
ＳＭを分割しても、その「つなぎ目」から周囲に磁界が
漏洩する心配は殆どない。
【００４５】また、図３（ｂ）に表した具体例の場合、
被覆層ＳＭは、配線ＢＬ、ＷＬの左右に分割されてい
る。このように分割した場合、配線の角を被覆層ＳＭが
覆っているので、磁束の漏洩に対しては特に有利であ
る。
【００４６】また、図３（ｃ）に表した具体例の場合、
配線ＢＬ、ＷＬの側面において被覆層ＳＭが分割されて
いる。さらに、図３（ｄ）の具体例の場合には、裏面に
おいても被覆層ＳＭが分割されている。
【００４７】以上、図３に例示したように、被覆層ＳＭ
を配線ＢＬ、ＷＬの周囲方向に分割することにより、被
覆層ＳＭを「細長い」形状とすることが容易となり、配
線長軸方向に沿った一軸異方性を確実且つ容易に与える
ことができる。
【００４８】一方、被覆層ＳＭの磁化方向を規定する方
法として、反強磁性体からなる層を積層する方法があ
る。
【００４９】図４は、反強磁性体からなる層を積層させ
た被覆層を表す概念図である。
【００５０】すなわち、磁性体からなる被覆層ＳＭの周
囲に反強磁性層ＡＦが積層されている。このように反強
磁性層ＡＦを積層させることにより、被覆層の磁化方向
を配線長軸方向に固定することが可能である。この際
に、反強磁性層ＡＦは、図４（ａ）に表したように被覆
層ＳＭの外側に積層させてもよく、あるいは図４（ｂ）
に表したように被覆層ＳＭの内側に積層させてもよい。
または、２層あるいはそれ以上の被覆層ＳＭの層間に反
強磁性層ＡＦを挿入してもよい。
【００５１】また、図３に例示したように被覆層ＳＭを
分割して、それぞれに反強磁性層ＡＦを積層させてもよ
い。このようにすれば、さらに確実な一軸異方性を与え
る事が可能である。
【００５２】また、略直交する一対の書き込み配線Ｂ
Ｌ、ＷＬのそれぞれにこのように反強磁性層ＡＦを設け
る場合、それぞれの反強磁性層ＡＦの磁化方向をそれぞ
れの配線長軸方向に固定するプロセスが必要である。
【００５３】このためには、上下の配線ＢＬ、ＷＬにつ
いて、ネール温度が異なる反強磁性層を用いればよい。
すなわち、磁場中アニール処理により、高温から温度を
低下させる過程で、まず、ネール温度が高い反強磁性層
が形成された配線の長軸方向に平行な磁場を印加しつつ
このネール温度よりも低温まで冷却することにより、磁
化方向を固定する。しかる後に、もう一方の配線の長軸
方向に対して平行な方向に磁場を印加しつつ、この配線
に形成された反強磁性層のネール温度よりも低温まで冷
却することにより、磁化方向を固定する。
【００５４】このようにネール温度に応じて印加磁場の
方向を変えながら順次温度を低下させることにより、略
直交する一対の書き込み配線のそれぞれについて、被覆
層ＳＭの磁化を配線長軸方向に固定することができる。
【００５５】また、これら配線と被覆層ＳＭとの間また
は被覆層ＳＭの外側には、窒化タンタル（ＴａＮ）、窒
化シリコン（ＳｉＮ）、窒化チタン（ＴｉＮ）などから
なる「バリアメタル」を設けることが望ましい。また、
被覆層ＳＭと反強磁性膜との間に銅（Ｃｕ）などからな
る非磁性層を挿入し、被覆層ＳＭと反強磁性膜との相互
作用を調整して、軟磁性特性を調整するようにしてもよ
い。
【００５６】以上、被覆層ＳＭに一軸異方性を与える方
法について説明した。
【００５７】一方、これらの被覆層ＳＭには、磁気抵抗
効果素子Ｃに向けた突出部をさらに設けることにより、
さらに低消費電力、低電流でのスピン反転を実現でき
る。
【００５８】図５は、このような突出部を有する被覆層
を例示する模式図である。
【００５９】すなわち、同図に表したように、書き込み
配線ＢＬ、ＷＬの側面から磁気抵抗効果素子Ｃの方向に
向かって突出した突出部Ｐを設ける。
【００６０】このような突出部Ｐを設けると、被覆層Ｓ
Ｍの中を誘導された書き込み磁界を磁気抵抗効果素子Ｃ
の磁化記録層に集中させることができる。すなわち、本
発明における被覆層ＳＭは、「磁気ヨーク」として作用
し、配線ＢＬ、ＷＬの周囲に形成される書き込み磁界を
誘導する。そして、このような突出部Ｐを設けることに
より、書き込み磁界の放出端を磁気抵抗効果素子Ｃの磁
気記録層に接近させて効果的に印加することができる。
【００６１】図６および図７は、このような突出部Ｐを
設けた場合の配線ＢＬ、ＷＬと磁気抵抗効果素子Ｃとの
関係を例示する模式図である。すなわち、図６の具体例
の場合、上側の配線の被覆層ＳＭに突出部Ｐが設けられ
いる。そして、図７の具体例の場合には、さらに下側の
配線の被覆層ＳＭにも突出部Ｐが設けられている。
【００６２】これら具体例のように被覆層ＳＭに突出部
Ｐを設けることにより、書き込み磁界の放出端を磁気抵
抗効果素子Ｃに近づけることが可能となり、より電流磁
界効率がアップし、低消費電力化、低電流化が可能とな
る。
【００６３】またこのように書き込み電流を低減できれ
ば、駆動回路の容量も小さくでき、書き込み配線の太さ
も細くできるので、メモリのサイズを縮小し、集積度を
上げることも可能となる。
【００６４】またさらに、書き込み電流を低下すること
により、書き込み配線におけるエレクトロマイグレーシ
ョンなどの問題も抑制し、磁気メモリの信頼性を向上さ
せて寿命も伸ばすことができる。
【００６５】図８は、書き込み用電流パルスを印加した
時の、被覆層の磁区（ドメイン）の変化を例示する模式
図である。すなわち、同図（ａ）はビット線ＢＬに対し
て平行な方向から眺めた図、同図（ｂ）はワード線ＷＬ
に対して平行な方向から眺めた図である。
【００６６】書き込み配線ＢＬ、ＷＬを電流パルスが通
過すると、電流パルスの幅（印加時間に対応する）によ
り被覆層ＳＭに磁壁が形成される。そして、書き込み配
線ＢＬ、ＷＬの長軸方向にみて、電流パルスが存在する
ところのみ、磁気抵抗効果素子Ｃに有効に磁界Ｈが伝わ
り、上下の配線からの磁界Ｈの合成磁界により磁気抵抗
効果素子Ｃの磁気記録層が磁化反転する。
【００６７】なお、上記磁気抵抗効果素子の磁化方向
は、図８に表したように、必ずしも直線状である必要は
なく、「エッジドメイン」などを形成することにより屈
曲したものであってもよい。すなわち、磁気記録層の磁
化方向は、その平面形態に応じて種々に変化する。
【００６８】図９は、本発明における磁気抵抗効果素子
の磁気記録層の平面形態の具体例を表す模式図である。
すなわち、磁気抵抗効果素子の磁気記録層は、例えば、
同図（ａ）に表したように、長方形の一方の対角両端に
突出部を付加した形状や、同図（ｂ）に表したような平
行四辺形、同図（ｃ）に表したような菱形、同図（ｄ）
に表したような楕円形、（ｅ）エッジ傾斜型などの各種
の形状とすることができる。これらそれぞれの具体例に
おいて、矢印で表したように磁化が形成される。
【００６９】ここで、磁気記録層を図９（ａ）〜
（ｃ）、（ｅ）に表した形状にパターニングする場合、
実際には角部が丸まる場合が多いが、そのように角部が
丸まってもよい。 これらの非対称な形状は、フォトリ
ソグラフィにおいて用いるレチクルのパターン形状を非
対称形状にすることにより容易に作製できる。
【００７０】またここで、磁気抵抗効果素子の磁気記録
層の幅Ｗと長さＬの比Ｌ／Ｄは、１．２以上であること
が望ましく、長さＬの方向に一軸異方性が付与されてい
ることが望ましい。
【００７１】次に、本発明の磁気メモリに用いることが
できる磁気抵抗効果素子Ｃの構造について、図１０〜図
１４を参照しつつ説明する。
【００７２】図１０及び図１１は、強磁性１重トンネル
接合を有する磁気抵抗効果素子の断面構造を表す模式図
である。
【００７３】すなわち、図１０の磁気抵抗効果素子の場
合、下地層ＢＦの上に、反強磁性層ＡＦ、強磁性層ＦＭ
１、トンネルバリア層ＴＢ、強磁性層ＦＭ２、保護層Ｐ
Ｂがこの順に積層されている。反強磁性層ＡＦに隣接し
て積層された強磁性層ＦＭ１が磁化固着層（ピン層）と
して作用し、トンネルバリア層ＴＢの上に積層された強
磁性層ＦＭ２が記録層（フリー層）として作用する。゜
図１１の磁気抵抗効果素子の場合、トンネルバリア層Ｔ
Ｂの上下において、強磁性層ＦＭと非磁性層ＮＭと強磁
性層ＦＭとが積層された積層膜ＳＬがそれぞれ設けられ
ている。この場合も、反強磁性層ＡＦとトンネルバリア
層ＴＢの間に設けられた積層膜ＳＬが磁化固着層として
作用し、トンネルバリア層ＴＢの上に設けられた積層膜
ＳＬが記録層として作用する。
【００７４】図１２乃至図１４は、強磁性２重トンネル
接合を有する磁気抵抗効果素子の断面構造を例示する模
式図である。これらの図面については、図１１及び図１
２に関して前述したものと同様の要素には同一の符号を
付して詳細な説明は省略する。
【００７５】図１２乃至図１４に例示した構造の場合、
いずれも２層のトンネルバリア層ＴＢが設けられ、その
上下に強磁性層ＦＭあるいは、強磁性層ＦＭと非磁性層
ＮＭとの積層膜ＳＬが設けられている。ここに例示した
２重トンネル接合素子の場合には、上下の反強磁性層Ａ
Ｆに隣接して積層された強磁性層ＦＭあるいは積層膜が
磁化固着層として作用し、２層のトンネルバリア層ＴＢ
の間に設けられた強磁性層ＦＭあるいは積層膜ＳＬが記
録層として作用する。
【００７６】このような２重トンネル接合を採用する
と、記録層の磁化方向に対する電流変化（もしくは電圧
変化）を大きくすることができる点で有利である。
【００７７】なお、本発明の磁気メモリにおいて用いる
磁気抵抗効果素子は、図１０乃至図１４に例示したもの
には限定されず、これら以外にも例えば、第１の強磁性
層と非磁性層と第２の強磁性層とを積層させたいわゆる
「スピンバルブ構造」の磁気抵抗効果素子などを用いる
こともできる。
【００７８】磁気抵抗効果素子としていずれの構造を採
用した場合も、一方の強磁性層を、磁化方向が実質的に
固定された「磁化固着層（「ピン層」などと称される場
合もある）」として作用させ、他方の強磁性層を、外部
からの磁界を印加することにより磁化方向を可変とした
「磁気記録層（磁気記録層）」として作用させることが
できる。
【００７９】また、後に詳述するように、読み出し方式
によっては、反強磁性層に隣接して設けられた強磁性層
を、記録層として用いることもできる。
【００８０】これらの磁気抵抗効果素子において、磁化
固着層として用いることができる強磁性体としては、例
えば、Ｆｅ（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケ
ル）またはこれらの合金や、スピン分極率の大きいマグ
ネタイト、ＣｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希
土類、ＸはＣａ（カルシウム）、Ｂａ（バリウム）、Ｓ
ｒ（ストロンチウム）のいずれかを表す）などの酸化
物、あるいは、ＮｉＭｎＳｂ（ニッケル・マンガン・ア
ンチモン）、ＰｔＭｎＳｂ（白金マンガン・アンチモ
ン）などのホイスラー合金を用いることができる。
【００８１】これらの材料からなる磁化固着層は、一方
向異方性を有することが望ましい。またその厚さは０．
１ｎｍ以上１００ｎｍ以下であることが望ましい。さら
に、この強磁性層の膜厚は、超常磁性にならない程度の
厚さが必要であり、０．４ｎｍ以上であることがより望
ましい。
【００８２】また、磁化固着層として用いる強磁性層に
は、反強磁性膜を付加して磁化を固着することが望まし
い。そのような反強磁性膜としては、Ｆｅ（鉄）−Ｍｎ
（マンガン）、Ｐｔ（白金）−Ｍｎ（マンガン）、Ｐｔ
（白金）−Ｃｒ（クロム）−Ｍｎ（マンガン）、Ｎｉ
（ニッケル）−Ｍｎ（マンガン）、Ｉｒ（イリジウム）
−Ｍｎ（マンガン）、ＮｉＯ（酸化ニッケル）、Ｆｅ２
Ｏ３（酸化鉄）、または上述した磁性半導体などを挙げ
ることができる。
【００８３】また、これら磁性体には、Ａｇ（銀）、Ｃ
ｕ（銅）、Ａｕ（金）、Ａｌ（アルミニウム）、Ｍｇ
（マグネシウム）、Ｓｉ（シリコン）、Ｂｉ（ビスマ
ス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ（炭素）、
Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウム）、Ｐｔ
（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イリジウ
ム）、Ｗ（タングステン）、Ｍｏ（モリブデン）、Ｎｂ
（ニオブ）Ｈ（水素）などの非磁性元素を添加して、磁
気特性を調節したり、その他、結晶性、機械的特性、化
学的特性などの各種物性を調節することができる。
【００８４】一方、磁化固着層として、強磁性層と非磁
性層との積層膜を用いても良い。例えば、図１１などに
例示したような強磁性層／非磁性層／強磁性層という３
層構造を用いることができる。この場合、非磁性層を介
して両側の強磁性層に反強磁性的な層間の相互作用が働
いていることが望ましい。
【００８５】より具体的には、磁性層を一方向に固着す
る方法として、Ｃｏ（Ｃｏ−Ｆｅ）／Ｒｕ（ルテニウ
ム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ−Ｆｅ）／Ｉ
ｒ（イリジウム）／Ｃｏ（Ｃｏ−Ｆｅ）、 Ｃｏ（Ｃｏ
−Ｆｅ）／Ｏｓ（オスニウム）／Ｃｏ（Ｃｏ−Ｆｅ）、
磁性半導体強磁性層／磁性半導体非磁性層／磁性半導体
強磁性層などの３層構造の積層膜を磁化固着層とし、さ
らに、これに隣接して反強磁性膜を設けることが望まし
い。
【００８６】この場合の反強磁性膜としても、前述した
ものと同様に、Ｆｅ−Ｍｎ、Ｐｔ−Ｍｎ、Ｐｔ−Ｃｒ−
Ｍｎ、Ｎｉ−Ｍｎ、Ｉｒ−Ｍｎ、ＮｉＯ、Ｆｅ２Ｏ３、
磁性半導体などを用いることかできる。この構造を用い
ると、磁化固着層の磁化がしっかりと磁化が固着される
他、磁化固着層からの漏洩磁界（stray field）を減少
（あるいは調節）でき、磁化固着層を形成する２層の強
磁性層の膜厚を変えることにより、磁気記録層（磁気記
録層）の磁化シフトを調整することができる。
【００８７】一方、磁気記録層（フリー層）の材料とし
ても、磁化固着層と同様に、例えば、例えば、Ｆｅ
（鉄）、Ｃｏ（コバルト）、Ｎｉ（ニッケル）またはこ
れらの合金や、スピン分極率の大きいマグネタイト、Ｃ
ｒＯ２、ＲＸＭｎＯ３−ｙ（ここでＲは希土類、ＸはＣ
ａ（カルシウム）、Ｂａ（バリウム）、Ｓｒ（ストロン
チウム）のいずれかを表す）などの酸化物、あるいは、
ＮｉＭｎＳｂ（ニッケル・マンガン・アンチモン）、Ｐ
ｔＭｎＳｂ（白金マンガン・アンチモン）などのホイス
ラー合金などを用いることができる。
【００８８】これらの材料かなる磁気記録層としての強
磁性層は、膜面に対して略平行な方向の一軸異方性を有
することが望ましい。またその厚さは０．１ｎｍ以上、
１００ｎｍ以下であることが望ましい。さらに、この強
磁性層の膜厚は、超常磁性にならない程度の厚さが必要
であり、０．４ｎｍ以上であることがより望ましい。
【００８９】また、磁気記録層として、軟磁性層／強磁
性層という２層構造、または、強磁性層／軟磁性層／強
磁性層という３層構造を用いても良い。磁気記録層とし
て、強磁性層／非磁性層／強磁性層という３層構造また
は、強磁性層／非磁性層／強磁性層／非磁性層／強磁性
層という５層構造を用いて、強磁性層の層間の相互作用
の強さを制御することにより、メモリセルである磁気記
録層のセル幅がサブミクロン以下になっても、電流磁界
の消費電力を増大させずに済むというより好ましい効果
が得られる。５層構造の場合、中間強磁性層は軟磁性
層、または、非磁性元素で分断された強磁性層を用いる
とより好ましい。
【００９０】磁化記録層においても、これら磁性体に、
Ａｇ（銀）、Ｃｕ（銅）、Ａｕ（金）、Ａｌ（アルミニ
ウム）、Ｍｇ（マグネシウム）、Ｓｉ（シリコン）、Ｂ
ｉ（ビスマス）、Ｔａ（タンタル）、Ｂ（ボロン）、Ｃ
（炭素）、Ｏ（酸素）、Ｎ（窒素）、Ｐｄ（パラジウ
ム）、Ｐｔ（白金）、Ｚｒ（ジルコニウム）、Ｉｒ（イ
リジウム）、Ｗ（タングステン）、Ｍｏ（モリブデ
ン）、Ｎｂ（ニオブ）、Ｈ（水素）などの非磁性元素を
添加して、磁気特性を調節したり、その他、結晶性、機
械的特性、化学的特性などの各種物性を調節することが
できる。
【００９１】一方、磁気抵抗効果素子としてＴＭＲ素子
を用いる場合に、磁化固着層と磁化記録層との間に設け
られるトンネルバリア層ＴＢの材料としては、Ａｌ２Ｏ
３（酸化アルミニウム）、ＳｉＯ２（酸化シリコン）、
ＭｇＯ（酸化マグネシウム）、ＡｌＮ（窒化アルミニウ
ム）、Ｂｉ２Ｏ３（酸化ビスマス）、ＭｇＦ２（フッ化
マグネシウム）、ＣａＦ２（フッ化カルシウム）、Ｓｒ
ＴｉＯ２（酸化チタン・ストロンチウム）、ＡｌＬａＯ
３（酸化ランタン・アルミニウム）、Ａｌ−Ｎ−Ｏ（酸
化窒化アルニウム）、非磁性半導体（ＺｎＯ、ＩｎＭ
ｎ、ＧａＮ、ＧａＡｓ、ＴｉＯ２、Ｚｎ、Ｔｅ、または
それらに遷移金属がドープされたもの）などを用いるこ
とができる。
【００９２】これらの化合物は、化学量論的にみて完全
に正確な組成である必要はなく、酸素、窒素、フッ素な
どの欠損、あるいは過不足が存在していてもよい。ま
た、この絶縁層（誘電体層）の厚さは、トンネル電流が
流れる程度に薄い方が望ましく、実際上は、１０ｎｍ以
下であることが望ましい。
【００９３】このような磁気抵抗効果素子は、各種スパ
ッタ法、蒸着法、分子線エピタキシャル法、ＣＶＤ法な
どの通常の薄膜形成手段を用いて、所定の基板上に形成
することができる。この場合の基板としては、例えば、
Ｓｉ（シリコン）、ＳｉＯ２（酸化シリコン）、Ａｌ２
Ｏ３（酸化アルミニウム）、スピネル、ＡｌＮ（窒化ア
ルニウム）、ＧａＡｓ、ＧａＮなど各種の基板を用いる
ことができる。
【００９４】また、基板の上に、下地層や保護層などと
して、Ｔａ（タンタル）、Ｔｉ（チタン）、Ｐｔ（白
金）、Ｐｄ（パラジウム）、Ａｕ（金）、Ｔｉ（チタ
ン）／Ｐｔ（白金）、Ｔａ（タンタル）／Ｐｔ（白
金）、Ｔｉ（チタン）／Ｐｄ（パラジウム）、Ｔａ（タ
ンタル）／Ｐｄ（パラジウム）、Ｃｕ（銅）、Ａｌ（ア
ルミニウム）‐Ｃｕ（銅）、Ｒｕ（ルテニウム）、Ｉｒ
（イリジウム）、Ｏｓ（オスミウム）、ＧａＡｓ、Ｇａ
Ｎ、ＺｎＯ、ＴｉＯ２などの半導体下地などからなる層
を設けてもよい。
【００９５】以上、本発明の磁気メモリにおいて用いる
磁気抵抗効果素子の積層構造について説明した。
【００９６】次に、本発明の磁気メモリのセル構造につ
いて具体例を挙げて説明する。
【００９７】図１５乃至図１７は、スイッチングトラン
ジスタを用いた場合のセルのアーキテクチャを表す模式
断面図である。すなわち、同図（ａ）はビット線ＢＬに
対して垂直な方向から眺めた図、同図（ｂ）はワード線
ＷＬに対して垂直な方向から眺めた図である。
【００９８】スイッチングトランジスタとしてＭＯＳＦ
ＥＴ（Metal-Oxide-SemiconductorField Effect Transi
stor）を用いた場合、読み出しは下部選択トランジスタ
Ｔをオンにし、磁気抵抗効果素子Ｃを介してビット線Ｂ
Ｌにセンス電流を流することにより行う。
【００９９】一方、書きこみは、直交するビット線ＢＬ
とワード線ＷＬとを用いて行う。そして、これらビット
線ＢＬ及びワード線ＷＬには、図１乃至図８に関して前
述したような一軸異方性が付与された被覆層ＳＭが設け
られている。
【０１００】また、図１６に表した具体例の場合、被覆
層ＳＭに突出部Ｐが設けられ、ビット線ＢＬ、ワード線
ＷＬともに被覆層ＳＭを磁気抵抗効果素子Ｃに近づける
ことができるため、さらに低消費電力、低電流で書き込
みを行うことができる。
【０１０１】また、図１７に表した具体例の場合、被覆
層ＳＭの突出部Ｐが分割して設けられている。すなわ
ち、突出部Ｐは、ビット線ＢＬに設けられた被覆層ＳＭ
から分離して、磁気抵抗効果素子Ｃに接続されている読
み出し用ビット線ＲＢＬの側面に設けられている。突出
部Ｐを設ける場合には、ビット線ＢＬの周囲方向の被覆
層の長さが長くなりやすいので、形状効果が低下する場
合がある。これに対して、本具体例のように突出部Ｐを
分離して設けることにより、形状効果による一軸異方性
を付与することができる。
【０１０２】一方、更なる超大容量化メモリを実現する
ためには、メモリアレーを積層化できるアーキテクチャ
を用いて、多層化することが望ましい。
【０１０３】図１８は、本発明において用いることがで
きるアーキテクチャの第２の具体例を表す模式図であ
る。すなわち、同図は、メモリアレーの断面構造を表
す。このアーキテクチャにおいては、読み出し／書き込
み用ビット線ＢＬに磁気抵抗効果素子Ｃが並列に接続さ
れている。それぞれの磁気抵抗効果素子Ｃの他端には、
ダイオードＤを介して読み出し／書き込み用ワード線Ｗ
Ｌが接続されている。
【０１０４】読み出し時には、目的の磁気抵抗効果素子
Ｃに接続されているビット線ＢＬとワード線ＷＬとを選
択トランジスタＳＴにより選択してセンスアンプＳＡに
より電流を検出する。また、書き込み時には、やはり目
的の磁気抵抗効果素子Ｃに接続されているビット線ＢＬ
とワード線ＷＬとを選択トランジスタＳＴにより選択し
て、書き込み電流を流す。この際に、ビット線ＢＬとワ
ード線ＷＬにそれぞれ発生する磁界を合成した書き込み
磁界が磁気抵抗効果素子Ｃの磁気記録層の磁化を所定の
方向に向けることにより、書き込みができる。
【０１０５】ダイオードＤは、これら読み出し時あるい
は書き込み時に、マトリクス状に配線されている他の磁
気抵抗効果素子Ｃを介して流れる迂回電流を遮断する役
割を有する。
【０１０６】図１９及び図２０は、図１８のアーキテク
チャにおいて採用できる被覆層ＳＭの具体例を表す模式
図である。
【０１０７】これらの図面においては、簡単のために、
ビット線ＢＬ、磁気抵抗効果素子Ｃ、ダイオードＤ、ワ
ード線ＷＬのみを表し、それら以外の要素は省略した。
これら具体例のメモリセルにおいては、書きこみは、直
交するビット線ＢＬとワード線ＷＬとを用いて行う。ビ
ット線ＢＬ及びワード線ＷＬには、図１乃至図８に関し
て前述した被覆層ＳＭが設けられ、さらに、突出部Ｐも
形成されている。
【０１０８】そして、図２０の具体例の場合、突出部Ｐ
が分離してダイオードＤの側面に設けられ、形状効果に
よる一軸異方性がより確実に生ずるようにされている。
【０１０９】次に、本発明の磁気メモリに採用できるア
ーキテクチャの第３の具体例について説明する。
【０１１０】図２１は、メモリアレーを積層化できるア
ーキテクチャの第３の具体例を表す模式図である。すな
わち、同図は、メモリアレーの断面構造を表す。
【０１１１】このアーキテクチャにおいては、読み出し
／書き込み用ビット線ＢＬと読み出し用ビット線Ｂｒと
の間に複数の磁気抵抗効果素子Ｃが並列に接続された
「ハシゴ型」の構成とされている。さらに、それぞれの
磁気抵抗効果素子Ｃに近接して、書き込みワード線ＷＬ
がビット線と交差する方向に配線されている。
【０１１２】磁気抵抗効果素子への書き込みは、読み出
し／書き込み用ビット線ＢＬに書き込み電流を流すこと
により発生する磁界と、書き込みワード線ＷＬに書き込
み電流を流すことにより発生する磁界との合成磁界を磁
気抵抗効果素子の磁気記録層に作用させることにより、
行うことができる。
【０１１３】一方、読み出しの際には、ビット線ＢＬ及
びＢｒの間で電圧を印加する。すると、これらの間で並
列に接続されている全ての磁気抵抗効果素子に電流が流
れる。この電流の合計をセンスアンプＳＡにより検出し
ながら、目的の磁気抵抗効果素子に近接したワード線Ｗ
Ｌに書き込み電流を印加して、目的の磁気抵抗効果素子
の磁気記録層の磁化を所定の方向に書き換える。この時
の電流変化を検出することにより、目的の磁気抵抗効果
素子の読み出しを行うことができる。
【０１１４】すなわち、書き換え前の磁気記録層の磁化
方向が書き換え後の磁化方向と同一であれば、センスア
ンプＳＡにより検出される電流は変化しない。しかし、
書き換え前後で磁気記録層の磁化方向が反転する場合に
は、センスアンプＳＡにより検出される電流が磁気抵抗
効果により変化する。このようにして書き換え前の磁気
記録層の磁化方向すなわち、格納データを読み出すこと
ができる。
【０１１５】但し、この方法は、読み出しの際に格納デ
ータを変化させる、いわゆる「破壊読み出し」に対応す
る。
【０１１６】これに対して、磁気抵抗効果素子の構成
を、磁化自由層／絶縁層（非磁性層）／磁気記録層、と
いう構造とした場合には、いわゆる「非破壊読み出し」
が可能である。すなわち、この構造の磁気抵抗効果素子
を用いる場合には、磁気記録層に磁化方向を記録し、読
み出しの際には、磁化自由層の磁化方向を適宜変化させ
てセンス電流を比較することにより、磁気記録層の磁化
方向を読み出すことができる。但しこの場合には、磁気
記録層の磁化反転磁界よりも磁化自由層の磁化反転磁界
のほうが小さくなるように設計する必要がある。
【０１１７】図２２は、図１８のアーキテクチャにおい
て設けられる被覆層ＳＭを例示する模式図である。ここ
でも、簡単のために、ビット線ＢＬ、磁気抵抗効果素子
Ｃ、ワード線ＷＬのみを表し、それら以外の要素は省略
した。図２２に表した具体例においても、書き込みは、
直交するビット線ＢＬとワード線ＷＬとを用いて行う。
そして、これらに被覆層ＳＭを設けることにより、書き
込みクロストークの心配が無く、低消費電力、低電流で
書き込みを行うことができる。
【０１１８】次に、本発明の磁気メモリに採用できるア
ーキテクチャの第４の具体例について説明する。
【０１１９】図２３は、メモリアレーを積層化できるア
ーキテクチャの第４の具体例を表す模式図である。すな
わち、同図は、メモリアレーの断面構造を表し、すなわ
ち、同図（ａ）はビット線ＢＬに対して垂直な方向から
眺めた図、同図（ｂ）はワード線ＷＬに対して垂直な方
向から眺めた図である。
【０１２０】このアーキテクチャにおいては、読み出し
／書き込み用ビット線ＢＬに複数の磁気抵抗効果素子Ｃ
が並列に接続され、これら磁気抵抗効果素子の他端に
は、それぞれ読み出し用ビット線Ｂｒがマトリクス状に
接続されている。
【０１２１】さらに、これら読み出し用ビット線Ｂｒに
近接して、書き込み用ワード線ＷＬが配線されている。
【０１２２】磁気抵抗効果素子への書き込みは、読み出
し／書き込み用ビット線ＢＬに書き込み電流を流すこと
により発生する磁界と、書き込みワード線ＷＬに書き込
み電流を流すことにより発生する磁界との合成磁界を磁
気抵抗効果素子の磁気記録層に作用させることにより、
行うことができる。
【０１２３】一方、読み出しの際には、選択トランジス
タＳＴによりビット線ＢＬとＢｒとを選択することによ
り、目的の磁気抵抗効果素子にセンス電流を流してセン
スアンプＳＡにより検出することができる。
【０１２４】図２４及び図２５は、図２３のアーキテク
チャにおいて設けることができる被覆層ＳＭを表す模式
図である。すなわち、同図（ａ）はビット線ＢＬに対し
て平行な方向から眺めた図、同図（ｂ）はワード線ＷＬ
に対して平行な方向から眺めた図である。
【０１２５】なお、図２４及び図２５は、図２３とは上
下関係を反転させた状態を表す。また、これらの図面に
おいても、簡単のために、ビット線ＢＬ及びＢｒ、磁気
抵抗効果素子Ｃ、ワード線ＷＬのみを表し、それら以外
の要素は省略した。
【０１２６】図２４に表したように、ビット線ＢＬ及び
ワード線ＷＬには、一軸異方性を有する被覆層ＳＭを設
け、さらにワード線においては突出部Ｐが形成されてい
る。
【０１２７】このようにすれば、クロストークの心配が
無く、低消費電力、低電流で書き込みを行うことができ
る。
【０１２８】また、図２５に表した具体例の場合、ワー
ド線ＷＬにおいて、突出部Ｐが分離して設けられてい
る。つまり、この突出部Ｐは、ワード線ＷＬの周囲に設
けられた被覆層ＳＭとは分離して、読み出し用ビット線
Ｂｒの側面に形成されている。このように分離すれば、
形状効果による一軸異方性が生じやすくなる。
【０１２９】次に、本発明の磁気メモリに採用できるア
ーキテクチャの第５の具体例について説明する。
【０１３０】図２６は、本発明において用いることがで
きるアーキテクチャの第５の具体例を表す模式図であ
る。すなわち、同図は、メモリアレーの断面構造を表
す。
【０１３１】この具体例の場合、読み出し用ビット線Ｂ
ｒがリードＬを介して磁気抵抗効果素子に接続され、磁
気抵抗効果素子の直下には書き込み用ワード線ＷＬが配
線されている。
【０１３２】図２７は、図２６のアーキテクチャにおけ
る被覆層の具体例を表す模式図である。同図において
も、簡単のために、ビット線ＢＬ、磁気抵抗効果素子
Ｃ、ワード線ＷＬのみを表し、それら以外の要素は省略
した。このようにビット線ＢＬおよびワード線ＷＬに、
一軸異方性を有する被覆層ＳＭを設けることにより、書
き込みクロストークの心配が無く、書き込み及び読み出
し動作が安定で、低消費電力、低電流で書き込みを行う
ことができる。
【０１３３】図２８及び図２９は、本発明において用い
ることができる被覆層のさらなる変型例を表す模式図で
ある。
【０１３４】すなわち、これらの図面に例示したよう
に、磁気抵抗効果素子Ｃを絶縁体ＩＮにより埋め込み、
その両側を覆うように被覆層ＳＭを延出させて形成する
こともできる。
【０１３５】図３０乃至図３７は、図１８乃至図２７に
表したアーキテクチャを積層させた構造を表す模式断面
である。これらの図面については、図１乃至図２９に関
して前述したものと同様の要素には同一の符号を付して
詳細な説明は省略する。
【０１３６】まず、図３０及び図３１は、図１８乃至図
２０に関して前述したアーキテクチャを積層させた構造
を表す。
【０１３７】図３０の具体例の場合、書き込みワード線
ＷＬをその上下の磁気抵抗効果素子Ｃ１、Ｃ２に対して
共通に用いるので、被覆層ＳＭは、側面にのみ設ける。
この場合にも、被覆層ＳＭに配線長手方向の一軸異方性
を与えることにより、安定した記録、再生が可能とな
る。
【０１３８】一方、図３１に表した具体例の場合、ワー
ド線ＷＬの中に被覆層ＳＭが挿入されている。この被覆
層ＳＭは、上下のビット線ＢＬから発生する書き込み磁
界を遮断し、上下間の書き込みクロストークを抑制する
役割を有する。また、この被覆層ＳＭを絶縁体により形
成した場合には、その上下のワード線ＷＬをそれぞれ独
立して用いることも可能である。
【０１３９】次に、図３２及び図３３は、図２１及び図
２２に関して前述したアーキテクチャを積層させた構造
を表す。
【０１４０】図３２の具体例の場合、書き込みワード線
ＷＬをその上下の磁気抵抗効果素子Ｃ１、Ｃ２に対して
共通に用いるので、被覆層ＳＭは、側面にのみ設ける。
この場合にも、被覆層ＳＭに配線長手方向の一軸異方性
を与えることにより、安定した記録、再生が可能とな
る。
【０１４１】一方、図３３に表した具体例の場合、ワー
ド線ＷＬの中に被覆層ＳＭが挿入されている。この被覆
層ＳＭは、上下のビット線ＢＬから発生する書き込み磁
界を遮断し、上下間の書き込みクロストークを抑制する
役割を有する。また、この被覆層ＳＭを絶縁体により形
成した場合には、その上下のワード線ＷＬをそれぞれ独
立して用いることも可能である。
【０１４２】次に、図３４及び図３５は、図２３及び図
２４に関して前述したアーキテクチャを積層させた構造
を表す。
【０１４３】図３４の具体例の場合、書き込みワード線
ＷＬをその上下の磁気抵抗効果素子Ｃ１、Ｃ２に対して
共通に用いるので、被覆層ＳＭは、側面にのみ設ける。
この場合にも、被覆層ＳＭに配線長手方向の一軸異方性
を与えることにより、安定した記録、再生が可能とな
る。
【０１４４】一方、図３５に表した具体例の場合、ワー
ド線ＷＬの中に被覆層ＳＭが挿入されている。この被覆
層ＳＭは、上下のビット線ＢＬから発生する書き込み磁
界を遮断し、上下間の書き込みクロストークを抑制する
役割を有する。また、この被覆層ＳＭを絶縁体により形
成した場合には、その上下のワード線ＷＬをそれぞれ独
立して用いることも可能である。
【０１４５】次に、図３６及び図３７は、図２６及び図
２７に関して前述したアーキテクチャを積層させた構造
を表す。
【０１４６】図３６の具体例の場合、書き込みワード線
ＷＬをその上下の磁気抵抗効果素子Ｃ１、Ｃ２に対して
共通に用いるので、被覆層ＳＭは、側面にのみ設ける。
この場合にも、被覆層ＳＭに配線長手方向の一軸異方性
を与えることにより、安定した記録、再生が可能とな
る。
【０１４７】一方、図３７に表した具体例の場合、ワー
ド線ＷＬの中に被覆層ＳＭが挿入されている。この被覆
層ＳＭは、上下のビット線ＢＬから発生する書き込み磁
界を遮断し、上下間の書き込みクロストークを抑制する
役割を有する。また、この被覆層ＳＭを絶縁体により形
成した場合には、その上下のワード線ＷＬをそれぞれ独
立して用いることも可能である。
【０１４８】以上、図３０乃至図３７に例示したように
積層型の構造にすると、更なる大容量化が可能となる。
このように積層化した場合にも、本発明は図１乃至図８
に関して前述したように、顕著な作用効果を奏する。
【０１４９】
【実施例】以下、実施例を参照しつつ本発明の実施の形
態についてさらに詳細に説明する。
【０１５０】（第１の実施例）まず、本発明の第１の実
施例として、図２３及び図２４に表した単純マトリック
ス構造のメモリアレーを基本として、１０×１０個のＴ
ＭＲセルを有する磁気メモリを形成した。
【０１５１】この磁気メモリの構造について、その製造
手順に沿って説明すれば、以下の如くである。
【０１５２】図示しない基板上に、まず、下層のビット
線ＢＬとして、メッキ法によりニッケル鉄（ＮｉＦｅ）
からなる被覆層ＳＭを有する配線を形成した。ここで、
配線の本体は、銅（Ｃｕ）からなる厚み１μｍの導電層
とした。しかる後に、絶縁層をＣＶＤ法で作製した後、
ＣＭＰ（Chemical Mechanical Polishing）を行い、平
坦化を行った。その後、強磁性２重トンネル接合を有す
るＴＭＲの積層構造膜をスパッタ法により成膜した。
【０１５３】その各層の材質及び層厚は、下側から順
に、Ｔａ（３０ｎｍ）／Ｒｕ（３ｎｍ）／Ｉｒ−Ｍｎ
（８ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／Ｃ
ｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮｉ
（２ｎｍ）／Ｃｕ（１．５ｎｍ）／ＣｏＦｅＮｉ（２ｎ
ｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ
（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／ＩｒＭｎ（８ｎｍ）
／Ｔａ（９ｎｍ）／Ｒｕ（３０ｎｍ）とした。
【０１５４】次に、最上層のＲｕ層をハードマスクとし
て用い、塩素系のエッチングガスを用いたＲＩＥ（Reac
tive Ion Etching）により下側のＲｕ／Ｔａ配線層まで
積層構造膜をエッチングすることにより、ＴＭＲ素子の
孤立パターンを作製した。
【０１５５】その後、絶縁体としてＳｉＯｘを低温テオ
ス（ＴＥＯＳ）法により堆積してＣＭＰにより平坦化し
た後、読み出しビット線Ｂｒを成膜、パターニングによ
り形成した。
【０１５６】その後、同様の方法で層間絶縁膜を形成
し、平坦化を行った後、ワード線ＷＬを成膜し、パター
ニングを行った後、メッキ法により被覆層ＳＭを形成し
た。この際、被覆層ＳＭの厚さは０．０１μｍ〜０．０
６μｍとし、ＴＭＲ素子の短軸の長さを０．２５μｍと
し、長軸の長さ０．３μｍ〜０．８μｍの範囲で変化さ
せた試料に対して、Ｌ３（図２に表されている）の長さ
はＴＭＲの長さ＋０．１５μｍとした。
【０１５７】また、上部ワード線ＷＬと下部ワード線Ｗ
Ｌの被覆層ＳＭの長さ（図２のＬ１）をＴＭＲの長軸の
長さから２．０μｍまでの範囲内で変化させた試料を作
製した。Ｌ１が２．０μｍの時に、隣接する被覆層ＳＭ
同士は完全につながって一体化する。このとき、ワード
線ＷＬの被覆層ＳＭの膜面垂直方向の長さ（図２の
Ｌ ２）は０．２μｍとした。
【０１５８】その後、磁場を印加可能な熱処理炉に導入
し、ＴＭＲ素子の磁気記録層に一軸異方性を導入し、ま
た磁気固着層に一方向異方性を導入した。
【０１５９】このようにして製作した本発明の磁気メモ
リにおいて、書き込みを１０回行った後のＴＭＲ信号出
力を測定し、チェッカーフラッグパターンでＴＭＲ素子
の「１」レベルと「０」レベルとを反転し、動作不良の
有無を調べた。その際、書き込み電流パルス電流値とパ
ルス幅を最適化し、もっともクロストークが小さくなる
条件で行った。
【０１６０】この結果を、図３８乃至図４１に一覧表と
して表す。これらの結果から、被覆層ＳＭにおいて、形
状効果により一軸異方性が生じている場合には動作不良
が観測されず、良好な特性が得られていることが分か
る。
【０１６１】すなわち、本実施例より、磁性被覆層の厚
さが０．０６μｍよりも薄い場合、また特に、Ｌ１＞１
μｍ＞（２Ｌ２＋Ｌ３）である場合に動作不良が無いこ
とがわかる。
【０１６２】また、上記実施例の配線に、Ｃｕ（厚み
０．５ｎｍ）を介してＦｅＭｎ（厚み８ｎｍ）とＩｒＭ
ｎ（厚み４ｎｍ）をそれぞれの配線に付与した実施例の
結果を、図４２乃至図４４に一覧表として表す。反強磁
性膜が付与された場合、動作不良が著しく減少し、より
好ましい効果が得られることが分かった。
【０１６３】（第２の実施例）次に、本発明の第２の実
施例として、図２６及び図２７に表したマトリックス構
造のメモリアレーを基本として、１０×１０個のＴＭＲ
セルを有する磁気メモリを形成した。
【０１６４】この磁気メモリの構造について、その製造
手順に沿って説明すれば、以下の如くである。
【０１６５】図示しない基板上に、まず、下層のビット
線ＢＬとして、メッキ法によりニッケル鉄（ＮｉＦｅ）
からなる被覆層ＳＭを有し、銅（Ｃｕ）からなる厚み１
μｍの配線層を作製した。しかる後に、絶縁層をＣＶＤ
法で作製した後、ビアを形成しＷ電極を埋め込んだ後、
ＣＭＰを行い、平坦化を行った。その後、コンタクト配
線Ｍｘと強磁性２重トンネル接合を有するＴＭＲの積層
構造膜をスパッタ法により成膜した。
【０１６６】その各層の材質及び層厚は、下側から順
に、Ｔａ（３０ｎｍ）／Ｒｕ（３ｎｍ）／Ｐｔ−Ｍｎ
（１２ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒｕ（１ｎｍ）／
ＣｏＦｅ（３ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅＮ
ｉ（２ｎｍ）／Ｒｕ（１．５ｎｍ）／ＣｏＦｅＮｉ（２
ｎｍ）／ＡｌＯｘ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｒ
ｕ（１ｎｍ）／ＣｏＦｅ（３ｎｍ）／Ｐｔ−Ｍｎ（１２
ｎｍ）／Ｔａ（９ｎｍ）／Ｒｕ（３０ｎｍ）とした。
【０１６７】次に、最上層のＲｕ層をハードマスクとし
て用い、塩素系のエッチングガスを用いたＲＩＥにより
下側のＲｕ／Ｔａ配線層まで積層構造膜をエッチングす
ることにより、ＴＭＲ素子の孤立パターンを作製した。
【０１６８】その後、絶縁体としてＳｉＯｘを低温テオ
ス法により堆積してＣＭＰにより平坦化した後、読み出
しビット線Ｂｒを成膜、パターニングにより形成したそ
の後、同様の方法で層間絶縁膜を形成し、平坦化を行っ
た後、ワード線ＷＬを成膜し、パターニングを行った
後、メッキ法で被覆層ＳＭを作製した。
【０１６９】その際、磁性被覆配線の厚さは０．０１μ
ｍから０．０６μｍの範囲で変化させ、ＴＭＲの短軸の
長さを０．２５μｍとし、長軸の長さ０．３μｍから
０．８μｍの範囲で変化させた試料に対して、Ｌ３の長
さはＴＭＲの長さプラス０．１５μｍとした。また、上
部ワード線ＷＬと下部ワード線ＷＬの被覆層ＳＭの長さ
（Ｌ１）を長軸の長さから２．０μｍまでの範囲で変化
させた試料を作製した。Ｌ１が２．０μｍの場合に被覆
層ＳＭは完全につながる。このとき、ワード線ＷＬに被
覆した被覆層ＳＭの膜面垂直方向の長さ（Ｌ２）は０．
２μｍとした。
【０１７０】その後、磁場を印加可能な熱処理炉に導入
し、ＴＭＲ素子の磁気記録層に一軸異方性を、磁気固着
層に一方向異方性をそれぞれ導入した。
【０１７１】このようにして製作した本発明の磁気メモ
リにおいて、書き込みを１０回行った後のＴＭＲ信号出
力を測定し、チェッカーフラッグパターンでＴＭＲ素子
の「１」レベルと「０」レベルを反転し、動作不良の影
響を調べた。その際、書き込み電流パルス電流値とパル
ス幅を最適化し、もっともクロストークが小さくなる条
件で行った。
【０１７２】この結果を、図４５乃至図４８に一覧表と
して表す。これらの結果から、被覆層ＳＭにおいて、形
状効果により一軸異方性が生じている場合には動作不良
が観測されず、良好な特性が得られていることが分か
る。
【０１７３】すなわち、本実施例から、磁性被覆層の厚
さが＜０．０６μｍよりも薄い場合、また特に、Ｌ１＞
１μｍ＞（２Ｌ２＋Ｌ３）である場合に、動作不良が無
いことがわかる。
【０１７４】また、上記実施例の配線に対して、Ｃｕ
（厚み０．７ｎｍ）を介してＦｅＭｎ（厚み６ｎｍ）と
ＩｒＭｎ（厚み５ｎｍ）をそれぞれの配線に付与した実
施例の結果を、図４９乃至図５１に一覧表として表す。
反強磁性膜が付与された場合、動作不良が著しく減少
し、より高い効果が得られることが確認できた。
【０１７５】以上、具体例を参照しつつ、本発明の実施
の形態について説明した。しかし、本発明は、これらの
具体例に限定されるものではない。例えば、磁気メモリ
の磁気抵抗効果素子を構成する強磁性体層、絶縁膜、反
強磁性体層、非磁性金属層、電極などの具体的な材料
や、膜厚、形状、寸法などに関しては、当業者が適宜選
択することにより本発明を同様に実施し、同様の効果を
得ることができるものも本発明の範囲に包含される。
【０１７６】同様に、本発明の磁気メモリを構成する各
要素の構造、材質、形状、寸法についても、当業者が適
宜選択することにより本発明を同様に実施し、同様の効
果を得ることができるものも本発明の範囲に包含され
る。
【０１７７】その他、本発明の実施の形態として上述し
た磁気メモリを基にして、当業者が適宜設計変更して実
施しうるすべての磁気メモリも同様に本発明の範囲に属
する。
【０１７８】
【発明の効果】以上詳述したように、本発明によれば、
超低消費電力・低電流・クロストークのない大容量磁気
メモリを実現することができ、産業上のメリットは多大
である。
【図面の簡単な説明】
【図１】本発明の磁気メモリのメモリセル要部を単純化
して表した模式図であり、同図（ａ）はメモリセルに含
まれる一対の書き込み配線及び磁気抵抗効果素子を表す
正面図であり、同図（ｂ）はその平面図、同図（ｃ）は
その側面図である。
【図２】形状効果により、長軸方向に沿った一軸異方性
が生ずることを説明するための概念図である。
【図３】分割された被覆層ＳＭを有する配線断面を例示
する模式図である。
【図４】反強磁性体からなる層を積層させた被覆層を表
す概念図である。
【図５】突出部を有する被覆層を例示する模式図であ
る。
【図６】突出部Ｐを設けた場合の配線ＢＬ、ＷＬと磁気
抵抗効果素子Ｃとの関係を例示する模式図である。
【図７】突出部Ｐを設けた場合の配線ＢＬ、ＷＬと磁気
抵抗効果素子Ｃとの関係を例示する模式図である。
【図８】書き込み用電流パルスを印加した時の、被覆層
の磁区（ドメイン）の変化を例示する模式図である。
【図９】本発明における磁気抵抗効果素子の磁気記録層
の平面形態の具体例を表す模式図である。
【図１０】強磁性１重トンネル接合を有する磁気抵抗効
果素子の断面構造を表す模式図である。
【図１１】強磁性１重トンネル接合を有する磁気抵抗効
果素子の断面構造を表す模式図である。
【図１２】強磁性２重トンネル接合を有する磁気抵抗効
果素子の断面構造を例示する模式図である。
【図１３】強磁性２重トンネル接合を有する磁気抵抗効
果素子の断面構造を例示する模式図である。
【図１４】強磁性２重トンネル接合を有する磁気抵抗効
果素子の断面構造を例示する模式図である。
【図１５】スイッチングトランジスタを用いた場合のセ
ルのアーキテクチャを表す模式断面図である。
【図１６】スイッチングトランジスタを用いた場合のセ
ルのアーキテクチャを表す模式断面図である。
【図１７】スイッチングトランジスタを用いた場合のセ
ルのアーキテクチャを表す模式断面図である。
【図１８】本発明において用いることができるアーキテ
クチャの第２の具体例を表す模式図である。
【図１９】図１８のアーキテクチャにおいて採用できる
被覆層ＳＭの具体例を表す模式図である。
【図２０】図１８のアーキテクチャにおいて採用できる
被覆層ＳＭの具体例を表す模式図である。
【図２１】メモリアレーを積層化できるアーキテクチャ
の第３の具体例を表す模式図である。
【図２２】図１８のアーキテクチャにおいて設けられる
被覆層ＳＭを例示する模式図である。
【図２３】メモリアレーを積層化できるアーキテクチャ
の第４の具体例を表す模式図である。
【図２４】図２３のアーキテクチャにおいて設けること
ができる被覆層ＳＭを表す模式図である。
【図２５】図２３のアーキテクチャにおいて設けること
ができる被覆層ＳＭを表す模式図である。
【図２６】本発明において用いることができるアーキテ
クチャの第５の具体例を表す模式図である。
【図２７】図２６のアーキテクチャにおける被覆層の具
体例を表す模式図である。
【図２８】本発明において用いることができる被覆層の
さらなる変型例を表す模式図である。
【図２９】本発明において用いることができる被覆層の
さらなる変型例を表す模式図である。
【図３０】図１８乃至図２０に関して前述したアーキテ
クチャを積層させた構造を表す。
【図３１】図１８乃至図２０に関して前述したアーキテ
クチャを積層させた構造を表す。
【図３２】図２１及び図２２に関して前述したアーキテ
クチャを積層させた構造を表す。
【図３３】図２１及び図２２に関して前述したアーキテ
クチャを積層させた構造を表す。
【図３４】図２３及び図２４に関して前述したアーキテ
クチャを積層させた構造を表す。
【図３５】図２３及び図２４に関して前述したアーキテ
クチャを積層させた構造を表す。
【図３６】図２６及び図２７に関して前述したアーキテ
クチャを積層させた構造を表す。
【図３７】図２６及び図２７に関して前述したアーキテ
クチャを積層させた構造を表す。
【図３８】第１の実施例における評価結果を表す一覧表
である。
【図３９】第１の実施例における評価結果を表す一覧表
である。
【図４０】第１の実施例における評価結果を表す一覧表
である。
【図４１】第１の実施例における評価結果を表す一覧表
である。
【図４２】第１実施例の配線に反強磁性膜を付与した変
型例における評価結果を表す一覧表である。
【図４３】第１実施例の配線に反強磁性膜を付与した変
型例における評価結果を表す一覧表である。
【図４４】第１実施例の配線に反強磁性膜を付与した変
型例における評価結果を表す一覧表である。
【図４５】第２の実施例における評価結果を表す一覧表
である。
【図４６】第２の実施例における評価結果を表す一覧表
である。
【図４７】第２の実施例における評価結果を表す一覧表
である。
【図４８】第２の実施例における評価結果を表す一覧表
である。
【図４９】第２実施例の配線に反強磁性膜を付与した変
型例における評価結果を表す一覧表である。
【図５０】第２実施例の配線に反強磁性膜を付与した変
型例における評価結果を表す一覧表である。
【図５１】第２実施例の配線に反強磁性膜を付与した変
型例における評価結果を表す一覧表である。
【符号の説明】
ＡＦ 反強磁性層 ＢＦ 下地層 ＢＬ ビット線 Ｃ、Ｃ１、Ｃ２ 磁気抵抗効果素子 Ｔ 選択トランジスタ Ｄ ダイオード ＷＬ ワード線 ＦＭ、ＦＭ１、ＦＭ２ 強磁性層 Ｉ 電流 ＮＭ 非磁性層 ＰＢ 保護層 ＳＡ アンプ ＳＬ 積層膜 ＳＭ 被覆層 ＳＴ 選択トランジスタ ＳＴＢ 選択トランジスタ ＴＢ トンネルバリア層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 天野 実 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 高橋 茂樹 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 上田 知正 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 西山 勝哉 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 與田 博明 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 浅尾 吉昭 神奈川県横浜市磯子区新杉田町８番地 株 式会社東芝横浜事業所内 (72)発明者 岩田 佳久 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Ｆターム(参考） 5F083 FZ10 GA05 JA02 JA37 JA38 JA39 JA40 JA60 KA01 KA05 MA06 MA19 PR03 PR21 PR22 PR40

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】磁気記録層を有する磁気抵抗効果素子と、 前記磁気抵抗効果素子の上または下において第１の方向
    に延在する第１の配線と、 を備え、前記第１の配線に電流を流すことにより形成さ
    れる磁界によって前記磁気記録層に情報を記録する磁気
    メモリであって、 前記第１の配線は、その両側面の少なくともいずれかに
    磁性体からなる被覆層を有し、 前記被覆層は、前記第１の配線の長手方向に沿って磁化
    が容易となる一軸異方性を有することを特徴とする磁気
    メモリ。
  2. 【請求項２】第１の方向に延在する第１の配線と、 前記第１の配線の上に設けられた磁気抵抗効果素子と、 前記磁気抵抗効果素子の上において、前記第１の方向と
    交差する方向に延在する第２の配線と、 を備え、前記第１及び第２の配線にそれぞれ電流を流す
    ことにより形成される磁界によって前記磁気抵抗効果素
    子の記録層に２値情報のいずれかを記録する磁気メモリ
    であって、 前記第１及び第２の配線の少なくともいずれかは、少な
    くともその両側面に磁性体からなる被覆層を有し、 前記被覆層は、その被覆層が設けられた配線の長手方向
    に沿って磁化が容易となる一軸異方性を有することを特
    徴とする磁気メモリ。
  3. 【請求項３】前記被覆層は、前記長手方向に対して垂直
    な方向にみたその長さが、１μｍ以下であることを特徴
    とする請求項１または２に記載の磁気メモリ。
  4. 【請求項４】前記被覆層の厚みは、０．０５μｍ以下で
    あることを特徴とする請求項１〜３のいずれか１に記載
    の磁気メモリ。
  5. 【請求項５】前記被覆層は、前記配線の前記長手方向に
    延在し互いに略平行な複数の部分に分割されて設けられ
    たことを特徴とする請求項１〜４のいずれか１つに記載
    の磁気メモリ。
  6. 【請求項６】前記被覆層に反強磁性体からなる層が積層
    されてなることを特徴とする請求項１〜５のいずれか１
    つに記載の磁気メモリ。
  7. 【請求項７】（ 前記第１及び第２の配線のそれぞれが前記被覆層を有
    し、 前記第１の配線が有する前記被覆層には、第１のネール
    温度を有する反強磁性体からなる層が積層され、 前記第２の配線が有する前記被覆層には、前記第１のネ
    ール温度とは異なる第２のネール温度を有する反強磁性
    体からなる層が積層されてなることを特徴とする請求項
    ２記載の磁気メモリ。
  8. 【請求項８】前記被覆層は、前記磁気抵抗効果素子に向
    けて前記配線よりも突出した突出部を有することを特徴
    とする請求項１〜７のいずれか１つに記載の磁気メモ
    リ。
  9. 【請求項９】前記突出部は、前記被覆層のうちの前記配
    線に近接して設けられた部分とは分離して設けられたこ
    とを特徴とする請求項８記載の磁気メモリ。
  10. 【請求項１０】前記被覆層は、ニッケル鉄（Ｎｉ−Ｆ
    ｅ）合金、コバルト鉄（Ｃｏ−Ｆｅ）合金、コバルト鉄
    ニッケル（Ｃｏ−Ｆｅ−Ｎｉ）合金、コバルト（Ｃｏ）
    とジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、ニオブ
    （Ｎｂ）、タンタル（Ｔａ）、チタン（Ｔｉ）の少なく
    ともいずれかとの合金またはアモルファス合金、（Ｃ
    ｏ，Ｆｅ，Ｎｉ）−（Ｓｉ，Ｂ）−（Ｐ，Ａｌ，Ｍｏ，
    Ｎｂ，Ｍｎ）系アモルファス合金、（Ｆｅ，Ｃｏ）−
    （Ｂ，Ｓｉ，Ｈｆ，Ｚｒ，Ｓｍ，Ｔａ，Ａｌ）−（Ｆ，
    Ｏ，Ｎ）系の金属−非金属ナノグラニュラー膜、及び絶
    縁性フェライトよりなる群から選択されたいずれかによ
    り構成されることを特徴とする請求項１〜９のいずれか
    １つに記載の磁気メモリ。
JP2002007877A 2002-01-16 2002-01-16 磁気メモリ Expired - Fee Related JP4157707B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2002007877A JP4157707B2 (ja) 2002-01-16 2002-01-16 磁気メモリ
TW092100048A TWI222230B (en) 2002-01-16 2003-01-02 Magnetic memory
KR1020030002784A KR100624623B1 (ko) 2002-01-16 2003-01-15 자기 메모리
US10/345,253 US6717845B2 (en) 2002-01-16 2003-01-16 Magnetic memory
CNB031027687A CN100342451C (zh) 2002-01-16 2003-01-16 磁存储器
US10/769,757 US6807094B2 (en) 2002-01-16 2004-02-03 Magnetic memory
KR1020060055389A KR100761154B1 (ko) 2002-01-16 2006-06-20 자기 메모리

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002007877A JP4157707B2 (ja) 2002-01-16 2002-01-16 磁気メモリ

Publications (2)

Publication Number Publication Date
JP2003209226A true JP2003209226A (ja) 2003-07-25
JP4157707B2 JP4157707B2 (ja) 2008-10-01

Family

ID=27646281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002007877A Expired - Fee Related JP4157707B2 (ja) 2002-01-16 2002-01-16 磁気メモリ

Country Status (5)

Country Link
US (2) US6717845B2 (ja)
JP (1) JP4157707B2 (ja)
KR (2) KR100624623B1 (ja)
CN (1) CN100342451C (ja)
TW (1) TWI222230B (ja)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040651A1 (ja) * 2002-10-31 2004-05-13 Nec Corporation 磁気ランダムアクセスメモリ、及びその製造方法
WO2004114409A1 (ja) * 2003-06-20 2004-12-29 Nec Corporation 磁気ランダムアクセスメモリ
FR2859043A1 (fr) * 2003-08-21 2005-02-25 Sony Corp Dispositif de memoire magnetique permanente et son procede de fabrication
JP2005175012A (ja) * 2003-12-08 2005-06-30 Sony Corp 磁気メモリ
JP2005276421A (ja) * 2004-03-25 2005-10-06 Seagate Technology Llc クラッド・コイルを有する磁気記録ヘッド
JP2005311368A (ja) * 2004-04-20 2005-11-04 Taiwan Semiconductor Manufacturing Co Ltd 磁気ランダムアクセスメモリおよびその製造方法
JP2006041537A (ja) * 2004-07-28 2006-02-09 Headway Technologies Inc 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法
JP2006066485A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 磁気メモリ
JP2006179524A (ja) * 2004-12-20 2006-07-06 Toshiba Corp 磁気記録素子、磁気記録装置、および情報の記録方法
JP2007059865A (ja) * 2005-07-27 2007-03-08 Tdk Corp 磁気記憶装置
US7238540B2 (en) 2003-06-23 2007-07-03 Nec Corporation Magnetic random access memory and method of manufacturing the same
US7242047B2 (en) 2004-08-19 2007-07-10 Nec Corporation Magnetic memory adopting synthetic antiferromagnet as free magnetic layer
US7267998B2 (en) 2003-08-20 2007-09-11 Kabushiki Kaisha Toshiba Magnetic memory device having a plurality of magneto-resistance effect elements arranged in a matrix form and method for manufacturing the same
JP2007281171A (ja) * 2006-04-06 2007-10-25 Tdk Corp 磁気記憶装置
JP2007329222A (ja) * 2006-06-07 2007-12-20 Tdk Corp 磁気記憶装置、磁気記憶装置の製造方法
US7848136B2 (en) 2003-12-02 2010-12-07 Kabushiki Kaisha Toshiba Magnetic memory
WO2011030529A1 (ja) * 2009-09-09 2011-03-17 株式会社アルバック 磁気抵抗素子の製造方法
JP2012069956A (ja) * 2011-10-11 2012-04-05 Denso Corp トンネル磁気抵抗効果素子およびその製造方法ならびに製造装置
US8803266B2 (en) 2010-12-07 2014-08-12 Samsung Electronics Co., Ltd. Storage nodes, magnetic memory devices, and methods of manufacturing the same
US10037789B2 (en) 2014-10-21 2018-07-31 Nec Corporation Magnetic memory and method for writing data into magnetic memory element

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3550533B2 (ja) * 2000-07-06 2004-08-04 株式会社日立製作所 磁界センサー、磁気ヘッド、磁気記録再生装置及び磁気記憶素子
JP4053825B2 (ja) * 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
US6801450B2 (en) * 2002-05-22 2004-10-05 Hewlett-Packard Development Company, L.P. Memory cell isolation
JP2004047656A (ja) * 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
JP3684225B2 (ja) * 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
JP2004172218A (ja) * 2002-11-18 2004-06-17 Sony Corp 磁気記憶素子及びその記録方法、並びに磁気記憶装置
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
KR100481876B1 (ko) * 2003-02-20 2005-04-11 삼성전자주식회사 자기 터널 접합을 구비하는 자기 메모리 및 그 제조 방법
JP3906172B2 (ja) * 2003-03-11 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリおよびその製造方法
KR100552682B1 (ko) 2003-06-02 2006-02-20 삼성전자주식회사 고밀도 자기저항 메모리 및 그 제조방법
JP4095498B2 (ja) * 2003-06-23 2008-06-04 株式会社東芝 磁気ランダムアクセスメモリ、電子カードおよび電子装置
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
KR100615089B1 (ko) 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US6947333B2 (en) * 2003-10-30 2005-09-20 Hewlett-Packard Development Company, L.P. Memory device
JP4590862B2 (ja) * 2003-12-15 2010-12-01 ソニー株式会社 磁気メモリ装置及びその製造方法
US6937506B2 (en) * 2004-01-08 2005-08-30 Hewlett-Packard Development Company, L.P. Magnetic memory device
US20050249981A1 (en) * 2004-05-10 2005-11-10 Heraeus, Inc. Grain structure for magnetic recording media
US20050277002A1 (en) * 2004-06-15 2005-12-15 Heraeus, Inc. Enhanced sputter target alloy compositions
US20050274221A1 (en) * 2004-06-15 2005-12-15 Heraeus, Inc. Enhanced sputter target alloy compositions
US7270896B2 (en) * 2004-07-02 2007-09-18 International Business Machines Corporation High performance magnetic tunnel barriers with amorphous materials
US7357995B2 (en) * 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US20060012926A1 (en) * 2004-07-15 2006-01-19 Parkin Stuart S P Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
KR100660539B1 (ko) 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
US7277260B2 (en) * 2004-09-21 2007-10-02 Hitachi Global Storage Technologies Netherlands, B.V. Magnetic head spin valve structure with CoFeCu magnetic layer and ZnOx/TaOx cap layer
US20060078457A1 (en) * 2004-10-12 2006-04-13 Heraeus, Inc. Low oxygen content alloy compositions
US7300711B2 (en) * 2004-10-29 2007-11-27 International Business Machines Corporation Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
US7351483B2 (en) * 2004-11-10 2008-04-01 International Business Machines Corporation Magnetic tunnel junctions using amorphous materials as reference and free layers
US7443639B2 (en) * 2005-04-04 2008-10-28 International Business Machines Corporation Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
US7230265B2 (en) * 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US20060286414A1 (en) * 2005-06-15 2006-12-21 Heraeus, Inc. Enhanced oxide-containing sputter target alloy compositions
KR100647334B1 (ko) * 2005-09-01 2006-11-23 삼성전자주식회사 강유전성 정보 저장 장치 및 정보 저장/재생방법
JP4260182B2 (ja) * 2006-02-06 2009-04-30 Ｔｄｋ株式会社 磁気抵抗効果素子および薄膜磁気ヘッド
JP4145327B2 (ja) * 2006-03-17 2008-09-03 Ｔｄｋ株式会社 磁性薄膜、磁気抵抗効果素子、薄膜磁気ヘッドおよび磁気メモリ素子
US20070253103A1 (en) * 2006-04-27 2007-11-01 Heraeus, Inc. Soft magnetic underlayer in magnetic media and soft magnetic alloy based sputter target
JP4444257B2 (ja) 2006-09-08 2010-03-31 株式会社東芝 スピンｆｅｔ
US20080079530A1 (en) * 2006-10-02 2008-04-03 Weidman Timothy W Integrated magnetic features
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5157268B2 (ja) * 2007-06-13 2013-03-06 株式会社日立製作所 スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ
US20090021861A1 (en) * 2007-07-16 2009-01-22 Seagate Technology Llc Magnetic write device including an encapsulated wire for assisted writing
JP4934582B2 (ja) * 2007-12-25 2012-05-16 株式会社日立製作所 スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ
WO2014209402A1 (en) * 2013-06-29 2014-12-31 Intel Corporation Magnetic element for memory and logic
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
DE102014116953B4 (de) * 2014-11-19 2022-06-30 Sensitec Gmbh Verfahren und Vorrichtung zur Herstellung einer Magnetfeldsensorvorrichtung, sowie diesbezüglicheMagnetfeldsensorvorrichtung
JP6496036B2 (ja) * 2015-04-27 2019-04-03 東芝メモリ株式会社 磁気メモリ装置
KR102147141B1 (ko) * 2015-10-13 2020-08-25 아모르픽스, 인크 비정질 금속 박막 비선형 저항기
JP6203312B2 (ja) * 2016-03-16 2017-09-27 株式会社東芝 磁気メモリ
US10672898B2 (en) 2016-07-07 2020-06-02 Amorphyx, Incorporated Amorphous metal hot electron transistor
JP2021520060A (ja) 2018-03-30 2021-08-12 アモルフィックス・インコーポレイテッド アモルファス金属薄膜トランジスタ
JP2020047662A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 記憶装置および記憶装置の製造方法
JP2021129071A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
WO2021232409A1 (en) * 2020-05-22 2021-11-25 Yangtze Memory Technologies Co., Ltd. Memory device and formation method thereof
JP2022028410A (ja) * 2020-08-03 2022-02-16 昭和電工株式会社 磁気記録媒体用基板、磁気記録媒体及び磁気記憶装置
CN112374877B (zh) * 2020-10-09 2022-05-13 河南师范大学 具有磁阻转换行为的CoFe2O4-CrO2复合材料的制备方法
JP2022096258A (ja) * 2020-12-17 2022-06-29 キオクシア株式会社 磁気記憶装置
WO2023239369A1 (en) * 2022-06-10 2023-12-14 Hewlett-Packard Development Company, L.P. Anisotropic coatings

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178074B1 (en) * 1998-11-19 2001-01-23 International Business Machines Corporation Double tunnel junction with magnetoresistance enhancement layer
US6285581B1 (en) * 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6430085B1 (en) 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
JP2003197875A (ja) * 2001-12-28 2003-07-11 Toshiba Corp 磁気記憶装置
TWI266443B (en) * 2002-01-16 2006-11-11 Toshiba Corp Magnetic memory
US6639830B1 (en) * 2002-10-22 2003-10-28 Btg International Ltd. Magnetic memory device
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7068536B2 (en) 2002-10-31 2006-06-27 Nec Corporation Magnetic random access memory, and production method therefor
WO2004040651A1 (ja) * 2002-10-31 2004-05-13 Nec Corporation 磁気ランダムアクセスメモリ、及びその製造方法
WO2004114409A1 (ja) * 2003-06-20 2004-12-29 Nec Corporation 磁気ランダムアクセスメモリ
US7477538B2 (en) * 2003-06-20 2009-01-13 Nec Corporation Magnetic random access memory
US7238540B2 (en) 2003-06-23 2007-07-03 Nec Corporation Magnetic random access memory and method of manufacturing the same
US7267998B2 (en) 2003-08-20 2007-09-11 Kabushiki Kaisha Toshiba Magnetic memory device having a plurality of magneto-resistance effect elements arranged in a matrix form and method for manufacturing the same
FR2859043A1 (fr) * 2003-08-21 2005-02-25 Sony Corp Dispositif de memoire magnetique permanente et son procede de fabrication
JP2005072139A (ja) * 2003-08-21 2005-03-17 Sony Corp 磁気記憶装置及びその製造方法
US7352041B2 (en) 2003-08-21 2008-04-01 Sony Corporation Magnetic memory device
US7848136B2 (en) 2003-12-02 2010-12-07 Kabushiki Kaisha Toshiba Magnetic memory
JP4720081B2 (ja) * 2003-12-08 2011-07-13 ソニー株式会社 磁気メモリ
JP2005175012A (ja) * 2003-12-08 2005-06-30 Sony Corp 磁気メモリ
JP2005276421A (ja) * 2004-03-25 2005-10-06 Seagate Technology Llc クラッド・コイルを有する磁気記録ヘッド
JP2005311368A (ja) * 2004-04-20 2005-11-04 Taiwan Semiconductor Manufacturing Co Ltd 磁気ランダムアクセスメモリおよびその製造方法
JP2006041537A (ja) * 2004-07-28 2006-02-09 Headway Technologies Inc 磁気トンネル接合、磁気ランダムアクセスメモリ、渦磁化状態の形成方法および渦磁化状態の切り換え方法
US7242047B2 (en) 2004-08-19 2007-07-10 Nec Corporation Magnetic memory adopting synthetic antiferromagnet as free magnetic layer
JP2006066485A (ja) * 2004-08-25 2006-03-09 Toshiba Corp 磁気メモリ
JP4533701B2 (ja) * 2004-08-25 2010-09-01 株式会社東芝 磁気メモリ
JP2006179524A (ja) * 2004-12-20 2006-07-06 Toshiba Corp 磁気記録素子、磁気記録装置、および情報の記録方法
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
JP2007059865A (ja) * 2005-07-27 2007-03-08 Tdk Corp 磁気記憶装置
JP2007281171A (ja) * 2006-04-06 2007-10-25 Tdk Corp 磁気記憶装置
JP2007329222A (ja) * 2006-06-07 2007-12-20 Tdk Corp 磁気記憶装置、磁気記憶装置の製造方法
WO2011030529A1 (ja) * 2009-09-09 2011-03-17 株式会社アルバック 磁気抵抗素子の製造方法
JP5411281B2 (ja) * 2009-09-09 2014-02-12 株式会社アルバック 磁気抵抗素子の製造方法
US8803266B2 (en) 2010-12-07 2014-08-12 Samsung Electronics Co., Ltd. Storage nodes, magnetic memory devices, and methods of manufacturing the same
JP2012069956A (ja) * 2011-10-11 2012-04-05 Denso Corp トンネル磁気抵抗効果素子およびその製造方法ならびに製造装置
US10037789B2 (en) 2014-10-21 2018-07-31 Nec Corporation Magnetic memory and method for writing data into magnetic memory element

Also Published As

Publication number Publication date
US6717845B2 (en) 2004-04-06
KR20030062280A (ko) 2003-07-23
TW200306024A (en) 2003-11-01
US6807094B2 (en) 2004-10-19
CN100342451C (zh) 2007-10-10
KR100761154B1 (ko) 2007-09-21
KR20060083936A (ko) 2006-07-21
KR100624623B1 (ko) 2006-09-19
TWI222230B (en) 2004-10-11
US20040156232A1 (en) 2004-08-12
CN1433021A (zh) 2003-07-30
US20030161181A1 (en) 2003-08-28
JP4157707B2 (ja) 2008-10-01

Similar Documents

Publication Publication Date Title
JP4157707B2 (ja) 磁気メモリ
JP3863484B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP3583102B2 (ja) 磁気スイッチング素子及び磁気メモリ
JP3873015B2 (ja) 磁気メモリ
JP3824600B2 (ja) 磁気抵抗効果素子および磁気メモリ
KR100581299B1 (ko) 자기 저항 효과 소자 및 이것을 갖는 자기 메모리
US6914807B2 (en) Magnetic logic element and magnetic logic element array
JP4080982B2 (ja) 磁気メモリ
JP4040414B2 (ja) 磁気メモリ
JP4005832B2 (ja) 磁気メモリ及び磁気メモリ装置
JP2003283001A (ja) 磁気抵抗効果素子およびこれを用いた磁気メモリ
JP2003163330A (ja) 磁気メモリ
JP2007036272A (ja) 磁気メモリ
JP2007281502A (ja) 磁気メモリ及び磁気メモリ装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20040528

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080324

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080414

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080611

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080714

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees