TWI222230B - Magnetic memory - Google Patents

Magnetic memory Download PDF

Info

Publication number
TWI222230B
TWI222230B TW092100048A TW92100048A TWI222230B TW I222230 B TWI222230 B TW I222230B TW 092100048 A TW092100048 A TW 092100048A TW 92100048 A TW92100048 A TW 92100048A TW I222230 B TWI222230 B TW I222230B
Authority
TW
Taiwan
Prior art keywords
layer
magnetic
wiring
coating layer
magnetic memory
Prior art date
Application number
TW092100048A
Other languages
English (en)
Other versions
TW200306024A (en
Inventor
Yoshiaki Saito
Katsuya Nishiyama
Shigeki Takahashi
Minoru Amano
Tomomasa Ueda
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of TW200306024A publication Critical patent/TW200306024A/zh
Application granted granted Critical
Publication of TWI222230B publication Critical patent/TWI222230B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1655—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1653—Address circuits or decoders
    • G11C11/1657—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165—Auxiliary circuits
    • G11C11/1675—Writing or programming circuits or methods
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)

Description

1222230 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關於磁性記憶體，而更爲詳細則是有關擁 有堆疊具有強磁性隧道接合型等之磁阻效果元件之記憶體 單元之構造，且可解決記憶單元間之串訊問題，可達以低 消耗電力進行安定記錄、讀取的磁性記憶體。 【先前技術】 使用磁性體膜之磁電效果元件係使用於磁頭，磁性感 測器等之同時，並提案使用於固體磁性記憶體（磁電效果 記憶體：MRAM ( Magnetic Random Access Memory) ) 〇 近年來，於2個磁性金屬層之間，插入1層電介質的 夾層構造膜中，對於膜面垂直地流動電流，並作爲利用隧 道電流之磁電效果元件，提案有所謂「強磁性穿隧接合元 件（Tunneling Magneto-Resistance effect:TMR 元件）， 於強磁性穿隧接合元件中，由於可得到2 0%以上之磁阻變 化率（J.Apple.Phys.79,4724 ( 1 996 ))，故提升了 MRAM民生化應用之可能性。 此強磁性穿隧接合元件係於強磁性電極上成膜 0.6nm〜2.0nm厚度之薄A1 (鋁）層之後，將此表面經由曝 露於氧輝光放電或氧氣，形成由Al2〇3而成之隧道隔層 而實現。 另外，提案有於此強磁性單重穿隧接合之單側一方的 強磁性層賦予反強磁性層，令單方作爲磁化固定層之構造 -7- (2) (2)1222230 之強磁性單重穿隧接合（日本特開平104227號公報）。 又，亦提案有藉由分散於電介質中之磁性粒子的強磁 性穿隧接合及強磁性二重穿隧接合（連續膜）。（ Phys.Rev.B56 ( 10 )，R5 74 7 ( 1 997 )，應用磁性學會雜誌 23,4-2, ( 1 999 ) , Ap p 1 · P h y s . L e 11 · 7 3 ( 19) ,2829 ( 1 998 ) ,Jp n . J . Ap p 1. P hy s . 3 9 , L 1 0 3 5 ( 200 1 ))。 於此，由於可得到20%〜50%之磁阻變化率的情況及 爲得到所期望之輸出電壓値而施加於強磁性穿隧接合元件 之電壓値即使增加，亦可抑制磁阻變化率的減少之情況， 因此有了 MRAM之應用之可能性。 採用此等強磁性單重穿隧接合或強磁性二重穿隧接合 之磁性記錄元件係具有非揮發性，寫入讀取時間亦快速達 10ns以下，改寫次數亦有1015以上之電位。特別是採用 強磁性二重穿隧接合之磁性記錄元件係如上述所述，即使 爲了得到所期望之輸出電壓値而增加施加於強磁性穿隧接 合元件之電壓値，仍可抑制磁阻變化率的減少之故，作爲 磁性記錄元件顯示了其優異特性。 但關於記憶體之元件尺寸使用ITr (電晶體）-1TMR 結構（例如揭示於USP5,734,605號公報）時，有著無法 縮小半導體之 DRAM (Dynamic Random Access Memory) 尺寸以下之問題。 但是，爲了解決此問題，提案有於位元線（bit )與 字元線（word)之間，串聯連接TMR元件與二極體之二 極體型結構（USP5,640,3 4 3號公報）及，於位元線（bit -8 - (3) )與字元線（word )之間配置TMR元件之單純矩陣型結 構(DE 19744095，W0 9914760)。 但，不論是何者，皆爲於寫入至記憶層時，以電流脈 衝所造成之電流磁場進行反轉之故，消耗電力爲大，配線 容許電流密度上有其極限之故，可堆積之單元數則有其限 制，又，寫入電流之絕對値亦及於1 m A程度之故，驅動 器之面積會有變大等之問題 爲此，與其他之非揮發固體磁性記憶體之FeRAM ( 強介電質隨機存取記憶）或快閃記憶體等比較之時，需改 善的問題仍多。 對於此等之問題，提案有於寫入配置之周圍，設置高 導磁率之磁性材料所成薄膜的固體磁性記憶裝置（美國專 利5 6 5 94 99號、美國專利5 94〇3 19號）。根據此等之磁性 記憶裝置，於配線之周圍，設置高導磁性膜之故，於對磁 性記錄層之資訊寫入，可有效減低磁性記錄層之資訊寫入 所需的電流値。 【發明內容】 但是，美國專利56594 99號所揭示之磁性記憶裝置中 ，施加於磁阻效果膜之記錄層的磁場爲不均’美國專利 5 6 5 6 2 7 6號和美國專利5 9 4 〇 3 1 9號所揭示之磁性記憶裝置 中，則如「雙自旋閥型雙重穿隧接合」’於堆積之磁性層 中心部，設置自由層（記錄層）的構造中’於自由層難以 有效施加磁場。 -9- (4) (4)1222230 又，另一方面，國際專利申請案 WO 00/10172中所 揭示之磁性記憶裝置中，雖成爲可於自由層施加大磁場之 構造，但其製造上極爲困難。 又，更且，經由本發明人獨自之檢討結果，於寫入配 線之周圍，設置由如此磁性材料所形成之被覆層時，得知 此被覆層之磁化狀態極爲重要。即，得知不控制被覆層之 磁化狀態時，無法將自寫入配線之電流磁場有效率地透加 於磁阻效果元件之記錄層。又，同時，由於被覆層之磁化 方向，於接近之磁阻效果元件間，會產生磁性之相互作用 ，曲線會變形之故，對於寫入邊取會產生不良的影響。 本發明係根據有關課題之認識而成者，其目的乃提供 於寫入配線之周圍，設置磁性材料所成之被覆層時，經由 控制該磁化狀態，可有效率地將電流磁場施加於記錄層之 磁性記憶體。 【爲解決課題之手段】 爲達上述目的，本發明之第1之磁性記憶體乃具備 具有磁性記錄層之磁阻效果元件， 和於前述磁阻效果元件之上或下，向第1之方向延伸 存在的第1之配線； 藉由於前述第1之配線經由流有電流而形成之磁場， 於前述磁性記錄層記錄資訊的磁性記憶體中， 前述第1之配線乃於該兩側面之至少任一者，具有結 晶磁性向異性定數K1爲5x 104erg/CC以下之磁性體所成 -10- (5) (5)1222230 被覆層； 前述被覆層乃具有沿前述第1之配線之長度手向，磁 化容易之單軸向異性爲特徵者。 根據上述構成時，可解除對於鄰接記憶單元之寫入串 訊，且安定藉由被覆層之寫入磁場地，施加於磁阻效果元 件，更且可解除此磁阻效果元件間之無用之磁性相互作用 〇 又，本發明之第2之磁性記憶體乃具備 具有延伸存在於第1之方向的第1之配線， 和設於前述第1之配線上的磁阻效果元件， 和於前述磁阻效果元件之上，延伸存在於與前述第1 之方各交叉方向的第2之配線； 藉由於前述第1及第2之配線經由流有電流而形成之 磁場，於前述磁阻效果元件之記錄層，記錄2値資訊之任 一的磁性記憶體中， 前述第1及第2之配線之至一者乃至少於該兩側面， 具有結晶磁性向異性定數K1爲5x 104erg/Cc以下之磁性 體所成被覆層； 前述被覆層乃具有設置該被覆層之配線之長度手向， 磁化容易之單軸向異性爲特徵者。 根據上述構成時，可解除對於鄰接記憶單元之寫入串 訊，且安定藉由被覆層之寫入磁場地，施加於磁阻效果元 件’更且可解除此磁阻效果元件間之無用之磁性相互作用 -11 - (6) (6)1222230 在此所謂「交叉」乃指於空間上，2條之配線非平行 且不相交地加以配置之狀態。 又，本發明之第3之磁性記憶體乃具備 具有延伸存在於第1之方向的第1之配線， 和設於前述第1之配線上的磁阻效果元件， 和於前述磁阻效果元件之上，延伸存在於與前述第1 之方各交叉方向的第2之配線； 藉由於前述第1及第2之配線經由流有電流而形成之 磁場，於前述磁阻效果元件之記錄層，記錄2値資訊之任 一的磁性記憶體中， 前述第1及第2之配線之至一者乃至少於該兩側面， 具有磁性體所成被覆層； 更具備由前述配線視之，鄰接於前述被覆層之外側設 置之導電性非磁性材料所成導電層爲特徵者。 【發明之效果】 $口以上所詳述，根據本發明可實現超低消費電力·低 « @ •無串訊之大容量磁性記憶體，對於產業上有很大的 利益。 【實施方式】 [發明之實施形態】 &下’參照圖面，對於本發明之實施形態加以說明。 ® 1乃單純化表示本發明之磁性記憶體之記憶單元主 -12- (7) (7)1222230 要部分之模式圖。即同圖（a )係表示包含於記憶單元之 一對之寫入配線及磁阻效果元件的正面圖，同圖（b )係 該平面圖，同圖（c )係該側面圖。 即，本發明之磁性記憶體乃於磁阻效果元件C之上下 ，對向設置略正交之一對之寫入配線BL、WL。於磁阻效 果元件C，經由施加磁場，設置該磁化方向可反轉之磁性 記錄層。然後，經由於一對之寫入配線BL、WL各流動寫 入電流所產生之合成磁場，適切反轉此磁性記錄層之磁化 方向，執行「寫入」，即執行資訊之記錄。 一對之寫入配線BL、WL係於該周圍具有磁性材料所 成被覆層SM。被覆層SM乃各設於各別之配線之兩面側 及由磁阻效果元件視之背面側，具有防止磁場之洩漏之作 用。即，經由設置被覆層SM，可防止鄰接於寫入配線BL 、WL所產生之電流磁場所成左右方向或上下方向的其他 之記憶單元的「寫入串訊」。 又，更且，如此之被覆層SM乃其本身成爲所謂「磁 性軛」，引導寫入配線BL、WL周圍所產生電流磁場，具 有集中於磁阻效果元件C之磁性記錄層的作用。結果，可 減低寫入電流，使記憶體之消耗電力下降。 再則，於本發明中，可將如此被覆層SM之磁化容易 方向Μ，對於配線BL、WL之長度方向，形成於平行之方 向。於如此配線長軸方向，將單軸向異性設於被覆層SM 時，可使與該正下或正上之磁阻效果元件C的磁性相互作 用之影響變小，抑制經由寫入電流所產生電流磁場之「不 -13- (8) (8)1222230 均」，使配線上之串訊之影響減小。 即，未規定被覆層SM之磁化方向時，電流磁場所成 被覆層SM之磁化方向之反轉會變得非一定之故，施加於 磁阻效果元件之磁性記錄層的寫入磁場會有參差之疑慮。 又，被覆層SM之磁化方向朝向磁阻效果元件C之方向， 爲產生磁性之相互作用，於寫入或讀取動作，會有產生不 安定之現象的疑慮。 對此，將被覆層SM之磁化容易方向，規定於配線 BL、WL之長度方向時，可解決此等之問題，可進行安定 之寫入、讀取。 做爲如此被覆層S Μ之材料，使用結晶磁性向異性定 數Κ1爲5x 104erg/CC以下之材料爲佳。具體而言，例如 可使用鎮鐵（Ni-Fe)合金、銘·錄（Co-Ni)合金、銘鐵 鎳（Co-Fe-Ni)合金、或鈷（Co)和鉻（Zr)、給（Hf) 、鈮（N b )、鉅（T a )、鈦（T a )之至少任一之合金（ 包含非晶質合金）、或（Co、Fe、Ni) - (Si、B) - (P、 A1、Mo、Nb、Μη )系等之非晶質合金、（Fe、Co ) - ( B 、Si、Hf、Zi*、Sm、Ta、Al) - (F、〇、N)系等之金屬· 非金屬奈米碳膜，或絕緣性肥粒鐵等。 例如，經由選擇適當的目標組成，坡莫合金（NiFe ) 之K1可容易地選擇約2x 103erg/cc，CoNi之K1可容易 地選擇約4x 104erg/cc，CoFeNi之K1可容易地選擇約1 X 104erg/cc 〇 又’將此等之任一所成薄膜，可做爲單層加以使用， -14- (9) (9)1222230 或堆積複數種類之薄膜加以使用。 對於此等之材料所成被覆層SM，爲沿配線BL、WL 之長軸方向供予單軸各異性，規定被覆層SM之形狀，或 附予磁性層亦可。 例如，如圖2所示，將沿配線BL、EL之周圍之被覆 層SM的長度之合計（2L2 + L3 )，較配線BL、EL之長軸 方向之被覆層SM的長度爲短時，經由形狀效果，沿 長軸方向之單軸向貫性則不生成。 又，更且，考量實際使用之磁性材料的磁區範圍尺寸 時，將上述被覆層SM的長度之合計（2L2 + L3)，更期望 成爲1 μηι以下爲佳。即，成爲此範圍時，難以產生配線 長軸方向以外之磁化。 又，另一方面，令配線BL、WL之長軸方向之被覆層 SM之長度，成爲磁阻效果元件之長軸方向之長度1之 約1 . 5倍時，無來自寫入配線BL、WL之浮動磁場（stary f i e 1 d )之影響，可得安定之開關特性。 又，令被覆層SM之厚度t!、t2成爲0.05 μπι以下時 ，該膜厚方向之反磁場會變大，於磁場中退火時，不形成 沿膜厚方向之磁性向異性。就結果而言，可使正下或正上 之磁阻效果元件C之磁性相互作用之影響變小，抑制經由 寫入電流所產生之寫入磁場的不均，可使配線上之串訊影 響變小。 又，經由形狀效果，做爲得單軸向異性之一個方法， 有複數分割設於配線BL、WL之周圍的被覆層sΜ的方法 -15- (10) (10)1222230 圖3係例示具有如此分割之被覆層SM之配線剖面的 模示圖。即，於同圖（a )表示之具體例時，被覆層SM 係於配線BL、WL之兩側面及背面，各別分割獨立地加以 設置。如此地，於配線周圍方向，分割被覆層SM時，可 容易之成爲將各被覆層SM沿配線之長度方向之「細長」 形狀，可容易賦予沿配線長軸方向之單軸向異性。然而， 形成於配線BL、WL之寫入電流磁場乃將配線BL、WL 之周圍回流被覆層SM之內部地加以形成之故，於分割之 被覆層SM之「連接縫」，由被覆層SM之端面至端面， 通過磁束。因此，如此地，分割被覆層SM時，由該「連 接縫」至周圍，幾乎無磁場洩漏的問題。 又，圖3 ( b )所表之具體例之時，被覆層SM乃分割 爲配線BL、WL。將配線之角爲被覆層SM所被覆之故， 對於磁束之洩漏，尤其特別有利。 又，圖3 ( c )所表之具體例時，於配線BL、WL之 側，分割被覆層SM。更且，於圖3 ( d )之具體側之時， 於背面分割被覆層SM。圖3 ( e )乃於配線上形成阻隔金 屬層BM，被覆層SM乃分割於配線之兩側面和阻隔金屬 層BM上而設置。 以上，如圖3所例示，將被覆層SM經由分割於配線 BL、WL之周圍方向，可使被覆層SM容易成爲「細長」 形狀，可確實且容易賦予沿配線長軸方向之單軸向異性。 然而，做爲製造圖3(c)及（d)所表示之構造的方 -16- (11) (11)1222230 法，例如形成配線BL、WL之後，順序形成被覆層SM。 又，做爲製造圖3(e)表示之構造的方法，堆積各 配線和阻隔金屬層，於經由RIE等之方法加以圖案化時， 進行配線之側蝕刻地，選擇各材料或蝕刻條件。如此之時 ，阻隔金屬層BM之兩端較配線向外側突出，形成過附著 。於此狀態，將被覆層SM經由電鍍等之方法形成時，得 圖3 ( e )所表之構造。 另一方面，做爲規定被覆層S Μ之磁化方向的方法， 有堆積反強磁性體所成層之方法。 圖4 ( a )及（b )乃表示堆積反強磁性體所成層之被 覆層的槪念圖。 即，於磁性體所成被覆層SM之周圍，堆積強磁性層 AF。如此地，經由堆積強磁性層AF，可將被覆層之磁化 方向固定於配線長軸方向。於此時，反強磁性層AF乃如 圖4 ( a )所示，堆積於被覆層S Μ之外側即可，或圖4 ( b )所示，堆積於被覆層SM之內側亦可。又，於2層或 其以上之被覆層SM之層間，插入反強磁性層AF亦可。 又，於被覆層SM和反強磁性層AF間，插入非磁性 層，調節被覆層SΜ和反強磁性層AF之磁性結合亦可。 又，如圖3所煽，分割被覆層SM，於各堆積反強磁 性層AF亦可。如此之時，更可確實供予單軸向異性。 又，於各略正交之一對之寫入配線BL、WL，如此地 設置反強磁性層AF之時，需將各反強磁性層AF之磁化 方向，固定於各配線長軸方向之步驟。 -17- (12)1222230 爲此，例如對於上述之配線BL、WL，使 (強磁性/反強磁性間之結合力成爲0的溫度 強磁性層即可。即，經由磁場中退火處理，於 溫度之過程，首先，於形成保護溫度高之反強 線之長軸方向，透加平行之磁場，經由冷卻至 低溫，固定磁化方向。之後，對於另一方之配 向，於平行方向，施加磁場地，經由冷卻至較 置之反強磁性層之保護溫度的低溫，固定磁化 如此之方法係經由使用保護溫度爲5 0 °C程 種類之反強磁性體而實施。反強磁性體之保護 鎳·錳爲43〇°C、白金錳爲3 60°C、銥·錳爲 錳爲150°C。因此，選擇此等中之任一者之2 上下之配線BL、WL即可。 又，做爲被覆層SM之材料，使用結晶磁 數Kl ( 1次項）爲5x 104erg/cc以下之材料時 至反強磁性層 AF和強磁性膜之保護溫度以_ SM之長度及厚度等滿足上述所定之條件時，： 線方向，可各確實附予單軸向異性。 如此，經由對應納爾溫度，順序降低溫度 正交之一對之寫入配線，將被覆層SM之磁化 線長軸方向。
又，於此等配線和被覆層SM間或被覆層 ，設置氮化鉅（TaN)、氮化矽（SiN)、氮化 等所成「阻隔金屬」爲佳。又，於被覆層SM 用保護溫度 )不同的反 由高溫下降 磁性層的配 較保護溫度 線之長軸方 形成於此配 方向。 度不同的2 溫度乃例如 2 70〇C、鐵 個，使用於 性向異性常 ，經由加熱 h，被覆層 於正交之配 ，對於各略 ，固定於配 SM之外側 :鈦（TiN) 和反強磁性 -18- (13) (13)1222230 膜之間，插入銅（Cu )等所成非磁性層，調整被覆層SM 和反強磁性膜之相互作用，調整軟磁性特性亦可。 以上，對於在於被覆層SM賦予單軸向異性之方法加 以說明。 另一方面，就本發明而言，於被覆層S Μ之外側或內 側，可設置銅等所成導電層。此導電層乃將被覆層SM經 由電鍍等之方法形成之時，做爲種晶層作用之。 圖4 ( c )及（d )乃表示設置如此導電層之配線之橫 剖面的模式圖。 即，圖4 ( c )乃於位元線BL或字元線WL之外側， 設置被覆層SM，於該周圍設置導電層CL。更且，於導電 層CL之外側，設置阻隔金屬層BM。阻隔金屬層BM之 周圍則例如可經由Si 02等之絕緣層IL埋入。在此，阻隔 金屬層BM乃由TiN或TaN等所成，被覆層SM等之材料 則具有防止擴散至周圍之機能。 圖4 ( c )所示之配線構造乃由該周圍順序形成之情 形，爲有利之構造者。即，於絕緣層IL形成配線用之溝 ，於該溝之內壁，首先形成阻隔金屬層BM。因此，之後 ，形成導電層CL。導電層CL乃例如經由銅等加以形成 〇 接著，將導電層CL做爲種晶層，於其上，經由電鍍 法，形成由磁性體所成被覆層SM。然後，於被覆層SM 之內側，經由電鍍法等，形成配線BL ( WL )。 根據以上說明之步驟時，經由將導電層CL做爲種晶 -19- (14) (14)1222230 層使用，可防止被覆層SM之島狀成長。即，可將薄且均 勻之被覆層S Μ經由電鍍法加以形成。由此地，經由形成 薄且均勻之被覆層SM，可容易賦予單軸向異性。 另一方面，表於圖4 ( d )之構造時，於位元線BL或 字元線WL之外側，首先，設置阻隔金屬層BM，於該外 側，依導電層CL、被覆層SM、阻隔層BB之順序設置。 被覆層SM之周圍例如經由絕緣層IL加以埋入。阻隔層 BB乃例如經由SiN等加以形成。 圖4 ( d )之構造乃適用於由內側之配線BL ( WL )順 序形成之步驟。即，於此時，將銅等所成導電層CL做爲 種晶層，於該表面，將被覆層SM經由鍍層法加以形成。 此時，可防止被覆層SM之島狀成長。即可將薄且均勻之 被覆層SM經由鍍層法加以形成。由此，經由形成薄且均 勻之被覆層SM，可容易賦予單軸向異性。 然而，圖4 ( c )之構造乃例如適於形成於磁阻效果 元件C之下側的配線。 另一方面，圖4 ( d )之構造乃適於形成於磁阻效果 元件C之上側的配線。
圖4(c) 、（ d )之任一之情形下，阻隔金屬層BM 或阻隔層BB乃具有構成被覆層SM之元素，藉由埋入周 ， 圍之絕緣層IL，或磁阻效果元件C，防止擴散於設於該下 _ 方之MO S電晶體等之半導體元件部的機能。 以上，對於設於被覆層SM之外側或內側的導電層 CL加以說明。 •20- (15) (15)1222230 另一方面，於此等之被覆層SM，經由更設置朝向磁 阻效果元件C之突出部，可更實現低消耗電力、低電流之 自旋反轉。 圖5乃例示具有如此突出部之被覆層的模式圖。 即，於同圖所示，設置由寫入配線BL、WL之側面， 朝向磁阻效果元件C之方向突出之突出部P。 設置如此突出部P時，可將引導至被覆層SM中之寫 入磁場，集中於磁阻效果元件C之磁化記錄層。即，本發 明之被覆層SM乃做爲「磁性軛」被作用，引導形成於配 線BL、WL之周圍之寫入磁場。然後，經由設置如此突出 部P，將寫入磁場之放出端，接近磁阻效果元件C之磁性 記錄層，可有效地加以施加。 圖6及圖7乃例示設置如此突出部P時之配線BL、 WL和磁阻效果元件C之關係模示圖。即，圖6之具體例 時，於上側配線之被覆層SM，設置突出部P。然後，於 圖7之具體側時，更且於下側配線之被覆層SM，設置突 出部P。 如此等之具體例，經由於被覆層SM設置突出部P， 可將寫入磁場之放出端，接近於磁阻效果元件C，可更提 升電流磁場效率，達成低消耗電力化、低電流化。 又，如此地，可減低寫入電流時，可使驅動電路之容 量變小，寫入配線之粗細可變細之故，可縮小記憶體之尺 寸，提升集積層。 又’更且’經由下降寫入電流，可抑制寫入配線之電 -21 - (16) (16)1222230 子遷移等之問題，提升磁性記憶體之可靠性，而延長壽命 〇 圖8乃例示施加寫入用電流脈衝時之被覆層之磁區（ 範圍）之變化的模式圖。即，同圖（a )乃對於位元線BL ，由平行方向所視之圖，同圖（b )乃對於字元線 WL， 由平行方向所視之圖。 將寫入配線BL、WL通過電流脈衝時，經由電流脈衝 之寬度（對應於透加時間），於被覆層SM形成磁壁。然 後，視配線BL、WL之長軸方向，僅於存在電流脈衝之處 ，對於磁阻效果元件C有效傳達磁場，經由上下之配線之 磁場Η的合成磁場，磁化反轉磁阻效果元件C之磁氣記 錄層。 然而，上述磁阻效果元件之磁化方向乃使圖8所表示 ，不一定需要爲直線狀，經由形成「邊緣區域」等而彎曲 者亦可。即，磁性記錄層之磁化方向乃對應於該平面形態 ，進行種種之變化。 圖9乃表示本發明之磁阻效果元件之磁性記錄層之平 面形態之具體側的模式圖。即，磁阻效果元件之磁性記錄 層乃例如表於同圖（a)，可爲於長方形之一方之對角兩 端附加突出部的形妖，或表於同圖（b )之平行四邊形， 或表於同圖（c)之菱形，表於同圖（d)之橢圓形，或（ e )之邊緣傾斜型等之各種形狀。於此等各具體例中，如 箭頭所表示，形成磁化。 在此，將磁性記錄層，圖案化成爲圖9 ( a )〜（c ) -22- (17) (17)1222230 ' (e )所表示之形狀時，雖然實際上角部被圓滑化之的 _开彡爲多’如此地將角部圓滑化亦可。此等之非對稱之形 ^ %可將微縮術中所使用之標記之圖案形狀，經由成爲非 對稱形狀，可容易地被製作。 又’在此，磁阻效果元件之磁性記錄層之寬度W和 長度L之比L/W乃12以上爲佳，於長度L之方向賦予 單軸向異性爲佳。 接著，對於可使用於本發明之磁性記憶體之磁阻效果 元件C之構造，參照圖1 〇〜圖1 4加以說明。 圖1 〇及圖1 1乃表示具有強磁性單重穿隧接合的磁阻 效果元件之剖面構造的模式圖。 即，圖1 〇之磁阻效果元件時，於基材層BF上，反 強磁性層AF、強磁性層FM、隧道隔層ΤΒ、強磁性層FM 、保護層ΡΒ，依此順序堆積。鄰接於反強磁性層AF堆積 之強磁性層FM則做爲磁化固著層（釘紮層（pinned layer ))作用，堆積於隧道隔層TB上之強磁性層FM則做爲 記錄層（自由層）加以作用。 圖1 1之磁阻效果元件時，於隧道隔層TB之上下， 各設置堆積強磁性層FM和非磁性層NM和強磁性層FM 的堆積膜SL。此時，設於反強磁性層AF和隧道隔層TB 間之堆積膜SL則做爲磁化固定層加以作用，設於隧道隔 層TB上之堆積膜SL則做爲記錄層加以作用。 圖1 2至圖1 4乃例示具有強磁性雙重穿隧接合的磁阻 效果元件之剖面構造的模式圖。對於此等之圖面，關於圖 •23- (18)1222230 1 1及圖1 2，則與前述者同樣，附上同〜 細說明。 圖1 2乃至於圖14例示之構造中，皆 隔層TB，於該上下，設有強磁性層FM或 非磁性層NM之堆積膜SL。於此例示之 件之時，鄰接於上下之反強磁性層AF FM或堆積膜則做爲磁化固定層加以作用 道隔層TB間之強磁性層FM或堆積膜SL 作用。 採用如此雙重穿隧接合時，在於對於 向，可使電流變化（或電壓變化）變小的 〇 然而，於本發明之磁性記憶體所使用 則不限定於圖1 〇乃至於圖1 4所例示者， 用例如堆積第1之強磁性層和非磁性層和 之所謂「自旋閥構造」之磁阻效果元件等 做爲磁阻效果元件採用任一構造之時 性層做爲磁化方向實質上固定之「磁化固 釘紮層）」而作用，將另一方之強磁性層 部之磁場，做爲使磁化方向可變之「磁性 〇 又，如後之詳述，由於讀取方式，可 性層之強磁性層，做爲記錄層加以使用。 於此等磁阻效果元件中，可作爲磁化 符號，省略其詳 設有2層之隧道 丨強磁性層FM和 雙重穿隧接合元 堆積之強磁性層 ’設於2層之隧 則做爲記錄層而 記錄層之磁化方 部分上爲有利的 之磁阻效果元件 除此之外，可使 第2之強磁性層 亦可。 ，將一方之強磁 定層（亦有稱爲 ，經由施加從外 記錄層」而作用 將鄰接於反強磁 固定層來採用之 -24- (19)1222230 強磁性體，例如可採用例如：Fe (鐵）、Co (鈷）、 鎳），或此等合金或，自旋分極率大之磁鐵礦、CrO RXMnO a - y (在此R係表示稀土類、X係表示Ca ( 、Ba (鋇）、Sr (緦））等氧化物，或NiMnSb (鎳· 銻）、PtMnSb (白金·錳·銻）、Co2MnGe等之惠 (鐘銘銅）磁性合金。 此等材料所成之磁性固定層係具有一方向異方性 ，另外其厚度係〇. lnm以上lOOnm以下爲佳。更且 強磁性層之膜厚係必須爲不成爲超常磁性之程度之厚 而厚度爲〇.4nm以上爲佳。 又，做爲磁化固定層使用之強磁性體係以附加反 性膜來固定磁化者爲佳。做爲如此之反強磁性膜係可 Fe (鐵）-Μη (錳）、Pt (白金）-Μη (錳）、Pt ( )-Cr (鉻）-Μη (錳）、Ni (鎳）-Μη (錳）、Ir ( ! Mu (錳）、NiO (氧化鎳）、Fe203 (氧化鐵）、或 之磁性半導體等。 又，於此待磁性體係可添加Ag (銀）、Cu (銅 An (金）、A1 (鋁）、Mg (鎂）、Si (矽）、Bi ( 、Ta (鉅）、：B (硼）、（：（碳）、Ο (氧）、N (氮 Pd (鈀）、Pt (白金）、Zr (銷）、Ir (銥）、W ( 、Mo (鉬）、Nb (鈮）、Η (氫）等非磁性元素，來 磁性特性，或調節其他結晶性、機械特性、化學特性 種物性。 另一方面，做爲磁化固定層亦可採用強磁性層與
Ni ( 2 ' 鈣） 猛· 斯勒 爲佳 ，此 度， 強磁 列舉 白金 R )- 上述 )' f必） )' 鎢） 調節 等各 非磁 -25- (20) (20)1222230 性層之堆積膜。例如，可採用圖1 1等所例示之強磁性層 /非磁性層/強磁性層之3層構造。此時，藉由非磁性層， 於兩側之強磁性層，發揮反強磁性之層間的相互作用者爲 佳。 更具體而言，做爲將磁性層固著於一方向之方法，將 Co ( Co-Fe ) /Ru/Co ( Co-Fe ) 、Co ( Co-Fe ) /Ir (銥） /Co ( Co-Fe) 、Co ( Co-Fe) /Os (餓）/Co ( Co-Fe)、磁 性半導體強磁性層/磁性半導體非磁性層/磁性半導體強磁 性層等之3層構造之堆積膜做爲磁化固定層，更且鄰接於 此設置反強磁性膜爲佳。 做爲此時之反強磁性膜，亦與前述之構成相同地可採 用 Fe-Mn、Pt-Μη、Pt-Cr-Mn、Ni-Mn、Ir-Mn、NiO、 Fe203、磁性半導體等。當採用此構造時，除了此磁化固 定層之磁化牢固地固定磁化之外，另外可減少（或調節） 由磁化固定層之拽漏磁場（s t r a y f i e 1 d )，並根據改變形 成磁化固定層之2層強磁性層膜厚，可調整磁性記錄層之 磁化偏移。 另一方面，作爲磁性記錄層（自由層）之材料，亦與 磁化固定層相同地可採用例如Fe (鐵）、Co (鈷）、Ni (鎳）、或此等合金或、自旋分極率大之磁鐵礦、Ci*02、 RXMn03.y (在此R係表示稀土類、X係表示Ca (鈣）、 Ba (鋇）、Sr (緦））等氧化物、或NiMnSb (鎳·錳‘ 銻）、PtMnSb (白金錳·銻）等之惠斯勒（錳鋁銅）磁 性合金。 -26- (21) (21)1222230 做爲由此等材料所成之磁性記錄層之強磁性層係對於 膜面具有略平行之方向之單軸向異性爲佳，另外其厚度係 0.1 nm以上，100 nm以下爲佳。更且，此強磁性層之膜厚 係必須爲不成爲超常磁性之程度之厚度，厚度爲〇.4nm以 上爲更佳。 又，做爲磁性記錄層可採用軟磁性層/強磁性層之2 層構造、或強磁性層/軟磁性層/強磁性層之3層構造。而 做爲磁性記錄層，使用強磁性層/非磁性層/強磁性層之3 層構造、或強磁性層/非磁性層/強磁性層/非磁性層/強磁 性層之5層構造，經由控制強磁性層之層間的相互作用強 度，即使爲記憶單元之磁性記錄層之單元寬度成爲次微米 時，亦不用增加電流磁場之消耗電力，可得到更佳之效果 。5層構造之時，中間強磁性層係使用以軟磁性層或非磁 性元素所分割之強磁性層爲更佳。 於磁性記錄層中，可於磁性體添加 Ag (銀）、Cu ( 銅）、An (金）、A1 (鋁）、Mg (鎂）、Si (矽）、Bi (鉍）、Ta (鉅）、B (硼）、C (碳）、Ο (氧）、N ( 氮）、Pd (鈀）、Pt (白金）、Zr (鉻）、Ir (銥）、W (鎢）、Mo (鉬）、Nb (鈮）、Η (氫）等非磁性元素， 調節磁性特性、或調節其他結晶性、機械特性、化學特性 等各種物性。 另一方面，於做爲磁阻效果元件採用TMR元件之時 ，做爲設置在磁化固定層與磁化記錄層之間的隧道隔層 ΤΒ之材料係可採用Α12〇3 (氧化鋁）、Si02 (氧化矽）、 -27- (22) (22)1222230
MgO (氧化鎂）、A1N (氮化鋁）、Bi203 (氧化鉍）、 MgF2 (氟化鎂）、CaF2 (氟化鈣）、SrTi02 (氧化鈦緦） 、AlLa03 (氧化鑭鋁（La之外可爲其他之之稀土類元素 ))、A1-N-0 (氧化氫化鋁）、非磁性半導體（ZnO、 InMn、GaN、GaAs、Ti02、Zn、Te或於此攙雜過渡金屬 )等。 此等化合物係從化學量論來看，並不需要完全正確之 組合’可存在有氧素、氫素、氟素等之欠損或過度不足。 又，此絕緣層（介電質層）之厚度係隧道電流流動程度之 厚度爲薄者爲佳，而實際上係10nm以下爲佳。 如此之磁阻效果元件係可使用各種濺射法、蒸鍍法， 分子線磊晶法、CVD法等之通常的薄膜形成手段，形成 在特定之基板上。做爲此情況之基板係例如可使用S i ( 矽）、Si〇2 (氧化矽）、Al2〇3 (氧化鋁）、尖晶石、A1N (氮化鋁）、GaAs、GaN等各種之基板。 又，於基板上，做爲基材層及保護層等。設置由Ta (鉅）、Ti (鈦）、Pt (白金）、Pd (鈀）、Au (金）、 Ti (鈦）/Pt (白金）、Ta (鉅）/Pt (白金）、Ti (·鈦） /Pd (鈀）、Ta (鉅）/Pd (鈀）、（:u (銅），A1 (鋁）、 GaAs、GaN、ZnO、Ti02等之半導體基材等所成層亦可。 以上，對於本發明之磁性記憶體所使用之磁阻效果元 件之堆積構造進行說明。 接著，對於本發明磁性記憶體之單元構造，列舉具體 例加以說明。 -28- (23) (23)1222230 圖15至圖17乃表示使用開關電晶體時之單元之架構 的模式剖面圖。即，同圖（a )乃對於位元線BL從垂直 方向所視之圖，同圖（b )乃對於字元線WL從垂直方向 所視之圖。 做爲開關電晶體，使用MOSFET時，讀取乃將下部 選擇電晶體T開啓，藉由磁阻效果元件C，於位元線BL ，流入感測電流而進行。 另一方面，寫入乃使用正交之位元線BL和字元線 WL而進行。然後，於此等位元線BL及字元線WL中， 關於圖1至圖8，設置賦予如前述之單軸向異性之被覆層 SM 〇 又，圖16所表之具體例時，於被覆層SM設置突出 部P，於位元線BL、字元線WL，可將被覆層SM接近磁 阻效果元件C之故，更可以低消耗電力、低電流進行寫入 〇 又，圖1 7所表示之具體例時，分割被覆層SM之突 出部P而設置。即，突出部P乃從設於位元線BL之被覆 層SM分離，設於連接於磁阻效果元件C之讀取位元線 RBL之側面。於設置突出部p之時，位元線BL之周圍方 向之被覆層之長度易於變長之故，有形狀效果下降的情形 。對此，如本具體例，經由分離突出部P而設置，可賦予 形狀效果所成單軸向異性。 另一方面，爲實現更爲超大容量之記憶體，使用可堆 積記憶陣列之架構，進行多層化爲佳。在此，接著。對於 -29- (24) (24)1222230 可容易進行堆積化架構加以說明。 圖18乃表示本發明可使用之架構之第2之具體例的 模式圖。即，同圖乃表示記憶陣列之剖面構造。於此架構 時，於讀取/寫入用位元線BL，藉由二極體D，並列連接 磁阻效果元件C。然後，於各磁阻效果元件C之另一端， 連接讀取/寫入用字元線WL。 於讀取時，將連接於目的之磁阻效果元件C之位元線 BL和字元線WL，經由選擇電晶體ST選擇，由感測放大 電路SA檢出電流。又，於寫入時，仍然將連接於目的之 磁阻效果元件C之位元線BL和字元線WL，經由選擇電 晶體ST選擇，流入寫入電流。此時，於位元線BL和字 元線WL，合成各產生之磁場的寫入磁場，經由將磁阻效 果元件C之磁性記錄層之磁化，朝向特定之方向，而進行 寫入。 二極體D乃具有於此等讀取時或寫入時，藉由配線成 爲矩陣狀之其他之磁阻效果元件C，遮斷流動之迂迴電流 的功能。 圖19及圖2〇乃表示在於圖18之架構中可採用之被 覆層SM之具體例的模式圖。 於此等之圖面中，爲了簡單說明，僅顯示位元線BL · 、磁阻效果元件C、二極體D、字元線WL，省略此等以 外之要素。於此等之具體例記憶單元中，寫入乃使用正交 之位元線B L和字元線WL加以進行。於位元線B L及字 元線WL中，關於圖1乃至圖8，設置前述被覆層SM， -30- (25) (25)1222230 更且亦形成突出部p。. 然後，圖20之具體例時，分離突出部P，設於二極 體D之側面，可更確實形成形狀效果所產生單軸向異性 。做爲如此突出部P之形成方法，於二極體D之形成後 ，於該上面及側面，堆積絕緣層，於其上堆積突出部P之 材料。之後，將堆積於二極體D上之絕緣層和突出部P 之材料，經由CMP等之方法硏磨除去即可。 接著，對於可採用於本發明之磁性記憶體之架構之第 3之具體例加以說明。 圖2 1乃表示可堆積化記憶陣列之架構之第3之具體 例的模式圖。即，同圖係袠示記憶陣列之剖面構造。 於此架構中，於讀取/寫入用位元線BL和讀取用位元 線Br間，成爲並列連接複數之磁阻效果元件C的「雲梯 型」構成。更且，接近各磁阻效果元件C，寫入字元線 WL則配線於與位元線交叉之方向。 對於磁阻效果元件之寫入乃將於讀取/寫入用位元線 BL經由流入寫入電流所產生之磁場，和於寫入用字元線 WL經由流入寫入電流所產生之磁場的合成磁場，作用於 磁阻效果元件之磁性記錄層而進行。 另一方面，於讀取之時，於位元線BL1及Br之間， 施加電壓。結果，流入電流在此之間並聯連接之所有磁阻 效果元件。此電流的合計，經由感測放大器S A檢出，接 近於目的之磁阻效果元件之字元線WL，施加寫入電壓， 將目的之磁阻效果元件之磁性記錄層之磁化改寫至特定之 -31 - (26) (26)1222230 方向。根據檢出此時之電流變化，可進行目的之磁阻效果 元件之讀取。 即，改寫前之磁性記錄層之磁化方向如與改寫後之磁 化方向爲相同時，根據感測放大器SA所檢測之電流則沒 有變化。但，於寫入前後，磁性記錄層5 2之磁化方向反 轉之時，根據感測放大器SA所檢測之電流則經由磁阻效 果而變化。如此，可讀取改寫前之磁性記錄層之磁化方向 ，即收容資料。 但，此方法係對應於讀取時變化之收容資料，即對應 所謂「破壞讀取」。 對此，將磁阻效果元件之構成，成爲磁化自由層/絕 緣層（非磁性層）/磁性記錄層之構造的時，可進行所謂 「非破壞讀取」。即，使用此構造之磁阻效果元件之時， 於磁性記錄層記錄磁化方向，在讀取時，使磁性記錄層之 磁化方向作適宜的變化，經由比較感測電流，可讀取磁性 記錄層之磁化方向。但對於此情況係有必要較磁性記錄層 之磁化反轉磁場，磁化自由層之磁化反轉磁場者爲小地加 以設計。 圖2 2乃例示於圖2 1之架構中所設之被覆層SM的模 式圖。在此，爲了簡單說明，僅表示位元線BL、磁阻效 果元件C、字元線WL，省略除此等以外之要素。 圖22所表之具體例中，寫入乃使用正交之位元線BL 和字元線WL加以進行。然後，於此等經由設置被覆層 SM，無寫入串訊之虞，可進行以低消耗電力、低電流之 -32- (27) (27)1222230 寫入。 接著，對於可採用本發明之磁性記憶體之架構之第4 之具體例加以說明。 圖23乃表示可堆積化記憶陣列之架構之第4之具體 例的模式圖。即，同圖係表示記憶陣列之剖面構造，即， 同圖（a )乃對於位元線BL由垂直方向所視之圖，同圖 (b )乃對於字元線WL由垂直方向所視之圖。 於此架構中，於讀取/寫入用位元線BL，並列連接複 數之磁阻效果元件C，於此等磁阻效果元件之另一端，各 讀取用位元線B r則連接成爲矩陣狀。 更且，接近於此等之讀取用位元線Br，配線寫入用 字元線WL。 對於.磁阻效果元件之寫入乃將於讀取/寫入用位元線 BL，經由流入寫入電流所產生之磁場，和於寫入字元線 WL，經由流入寫入電流所產生之磁場的合成磁場，經由 作用於磁阻效果元件之磁性記錄層而進行。 另一方面，經由選擇電晶體ST，選擇位元線Bl和 B r，於目的之磁阻效果元件，流入感測電流，經由感測放 大器S A加以檢出。 圖24及圖25乃表示圖23之架構可設置之被覆層SM 的模式圖。即，圖（a )乃對於位元線B L由平行方向所 視之圖，同圖（b )乃對於字元線WL由平行方向所視之 圖。 然而，圖24及圖25乃表示與圖23反轉上下關係之 -33- (28) (28)1222230 狀態。又，於此圖中，亦爲了簡單說明’僅表示位元線 BL及Br、磁阻效果元件C、字元線WL，省略除此等以 外之要素。 如圖24所表示，於位元線BL及字元線WL，設置具 有單軸向異性之被覆層SM，更且於字元線形成突出部P 〇 如此之時，無寫入串訊之虞’可進行以低消耗電力' 低電流之寫入。 又，表於圖之具體側之情形，於字元線WL中， 突出部P則分離而設。即’此突出部p與設於字兀線WL 之周圍之被覆層s Μ分離’形成於讀取用位元線Β Γ之側 面。如此分離之時，易於產生形狀效果所造成之單軸向異 性。 接著，對於可採用本發明之磁性記憶體之架構之第5 之具體例加以說明。 圖26乃表示可使用於本發明之架構之第5之具體例 的模式圖。即，同圖係表示記憶陣列之剖面構造。 此具體例之情形下，讀取用位元線Br藉由引線1，連 接於磁阻效果元件C，於磁阻效果元件之正下方，配線有 寫入用字元線WL。 圖27乃表示圖26之架構之被覆層之具體例之模示圖 。於此圖中，亦爲了簡單說明，僅表示位元線BL、磁阻 效果元件C、字元線WL，省略除此等以外之要素。如此 地，於位元線BL及字元線WL，經由設置具有單軸向異 -34- (29)1222230 性之被覆層SM，可無串訊之虞，安定進行寫入及 作，以低消耗電力、低電流進行寫入。 圖28及圖29乃表示本發明可使用之被覆層之 型例的模示圖。 即，如例示於此等之圖面，可將磁阻效果元件 絕緣體IN所埋入，被覆該兩端地，延伸出被覆層 以形成。 圖30乃至圖37係表示於圖18至圖27之堆積 構造的模式剖面。此等之圖面中，關於圖1乃至Ϊ 與前述者同樣之要素則附加同一之符號，省略詳細 首先，圖30及圖31係表示關於圖18乃至圖 積前述架構之構造。 圖3 0之具體例中，將寫入字元線WL，對於 之磁阻效果元件C 1、C2而言，被共通使用之故， SM僅設於側面。於此時，在於被覆層SM經由賦 長度方向之單軸向異性，可進行安定之記錄、再生 另一方面，表於圖3 5之具體例時，於字元線 插入被覆層SM。此被覆層SM乃遮斷由上下之位3 所產生之寫入磁場，具有抑制上下間之寫入串訊的 又，將此被覆層SM由絕緣體形成之時，可各獨立 之字元線WL加以使用。 接著，圖36及圖37乃表示關於圖26及圖27 前述架構之構造。 圖3 6之具體例時，將寫入字元線WL，對於 讀取動 另一變 C經由 SM加 架構之 S 29， 說明。 20，堆 該上下 被覆層 予配線 〇 WL中 ί；線 BL 功能。 該上下 ，堆積 該上下 -35- (30) (30)1222230 之磁阻效果元件C 1、C2而言，被共通使用之故，被覆層 s Μ僅設於側面。於此時，在於被覆層s Μ經由賦予配線 長度方向之單軸向異性，可進行安定之記錄、再生。 另一方面，表於圖3 7之具體例時，於字元線WL中 插入被覆層SM。此被覆層SM乃遮斷由上下之位元線BL 所產生之寫入磁場，具有抑制上下間之寫入串訊的功能。 又，將此被覆層SM由絕緣體形成之時，可各獨立該上下 之字元線WL加以使用。 . 以上，如圖3 0乃至圖3 7所例示，成爲堆積型之構造 時，可使之更大容量化。於如此堆積化時，本發明乃關於 圖1至圖8，如前所述，發揮明顯之作用。 【實施例】 以下，參照實施例，對於本發明之實施形態，更詳細 地加以說明。 (第1之實施例） 首先，做爲本發明之第1之實施例，將表於圖23及 圖24之單純矩陣構造之記憶陣列爲基本，形成具有1 Οχ 1 〇之TMR單元的磁性記憶體。在此，配線之本體爲銅（ Cu )所成示1 μΐΏ之導電層。因此之後，將絕緣層以CVD 法製作之後，進行CMP，進行平坦化。之後，將具有強 磁性雙重穿隧接合的TMR之堆積構造膜，經由濺鑛法加 以成膜。 -36- (31) (31)1222230 各層之材質及層厚係，由下側依序爲Ta ( 3nm ) /Ru (3nm) /Ir-Mn ( 8nm) /CoFe ( 3nm) /Ru ( lnm) /CoFe ( 3nm ) /A10x ( lnm ) /CoFeNi ( 2nm ) /Cu ( 1.5nm ) /CoFeNi ( 2nm) /A10x ( lnm) /CoFe ( 3nm) /Ru ( lnm) /CoFe ( 3nm ) /IrMn ( 8nm) /Ta ( 9nm) Ru ( 3nm) o 接著.，將最上層之Ru層做爲硬式光罩使用，藉由使 用氯系之鈾刻氣體的RIE，經由至下側之Ru/Ta配線層蝕 刻堆積構造層，製作TMR元件之獨立圖案。 之後，以同樣之方法形成層間絕緣膜，進行平坦化之 後’成膜字元線WL，進行圖案化之後，經由鍍層法，形 成被覆層SM。此時，對於被覆層SM之厚度成爲〇.〇! μιη〜0.06 μηι，TMR元件之短軸長度爲〇·25 μιη，長軸長度 爲0.3 μηι〜0·8 μηι之範圍變化的試料，l3(圖2所示）之 長度爲TMR長度+0.15 μιη。 在此，被覆層S Μ中，爲形成較配線WL向下突出之 突出部Ρ，於形成配線後，掘入該兩側之絕緣側，形成溝 道，於該內壁，濺鍍金屬之種晶層，於其上鍍上被覆層 S Μ之材料，經由埋入溝道而形成。 又’製作令上部字元線WL和下部字元線WL之被覆 層SM之長度（圖2之1^)，以從TMR之長軸長度至2.0 μπι的範圍內變化之試料。L!爲2·0 μιη時，鄰接之被覆層 S Μ間則完全連接而一體化。此時，字元線w L之被覆層 SM之膜面垂直方向長度（圖2之L2)爲0·2μηι。 之後，導入可施加磁場之熱處理爐，於TMR元件之 -37- (32) (32)1222230 fe性記錄層，導入單軸向異性，又於磁性固定層，導入單 方向向異性。然而，做爲被覆層S Μ之材料，使用結晶磁 性向異性常數Kl ( 1次項）爲5x 104erg/cc以下之材料（ 例如鎳鐵、鈷鐵鎳、銘、鏡等）之故，對於TMR元件進 行磁場中退火的條件（例如7000高斯、3 00°C、1小時） ，賦予單軸向異性。 如此製作之本發明之磁性記憶體中，測定進行1 〇次 寫入後之TMR信號輸出，以檢測旗標圖案，反轉tmr元 件之「1」位準，和「0」位準，調查動作不良之有無。此 時’最佳化寫入電流脈衝電流値和脈衝寬度，以串訊最小 之條件進行。 將此結果，於圖3 8至圖41，以一覽表加以表示。由 此等之結果視之，做爲被覆層SM之材料，使用結晶磁性 向異性常數ΚΙ (1次項）爲5x 104erg/cc以下之材料時， 得知未觀察到由於形狀效果所造成產生單軸向異性的動作 不良’可得良好的特性。然而，在此，L2爲0.2 μηι。 即’較本實施例，磁性被覆層之厚度較〇·〇6 μηι爲薄 之時’又’尤其在L!>1 μηι ^ (2L2 + L3)之時，可知無 動作不良。 又’於上述實施例之配線，藉由Cn (厚0.5nm)， 將FeMn (厚8nm )和IrMn (厚4nm )，賦予各配線之實 施例結果，於圖42至圖44以一覽表表示。賦予反強磁性 膜之時，與圖38〜圖41比較可明白得知，動作不良明顯 減少’可得更好之效果。 -38- (33) (33)1222230 又，本發明人則做爲比較例，做爲被覆層S Μ之材料 ，使用結晶磁性向異性常數Kl ( 1次項）爲lx i〇5erg/cc 之鈷合金（Co^Fe^ )，試作磁性記憶體，調查其動作。 圖4 5及圖4 6，乃顯示此比較例之結果的一覽表。圖 4〇、圖41未發現動作不良之構造中，在於圖45、46則產 生動作不良。如此地，使用結晶磁性向異性常數K1 ( 1 次項）爲lx l〇5erg/cc之材料時，於被覆層SM中，形狀 效果所造成之單軸向異性則變得不安定，而造成動作不良 (第2之實施例） 接著，做爲本發明之第2之實施例，將表於圖26及 圖27之矩陣構造之記憶陣列爲基本，形成具有1 Ox 1 0之 TMR單元的磁性記憶體。 對於此磁性記憶體之構造，則根據該製造手續說明時 ，則爲如下。 於未圖示之基板上，首先，做爲下層之位元線BL， 具有經由鍍層法，鎳鐵（NiFe )所成之被覆層SM，製作 銅（Cu )所成示1 μπι之配線層。因此之後’將絕緣層以 C VD法製作之後，形成連接孔，堆入鎢電極之後’進行 CMP，進行平坦化。之後，將具有連接配線Μχ和強磁性 雙重穿隧接合的TMR之堆積構造膜’經由濺鍍法加以成 膜。 各層之材質及層厚係，由下側依序爲Ta ( 3nm ) /Ru -39- (34) (34)1222230 (3 n m ) /Ρt - Μ η ( 12ηm ) / CοFe ( 3 ηm ) /Ru ( 1 ηm ) /CοFe (3 n m ) /ΑΙΟχ ( lnm) /CoFeNi ( 2nm ) /Ru ( 1 .5 n m ) /CoFeNi ( 2 n m ) /A10x ( lnm) /CoFe ( 3nm) /Ru ( lnm) /CoFe ( 3nm) /Pt-Mn ( 1 2nm ) /Ta ( 9nm ) Ru ( 3 nm ) o 接著，將最上層之Ru層做爲硬式光罩使用，藉由使 用氯系之蝕刻氣體的RIE，經由至下側之Ru/Ta配線層蝕 刻堆積構造層，製作TMR元件之獨立圖案。 之後，做爲絕緣體，將SiOx經由低溫TEOS法堆積 ，藉由CMP法平坦化後，成膜讀取用位元線Br，經由圖 案化而形成，之後，以同樣之方法形成層間絕緣膜，進行 平坦化之後，成膜字元線WL，進行圖案化之後，以鍍層 法，製作被覆層SM。 此時，對於被覆層SM之厚度成爲0.01 μιη〜0.06 μπι ，TMR元件之短軸長度爲 0.25 μπι，長軸長度爲 0.3 μπι〜0.8 μπι之範圍變化的試料，L3之長度爲TMR長度加 上 0. 1 5 μπι。又，製作令上部字元線WL和下部字元線 WL之被覆層SM之長度（L!)，以從長軸長度至2.0 μπι 的範圍內變化之試料。L i爲2.0 μπι時，被覆層S Μ則完 全連接。此時，被覆於字元線WL之被覆層SM之膜面垂 直方向長度（L2)爲0.2 μιη。 之後，導入可施加磁場之熱處理爐，於TMR元件之 磁性記錄層，導入單軸向異性，又於磁性固定層，導入單 方向向異性。 如此製作之本發明之磁性記憶體中，測定進行1 0次 -40- (35) (35)1222230 寫入後之TMR信號輸出，以檢測旗標圖案，反轉TMR元 件之「1」位準，和「〇」位準，調查動作不良之有無。此 . 時，最佳化寫入電流脈衝電流値和脈衝寬度，以串訊最小 之條件進行。 將此結果，於圖47至圖50，以一覽表加以表示。由 < 此等之結果視之，於被覆層SM，得知未觀察到由於形狀 # 效果所造成產生單軸向異性的動作不良，可得良好的特性 〇 βρ，本實施例中，磁性被覆層之厚度較0.06 μιη爲薄 之時，又，尤其在1^>1 μηι g (2L2 + L3)之時，可知無 動作不良。然而，在此，L2爲 0.2μπι。 又，本發明人則做爲比較例，做爲被覆層SM之材料 ，使用結晶磁性向異性常數Kl ( 1次項）爲lx 1 05 erg/cc 之鈷合金（CwoFe^)，試作磁性記憶體，調查其動作。 圖5 1及圖5 2，乃顯示此比較例之結果的一覽表。圖 49、圖50未發現動作不良之構造中，在於圖51、52則產 生動作不良。如此地，使用結晶磁性向異性常數K1 ( 1 次項）爲lxl05erg/cc之材料時，於被覆層SM中，形狀 效果所造成之單軸向異性則變得不安定，而造成動作不良 〇 又，對於上述實施例之配線，藉由Cu (厚〇.7nm) ，將FeMn (厚6nm)和IrMn (厚5nm)，賦予各配線之 貫施例結果，於圖53至圖55以一覽表表示。賦予反強磁 性膜之時，動作不良明顯減少，可得更好之效果。 -41 - (36) (36)1222230 以上，參照具體例地，對於本發明之實施形態做了說 明。但，本發明係並不侷限於這些具體例。例如有關構成 磁阻效果元件之強磁性體、絕緣膜、反強磁性體、非磁性 金屬層、電極等之具體的材料、及膜厚、形狀、尺寸等係 可根據該業者做適當選擇，同樣地可以實施本發明，而得 到相同效果之構成者，亦包含在本發明之範圍。 同樣地，關於以構成本發明之磁性記憶體之構造、材 質、形狀、尺寸，亦根據該業者做適當選擇，同樣地實施 於本發明，而得到相同效果之構成者，亦包含在本發明之 範圍。 其他，做爲本發明之實施形態，將上述之磁性記憶體 作爲基礎，有關該業者適宜作設計變更來實施之所有的磁 性記憶體者，亦同樣屬於本發明之範圍。 【圖式簡單說明】 【圖1】 單純化表示本發明之磁性記憶體之記憶單元主要部分 之模式圖，同圖（a )係表示包含於記憶單元之一對之寫 入配線及磁阻效果元件的正面圖，同圖（b )係該平面圖 ，同圖（c )係該側面圖。 【圖2】 經由形狀之效果，爲說明沿長軸方向產生單軸向異性 之槪念圖。 【圖3】 -42- (37) (37)1222230 例示具有分割之被覆層S Μ之配線剖面的模示圖。 【圖4】 表示堆積反強磁性體所成層的被覆層的槪念圖。 【圖5】 例示具有突出部之被覆層的模式圖。 【圖6】 例示設置突出部Ρ時之配線BL、WL和磁阻效果元件 C之關係模示圖。 【圖7】 例示設置突出部Ρ時之配線BL、WL和磁阻效果元件 C之關係模示圖。 【圖8】 施加寫入用電流脈衝時之被覆層之磁區（提供者）之 變化的模式圖。 【圖9】 表示本發明之磁阻效果元件之磁性記錄層之平面形態 的具體例的模式圖。 【圖1 0】 表示具有強磁性單重穿隧接合之磁阻效果元件的剖面 構造之模式圖。 【圖1 1】 表示具有強磁性單重穿隧接合之磁阻效果元件的剖面 構造之模式圖。 【圖12】 -43- (38) (38)1222230 例示具有強磁性二重穿隧接合之磁阻效果元件的剖面 構造之模式圖。 【圖1 3】 例示具有強磁性二重穿隧接合之磁阻效果元件的剖面 構造之模式圖。 【圖14】 例示具有強磁性二重穿隧接合之磁阻效果元件的剖面 構造之模式圖。 【圖15】 顯示使用開關電晶體時之單元之架構的模式剖面圖。 【圖1 6】 顯示使用開關電晶體時之單元之架構的模式剖面圖。 【圖17】 顯示使用開關電晶體時之單元之架構的模式剖面圖。 【圖18】 表示本發明可使用之架構之第2之具體例的模式圖。 【圖19】 表示本發明可使用之架構之第2之具體例的模式圖。 【圖20】 表示圖1 8之架構中可採用之被覆層s Μ之具體側的 模式圖。 【圖2 1】 表示可堆積化記憶陣列之架構之第3之具體例的模式 圖。 -44 - (39) (39)1222230 【圖22】 表示圖1 8之架構中可採用之被覆層SM之具體側的 模式圖。 【圖23】 表示可堆積化記憶陣列之架構之第4之具體例的模式 圖。 【圖2 4】 表示圖23之架構中可設置之被覆層SM之模式圖。 【圖25】 表示圖23之架構中可設置之被覆層SM之模式圖。 【圖26】 表示於本發明可使用之架構之第5之具體側的模式圖 〇 【圖27】 表示圖26之架構之被覆層SM之具體側之模式圖。 【圖28】 表示於本發明可使用之被覆層之另外變形例的模式圖 〇 【圖29】 表示於本發明可使用之被覆層之另外變形例的模式圖 〇 【圖30】 表示關於堆積圖18至圖20之前述架構的構造。 【圖3 1】 -45- (40) (40)1222230 表示關於堆積圖18至圖20之前述架構的構造。 【圖32】 表示關於堆積圖21至圖22之前述架構的構造。 【圖33】 表示關於堆積圖21至圖22之前述架構的構造。 【圖34】 表示關於堆積圖23至圖24之前述架構的構造。 【圖35】 表示關於堆積圖至圖24之前述架構的構造。 【圖3 6】 表示關於堆積圖26至圖27之前述架構的構造。 【圖37】 表示關於堆積圖20至圖27之前述架構的構造。 【圖38】 表示第1之實施例之評估結果之一覽表。 【圖39】 表示第1之實施例之評估結果之一覽表。 【圖40】 表示第1之實施例之評估結果之一覽表。 【圖4 1】 表示第1之實施例之評估結果之一覽表。 【圖42】 表示於第1實施例之配線附予反強磁性膜之變型例的 評估結果之一覽表。 -46- (41) (41)1222230 【圖43〕 表示於第1實施例之配線附予反強磁性膜之變型例的 評估結果之一覽表。 【圖44】 表示於第1實施例之配線附予反強磁性膜之變型例的 評估結果之一覽表。 【圖45】 表示比較例之評估結果之一覽表。 【圖4 6】 表示比較例之評估結果之一覽表。 【圖47】 表示第2之實施例之評估結果之一覽表。 【圖4 8】 表示第2之實施例之評估結果之一覽表。
【圖49 J 表示第2之實施例之評估結果之一覽表。 【圖50】 表示第2之實施例之評估結果之一覽表。 【圖5 1】 表示比較例之評估結果之一覽表。 【圖52】 表示比較例之評估結果之一覽表。 【圖53】 表示於第2實施例之配線附予反強磁性膜之變型例的 -47- (42) (42)1222230 評估結果之一覽表。 【圖54】 表示於第2實施例之配線附予反強磁性膜之變型例的 評估結果之一覽表。 【圖55】 表示於第2實施例之配線附予反強磁性膜之變型例的 評估結果之一覽表。 【主要元件對照表】 SM 被覆層 WL 字元線 BL 位元線 c、Cl、C2 磁阻效果元件 Μ 單軸向異性 CL 導電層 AF 反強磁性層 ΒΒ 阻隔層 IL 絕緣層 Ρ 突出部 Η 磁場 ΡΒ 保護層 FM 強磁性層 ΤΒ 隧道阻隔層 BF 基材層

Claims (1)

1222230 年么月Θ曰
(1) 拾、申請專利範圍 第921 00048號專利申請案 中文申請專利範圍修正本 民國93年6月18日修正 1、 一種磁性記憶體， 具有磁性記錄層之磁阻效果元件， 和於前述磁阻效果元件之上或下，向第1之方向延伸 存在的第1之配線； 藉由於前述第1之配線經由流有電流而形成之磁場， 於前述磁性記錄層記錄資訊的磁性記憶體，其特徵係 前述第1之配線乃於該兩側面之至少任一之側面，具 有磁性體所成被覆層； 前述被覆層乃具有沿前述第1之配線之長度手向，磁 化容易之單軸向異性者。 2、 如申請專利範圍第1項之磁性記憶體，其中，前 述被覆層係沿前述第1之配線之周圍’該長度之合計爲1 μηι以下者。 3、 如申請專利範圍第1項之磁性記憶體，其中，前 述被覆層之厚度係0·05μπι以下者。 4、 如申請專利範圍第1項之磁性記憶體，其中，前 述被覆層係沿則述配線之則述長度方向’延伸存在於相互 略平行之方向，分割成爲複數之部分加以設置者。 5、 如申請專利範圍第1項之磁性記憶體，其中，於 (2) (2)1222230 前述被覆層堆積由反強磁性體所成之層。 6、 如申請專利範圍第1項之磁性記憶體，其中，前 述被覆層係具有朝向前述磁阻效果元件，較前述配線突出 之突出部。 7、 如申請專利範圍第1項之磁性記憶體，其中，前 述被覆層係具有與接近於前述配線設置之部分分離，而接 近前述磁阻效果元件設置之部分。 8、 如申請專利範圍第1項之磁性記憶體，其中，前 述被覆層係經由鎳鐵（Ni-Fe )合金、鈷·鎳（Co-Ni )合 金、鈷鐵鎳（Co-Fe-Ni )合金、或鈷（Co )和鉻（Zr )、 鈴（Hf )、鈮（Nb )、鉅（Ta )、鈦（Ta )之至少任一 之合金、或（Co、Fe、Ni) - (Si、B ) - (P、Al、Mo、 Nb、Mn )系等之非晶質合金、（Fe、Co ) - ( B、Si、Hf 、Zr、Sm、Ta、Al) - (F、0、N)系等之金屬-非金屬奈 米碳膜，或絕緣性肥粒鐵所成群選擇之任一者所構成者。 9、 如申請專利範圍第1項之磁性記憶體，其中，由 前述第1之配線視之，更具備鄰接於前述被覆層之外側所 設之導電性非磁性材料所成導電層。 1 0、如申請專利範圍第9項之磁性記憶體，其中，前 述導電性非磁性材料係令銅爲主成分。 η、如申請專利範圍第1項之磁性記憶體，其中，前 述被覆層係由結晶磁性向異性定數Κ1爲5χ 1 04erg/cc以 下之磁性體所成。 1 2、一種磁性記憶體，具備 -2- (3) (3)1222230 具有延伸存在於第1之方向的第1之配線， 和設於前述第1之配線上的磁阻效果元件， 和於前述磁阻效果元件之上，延伸存在於與前述第】 之方各交叉方向的第2之配線； 藉由於前述第1及第2之配線經由流有電流而形成之 磁場，於前述磁阻效果元件之記錄層，記錄2値資訊之任 一的磁性記憶體，其特徵係 前述第1及第2之配線之至一者乃於該兩側面之至少 任一側面，具有磁性體所成被覆層； 前述被覆層乃具有設置該被覆層之配線之長度手向， 磁化容易之單軸向異性。 1 3、如申請專利範圍第1 2項之磁性記憶體，其中， 前述被覆層係沿前述第1之配線之周圍，該長度之合計爲 1 μπι以下者。 1 4、如申請專利範圍第1 2項之磁性記憶體，其中， 前述被覆層之厚度係0.05 μηι以下者。 1 5、如申請專利範圍第1 2項之磁性記憶體，其中， 前述被覆層係沿前述配線之前述長度方向，延伸存在於相 互略平行之方向，分割成爲複數之部分加以設置者。 】6、如申請專利範圍第1 2項之磁性記憶體，其中， 於前述被覆層堆積由反強磁性體所成之層。 1 7、如申請專利範圍第1 2項之磁性記憶體，其中， 各前述第1及第2之配線具有前述被覆層； 具有前述第]之配線之前述被覆層中，堆積具有第] -3- (4) (4)1222230 之保護溫度之反強磁性體所成之層； 具有前述第2之配線之前述被覆層中，堆積具有與第 1之保護溫度不同之第2之保護溫度之反強磁性體所成之 層。 1 8、如申請專利範圍第1 2項之磁性記憶體，其中， 前述被覆層係具有朝向前述磁阻效果元件，較前述配線突 出之突出部。 1 9、如申請專利範圍第1 2項之磁性記憶體，其中， 前述被覆層係具有與接近於前述配線設置之部分分離，而 接近前述磁阻效果元件設置之部分。 2 0、如申請專利範圍第1 2項之磁性記憶體，其中， 前述被覆層係經由鎳鐵（Ni-Fe )合金、鈷·鎳（Co-Ni ) 合金、鈷鐵鎳（Co-Fe-Ni )合金、或鈷（Co )和鉻（Zr ) 、給（Hf )、鈮（Nb )、鉬（Ta )、鈦（Ta )之至少任 —之合金、或（Co、Fe、Ni) - (Si、B) - (P、Al、Mo 、Nb、Μη )系等之非晶質合金、（Fe、Co ) - ( B、Si、 Hf、Zr、Sm、Ta、A1 ) - ( F、Ο ' N )系等之金屬-非金屬 奈米碳膜，或絕緣性肥粒鐵所成群選擇之任一者所構成者 〇 2 1、如申請專利範圍第1 2項之磁性記憶體，其中， 前述被覆層係由結晶磁性向異性定數K1爲5 X 1 04erg/cc 以下之磁性體所成。 22、如申請專利範圍第1 2項之磁性記憶體，其中， 由前述第1之配線視之，更具備鄰接於前述被覆層之外側 -4- (5) (5)1222230 所設之導電性非磁性材料所成導電層。 23、 如申請專利範圍第22項之磁性記憶體，其中， . 前述導電性非磁性材料係令銅爲主成分。 · 24、 一種磁性記憶體，具備 . 具有延伸存在於第1之方向的第1之配線， * 和設於前述第1之配線上的磁阻效果元件， ^ 和於前述磁阻效果元件之上，延伸存在於與前述第1 之方各交叉方向的第2之配線； φ 藉由於前述第1及第2之配線經由流有電流而形成之 磁場，於前述磁阻效果元件之記錄層，記錄2値資訊之任 一的磁性記憶體，其特徵係 前述第1及第2之配線之至一者乃至少於該兩側面， 具有磁性體所成被覆層； 更具備由前述配線視之，鄰接於前述被覆層之外側設 置之導電性非磁性材料所成導電層。 25、 如申請專利範圍第24項之磁性記憶體，其中， 41 前述導電性非磁性材料係令銅爲主成分。 26、 如申請專利範圍第24項之磁性記憶體，其中， 前述被覆層係由結晶磁性向異性定數K1爲5 X 1 04erg/cc 以下之磁性體所成。 \ 27、 如申請專利範圍第24項之磁性記憶體，其中， ％ 於前述被覆層堆積由反強磁性體所成之層。
TW092100048A 2002-01-16 2003-01-02 Magnetic memory TWI222230B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002007877A JP4157707B2 (ja) 2002-01-16 2002-01-16 磁気メモリ

Publications (2)

Publication Number Publication Date
TW200306024A TW200306024A (en) 2003-11-01
TWI222230B true TWI222230B (en) 2004-10-11

Family

ID=27646281

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092100048A TWI222230B (en) 2002-01-16 2003-01-02 Magnetic memory

Country Status (5)

Country Link
US (2) US6717845B2 (zh)
JP (1) JP4157707B2 (zh)
KR (2) KR100624623B1 (zh)
CN (1) CN100342451C (zh)
TW (1) TWI222230B (zh)

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3550533B2 (ja) * 2000-07-06 2004-08-04 株式会社日立製作所 磁界センサー、磁気ヘッド、磁気記録再生装置及び磁気記憶素子
JP4053825B2 (ja) * 2002-01-22 2008-02-27 株式会社東芝 半導体集積回路装置
US6801450B2 (en) * 2002-05-22 2004-10-05 Hewlett-Packard Development Company, L.P. Memory cell isolation
JP2004047656A (ja) * 2002-07-11 2004-02-12 Sony Corp 磁気不揮発性メモリ素子およびその製造方法
JP3684225B2 (ja) * 2002-09-30 2005-08-17 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4400037B2 (ja) 2002-10-31 2010-01-20 日本電気株式会社 磁気ランダムアクセスメモリ，及びその製造方法
US7394626B2 (en) * 2002-11-01 2008-07-01 Nec Corporation Magnetoresistance device with a diffusion barrier between a conductor and a magnetoresistance element and method of fabricating the same
JP3935049B2 (ja) * 2002-11-05 2007-06-20 株式会社東芝 磁気記憶装置及びその製造方法
JP2004172218A (ja) * 2002-11-18 2004-06-17 Sony Corp 磁気記憶素子及びその記録方法、並びに磁気記憶装置
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ
JP2004200245A (ja) * 2002-12-16 2004-07-15 Nec Corp 磁気抵抗素子及び磁気抵抗素子の製造方法
KR100481876B1 (ko) * 2003-02-20 2005-04-11 삼성전자주식회사 자기 터널 접합을 구비하는 자기 메모리 및 그 제조 방법
JP3906172B2 (ja) * 2003-03-11 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリおよびその製造方法
KR100552682B1 (ko) 2003-06-02 2006-02-20 삼성전자주식회사 고밀도 자기저항 메모리 및 그 제조방법
US7477538B2 (en) * 2003-06-20 2009-01-13 Nec Corporation Magnetic random access memory
JP4095498B2 (ja) * 2003-06-23 2008-06-04 株式会社東芝 磁気ランダムアクセスメモリ、電子カードおよび電子装置
JP4863151B2 (ja) 2003-06-23 2012-01-25 日本電気株式会社 磁気ランダム・アクセス・メモリとその製造方法
JP2005064075A (ja) 2003-08-20 2005-03-10 Toshiba Corp 磁気記憶装置及びその製造方法
JP2005072139A (ja) * 2003-08-21 2005-03-17 Sony Corp 磁気記憶装置及びその製造方法
KR100615089B1 (ko) 2004-07-14 2006-08-23 삼성전자주식회사 낮은 구동 전류를 갖는 자기 램
US7369428B2 (en) 2003-09-29 2008-05-06 Samsung Electronics Co., Ltd. Methods of operating a magnetic random access memory device and related devices and structures
US6947333B2 (en) * 2003-10-30 2005-09-20 Hewlett-Packard Development Company, L.P. Memory device
US20050141148A1 (en) * 2003-12-02 2005-06-30 Kabushiki Kaisha Toshiba Magnetic memory
JP4533701B2 (ja) * 2004-08-25 2010-09-01 株式会社東芝 磁気メモリ
JP4720081B2 (ja) * 2003-12-08 2011-07-13 ソニー株式会社 磁気メモリ
JP4590862B2 (ja) * 2003-12-15 2010-12-01 ソニー株式会社 磁気メモリ装置及びその製造方法
US6937506B2 (en) * 2004-01-08 2005-08-30 Hewlett-Packard Development Company, L.P. Magnetic memory device
US7310202B2 (en) * 2004-03-25 2007-12-18 Seagate Technology Llc Magnetic recording head with clad coil
US7105879B2 (en) * 2004-04-20 2006-09-12 Taiwan Semiconductor Manufacturing Co., Ltd. Write line design in MRAM
US20050249981A1 (en) * 2004-05-10 2005-11-10 Heraeus, Inc. Grain structure for magnetic recording media
US20050274221A1 (en) * 2004-06-15 2005-12-15 Heraeus, Inc. Enhanced sputter target alloy compositions
US20050277002A1 (en) * 2004-06-15 2005-12-15 Heraeus, Inc. Enhanced sputter target alloy compositions
US7270896B2 (en) * 2004-07-02 2007-09-18 International Business Machines Corporation High performance magnetic tunnel barriers with amorphous materials
US7357995B2 (en) * 2004-07-02 2008-04-15 International Business Machines Corporation Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US20060012926A1 (en) * 2004-07-15 2006-01-19 Parkin Stuart S P Magnetic tunnel barriers and associated magnetic tunnel junctions with high tunneling magnetoresistance
US7072208B2 (en) * 2004-07-28 2006-07-04 Headway Technologies, Inc. Vortex magnetic random access memory
KR100660539B1 (ko) * 2004-07-29 2006-12-22 삼성전자주식회사 자기 기억 소자 및 그 형성 방법
JP4868198B2 (ja) 2004-08-19 2012-02-01 日本電気株式会社 磁性メモリ
US7277260B2 (en) * 2004-09-21 2007-10-02 Hitachi Global Storage Technologies Netherlands, B.V. Magnetic head spin valve structure with CoFeCu magnetic layer and ZnOx/TaOx cap layer
US20060078457A1 (en) * 2004-10-12 2006-04-13 Heraeus, Inc. Low oxygen content alloy compositions
US7300711B2 (en) * 2004-10-29 2007-11-27 International Business Machines Corporation Magnetic tunnel junctions with high tunneling magnetoresistance using non-bcc magnetic materials
US7351483B2 (en) * 2004-11-10 2008-04-01 International Business Machines Corporation Magnetic tunnel junctions using amorphous materials as reference and free layers
JP4575136B2 (ja) * 2004-12-20 2010-11-04 株式会社東芝 磁気記録素子、磁気記録装置、および情報の記録方法
US7443639B2 (en) * 2005-04-04 2008-10-28 International Business Machines Corporation Magnetic tunnel junctions including crystalline and amorphous tunnel barrier materials
US7230265B2 (en) * 2005-05-16 2007-06-12 International Business Machines Corporation Spin-polarization devices using rare earth-transition metal alloys
US20060286414A1 (en) * 2005-06-15 2006-12-21 Heraeus, Inc. Enhanced oxide-containing sputter target alloy compositions
JP2007059865A (ja) * 2005-07-27 2007-03-08 Tdk Corp 磁気記憶装置
KR100647334B1 (ko) * 2005-09-01 2006-11-23 삼성전자주식회사 강유전성 정보 저장 장치 및 정보 저장/재생방법
JP4260182B2 (ja) * 2006-02-06 2009-04-30 Ｔｄｋ株式会社 磁気抵抗効果素子および薄膜磁気ヘッド
JP4145327B2 (ja) * 2006-03-17 2008-09-03 Ｔｄｋ株式会社 磁性薄膜、磁気抵抗効果素子、薄膜磁気ヘッドおよび磁気メモリ素子
JP4957054B2 (ja) * 2006-04-06 2012-06-20 Ｔｄｋ株式会社 磁気記憶装置
US20070253103A1 (en) * 2006-04-27 2007-11-01 Heraeus, Inc. Soft magnetic underlayer in magnetic media and soft magnetic alloy based sputter target
JP4444257B2 (ja) 2006-09-08 2010-03-31 株式会社東芝 スピンｆｅｔ
JP2007329222A (ja) * 2006-06-07 2007-12-20 Tdk Corp 磁気記憶装置、磁気記憶装置の製造方法
US20080079530A1 (en) * 2006-10-02 2008-04-03 Weidman Timothy W Integrated magnetic features
US8823057B2 (en) 2006-11-06 2014-09-02 Cree, Inc. Semiconductor devices including implanted regions for providing low-resistance contact to buried layers and related devices
JP5157268B2 (ja) * 2007-06-13 2013-03-06 株式会社日立製作所 スピン蓄積磁化反転型のメモリ素子及びスピンｒａｍ
US20090021861A1 (en) * 2007-07-16 2009-01-22 Seagate Technology Llc Magnetic write device including an encapsulated wire for assisted writing
JP4934582B2 (ja) * 2007-12-25 2012-05-16 株式会社日立製作所 スピンホール効果素子を用いた磁気センサ、磁気ヘッド及び磁気メモリ
JP5411281B2 (ja) * 2009-09-09 2014-02-12 株式会社アルバック 磁気抵抗素子の製造方法
CN102569642B (zh) 2010-12-07 2016-08-03 三星电子株式会社 存储节点、包括该存储节点的磁存储器件及其制造方法
JP2012069956A (ja) * 2011-10-11 2012-04-05 Denso Corp トンネル磁気抵抗効果素子およびその製造方法ならびに製造装置
US10483455B2 (en) * 2013-06-29 2019-11-19 Intel Corporation Magnetic element for memory and logic
US9741918B2 (en) 2013-10-07 2017-08-22 Hypres, Inc. Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit
WO2016063448A1 (ja) 2014-10-21 2016-04-28 日本電気株式会社 磁気メモリ及び磁気メモリ素子へのデータ書き込み方法
DE102014116953B4 (de) * 2014-11-19 2022-06-30 Sensitec Gmbh Verfahren und Vorrichtung zur Herstellung einer Magnetfeldsensorvorrichtung, sowie diesbezüglicheMagnetfeldsensorvorrichtung
CN107534018B (zh) * 2015-04-27 2020-06-16 东芝存储器株式会社 磁性存储器装置
US10438841B2 (en) * 2015-10-13 2019-10-08 Amorphyx, Inc. Amorphous metal thin film nonlinear resistor
JP6203312B2 (ja) * 2016-03-16 2017-09-27 株式会社東芝 磁気メモリ
WO2018009901A1 (en) 2016-07-07 2018-01-11 Amorphyx, Incorporated Amorphous metal hot electron transistor
CN111919302A (zh) 2018-03-30 2020-11-10 非结晶公司 非晶金属薄膜晶体管
JP2020047662A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 記憶装置および記憶装置の製造方法
JP2021129071A (ja) * 2020-02-17 2021-09-02 キオクシア株式会社 半導体記憶装置および半導体記憶装置の製造方法
CN111771282B (zh) * 2020-05-22 2021-08-03 长江存储科技有限责任公司 存储器件及其形成方法
JP2023534611A (ja) 2020-06-12 2023-08-10 アモルフィックス・インコーポレイテッド 電子デバイスのための非線形構成要素を含む回路
JP7491133B2 (ja) * 2020-08-03 2024-05-28 株式会社レゾナック 磁気記録媒体用基板、磁気記録媒体及び磁気記憶装置
CN112374877B (zh) * 2020-10-09 2022-05-13 河南师范大学 具有磁阻转换行为的CoFe2O4-CrO2复合材料的制备方法
JP2022096258A (ja) * 2020-12-17 2022-06-29 キオクシア株式会社 磁気記憶装置
WO2023239369A1 (en) * 2022-06-10 2023-12-14 Hewlett-Packard Development Company, L.P. Anisotropic coatings

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6178074B1 (en) * 1998-11-19 2001-01-23 International Business Machines Corporation Double tunnel junction with magnetoresistance enhancement layer
US6285581B1 (en) * 1999-12-13 2001-09-04 Motorola, Inc. MRAM having semiconductor device integrated therein
US6233172B1 (en) * 1999-12-17 2001-05-15 Motorola, Inc. Magnetic element with dual magnetic states and fabrication method thereof
JP4309075B2 (ja) * 2000-07-27 2009-08-05 株式会社東芝 磁気記憶装置
US6430085B1 (en) 2001-08-27 2002-08-06 Motorola, Inc. Magnetic random access memory having digit lines and bit lines with shape and induced anisotropy ferromagnetic cladding layer and method of manufacture
JP2003197875A (ja) * 2001-12-28 2003-07-11 Toshiba Corp 磁気記憶装置
TWI266443B (en) * 2002-01-16 2006-11-11 Toshiba Corp Magnetic memory
US6639830B1 (en) * 2002-10-22 2003-10-28 Btg International Ltd. Magnetic memory device
JP3906145B2 (ja) * 2002-11-22 2007-04-18 株式会社東芝 磁気ランダムアクセスメモリ

Also Published As

Publication number Publication date
JP2003209226A (ja) 2003-07-25
KR100624623B1 (ko) 2006-09-19
KR100761154B1 (ko) 2007-09-21
CN1433021A (zh) 2003-07-30
KR20030062280A (ko) 2003-07-23
CN100342451C (zh) 2007-10-10
KR20060083936A (ko) 2006-07-21
US6717845B2 (en) 2004-04-06
JP4157707B2 (ja) 2008-10-01
US20030161181A1 (en) 2003-08-28
TW200306024A (en) 2003-11-01
US20040156232A1 (en) 2004-08-12
US6807094B2 (en) 2004-10-19

Similar Documents

Publication Publication Date Title
TWI222230B (en) Magnetic memory
JP5470602B2 (ja) 磁気記憶装置
JP5283922B2 (ja) 磁気メモリ
US7485938B2 (en) Magneto-resistive effect element and magnetic memory
JP4371781B2 (ja) 磁気セル及び磁気メモリ
US6956765B2 (en) Magneto-resistance effect element, magnetic memory and magnetic head
EP1970911B1 (en) Spin-polarised current driven magnetic memory device and memory
US6956766B2 (en) Magnetic cell and magnetic memory
JP5040105B2 (ja) 記憶素子、メモリ
TW573376B (en) Magnetic switching element and magnetic memory
JP3866641B2 (ja) 磁気記憶装置およびその製造方法
JP4277870B2 (ja) 記憶素子及びメモリ
TW588353B (en) Magnetic memory
CN108701758A (zh) 磁阻元件和电子设备
TW201143179A (en) Magnetic memory element and magnetic memory device
JP2006190838A (ja) 記憶素子及びメモリ
JP4618989B2 (ja) 磁気記憶半導体装置
JP2012074716A (ja) 記憶素子及びメモリ
US20030063491A1 (en) Magneto resistive film, method of manufacturing magnetoresistive film, and memory using magnetoresistive film
JP2002299574A (ja) 磁気記憶素子、磁気記憶装置および携帯端末装置
US8786038B2 (en) Semiconductor storage device and method of manufacturing the same
JP2011253884A (ja) 磁気記憶装置
JP2009146995A (ja) 磁気記憶装置
JP2007123512A (ja) 磁気記憶装置
CN116264817A (zh) 磁阻随机存取存储器件

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees