JP2002261352A - 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法 - Google Patents
記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法Info
- Publication number
- JP2002261352A JP2002261352A JP2001375090A JP2001375090A JP2002261352A JP 2002261352 A JP2002261352 A JP 2002261352A JP 2001375090 A JP2001375090 A JP 2001375090A JP 2001375090 A JP2001375090 A JP 2001375090A JP 2002261352 A JP2002261352 A JP 2002261352A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetization
- plane
- magnetic
- free layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005415 magnetization Effects 0.000 title claims abstract description 104
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 10
- 230000010287 polarization Effects 0.000 claims description 19
- 210000000352 storage cell Anatomy 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 4
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 229910052742 iron Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 2
- 230000000903 blocking effect Effects 0.000 claims 1
- 229910052737 gold Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 abstract description 4
- 230000008859 change Effects 0.000 description 12
- 210000004027 cell Anatomy 0.000 description 6
- 239000004020 conductor Substances 0.000 description 6
- 230000005290 antiferromagnetic effect Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000003068 static effect Effects 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052723 transition metal Inorganic materials 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910003321 CoFe Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000005316 antiferromagnetic exchange Effects 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
- Magnetic Heads (AREA)
Abstract
(57)【要約】
【課題】 記憶機能を有する磁気スピン極性化および磁
化回転装置と当該装置を用いた書き込みプロセス。 【解決手段】 本発明に基づく装置は、対応する固定層
（１２）と自由層（１６）の磁化平面と直交する向きに
磁化された磁性体層（２０）からなる電子スピンの極性
化手段を具備する。自由層（１６）の磁化方向は、層の
面又は当該面に直交する面のいずれかの面内で回転す
る。電磁記憶素子に適用可能である。
化回転装置と当該装置を用いた書き込みプロセス。 【解決手段】 本発明に基づく装置は、対応する固定層
（１２）と自由層（１６）の磁化平面と直交する向きに
磁化された磁性体層（２０）からなる電子スピンの極性
化手段を具備する。自由層（１６）の磁化方向は、層の
面又は当該面に直交する面のいずれかの面内で回転す
る。電磁記憶素子に適用可能である。
Description
【０００１】
【発明が属する技術分野】本発明は、磁気スピン極性化
および磁化方向回転装置に関し、さらに当該装置を利用
した記憶素子と書き込み方法に関する。本発明にかかる
装置は、電子工学の分野、特に記憶セルおよびＭＲＡＭ
（磁気ランダムアクセスメモリ）形式の記憶素子又はダ
イレクトアクセス磁気記憶素子に適用することができ
る。
および磁化方向回転装置に関し、さらに当該装置を利用
した記憶素子と書き込み方法に関する。本発明にかかる
装置は、電子工学の分野、特に記憶セルおよびＭＲＡＭ
（磁気ランダムアクセスメモリ）形式の記憶素子又はダ
イレクトアクセス磁気記憶素子に適用することができ
る。
【０００２】
【従来の技術】常温で高い耐磁性を有する磁気トンネル
接合（ＭＴＪ）の開発に伴ない、ＭＲＡＭ型の磁気記憶
素子の利用が増加している。添付の図１Ａと１Ｂは、こ
の種のＭＴＪ接合の構造と機能の概念を示すものであ
る。
接合（ＭＴＪ）の開発に伴ない、ＭＲＡＭ型の磁気記憶
素子の利用が増加している。添付の図１Ａと１Ｂは、こ
の種のＭＴＪ接合の構造と機能の概念を示すものであ
る。
【０００３】接合構造を符号２で示す。接合構造は、２
つの磁性体層と、その間に挟まれた酸化物層からなる。
この構造は、各層の面に対して直交する方向に電流が流
れ、さらにスピンバルブのような作用を有する。磁性体
層の内の一方は、外部磁界によって磁界の向きを変える
ことができるので、「自由」であると称し（２つの方向
をむいた矢印で示す）。他方の磁性体層は、磁界の向き
が反強磁性交換層によって固定されているので、「固
定」されている（一方をむいた矢印で示す）と称する。
磁性体層の磁界が反対方向を向いている時は、接合部の
抵抗が大きく、磁界の向きが平行である時は抵抗が小さ
い。材料を適切に選択すれば、上述の２つの状態間の抵
抗値の変化が、４０％程度に達するようにすることがで
きる。
つの磁性体層と、その間に挟まれた酸化物層からなる。
この構造は、各層の面に対して直交する方向に電流が流
れ、さらにスピンバルブのような作用を有する。磁性体
層の内の一方は、外部磁界によって磁界の向きを変える
ことができるので、「自由」であると称し（２つの方向
をむいた矢印で示す）。他方の磁性体層は、磁界の向き
が反強磁性交換層によって固定されているので、「固
定」されている（一方をむいた矢印で示す）と称する。
磁性体層の磁界が反対方向を向いている時は、接合部の
抵抗が大きく、磁界の向きが平行である時は抵抗が小さ
い。材料を適切に選択すれば、上述の２つの状態間の抵
抗値の変化が、４０％程度に達するようにすることがで
きる。
【０００４】接合構造（２）は、切り替えトランジスタ
（４）と電流供給ライン（６）の間に位置する。電流供
給ラインを流れる電流は磁界（７）を発生させる。電流
供給ライン（６）と直交する導体（８）（この場合には
図面の紙面に対して直交方向を向いている）は、（紙面
の向きと平行な）第２の磁界（９）を発生させる。
（４）と電流供給ライン（６）の間に位置する。電流供
給ラインを流れる電流は磁界（７）を発生させる。電流
供給ライン（６）と直交する導体（８）（この場合には
図面の紙面に対して直交方向を向いている）は、（紙面
の向きと平行な）第２の磁界（９）を発生させる。
【０００５】「書き込み」モード（図１Ａ）では、トラ
ンジスタ（４）はブロックされている。電流は電流供給
ライン（６）と導体（８）を流れる。接合構造（２）は
従って２つの直交する磁界にさらされることになる。一
方は、逆向きの磁界を低減するための、自由層の磁化困
難軸方向の磁界であり、他方は、磁化の向きを逆転させ
て記憶セルに書き込みを行うために磁化容易軸の向きに
加えられる磁界である。それぞれの磁界の強さは単独で
は磁化の向きを逆転させるには不十分なので、基本的
に、ライン（６）と（８）の交差部分に位置する記憶セ
ルの磁化のみが逆転する。
ンジスタ（４）はブロックされている。電流は電流供給
ライン（６）と導体（８）を流れる。接合構造（２）は
従って２つの直交する磁界にさらされることになる。一
方は、逆向きの磁界を低減するための、自由層の磁化困
難軸方向の磁界であり、他方は、磁化の向きを逆転させ
て記憶セルに書き込みを行うために磁化容易軸の向きに
加えられる磁界である。それぞれの磁界の強さは単独で
は磁化の向きを逆転させるには不十分なので、基本的
に、ライン（６）と（８）の交差部分に位置する記憶セ
ルの磁化のみが逆転する。
【０００６】「読み出し」モード（図１Ｂ）では、トラ
ンジスタは、そのベース内を正方向の電流のパルスが流
れる飽和状態（つまり、最大電流がトランジスタ内を流
れる）に維持される。ライン（６）を流れる電流は、ト
ランジスタが開放状態となっている記憶セルのみを流れ
る。この電流によって接合構造の抵抗を測定することが
できる。リファレンス記憶セルと比較することによっ
て、記憶セルの状態（「０」又は「１」）を決定するこ
とができる。
ンジスタは、そのベース内を正方向の電流のパルスが流
れる飽和状態（つまり、最大電流がトランジスタ内を流
れる）に維持される。ライン（６）を流れる電流は、ト
ランジスタが開放状態となっている記憶セルのみを流れ
る。この電流によって接合構造の抵抗を測定することが
できる。リファレンス記憶セルと比較することによっ
て、記憶セルの状態（「０」又は「１」）を決定するこ
とができる。
【０００７】
【発明が解決しようとする課題】このような書き込みメ
カニズムは、接合構造のネットワークでは以下のような
課題を有する。
カニズムは、接合構造のネットワークでは以下のような
課題を有する。
【０００８】１）外部磁界の影響によって自由層の磁化
の向きが逆転するが、当該逆向きの磁界は統計的に分布
しているので、アドレスライン６に添って発生した磁界
の影響によって隣接する接合構造の磁化の向きが偶然に
逆転する場合がある。密度の高い記憶素子の場合には、
記憶セルの大きさは明らかにミクロンオーダーよりも小
さく、アドレスエラーの数が増加する。
の向きが逆転するが、当該逆向きの磁界は統計的に分布
しているので、アドレスライン６に添って発生した磁界
の影響によって隣接する接合構造の磁化の向きが偶然に
逆転する場合がある。密度の高い記憶素子の場合には、
記憶セルの大きさは明らかにミクロンオーダーよりも小
さく、アドレスエラーの数が増加する。
【０００９】２）記憶セルの大きさを小さくすると個々
の逆転した磁化の向きによる磁界の強さが増大する。従
って、記憶セルに書き込みを行うために必要な電流が増
大し、電力小比を増大させる。
の逆転した磁化の向きによる磁界の強さが増大する。従
って、記憶セルに書き込みを行うために必要な電流が増
大し、電力小比を増大させる。
【００１０】３）書き込みには９０度の角度を有する２
つの電流ラインが必要で、このラインのために使用でき
る部分の密度が制限される。
つの電流ラインが必要で、このラインのために使用でき
る部分の密度が制限される。
【００１１】４）アドレスエラーの危険性を最小限に抑
えることが必要であるとの条件においては、使用される
書き込みモードでは、同時に１つの記憶セルに対する書
き込みのみが可能である。
えることが必要であるとの条件においては、使用される
書き込みモードでは、同時に１つの記憶セルに対する書
き込みのみが可能である。
【００１２】最近になって、磁化の逆転を外部の磁界で
はなく層の平面と直角方向に形成された積層構造内を流
れる電子によって行う、別の種類の磁気装置が現れた。
この種の装置は、米国特許第５６９５８６４号に記載さ
れている。そこで採用されているメカニズムは、電子間
の磁気モーメントの転写と、自由層の磁化に基づくもの
である。この種のシステムでは、電力消費を低減するた
めに、積層構造はすべて導電性の層から構成される。こ
の構造は以下に記載する課題を有する。
はなく層の平面と直角方向に形成された積層構造内を流
れる電子によって行う、別の種類の磁気装置が現れた。
この種の装置は、米国特許第５６９５８６４号に記載さ
れている。そこで採用されているメカニズムは、電子間
の磁気モーメントの転写と、自由層の磁化に基づくもの
である。この種のシステムでは、電力消費を低減するた
めに、積層構造はすべて導電性の層から構成される。こ
の構造は以下に記載する課題を有する。
【００１３】ａ）装置の電気抵抗が非常に小さいため
に、端子に供給すべき電流が、従来のシステムに比較し
て非常に大きい。
に、端子に供給すべき電流が、従来のシステムに比較し
て非常に大きい。
【００１４】ｂ）大電流を確保するためには寸法の大き
なトランジスタが必要であり、そのために、記憶素子の
記憶密度が制限される。
なトランジスタが必要であり、そのために、記憶素子の
記憶密度が制限される。
【００１５】ｃ）電気抵抗変化の幅が非常に小さく（２
〜３％）、そのために出力電圧が制限される。
〜３％）、そのために出力電圧が制限される。
【００１６】ｄ）ＭＲＡＭへの適用に関連して、前記特
許は、３つの導体レベルと２つの電源について言及して
いる。中央の導体は自由層の磁化反転のために使用され
る極性を有する電流を集めるために使用される。従っ
て、装置が複雑である。
許は、３つの導体レベルと２つの電源について言及して
いる。中央の導体は自由層の磁化反転のために使用され
る極性を有する電流を集めるために使用される。従っ
て、装置が複雑である。
【００１７】従って、本発明はこれらの課題を克服する
ことを目的とする。
ことを目的とする。
【００１８】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明は、電子のスピンの極性化方向を積層構造
の共通磁化平面、つまり自由層の磁化方向と直交する方
向にするための手段を使用することを提案する。この磁
化は、従って、スピンの極性化方向の周りに回転し、装
置に異なる磁気的状態を与える。
めに、本発明は、電子のスピンの極性化方向を積層構造
の共通磁化平面、つまり自由層の磁化方向と直交する方
向にするための手段を使用することを提案する。この磁
化は、従って、スピンの極性化方向の周りに回転し、装
置に異なる磁気的状態を与える。
【００１９】より正確にいえば、本発明は、 ・「固定」層と称する、磁化の向きが固定された第１の
磁性体層と、 ・「自由」層と称する、磁化の向きを変更することがで
きる第２の磁性体層と、 ・固定層と自由層とを隔離する絶縁層と、 ・前記層内に、層と直交方向の電子流を流す手段と、 ・電子のほとんどについてスピンを極性化する手段とを
具備する電磁装置であって、 該電子のほとんどについてスピンを極性化する手段は、
磁化の方向が自由層の磁化の面と直交する少なくとも１
つの磁性層を有し、この極性化磁性層は非磁性体導電層
によって自由層から分離していることを特徴とする。
磁性体層と、 ・「自由」層と称する、磁化の向きを変更することがで
きる第２の磁性体層と、 ・固定層と自由層とを隔離する絶縁層と、 ・前記層内に、層と直交方向の電子流を流す手段と、 ・電子のほとんどについてスピンを極性化する手段とを
具備する電磁装置であって、 該電子のほとんどについてスピンを極性化する手段は、
磁化の方向が自由層の磁化の面と直交する少なくとも１
つの磁性層を有し、この極性化磁性層は非磁性体導電層
によって自由層から分離していることを特徴とする。
【００２０】１つの設計例では、磁気的極性化層は磁化
の向きが層の平面方向と直交し、固定層と自由総の磁化
の方向は前記層の平面内方向で、自由層の磁化に作用す
る電子のスピンは自由層の平面と直交方向に極性化され
て、自由層の磁化は自由層の面内で回転する。
の向きが層の平面方向と直交し、固定層と自由総の磁化
の方向は前記層の平面内方向で、自由層の磁化に作用す
る電子のスピンは自由層の平面と直交方向に極性化され
て、自由層の磁化は自由層の面内で回転する。
【００２１】他の設計例では、磁気的極性化層は、磁化
の向きが層の平面と平行で、固定および自由層の磁化は
前記層の面と直交する向きであり、自由層の磁化に作用
する電子のスピンは当該層と平行な向きに極性化されて
おり、磁化の向きは当該自由層とは直交する平面内で回
転する。
の向きが層の平面と平行で、固定および自由層の磁化は
前記層の面と直交する向きであり、自由層の磁化に作用
する電子のスピンは当該層と平行な向きに極性化されて
おり、磁化の向きは当該自由層とは直交する平面内で回
転する。
【００２２】本発明は、又、アドレッシングのための行
と列によってアドレス可能な記憶セルのマトリックスか
ら構成される記憶装置に関し、各記憶セルが上述の磁気
的装置からなり、当該磁気装置と直列接続された電流切
り替え手段を有し、各磁気装置はアドレッシングのため
の行に接続され、各切替え装置はアドレッシングのため
の列と接続されることを特徴とする。
と列によってアドレス可能な記憶セルのマトリックスか
ら構成される記憶装置に関し、各記憶セルが上述の磁気
的装置からなり、当該磁気装置と直列接続された電流切
り替え手段を有し、各磁気装置はアドレッシングのため
の行に接続され、各切替え装置はアドレッシングのため
の列と接続されることを特徴とする。
【００２３】本発明は、さらに、上述の装置にデータを
書き込むための方法に関し、当該方法は以下の特徴を有
する。−電子の流れを当該装置を層の方向とは直交する
方向に流し、前記極性化手段は電子を自由層の磁化の面
と直交する方向に極性化し、当該磁化の向きはこの面内
で回転し、−前記電流は、自由層の磁化が固定層の磁化
の向きと平行又は逆向きの時は遮断される。
書き込むための方法に関し、当該方法は以下の特徴を有
する。−電子の流れを当該装置を層の方向とは直交する
方向に流し、前記極性化手段は電子を自由層の磁化の面
と直交する方向に極性化し、当該磁化の向きはこの面内
で回転し、−前記電流は、自由層の磁化が固定層の磁化
の向きと平行又は逆向きの時は遮断される。
【００２４】
【発明の実施の形態】トンネル接合装置内を動く電子の
スピン極性化現象の原理を以下に概説する。導電体内を
流れる電流を構成する電子のスピンは、特別な理由が無
ければ特定の方向を向いていない。この電流が特定の方
向に磁化された磁性体層を流れると、電子のスピン方向
は磁性モーメント交換現象によって方向付けられ、当該
磁性体層から出てくる電子は特定方向に極性化されたス
ピンを有する。したがって、この種の層（あるいは複数
の層）は「極性化装置」を構成する。この現象は、電流
の向きに従って、（層内の）転写と（層からの）反射の
両方について生じる。この現象は、さらに、特定方向の
スピンを有する電子を特定の方向に通すことによって逆
方向にも作用させることができる。この場合の層の機能
は、分析装置である。
スピン極性化現象の原理を以下に概説する。導電体内を
流れる電流を構成する電子のスピンは、特別な理由が無
ければ特定の方向を向いていない。この電流が特定の方
向に磁化された磁性体層を流れると、電子のスピン方向
は磁性モーメント交換現象によって方向付けられ、当該
磁性体層から出てくる電子は特定方向に極性化されたス
ピンを有する。したがって、この種の層（あるいは複数
の層）は「極性化装置」を構成する。この現象は、電流
の向きに従って、（層内の）転写と（層からの）反射の
両方について生じる。この現象は、さらに、特定方向の
スピンを有する電子を特定の方向に通すことによって逆
方向にも作用させることができる。この場合の層の機能
は、分析装置である。
【００２５】
【実施例】本発明に基づく第１の設計例は、絶縁層の両
側にそれぞれ磁性体層を設けてトンネル接合機能を利用
するものである。一方の磁性体層は、反強磁性層との交
換カップリングによって磁化の方向が固定されている。
つまり、この層が固定層である。第２の層は自由に磁化
することができる。しかし、磁化の向きは層内の磁化解
放磁場の影響のために層の面内においてのみ回転するこ
とができる。当該装置にはさらに直交する磁化システム
からなる極性化装置が含まれる。
側にそれぞれ磁性体層を設けてトンネル接合機能を利用
するものである。一方の磁性体層は、反強磁性層との交
換カップリングによって磁化の方向が固定されている。
つまり、この層が固定層である。第２の層は自由に磁化
することができる。しかし、磁化の向きは層内の磁化解
放磁場の影響のために層の面内においてのみ回転するこ
とができる。当該装置にはさらに直交する磁化システム
からなる極性化装置が含まれる。
【００２６】書き込みを行うためには、接合構造内に、
自由層の磁化の反転を生じさせない大きさの電流を流す
（自由層の磁化反転は接合構造を破壊するほど高い電流
密度の電流が流れた場合にのみ発生する）。極性化装置
によって反射又は転写された電子は、層の平面と直交す
る方向のスピンを有するように極性化される。このよう
に極性化されたスピンを有する電子は、層平面内におい
て自由層の磁化を連続的に回転させる。自由層が磁気的
に等方性を有していれば、層と平行な軸方向の磁化成分
は時間と共に正弦波的に変化する。しかし、自由層は等
方性を有しておらず磁気的一軸異方性を有するので、
（２つの方向について）磁化容易軸を示す（可能性があ
る）。このような異方性を有する層の場合、磁化成分の
変化の様子は変形し、磁化容易軸に対応して継続時間の
等しい２つの領域を生じる。固定層によって生じた電子
のスピンの極性化は自由層の２つの磁化方向の内の一方
を、電流の向きに応じて助長する。このようにして一方
の領域の継続時間が増大することによって、パルス電流
によって書き込みを行う際のエラーの発生が抑制され
る。継続時間が一定で短いパルス電流を使用して一方の
ランドを選択して自由層に、絶縁層に隣接する固定層の
磁化方向に対して平行又は逆向きの磁化を与えることが
可能になる。
自由層の磁化の反転を生じさせない大きさの電流を流す
（自由層の磁化反転は接合構造を破壊するほど高い電流
密度の電流が流れた場合にのみ発生する）。極性化装置
によって反射又は転写された電子は、層の平面と直交す
る方向のスピンを有するように極性化される。このよう
に極性化されたスピンを有する電子は、層平面内におい
て自由層の磁化を連続的に回転させる。自由層が磁気的
に等方性を有していれば、層と平行な軸方向の磁化成分
は時間と共に正弦波的に変化する。しかし、自由層は等
方性を有しておらず磁気的一軸異方性を有するので、
（２つの方向について）磁化容易軸を示す（可能性があ
る）。このような異方性を有する層の場合、磁化成分の
変化の様子は変形し、磁化容易軸に対応して継続時間の
等しい２つの領域を生じる。固定層によって生じた電子
のスピンの極性化は自由層の２つの磁化方向の内の一方
を、電流の向きに応じて助長する。このようにして一方
の領域の継続時間が増大することによって、パルス電流
によって書き込みを行う際のエラーの発生が抑制され
る。継続時間が一定で短いパルス電流を使用して一方の
ランドを選択して自由層に、絶縁層に隣接する固定層の
磁化方向に対して平行又は逆向きの磁化を与えることが
可能になる。
【００２７】上記第１の設計例を図２に示す。図に示し
た装置は、反強磁性層（１０）、２つの非磁性導電体層
によって分離された、逆方向の平面磁化を有する２つの
磁性体層（１２１，１２３）から構成される３層積層構
造（１２）を具備する。この積層構造は固定層を構成す
る。当該装置はさらに、絶縁層（１４）と自由磁化層
（１６）を有する。アッセンブリ（１２）、（１４）、
（１６）は磁気トンネル接合構造（１５）を構成する。
た装置は、反強磁性層（１０）、２つの非磁性導電体層
によって分離された、逆方向の平面磁化を有する２つの
磁性体層（１２１，１２３）から構成される３層積層構
造（１２）を具備する。この積層構造は固定層を構成す
る。当該装置はさらに、絶縁層（１４）と自由磁化層
（１６）を有する。アッセンブリ（１２）、（１４）、
（１６）は磁気トンネル接合構造（１５）を構成する。
【００２８】前記装置は、金属の分離層（１８）と層の
面と直交する方向に磁化された磁性極性化層（２０）を
有する。当該磁性極性化層（２０）は、例えば、Ｆｅ／
Ｒｔ、Ｆｅ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ａ
ｕ等、あるいはこれらの直接の合金からなる積層構造で
あってもよい。極性化層は導電性の基板（２２）に搭載
されている。積層構造アッセンブリは、電流供給ライン
（２４）とこの場合はトランジスタ（２６）である電流
切替え装置との間に挿入されている。
面と直交する方向に磁化された磁性極性化層（２０）を
有する。当該磁性極性化層（２０）は、例えば、Ｆｅ／
Ｒｔ、Ｆｅ／Ｐｄ、Ｃｏ／Ｐｔ、Ｃｏ／Ｐｄ、Ｃｏ／Ａ
ｕ等、あるいはこれらの直接の合金からなる積層構造で
あってもよい。極性化層は導電性の基板（２２）に搭載
されている。積層構造アッセンブリは、電流供給ライン
（２４）とこの場合はトランジスタ（２６）である電流
切替え装置との間に挿入されている。
【００２９】層（２０）を通して流れるか、または層に
よって反射される電子は、当該層の磁化の方向と平行な
方向、つまり接合構造（１５)の種々の層、特に自由層
（１６）の面と直交する向きにスピンが方向付けられ
る。極性化された電子の流れを受ける当該層の磁化は層
の面内で回転するが、当該層に印加されている磁化解放
磁場の影響のためにスピン方向と磁化方向がそろうこと
はない。図３Ａと３Ｂは、この回転を模式的に示したも
のである。方向を示すために、Ｏｚ軸が層の面と直交す
る方向を示す、直交３軸座標Ｏｘｙｚを用いた。
よって反射される電子は、当該層の磁化の方向と平行な
方向、つまり接合構造（１５)の種々の層、特に自由層
（１６）の面と直交する向きにスピンが方向付けられ
る。極性化された電子の流れを受ける当該層の磁化は層
の面内で回転するが、当該層に印加されている磁化解放
磁場の影響のためにスピン方向と磁化方向がそろうこと
はない。図３Ａと３Ｂは、この回転を模式的に示したも
のである。方向を示すために、Ｏｚ軸が層の面と直交す
る方向を示す、直交３軸座標Ｏｘｙｚを用いた。
【００３０】電流が正の向きで（図３Ａ）、電流密度が
臨界値よりも小さければ、層（１２３）によって生じた
極性化は層（１６）の磁化を反転させることができない
が、（−ｙ）方向の磁化を助長する。上述の磁化の回転
によって、（−ｙ）のランドの継続時間が大きくなり
（＋ｙ）のランドの継続時間が小さくなる変化がステッ
プの継続時間に現れた。図４Ａでは、この現象がランド
の継続時間ｔ１とｔ２に現れている。継続時間を注意深
く設定したパルス電流を接合構造に通すことによって、
２値エレメント「０」を書き込むことができる。電流の
方向を逆転すると（図３Ｂ）、助長される磁化の方向は
反転し、ランドの継続時間の長短関係も逆転し（図４
Ｂ）、ｔ１＜ｔ２となる。このことは「１」の書き込み
に相当する。このことによって、Ｍｙ＞０（図の場合に
は逆方向）、あるいはＭｙ＜０（平行）になる。
臨界値よりも小さければ、層（１２３）によって生じた
極性化は層（１６）の磁化を反転させることができない
が、（−ｙ）方向の磁化を助長する。上述の磁化の回転
によって、（−ｙ）のランドの継続時間が大きくなり
（＋ｙ）のランドの継続時間が小さくなる変化がステッ
プの継続時間に現れた。図４Ａでは、この現象がランド
の継続時間ｔ１とｔ２に現れている。継続時間を注意深
く設定したパルス電流を接合構造に通すことによって、
２値エレメント「０」を書き込むことができる。電流の
方向を逆転すると（図３Ｂ）、助長される磁化の方向は
反転し、ランドの継続時間の長短関係も逆転し（図４
Ｂ）、ｔ１＜ｔ２となる。このことは「１」の書き込み
に相当する。このことによって、Ｍｙ＞０（図の場合に
は逆方向）、あるいはＭｙ＜０（平行）になる。
【００３１】上記の装置の利点は、面内の回転が、従来
技術で使用されている、非常に多数のプリセッション振
動を必要とする磁化の反転に比較して遥かに高速である
ことに起因して、電流密度が小さいことと、書き込み速
度が速いことである。
技術で使用されている、非常に多数のプリセッション振
動を必要とする磁化の反転に比較して遥かに高速である
ことに起因して、電流密度が小さいことと、書き込み速
度が速いことである。
【００３２】読み出しのためには、パルス電流の継続時
間、および／または密度を、書き込みパルスよりも小さ
くして、上書きせずに装置の磁化特性を読み出す。
間、および／または密度を、書き込みパルスよりも小さ
くして、上書きせずに装置の磁化特性を読み出す。
【００３３】第２の設計例では、装置は２つの直交方向
に磁化されたシステムに挟まれた酸化物のバリアによっ
て構成されるトンネル接合構造を具備する。磁化が直交
するシステムの内の１つは反強磁性層と交換相互作用を
行うことによって磁化の方向を固定する。当該装置は、
（書き込み時の）極性化装置と（読み出しと書き込み時
の）分析装置からなる２つの機能を有する。第２の直交
する磁化を有するシステムは、磁化の方向を極性化され
たスピンの方向に自由に変えることができる。当該装置
はさらに、厚い磁性体層又は２つの磁性体層の厚さが異
なる３層構造からなる平面状の磁化極性化装置を有す
る。平面状の磁化極性化装置を有することによって、層
の面内に静的磁気カップリング磁界を生じさせて、当該
磁界は直交方向の異方性を低減して臨界電流密度を低下
させることができる。平面状の極性化装置は、自由層の
磁化を極性化装置の磁化の方向と直交する面内で連続的
に回転させる。直交する方向の極性化装置は、静的な磁
化状態を励起するために２値情報（「０」または
「１」）を書き込むことができる。書き込みモードで
は、制御された継続時間を有するパルス上の電流が接合
構造を流れて自由層の磁化の向きを反転させる。上記２
つの極性化装置によって、書き込み電流を低減して書き
込み時間を顕著に短縮することができる。読み出しモー
ドでは、接合構造を流れるパルス電流の継続時間は、書
き込みモードに比較して短い。
に磁化されたシステムに挟まれた酸化物のバリアによっ
て構成されるトンネル接合構造を具備する。磁化が直交
するシステムの内の１つは反強磁性層と交換相互作用を
行うことによって磁化の方向を固定する。当該装置は、
（書き込み時の）極性化装置と（読み出しと書き込み時
の）分析装置からなる２つの機能を有する。第２の直交
する磁化を有するシステムは、磁化の方向を極性化され
たスピンの方向に自由に変えることができる。当該装置
はさらに、厚い磁性体層又は２つの磁性体層の厚さが異
なる３層構造からなる平面状の磁化極性化装置を有す
る。平面状の磁化極性化装置を有することによって、層
の面内に静的磁気カップリング磁界を生じさせて、当該
磁界は直交方向の異方性を低減して臨界電流密度を低下
させることができる。平面状の極性化装置は、自由層の
磁化を極性化装置の磁化の方向と直交する面内で連続的
に回転させる。直交する方向の極性化装置は、静的な磁
化状態を励起するために２値情報（「０」または
「１」）を書き込むことができる。書き込みモードで
は、制御された継続時間を有するパルス上の電流が接合
構造を流れて自由層の磁化の向きを反転させる。上記２
つの極性化装置によって、書き込み電流を低減して書き
込み時間を顕著に短縮することができる。読み出しモー
ドでは、接合構造を流れるパルス電流の継続時間は、書
き込みモードに比較して短い。
【００３４】この第２の設計例を図５に示す。図に示し
た設計例は、反強磁性層（６０）、反転する磁界と非磁
性体層の積層構造（６２）、絶縁層（６４）と反転する
磁界と非磁性体層の積層構造（６６）を有する。積層構
造（６２）は、層の面の向きと直交する方向に磁化され
た固定層からなる。絶縁層（６４）によって分離された
積層構造（６２）と（６６）は磁気トンネル接合（６
５）を構成する。当該装置は、導電性非磁性層（６８）
と導体基板（７２）に搭載された磁性極性化層（７０）
を有する。この積層構造は、電流供給ライン（７４）
と、この例の場合はトランジスタ（７６）である電流切
替え装置の間に位置する。
た設計例は、反強磁性層（６０）、反転する磁界と非磁
性体層の積層構造（６２）、絶縁層（６４）と反転する
磁界と非磁性体層の積層構造（６６）を有する。積層構
造（６２）は、層の面の向きと直交する方向に磁化され
た固定層からなる。絶縁層（６４）によって分離された
積層構造（６２）と（６６）は磁気トンネル接合（６
５）を構成する。当該装置は、導電性非磁性層（６８）
と導体基板（７２）に搭載された磁性極性化層（７０）
を有する。この積層構造は、電流供給ライン（７４）
と、この例の場合はトランジスタ（７６）である電流切
替え装置の間に位置する。
【００３５】図６Ａと６Ｂは「０」と「１」の書き込み
メカニズムと自由層での磁化の回転、より具体的には自
由層を構成するサブレイヤ（６６１）、（６６３）、
（６６５）と（６６７）での磁化の回転について示した
ものである。図６Ａに示すように、電流は上部から底部
に向かって流れ、図６Ｂでは電流は底部から上部に向か
って流れる。
メカニズムと自由層での磁化の回転、より具体的には自
由層を構成するサブレイヤ（６６１）、（６６３）、
（６６５）と（６６７）での磁化の回転について示した
ものである。図６Ａに示すように、電流は上部から底部
に向かって流れ、図６Ｂでは電流は底部から上部に向か
って流れる。
【００３６】図７Ａと７ＢはＯｚ軸に沿った磁化の成分
Ｍｚの変化を示す。図７Ａでは、磁化の向きがそろった
状態が最も継続時間の長いランドに相当し、図７Ｂで
は、このランドは逆向きの磁化に相当する。
Ｍｚの変化を示す。図７Ａでは、磁化の向きがそろった
状態が最も継続時間の長いランドに相当し、図７Ｂで
は、このランドは逆向きの磁化に相当する。
【００３７】平面磁化層（７０）の役割は以下のとおり
である。 １）層の面の向きに電子を極性化すること、 ２）層（６６）の面において静的磁気カップリングを発
生させて、層の有効な異方性を低減し、層（６６）の磁
化の向きを、層（７０）に蓄積された電子または伝達さ
れた電子の極性化軸の周りに容易に回転させること。
である。 １）層の面の向きに電子を極性化すること、 ２）層（６６）の面において静的磁気カップリングを発
生させて、層の有効な異方性を低減し、層（６６）の磁
化の向きを、層（７０）に蓄積された電子または伝達さ
れた電子の極性化軸の周りに容易に回転させること。
【００３８】層（７０）に使用する材料は、遷移金属
（Ｆｅ、ＮｉまたはＣｏ）、又は、遷移金属の合金の厚
い層であるのがよい。磁化の方向を変化させるために必
要な電流密度は書き込みや読み出しに使用する電流密度
よりもはるかに大きいので、これらの材料の磁化の方向
は電流の存在によっては変化しない。当該層の厚さは層
（６６）との静的磁気カップリングの強度を制御し、電
子の極性化を最適化するように設定する必要がある。さ
らに、この厚みが大きければ交換層を使用しなくても、
（強制磁界によって）磁化方向を固定することができ
る。
（Ｆｅ、ＮｉまたはＣｏ）、又は、遷移金属の合金の厚
い層であるのがよい。磁化の方向を変化させるために必
要な電流密度は書き込みや読み出しに使用する電流密度
よりもはるかに大きいので、これらの材料の磁化の方向
は電流の存在によっては変化しない。当該層の厚さは層
（６６）との静的磁気カップリングの強度を制御し、電
子の極性化を最適化するように設定する必要がある。さ
らに、この厚みが大きければ交換層を使用しなくても、
（強制磁界によって）磁化方向を固定することができ
る。
【００３９】書き込みのプロセスは、第１の設計例に関
して既に説明した原理に基づき、自由層の１軸磁気異方
性を利用する。「０」を書き込むためには、正の方向の
電流がシステムを流れる（例えば、図６Ａ）。層（７
０）上に蓄積された電子が、層（６６）の磁化の回転を
生じさせる。成分Ｍｚは異方性が無ければ完全に正弦派
的な特性を有する。自由層の１軸磁気異方性のために、
磁化成分の変化は２つの容易磁化方向に対応して２つの
同等なランドを示す。固定された層（６２）によって誘
導された電子スピンの極性化は（＋ｚ）方向の磁化を助
長し、Ｍｚ＞０に対応するランドが延長され、「０」に
相当する磁気状態を生起させる。書き込みパルスの継続
時間を適切に設定することによって、「０」の状態を選
択することができる。状態の観測は、接合構造の端子の
位置で電圧を測定してこれをリファレンスセルのものと
比較することによって行うことができる。
して既に説明した原理に基づき、自由層の１軸磁気異方
性を利用する。「０」を書き込むためには、正の方向の
電流がシステムを流れる（例えば、図６Ａ）。層（７
０）上に蓄積された電子が、層（６６）の磁化の回転を
生じさせる。成分Ｍｚは異方性が無ければ完全に正弦派
的な特性を有する。自由層の１軸磁気異方性のために、
磁化成分の変化は２つの容易磁化方向に対応して２つの
同等なランドを示す。固定された層（６２）によって誘
導された電子スピンの極性化は（＋ｚ）方向の磁化を助
長し、Ｍｚ＞０に対応するランドが延長され、「０」に
相当する磁気状態を生起させる。書き込みパルスの継続
時間を適切に設定することによって、「０」の状態を選
択することができる。状態の観測は、接合構造の端子の
位置で電圧を測定してこれをリファレンスセルのものと
比較することによって行うことができる。
【００４０】「１」を書き込むためには、プロセスは同
じであるが、システムに負の方向の電流を流す（図６
Ｂ）。Ｍｚ＞０ではなく、Ｍｚ＜０の状態が助長され
る。装置の磁気定期状態の読み出しは、継続時間がラン
ドの継続時間よりも短い電流密度の低いパルス電流を使
用して行うことができる。
じであるが、システムに負の方向の電流を流す（図６
Ｂ）。Ｍｚ＞０ではなく、Ｍｚ＜０の状態が助長され
る。装置の磁気定期状態の読み出しは、継続時間がラン
ドの継続時間よりも短い電流密度の低いパルス電流を使
用して行うことができる。
【００４１】上述の２つの設計例を以下の表にまとめて
示す。当該表に置いては、 ｔ：磁化の向きを反転させる磁性体層の厚さ、 Ｍｓ：磁化の向きを反転させるべき層が磁気的飽和状態
である時の磁化の強さで、ＣｏＦｅの場合には、Ｍｓ＝
１５００ｅｍｕ／ｃｃである、 Ｈｋ：磁化方向を反転させるべき磁性体層の異方性の程
度、 Ｊｃ（書き込み）：記憶セルに書き込みを行うための電
流密度、 ＲＡｍａｘ：トンネル接合構造の表面積と電気抵抗との
積で、書き込み電圧が０．６Ｖを超えないように定義さ
れたもの、 Ｊｃ（読み出し）：ＲＡｍａｘで読み出し電圧が０．３
Ｖである時の、読み出し電流密度、 ａｍｉｎ：超常磁性体限界に到達する前の（正方契機億
セルに対する）記憶セルの一方の側面の最小限の大きさ
である。
示す。当該表に置いては、 ｔ：磁化の向きを反転させる磁性体層の厚さ、 Ｍｓ：磁化の向きを反転させるべき層が磁気的飽和状態
である時の磁化の強さで、ＣｏＦｅの場合には、Ｍｓ＝
１５００ｅｍｕ／ｃｃである、 Ｈｋ：磁化方向を反転させるべき磁性体層の異方性の程
度、 Ｊｃ（書き込み）：記憶セルに書き込みを行うための電
流密度、 ＲＡｍａｘ：トンネル接合構造の表面積と電気抵抗との
積で、書き込み電圧が０．６Ｖを超えないように定義さ
れたもの、 Ｊｃ（読み出し）：ＲＡｍａｘで読み出し電圧が０．３
Ｖである時の、読み出し電流密度、 ａｍｉｎ：超常磁性体限界に到達する前の（正方契機億
セルに対する）記憶セルの一方の側面の最小限の大きさ
である。
【００４２】ａｍｉｎの大きさは、ａｍｉｎ＝（８４ｋ
ＢＴ／ＭｓＨｋｔ）１／２によって計算することができ
る。ここで、８４の値は、摂氏１００°に置ける１００
年間のサービスを前提に算出したものである。
ＢＴ／ＭｓＨｋｔ）１／２によって計算することができ
る。ここで、８４の値は、摂氏１００°に置ける１００
年間のサービスを前提に算出したものである。
【００４３】 設計例 １ ２ ｔ（ｎｍ） ５ ２ Ｍｓ（ｅｍｕ／ｃｃ） １５００ １５００ 有効Ｈｋ（Ｇ） ４０ １００ Ｊｃ（書込） （Ａ／ｃｍ２） １．６ｘ１０５ １．６ｘ１０５ ＲＡｍａｘ（Ω・μｍ２） ３７５ ３７５ Ｊｃ（読出） （Ａ／ｃｍ２） ８ｘ１０５ ８ｘ１０４ ａｍｉｎ（μｍ） ０．１２ ０．１２
【００４４】上述の表から、本発明においては、妥当な
積ＲＡ（＞１００Ω・μｍ２）を有する接合構造と整合
する低い書き込み電流密度を実現することができること
が分かる。このような積ＲＡはプラズマ酸化または普通
の場所における自然酸化によって得ることができる。
積ＲＡ（＞１００Ω・μｍ２）を有する接合構造と整合
する低い書き込み電流密度を実現することができること
が分かる。このような積ＲＡはプラズマ酸化または普通
の場所における自然酸化によって得ることができる。
【００４５】最後に、図７に、行列によってアドレス可
能なマトリックス上の記憶セルによって構成された記憶
素子を示す。各記憶セルは、抵抗要素（６０）で代表さ
れる積層構造とトランジスタで構成されるスイッチ要素
（７０）を有する本発明に基づく装置を具備する。各積
層構造は、アドレッシングのための行（８０）に接続さ
れ、トランジスタのベース（又はゲート）はアドレッシ
ングのための列（９０）を有する。行（８０）は「ビッ
トライン」と呼ばれ、列は「ワード（又はデジット）ラ
イン」と呼ばれる。行（８０）は行アドレッシング回路
（８５）の出力段に接続され、列（９０）は列アドレッ
シング回路（９５）の出力段に接続される。
能なマトリックス上の記憶セルによって構成された記憶
素子を示す。各記憶セルは、抵抗要素（６０）で代表さ
れる積層構造とトランジスタで構成されるスイッチ要素
（７０）を有する本発明に基づく装置を具備する。各積
層構造は、アドレッシングのための行（８０）に接続さ
れ、トランジスタのベース（又はゲート）はアドレッシ
ングのための列（９０）を有する。行（８０）は「ビッ
トライン」と呼ばれ、列は「ワード（又はデジット）ラ
イン」と呼ばれる。行（８０）は行アドレッシング回路
（８５）の出力段に接続され、列（９０）は列アドレッ
シング回路（９５）の出力段に接続される。
【００４６】ビットシーケンス（例えば、１００１１
０）の書き込みを行う時は、対応する列のトランジスタ
を開にするために適切なパルスによって列アドレスが呼
び出されて、各ラインに所定の極性を有する電流のパル
スを送り込む（図示した例では、順に＋− −＋＋
−）。従って、記憶装置の当該列のすべてのビットに対
する書き込みは同時に行われる。
０）の書き込みを行う時は、対応する列のトランジスタ
を開にするために適切なパルスによって列アドレスが呼
び出されて、各ラインに所定の極性を有する電流のパル
スを送り込む（図示した例では、順に＋− −＋＋
−）。従って、記憶装置の当該列のすべてのビットに対
する書き込みは同時に行われる。
【００４７】この複数アドレッシングプロセスは、導入
部で説明したように、本発明の場合には、隣接するセル
に、意図に反して書き込みを行ってしまう危険無しに、
記憶セルに書き込みを行なうことができるので可能にな
るものである。
部で説明したように、本発明の場合には、隣接するセル
に、意図に反して書き込みを行ってしまう危険無しに、
記憶セルに書き込みを行なうことができるので可能にな
るものである。
【００４８】列にすべての記憶を書き込むことも可能で
ある。
ある。
【００４９】記憶素子のどこか、例えば中央部に、リフ
ァレンス列（１００）を設けることによって読み出しを
行うことができる。読み出し電流が列（９０）の記憶セ
ルを流れるとき、記憶セルの読み出し電圧はそれぞれ同
じ行のリファレンス列の記憶セルの読み出し電圧と比較
される
ァレンス列（１００）を設けることによって読み出しを
行うことができる。読み出し電流が列（９０）の記憶セ
ルを流れるとき、記憶セルの読み出し電圧はそれぞれ同
じ行のリファレンス列の記憶セルの読み出し電圧と比較
される
【００５０】このような列に対する書き込みと読み出し
メカニズムによって、記憶素子のサイクル時間を顕著に
低減することができる。
メカニズムによって、記憶素子のサイクル時間を顕著に
低減することができる。
【図１】 図１Ａと１Ｂは、外部磁界を用いてトンネル
効果磁気接合に２値データを読み書きするための従来装
置である。
効果磁気接合に２値データを読み書きするための従来装
置である。
【図２】 本発明の第１の設計例に基づく装置の断面で
ある。
ある。
【図３】 図３Ａと３Ｂは、前記第１の設計例におい
て、「０」または「１」が書かれている状態に対応した
磁界の向きを示すものである。
て、「０」または「１」が書かれている状態に対応した
磁界の向きを示すものである。
【図４】 図４Ａと４Ｂは、前述の２つの場合（「０」
と「１」）について、磁化の、層の平面と平行なＯｙ軸
成分の変化を示すものである。
と「１」）について、磁化の、層の平面と平行なＯｙ軸
成分の変化を示すものである。
【図５】 本発明の第２の設計例に基づく装置の断面で
ある。
ある。
【図６】 図６Ａと６Ｂは、「０」または「１」が書か
れている状態に対応した別の層の磁化の向きを示すもの
である。
れている状態に対応した別の層の磁化の向きを示すもの
である。
【図７】 図７Ａと７Ｂは、前述の２つの場合（「０」
と「１」）について、磁化の、層の平面と直交するＯｚ
軸成分の変化を示すものである。
と「１」）について、磁化の、層の平面と直交するＯｚ
軸成分の変化を示すものである。
【図８】 本発明に基づく装置をマトリックス上に配置
した記憶装置の概念を示すものである。
した記憶装置の概念を示すものである。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 27/105 Ｇ１１Ｂ 5/39 // Ｇ１１Ｂ 5/39 Ｈ０１Ｌ 27/10 ４４７ (72)発明者 ベルナール ディエニー フランス国 38250 レ−ザン−ヴェルク ール， アレ デ ゼラブル 180 (72)発明者 ベルナール ロドゥマック フランス国 38113 ヴーレ−ヴォルワズ, モンテ バブー ２ Ｆターム(参考） 5D034 BA03 BA04 CA00 5E049 AA01 AA04 AA07 AA09 AC00 AC05 BA06 CB02 DB12 5F083 FZ10
Claims (13)
- 【請求項１】 「固定」層と称する、磁化の向きが固定
された第１の磁性体層（１２、６２）と、 「自由」層と称する、磁化の向きを変更することができ
る第２の磁性体層（１６、６６）と、 固定層（１２、６２）と自由層（１６、６６）とを分離
する絶縁又は半絶縁層（１４、６４）と、 前記層の内部に、層と直交方向に電子流を流す手段（２
４、７４、２６、７６）と、 電子のスピンを極性化する手段とを具備する電磁装置で
あって、電子のスピンを極性化する手段は、自由層（１
６、６６）の磁化平面と直交する向きに磁化されてお
り、非磁性体導電層（１８、６４）によって自由層（１
６、６６）から分離された少なくとも１つの磁気極性化
層（２０、７０）を具備することを特徴とする電磁装
置。 - 【請求項２】 前記磁気極性化層（２０）の磁化の向き
は層（１２、１４、１６、２０）と直交し、固定層（１
２）と自由層（１６）の磁化の向きは当該層の面内方向
であり、自由層（１６）の磁化に作用する電子のスピン
は当該自由層（１６）の面とは直交方向に極性化され、
自由層の磁化は前記自由層（１６）の面内で回転する請
求項１に記載の装置。 - 【請求項３】 前記固定層（１２）の磁化は当該層の面
内方向を向いている請求項２に記載の装置。 - 【請求項４】 前記磁気極性化層は積層構造（２０）を
有する請求項２に記載の装置。 - 【請求項５】 前記磁気極性化層は、Ｆｅ、Ｐｔ、Ｐ
ｄ、Ｃｏ、Ａｕ又はこれらの合金からなる群から選択さ
れた材料を交互に積層した構造である請求項４に記載の
装置。 - 【請求項６】 前記磁気極性化層（７０）の磁化の方向
は当該層の面と平行であり、固定層（６２）と自由層
（６６）の磁化は当該層と直交する方向を向いており、
自由層（６６）に作用する電子のスピンは自由層と平行
に極性化されており、自由層の磁化は自由層（６６）の
面と直交する面内で回転する請求項１に記載の装置。 - 【請求項７】 前記自由層（６６）は自由層と直交する
面内において異方性を有する請求項６に記載の装置。 - 【請求項８】 前記固定層（６２）は当該固定層と直交
する方向に磁化されている請求項６に記載の装置。 - 【請求項９】 前記磁気極性化層（７０）はＦｅ、Ｎ
ｉ、Ｃｏあるいはこれらの合金から構成される群から選
択された材料からなる請求項６に記載の装置。 - 【請求項１０】 前記自由層（６６）は、導電性非磁性
層（６６２、６６４、６６６）で分離された複数の磁性
体層（６６１、６６３、６６５、６６７）からなる請求
項６に記載の装置。 - 【請求項１１】 行と列についてアドレス可能な記憶セ
ルのマトリックスからなる記憶装置であって、各記憶セ
ルは請求項１乃至１０のいずれかに記載された電磁装置
（６０）から構成され、電磁装置（６０）に直列接続さ
れた電流切替え装置（７０）を具備し、各電磁装置（６
０）は１つのアドレッシング行（８０）に接続され、各
切替え装置（７０）は１つのアドレッシング列（９０）
に接続されていることを特徴とする記憶装置。 - 【請求項１２】 さらに、リファレンス列（１００）を
具備し、行（８０)と列（９０)が交差する位置にある前
記電磁装置の接点において読み出された電圧と、同じ行
（８０）とリファレンス列（１００）の交差位置にある
電磁装置の端子において読み出された電圧とを比較する
手段を具備する請求項１１に記載の記憶装置。 - 【請求項１３】 前記請求項１乃至１０のいずれかの電
磁装置を用いたデータ書き込み方法であって、 −装置内を、層の面と直交する方向に電流を流し、前記
極性化手段は電子を自由層の磁化の面と直交する方向に
極性化し、磁化の向きを当該面内で回転させ、−自由層
の磁化が固定層の磁化の向きと同じ向き又は反対向きで
あれば前記電流を遮断することを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0015893 | 2000-12-07 | ||
| FR0015893A FR2817998B1 (fr) | 2000-12-07 | 2000-12-07 | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002261352A true JP2002261352A (ja) | 2002-09-13 |
| JP4492780B2 JP4492780B2 (ja) | 2010-06-30 |
Family
ID=8857350
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001375090A Expired - Lifetime JP4492780B2 (ja) | 2000-12-07 | 2001-12-07 | 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6532164B2 (ja) |
| EP (1) | EP1225593B1 (ja) |
| JP (1) | JP4492780B2 (ja) |
| DE (1) | DE60133623T2 (ja) |
| FR (1) | FR2817998B1 (ja) |
Cited By (100)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060261A (ja) * | 2001-08-13 | 2003-02-28 | Canon Inc | 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ |
| JP2006086508A (ja) * | 2004-08-17 | 2006-03-30 | Toshiba Corp | 磁性発信素子、磁気ヘッド、および磁気記録再生装置 |
| JP2006128579A (ja) * | 2004-11-01 | 2006-05-18 | Sony Corp | 記憶素子及びメモリ |
| JP2006179524A (ja) * | 2004-12-20 | 2006-07-06 | Toshiba Corp | 磁気記録素子、磁気記録装置、および情報の記録方法 |
| JP2007134027A (ja) * | 2005-10-13 | 2007-05-31 | Renesas Technology Corp | 不揮発性記憶装置 |
| JP2007525033A (ja) * | 2004-02-25 | 2007-08-30 | グランディス インコーポレイテッド | スピン・トランスファによる垂直磁化磁気素子 |
| KR100832191B1 (ko) | 2006-06-22 | 2008-05-23 | 가부시끼가이샤 도시바 | 자기저항 소자 및 자기 메모리 |
| JP2008524830A (ja) * | 2003-08-19 | 2008-07-10 | ニューヨーク・ユニバーシティ | 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス |
| JP2009021352A (ja) * | 2007-07-11 | 2009-01-29 | Toshiba Corp | 磁気記録素子及び磁気記録装置 |
| WO2009044609A1 (ja) * | 2007-10-02 | 2009-04-09 | Nec Corporation | 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法 |
| JP2009093787A (ja) * | 2008-11-10 | 2009-04-30 | Toshiba Corp | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 |
| JP2009231753A (ja) * | 2008-03-25 | 2009-10-08 | Toshiba Corp | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| WO2009122992A1 (ja) * | 2008-04-03 | 2009-10-08 | 日本電気株式会社 | 磁気抵抗記憶装置 |
| US7633796B2 (en) | 2007-01-19 | 2009-12-15 | Sony Corporation | Storage element and memory |
| JP2010109372A (ja) * | 2008-10-30 | 2010-05-13 | Korea Inst Of Science & Technology | 二重磁気異方性自由層を有する磁気トンネル接合構造 |
| US7787288B2 (en) | 2006-08-21 | 2010-08-31 | Kabushiki Kaisha Toshiba | Magnetic memory element, magnetic memory having said magnetic memory element, and method for driving magnetic memory |
| WO2011001746A1 (ja) * | 2009-07-03 | 2011-01-06 | 富士電機ホールディングス株式会社 | 磁気メモリー素子及びその駆動方法 |
| JP2011502354A (ja) * | 2007-10-31 | 2011-01-20 | ニューヨーク・ユニバーシティ | 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス |
| US8077509B2 (en) | 2008-02-14 | 2011-12-13 | Kabushiki Kaisha Toshiba | Magnetic memory |
| JP2012059357A (ja) * | 2011-11-04 | 2012-03-22 | Hitachi Ltd | 半導体装置 |
| WO2012036282A1 (ja) * | 2010-09-17 | 2012-03-22 | 株式会社 東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| JP2012069958A (ja) * | 2011-10-14 | 2012-04-05 | Toshiba Corp | 磁気記録素子 |
| JP2012174708A (ja) * | 2011-02-17 | 2012-09-10 | Fujitsu Ltd | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ |
| JP2012253344A (ja) * | 2011-05-31 | 2012-12-20 | Hgst Netherlands B V | ３端子スピントルク発振素子（ｓｔｏ） |
| US8378437B2 (en) | 2007-10-12 | 2013-02-19 | Kabushiki Kaisha Toshiba | Magnetoresistive effect element and magnetic random access memory |
| US8411394B2 (en) | 2004-08-17 | 2013-04-02 | Kabushiki Kaisha Toshiba | Magneto resistive effect element with a magnetic film generating spin fluctuation of conduction electrons |
| JP2013149343A (ja) * | 2013-04-19 | 2013-08-01 | Hitachi Ltd | 半導体装置 |
| JP2014064033A (ja) * | 2009-06-24 | 2014-04-10 | New York Univ | 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス |
| US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
| US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
| US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
| US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
| US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10366775B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Memory device using levels of dynamic redundancy registers for writing a data word that failed a write operation |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10529915B2 (en) | 2018-03-23 | 2020-01-07 | Spin Memory, Inc. | Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
| US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
| US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
| US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
Families Citing this family (132)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2814592B1 (fr) * | 2000-09-26 | 2003-01-03 | Commissariat Energie Atomique | Dispositif a vanne de spin a reflexion electronique speculaire dependant du spin |
| US6721203B1 (en) * | 2001-02-23 | 2004-04-13 | Western Digital (Fremont), Inc. | Designs of reference cells for magnetic tunnel junction (MTJ) MRAM |
| FR2832542B1 (fr) | 2001-11-16 | 2005-05-06 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetique, memoire et procedes d'ecriture et de lecture utilisant ce dispositif |
| JP3680035B2 (ja) * | 2002-03-29 | 2005-08-10 | 株式会社東芝 | 磁気記録装置及び磁気記録方法 |
| US6826077B2 (en) * | 2002-05-15 | 2004-11-30 | Hewlett-Packard Development Company, L.P. | Magnetic random access memory with reduced parasitic currents |
| US6714444B2 (en) * | 2002-08-06 | 2004-03-30 | Grandis, Inc. | Magnetic element utilizing spin transfer and an MRAM device using the magnetic element |
| US6881993B2 (en) * | 2002-08-28 | 2005-04-19 | Micron Technology, Inc. | Device having reduced diffusion through ferromagnetic materials |
| US6838740B2 (en) * | 2002-09-27 | 2005-01-04 | Grandis, Inc. | Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| WO2004032238A1 (ja) * | 2002-10-03 | 2004-04-15 | Sony Corporation | メモリ素子およびメモリ装置 |
| US6958927B1 (en) | 2002-10-09 | 2005-10-25 | Grandis Inc. | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element |
| WO2004038723A2 (en) * | 2002-10-22 | 2004-05-06 | Btg International Limited | Magnetic memory device |
| US7190611B2 (en) * | 2003-01-07 | 2007-03-13 | Grandis, Inc. | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization |
| US6829161B2 (en) * | 2003-01-10 | 2004-12-07 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| US6845038B1 (en) | 2003-02-01 | 2005-01-18 | Alla Mikhailovna Shukh | Magnetic tunnel junction memory device |
| US6847547B2 (en) * | 2003-02-28 | 2005-01-25 | Grandis, Inc. | Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element |
| US6933155B2 (en) * | 2003-05-21 | 2005-08-23 | Grandis, Inc. | Methods for providing a sub .15 micron magnetic memory structure |
| US7006375B2 (en) * | 2003-06-06 | 2006-02-28 | Seagate Technology Llc | Hybrid write mechanism for high speed and high density magnetic random access memory |
| US6865109B2 (en) * | 2003-06-06 | 2005-03-08 | Seagate Technology Llc | Magnetic random access memory having flux closure for the free layer and spin transfer write mechanism |
| US6985385B2 (en) | 2003-08-26 | 2006-01-10 | Grandis, Inc. | Magnetic memory element utilizing spin transfer switching and storing multiple bits |
| US7161829B2 (en) * | 2003-09-19 | 2007-01-09 | Grandis, Inc. | Current confined pass layer for magnetic elements utilizing spin-transfer and an MRAM device using such magnetic elements |
| JP2005109263A (ja) * | 2003-09-30 | 2005-04-21 | Toshiba Corp | 磁性体素子及磁気メモリ |
| US7282755B2 (en) * | 2003-11-14 | 2007-10-16 | Grandis, Inc. | Stress assisted current driven switching for magnetic memory applications |
| US7009877B1 (en) | 2003-11-14 | 2006-03-07 | Grandis, Inc. | Three-terminal magnetostatically coupled spin transfer-based MRAM cell |
| US7602000B2 (en) * | 2003-11-19 | 2009-10-13 | International Business Machines Corporation | Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element |
| US20050136600A1 (en) * | 2003-12-22 | 2005-06-23 | Yiming Huai | Magnetic elements with ballistic magnetoresistance utilizing spin-transfer and an MRAM device using such magnetic elements |
| US7110287B2 (en) | 2004-02-13 | 2006-09-19 | Grandis, Inc. | Method and system for providing heat assisted switching of a magnetic element utilizing spin transfer |
| US7242045B2 (en) * | 2004-02-19 | 2007-07-10 | Grandis, Inc. | Spin transfer magnetic element having low saturation magnetization free layers |
| US6992359B2 (en) * | 2004-02-26 | 2006-01-31 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
| US20110140217A1 (en) * | 2004-02-26 | 2011-06-16 | Grandis, Inc. | Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization |
| US7233039B2 (en) * | 2004-04-21 | 2007-06-19 | Grandis, Inc. | Spin transfer magnetic elements with spin depolarization layers |
| JP4568152B2 (ja) * | 2004-09-17 | 2010-10-27 | 株式会社東芝 | 磁気記録素子及びそれを用いた磁気記録装置 |
| US7061797B1 (en) * | 2004-12-30 | 2006-06-13 | Infineon Technologies Ag | Hybrid memory cell for spin-polarized electron current induced switching and writing/reading process using such memory cell |
| JP5077802B2 (ja) * | 2005-02-16 | 2012-11-21 | 日本電気株式会社 | 積層強磁性構造体、及び、ｍｔｊ素子 |
| JP4877575B2 (ja) | 2005-05-19 | 2012-02-15 | 日本電気株式会社 | 磁気ランダムアクセスメモリ |
| US20070003727A1 (en) * | 2005-07-01 | 2007-01-04 | Chen-Liang Fan Chiang | Soft magnet structure |
| FR2892231B1 (fr) * | 2005-10-14 | 2008-06-27 | Commissariat Energie Atomique | Dispositif magnetique a jonction tunnel magnetoresistive et memoire magnetique a acces aleatoire |
| JP4444241B2 (ja) | 2005-10-19 | 2010-03-31 | 株式会社東芝 | 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置 |
| FR2904724B1 (fr) * | 2006-08-03 | 2011-03-04 | Commissariat Energie Atomique | Dispositif magnetique en couches minces a forte polarisation en spin perpendiculaire au plan des couches, jonction tunnel magnetique et vanne de spin mettant en oeuvre un tel dispositif |
| US7502253B2 (en) * | 2006-08-28 | 2009-03-10 | Everspin Technologies, Inc. | Spin-transfer based MRAM with reduced critical current density |
| JP4377899B2 (ja) * | 2006-09-20 | 2009-12-02 | 株式会社東芝 | リソース管理装置及びプログラム |
| TWI449040B (zh) | 2006-10-06 | 2014-08-11 | Crocus Technology Sa | 用於提供內容可定址的磁阻式隨機存取記憶體單元之系統及方法 |
| US7508042B2 (en) * | 2006-12-22 | 2009-03-24 | Magic Technologies, Inc. | Spin transfer MRAM device with magnetic biasing |
| WO2008101545A1 (en) * | 2007-02-21 | 2008-08-28 | Commissariat A L'energie Atomique | Spin-transfer torque oscillator |
| JP4438806B2 (ja) * | 2007-02-21 | 2010-03-24 | ソニー株式会社 | メモリ |
| US7480173B2 (en) * | 2007-03-13 | 2009-01-20 | Magic Technologies, Inc. | Spin transfer MRAM device with novel magnetic free layer |
| JP4682998B2 (ja) * | 2007-03-15 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
| US7859069B2 (en) * | 2007-03-16 | 2010-12-28 | Seagate Technology Llc | Magnetic storage element with storage layer magnetization directed for increased responsiveness to spin polarized current |
| US8058697B2 (en) * | 2007-03-26 | 2011-11-15 | Magic Technologies, Inc. | Spin transfer MRAM device with novel magnetic synthetic free layer |
| US7573736B2 (en) * | 2007-05-22 | 2009-08-11 | Taiwan Semiconductor Manufacturing Company | Spin torque transfer MRAM device |
| WO2008154519A1 (en) * | 2007-06-12 | 2008-12-18 | Grandis, Inc. | Method and system for providing a magnetic element and magnetic memory being unidirectional writing enabled |
| US7688616B2 (en) * | 2007-06-18 | 2010-03-30 | Taiwan Semicondcutor Manufacturing Company, Ltd. | Device and method of programming a magnetic memory element |
| FR2918761B1 (fr) * | 2007-07-10 | 2009-11-06 | Commissariat Energie Atomique | Capteur de champ magnetique a faible bruit. |
| FR2918762B1 (fr) * | 2007-07-10 | 2010-03-19 | Commissariat Energie Atomique | Capteur de champ magnetique a faible bruit utilisant un transfert de spin lateral. |
| US20090027811A1 (en) * | 2007-07-27 | 2009-01-29 | Magic Technologies, Inc. | Spin transfer MRAM device with reduced coefficient of MTJ resistance variation |
| US8497559B2 (en) * | 2007-10-10 | 2013-07-30 | Magic Technologies, Inc. | MRAM with means of controlling magnetic anisotropy |
| US7577021B2 (en) * | 2007-11-21 | 2009-08-18 | Magic Technologies, Inc. | Spin transfer MRAM device with separated CPP assisted writing |
| EP2232495B1 (en) * | 2007-12-13 | 2013-01-23 | Crocus Technology | Magnetic memory with a thermally assisted writing procedure |
| US8013406B2 (en) * | 2008-01-02 | 2011-09-06 | The Hong Kong University Of Science And Technology | Method and apparatus for generating giant spin-dependent chemical potential difference in non-magnetic materials |
| ATE538474T1 (de) | 2008-04-07 | 2012-01-15 | Crocus Technology Sa | System und verfahren zum schreiben von daten auf magnetoresistive direktzugriffsspeicherzellen |
| US8659852B2 (en) | 2008-04-21 | 2014-02-25 | Seagate Technology Llc | Write-once magentic junction memory array |
| US7999336B2 (en) | 2008-04-24 | 2011-08-16 | Seagate Technology Llc | ST-RAM magnetic element configurations to reduce switching current |
| EP2124228B1 (en) | 2008-05-20 | 2014-03-05 | Crocus Technology | Magnetic random access memory with an elliptical junction |
| US7852663B2 (en) * | 2008-05-23 | 2010-12-14 | Seagate Technology Llc | Nonvolatile programmable logic gates and adders |
| US7855911B2 (en) * | 2008-05-23 | 2010-12-21 | Seagate Technology Llc | Reconfigurable magnetic logic device using spin torque |
| US8031519B2 (en) | 2008-06-18 | 2011-10-04 | Crocus Technology S.A. | Shared line magnetic random access memory cells |
| US8093892B2 (en) * | 2008-07-24 | 2012-01-10 | Infineon Technologies Ag | System with 90 degree sense layer magnetic orientation |
| US7881098B2 (en) * | 2008-08-26 | 2011-02-01 | Seagate Technology Llc | Memory with separate read and write paths |
| US7985994B2 (en) | 2008-09-29 | 2011-07-26 | Seagate Technology Llc | Flux-closed STRAM with electronically reflective insulative spacer |
| US8169810B2 (en) | 2008-10-08 | 2012-05-01 | Seagate Technology Llc | Magnetic memory with asymmetric energy barrier |
| US8089132B2 (en) | 2008-10-09 | 2012-01-03 | Seagate Technology Llc | Magnetic memory with phonon glass electron crystal material |
| US8039913B2 (en) * | 2008-10-09 | 2011-10-18 | Seagate Technology Llc | Magnetic stack with laminated layer |
| US7880209B2 (en) * | 2008-10-09 | 2011-02-01 | Seagate Technology Llc | MRAM cells including coupled free ferromagnetic layers for stabilization |
| US20100102405A1 (en) * | 2008-10-27 | 2010-04-29 | Seagate Technology Llc | St-ram employing a spin filter |
| US8045366B2 (en) | 2008-11-05 | 2011-10-25 | Seagate Technology Llc | STRAM with composite free magnetic element |
| US8043732B2 (en) | 2008-11-11 | 2011-10-25 | Seagate Technology Llc | Memory cell with radial barrier |
| US7826181B2 (en) * | 2008-11-12 | 2010-11-02 | Seagate Technology Llc | Magnetic memory with porous non-conductive current confinement layer |
| US8289756B2 (en) | 2008-11-25 | 2012-10-16 | Seagate Technology Llc | Non volatile memory including stabilizing structures |
| JP5238525B2 (ja) * | 2009-01-13 | 2013-07-17 | 株式会社東芝 | リソースを管理する装置、およびプログラム |
| US7826259B2 (en) * | 2009-01-29 | 2010-11-02 | Seagate Technology Llc | Staggered STRAM cell |
| FR2946183B1 (fr) | 2009-05-27 | 2011-12-23 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin. |
| US8432644B2 (en) * | 2009-06-25 | 2013-04-30 | HGST Netherlands B.V. | Spin torque oscillator sensor enhanced by magnetic anisotropy |
| US8406041B2 (en) | 2009-07-08 | 2013-03-26 | Alexander Mikhailovich Shukh | Scalable magnetic memory cell with reduced write current |
| US9171601B2 (en) | 2009-07-08 | 2015-10-27 | Alexander Mikhailovich Shukh | Scalable magnetic memory cell with reduced write current |
| US7999338B2 (en) | 2009-07-13 | 2011-08-16 | Seagate Technology Llc | Magnetic stack having reference layers with orthogonal magnetization orientation directions |
| US8102703B2 (en) | 2009-07-14 | 2012-01-24 | Crocus Technology | Magnetic element with a fast spin transfer torque writing procedure |
| KR101616042B1 (ko) | 2009-07-23 | 2016-04-27 | 삼성전자주식회사 | 자구벽을 이용한 발진기 및 그 동작방법 |
| US8913350B2 (en) * | 2009-08-10 | 2014-12-16 | Grandis, Inc. | Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements |
| US20110031569A1 (en) * | 2009-08-10 | 2011-02-10 | Grandis, Inc. | Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements |
| US10446209B2 (en) | 2009-08-10 | 2019-10-15 | Samsung Semiconductor Inc. | Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements |
| US8385106B2 (en) * | 2009-09-11 | 2013-02-26 | Grandis, Inc. | Method and system for providing a hierarchical data path for spin transfer torque random access memory |
| US8422285B2 (en) * | 2009-10-30 | 2013-04-16 | Grandis, Inc. | Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories |
| US8159866B2 (en) * | 2009-10-30 | 2012-04-17 | Grandis, Inc. | Method and system for providing dual magnetic tunneling junctions usable in spin transfer torque magnetic memories |
| FR2952486B1 (fr) | 2009-11-06 | 2012-01-06 | Commissariat Energie Atomique | Oscillateur radiofrequence |
| US20110141802A1 (en) * | 2009-12-15 | 2011-06-16 | Grandis, Inc. | Method and system for providing a high density memory cell for spin transfer torque random access memory |
| FR2954622B1 (fr) | 2009-12-21 | 2013-12-20 | Commissariat Energie Atomique | Oscillateur radiofrequence |
| US9130151B2 (en) | 2010-01-11 | 2015-09-08 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic tunneling junctions usable in spin transfer torque magnetic memories |
| FR2957209B1 (fr) | 2010-03-03 | 2012-04-13 | Commissariat Energie Atomique | Oscillateur radiofrequence et procede de generation d'un signal oscillant |
| FR2957210B1 (fr) | 2010-03-03 | 2012-04-13 | Commissariat Energie Atomique | Oscillateur radiofrequence et procede de generation d'un signal oscillant |
| US8891290B2 (en) | 2010-03-17 | 2014-11-18 | Samsung Electronics Co., Ltd. | Method and system for providing inverted dual magnetic tunneling junction elements |
| KR101676824B1 (ko) * | 2010-06-15 | 2016-11-18 | 삼성전자주식회사 | 자기 메모리 소자 |
| JP5644198B2 (ja) * | 2010-06-15 | 2014-12-24 | ソニー株式会社 | 記憶装置 |
| US8546896B2 (en) | 2010-07-16 | 2013-10-01 | Grandis, Inc. | Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements |
| US8374048B2 (en) | 2010-08-11 | 2013-02-12 | Grandis, Inc. | Method and system for providing magnetic tunneling junction elements having a biaxial anisotropy |
| US8399941B2 (en) | 2010-11-05 | 2013-03-19 | Grandis, Inc. | Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements |
| US8432009B2 (en) | 2010-12-31 | 2013-04-30 | Grandis, Inc. | Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories |
| US9478730B2 (en) | 2010-12-31 | 2016-10-25 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories |
| FR2974467B1 (fr) | 2011-04-20 | 2013-05-31 | Commissariat Energie Atomique | Synthetiseur d'un signal oscillant |
| FR2974418B1 (fr) | 2011-04-20 | 2013-05-31 | Commissariat Energie Atomique | Detecteur d'oscillations |
| FR2974468B1 (fr) | 2011-04-20 | 2013-05-31 | Commissariat Energie Atomique | Demodulateur d'un signal electrique module en frequence |
| US8766383B2 (en) | 2011-07-07 | 2014-07-01 | Samsung Electronics Co., Ltd. | Method and system for providing a magnetic junction using half metallic ferromagnets |
| JP5542856B2 (ja) | 2012-03-21 | 2014-07-09 | 株式会社東芝 | 磁気抵抗効果素子及び磁気メモリ |
| US8941196B2 (en) * | 2012-07-10 | 2015-01-27 | New York University | Precessional reversal in orthogonal spin transfer magnetic RAM devices |
| KR102199622B1 (ko) * | 2013-01-11 | 2021-01-08 | 삼성전자주식회사 | 용이 콘 이방성을 가지는 자기 터널 접합 소자들을 제공하는 방법 및 시스템 |
| US9529060B2 (en) | 2014-01-09 | 2016-12-27 | Allegro Microsystems, Llc | Magnetoresistance element with improved response to magnetic fields |
| FR3029354B1 (fr) | 2014-11-27 | 2017-12-29 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin |
| EP3300534B1 (en) | 2015-06-05 | 2020-11-11 | Allegro MicroSystems, LLC | Spin valve magnetoresistance element with improved response to magnetic fields |
| US10620279B2 (en) | 2017-05-19 | 2020-04-14 | Allegro Microsystems, Llc | Magnetoresistance element with increased operational range |
| US11022661B2 (en) | 2017-05-19 | 2021-06-01 | Allegro Microsystems, Llc | Magnetoresistance element with increased operational range |
| US10395711B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Perpendicular source and bit lines for an MRAM array |
| US10516094B2 (en) | 2017-12-28 | 2019-12-24 | Spin Memory, Inc. | Process for creating dense pillars using multiple exposures for MRAM fabrication |
| US10360962B1 (en) | 2017-12-28 | 2019-07-23 | Spin Memory, Inc. | Memory array with individually trimmable sense amplifiers |
| US11107978B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US11107974B2 (en) | 2018-03-23 | 2021-08-31 | Spin Memory, Inc. | Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10784437B2 (en) | 2018-03-23 | 2020-09-22 | Spin Memory, Inc. | Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer |
| US10650875B2 (en) | 2018-08-21 | 2020-05-12 | Spin Memory, Inc. | System for a wide temperature range nonvolatile memory |
| EP3710398B1 (en) * | 2018-12-06 | 2024-09-25 | SanDisk Technologies LLC | Spin-transfer torque mram with assist layers and method of operating the same |
| US10811596B2 (en) | 2018-12-06 | 2020-10-20 | Sandisk Technologies Llc | Spin transfer torque MRAM with a spin torque oscillator stack and methods of making the same |
| US10862022B2 (en) | 2018-12-06 | 2020-12-08 | Sandisk Technologies Llc | Spin-transfer torque MRAM with magnetically coupled assist layers and methods of operating the same |
| US10797227B2 (en) | 2018-12-06 | 2020-10-06 | Sandisk Technologies Llc | Spin-transfer torque MRAM with a negative magnetic anisotropy assist layer and methods of operating the same |
| US10726892B2 (en) | 2018-12-06 | 2020-07-28 | Sandisk Technologies Llc | Metallic magnetic memory devices for cryogenic operation and methods of operating the same |
| US11094359B2 (en) * | 2019-01-24 | 2021-08-17 | Spin Memory, Inc. | High retention multi-level-series magnetic random-access memory |
| US11719771B1 (en) | 2022-06-02 | 2023-08-08 | Allegro Microsystems, Llc | Magnetoresistive sensor having seed layer hysteresis suppression |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10206513A (ja) * | 1997-01-21 | 1998-08-07 | Toyota Central Res & Dev Lab Inc | 強磁性スピントンネル効果素子 |
| JPH10284765A (ja) * | 1997-04-04 | 1998-10-23 | Nippon Steel Corp | 電圧駆動型スピンスイッチ |
| JPH11120758A (ja) * | 1997-10-09 | 1999-04-30 | Sony Corp | 不揮発性ランダムアクセスメモリー装置 |
| JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
| JP2001202604A (ja) * | 2000-01-17 | 2001-07-27 | Hitachi Ltd | 磁気抵抗効果ヘッド及び磁気記録再生装置 |
| JP2001267523A (ja) * | 2000-01-27 | 2001-09-28 | Hewlett Packard Co <Hp> | 対称的なスイッチング特性を有する磁気メモリセル |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5768069A (en) * | 1996-11-27 | 1998-06-16 | International Business Machines Corporation | Self-biased dual spin valve sensor |
| EP0973169B1 (en) * | 1998-05-13 | 2005-01-26 | Sony Corporation | Element exploiting magnetic material and addressing method therefor |
-
2000
- 2000-12-07 FR FR0015893A patent/FR2817998B1/fr not_active Expired - Lifetime
-
2001
- 2001-11-23 US US09/990,321 patent/US6532164B2/en not_active Expired - Lifetime
- 2001-12-05 EP EP01403131A patent/EP1225593B1/fr not_active Expired - Lifetime
- 2001-12-05 DE DE60133623T patent/DE60133623T2/de not_active Expired - Lifetime
- 2001-12-07 JP JP2001375090A patent/JP4492780B2/ja not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10206513A (ja) * | 1997-01-21 | 1998-08-07 | Toyota Central Res & Dev Lab Inc | 強磁性スピントンネル効果素子 |
| JPH10284765A (ja) * | 1997-04-04 | 1998-10-23 | Nippon Steel Corp | 電圧駆動型スピンスイッチ |
| JPH11120758A (ja) * | 1997-10-09 | 1999-04-30 | Sony Corp | 不揮発性ランダムアクセスメモリー装置 |
| JP2001156357A (ja) * | 1999-09-16 | 2001-06-08 | Toshiba Corp | 磁気抵抗効果素子および磁気記録素子 |
| JP2001202604A (ja) * | 2000-01-17 | 2001-07-27 | Hitachi Ltd | 磁気抵抗効果ヘッド及び磁気記録再生装置 |
| JP2001267523A (ja) * | 2000-01-27 | 2001-09-28 | Hewlett Packard Co <Hp> | 対称的なスイッチング特性を有する磁気メモリセル |
Cited By (135)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003060261A (ja) * | 2001-08-13 | 2003-02-28 | Canon Inc | 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ |
| US9449668B2 (en) | 2003-08-19 | 2016-09-20 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
| US9236103B2 (en) | 2003-08-19 | 2016-01-12 | New York University | Bipolar spin-transfer switching |
| JP2012142589A (ja) * | 2003-08-19 | 2012-07-26 | New York Univ | 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス |
| US8760915B2 (en) | 2003-08-19 | 2014-06-24 | New York University | High speed low power magnetic devices based on current induced spin-momentum transfer |
| US8755222B2 (en) | 2003-08-19 | 2014-06-17 | New York University | Bipolar spin-transfer switching |
| JP2008524830A (ja) * | 2003-08-19 | 2008-07-10 | ニューヨーク・ユニバーシティ | 電流によって誘起されたスピンモーメント移行をベースとした高速かつ低電力の磁気デバイス |
| JP2007525033A (ja) * | 2004-02-25 | 2007-08-30 | グランディス インコーポレイテッド | スピン・トランスファによる垂直磁化磁気素子 |
| US8411394B2 (en) | 2004-08-17 | 2013-04-02 | Kabushiki Kaisha Toshiba | Magneto resistive effect element with a magnetic film generating spin fluctuation of conduction electrons |
| JP2006086508A (ja) * | 2004-08-17 | 2006-03-30 | Toshiba Corp | 磁性発信素子、磁気ヘッド、および磁気記録再生装置 |
| JP4682585B2 (ja) * | 2004-11-01 | 2011-05-11 | ソニー株式会社 | 記憶素子及びメモリ |
| JP2006128579A (ja) * | 2004-11-01 | 2006-05-18 | Sony Corp | 記憶素子及びメモリ |
| JP4575136B2 (ja) * | 2004-12-20 | 2010-11-04 | 株式会社東芝 | 磁気記録素子、磁気記録装置、および情報の記録方法 |
| US7532503B2 (en) | 2004-12-20 | 2009-05-12 | Kabushiki Kaisha Toshiba | Magnetic recording element, magnetic recording apparatus and recording method of information |
| JP2006179524A (ja) * | 2004-12-20 | 2006-07-06 | Toshiba Corp | 磁気記録素子、磁気記録装置、および情報の記録方法 |
| JP2007134027A (ja) * | 2005-10-13 | 2007-05-31 | Renesas Technology Corp | 不揮発性記憶装置 |
| KR100832191B1 (ko) | 2006-06-22 | 2008-05-23 | 가부시끼가이샤 도시바 | 자기저항 소자 및 자기 메모리 |
| US7787288B2 (en) | 2006-08-21 | 2010-08-31 | Kabushiki Kaisha Toshiba | Magnetic memory element, magnetic memory having said magnetic memory element, and method for driving magnetic memory |
| US7965544B2 (en) | 2006-08-21 | 2011-06-21 | Kabushiki Kaisha Toshiba | Magnetic memory element, magnetic memory having said magnetic memory element, and method for driving magnetic memory |
| US7633796B2 (en) | 2007-01-19 | 2009-12-15 | Sony Corporation | Storage element and memory |
| US8611142B2 (en) | 2007-07-11 | 2013-12-17 | Kabushiki Kaisha Toshiba | Magnetic recording device and magnetic recording apparatus |
| US8085582B2 (en) | 2007-07-11 | 2011-12-27 | Kabushiki Kaisha Toshiba | Magnetic recording device and magnetic recording apparatus |
| US9257168B2 (en) | 2007-07-11 | 2016-02-09 | Kabushiki Kaisha Toshiba | Magnetic recording device and magnetic recording apparatus |
| JP2009021352A (ja) * | 2007-07-11 | 2009-01-29 | Toshiba Corp | 磁気記録素子及び磁気記録装置 |
| WO2009044609A1 (ja) * | 2007-10-02 | 2009-04-09 | Nec Corporation | 磁気抵抗記憶素子、磁気抵抗記憶装置及び磁気抵抗記憶装置の動作方法 |
| US8378437B2 (en) | 2007-10-12 | 2013-02-19 | Kabushiki Kaisha Toshiba | Magnetoresistive effect element and magnetic random access memory |
| JP2011502354A (ja) * | 2007-10-31 | 2011-01-20 | ニューヨーク・ユニバーシティ | 電流によって誘起されるスピン運動量移動に基づいた、高速かつ低電力な磁気デバイス |
| US9812184B2 (en) | 2007-10-31 | 2017-11-07 | New York University | Current induced spin-momentum transfer stack with dual insulating layers |
| US8077509B2 (en) | 2008-02-14 | 2011-12-13 | Kabushiki Kaisha Toshiba | Magnetic memory |
| KR101086911B1 (ko) | 2008-03-25 | 2011-11-25 | 가부시끼가이샤 도시바 | 자기저항 효과 소자와 자기 랜덤 액세스 메모리 |
| US8014193B2 (en) | 2008-03-25 | 2011-09-06 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element and magnetic random access memory |
| JP2009231753A (ja) * | 2008-03-25 | 2009-10-08 | Toshiba Corp | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| US8279663B2 (en) | 2008-03-25 | 2012-10-02 | Kabushiki Kaisha Toshiba | Magnetoresistance effect element and magnetic random access memory |
| WO2009122992A1 (ja) * | 2008-04-03 | 2009-10-08 | 日本電気株式会社 | 磁気抵抗記憶装置 |
| JP2010109372A (ja) * | 2008-10-30 | 2010-05-13 | Korea Inst Of Science & Technology | 二重磁気異方性自由層を有する磁気トンネル接合構造 |
| US8338004B2 (en) | 2008-10-30 | 2012-12-25 | Korea Institute Of Science And Technology | Magnetic tunnel junction structure having free layer with oblique magnetization |
| KR101178767B1 (ko) * | 2008-10-30 | 2012-09-07 | 한국과학기술연구원 | 이중 자기 이방성 자유층을 갖는 자기 터널 접합 구조 |
| JP2009093787A (ja) * | 2008-11-10 | 2009-04-30 | Toshiba Corp | 磁気記憶素子およびこの磁気記憶素子を備えた磁気メモリならびに磁気メモリの駆動方法 |
| JP2014064033A (ja) * | 2009-06-24 | 2014-04-10 | New York Univ | 電流誘起スピン−運動量移動に基づく高速低電力磁気デバイス |
| KR101460420B1 (ko) * | 2009-06-24 | 2014-11-10 | 뉴욕 유니버시티 | 전류-유도 스핀-모멘텀 전달에 기초한 고속 저전력 자기 장치 |
| JP5321991B2 (ja) * | 2009-07-03 | 2013-10-23 | 富士電機株式会社 | 磁気メモリー素子及びその駆動方法 |
| WO2011001746A1 (ja) * | 2009-07-03 | 2011-01-06 | 富士電機ホールディングス株式会社 | 磁気メモリー素子及びその駆動方法 |
| US8750028B2 (en) | 2009-07-03 | 2014-06-10 | Fuji Electric Co., Ltd. | Magnetic memory element and driving method for same |
| WO2012036282A1 (ja) * | 2010-09-17 | 2012-03-22 | 株式会社 東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
| JP2012174708A (ja) * | 2011-02-17 | 2012-09-10 | Fujitsu Ltd | 磁気トンネル接合素子及び磁気ランダムアクセスメモリ |
| JP2012253344A (ja) * | 2011-05-31 | 2012-12-20 | Hgst Netherlands B V | ３端子スピントルク発振素子（ｓｔｏ） |
| JP2012069958A (ja) * | 2011-10-14 | 2012-04-05 | Toshiba Corp | 磁気記録素子 |
| JP2012059357A (ja) * | 2011-11-04 | 2012-03-22 | Hitachi Ltd | 半導体装置 |
| US9082950B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Increased magnetoresistance in an inverted orthogonal spin transfer layer stack |
| US9082888B2 (en) | 2012-10-17 | 2015-07-14 | New York University | Inverted orthogonal spin transfer layer stack |
| JP2013149343A (ja) * | 2013-04-19 | 2013-08-01 | Hitachi Ltd | 半導体装置 |
| US8982613B2 (en) | 2013-06-17 | 2015-03-17 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
| US9773837B2 (en) | 2013-06-17 | 2017-09-26 | New York University | Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates |
| US9263667B1 (en) | 2014-07-25 | 2016-02-16 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9406876B2 (en) | 2014-07-25 | 2016-08-02 | Spin Transfer Technologies, Inc. | Method for manufacturing MTJ memory device |
| US9337412B2 (en) | 2014-09-22 | 2016-05-10 | Spin Transfer Technologies, Inc. | Magnetic tunnel junction structure for MRAM device |
| US10468590B2 (en) | 2015-04-21 | 2019-11-05 | Spin Memory, Inc. | High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US10734574B2 (en) | 2015-04-21 | 2020-08-04 | Spin Memory, Inc. | Method of manufacturing high annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory |
| US9728712B2 (en) | 2015-04-21 | 2017-08-08 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10615335B2 (en) | 2015-04-21 | 2020-04-07 | Spin Memory, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10147872B2 (en) | 2015-04-21 | 2018-12-04 | Spin Transfer Technologies, Inc. | Spin transfer torque structure for MRAM devices having a spin current injection capping layer |
| US10553787B2 (en) | 2015-06-16 | 2020-02-04 | Spin Memory, Inc. | Precessional spin current structure for MRAM |
| US10026892B2 (en) | 2015-06-16 | 2018-07-17 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US9853206B2 (en) | 2015-06-16 | 2017-12-26 | Spin Transfer Technologies, Inc. | Precessional spin current structure for MRAM |
| US10777736B2 (en) | 2015-07-30 | 2020-09-15 | Spin Memory, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US9773974B2 (en) | 2015-07-30 | 2017-09-26 | Spin Transfer Technologies, Inc. | Polishing stop layer(s) for processing arrays of semiconductor elements |
| US10163479B2 (en) | 2015-08-14 | 2018-12-25 | Spin Transfer Technologies, Inc. | Method and apparatus for bipolar memory write-verify |
| US10347314B2 (en) | 2015-08-14 | 2019-07-09 | Spin Memory, Inc. | Method and apparatus for bipolar memory write-verify |
| US10643680B2 (en) | 2016-01-28 | 2020-05-05 | Spin Memory, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10381553B2 (en) | 2016-01-28 | 2019-08-13 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US9741926B1 (en) | 2016-01-28 | 2017-08-22 | Spin Transfer Technologies, Inc. | Memory cell having magnetic tunnel junction and thermal stability enhancement layer |
| US10437491B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register |
| US10460781B2 (en) | 2016-09-27 | 2019-10-29 | Spin Memory, Inc. | Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank |
| US10818331B2 (en) | 2016-09-27 | 2020-10-27 | Spin Memory, Inc. | Multi-chip module for MRAM devices with levels of dynamic redundancy registers |
| US10546625B2 (en) | 2016-09-27 | 2020-01-28 | Spin Memory, Inc. | Method of optimizing write voltage based on error buffer occupancy |
| US10991410B2 (en) | 2016-09-27 | 2021-04-27 | Spin Memory, Inc. | Bi-polar write scheme |
| US10360964B2 (en) | 2016-09-27 | 2019-07-23 | Spin Memory, Inc. | Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device |
| US10366775B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Memory device using levels of dynamic redundancy registers for writing a data word that failed a write operation |
| US10446210B2 (en) | 2016-09-27 | 2019-10-15 | Spin Memory, Inc. | Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers |
| US10366774B2 (en) | 2016-09-27 | 2019-07-30 | Spin Memory, Inc. | Device with dynamic redundancy registers |
| US11119910B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments |
| US10628316B2 (en) | 2016-09-27 | 2020-04-21 | Spin Memory, Inc. | Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register |
| US11151042B2 (en) | 2016-09-27 | 2021-10-19 | Integrated Silicon Solution, (Cayman) Inc. | Error cache segmentation for power reduction |
| US10437723B2 (en) | 2016-09-27 | 2019-10-08 | Spin Memory, Inc. | Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device |
| US11119936B2 (en) | 2016-09-27 | 2021-09-14 | Spin Memory, Inc. | Error cache system with coarse and fine segments for power optimization |
| US10424393B2 (en) | 2016-09-27 | 2019-09-24 | Spin Memory, Inc. | Method of reading data from a memory device using multiple levels of dynamic redundancy registers |
| US10672976B2 (en) | 2017-02-28 | 2020-06-02 | Spin Memory, Inc. | Precessional spin current structure with high in-plane magnetization for MRAM |
| US11355699B2 (en) | 2017-02-28 | 2022-06-07 | Integrated Silicon Solution, (Cayman) Inc. | Precessional spin current structure for MRAM |
| US10665777B2 (en) | 2017-02-28 | 2020-05-26 | Spin Memory, Inc. | Precessional spin current structure with non-magnetic insertion layer for MRAM |
| US11271149B2 (en) | 2017-02-28 | 2022-03-08 | Integrated Silicon Solution, (Cayman) Inc. | Precessional spin current structure with nonmagnetic insertion layer for MRAM |
| US10032978B1 (en) | 2017-06-27 | 2018-07-24 | Spin Transfer Technologies, Inc. | MRAM with reduced stray magnetic fields |
| US10656994B2 (en) | 2017-10-24 | 2020-05-19 | Spin Memory, Inc. | Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques |
| US10481976B2 (en) | 2017-10-24 | 2019-11-19 | Spin Memory, Inc. | Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers |
| US10489245B2 (en) | 2017-10-24 | 2019-11-26 | Spin Memory, Inc. | Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them |
| US10529439B2 (en) | 2017-10-24 | 2020-01-07 | Spin Memory, Inc. | On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects |
| US10679685B2 (en) | 2017-12-27 | 2020-06-09 | Spin Memory, Inc. | Shared bit line array architecture for magnetoresistive memory |
| US10395712B2 (en) | 2017-12-28 | 2019-08-27 | Spin Memory, Inc. | Memory array with horizontal source line and sacrificial bitline per virtual source |
| US10811594B2 (en) | 2017-12-28 | 2020-10-20 | Spin Memory, Inc. | Process for hard mask development for MRAM pillar formation using photolithography |
| US10424726B2 (en) | 2017-12-28 | 2019-09-24 | Spin Memory, Inc. | Process for improving photoresist pillar adhesion during MRAM fabrication |
| US10891997B2 (en) | 2017-12-28 | 2021-01-12 | Spin Memory, Inc. | Memory array with horizontal source line and a virtual source line |
| US10546624B2 (en) | 2017-12-29 | 2020-01-28 | Spin Memory, Inc. | Multi-port random access memory |
| US10367139B2 (en) | 2017-12-29 | 2019-07-30 | Spin Memory, Inc. | Methods of manufacturing magnetic tunnel junction devices |
| US10199083B1 (en) | 2017-12-29 | 2019-02-05 | Spin Transfer Technologies, Inc. | Three-terminal MRAM with ac write-assist for low read disturb |
| US10236047B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM |
| US10236048B1 (en) | 2017-12-29 | 2019-03-19 | Spin Memory, Inc. | AC current write-assist in orthogonal STT-MRAM |
| US10886330B2 (en) | 2017-12-29 | 2021-01-05 | Spin Memory, Inc. | Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch |
| US10840439B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Magnetic tunnel junction (MTJ) fabrication methods and systems |
| US10840436B2 (en) | 2017-12-29 | 2020-11-17 | Spin Memory, Inc. | Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture |
| US10270027B1 (en) | 2017-12-29 | 2019-04-23 | Spin Memory, Inc. | Self-generating AC current assist in orthogonal STT-MRAM |
| US10784439B2 (en) | 2017-12-29 | 2020-09-22 | Spin Memory, Inc. | Precessional spin current magnetic tunnel junction devices and methods of manufacture |
| US10360961B1 (en) | 2017-12-29 | 2019-07-23 | Spin Memory, Inc. | AC current pre-charge write-assist in orthogonal STT-MRAM |
| US10424723B2 (en) | 2017-12-29 | 2019-09-24 | Spin Memory, Inc. | Magnetic tunnel junction devices including an optimization layer |
| US10255962B1 (en) | 2017-12-30 | 2019-04-09 | Spin Memory, Inc. | Microwave write-assist in orthogonal STT-MRAM |
| US10236439B1 (en) | 2017-12-30 | 2019-03-19 | Spin Memory, Inc. | Switching and stability control for perpendicular magnetic tunnel junction device |
| US10229724B1 (en) | 2017-12-30 | 2019-03-12 | Spin Memory, Inc. | Microwave write-assist in series-interconnected orthogonal STT-MRAM devices |
| US10141499B1 (en) | 2017-12-30 | 2018-11-27 | Spin Transfer Technologies, Inc. | Perpendicular magnetic tunnel junction device with offset precessional spin current layer |
| US10319900B1 (en) | 2017-12-30 | 2019-06-11 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density |
| US10339993B1 (en) | 2017-12-30 | 2019-07-02 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching |
| US10468588B2 (en) | 2018-01-05 | 2019-11-05 | Spin Memory, Inc. | Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer |
| US10438996B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Methods of fabricating magnetic tunnel junctions integrated with selectors |
| US10438995B2 (en) | 2018-01-08 | 2019-10-08 | Spin Memory, Inc. | Devices including magnetic tunnel junctions integrated with selectors |
| US10446744B2 (en) | 2018-03-08 | 2019-10-15 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10388861B1 (en) | 2018-03-08 | 2019-08-20 | Spin Memory, Inc. | Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same |
| US10529915B2 (en) | 2018-03-23 | 2020-01-07 | Spin Memory, Inc. | Bit line structures for three-dimensional arrays with magnetic tunnel junction devices including an annular free magnetic layer and a planar reference magnetic layer |
| US10615337B2 (en) | 2018-05-30 | 2020-04-07 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10411185B1 (en) | 2018-05-30 | 2019-09-10 | Spin Memory, Inc. | Process for creating a high density magnetic tunnel junction array test platform |
| US10600478B2 (en) | 2018-07-06 | 2020-03-24 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10559338B2 (en) | 2018-07-06 | 2020-02-11 | Spin Memory, Inc. | Multi-bit cell read-out techniques |
| US10593396B2 (en) | 2018-07-06 | 2020-03-17 | Spin Memory, Inc. | Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations |
| US10692569B2 (en) | 2018-07-06 | 2020-06-23 | Spin Memory, Inc. | Read-out techniques for multi-bit cells |
| US10699761B2 (en) | 2018-09-18 | 2020-06-30 | Spin Memory, Inc. | Word line decoder memory architecture |
| US10971680B2 (en) | 2018-10-01 | 2021-04-06 | Spin Memory, Inc. | Multi terminal device stack formation methods |
| US11621293B2 (en) | 2018-10-01 | 2023-04-04 | Integrated Silicon Solution, (Cayman) Inc. | Multi terminal device stack systems and methods |
| US10580827B1 (en) | 2018-11-16 | 2020-03-03 | Spin Memory, Inc. | Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching |
| US11107979B2 (en) | 2018-12-28 | 2021-08-31 | Spin Memory, Inc. | Patterned silicide structures and methods of manufacture |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1225593A1 (fr) | 2002-07-24 |
| EP1225593B1 (fr) | 2008-04-16 |
| FR2817998A1 (fr) | 2002-06-14 |
| DE60133623D1 (de) | 2008-05-29 |
| US6532164B2 (en) | 2003-03-11 |
| FR2817998B1 (fr) | 2003-01-10 |
| US20020105823A1 (en) | 2002-08-08 |
| DE60133623T2 (de) | 2009-06-10 |
| JP4492780B2 (ja) | 2010-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4492780B2 (ja) | 記憶機能を有する磁気スピン極性化および磁化回転装置および当該装置を用いた書き込み方法 | |
| JP5148566B2 (ja) | 記憶機能を有する３層構造磁気スピン極性化装置と当該装置を使用した記憶素子 | |
| US7965543B2 (en) | Method for reducing current density in a magnetoelectronic device | |
| US8514615B2 (en) | Structures and methods for a field-reset spin-torque MRAM | |
| US20170179372A1 (en) | Spin-orbit torque bit design for improved switching efficiency | |
| US8023317B2 (en) | Magnetic random access memory with dual spin torque reference layers | |
| US20050041462A1 (en) | High speed low power magnetic devices based on current induced spin-momentum transfer | |
| JP2008518439A (ja) | 角度依存選択性を用いる「スピントランスファ型」ｍｒａｍ | |
| CN105280214A (zh) | 电流驱动型磁随机存取存储器和自旋逻辑器件 | |
| CN103392245A (zh) | 可写入的磁性元件 | |
| JP2005191032A (ja) | 磁気記憶装置及び磁気情報の書込み方法 | |
| JP2002056665A (ja) | 磁気的に安定な磁気抵抗メモリ素子 | |
| TWI235371B (en) | Magnetic random access memory, magnetic cell therein, and associated method therefor | |
| JP4765248B2 (ja) | 磁気メモリ | |
| CN110366756B (zh) | 磁存储器、半导体装置、电子设备和读取磁存储器的方法 | |
| KR20120023560A (ko) | 기억 소자 및 기억 장치 | |
| JP2003188359A (ja) | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 | |
| US7312506B2 (en) | Memory cell structure | |
| CN113451355B (zh) | 基于自旋轨道矩的磁性存储器件 | |
| JP2005513795A (ja) | サブミクロンメモリとして使用するのに適した高磁気安定性デバイス | |
| JP4626149B2 (ja) | 磁気メモリの初期化方法 | |
| JP2008084950A (ja) | 記憶素子、メモリ | |
| JP2001256773A (ja) | 磁気メモリセルのアクセス方法及び磁気メモリセル | |
| CN114695646A (zh) | 自旋存储单元以及存储器 | |
| Ju | A Novel dual-bit MRAM cell |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040826 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080304 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20080603 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20080606 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090619 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090624 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4492780 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |