JP5542856B2 - 磁気抵抗効果素子及び磁気メモリ - Google Patents
磁気抵抗効果素子及び磁気メモリ Download PDFInfo
- Publication number
- JP5542856B2 JP5542856B2 JP2012063478A JP2012063478A JP5542856B2 JP 5542856 B2 JP5542856 B2 JP 5542856B2 JP 2012063478 A JP2012063478 A JP 2012063478A JP 2012063478 A JP2012063478 A JP 2012063478A JP 5542856 B2 JP5542856 B2 JP 5542856B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- magnetic
- magnetic field
- magnetization
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1659—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1675—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1695—Protection circuits or methods
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
- H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
- H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
Description
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
図1乃至図7を参照して、第1の実施形態の磁気抵抗効果素子について、説明する。
図1乃至図3を参照して、第1の実施形態の磁気抵抗効果素子の基本例について、説明する。
図1に示されるように、本実施形態の磁気抵抗効果素子1は、素子1の2つの電極19A,19B間に、2つの磁性膜10,11を含んでいる。
また、書き込み電流IWRは、記憶層10の磁化反転しきい値以上の電流値を有し、且つ、参照層11の磁化反転しきい値より小さい電流値を有している。
この場合において、電子は、非磁性膜12を経由して、参照層11から記憶層10に向かって移動する。参照層11及び非磁性膜12を通過して記憶層10に移動した電子のうち、マジョリティーな電子(スピン偏極した電子)は、参照層11の磁化(スピン)の向きと同じ向きを有している。このスピン偏極した電子のスピン角運動量(スピントルク)が、記憶層10の磁化(スピン)に印加され、記憶層10の磁化は、参照層11の磁化の向きと同じ向きに反転する。MTJ素子1の磁化配列が平行配列(平行状態)であるとき、MTJ素子1の抵抗値は最も小さくなる。
この場合、電子は、記憶層10から参照層11に向かって移動する。参照層11の磁化の向きと反平行のスピンをもつ電子は、参照層11によって反射される。反射された電子は、スピン偏極した電子として、記憶層10に注入される。このスピン偏極した電子(反射された電子)のスピントルクが、記憶層10の磁化に印加され、記憶層10の磁化は、参照層11の磁化の向きと反対の向きに反転する。MTJ素子1の磁化配列が、反平行配列(反平行状態)であるとき、MTJ素子1の抵抗値は最も大きくなる。
これによって、磁場印加層15内を流れる電流IRD,IWRによって、磁場印加層15の磁化の大きさが、変化する。MTJ素子1の抵抗状態の判別のための電流(読み出し電流)IRDの供給時における磁場印加層15の磁化M1は、MTJ素子1の記憶層10の磁化反転のための書き込み電流(書き込み電流)IWRの供給時における磁場印加層15の磁化M2より大きい。
MTJ素子1の抵抗状態の判別の精度を向上するために、磁化反転しきい値より小さい範囲内で読み出し電流IRDを大きくした場合であっても、磁性膜の熱擾乱に起因して、スピン(磁性膜の磁化)が意図せずに反転する読み出しディスターブが発生する可能性がある。例えば、磁気メモリのように、複数のMTJ素子1がメモリセルアレイ内に設けられる場合、素子間の特性ばらつきが生じる。さらに、MTJ素子1単体においても、熱ゆらぎによる磁化反転電流のばらつきを有する。そのため、同じ大きさの読み出し電流を用いた場合、メモリセルアレイ内において、読み出しディスターブが生じる可能性が大きくなる。素子の特性ばらつきを考慮して、素子毎に異なる読み出し電流を用いるメモリの読み出し動作は、動作制御が困難である。
図4乃至図6を参照して、第1の実施形態の磁気抵抗効果素子の構成例1について説明する。
図4は、本実施形態の磁気抵抗効果素子(MTJ素子)1Aの構造を示す断面図である。図4に示されるように、本実施形態の構成例1のMTJ素子1Aは、記憶層10、参照層11及び非磁性膜12を含む。
それゆえ、図6に示されるように、読み出し電流IRDが、MTJ素子1AのFePd/MgO膜15Aに供給されたとしても、FePd/MgO膜15Aは、磁化M1を有している。
図7を用いて、第1の実施形態の磁気抵抗効果素子の構成例2について、説明する。
本構成例2の磁気抵抗効果素子(MTJ素子)の構造は、上述の構成例1の磁気抵抗効果素子1Aの構造と実質的に同じである。そのため、図4を参照して、本構成例2の磁気抵抗効果素子の構造について、説明する。
図8乃至図11を参照して、第2の実施形態の磁気抵抗効果素子について、説明する。本実施形態の磁気抵抗効果素子において、第1の実施形態の磁気抵抗効果素子と実質的に同じ構成を有する構成に関しては同じ符号を付し、その構成の説明は、必要に応じて行う。
磁場印加層20に電流IAを流すことによって、右ねじの法則(アンペールの法則)に基づいて、磁場印加層20の周囲に磁場MF1が発生する。磁場印加層20内を流れる電流に起因した磁場印加層20の周囲に発生した磁場は、記憶層10の近傍において、記憶層10の膜面に対して平行方向の向きを有している。磁場印加層20からの磁場が、記憶層10に対する面内磁場として、記憶層10に印加される。
例えば、磁場発生電流の立ち上がりは、読み出し電流IRDの立ち上がりと実質的に同じ時間に設定される。そして、MTJ素子1Zの抵抗状態を判別する(データを読み出す)ための所定の期間TREADにおいて、所定の電流値の読み出し電流IRDがMTJ素子1Zに供給され、読み出し電流IRDが所定の電流値i1に立ち上げられる。読み出し電流IRDの立ち上がりと実質的に同じ時間に、磁場発生電流が所定の電流値ixに立ち上げられる。磁場発生電流IAが磁場印加層20に供給されることによって、磁場印加層20を中心として、右ねじの法則に従って磁場MF1が発生する。磁場印加層20が発する磁場MF1は、磁場発生電流IAの大きさixに依存する。
それゆえ、磁気抵抗効果素子1の抵抗状態の判別時に、記憶層10の磁化が意図せずに反転するのを抑制できる。
図11に示されるように、読み出し電流IRDの供給が開始される前に、磁場発生電流IAの供給が開始される。また、磁場発生電流IAの供給は、読み出し電流IRDの供給が停止された後に、停止される。
図11に示されるように、読み出し電流IRDの立ち上がりの時間の前に、磁場発生電流IAが立ち上げられる時間が設定され、読み出し電流IRDの立ち下がりの時間の後に、磁場発生電流IAが立ち下げられる時間が設定される。
図12乃至図15を参照して、各実施形態の磁気抵抗効果素子の適用例について説明する。尚、上述の各実施形態で述べた構成と実質的に同じ構成に関しては、同じ符号を付し、その構成の説明は、必要に応じて行う。
図12及び図13を参照して、第1の実施形態の磁気抵抗効果素子の適用例について、説明する。
図12は、本適用例1のMRAMのメモリセルアレイ及びその近傍の回路構成を示す図である。
また、第1の実施形態の磁気抵抗効果素子をメモリセル内に含む磁気メモリは、読み出しディスターブの発生を抑制することに伴って、書き込み電流IWRの大きさが大きくなることはなく、メモリの消費電力が増大するのを抑制できる。
図14及び図15を用いて、第2の実施形態の磁気抵抗効果素子の適用例としての磁気メモリ(例えば、MRAM)について、説明する。尚、適用例1の磁気メモリと実質的に同じ構成に関する説明は、必要に応じて行う。
第1及び第2の実施形態の磁気抵抗効果素子は、MRAM以外の磁気メモリに適用されてもよい。第1又は第2の磁気抵抗効果素子を用いた磁気メモリは、例えば、DRAM、SRAMなどの代替メモリとして、用いられる。
Claims (8)
- 磁気抵抗効果素子を含むメモリセルと、
前記メモリセルに対するデータの書き込み時、前記磁気抵抗効果素子に、書き込み電流を流す書き込み回路と、
前記メモリセルに対するデータの読み出し時、前記磁気抵抗効果素子に、前記書き込み電流より小さい読み出し電流を流す読み出し回路と、
を具備し、
前記磁気抵抗効果素子は、
膜面に対して垂直方向の磁化を有し、磁化の向きが可変な第1の磁性膜と、
膜面に対して垂直方向の磁化を有し、磁化の向きが不変な第2の磁性膜と、
前記第1及び第2の磁性膜間の第1の非磁性膜と、
前記第1の磁性膜における前記第1の非磁性膜側とは反対側に設けられ、膜面に対して平行方向の磁化を有し、前記第1の磁性膜の膜面に対して平行方向の磁場を前記第1の磁性膜に印加する第3の磁性膜を含む磁場印加層と、
前記第1の磁性膜と前記磁場印加層との間に設けられる中間層と、
を含み、
前記書き込み電流及び前記読み出し電流は、前記第1及び第2の磁性膜間をそれぞれ流れ、
前記読み出し電流が前記磁場印加層内に供給された場合における前記第3の磁性膜の磁化の大きさは、前記書き込み電流が前記磁場印加層内に供給された場合における前記第3の磁性膜の磁化の大きさより大きく、
前記書き込み電流が前記磁場印加層内に供給された場合における前記第3の磁性膜の磁化の大きさは、ゼロである、
ことを特徴とする磁気メモリ。 - 前記磁場印加層に供給される電流の大きさに依存して、前記第3の磁性膜の磁化の大きさが変化する、ことを特徴とする請求項1に記載の磁気メモリ。
- 前記磁場印加層は、前記第3の磁性膜に対して前記中間層とは反対側に設けられ、前記第1の非磁性膜よりも低い抵抗値を有する第2の非磁性膜を含む、ことを特徴とする請求項2に記載の磁気メモリ。
- 前記第3の磁性膜は、フェリ磁性膜からなり、前記第3の磁性膜に印加される熱の大きさに依存して、磁化の大きさが変化する、ことを特徴とする請求項1に記載の磁気メモリ。
- 前記磁場印加層は、前記第3の磁性膜に対して前記中間層側とは反対側に設けられ、前記書き込み電流によって熱を発生させるための抵抗膜を含む、ことを特徴とする請求項4に記載の磁気メモリ。
- 前記抵抗膜は、前記第3の磁性膜に対して前記中間層側とは反対側に設けられ、前記第1の非磁性膜の抵抗値より低い抵抗値を有する第3の非磁性膜からなる、ことを特徴とする請求項5に記載の磁気メモリ。
- 膜面に対して垂直方向の磁化を有し、磁化の向きが可変な第1の磁性膜と、
膜面に対して垂直方向の磁化を有し、磁化の向きが不変な第2の磁性膜と、
前記第1及び第2の磁性膜間の非磁性膜と、
前記第1の磁性膜に対して前記非磁性膜側とは反対側に設けられ、前記第1の磁性膜の膜面に対して平行方向の磁場を、前記第1の磁性膜に印加する磁場印加層と、
前記第1の磁性膜と前記磁場印加層との間に設けられ、前記第1の磁性膜と前記磁場印加層とを電気的に分離する絶縁層と、
を具備し、
前記第1及び第2の磁性膜間に読み出し電流を流す場合において、前記磁場印加層内に供給される磁場発生電流に起因する磁場が、前記第1の磁性膜に印加され、
前記第1及び第2の磁性膜間に書き込み電流を流す場合において、前記磁場印加層内に磁場発生電流が供給されない、
ことを特徴とする磁気抵抗効果素子。 - 請求項7に記載の磁気抵抗効果素子を含むメモリセルを具備する磁気メモリ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012063478A JP5542856B2 (ja) | 2012-03-21 | 2012-03-21 | 磁気抵抗効果素子及び磁気メモリ |
US13/621,969 US8937832B2 (en) | 2012-03-21 | 2012-09-18 | Magnetic memory |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012063478A JP5542856B2 (ja) | 2012-03-21 | 2012-03-21 | 磁気抵抗効果素子及び磁気メモリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013197344A JP2013197344A (ja) | 2013-09-30 |
JP5542856B2 true JP5542856B2 (ja) | 2014-07-09 |
Family
ID=49211672
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012063478A Expired - Fee Related JP5542856B2 (ja) | 2012-03-21 | 2012-03-21 | 磁気抵抗効果素子及び磁気メモリ |
Country Status (2)
Country | Link |
---|---|
US (1) | US8937832B2 (ja) |
JP (1) | JP5542856B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9472750B2 (en) * | 2015-01-05 | 2016-10-18 | Samsung Electronics Co., Ltd. | Method and system for providing a bottom pinned layer in a perpendicular magnetic junction usable in spin transfer torque magnetic random access memory applications |
US9559143B2 (en) | 2015-01-05 | 2017-01-31 | Samsung Electronics Co., Ltd. | Method and system for providing magnetic junctions including free layers that are cobalt-free |
CN111524889B (zh) * | 2015-06-09 | 2023-07-04 | 联华电子股份有限公司 | 静态随机存取存储器 |
US20170263678A1 (en) * | 2016-03-11 | 2017-09-14 | Kabushiki Kaisha Toshiba | Magnetic memory device |
JP2017195269A (ja) | 2016-04-20 | 2017-10-26 | ソニー株式会社 | 磁気記憶素子 |
US9940999B2 (en) | 2016-06-22 | 2018-04-10 | Darryl G. Walker | Semiconductor devices, circuits and methods for read and/or write assist of an SRAM circuit portion based on voltage detection and/or temperature detection circuits |
US10403384B2 (en) | 2016-06-22 | 2019-09-03 | Darryl G. Walker | Testing a semiconductor device including a voltage detection circuit and temperature detection circuit that can be used to generate read assist and/or write assist in an SRAM circuit portion and method therefor |
US11127788B2 (en) * | 2018-10-31 | 2021-09-21 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor device having magnetic tunnel junction (MTJ) stack |
CN110851882B (zh) * | 2019-10-21 | 2022-04-22 | 华中科技大学 | 基于sot效应的物理不可克隆函数生成方法及系统 |
US11605409B2 (en) * | 2020-10-27 | 2023-03-14 | International Business Machines Corporation | MTJ-based analog memory device |
US11664059B2 (en) | 2021-06-02 | 2023-05-30 | International Business Machines Corporation | Low power MTJ-based analog memory device |
US11972793B2 (en) | 2021-09-15 | 2024-04-30 | Mavagail Technology, LLC | Integrated circuit device including an SRAM portion having end power select circuits |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003142753A (ja) | 2000-09-27 | 2003-05-16 | Canon Inc | 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ |
FR2817998B1 (fr) | 2000-12-07 | 2003-01-10 | Commissariat Energie Atomique | Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif |
US6713830B2 (en) * | 2001-03-19 | 2004-03-30 | Canon Kabushiki Kaisha | Magnetoresistive element, memory element using the magnetoresistive element, and recording/reproduction method for the memory element |
JP3667244B2 (ja) * | 2001-03-19 | 2005-07-06 | キヤノン株式会社 | 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法 |
JP2008028362A (ja) * | 2006-06-22 | 2008-02-07 | Toshiba Corp | 磁気抵抗素子及び磁気メモリ |
KR101550080B1 (ko) | 2008-02-08 | 2015-09-03 | 아이아이아이 홀딩스 3, 엘엘씨 | 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치 |
JP4724196B2 (ja) * | 2008-03-25 | 2011-07-13 | 株式会社東芝 | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ |
EP2287902A1 (en) * | 2008-05-28 | 2011-02-23 | Hitachi Ltd. | Magnetic memory cell and magnetic random access memory |
US7859892B2 (en) * | 2008-12-03 | 2010-12-28 | Seagate Technology Llc | Magnetic random access memory with dual spin torque reference layers |
WO2011001746A1 (ja) * | 2009-07-03 | 2011-01-06 | 富士電機ホールディングス株式会社 | 磁気メモリー素子及びその駆動方法 |
JP5655391B2 (ja) * | 2010-06-23 | 2015-01-21 | ソニー株式会社 | 記憶素子及び記憶装置 |
-
2012
- 2012-03-21 JP JP2012063478A patent/JP5542856B2/ja not_active Expired - Fee Related
- 2012-09-18 US US13/621,969 patent/US8937832B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130250665A1 (en) | 2013-09-26 |
JP2013197344A (ja) | 2013-09-30 |
US8937832B2 (en) | 2015-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5542856B2 (ja) | 磁気抵抗効果素子及び磁気メモリ | |
US9515254B2 (en) | Storage element, memory and electronic apparatus | |
JP6106118B2 (ja) | 磁気記憶素子及び不揮発性記憶装置 | |
US9356230B2 (en) | Perpendicular magnetization storage element and storage device | |
US9042166B2 (en) | Magnetoresistive effect element and method of manufacturing magnetoresistive effect element | |
JP5441881B2 (ja) | 磁気トンネル接合を備えた磁気メモリ | |
US8803267B2 (en) | Magnetoresistive element and magnetoresistive memory | |
US8436438B2 (en) | Memory element and memory device | |
US20180309048A1 (en) | Magnetoresistive effect element and magnetic memory | |
US20070297222A1 (en) | MRAM cell using multiple axes magnetization and method of operation | |
JP2017112359A (ja) | 積層体内セレクタを有する上部固定sot−mramアーキテクチャ | |
US9099642B2 (en) | Memory element and memory device | |
JP6137744B2 (ja) | 磁気抵抗素子及び磁気メモリ | |
US8743594B2 (en) | Memory element and memory device | |
JP2009099628A (ja) | 磁気抵抗効果素子及び磁気ランダムアクセスメモリ | |
US8750035B2 (en) | Memory element and memory device | |
JP2012059878A (ja) | 記憶素子、メモリ装置 | |
JP2012059809A (ja) | 記憶素子、メモリ装置 | |
JP2012059807A (ja) | 記憶素子、メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131205 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131219 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20131226 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20140109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
LAPS | Cancellation because of no payment of annual fees |