JP6137744B2 - 磁気抵抗素子及び磁気メモリ - Google Patents

磁気抵抗素子及び磁気メモリ Download PDF

Info

Publication number
JP6137744B2
JP6137744B2 JP2013051933A JP2013051933A JP6137744B2 JP 6137744 B2 JP6137744 B2 JP 6137744B2 JP 2013051933 A JP2013051933 A JP 2013051933A JP 2013051933 A JP2013051933 A JP 2013051933A JP 6137744 B2 JP6137744 B2 JP 6137744B2
Authority
JP
Japan
Prior art keywords
layer
mtj element
film
magnetic
tunnel barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013051933A
Other languages
English (en)
Other versions
JP2014179428A (ja
Inventor
英二 北川
英二 北川
隆夫 落合
隆夫 落合
啓 薬師寺
啓 薬師寺
藤真 甲野
藤真 甲野
久保田 均
均 久保田
新治 湯浅
新治 湯浅
隆行 野崎
隆行 野崎
章雄 福島
章雄 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Toshiba Corp
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, National Institute of Advanced Industrial Science and Technology AIST filed Critical Toshiba Corp
Priority to JP2013051933A priority Critical patent/JP6137744B2/ja
Priority to US14/193,340 priority patent/US9437810B2/en
Publication of JP2014179428A publication Critical patent/JP2014179428A/ja
Application granted granted Critical
Publication of JP6137744B2 publication Critical patent/JP6137744B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B61/00Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/80Constructional details
    • H10N50/85Magnetic active materials
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices

Description

本実施形態は、磁気抵抗素子及び磁気メモリに関する。
TMR(Tunnel Magneto Resistive)素子を利用した磁気メモリを実現するために、様々な技術が提案されている。
その1つとして、MTJ(Magnetic Tunnel Junction)素子の磁化配列状態に対応するように“1”又は“0”データを、MTJ素子に記録し、TMR効果による素子の抵抗値の違いに基づいて、データを読み出す方式がある。
磁気メモリのデータの書き込み、すなわち、MTJ素子の磁性層の磁化を反転させる方式として、素子の微細化と低電流化の観点から、スピン偏極電流をMTJ素子に流すことによって引き起こされる磁化反転方式(以下、スピン注入磁化反転方式とよぶ)が、注目されている。
スピン注入磁化反転方式の磁気メモリ(例えば、MRAM)は、低消費電力、高速動作、及び、大容量化が可能なメモリとして、開発が推進されている。
特開2011−124372号公報
磁気抵抗素子の特性を向上する技術を提案する。
実施形態の磁気抵抗素子は、第1の磁性層と、第2の磁性層と、前記第1の磁性層と前記第2の磁性層との間に設けられたMgFeO層と、を具備し、前記MgFeO層は、Ti、V、Mn及びCuからなるグループから選択される少なくとも1つを含み、前記MgFeO層は、前記第1及び第2の磁性層に接触する
実施形態の磁気抵抗素子の構造を示す図。 実施形態の磁気抵抗素子の素子特性を示す図。 実施形態の磁気抵抗素子の分析結果を示す図。 実施形態の磁気抵抗素子の素子特性を示す図。 実施形態の磁気抵抗素子の素子特性を示す図。 実施形態の磁気抵抗素子の分析結果を示す図。 実施形態の磁気抵抗素子の適用例を示す図。 実施形態の磁気抵抗素子の適用例を示す図。
[実施形態]
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
(1) 構造
図1を用いて、実施形態の磁気抵抗素子の構造について、説明する。
図1は、実施形態の磁気抵抗素子の断面構造を示す模式図である。
図1に示されるように、本実施形態の磁気抵抗素子(磁気抵抗効果素子ともよばれる)1は、素子1の2つの電極19A,19B間に、2つの磁性層10,11を含んでいる。2つの磁性層10,11間に、非磁性層12が設けられている。
本実施形態において、2つの磁性層10,11及び非磁性層12は、磁気トンネル接合(MTJ : Magnetic tunnel Junction)を形成している。以下では、本実施形態の磁気抵抗素子1のことを、MTJ素子1とよぶ。
MTJ素子1の構成部材は、基板側から下部電極19A、下地層15、磁性層10、非磁性層12、磁性層11、上部電極19Bの順序で、基板表面に対して垂直方向に積層されている。なお、図1のMTJ1は、垂直磁気異方性を用いたMTJ素子の構造を示しているが、MTJ素子1として面内磁気異方性を用いたMTJ素子でもよい。その場合MTJ素子1の構造は、基板側から下部電極、固着層、反平行結合磁性層、非磁性層、磁性層、上部電極の順序で積層される。なお、この逆の順序で、MTJ素子の構成部材が、積層されてもよい。
下部電極19A及び上部電極19Bには、電気抵抗が低く、原子(元素)の拡散耐性が優れた材料が用いられることが好ましい。下部電極19A及び上部電極19Bには、タンタル(Ta)、チタン(Ti)、窒化タンタル(TaN)、窒化チタン(TiN)、或いは、これらの積層膜などの1つが用いられる。下部電極19Aには、イリジウム(Ir)やルテニウム(Ru)が用いられてもよい。例えば、Ta/Cu(銅)/Taの積層膜が、下部電極19A及び上部電極19Bに用いられる。
MTJ素子1の上部電極19Bは、MTJ素子1を所定の形状に加工するためのハードマスクとして用いられてもよい。下部電極19Aは、下地層としての機能を有していてもよい。MTJ素子1の下部電極19Aは、基板(図示せず)上に設けられている。
磁性層10は、磁化の向きが可変に設定されている。磁化の向きが可変な磁性層10は、下地層15を挟んで、下部電極19A上に設けられている。磁化の向きが可変な磁性層10のことを、以下では、記録層(又は、記憶層、自由層、磁化自由層)とよぶ。
例えば、記録層10には、Co、Fe及びBのうち少なくとも1つを含む磁化膜が用いられている。例えば、記録層10に、CoFeB/Ta/Coが、用いられる。なお、以下では、部材Aと部材Bとの積層膜が、A/Bと示される場合、“/”の左側の部材Aが、“/”の右側の部材B上に積層されていることを示す。
下地層15は、下地層15が記憶層10に接するように、MTJ素子1内に設けられている。例えば、下地層15は、記憶層10と下部電極19Aとの間に設けられ、記憶層10における非磁性層12が設けられた側に対して反対側に設けられている。
記憶層10の磁化特性の向上のため、記憶層10の材料に応じて、原子稠密面を有する材料が、下地層15に用いられてもよい。例えば、白金(Pt)、Pd(パラジウム)、Ir、Taなどが原子稠密面を有する材料として、下地層15に用いられる。或いは、記憶層10のダンピング定数を低減させるために、記憶層10と下地層16の間で生じるスピンポンピング効果の小さい材料が、用いられてもよい。窒化物、ホウ化物などが、スピンポンピング効果が小さい材料として、下地層15に用いられる。
例えば、記憶層に、CoFeB/Ta/Co積層膜が記録層10に用いられ、下地層15にTa膜が用いられた場合、垂直磁気異方性を有する磁性層(記録層)を形成できる。
STTを用いたメモリ素子としてのMTJ素子に対するデータ書き込みを考慮した場合、書き込み電流の低減のために、記憶層10にダンピング定数が小さい材料が用いられることが好ましい。すなわち、記録層10と下地層16との間で生じるスピンポンピングを低減し、記録層10のダンピング定数を低下させることが、望まれる。例えば、記録層10と下地層16との組み合わせを考慮することによって、記憶層10のダンピング定数を低減でき、書込み電流を低減できる。
磁性層11は、磁化の向きが固定状態(不変な状態)に設定されている。磁化の向きが固定状態の磁性層11は、非磁性層12を介して、記録層10上に積層されている。以下では、磁化の向きが不変な磁性層11のことを、参照層(又は、磁化不変層、固定層、固着層)とよぶ。
参照層11には、垂直磁気異方性を有する磁化膜を形成するために、フェリ磁性体を主成分とする膜、例えば、TbCoFe膜が用いられている。
さらに、参照層11と非磁性層12との間に界面層112が設けられてもよい。界面層112は、非磁性層12に接触する磁性層である。例えば、界面層としてのCoFeB膜が、参照層としてのTbCoFe膜11と非磁性層12との間に挿入されることで、磁気抵抗素子の高いMR比を得ることが可能になる。
記憶層10と非磁性層12との界面近傍に、界面層111が設けられてもよい。記録層10に、CoFeB/Ta/Co積層膜が用いられた場合、非磁性層12側のCoFeB膜が、界面層としての機能を有する。なお、記憶層10及び参照層11とは別途に設けられた磁性層だけでなく、非磁性層12に接触する記憶層10又は参照層11の部分(領域)を界面層とよぶ場合もある。界面層111,112は、非磁性層12と磁性層10,11との格子不整合を緩和し、非磁性層12及び磁性層10,11の結晶性を改善させる。この結果として、MTJ素子の特性(例えば、MR比)が向上する。例えば、界面層は、Co(コバルト)、Fe(鉄)及びB(ボロン)を含むグループのうち少なくとも2つの元素を含む磁性層を用いて、形成される。ただし、界面層の材料は、Co、Fe又はBを含む磁性層に限定されない。
また、MTJ素子1は、参照層11の磁化の向きと反対の向きの磁化を有するシフト調整層(図示せず)を含んでもよい。シフト調整層(バイアス層又はシフト磁界調整層ともよばれる)は、参照層11に起因する漏れ磁場を実質的にゼロにし、参照層11からの漏れ磁場に起因して記憶層10内にシフト磁界が生じるのを抑制する。例えば、シフト調整層は、参照層11における非磁性層12が設けられた側(面)に対して反対側(対向する面)に設けられている。
MTJ素子1が含む磁性層(記憶層及び参照層)10,11が垂直磁化膜である場合、磁性層の垂直磁気異方性は、例えば、磁性体(磁性層)の結晶磁気異方性や界面磁気異方性を利用して形成される。
結晶磁気異方性を利用した垂直磁化型のMTJ素子1は、結晶のc軸が膜面に対して垂直方向に対応するため、各結晶粒が膜の面内方向において回転したとしても、結晶のc軸は膜面に対して垂直方向を保ったままで分散しない。それゆえ、結集磁気方性を利用した垂直磁化膜は、結晶軸の分散を抑制できる。また、界面磁気異方性によって垂直磁気異方性を有する磁性層は、結晶軸の分散を抑制できる。
例えば、Co−Cr合金、Fe−Pt規則合金、Fe−Pd規則合金、Co−Pt規則合金、Fe−Co−Pt規則合金、Fe−Ni−Pt規則合金、Fe−Ni−Pd規則合金、或いは、磁性体のCoと非磁性体のPt(又はPd)とが交互に積層された人工格子構造が、記録層及び参照層に用いられてもよい。
尚、「参照層の磁化の向きが固定状態である」又は「参照層の磁化の向きが不変である」とは、記憶層10の磁化の向きを反転させるための磁化反転しきい値以上の電流が、参照層11に流れた場合に、参照層11の磁化の向きが変化しないことを意味する。
したがって、MTJ素子1において、磁化反転しきい値の大きな磁性層が参照層11として用いられ、参照層11よりも磁化反転しきい値の小さい磁性層が記憶層10として用いられる。これによって、磁化の向きが可変な記憶層10と磁化の向きが固定された参照層11とを含むMTJ素子1が、形成される。
MTJ素子1が、磁気メモリのメモリ素子に用いられた場合、STTによって、メモリ素子としてのMTJ素子1にデータが書き込まれる。記憶層10の磁化の向きを反転させるための書き込み電流IWRは、記憶層10の磁化反転しきい値より大きい電流値を有し、且つ、参照層11の磁化反転しきい値より小さい電流値を有している。
STTを用いてMTJ素子1に対するデータの書き込みを実行する場合、MTJ素子1内に双方向に電流が流される。
記憶層10の磁化の向きが参照層11の磁化の向きと平行(P:Parallel)状態にされる場合、つまり、記憶層10の磁化の向きが参照層11の磁化の向きと同じにされる場合、記憶層10から参照層11に向かって流れる電流IWRが、MTJ素子1に供給される。
参照層11の磁化(スピン)の向きと同じ向きを有したこのスピン偏極電子のスピン角運動量(スピントルク)が、記憶層10の磁化(スピン)に印加され、記憶層10の磁化は、参照層11の磁化の向きと同じ向きに反転する。MTJ素子1の磁化配列が平行配列(平行状態)であるとき、MTJ素子1の抵抗値は最も小さくなる。
記憶層10の磁化の向きが参照層11の磁化の向きと反平行(AP:Antiparallel)状態にされる場合、つまり、記憶層10の磁化の向きが参照層11の磁化の向きに対して反対にされる場合、参照層11から記憶層10に向かって流れる電流IWRが、MTJ素子1に供給される。
参照層11に反射され且つ参照層11の磁化の向きと反平行のスピンを有するスピン偏極した電子のスピントルクが、記憶層10の磁化に印加され、記憶層10の磁化は、参照層11の磁化の向きと反対の向きに反転する。MTJ素子1の磁化配列が、反平行配列(反平行状態)であるとき、MTJ素子1の抵抗値は最も大きくなる。
MTJ素子1が、磁気メモリのメモリ素子に用いられた場合、例えば、抵抗値が小さい状態(磁化配列が平行状態)のMTJ素子1は、“0”データ保持状態に対応づけられ、抵抗値が高い状態(磁化配列が反平行状態)のMTJ素子1は、“1”データ保持状態に対応付けられる。
本実施形態のMTJ素子1の抵抗状態を判別する場合において、MTJ素子1内に電流を流すことによって、MTJ素子1が“0”データ保持状態であるか、“1”データ保持状態であるかが判定される。MTJ素子1を流れる抵抗状態を判別するため読み出し電流(又は抵抗判定電流)に基づく信号(読み出し出力、読み出し信号)の大きさは、MTJ素子1の抵抗値に応じて、変動する。読み出し信号の変動が検知及び増幅され、メモリ素子としてのMTJ素子のデータ保持状態が、判別される。
このように、MTJ素子1が、磁気メモリのメモリ素子に用いられた場合、MTJ素子1に電流を流すことによって、メモリ素子としてのMTJ素子に記憶されたデータが、読み出される。
尚、読み出し電流の電流値は、読み出し電流によって記憶層10の磁化が反転しないように、書き込み電流IWRの電流値(磁化反転しきい値)より小さい値に設定される。
非磁性層12は、記録層10と参照層12との間に設けられている。以下では、非磁性層のことを、トンネルバリア層ともよぶ。
本実施形態において、トンネルバリア層12は、マグネシウム(Mg)の酸化物(例えば、MgO)を主成分とする酸化物膜である。
MgOは、塩化ナトリウム(NaCl)構造の結晶構造を有する。MgOのようにNaCl構造を有する材料が、トンネルバリア層11として用いられる場合、トンネルバリア層11としてのMgOを主成分とする膜は、結晶配向している、例えば、fcc(001)面(又は方位)及びそれに等価な面(又は方位)に優先配向している、ことが好ましい。
トンネルバリア層としてのMgOを主成分とする膜12は、少なくとも1種類の不純物Xを含む。トンネルバリア層12のMgO膜は、チタン(Ti)、バナジウム(V)、鉄(Fe)、マンガン(Mn)、銅(Cu)及びボロン(B)うち少なくとも1つを含む。
より具体的な一例としては、本実施形態のMTJ素子1において、トンネルバリア層12のMgO膜は、Ti、V、及び、Mnからなるグループから選択される少なくとも1つの元素を、不純物Xとして含む。
または、本実施形態のMTJ素子1は、トンネルバリア層12のMgFeO膜は、Ti、V、Mn、Cu及びBからなるグループから選択される少なくとも1つの元素を含む。
これらの不純物が添加されたトンネルバリア層(例えば、MgMnO,MgFeO、又は、MgFeMnO)を含むMTJ素子は、例えば、スパッタ法によって、磁性層10,11及びトンネルバリア層12が堆積されることによって、形成される。
例えば、トンネルバリア層12は、スパッタ法によって、磁性層上に堆積される。例えば、所定の組成比のMgと不純物Xとの金属(合金)ターゲット、又は、所定の組成比のMgと不純物Xとの酸化物(金属酸化物)ターゲットを、酸素及びアルゴンによって、スパッタリングすることによって、Mgと不純物Xとを含む金属酸化物を主成分とするトンネルバリア層が形成される。そのトンネルバリア層を含む積層構造が、上部電極をハードマスクとしたイオンミリングによって、所定の形状に加工され、本実施形態のMTJ素子が、形成される。
以上のように、本実施形態のMTJ素子は、Ti、V及びMn中から選択される少なくとも1つの元素を含むMgOを主成分とする膜が、トンネルバリア層に用いられる。又は、本実施形態のMTJ素子は、Ti、V、Mn、Cu及びBの中から選択される少なくとも1つの元素を含むMgFeOを主成分とする膜が、トンネルバリア層に用いられる。この結果として、本実施形態のMTJ素子の素子特性が、向上される。
(b) 素子特性
図2乃至図6を参照して、実施形態の磁気抵抗素子(MTJ素子)の素子特性について、説明する。
図2乃至図4を用いて、トンネルバリア層としてのMgO膜に、Mn、Ti、V及びCuのうち1以上が添加された場合における、MTJ素子の素子特性の向上について、説明する。
図2は、本実施形態のMTJ素子の特性を示すグラフである。
図2の横軸は、MTJ素子の面積抵抗積RA(Resistance-Area Product)(単位:Ωμm)をLogスケールで示している。図2の縦軸は、MTJ素子のMR比(単位:%)を示している。
図2に、MgOに対してMnOを添加した膜(MgMnO)、及び、MgOに対してCrOを添加した膜(MgMnO)を、トンネルバリア層にそれぞれ用いたMTJ素子の特性が示されている。MgMnO膜又はMgCrO膜を含むトンネルバリア層は、MgMnOターゲット及びMgCrOターゲットをそれぞれ用いたスパッタ法によって、形成される。
MgMnO膜のトンネルバリア層を形成するためのMgMnOターゲットには、Mgに対するMnの組成がMg:Mn=4:1の組成比(ここでは、原子の比率)になるように、Mg及びMnの組成が調整されたターゲットが、用いられている。
MgCrO膜のトンネルバリア層を形成するためのMgCrOターゲットには、Mgに対するCrの組成がMg:Cr=4:1の組成比(ここでは、原子の比率)になるようにMg及びCrの組成が調整されたターゲットが、用いられている。
これらのターゲットを用いて、RFカソードを用いたスパッタ法によって、MTJ素子1のトンネルバリア層としてのMgMnO膜及びMgCrO膜が、それぞれ形成される。
測定されたMTJ素子には、面内磁気異方性の磁性層を有するMTJ素子として、Ta/CoFeB/MgXO(X=Mn又はCr)/CoFeB/Ru/CoFe/PtMn/Ta構造が用いられている。図2において、不純物が添加されないMgO膜を用いたMTJ素子の素子特性が、示されている。
図2に示されるように、MgO膜がトンネルバリア層に用いられた場合、そのMTJ素子の面積抵抗積RAが、10Ωμm2以下になると、MgO膜をトンネルバリア層として含むMTJ素子のMR比が、急激に低下している。
一方、MgMnO膜がトンネルバリア層に用いられた場合、そのMTJ素子の面積抵抗積RAが10Ωμm未満においても、MgMnO膜をトンネルバリア層として含むMTJ素子のMR比の低下は、MgO膜をトンネルバリア層として含むMTJ素子の低下に比較して、小さい。
したがって、MgMnO膜をトンネルバリア層として含むMTJ素子は、面積抵抗値RAが小さい領域においてMTJ素子のMR比を大きくできる。
一方、図2に示されるように、MgCrO膜が、トンネルバリア層に用いられたMTJ素子は、全体的にMR比が低く、面積抵抗積RAが小さいMTJ素子が、高いMR比を得ることもない。
図3を用いて、MTJ素子が低い抵抗値で高いMR比を得られる理由について、説明する。
図3は、本実施形態のMTJ素子のSTEM(Scanning Transmission Electron Microscope)の結果を示している。ここで、STEMの分析に用いられた磁気トンネル接合は、CoFeB/MgMnO/CoFeB構造(積層膜)である。
図3の分析結果IMG1は、CoFeB/MgMnO/CoFeB構造のHAADF(High-Angle Annular Dark-Field)像を示している。
図3の分析結果IMG2は、EDX(Energy Dispersive X-ray spectroscopy)で分析されたCoFeB/MgMnO/CoFeB構造のMnのK殻の特性X線シグナルを示している。分析結果(EDX像)IMG2中の白点が、MnのK殻の特性X線シグナルを示している。
図3の分析結果IMG3は、EDXで分析されたCoFeB/MgMnO/CoFeB構造のMgのK殻の特性X線シグナルを示している。分析結果(EDX像)IMG3中の白点が、MgのK殻の特性X線シグナルを示している。
図3の分析結果IMG1において、HAADF像の中央の最も黒い部分が、MgMnOを示している。
分析結果IMG2,IMG3において、HAADF像におけるMgMnOと同一直線上に、EDXで分析されたMn及びMgのK殻の特性X線のシグナル(分析結果IMG2,IMG3中の白点)が検出される。
これらの分析結果IMG1,IMG2,IMG3によって、CoFeB/MgMnO/CoFeB構造においてMgMnOが形成されていることが、確認される。
周知のMgO−MnO系の状態図に基づくと、超真空状態を実現できるスパッタ装置によってMgMnOが形成された場合、酸素濃度が低い状態でMgMnOが生成されることになり、MgOとMnOとが全率固溶体で形成される。つまり、膜中のMgサイトにMnが置換されて、MgMnOが形成されると考えられる。
さらに、MgOがMgMnOになると、膜の融点が低下する。
Mnのように、MgOと添加された元素(原子)が全率固溶体を形成し、且つ、Mgが添加された原子に置換されることによって膜の融点が下がる材料(元素)が、MgO膜に添加されることで、MgOを主成分とするトンネルバリア層の核生成エネルギー、及び、トンネルバリア層(MgOを主成分とする膜)の形成初期段階における結晶粒の形成のために必要な臨界半径が小さくなる。
図4は、MgOを主成分とするトンネルバリア層を含むMTJ素子が含む膜の成長を模式的に示している。図4の(a)は、MgO膜がトンネルバリア層に用いられた場合におけるMTJ素子が含む膜の成長状態を模式的に示している。図4の(b)は、MgMnO膜がトンネルバリア層に用いられた場合におけるMTJ素子が含む膜の成長状態を模式的に示している。
図4の(a)に示されるように、MgO膜がトンネルバリア層12Xに用いられた場合、MgO膜12Xの核生成エネルギーが大きいことに起因して、結晶粒の臨界半径が大きくなり、膜の結晶粒が大きくなる。その結果として、凹凸の大きい(平坦性の悪い)MgO膜12Xが形成される。この膜の不均一性は、MgO膜の膜厚が薄くなるにつれて、顕著になる。それゆえ、MTJ素子の低抵抗化のため、MgO膜の膜厚を薄くすると、MgO膜の平坦性が損なわれる。このMgO膜の不均一性により、MgO膜12X上に堆積される磁性層の膜質/膜厚が、不均一になる。
図4の(b)に示されるように、MgMnO膜がトンネルバリア層12に用いられた場合、前述したように、トンネルバリア層としてのMgMnO膜の結晶粒の成長が抑制される。その結晶粒の成長の抑制の結果として、複数の微結晶(又は、アモルファス状)を含むMgMnO膜が形成される。この結果として、平坦性が高いMgMnO膜12が、磁性層10上に形成される。平坦性(均一性)の高いMgMnO膜12上に、平坦な磁性層11を形成できる。
このように、MgOにMn(又は、Ti、V、Fe、Cu)が添加されることによって、トンネルバリア層の微結晶化が促進され、トンネルンバリア層の不均一性が改善される。その結果として、MgMnO膜がトンネルバリア層に用いられたMTJ素子1は、低抵抗側で生じるMTJ素子のMR比の劣化を抑制できる。
一方、MgOにCrOx(酸化クロム)が添加された場合、周知のMgO−CrO系の状態図に基づくと、MgOとCrOxとの混晶状態が形成される。
膜内における抵抗の低いCrOx、及び、膜内のMgOとCrOxとの粒界において、スピンがトンネルすることによって、MgO特有のΔ1バンド効果が得られなくなり、その結果として、MTJ素子のMR比が劣化する。
MgCuO、MgTiO、及び、MgVOのいずれか1つが、トンネルバリア層に用いられたMTJ素子は、MgMnO膜が用いられたトンネルバリア層を含むMTJ素子と同様に、MTJ素子のトンネルバリア層12の面積抵抗積RAが、10Ωμm以下の領域で、MTJ素子のMR比の劣化を抑制できる。また、MgCuO、MgTiO、MgVOに関わらず、MgOに対して、全率固溶する材料で、MgOの融点を下げる材料を、MgOに含有させることによって、MgMnOを用いたトンネルバリアと、同様の効果を得ることが可能である。ただし、MgO特有のΔ1バンド効果によるMTJ素子の高MR化の効果を得るために、MgO中のMgに置換させる材料は、Mgに対して50atomic%以下に設定されることが望ましい。
尚、Mn、Ti、V及びCuのうち、2以上の元素が添加されたMgO膜が、MTJ素子のトンネルバリア層に用いられた場合においても、実質的に同様の効果が得られる。
以上のように、トンネルバリア層としてのMgO膜に、Mn、Ti、V及びCuのうち少なくとも1つが添加されることによって、MTJ素子の素子特性を向上できる。
図5及び図6を用いて、トンネルバリア層としてのMgO膜に、Feが添加された場合における、MTJ素子の素子特性の向上について、説明する。
図5を用いて、Feが添加されたMgOをトンネルバリア層が用いられたMTJ素子の素子特性について、説明する。
図5は、MgFeO膜がトンネルバリア層に用いられたMTJ素子の面積抵抗積RAとMTJ素子のMR比の測定結果を示す。
図5の横軸は、MTJ素子の面積抵抗積RA(Resistance-Area Product)(単位:Ωμm)をLogスケールで示している。図5の縦軸は、MTJ素子のMR比(単位:%)を示している。
上述のように、MgOにMnOが添加されたトンネルバリア層を含むMTJ素子は、MTJ素子の面積抵抗積RAが小さい領域(例えば、10Ωμm以下の領域)において、MTJ素子のMR比の低下を抑制できる。
図5に示されるように、MgOにFeO(Fe)が添加されたトンネルバリア層がMTJ素子に用いられた場合、面積抵抗積RAが10Ωμm以上の高い領域において、MgFeOがトンネルバリア層に用いられたMTJ素子は、不純物が添加されないMgOがトンネルバリア層に用いられたMTJ素子より高いMR比を、得ることができる。
尚、本実施形態のMTJ素子において、トンネルバリア層のMgFeO膜にボロン(B)が添加されてもよい。これによって、酸化物からなるトンネルバリア層に接触する磁性材料の界面酸化を抑制できる。したがって、MgFeBO膜が、トンネルバリア層に用いられることによって、磁性層の酸化に起因するMTJ素子の特性の劣化を抑制できる。Mn、Ti、Cu及びVを含むグループから選択される少なくとも1つの元素が添加されたトンネルバリア層に、Bが添加された場合においても、同様の効果が得られる。
図6を用いて、Feが添加されたMgOがトンネルバリア層に用いられたMTJ素子が抵抗値の高い領域で高いMR比を得られる理由について、説明する。
図6は、本実施形態のMTJ素子のSTEMの結果を示している。
ここで、図6において分析されたMTJ素子のトンネルバリア層としてのMgFeO膜は、MgとFeとの組成比が4:1のMgFeOターゲットを用いて、スパッタ法によって、形成される。
ここで、STEMの分析に用いられた磁気トンネル接合は、EDXによるFeの分析を簡易にするために、CrB/MgFeO/CrB構造が用いられている。
図6の分析結果IMG4は、CrB/MgFeO/CrB構造のHAADF像を示している。
図6の分析結果IMG5は、EDXで分析されたCrB/MgFeO/CrB構造のFeのK殻の特性X線シグナルを示している。分析結果(EDX像)IMG5中の白点が、FeのK殻の特性X線シグナルを示している。
図6の分析結果IMG6は、EDXで分析されたCrB/MgFeO/CrB構造のMgのK殻の特性X線シグナルを示している。分析結果(EDX像)IMG6中の白点が、MgのK殻の特性X線シグナルを示している。
図6の分析結果IMG4において、HAADF像の中央の最も黒く表示されている部分が、MgFeOを示している。
また、図6において、FeのEDX像を示す分析結果IMG6に示されるように、FeのK殻の特性X線シグナルに対応する白点は、分析結果IMG4,IMG6のMgFeO膜の位置に比較して、MgFeO膜の位置の同一直線上からずれた位置で、多く検出されている。
図6の分析結果IMG5,IMG6に示されるように、MgFeOがMTJ素子のトンネルバリア層に用いられた場合、MgMnOがトンネルバリア層に用いられた場合のSTEMの分析結果と異なり、FeがMgOとCrBとの界面に偏析している。
図6のSTEM分析結果において、MgMnOがトンネルバリア層に用いられた場合とは異なり、MgFeOがトンネルバリア層としてのMgFeOは、MgO内部に含有される原子(ここでは、Fe)より、MgO外部に偏析される原子(Fe)が多いという結果が示される。MgFeO膜の中心におけるFeの濃度は、MgFeO膜の端部(終端、界面)のFeの濃度より低い。
つまり、MgFeOがMTJ素子のトンネルバリア層に用いられた場合、添加されたFeが、MgO(MgFeO)膜と記録層/参照層としての磁性層との界面、例えば、MgFeO膜とCoFeB(CrB)膜との界面に偏析する結果として、MgFeO膜の濡れ性が向上する。そのため、平坦な磁性層が、トンネルバリア層(MgFeO膜)上に形成される。
したがって、MgFeOからなるトンネルバリア層上に形成された磁性層の平坦性が改善され、膜厚の均一性の良い磁性層が得られる。
これに伴って、均一(均質)な磁性層の形成によって、上部電極と磁性層との間で生じる元素の拡散による磁性層の分極率の劣化が、トンネルバリア層と磁性層との間にまで及ばなくなる。その結果として、本実施形態のMTJ素子において、磁性層(磁性体)の分極率が向上し、MTJ素子の高いMR比が、MTJ素子の面積抵抗積RAの高い領域で、得られる。
上述のように、トンネルバリア層としてのMgFeO膜は、MgFeOターゲットを用いたスパッタ法によって形成される。MgFeOターゲットを用いることによって、スパッタリング装置のバイアス電圧Vdcを、低減できる。このようなバイアス電圧Vdcの低減によって、スパッタリングによって生じるトンネルバリア層へのダメージが低減され、トンネルバリア層の膜質が向上する。この結果として、MTJ素子のMR比が向上する。
例えば、MTJ素子に用いられる記録層及び参照層のうち少なくとも一方が、本実施形態におけるトンネルバリア層のMgO膜に添加される元素(Fe、Mn、Ti、V、Cu、B)と同じ元素を含むことによって、トンネルバリア層と磁性層との間の濡れ性が向上し、磁性層の均一性(平坦性)をさらに向上できる。
尚、MgFeOターゲットを用いたスパッタ法による所定の膜厚のトンネルバリア層(MgO膜)の成膜時間は、MgOターゲットを用いたスパッタ法による所定の膜厚のトンネルバリア層(MgO膜)の成膜時間より、短い。それゆえ、本実施形態のMTJ素子を含む磁気デバイスの製造時間は短縮される。
MgFeOターゲットを用いてMTJ素子が形成されることによって、MTJ素子の素子特性の向上に加えて、磁気デバイスのスループットを高くできる。この結果として、本実施形態のMTJ素子を含む磁気デバイスの製造コストを、削減できる。
MRAMの動作の高速化及び記憶容量の増大を進めると、インピーダンスマッチング及び書き込み電流の確保の制約により、MTJ素子の面積抵抗積の低減が求められる。
MTJ素子の抵抗値(例えば、面積抵抗積)を低減するための1つの方法として、トンネル絶縁膜の膜厚が薄くされる。
トンネルバリア層として用いられるMgO膜を薄膜化すると、MgOの結晶核が不安定となるため、MgO(001)面の結晶成長が阻害される。その結果として、高品質なMgO膜の形成が物理的に困難になり、MTJ素子のMR比の低下が、顕在化しはじめる。
そのため、これまでのMgOを主成分とするトンネルバリア層を用いたMTJ素子において、MTJ素子の抵抗値の低下とMR比の向上を両立させることは、困難であった。
本実施形態のMTJ素子1は、Mn、Ti、及び、Vの中から選択される少なくとも1つが添加されたMgO膜を、トンネルバリア層として含む。又は、本実施形態のMTJ素子1は、Mn、Ti、V、Cu及びBの中から選択される少なくとも1つが添加されたMgFeO膜をトンネルバリア層として含む。
本実施形態のMTJ素子において、トンネルバリア層の主成分としてのMgOに、Mn、Ti、Cu及びVのうち少なくとも1つが添加されることによって、MTJ素子の抵抗値(面積抵抗積RA)を低くでき、MTJ素子のMR比の低下を抑制できる。
また、本実施形態において、トンネルバリア層としての主成分としてのMgOに、Feが添加されることによって、MgO膜がトンネルバリア層に用いられたMTJ素子より高いMR比を得ることができる。
上述の結果に基づいて、Fe及びMnが添加されたMgO膜(MgFeMnO膜)が、MTJ素子のトンネルバリア層に用いられることによって、10μm以下の低い面積抵抗積RAで高いMR比を有するMTJ素子を形成できる。
尚、Mnの代わりに、Ti、V及びCuのうち少なくとも1つが、Feとともに添加されたMgO膜(例えば、MgFeTiO)がトンネルバリア層に用いられたMTJ素子も、MgFeMnO膜がトンネルバリア層に用いられたMTJ素子と同様の効果が得られる。
以上のように、実施形態の磁気抵抗素子によれば、磁気抵抗素子の素子特性を向上できる。
(3) 適用例
図7及び図8を参照して、実施形態の磁気抵抗素子の適用例について、説明する。尚、上述の実施形態で述べた構成と実質的に同じ構成に関しては、同じ符号を付し、その構成の説明は、必要に応じて行う。
上述の実施形態の磁気抵抗素子は、磁気メモリ、例えば、MRAM(Magnetoresistive Random Access Memory)のメモリ素子として、用いられる。本適用例において、STT型MRAM(Spin-torque transfer MRAM)が例示される。
図7は、本適用例のMRAMのメモリセルアレイ及びその近傍の回路構成を示す図である。
図7に示されるように、メモリセルアレイ9は、複数のメモリセルMCを含む。
複数のメモリセルMCは、メモリセルアレイ9内にアレイ状に配置される。メモリセルアレイ9内には、複数のビット線BL,bBL及び複数のワード線WLが設けられている。ビット線BL,bBLはカラム方向に延在し、ワード線WLはロウ方向に延在する。2本のビット線BL,bBLは、1組のビット線対を形成している。
メモリセルMCは、ビット線BL,bBL及びワード線WLに接続されている。
カラム方向に配列されている複数のメモリセルMCは、共通のビット線対BL,bBLに接続されている。ロウ方向に配列されている複数のメモリセルMCは、共通のワード線WLに接続されている。
メモリセルMCは、例えば、メモリ素子としての1つの磁気抵抗素子(MTJ素子)1と、1つの選択スイッチ2とを含む。メモリセルMC内のMTJ素子1には、第1又は第2の実施形態で述べられた磁気抵抗素子(MTJ素子)1が用いられている。
選択スイッチ2は、例えば、電界効果トランジスタ(Field Effect Transistor)である。以下では、選択スイッチ2としての電界効果トランジスタのことを、選択トランジスタ2とよぶ。
MTJ素子1の一端は、ビット線BLに接続され、MTJ素子1の他端は、選択トランジスタ2の電流経路の一端(ソース/ドレイン)に接続されている。選択トランジスタ2の電流経路の他端(ドレイン/ソース)は、ビット線bBLに接続されている。選択トランジスタ2の制御端子(ゲート)は、ワード線WLに接続されている。
ワード線WLの一端は、ロウ制御回路4に接続される。ロウ制御回路4は、外部からのアドレス信号に基づいて、ワード線の活性化/非活性化を制御する。
ビット線BL,bBLの一端及び他端には、カラム制御回路3A,3Bが接続される。カラム制御回路3A,3Bは、外部からのアドレス信号に基づいて、ビット線BL,bBLの活性化/非活性化を制御する。
書き込み回路5A,5Bは、カラム制御回路3A,3Bをそれぞれ介して、ビット線BL,bBLの一端及び他端に接続される。書き込み回路5A,5Bは、書き込み電流IWRを生成するための電流源や電圧源などのソース回路、書き込み電流を吸収するためのシンク回路を、それぞれ有する。
STT型MRAMにおいて、書き込み回路5A,5Bは、データの書き込み時、外部から選択されたメモリセル(以下、選択セル)に対して、書き込み電流IWRを供給する。
書き込み回路5A,5Bは、MTJ素子1に対するデータの書き込み時、選択セルに書き込まれるデータに応じて、書き込み電流IWRをメモリセルMC内のMTJ素子1に双方向に流す。即ち、MTJ素子1に書き込むデータに応じて、ビット線BLからビット線bBLに向かう書き込み電流IWR、或いは、ビット線bBLからビット線BLに向かう書き込み電流IWRが、書き込み回路5A,5Bから出力される。
読み出し回路6Aは、カラム制御回路3Aを介して、ビット線BL,bBLに接続される。読み出し回路6Aは、読み出し電流を発生する電圧源又は電流源や、読み出し信号の検知及び増幅を行うセンスアンプ、データを一時的に保持するラッチ回路などを含んでいる。読み出し回路6Aは、MTJ素子1に対するデータの読み出し時、選択セルに対して、読み出し電流を供給する。読み出し電流の電流値は、読み出し電流によって記録層の磁化が反転しないように、書き込み電流の電流値(磁化反転しきい値)より小さい。
読み出し電流が供給されたMTJ素子1の抵抗値の大きさに応じて、読み出しノードにおける電流値又は電位が異なる。この抵抗値の大きさに応じた変動量(読み出し信号、読み出し出力)に基づいて、MTJ素子1が記憶するデータが判別される。
尚、図7に示される例において、読み出し回路6Aは、メモリセルアレイ9のカラム方向の一端側に設けられているが、2つの読み出し回路が、メモリセルアレイ9のカラム方向の一端及び他端にそれぞれ設けられてもよい。
例えば、メモリセルアレイ9と同じチップ内に、バッファ回路、ステートマシン(制御回路)、又は、ECC(Error Checking and Correcting)回路などが、チップ内に設けられてもよい。
図8は、本適用例のMRAMのメモリセルアレイ9内に設けられるメモリセルMCの構造の一例を示す断面図である。
メモリセルMCは、半導体基板70のアクティブ領域AA内に形成される。アクティブ領域AAは、半導体基板70の素子分離領域に埋め込まれた絶縁膜71によって、区画されている。
半導体基板70の表面は、層間絶縁膜79A,79B,79Cによって覆われている。
MTJ素子1は、層間絶縁膜79C内に設けられている。MTJ素子1の上端は、上部電極19Bを介してビット線76(BL)に接続される。また、MTJ素子1の下端は、下部電極19A、層間絶縁膜79A,79B内に埋め込まれたコンタクトプラグ72Bを介して、選択トランジスタ2のソース/ドレイン拡散層64に接続される。選択トランジスタ2のソース/ドレイン拡散層63は、層間絶縁膜79A内のコンタクトプラグ72Aを介してビット線75(bBL)に接続される。
ソース/ドレイン拡散層64及びソース/ドレイン拡散層63間のアクティブ領域AA表面上には、ゲート絶縁膜61を介して、ゲート電極62が形成される。ゲート電極62は、ロウ方向に延在し、ワード線WLとして用いられる。
尚、MTJ素子1は、プラグ72B直上に設けられているが、中間配線層を用いて、コンタクトプラグ直上からずれた位置(例えば、選択トランジスタのゲート電極上方)に配置されてもよい。
図8において、1つのアクティブ領域AA内に1つのメモリセルが設けられた例が示されている。しかし、2つのメモリセルが1つのビット線bBL及びソース/ドレイン拡散層63を共有するように、2つのメモリセルがカラム方向に隣接して1つのアクティブ領域AA内に設けられてもよい。これによって、メモリセルMCのセルサイズが縮小される。
図8において、選択トランジスタ2は、プレーナ構造の電界効果トランジスタが示されているが、電界効果トランジスタの構造は、これに限定されない。例えば、RCAT(Recess Channel Array Transistor)やFinFETなどのように、3次元構造の電界効果トランジスタが、選択トランジスタとして用いられてもよい。RCATは、ゲート電極が、半導体領域内の溝(リセス)内にゲート絶縁膜を介して埋め込まれた構造を有する。FinFETは、ゲート電極が、短冊状の半導体領域(フィン)にゲート絶縁膜を介して立体交差した構造を有する。
実施形態のMTJ素子1が、MRAMのメモリ素子として用いられる。メモリセルMC内のMTJ素子1は、Mn、Ti、V、Cu及びBのうち少なくとも1つを含むMgFeO膜(例えば、MgFeMnO膜)がトンネルバリア層12に用いられている。これによって、本実施形態のMTJ素子によれば、MTJ素子1の抵抗値を低くでき、且つ、MTJ素子1のMR比を大きくできる。尚、Mn、Ti及びVのうち少なくとも1つを含むMgO膜(例えば、MgMnO膜)が、MTJ素子1のトンネルバリア層12に用いられてもよい。
本実施形態のMTJ素子1は、素子の抵抗値を低減できるため、素子に起因した寄生抵抗を低減でき、MRAMの動作を高速化できる。
それゆえ、実施形態のMTJ素子を用いてMRAMが形成されることによって、MRAMのデータ読み出し特性が向上される。
したがって、実施形態の磁気抵抗素子を含む磁気メモリは、動作特性を向上できる。
[その他]
上述の実施形態の磁気抵抗素子において、垂直磁化膜を例示した。但し、MTJ素子のトンネルバリア層に、Mn、Ti及びVのうち少なくとも1つが添加されたMgO膜、又は、Mn、Ti、V、Cu及びBのうち少なくとも1つが添加されたMgFeO膜が用いられていれば、そのトンネルバリア層を挟む記憶層及び参照層としての磁性層に関して、磁性層の磁化の向きが膜面に対して平行方向を向いている平行磁化膜(面内磁化膜)がMTJ素子に用いられた場合においても、上述の効果が得られる。
実施形態の磁気抵抗素子において、図1に示される例では、参照層11が記録層10の上方に積層されたトップピン型のMTJ素子が示されている。但し、実施形態の磁気抵抗素子は、記録層10が、参照層11の上方に積層されたボトムピン型のMTJ素子でもよい。
実施形態の磁気抵抗素子は、MRAM以外の磁気メモリに適用されてもよい。
実施形態の磁気抵抗素子を用いた磁気メモリは、例えば、DRAM、SRAMなどの代替メモリとして、用いられる。実施形態の磁気抵抗素子を用いた磁気メモリは、例えば、SSD(Solid State Drive)などのストレージデバイスのキャッシュメモリとして用いられる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1:磁気抵抗素子、10:記憶層、11:非磁性層、12:参照層。

Claims (6)

  1. 第1の磁性層と、
    第2の磁性層と、
    前記第1の磁性層と前記第2の磁性層との間に設けられたMgFeO層と
    を具備し、
    前記MgFeO層は、Ti、V、Mn及びCuからなるグループから選択される少なくとも1つを含み、
    前記MgFeO層は、前記第1及び第2の磁性層に接触する、
    磁気抵抗素子
  2. 前記第1及び第2の磁性層のうち少なくとも一方は、Feを含む、請求項1に記載の磁気抵抗素子
  3. 前記第1及び第2の磁性層のうち少なくとも一方は、前記MgFeO層が含む金属元素と同じ金属元素を含む、請求項1に記載の磁気抵抗素子
  4. 前記第1の磁性層と前記MgFeO層との間のFeの濃度及び前記第2の磁性層と前記MgFeO層との間のFeの濃度のうち少なくとも一方が、前記MgFeO層の中心におけるFeの濃度より高い、請求項1乃至3のいずれか1項に記載の磁気抵抗素子。
  5. 前記MgFeO層は、微結晶層である、請求項1乃至4のいずれか1項に記載の磁気抵抗素子。
  6. 請求項1乃至5のいずれか1項に記載の磁気抵抗素子を含むメモリセルを具備する磁気
    メモリ。
JP2013051933A 2013-03-14 2013-03-14 磁気抵抗素子及び磁気メモリ Active JP6137744B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2013051933A JP6137744B2 (ja) 2013-03-14 2013-03-14 磁気抵抗素子及び磁気メモリ
US14/193,340 US9437810B2 (en) 2013-03-14 2014-02-28 Magnetoresistive element and magnetic memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013051933A JP6137744B2 (ja) 2013-03-14 2013-03-14 磁気抵抗素子及び磁気メモリ

Publications (2)

Publication Number Publication Date
JP2014179428A JP2014179428A (ja) 2014-09-25
JP6137744B2 true JP6137744B2 (ja) 2017-05-31

Family

ID=51523783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013051933A Active JP6137744B2 (ja) 2013-03-14 2013-03-14 磁気抵抗素子及び磁気メモリ

Country Status (2)

Country Link
US (1) US9437810B2 (ja)
JP (1) JP6137744B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10026888B2 (en) * 2014-08-06 2018-07-17 Toshiba Memory Corporation Magnetoresistive effect element and magnetic memory
US11114611B2 (en) * 2015-04-03 2021-09-07 Yimin Guo Method to make MRAM with small footprint
US9362489B1 (en) * 2015-04-24 2016-06-07 Yimin Guo Method of making a magnetoresistive element
US9608199B1 (en) * 2015-09-09 2017-03-28 Kabushiki Kaisha Toshiba Magnetic memory device
US9966901B2 (en) 2015-11-19 2018-05-08 Samsung Electronics Co., Ltd. Spin-torque oscillator based on easy-cone anisotropy
US9963780B2 (en) * 2015-12-03 2018-05-08 International Business Machines Corporation Growth of metal on a dielectric
US10050192B2 (en) * 2015-12-11 2018-08-14 Imec Vzw Magnetic memory device having buffer layer
JP2018157033A (ja) * 2017-03-16 2018-10-04 東芝メモリ株式会社 磁気抵抗素子および磁気メモリ
JP7186622B2 (ja) * 2019-01-11 2022-12-09 Tdk株式会社 磁気抵抗効果素子及び磁気抵抗効果素子を製造する方法
US20220013579A1 (en) * 2019-03-20 2022-01-13 Kioxia Corporation Magnetic memory device
CN110061128B (zh) * 2019-05-20 2023-05-23 中国科学院微电子研究所 一种磁隧道结的形成方法及磁阻式随机存储器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048972A (ja) * 2005-08-10 2007-02-22 Tdk Corp 磁気抵抗効果素子、基体、ウエハ、ヘッドジンバルアセンブリ、ハードディスク装置、磁気メモリ素子、磁気センサアセンブリ、および磁気抵抗効果素子の製造方法
US20070096229A1 (en) 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
SE531384C2 (sv) 2006-02-10 2009-03-17 Vnk Innovation Ab Multipla magnetoresistansanordningar baserade på metalldopad magnesiumoxid
JP4496189B2 (ja) * 2006-09-28 2010-07-07 株式会社東芝 磁気抵抗効果型素子および磁気抵抗効果型ランダムアクセスメモリ
JP5143444B2 (ja) * 2007-02-13 2013-02-13 株式会社日立製作所 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
JPWO2008155995A1 (ja) * 2007-06-19 2010-08-26 キヤノンアネルバ株式会社 トンネル磁気抵抗薄膜及び磁性多層膜作製装置
JP2009239121A (ja) 2008-03-27 2009-10-15 Toshiba Corp 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
US8289663B2 (en) * 2008-04-25 2012-10-16 Headway Technologies, Inc. Ultra low RA (resistance x area) sensors having a multilayer non-magnetic spacer between pinned and free layers
FR2931011B1 (fr) 2008-05-06 2010-05-28 Commissariat Energie Atomique Element magnetique a ecriture assistee thermiquement
JP2010109208A (ja) 2008-10-31 2010-05-13 Fujitsu Ltd トンネル磁気抵抗効果素子及び磁気抵抗デバイス
US8743593B2 (en) 2008-12-10 2014-06-03 Hitachi, Ltd. Magnetoresistance effect element and magnetic memory cell and magnetic random access memory using same
JP2010147213A (ja) 2008-12-18 2010-07-01 Fujitsu Ltd 磁気抵抗効果素子とその製造方法、磁気再生ヘッド、および情報記憶装置
US8551626B2 (en) 2009-06-25 2013-10-08 Seagate Technology Llc CCP-CPP magnetoresistive reader with high GMR value
JP5576643B2 (ja) 2009-12-10 2014-08-20 エイチジーエスティーネザーランドビーブイ トンネル接合型磁気抵抗効果素子、トンネル接合型磁気抵抗効果ヘッド、磁気記録再生装置、及びその製造方法
JP5740878B2 (ja) * 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP5761788B2 (ja) * 2011-03-25 2015-08-12 株式会社東芝 磁気抵抗素子および磁気メモリ
JP2013197345A (ja) 2012-03-21 2013-09-30 Toshiba Corp 磁気抵抗効果素子及び磁気メモリ

Also Published As

Publication number Publication date
US20140264673A1 (en) 2014-09-18
US9437810B2 (en) 2016-09-06
JP2014179428A (ja) 2014-09-25

Similar Documents

Publication Publication Date Title
JP6137744B2 (ja) 磁気抵抗素子及び磁気メモリ
JP5865858B2 (ja) 磁気抵抗効果素子及び磁気抵抗効果素子の製造方法
US9780298B2 (en) Magnetoresistive element
JP5148673B2 (ja) 磁気抵抗効果素子及び磁気メモリ
US8803267B2 (en) Magnetoresistive element and magnetoresistive memory
US8508979B2 (en) Magnetic recording element and nonvolatile memory device
US20180309048A1 (en) Magnetoresistive effect element and magnetic memory
JP5214691B2 (ja) 磁気メモリ及びその製造方法
US20160197268A1 (en) Magnetoresistive effect element, manufacturing method of magnetoresistive effect element, and magnetic memory
US10388343B2 (en) Magnetoresistive element and magnetic memory
JP5542856B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2012064903A (ja) 磁気抵抗効果素子、磁気メモリ及び磁気抵抗効果素子の製造方法
US10340311B2 (en) Magnetoresistive effect element with magnetic layers and magnetic memory
US10622545B2 (en) Magnetic memory device and method of manufacturing the same
US9305576B2 (en) Magnetoresistive element
JP2018163921A (ja) 磁気記憶装置
JP2009099628A (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2020043223A (ja) 磁気メモリ
JP2020035975A (ja) 磁気記憶装置
US10170519B2 (en) Magnetoresistive element and memory device
US11127445B2 (en) Magnetic device
JP2014143315A (ja) 磁気メモリおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20151119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170328

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170424

R150 Certificate of patent or registration of utility model

Ref document number: 6137744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250