WO2004064149A1 - 磁気メモリ装置 - Google Patents

磁気メモリ装置 Download PDF

Info

Publication number
WO2004064149A1
WO2004064149A1 PCT/JP2003/016341 JP0316341W WO2004064149A1 WO 2004064149 A1 WO2004064149 A1 WO 2004064149A1 JP 0316341 W JP0316341 W JP 0316341W WO 2004064149 A1 WO2004064149 A1 WO 2004064149A1
Authority
WO
WIPO (PCT)
Prior art keywords
magnetic
layer
shield layer
magnetic shield
magnetic field
Prior art date
Application number
PCT/JP2003/016341
Other languages
English (en)
French (fr)
Inventor
Yoshihiro Kato
Katsumi Okayama
Kaoru Kobayashi
Tetsuya Yamamoto
Minoru Ikarashi
Original Assignee
Sony Corporation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corporation filed Critical Sony Corporation
Priority to US10/506,752 priority Critical patent/US7119419B2/en
Priority to EP03782844A priority patent/EP1585172A4/en
Publication of WO2004064149A1 publication Critical patent/WO2004064149A1/ja

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Definitions

  • the present invention relates to a magnetic random access memory (MRAM), which is a so-called non-volatile memory, comprising a memory element in which a magnetization fixed layer having a fixed magnetization direction and a magnetic layer capable of changing the magnetization direction are stacked.
  • MRAM magnetic random access memory
  • the present invention relates to a magnetic memory device configured as a random access memory (Random Access Memory) or a magnetic memory device including a memory element having a magnetizable magnetic layer.
  • a magnetic memory device configured as a random access memory (Random Access Memory) or a magnetic memory device including a memory element having a magnetizable magnetic layer.
  • nonvolatile memory is considered to be indispensable in the ubiquitous era.
  • Non-volatile memory can protect important information, including personal information, in the event of power exhaustion or trouble, or if the server and network are disconnected for some reason.
  • recent portable devices are designed to minimize power consumption by placing unnecessary circuit blocks in standby mode, but non-volatile memory that can serve as both high-speed work memory and large-capacity storage memory If this can be achieved, power consumption and memory waste can be eliminated. If a high-speed, large-capacity nonvolatile memory can be realized, an “instant-on” function that can be started immediately when the power is turned on will be possible.
  • the non-volatile memory include a flash memory using a semiconductor and a ferroelectric random access memory (FRAM) using a strong dielectric.
  • FRAM ferroelectric random access memory
  • DRAM Dynamic Random Access Memory
  • Magnetic Random Access Memory This is a magnetic memory that has attracted attention due to the recent improvement in the properties of TMR (Tunnel Magnetoresitance) materials.
  • MRAM is a semiconductor magnetic memory that uses the magnetoresistive effect based on the spin-dependent conduction phenomenon peculiar to nanomagnets, and is a non-volatile memory that can retain its memory without supplying external power.
  • the MRAM has a simple structure, so that high integration is easy.
  • the recording is performed by rotating the magnetic moment, the number of rewritable times is large, and the access time is very high. It is expected and has already been reported that it can operate at 100 MHz in R. Scheuerlein et al, ISSCC Digest of Technical Papers, pp.128-129, Feb.2000.
  • a TMR element 10 serving as a storage element of a memory cell of the MRAM is composed of: It includes a storage layer 2 and magnetization fixed layers 4 and 6 provided on a support substrate 9 and whose magnetization rotates relatively easily.
  • the fixed magnetization layer has two fixed magnetization layers, a first fixed magnetization layer 4 and a second fixed magnetization layer 6, and a conductor between which these magnetic layers are antiferromagnetically coupled.
  • Layer 5 is arranged.
  • a ferromagnetic material made of nickel, iron, cobalt, or an alloy thereof is used.
  • the material of the conductor layer 5 ruthenium, copper, chromium, gold, Silver or the like can be used.
  • the second fixed magnetization layer 6 is in contact with the antiferromagnetic layer 7, and the second magnetization fixed layer 6 has strong unidirectional magnetic anisotropy due to exchange interaction acting between these layers.
  • a manganese alloy such as iron, nickel, platinum, iridium, and rhodium, cobalt, and nickel oxide can be used.
  • a tunnel barrier layer 3 made of an insulator made of an oxide or nitride of aluminum, magnesium, silicon, or the like is sandwiched between the storage layer 2 as the magnetic layer and the first magnetization fixed layer 4. It cuts the magnetic coupling between the storage layer 2 and the magnetization fixed layer 4 and plays a role in passing a tunnel current.
  • These magnetic layers and conductor layers are mainly formed by a sputtering method.
  • the tunnel barrier layer 3 can be obtained by oxidizing or nitriding a metal film formed by sputtering.
  • the top coat layer 1 has a role of preventing interdiffusion between the TMR element 10 and wiring connected to the TMR element 10, reducing contact resistance, and preventing oxidation of the storage layer 2, and usually, Cu, Ta, T Materials such as iN can be used.
  • the base electrode layer 8 is used for connection with a switching element connected in series with the TMR element. This lower electrode layer 8 may also serve as the antiferromagnetic layer 7.
  • information is read out by detecting a change in tunnel current due to the magnetoresistance effect as described later, and the effect depends on the relative magnetization direction between the storage layer and the magnetization fixed layer. .
  • FIG. 15 is an enlarged perspective view showing a part of a general MRAM in a simplified manner.
  • the read circuit portion is omitted for simplicity, but includes, for example, nine memory cells and has a bit line 11 and a write word line 12 that cross each other. At these intersections, a TMR element 10 is arranged.When writing to the TMR element 10, a current flows through the bit line 11 and the write word line 12, and the magnetic field generated from them is synthesized. Writing is performed by the magnetic field such that the magnetization direction of the storage layer 2 of the TMR element 10 at the intersection of the bit line 11 and the write word line 12 is parallel or anti-parallel to the magnetization fixed layer.
  • FIG. 16 schematically shows a cross section of the memory cell, for example, a gate insulating film 15 formed in a p-type well region 14 formed in a p-type silicon semiconductor substrate 13, and a gate electrode.
  • An n-type read field effect transistor 19 comprising a source region 17, a source region 17 and a drain region 18 is disposed, and a write gate line 12, a TMR element 10, and a bit line 1 are provided above the transistor 19. 1 is located.
  • a source line 21 is connected to the source region 17 via a source electrode 20.
  • the field effect transistor 19 functions as a switching element for reading, and the read wiring 22 drawn out between the lead wire 12 and the TMR element 10 is connected via the drain electrode 23. Connected to the drain region 18.
  • the transistor 19 may be an n-type or a p-type field-effect transistor, but may be a diode, a bipolar transistor, a MEFET (Metal
  • FIG. 17 shows an equivalent circuit diagram of the MRAM, which includes, for example, six memory cells, and has a bit line 11 and a write word line 12 that intersect each other.
  • Has a field effect transistor 19 and a sense line 21 which are connected to the TMR element 10 and select the element at the time of reading, in addition to the TMR element 10.
  • the sense line 21 is connected to the sense amplifier 27 and detects stored information.
  • 24 is a bidirectional write word line current drive circuit
  • 25 is a bit line current drive circuit.
  • the first 8 figure shows shall apply in ⁇ steroid curve indicating the write condition of the MRAM, the applied easy axis field H EA and inversion threshold of the memory layer magnetization directions due to the magnetization hard axis magnetic field H HA ing.
  • a magnetic field reversal occurs, but the resultant magnetic field vector inside the asteroid curve cannot reverse the cell from one of its current bistable states. Absent.
  • the magnitude of the magnetic field is one-way reversal magnetic field ⁇ ⁇ ⁇ or more.
  • the magnetization directions of the cells other than the intersections are also reversed, so that the selected cell can be selectively written only when the combined magnetic field is in the gray area in the figure.
  • MRAM memory random access memory
  • a bit line and a word line only the designated memory cells can be selectively used by reversing the magnetic spins by utilizing the asteroid magnetization reversal characteristics.
  • Writing is common.
  • the combined magnetic field in a single storage area is determined by the vector combination of the easy-axis magnetic field H EA and the hard-axis magnetic field H HA applied thereto.
  • the write current flowing through the bit line is applied to the cell in the easy axis direction.
  • a magnetic field H EA is applied, and the current flowing through the word line applies a magnetic field H HA in the hard axis direction to the cell.
  • FIG. 19 explains the read operation of the MRAM.
  • the layer configuration of the TMR element 10 is schematically illustrated, the above-described magnetization fixed layer is illustrated as a single layer 26, and illustrations other than the storage layer 2 and the tunnel barrier layer 3 are omitted.
  • the information is written by reversing the magnetic spin of the cell by the synthetic magnetic field at the intersection of the bit line 11 and the word line 12 wired in a matrix, and changing the direction to "1". , "0".
  • Reading is performed using the TMR effect that applies the magnetoresistance effect.
  • the TMR effect is a phenomenon in which the resistance value changes depending on the direction of the magnetic spin, and the magnetic spin is antiparallel. Due to the high state of the magnetic field and the low state of the magnetic parallel spin, the information "1" and "0" are detected.
  • a read current tunnelnel current
  • an output corresponding to the level of the resistance is output via the read field effect transistor 19 described above. This is performed by reading to the sense line 21.
  • MRAM is expected to be a high-speed, non-volatile, large-capacity memory.
  • a magnetic material is used to hold the memory, information is erased or written by the influence of an external magnetic field. There is a problem of being returned.
  • the reversal magnetic field in the easy axis direction and the reversal magnetic field in the hard axis direction H sw described in FIG. 18 are 20 to 200 Oe (0 e), depending on the material.
  • the coercive force (H e) at the time of writing is, for example, several ⁇ e to lOO e Therefore, if an internal leakage magnetic field due to a higher external magnetic field acts thereon, it may become impossible to selectively perform writing to a predetermined memory cell.
  • MRAM memory
  • the environment in which MRAM is mounted and used is mainly on high-density mounting boards and inside electronic devices.
  • semiconductor elements, communication elements, micro motors, etc. are densely mounted on high-density mounting boards.
  • a high-density mounting of antenna elements, various mechanical parts, and power supplies constitutes one device.
  • This ability to be embedded is one of the features of MRAM as a nonvolatile memory.However, the magnetic field components in a wide frequency range from DC to low to high frequencies are mixed around MRAM. In order to ensure the reliability of MRAM record retention, it is required to improve the resistance to external magnetic fields by devising the mounting method of the MRAM itself and the shield structure.
  • a magnetic card such as a credit card of a credit card bank is required to have a resistance to a magnetic field of 500 to 600 Oe. . Therefore, in the field of magnetic cards correspond with a large magnetic material coercivity such as C o coating ⁇ _F e 2 0 3 and B a ferrite. Also, in the field of prepaid cards, it is necessary to withstand a magnetic field such as 350 to 600 e. Since the MRAM element is mounted inside the housing of an electronic device and is expected to be carried around, it can withstand the same strong external magnetic field as magnetic cards. In particular, the magnitude of the internal (leakage) magnetic field must be kept to 20 ⁇ e or less, preferably 1OOe or less, for the reasons described above.
  • the saturation magnetization of the ferrite itself is low (0.2 to 0.5 Tesla (T) for a general ferrite material). Therefore, it is impossible to completely prevent the penetration of external magnetic fields.
  • the ferrite's own saturation magnetism is about 0.2 to 0.35 T for NiZn ferrite and about 0.35 to 0.47 T for MnZn ferrite, but it is Since the size of the penetrating external magnetic field is as large as several hundred OO e, the magnetic permeability of the ferrite becomes almost 1 due to the magnetic saturation of the ferrite at the saturation magnetization of the ferrite, and it does not function.
  • Japanese Patent Application Laid-Open No. 2001-250206 discloses a magnetic shield structure using soft iron or the like. However, this only covers the upper part of the element, so that the magnetic shield becomes incomplete and soft iron is used.
  • the saturation magnetization is 1.7 T and the magnetic permeability is about 300 at i, which is insufficient magnetic properties. Therefore, it is extremely difficult to completely prevent the invasion of the external magnetic field even if the magnetic shield is performed by the structure described in JP-A-2001-250206.
  • the present invention has been made in view of the above circumstances, and has as its object the purpose of magnetically shielding an MRAM element more than a large external magnetic field and applying an MRAM element.
  • the aim is to make it possible to guarantee trouble-free operation against magnetic fields from the environment. Disclosure of the invention That is, the present invention relates to a magnetic memory device comprising a memory element having a magnetizable magnetic layer, in which a magnetic fixed layer having a fixed magnetization direction and a magnetic layer capable of changing the magnetization direction are laminated.
  • a magnetic memory device configured as a magnetic random access memory (MRAM) including a memory element and provided with a magnetic shield layer that magnetically shields the memory element
  • the memory element includes an end of the magnetic shield layer.
  • a magnetic memory device characterized by being located away from the center hereinafter, referred to as the magnetic memory device of the present invention).
  • the present inventors have found that the magnetic shield effect is attenuated with the magnetic saturation of the magnetic material of the magnetic shield layer, and the magnetic saturation of a plate-like magnetic material has a minimum Starting from the location (that is, farthest from the edge), we found that if a magnetic shield layer was applied to the package, the weakest shielding effect would be in the center of the package.
  • the inventor places the memory element so as to avoid the end and the center of the magnetic shield layer, that is, a magnetic shield layer that is easily magnetically saturated and has a large internal leakage magnetic field strength.
  • the memory element is not affected by the internal leakage magnetic field by locating the memory element in the area between the central part of the magnetic shield layer and the end of the magnetic shield layer, which has no magnetic shield effect due to the direct influence of the external magnetic field. It has been found that the magnetic memory device operates normally, and the magnetic memory device of the present invention has been reached.
  • FIG. 1A to 1B are a schematic cross-sectional view (FIG. 1A) and a specific plan view (FIG. 1B) of an MRAM package according to an embodiment of the present invention.
  • FIG. 2 is a schematic sectional view of another MRAM package according to the embodiment.
  • FIG. 3 is a schematic sectional view of another MRAM package according to the embodiment.
  • FIGS. 4A to 4B are schematic cross-sectional views of still another MRAM package according to the embodiment.
  • FIG. 5 is a schematic sectional view of the same at the time of measuring the internal magnetic field strength between the magnetic shield layers.
  • Fig. 6 shows the internal magnetic field strength when the externally applied magnetic field is 500 Oe when using the high magnetic permeability material Fe_75Ni-5Mo-1Cu. It is a distribution map.
  • FIG. 7 shows that the externally applied magnetic field when the magnetic shield layer (shield foil) was 200 / zm thick using Fe_49Co-2V, which is FIG. 9 is a distribution diagram of an internal magnetic field intensity in the case of 500 000 e.
  • Fig. 8 is a table showing the internal magnetic field strength with respect to the thickness of the magnetic shield layer when F e _ 49 Co-2 V is used when the external applied magnetic field is 50,000 e. It is.
  • Fig. 9 shows the relationship between the internal magnetic field strength and the thickness of the magnetic shield layers of various thicknesses consisting of Fe-49 Co-2 V when the externally applied magnetic field is 50,000 e. It is a distribution map.
  • Fig. 10 is a table showing the internal magnetic field strength with respect to the length of the magnetic shield layer when using Fe-49 Co-2V when the external applied magnetic field is 500 Oe. It is.
  • FIG. 11 shows the distribution of the internal magnetic field strength for various lengths of the magnetic shield layer consisting of Fe-49 Co-2 V when the external applied magnetic field is 500 5e. It is.
  • FIG. 12 is a distribution diagram of the internal magnetic field strength with respect to the standardized magnetic shield layer length.
  • FIGS. 13A to 13B are a plan view (FIG. 13A) showing an area where the MRAM element can be arranged in the package, and a plan view of the arrangement state (FIG. 13B). ).
  • FIG. 14 is a schematic perspective view of a TMR element of the MRAM.
  • FIG. 15 is a schematic perspective view of a part of the memory cell portion of the MRAM.
  • FIG. 16 is a schematic sectional view of a memory cell of the MRAM.
  • FIG. 17 is an equivalent circuit diagram of the MRAM.
  • FIG. 18 is a diagram of a magnetic field response characteristic at the time of writing of the MRAM.
  • FIG. 19 is a principle diagram of the read operation of the MRAM. BEST MODE FOR CARRYING OUT THE INVENTION
  • the magnetic memory device of the present invention when a length from one side of the magnetic shield layer to the opposite side is L, a position of 0.1 L from the one side to the inside and the center from the center of the magnetic shield layer are the same. It is desirable that the memory element is arranged in a region between the position of 0.15 L to one side and the effect of the internal leakage magnetic field is easily avoided.
  • the magnetic shield layers are respectively provided on both sides of the memory element, and the distance between the magnetic shield layers, the length between the one side and the opposite side of the magnetic shield layer, and the externally applied magnetic field are When each is constant, the memory element is disposed in a region between a position of 0.2 L inward from the one side and a position of 0.15 L from the center of the shield layer to the one side from the center of the shield layer. Is desirable.
  • the memory element is arranged in a region between the position of the shield layer and a position of 0.2 L from the center of the shield layer to the one side.
  • the magnetic shield layer seals the memory element at an upper portion and a lower portion or at a lower portion of the package, and / or in the package. It is preferable that the memory element is disposed above, below, or below the memory element, and that the memory element is present over substantially the entire surface of the package.
  • the magnetic shield layer having a flat film shape or a plate shape, in order to more effectively suppress its magnetic saturation, it is preferable that the magnetic shield layer has an uneven film shape or a plate shape, or a mesh or a slit. It is better to have a shape with through holes such as.
  • the magnetic shield layer be formed of a soft magnetic material exhibiting a saturation magnetization of 1.8 Tesla or more from the viewpoint that the saturation magnetization of the magnetic shield layer can be reduced.
  • the present invention is suitable for an MRAM.
  • an insulator layer or a conductor layer is sandwiched between the magnetization fixed layer and the magnetic layer, and provided on the upper and lower surfaces of the memory element.
  • Information is written by magnetizing the magnetic layer in a predetermined direction with a magnetic field induced by flowing current through the wirings as a bit line and a lead line, respectively, and writes the written information. (TMR effect).
  • FIG. 1A to FIG. 3 respectively illustrate MRAM packages having various magnetic shield structures according to the present embodiment (FIG. 1A Fig. 1B shows a schematic cross-sectional view along the line AA of Fig. 1B showing the specific package plan shape).
  • the MRAM element (chip including the memory cell section and the peripheral circuit section) 30 shown in FIGS. 14 to 16 is composed of the magnetic shield layers 33 and 34 at the end and the center. Except for the external leads 31 (the die pad and the lead portion are shown in a simplified manner including the connection) provided on the die pad 40 so as to avoid the area and connected to the mounting board (not shown). (Here, the MRAM element 30 has the same structure and operation principle as the above-described MRAM, and is therefore described. Omitted).
  • the magnetic shield layers 33 and 34 exhibiting a saturation magnetization of 1.8 T or more are provided with a MRAM element 30 having a built-in TMR element and another element such as a DRAM (DRAM described later).
  • DRAM DRAM described later.
  • 45, DSP 46 and RF 47 examples of which are respectively disposed on the upper surface and the lower surface of the sealing material 32 (FIGS. 1A to 1B), and the magnetic shield layers 33 and 34
  • an example is shown that is disposed below the MRAM element 30 and the lower part of the die pad 40 (FIG. 2), or is buried in a non-contact manner (FIG. 3).
  • the magnetic shield effect is attenuated due to the saturation magnetization, and the magnetic shield layer 33, in which the magnetic saturation is fast and the demagnetizing field is minimized
  • the MRAM element 30 is After being fixed on the die pad 40, and then, after sealing, the magnetic shield layers 33 and 34 are bonded on and under the sealing material 32.
  • the MRAM element 30 is arranged in the intermediate area 41 and the magnetic shield layers 33 and 34 are die-mounted. All that is required is to place them in the mold on both sides of the pad 40 and shield them simultaneously.
  • the MRAM element 30 has a sandwich structure arranged between the magnetic shield layers 33 and 34, and the magnetic shield layers 33 and 34 are integrated with the MRAM package.
  • the magnetic shield layers 33, 34 have a sandwich structure that is located above and below the MRAM (or above and below the MRAM-embedded semiconductor package), and integration with the MRAM package can be achieved by a circuit. This is the most desirable structure for mounting on a board.
  • the MRAM element 30 can be magnetically shielded to some extent from an externally applied magnetic field.
  • the attenuation of the magnetic shielding effect is inevitable, and the demagnetizing field is minimized at the center of the magnetic shielding effect.
  • the edges of the magnetic shielding layers 33 and 34 are easily affected by the external magnetic field, so the magnetic shielding effect is small.
  • the magnetic shield layers 33 and 34 are preferably provided above and below the MRAM element 30, respectively, but may be provided on at least one of them (especially on the front side of the MRAM element).
  • the MRAM element 30 affects the internal leakage magnetic field by locating the MRAM element 30 so as to avoid the end area 43 and the center area 42 of the magnetic shield layers 33 and 34. It can work normally without being done.
  • the intermediate region 41 other than the central region 42 and the end region 43 is a region where the MRAM element 30 is not substantially affected by the internal leakage magnetic field even if the magnetic shield layers 33 and 34 are thin. Therefore, the thickness of the magnetic shield layer can be designed to be thin, and as a result, the size and weight of the MRAM device can be reduced (this will be described later).
  • the magnetic shield layers 33 and 34 shown in FIGS. 1A to 3 are made of a flat film, foil, or flat plate, but are not limited to this.
  • the magnetic shield layer having the shape shown in FIGS. 4A to 4B generates a demagnetizing field with respect to an externally applied magnetic field due to the shape anisotropy not only at the peripheral edge but also at the irregularities and the through holes. It is difficult to saturate and has a high-performance shielding effect.
  • the saturation magnetization of the magnetic shield layers 33 and 34 is 1.8 T or more, which is lower than that of the conventional ferrite-permalloy.
  • the present inventor conducted an experiment for the purpose of creating an environment that guarantees normal operation of the MRAM element section even when a large DC external magnetic field of up to 500 Oe is applied.
  • Package structures include QFP (Quad Flat Package), LQFP (Low Profile Quad Flat Package), BGA (Ball Grid Array Package), LF BGA (Low Profile Fine Pitch Ball Grid Array Package), LFLGA (Low Profile Fine Pitch) Land Grid Array Package).
  • Fig. 5 shows a schematic diagram of the experiment used to study the magnetic shielding effect.
  • the magnetic shield layers 33 and 34 are connected to the 16 pin QF P type package as shown in Fig.1A to Fig.1B.
  • two shield layers of L: 28 mm X L: 28 mm were arranged at an interval of D: 3.45 mm, and a Gauss meter 37 was installed at the center.
  • a typical material is Sperper-Malloy alloy, which is the material with the highest magnetic permeability: Fe—75Ni_5Mo—1Cu is a magnetic shielding layer material
  • Figure 6 shows the internal magnetic field strength distribution when used as.
  • the internal magnetic field strength shows a distribution of the shield layer length, that is, 28 mm from end to end.
  • the externally applied magnetic field was 500 ° e, and the shield layer thickness was 200 im. From Fig.
  • FIG. 8 shows that in the experimental apparatus shown in FIG. 5, the distance D (3.45 mm) between the magnetic shield layers was constant, the externally applied magnetic field was 500 Oe, and the The experiment was conducted by changing the thickness to various types of 200, 250, 270, 300, 320, 350, 400, 600, 800 m, In this case, the magnetic field strength at the center is 282, 219, 193, 150, 1117, 59, 18, 13 and 10 Oe, respectively. It was found that as the thickness increases, the invading magnetic field can be reduced. From the results shown in Fig. 8, in order for MRAM to operate normally, it is desirable to minimize the internal magnetic field strength.
  • the thickness of the shield layer is set at 400 Oe. m or more, but it will be difficult to install two layers of the upper and lower shield layers of 400 m inside electronic devices that are becoming thinner and lighter. Conceivable. Further, when the upper limit of the internal magnetic field strength is further strict, a thicker shield layer is required.
  • FIG. 9 shows the results of measuring the internal magnetic field strength distribution with respect to the thickness of the shield layer using Fe-49Co-2V as the material.
  • the internal magnetic field strength indicates the distribution within the length of the shield layer, that is, L: 28 mm in FIG.
  • the distance between the shield layers is constant (3.45 mm)
  • the external applied magnetic field is 5 OOO e
  • the thickness of the shield layers is 250, 270, 300, 320, 350, 400, 600 im.
  • the penetration magnetic field strength is large at the center and the end of the package, but the shielding effect is exerted in other places, and the package end and the center Except for the part, it can be seen that even with a shield layer thickness of 350 m, a shielding effect equivalent to that of a thickness of 600 m is exhibited.
  • the normalized shield layer length (see the lower part of FIG. 9) is shown by standardizing the position corresponding to the length of the magnetic shield layer of 28 mm as a reference.
  • these intermediate regions (corresponding to the intermediate region 41 described above) have the internal magnetic field strength reduced to 20 Oe or less, and the magnetic shielding effect is sufficiently exhibited.
  • Area This area is an area in which an MRAM element 30 can be arranged in an annular pattern.
  • the 160-pin QFP type package is about 28 mm X 28 mm, of which the area that the MRAM can take is several mm square, at most about 10 mm square.
  • the MRAM element 30 is arranged in a part of the intermediate area 41 (see FIG. 13B) which avoids the end area 43 and the center area 42 of the magnetic shield layer in the package. did. This Therefore, even with a shield layer thickness of 350 xm, the MRAM could be shielded from external leakage magnetic fields, and the normal operation of the MRAM was confirmed.
  • the distance between the shield layers was 2 mm, and the thickness of the shield layer was 200 m.
  • the external applied magnetic field was kept constant at 500 Oe, the length of the shield layer was changed, and the magnetic field intensity at the center of the sandwich structure was measured.
  • Figure 10 shows the internal magnetic field for each shield layer length.
  • Fig. 11 shows the intensity distribution.
  • Fig. 12 shows the distribution diagram of the internal magnetic field strength with respect to the standardized package length, and shows the area where the MRAM element can be installed and the area where it cannot be installed. This indicates that the internal magnetic field strength distribution does not occur at a constant rate but depends on the package length.
  • the MRAM element is located at least 10% of the shield layer length inward from both ends of the magnetic shield layer and that the magnetic shield layer length is 15 mm. If it exceeds, it is desirable to install the shield layer away from the center of the shield layer by more than 20% of the shield layer length.
  • FIG. 13A is a diagram showing an area where the MRAM element can be installed and an area where the MRAM element cannot be installed with respect to the magnetic shield layer based on the results of FIGS. 9 and 12.
  • the MR AM element 30 is It can operate normally.
  • FIG. 13B shows that, in the intermediate area 41 where the MRAM element can be arranged, together with the MRAM element 30, for example, a DRAM (Dynamic Random Access Memory) 45, a DSP (Digital Signal Processor) 46 and an RF ( Radio Frequency) 47 shows a mixed package in which other elements such as 47 are mixed.
  • a DRAM Dynamic Random Access Memory
  • DSP Digital Signal Processor
  • RF Radio Frequency
  • the soft magnetic material forming the magnetic shield layer is preferably a high saturation magnetization containing at least one of Fe, Co and Ni, including the Fe-Co-V system exemplified above. // High saturation magnetization, high magnetic permeability of soft magnetic material with high magnetic permeability, for example, Fe, FeCo, FeNi, FeSiAl, FeSiB, FeA1, etc. May be made of a soft magnetic material.
  • the MR AM element 30 is positioned so as to avoid the end region 43 and the central region 42 of the magnetic shield layers 33, 34, thereby making the MR AM element 30 can operate normally without being affected by the internal leakage magnetic field.
  • the magnetic shield layers 33, 34 are thin. At least, since the MRAM element 30 is a region that is not substantially affected by the internal leakage magnetic field, the thickness of the magnetic shield layer can be designed to be thin, and as a result, the MRAM device can be reduced in size and weight.
  • composition, type, layer thickness, arrangement, size, and MRAM structure of the above-described magnetic shield layer material may be variously changed.
  • the magnetic shield structure described above may be appropriately combined.
  • the present invention is suitable for MRAM, but can also be applied to other magnetic memory devices including a memory element having a magnetizable magnetic layer.
  • the memory element is located so as to avoid the end and the center of the magnetic shield layer, that is, the center of the magnetic shield layer which is easily magnetically saturated and has a large internal leakage magnetic field strength;
  • the memory element operates normally without being affected by the internal leakage magnetic field by locating the memory element in the area between the end of the magnetic shield layer that has no magnetic shielding effect due to the direct influence of the external magnetic field and the magnetic shield layer. can do.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Toxicology (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

　大きな外部磁界に対して内部漏洩磁界の影響を受けずに、ＭＲＡＭ素子の動作を保証することができるメモリ装置である｡磁気シールド層（３３）、（３４）によって磁気シールドされるＭＲＡＭ素子（３０）を、磁気シールド層（３３）、（３４）の端部領域（４３）及び中心部領域（４２）を避けた中間領域（４１）に配置することにより、外部磁界の影響を直接受けて磁気シールド効果のない端部領域（４３）と、内部漏洩磁界強度の大きい中心部領域（４２）との間の中間領域（４１）において、ＭＲＡＭ素子（３０）は内部漏洩磁界の影響を受けることなく、正常に動作することができる。

Description

明細書 磁気メモリ装置 技術分野
本発明は、 磁化方向が固定された磁化固定層と、 磁化方向の変化が可 能な磁性層とが積層されてなるメモリ素子からなる磁気ランダムァクセ スメモリ、 いわゆる不揮発性メモリである M R A M (Magn e t i c
Ran d om Ac c e s s Memo r y) として構成された磁気メモリ装置、 又は磁化 可能な磁性層を有するメモリ素子からなる磁気メモリ装置に関するもの である。 背景技術
情報通信機器、 特に携帯端末などの個人用小型機器の飛躍的な普及に 伴い、 これを構成するメモリやロジックなどの素子には、 高集積化、 高 速化、 低電力化など、 一層の高性能化が要求されている。
特に不揮発性メモリは、 ュビキタス時代に必要不可欠であると考えら れている。 電源の消耗やトラブルが生じた場合や、 サーバーとネットヮ —クが何らかの障害により切断された場合でも、 不揮発性メモリは、 個 人情報を含めた重要な情報を保護することができる。'また、 最近の携帯 機器は、 不要の回路ブロックをスタンバイ状態にしてできるだけ消費電 力を抑えるように設計されているが、 高速のワークメモリと大容量スト レージメモリを兼ねることができる不揮発性メモリが実現できれば、 消 費電力とメモリの無駄を無くすことができる。 また、 高速の大容量不揮 発性メモリが実現できれば、 電源を入れると瞬時に起動できる "インス タント 'オン" 機能も可能になってくる。 不揮発性メモリとしては、 半導体を用いたフラッシュメモリや、 強誘 電体を用レ た F RAM (Ferroelectric Random Access Memory ) なども挙げられる。
しかしながら、 フラッシュメモリは、 書き込み速度が ^ 秒のオーダ 一と遅いという欠点がある。 一方、 F RAMにおいては、 書き換え可能 回数が 1 012〜 1 014であり、 完全に S RAM (Static Random
Access Memory) や D RAM (Dynamic Random Access Memory; こ 置き換えるには持久力 （Endurance) が小さく、 また強誘電体キャパシ 夕の微細加工が難しいという問題が指摘されている。
これらの欠点を有さず、 高速、 大容量 （高集積化） 、 低消費電力の不 揮発性メモリとして注目されているのが、 例えば Wang et al. , IEEE Trans. Magn. 33 (1997) , 4498に記載されているような、 MRAM
(Magnetic Random Access Memory ) と称される磁気メモリであり、 近年の TMR (Tunnel Magnetores i s tance)材料の特性向上により、 注目を集めるようになってきている。
MR AMは、 ナノ磁性体特有のスピン依存伝導現象に基づく磁気抵抗 効果を利用した半導体磁気メモリであり、 外部から電力を供給すること なしに記憶を保持できる不揮発性メモリである。
しかも、 MRAMは、 構造が単純であるために高集積化が容易であり、 また磁気モーメントの回転により記録を行うために書き換え可能回数が 大であり、 アクセス時間についても非常に高速であることが予想され、 既に 1 0 0 MH zで動作可能であることが R. Scheuerlein et al, ISSCC Digest of Technical Paper s, pp.128- 129, Feb.2000で報告 されている。
こうした MR AMについて更に詳細に説明すると、 第 1 4図に例示す るように、 MR AMのメモリセルの記憶素子となる TMR素子 1 0は、 支持基板 9上に設けられた、 磁化が比較的容易に回転する記憶層 2と磁 化固定層 4、 6とを含む。
磁化固定層は第 1の磁化固定層 4と第 2の磁化固定層 6の二つの磁化 固定層を持ち、 これらの間には、 これらの磁性層が反強磁性的に結合す るような導体層 5が配置されている。 記憶層 2と磁化固定層 4、 6には、 ニッケル、 鉄又はコバルト、 或いはこれらの合金からなる強磁性体が用 いられ、 また導体層 5の材料としては、 ルテニウム、 銅、 クロム、 金、 銀などが使用可能である。 第 2の磁化固定層 6は反強磁性体層 7と接し ており、 これらの層間に働く交換相互作用によって、 第 2の磁化固定層 6は強い一方向の磁気異方性を持つことになる。 反強磁性体層 7の材料 としては、 鉄、 ニッケル、 白金、 イリジウム、 ロジウムなどのマンガン 合金、 コバルトやニッケル酸化物などを使用できる。
また、 磁性層である記憶層 2と第 1の磁化固定層 4との間には、 アル ミニゥム、 マグネシウム、 シリコン等の酸化物又は窒化物等からなる絶 縁体によるトンネルバリア層 3が挟持されており、 記憶層 2と磁化固定 層 4との磁気的結合を切るとともに、 トンネル電流を流すための役割を 担う。 これらの磁性層及び導体層は主にスパッタリング法により形成さ れるが、 トンネルバリア層 3は、 スパッタリングで形成された金属膜を 酸化もしくは窒化させることにより得ることができる。 トップコート層 1は、 T M R素子 1 0とこの T M R素子に接続される配線との相互拡散 防止、 接触抵抗低減及び記憶層 2の酸化防止という役割があり、 通常は、 C u、 T a、 T i N等の材料を使用できる。 下地電極層 8は、 T M R素 子と直列に接続されるスィツチング素子との接続に用いられる。 この下 地電極層 8は反強磁性体層 7を兼ねてもよい。 このように構成されたメモリセルにおいては、 後述するように、 磁気 抵抗効果によるトンネル電流変化を検出して情報を読み出すが、 その効 果は記憶層と磁化固定層との相対磁化方向に依存する。
第 1 5図は、 一般的な MR AMの一部を簡略化して示す拡大斜視図で ある。 ここでは、 簡略化のために読み出し回路部分は省略してあるが、 例えば 9個のメモリセルを含み、 相互に交差するビット線 1 1及び書き 込み用ワード線 1 2を有する。 これらの交点には、 TMR素子 1 0が配 置されていて、 TMR素子 1 0への書き込みは、 ビット線 1 1及び書き 込み用ワード線 1 2に電流を流し、 これらから発生する磁界の合成磁界 によって、 ビット線 1 1と書き込み用ワード線 1 2との交点にある TM R素子 1 0の記憶層 2の磁化方向を磁化固定層に対して平行又は反平行 にして書き込みを行う。
第 1 6図は、 メモリセルの断面を模式的に示していて、 例えば p型シ リコン半導体基板 1 3内に形成された p型ゥエル領域 14内に形成され たゲート絶縁膜 1 5、 ゲート電極 1 6、 ソース領域 1 7、 ドレイン領域 1 8よりなる n型の読み出し用電界効果型トランジスタ 1 9が配置され、 その上部に、 書き込み用ヮ一ド線 1 2、 TMR素子 1 0、 ビット線 1 1 が配置されている。 ソース領域 1 7には、 ソ一ス電極 2 0を介してセン スライン 2 1が接続されている。 電界効果型トランジスタ 1 9は、 読み 出しのためのスイッチング素子として機能し、 ヮ一ド線 1 2と TMR素 子 1 0との間から引き出された読み出し用配線 2 2がドレイン電極 2 3 を介してドレイン領域 1 8に接続されている。 なお、 トランジスタ 1 9 は、 n型又は p型電界効果型トランジスタであってよいが、 その他、 ダ ィオード、 バイポーラトランジスタ、 ME S F ET (Metal
Semiconductor Field Effect Transistor) 等、 各種のスィッチン グ素子が使える。 第 1 7図は、 M R A Mの等価回路図を示すが、 例えば 6個のメモリセ ルを含み、 相互に交差するビット線 1 1及び書き込み用ワード線 1 2を 有し、 これらの書き込み線の交点には、 T M R素子 1 0と共に、 T M R 素子 1 0に接続されて読み出しの際に素子選択を行う電界効果型トラン ジス夕 1 9及びセンスライン 2 1を有する。 センスライン 2 1は、 セン スアンプ 2 7に接続され、 記憶された情報を検出する。 なお、 図中の 2 4は双方向の書き込み用ワード線電流駆動回路、 2 5はビット線電流駆 動回路である。
第 1 8図は、 M R A Mの書き込み条件を示すァステロイド曲線であつ て、 印加された磁化容易軸方向磁界 HEA及び磁化困難軸方向磁界 HHAに よる記憶層磁化方向の反転しきい値を示している。 このァステロイド曲 線の外部に、 相当する合成磁界ベクトルが発生すると、 磁界反転を生じ るが、 ァステロイド曲線の内部の合成磁界ベクトルは、 その電流双安定 状態の一方からセルを反転させることはない。 また、 電流を流している ワード線及びビット線の交点以外のセルにおいても、 ワード線又はビッ ト線単独で発生する磁界が印加されるため、 それらの大きさが一方向反 転磁界 Η κ以上の場合は、 交点以外のセルの磁化方向も反転してしまう ため、 合成磁界が図中の灰色の領域にある場合のみに、 選択されたセル を選択書き込みが可能となるようにしておく。
このように、 M R A Mでは、 ビット線とワード線の 2本の書き込み線 を使用することにより、 ァステロイド磁化反転特性を利用して、 指定さ れたメモリセルだけが磁性スピンの反転により選択的に書き込むことが 一般的である。 単一記憶領域における合成磁界は、 それに印加された磁 化容易軸方向磁界 HEAと磁化困難軸方向磁界 HHAとのべクトル合成によ つて決まる。 ビット線を流れる書き込み電流は、 セルに磁化容易軸方向 の磁界 HEAを印加し、 またワード線を流れる電流は、 セルに磁化困難軸 ' 方向磁界 HHAを印加する。
第 1 9図は、 MRAMの読み出し動作を説明するものである。 ここで は、 TMR素子 1 0の層構成を概略図示しており、 上記した磁化固定層 を単一層 2 6として示し、 記憶層 2及びトンネルパリア層 3以外は図示 省略している。
即ち、 上記したように、 情報の書き込みは、 マトリックス状に配線し たビット線 1 1とワード線 1 2との交点の合成磁界によりセルの磁性ス ピンを反転させて、 その向きを " 1 " 、 " 0 " の情報として記録する。 また、 読み出しは、 磁気抵抗効果を応用した TMR効果を利用して行な うが、 TMR効果とは、 磁性スピンの向きによって抵抗値が変化する現 象であり、 磁性スピンが反平行の抵坊の高い状態と、 磁性スピンが平行 の抵坊の低い状態により、 情報の " 1 " 、 " 0" を検出する。 この読み 出しは、 ワード線 1 2とビット線 1 1の間に読み出し電流 （トンネル電 流） を流し、 上記の抵抗の高低に応じた出力を上記した読み出し用電界 効果型トランジスタ 1 9を介してセンスライン 2 1に読み出すことによ つて行う。 ' ■
上記したように、 MR AMは、 高速かつ不揮発性の大容量メモリとし て期待されるが、 記憶の保持に磁性体を用いているため、 外部磁界の影 響によって情報が消去されたり、 或いは書きかえられてしまうという問 題がある。 第 1 8図で述べた磁化容易軸方向の反転磁界及び磁化困難軸 方向の反転磁界 Hswは、 材料にもよるが 2 0〜 2 0 0エルステッド （0 e ) であり、 電流に換算すると数 mA (R. H.Koch et
al. , Phys. Rev. Let t.84, 5419 (2000) , J. Z. Sun et al. , 2001 8th Joint Magnetism and Magnetic Ma t er i a 1参照)と/ jヽさい力、らであ る。 しかも、 書き込み時の保磁力 （H e) は例えば数〇 e〜 l O O e程 度であるため、 それ以上の外部磁界による内部漏洩磁界が作用すれば、 所定のメモリセルに選択的に書き込みを行うことが不可能となることが ある。
従って、 MRAMの実用化へのステップとして、 外部磁気対策、 即ち 素子を外部の電磁波からシールドする磁気シールド構造の確立が切望さ れている。
MR AMが実装されて使用される環境は、 主として高密度実装基板上 であり、 電子機器内部である。 電子機器の種類にもよるが、 近年の高密 度実装の発達により、 高密度実装基板上は半導体素子や通信用素子、 超 小型モータなどが高密度に実装されており、 また、 電子機器内部にはァ ンテナ素子や各種メカニカル部品、 電源などが高密度実装され、 1つの 機器を構成している。
このように混載が可能であることは、 不揮発性メモリとしての MR A Mの特長の 1つであるが、 MRAMの周囲には直流、 低周波数から高周 波数に亘る広い周波数範囲の磁界成分が混在する環境となっているので、 MRAMの記録保持の信頼性確保のためには、 MRAM自身の実装方法 やシールド構造を工夫することにより外部磁界からの耐性を向上させる ことが求められている。
こうした外部磁界の大きさとしては、 例えばクレジットカ一ドゃ銀行 のキャッシュカードのような磁気カードでは、 5 0 0〜 6 0 0 O eの磁 界に対して耐性を持たせることが規定されている。 このため、 磁気カー ドの分野では C o被覆 ァ _F e203や B aフェライトなどの保磁力の 大きな磁性材料を用いて対応している。 また、 プリペイドカードの分野 でも 3 5 0〜 6 0 0〇 eのような磁界に対して耐性を持つ必要がある。 MRAM素子は電子機器筐体内に実装され、 持ち運ぶことも想定される デバイスであるので、 磁気カード類と同等の強い外部磁界からの耐性を 持たせる必要があり、 特に上記した理由から内部 （漏洩） 磁界の大きさ を 2 0〇 e以下、 望ましくは 1 O O e以下に抑える必要がある。
MR AMの磁気シールド構造としては、 MR AM素子のパッシべ一シ ョン膜に絶縁性のフェライ ト（Mn Z n及び N i Z nフェライト）層を 使うことにより磁気シールド特性を持たせる提案がなされている （米国 特許第 5, 902， 690号明細書及び図面 （第 5欄、 FIG.1及び FIG.3) 参 照） 。 また、 パ一マロイのような高透磁率磁性体をパッケージの上及び 下から取り付けることにより磁気シールド効果をもたせ、 内部素子への 磁束の侵入を防ぐ提案がなされている （米国特許第 5, 939, 772号明細 書及び図面 （第 2欄、 Fig.1及び Fig.2) 参照） 。 更に、 軟鉄等の磁性 材料により素子にシールド蓋を被せる構造が開示されている （特開 2001-250206号公報 （第 5頁右欄、 第 6図） 参照） 。
MR AMのメモリセルへの外部磁束の侵入を防ぐためには、 高い透磁 率を持つ磁性材料を素子の周囲に巡らせ、 磁束を内部へ侵入させない磁 路を設けることが最も重要である。
しかしながら、 米国特許第 5， 902, 690号のように素子のパッシベー ション膜をフェライトで形成すると、 フェライト自身の飽和磁化が低い (一般的なフェライト材料で 0. 2〜0. 5テスラ （T) )ため、 外部 磁界の侵入を完全に防ぐことが不可能である。 フェライ ト自身の飽和磁 ィ匕は N i Z nフェライ トで 0. 2〜0. 3 5 T、 Mn Z nフェライトで は 0. 3 5〜0. 47 T程度であるが、 MR AM素子へ侵入する外部磁 界の大きさは数 1 0 O O eと大きいため、 フェライト程度の飽和磁化で はフェライトの磁気飽和により透磁率はほぼ 1となり、 機能しなくなる。 また、 米国特許第 5, 902， 690号には、 膜厚の記述はないが、 通常パッ シべ一シヨン膜では高々 0. 1 m程度であるため、 磁気シールド層と しては薄すぎることからも、 効果はほとんど期待できない。 しかも、 フ ェライトをパッシベ一ション膜に用いる場合、 フェライトは酸化物磁性 体であるため、 スパッ夕法により成膜するときには酸素欠損が生じ易く、 完全なフェライトをパッシベーション膜として用いることは困難である。 また、 米国特許第 5， 939, 772号では、 パッケージの上下をパーマ口 ィ層で覆う構造が記述されており、 パーマロイを用いることによりフエ ライ トパッシベーシヨン膜よりも高いシールド性能が得られる。 しかし ながら、 米国特許第 5， 939， 772号に開示されているミューメタル （Mu Metal) の透磁率は i = 1 0 0 , 0 0 0程度と極めて高いものの、 飽 和磁化は 0. 7〜0. 8 Tと低く、 容易に外部磁界に対し飽和して / = 1となってしまうため、 完全な磁気遮蔽効果を得るためにはシールド 層の厚さはかなり厚くなければならないという欠点がある。 従って、 実 用上、 数 1 0 0〇 eの磁界を侵入させないための構造としては、 パーマ ロイの飽和磁化が小さすぎること.、 並びにその厚さが薄すぎることの両 面から、 磁気シールド層として不完全である。
また、 特開 2001- 250206号では、 軟鉄などを用いた磁気シールド構 造が開示されているが、 これは素子上部を覆うのみであるために磁気シ —ルドが不完全となると共に、 軟鉄の飽和磁化は 1. 7 T、 透磁率は iで 3 0 0程度と、 磁気特性が不十分である。 従って、 特開 2001 - 250206号に記述されている構造にて磁気シールドを行ったとしても、 外部磁界の侵入を完全に防ぐことは極めて困難である。
本発明は、 上記の如き実情に鑑みてなされたものであって、 その目的 は、 大きな外部磁界に対しても十二分に MR AM素子を磁気的にシール ドし、 M R A M素子が適用される環境からの磁界に対して問題のない動 作を保証することを可能にすることにある。 発明の開示 即ち、 本発明は、 磁化可能な磁性層を有するメモリ素子からなる磁気 メモリ装置において、 特に、 磁化方向が固定された磁化固定層と、 磁化 方向の変化が可能な磁性層とが積層してなるメモリ素子からなる磁気ラ ンダムアクセスメモリ （M R A M) として構成され、 前記メモリ素子を 磁気シールドする磁気シールド層が設けられている磁気メモリ装置にお いて、 前記メモリ素子が、 前記磁気シールド層の端部及び中心部を避け て位置していることを特徵とする磁気メモリ装置 （以下、 本発明の磁気 メモリ装置と称する。 ） に係るものである。
本発明者は、 上述した課題について鋭意検討を重ねた結果、 磁気シー ルド効果は、 磁気シールド層の磁性材料の磁気飽和とともに減衰し、 板 状などの磁性体の磁気飽和は、 反磁界が最小となる場所 （つまり、 エツ ジ部分から最も離れているところ） から始まり、 パッケージに磁気シー ルド層を施した場合、 最もシールド効果が弱い部分はパッケージ中心部 となることを見出した。
本発明者は、 このような認識に基づいて、 前記メモリ素子を前記磁気 シールド層の端部及び中心部を避けて位置させること、 即ち、 磁気飽和 し易くて内部漏洩磁界強度の大きい磁気シールド層の中心部と、 外部磁 界の直接の影響により磁気シールド効果のない磁気シールド層の端部と の間の領域にメモリ素子を位置させることによって、 メモリ素子が内部 漏洩磁界に影響されることなしに正常に動作することを見出し、 本発明 の磁気メモリ装置に到達したものである。 図面の簡単な説明
第 1 A図乃至第 1 B図は、 本発明の実施の形態による M R A Mパッケ ージの概略断面図 （第 1 A図） 及びその具体的な平面図 （第 1 B図） で ある。 第 2図は、 同、 実施の形態による他の M R A Mパッケージの概略断面 図である。
第 3図は、 同、 実施の形態による他の M R A Mパッケージの概略断面 図である。
第 4 A図乃至第 4 B図は、 同、 実施の形態による更に他の M R A Mパ ッケージの概略断面図である。
第 5図は、 同、 磁気シールド層間の内部磁界強度測定時の概略断面図 である。
第 6図は、 同、 高透磁率材料である F e _ 7 5 N i — 5 M o— 1 C u を用いた際の、 外部印加磁界が 5 0 0 O eの場合における内部磁界強度 の分布図である。
第 7図は、 同、 高飽和磁化材料である F e _ 4 9 C o— 2 Vを用い、 2 0 0 /z m厚の磁気シールド層 (シールド箔) とした際の、 外部印加磁 界が 5 0 0 0 eの場合における内部磁界強度の分布図である。
第 8図は、 同、 外部印加磁界が 5 0 0 0 eの場合において、 F e _ 4 9 C o— 2 Vを用いた際の、 磁気シールド層の厚さに対する内部磁界強 度を示す表である。
第 9図は、 同、 外部印加磁界が 5 0 0 0 eの場合において、 F e— 4 9 C o - 2 Vからなる種々の厚さの磁気シ一ルド層長さに対する内部磁 界強度の分布図である。
第 1 0図は、 同、 外部印加磁界が 5 0 0 O eの場合において、 F e— 4 9 C o - 2 Vを用いた際の、 磁気シールド層の長さに対する内部磁界 強度を示す表である。
第 1 1図は、 同、 外部印加磁界が 5 0 0〇 eの場合において、 F e— 4 9 C o - 2 Vからなる種々の長さの磁気シールド層長さに対する内部 磁界強度の分布図である。 第 1 2図は、 同、 規格化した磁気シールド層長さに対する内部磁界強 度の分布図である。
第 1 3 A図乃至第 1 3 B図は、 同、 パッケージ内における MR AM素 子の配置可能領域を示す平面図 （第 1 3 A図） とその配置状態の平面図 (第 1 3 B図） である。
第 1 4図は、 MR AMの TMR素子の概略斜視図である。
第 1 5図は、 MRAMのメモリセル部の一部の概略斜視図である。 第 1 6図は、 MR AMのメモリセルの概略断面図である。
第 1 7図は、 MR AMの等価回路図である。
第 1 8図は、 MR AMの書き込み時の磁界応答特性図である。
第 1 9図は、 MR AMの読み出し動作原理図である。 発明を実施するための最良の形態
本発明の磁気メモリ装置においては、 前記磁気シールド層の一辺から この対向辺までの長さを Lとしたとき、 前記一辺から内側へ 0. 1 Lの 位置と、 前記磁気シールド層の中心から前記一辺側へ 0. 1 5 Lの位置 との間の領域に、 前記メモリ素子が配置されていることが、 内部漏洩磁 界の影響を避け易い点から望ましい。
この場合、 前記磁気シールド層が前記メモリ素子の両側にそれぞれ設 けられ、 これらの磁気シールド層間の間隔、 前記磁気シールド層の前記 一辺と前記対向辺との間の長さ、 及び外部印加磁界がそれぞれ一定であ るとき、 前記一辺から内側へ 0. 2 Lの位置と、 前記シールド層の中心 から前記一辺側へ 0. 1 5 Lの位置との間の領域に、 前記メモリ素子が 配置されていることが望ましい。
また、 前記磁気シールド層の間隔、 前記磁気シールド層の厚さ、 及び 外部印加磁界がそれぞれ一定であるとき、 前記一辺から内側へ 0. 1 L の位置と、 前記シールド層の中心から前記一辺側へ 0 . 2 Lの位置との 間の領域に、 前記メモリ素子が配置されていることが望ましい。
そして、 前記磁気シールド層が、 その磁気シールド効果を発揮するた めには、 前記磁気シールド層が前記メモリ素子を封止してなるパッケー ジの上部及び Z又は下部、 或いは/並びに、 前記パッケージ中の前記メ モリ素子の上部及び Z又は下部に配置されていることが望ましく、 更に、 前記メモリ素子が前記パッケージのほぼ全面に亘つて存在していること が望ましい。
また、 前記磁気シールド層は、 平坦な膜状又は板状をなしている以外 に、 その磁気飽和を更に効果的に抑制するためには、 凹凸のある膜状又 は板状、 或いは網目又はスリット等の貫通孔のある形状をなしているの がよい。
そして、 磁気シールド層が 1 . 8テスラ以上の飽和磁化を示す軟磁性 材料によつて形成されていることが、 磁気シールド層の飽和磁化を低減 できる点で望ましい。
本発明は M R A Mに好適であるが、 このような M R A Mは、 前記磁化 固定層と前記磁性層との間に絶縁体層又は導電体層が挟持され、 前記メ モリ素子の上面及び下面に設けられたビット線及びヮード線としての配 線にそれぞれ電流を流すことによって誘起される磁界で前記磁性層を所 定方向に磁化して情報を書き込み、 この書き込み情報を前記配線間での トンネル磁気抵抗効果 （T M R効果） によって読み出すように構成され るのがよい。
以下、 本発明の好ましい実施の形態を図面参照下に具体的に説明する。 第 1 A図〜第 3図は、 本実施の形態による各種の磁気シールド構造を 有する M R A Mのパッケージをそれぞれ例示するものである （第 1 A図 は、 具体的なパッケージ平面形状を示す第 1 B図の A_ A線に沿う概略 的な断面図を示す） 。
これらの例では、 第 1 4図〜第 1 6図に示した MR AM素子 （メモリ セル部及び周辺回路部も含めたチップ） 3 0が、 磁気シールド層 3 3、 34の端部及び中心部領域を避けてダイパッド 40上に設けられ、 実装 基板 （図示せず） に接続される外部リード 3 1 (ダイパッドとリード部 はその接続を含めて簡略図示した。 ） を除いて、 モ一ルド樹脂 （例えば エポキシ樹脂） 等の封止材 3 2によって封止されている （ここでは、 M RAM素子 3 0は、 既述した MR AMと同様の構造及び動作原理を有す るので、 その説明は省略する） 。
そして、 本実施の形態は、 1. 8 T以上の飽和磁化を示す磁気シール ド層 3 3、 34が、 TMR素子内蔵の MR AM素子 3 0を D RAM等の 他の素子（後述の D RAM 45、 D S P 46及び R F 47 )と共に封止 した封止材 3 2の上面及び下面にそれぞれ配置された例 （第 1 A図乃至 第 1 B図） 、 及ぴ、 磁気シールド層 3 3、 34が封止材 32中において、 MR AM素子 3 0の上部とダイパッド 40の下部にそれぞれ配置された 例 （第 2図） 、 或いはそれぞれ非接触に埋設された例 （第 3図） を示す。 封止材 32による封止前に、 磁気シールド層 3 3、 34のうち、 飽和 磁化に伴って磁気シールド効果が減衰し、 磁気飽和が早くて反磁界が最 小となる磁気シールド層 3 3、 34の中心部領域 42と、 外部磁界の影 響を直接受け、 磁気シールド効果の小さい磁気シールド層 3 3、 34の 端部領域 43を避けた中間領域 4 1において、 予め MR AM素子 3 0を ダイパッド 40上に固定し、 しかる後、 封止後に封止材 3 2の上及び下 に磁気シールド層 3 3、 34を接着する。 或いは、 封止前に上記中間領 域 4 1に MR AM素子 3 0を配置し、 磁気シ一ルド層 3 3、 34をダイ パッド 40の両側位置で金型内に配置し、 それらを同時にシールドすれ ばよい。
いずれの場合も、 MRAM素子 3 0が、 磁気シ一ルド層 3 3、 34間 に配置されたサンドウイツチ構造をなし、 磁気シールド層 3 3、 34が MR AMのパッケージと一体化されている。 このように、 磁気シールド 層 3 3、 34は、 MRAMの上下 （又は M R AM混載半導体パッケージ の上下） に位置するようなサンドウイツチ構造をとり、 MRAMのパッ ケージとの一体化を図れることは、 回路基板への実装上で最も望ましい 構造である。
第 1 A図〜第 3図に示したいずれの磁気シ一ルド構造においても、 M RAM素子 3 0を外部印加磁界から或る程度は磁気シールドすることは できるが、 磁性材料の磁化飽和に伴い、 磁気シールド効果の減衰は避け 難く、 その中心部で反磁界が最小となり、 また磁気シールド層 3 3、 3 4の端部は外部磁界の影響を直接受け易いため、 磁気シールド効果が小 さい。 これらの場合、 磁気シールド層 3 3、 34は、 MRAM素子 3 0 の上、 下にそれぞれ存在するのがよいが、 少なくとも一方 （特に MRA M素子の表面側） に存在していてもよい。
しかしながら、 本実施の形態では、 MR AM素子 3 0を磁気シールド 層 3 3、 34の端部領域 43及び中心部領域 42を避けて位置させるこ とによって、 MRAM素子 3 0が内部漏洩磁界に影響されることなしに 正常に動作することができる。 しかも、 上記中心部領域 42及び端部領 域 43以外の中間領域 4 1は、 磁気シールド層 3 3、 34が薄くても、 M R A M素子 3 0が内部漏洩磁界の影響を実質的に受けない領域である ため、 磁気シールド層の厚さを薄く設計でき、 その結果、 MRAM装置 を小型化、 軽量化できる （これについては、 後述する） 。 第 1 A図〜第 3図に示した磁気シールド層 3 3、 34は、 平坦な膜又 は箔又は平板からなっているが、 これに限らず、 第 4 A図に示すように 凹凸 3 5を設けた形状や、 第 4 B図に示すように網状、 スリット状等の 貫通孔 3 6を設けた形状としてもよい。 第 4 A図乃至第 4 B図の形状の 磁気シールド層は、 その周辺端部のみならず凹凸や貫通孔の部分での形 状異方性によって、 外部印加磁界に対する反磁界が発生し、 磁気飽和し 難く、 高特性のシールド効果を有するものとなる。
第 1 A図〜第 4 B図に示した磁気シールド構造はいずれも、 磁気シ一 ルド層 3 3、 34の飽和磁化が 1. 8 T以上であって、 従来のフェライ トゃパーマロイ等よりもずっと大きく、 封止材上又は封止材中の所定位 置に配置することにより、 内部漏洩磁界強度が抑制された優れたシール ド性能を得ることができる。
そこで、 本発明者は、 最大 5 0 0 O eの大きな直流外部磁界が印加さ れても、 MR AM素子部の正常な動作を保証するような環境作りを目的 として実験を行った。
高密度実装の進展により、 実用上、 MR AMは多ピンのパッケージ形 態に他の機能素子とともに混載して用いられる。 パッケージ構造として は、 QF P (Quad Flat Package) 、 L Q F P (Low Profile Quad Flat Package) 、 B G A (Ball Grid Array Package) 、 L F BG A (Low Profile Fine Pitch Ball Grid Array Package) 、 L F L G A (Low Profile Fine Pitch Land Grid Array Package)など 種々挙げられる。
本発明者は、 このパッケージ構造を考慮し、 最も薄く効果的な磁気シ ールド材料について検討した。 第 5図は磁気シールド効果を検討するに あたって採用した実験時の概略図を示す。 磁気シールド層 3 3、 34を 第 1 A図乃至第 1 B図のように 1 6 0 p i n QF Pタイプパッケージの 上下に設置した場合をモデルとして、 L ： 2 8 mmX L ： 2 8mmの 2 枚のシ一ルド層を D ： 3. 45mmの間隔で配置し、 その中心部にガウ スメータ 3 7を設置した。 そして、 5 0 00 eの直流外部磁界を磁気シ 一ルド層と平行に印加し、 ガウスメータ 37を磁気シールド層と平行に 移動させることにより、 端部から中心部までの内部磁界強度 （磁気シー ルド層からの漏洩磁界強度） を測定した。
実験において使用した多種のシールド材料のうち、 代表的な材料とし て、 最も高透磁率材料であるス一パーパ一マロイ合金： F e— 7 5 N i _ 5Mo— 1 C uを磁気シールド層材料として用いた場合の内部磁界強 度分布を第 6図に示す。 F e— 7 5 N i — 5Mo— l C uは、 初透磁率 i = 1 0 0 00 0、 飽和磁化 M s = 0. 8 Tである。 内部磁界強度は シールド層長さ、 つまり端から端までの 2 8 mmの分布を示している。 外部印加磁界は 5 0 0〇 eとし、 シールド層厚さを 20 0 imとした。 第 6図から、 F e— 7 5 N i _ 5Mo— 1 C uからなる磁気シールド 層は、 外部から 5 0 00 eの強い磁界が印加された場合、 磁気シールド 層は磁気飽和し、 パッケージ中央部にて 42 8 O eの磁化が侵入してし まい、 シールド効果がほとんど消滅することが分かる。 従って、 米国特 許第 5, 939, 772号のような Mu Me t a 1層を配置とする構造をとつ たとしても、 実用上はシールド効果を期待することは難しい。
一方、 磁気的な飽和を避けるために、 第 5図に示した実験装置により、 高飽和磁化材料であるパーメンジュール合金： F e— 49 C O— 2 Vを 磁気シールド層材料として用いた場合の内部磁界強度分布を第 7図に示 す。 F e— 49 C o— 2 Vは、 初透磁率 i = 1 200、 飽和磁化 M s = 2. 3 Tである。
第 7図から、 F e— 49 C o— 2 Vを磁気シールド層材料として用い た場合、 パッケージ中央部の磁化強度は 28 2〇 eとなり、 F e _ 7 5 N i — 5 M o— 1 G uを材料とした場合の磁気シールド層と比較して、 内部侵入磁界は半分程度に抑えることができることが分かった。 しかし ながら、 2 8 2〇 eの環境下では MR AMが正常に動作することは難し い。
そこで、 F e _ 4 9 C 0— 2 Vを磁気シールド材料に用い、 シールド 層間の間隔を一定とし、 シールド層の厚さを変えて、 サンドウイツチ構 造内部の中心部磁界強度を測定した結果を第 8図に示す。
即ち、 第 8図は、 第 5図に示した実験装置において、 磁気シールド層 の間隔 D ( 3. 4 5 mm) は一定とし、 外部印加磁界は 5 0 0 O eとし、 シ一ルド層の厚さを 2 0 0、 2 5 0、 2 7 0、 3 0 0、 3 2 0、 3 5 0、 4 0 0、 6 0 0、 8 0 0 mの各種に変えて実験したものであり、 この 場合の中心部の磁界強度はそれぞれ 2 8 2、 2 1 9、 1 9 3、 1 5 0、 1 1 7、 5 9、 1 8、 1 3、 1 0 O eとなり、 この結果シールド層が厚 くなるに従い、 侵入する磁界を低減することができることが分かった。 第 8図に示す結果から、 MR AMが正常に動作するためには、 内部磁 界強度を極力抑えることが望ましい。 そして、 内部磁界強度の上限を 2 0 O eとした場合、 F e — 4 9 C o— 2 V等の髙飽和磁化材料を磁気シ 一ルド層材料として用い、 シールド層厚さを 4 0 0 m以上にすればよ いという結果になるが、 薄型化 ·軽量化傾向にある電子機器の内部に、 4 0 0 mのシールド層を上下 2層装着することは、 今後難しくなつて くることが考えられる。 また、 内部磁界強度の上限を更に厳しくした場 合には、 更に厚いシールド層を要することになる。
そこで、 薄いシ一ルド層の場合でも、 パッケージ内の MR AMの配置 位置を調整することにより、 MR AMを外部漏洩磁界から回避できるこ とを以下に説明する。 第 9図に、 F e— 49 C o— 2 Vを材料に用いたシールド層の厚さに 対して、 内部磁界強度分布を測定した結果を示す。 内部磁界強度はシー ルド層の長さ、 つまり、 第 5図の L ： 2 8mm以内における分布を示し ている。 シールド層の間隔は一定 （3. 45 mm) で外部印加磁界は 5 O O O eとし、 シールド層の厚さは 2 5 0、 2 7 0、 30 0、 3 2 0、 3 5 0、 40 0、 6 00 imとした。
その結果、 第 9図に示すように、 パッケージ中心部及び端部において は侵入磁界強度が大きくなつているが、 それ以外の場所においてはシ一 ルド効果が発揮されており、 パッケージ端部及び中心部を除けば、 3 5 0 mのシールド層厚さでも 6 0 0 mの厚さの塲合と同等のシールド 効果を発揮していることが分かる。
即ち、 第 9図における内部磁界強度分布において、 磁気シールド層の 長さ 2 8mmに相当する位置を基準とし、 規格化して示した規格化シー ルド層長さ （第 9図の下部参照） に示すように、 磁気シ一ルド層の両端 から内側へ 2 0 %以内の領域 L2 (上述の端部領域 43に相当） 、 及び 中心から外側へそれぞれ 1 5 %以内の領域 L3 (上述の中心部領域 42 に相当） を除く、 これらの中間領域 (上述の中間領域 4 1に相当） 、 は内部磁界強度が 2 0 O e以下に低減され、 磁気シールド効果が十二分 に発揮されている領域である。 この領域 は、 環状パターンをなして いて MR AM素子 3 0を配置可能な領域である。
1 6 0 p i n Q F Pタイプのパッケージは約 2 8 mmX 2 8 mmであ り、 そのうち MRAMの取り得るエリアは数 mm角、 最大でも 1 0mm 角程度である。 このことと上記結果を考慮し、 パッケージ内において磁 気シールド層の端部領域 43と中心部領域 42を避けた中間領域 4 1 (第 1 3 B図参照） の一部分に MRAM素子 3 0を配置した。 これによ り、 シールド層厚さを 3 5 0 x mにしても、 M R A Mを外部漏洩磁界か らシールドすることができ、 M R A Mの正常動作を確認した。
次に、 F e— 4 9 C o— 2 Vを磁気シールド層の材料に用い、 第 5図 に示した実験装置において、 シールド層の間隔を 2 mm、 シールド層の 厚さを 2 0 0 m、 外部印加磁界を 5 0 0 O eと一定にし、 シールド層 の長さを変えて、 サンドウイツチ構造内部の中心部磁界強度を測定した 結果を第 1 0図に、 シールド層長さ毎の内部磁界強度分布を第 1 1図に 示す。
この結果から、 パッケージ長さ （シールド層長さ） が長いほど、 内部 磁界強度も大きくなつていることが分かり、 かつパッケージ長さが短い 方が内部磁界強度が減少することが分かった。
第 1 2図は、 規格化したパッケージ長さに対する内部磁界強度の分布 図、 及び M R A M素子の設置可能領域と設置不可領域を示す。 これより、 内部磁界強度分布は一定の割合で生じているのではなく、 パッケージ長 さに依存していることが分かる。
第 1 2図から、 M R A M素子の配置位置は、 磁気シールド層の両端部 から内側へシールド層長さの 1 0 %以上離して設置することが望ましく、 また磁気シールド層長さが 1 5 mmを超えるものに関しては、 シ一ルド 層中心から外側へシールド層長さの 2 0 %以上離して設置することが望 ましい。
しかしながら、 上記条件に限らず、 パッケージ長さ、 及びシールド層 材料、 及びシールド層間距離などによって若干異なるため、 初期の設計 時におけるシミュレーションを行って、 M R A M素子の設置位置を決め ることが望ましい。 第 1 3 A図は、 第 9図及び第 1 2図の各結果に基づいて、 磁気シール ド層に対して MR AM素子の設置可能領域と設置不可領域とを表わした 図である。
つまり、 第 1 3 A図に示すように、 磁気シールド層の中心 Cから外側 へ 1 5 %以内の中心部領域 4 2、 及び磁気シールド層の端から 1 0 %以 内の端部領域 4 3を避けて、 これらの中間領域 （斜線で示す環状パター ンであってシールド層長さの 2 5 %以内の領域） 4 1に MR AM素子 3 0を配置することにより、 MR AM素子 3 0を正常に動作させることが できる。
第 1 3 B図は、 MR AM素子配置可能な中間領域 4 1に、 MRAM素 子 3 0と共に、 例えば、 D RAM (Dynamic Random Access Memory) 4 5、 D S P (Digital Signal Processor) 4 6及び R F (Radio Frequency) 4 7等の他の素子を混載した状態の混載パッケージを示す ものである。 但し、 上記の他の素子については、 必ずしも上記中間領域 41内に配置しなくてもよい。 また、 中心部領域 42には、 上記の他の 素子や、 外部接続端子を設けることもできる。
なお、 磁気シールド層を形成する軟磁性材料は、 上記に例示した F e 一 C o _V系を含めて、 F e、 C o及び N iのうち少なくとも 1種を含 む好ましくは高飽和磁化及び/又は高透磁率の軟磁性体、 例えば F e、 F e C o、 F e N i 、 F e S i A l 、 F e S i B、 F e A 1等の高飽和 磁化、 高透磁率の軟磁性体からなっていてもよい。
以上に説明した本実施の形態によれば、 MR AM素子 3 0を前記磁気 シールド層 3 3、 3 4の端部領域 4 3及び中心部領域 4 2を避けて位置 させることによって、 MR AM素子 3 0が内部漏洩磁界に影響されるこ となしに正常に動作することができる。 しかも、 上記中心部領域 4 2及 び端部領域 4 3以外の中間領域 4 1は、 磁気シールド層 3 3、 3 4が薄 くても、 M R A M素子 3 0が内部漏洩磁界の影響を実質的に受けない領 域であるため、 磁気シールド層の厚さを薄く設計でき、 その結果、 M R A M装置を小型化、 軽量化できる。
以上に説明した実施の形態は、 本発明の技術的思想に基づいて種々の 変形が可能である。
例えば、 上述の磁気シールド層材料の組成、 種類、 層厚さや配置、 サ ィズ、 更には、 M R A Mの構造等は様々に変化させてよい。
また、 上述した磁気シールド構造は適宜組み合せてよいが、 例えば第 1 A図乃至第 1 B図と第 2図の構造、 又は第 1 A図乃至第 1 B図と第 3 図の構造の組み合せが可能であり、 また第 1 A図〜第 4 B図において下 部の磁気シールド層 3 4を省略してもよい。
また、 本発明は M R A Mに好適であるが、 磁化可能な磁性層を有する メモリ素子からなる他の磁気メモリ装置にも適用可能である。
上述した如く、 本発明によれば、 メモリ素子を磁気シールド層の端部 及び中心部を避けて位置させること、 即ち、 磁気飽和し易くて内部漏洩 磁界強度の大きい磁気シールド層の中心部と、 外部磁界の直接の影響に より磁気シールド効果のない磁気シールド層の端部との間の領域にメモ リ素子を位置させることによって、 メモリ素子が内部漏洩磁界に影響さ れることなしに正常に動作することができる。

Claims

請求の範囲
1 . 磁化方向が固定された磁化固定層と、 磁化方向の変化が可能な磁 性層とが積層してなるメモリ素子からなる磁気ランダムアクセスメモリ として構成され、 前記メモリ素子を磁気シールドする磁気シールド層が 設けられている磁気メモリ装置において、 前記メモリ素子が、 前記磁気 シールド層の端部及び中心部を避けて位置していることを特徴とする磁 気メモリ装置。
2 . 磁化可能な磁性層を有するメモリ素子と前記メモリ素子を磁気シ —ルドするための磁気シールド層が設けられている磁気メモリ装置にお いて、 前記メモリ素子が、 前記磁気シールド層の端部及び中心部を避け て位置していることを特徴とする磁気メモリ装置。
3 . 前記磁気シールド層の一辺からこの対向辺までの長さを Lとした とき、 前記一辺から内側へ 0 . 1 Lの位置と、 前記磁気シールド層の中 心から前記一辺側へ 0 . 1 5 Lの位置との間の領域に、 前記メモリ素子 が配置されている、 請求の範囲第 1項又は第 2項に記載した磁気メモリ 装置。
4 . 前記磁気シールド層が前記メモリ素子の両側にそれぞれ設けられ、 これらの磁気シールド層間の間隔、 前記磁気シールド層の前記一辺と前 記対向辺との間の長さ、 及び外部印加磁界がそれぞれ一定であるとき、 前記一辺から内側へ 0 . 2 Lの位置と、 前記シールド層の中心から前記 一辺側へ 0 . 1 5 Lの位置との間の領域に、 前記メモリ素子が配置され ている、 請求の範囲第 3項に記載した磁気メモリ装置。
5 . 前記磁気シ一ルド層の間隔、 前記磁気シールド層の厚さ、 及び外 部印加磁界がそれぞれ一定であるとき、 前記一辺から内側へ 0 . 1 Lの 位置と、 前記シールド層の中心から前記一辺側へ 0 . 2 Lの位置との間 の領域に、 前記メモリ素子が配置されている、 請求の範囲第 3項に記載 した磁気メモリ装置。
6 . 前記磁気シールド層が前記メモリ素子を封止してなるパッケージ の上部及び Z又は下部、 或いは z並びに、 前記パッケージ中の前記メモ リ素子の上部及び/又は下部に配置されている、 請求の範囲第 1項又は 第 2項に記載した磁気メモリ装置。
7 . 前記メモリ素子が前記パッケージのほぼ全面に亘つて存在してい る、 請求の範囲第 6項に記載した磁気メモリ装置。
8 . 前記磁気シールド層が、 平坦な若しくは凹凸のある膜状又は板状、 或いは網目又はスリット等の貫通孔のある形状をなしている、 請求の範 囲第 1項又は第 2項に記載した磁気メモリ装置。
9 . 磁気シールド層が 1 . 8テスラ以上の飽和磁化を示す軟磁性材料 によって形成されている、 請求の範囲第 1項又は第 2項に記載した磁気 メモリ装置。
1 0 . 前記磁化固定層と前記磁性層との間に絶縁体層又は導電体層が 挟持され、 前記メモリ素子の上面及び下面に設けられた配線にそれぞれ 電流を流すことによって誘起される磁界で前記磁性層を所定方向に磁化 して情報を書き込み、 この書き込み情報を前記配線間でのトンネル磁気 抵抗効果によって読み出すように構成された、 請求の範囲第 1項に記載 した磁気メモリ装置。
PCT/JP2003/016341 2003-01-15 2003-12-19 磁気メモリ装置 WO2004064149A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US10/506,752 US7119419B2 (en) 2003-01-15 2003-12-19 Detailed description of the presently preferred embodiments
EP03782844A EP1585172A4 (en) 2003-01-15 2003-12-19 MAGNETIC MEMORY DEVICE

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003-006468 2003-01-15
JP2003006468A JP4013140B2 (ja) 2003-01-15 2003-01-15 磁気メモリ装置

Publications (1)

Publication Number Publication Date
WO2004064149A1 true WO2004064149A1 (ja) 2004-07-29

Family

ID=32709074

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/016341 WO2004064149A1 (ja) 2003-01-15 2003-12-19 磁気メモリ装置

Country Status (6)

Country Link
US (1) US7119419B2 (ja)
EP (1) EP1585172A4 (ja)
JP (1) JP4013140B2 (ja)
KR (1) KR101019592B1 (ja)
TW (1) TWI231975B (ja)
WO (1) WO2004064149A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1594163A1 (en) * 2004-05-03 2005-11-09 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4682585B2 (ja) * 2004-11-01 2011-05-11 ソニー株式会社 記憶素子及びメモリ
US7183617B2 (en) * 2005-02-17 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding for magnetically sensitive semiconductor devices
WO2007000172A1 (en) * 2005-06-27 2007-01-04 Hl-Planar Technik Gmbh Device for the detection of electromagnetic waves and method for producing such a device
US7692956B2 (en) 2005-10-03 2010-04-06 Nec Corporation Magnetic random access memory
US7795708B2 (en) 2006-06-02 2010-09-14 Honeywell International Inc. Multilayer structures for magnetic shielding
US8269319B2 (en) * 2006-10-13 2012-09-18 Tessera, Inc. Collective and synergistic MRAM shields
WO2008105315A1 (ja) 2007-02-27 2008-09-04 Renesas Technology Corp. 磁気メモリチップ装置の製造方法
US7968978B2 (en) * 2007-06-14 2011-06-28 Raytheon Company Microwave integrated circuit package and method for forming such package
US8587297B2 (en) 2007-12-04 2013-11-19 Infineon Technologies Ag Integrated circuit including sensor having injection molded magnetic material
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5470602B2 (ja) * 2009-04-01 2014-04-16 ルネサスエレクトロニクス株式会社 磁気記憶装置
US8253210B2 (en) * 2009-04-30 2012-08-28 Infineon Technologies Ag Semiconductor device including a magnetic sensor chip
US8125057B2 (en) * 2009-07-07 2012-02-28 Seagate Technology Llc Magnetic shielding for integrated circuit
US8248840B2 (en) * 2010-03-26 2012-08-21 Qualcomm Incorporated Magnetoresistive random access memory (MRAM) with integrated magnetic film enhanced circuit elements
JP5483281B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置アセンブリ
JP2012109307A (ja) 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8415775B2 (en) 2010-11-23 2013-04-09 Honeywell International Inc. Magnetic shielding for multi-chip module packaging
CN102623482A (zh) * 2011-02-01 2012-08-01 飞思卡尔半导体公司 Mram器件及其装配方法
JP6122353B2 (ja) * 2013-06-25 2017-04-26 ルネサスエレクトロニクス株式会社 半導体パッケージ
US9655253B2 (en) * 2013-07-25 2017-05-16 Cyntec Co., Ltd. Method of fabrication of encapsulated electronics devices mounted on a redistribution layer
KR102444235B1 (ko) * 2015-08-13 2022-09-16 삼성전자주식회사 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
WO2018105307A1 (ja) * 2016-12-05 2018-06-14 株式会社村田製作所 電子部品
JP6490130B2 (ja) * 2017-03-24 2019-03-27 Tdk株式会社 磁気センサ
US10696078B2 (en) 2017-09-11 2020-06-30 Apple Inc. Space-efficient flex cable with improved signal integrity for a portable electronic device
US11211489B2 (en) * 2017-12-27 2021-12-28 Intel Corporation Low resistance field-effect transistors and methods of manufacturing the same
US10951053B2 (en) 2018-09-10 2021-03-16 Apple Inc. Portable electronic device
US20220344578A1 (en) * 2021-04-22 2022-10-27 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and manufacturing method thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902690A (en) 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
US5939772A (en) 1997-10-31 1999-08-17 Honeywell Inc. Shielded package for magnetic devices
JP2001250206A (ja) 2000-03-03 2001-09-14 Fujitsu Ltd 磁気ランダムアクセスメモリ装置
DE10103314A1 (de) 2001-01-25 2002-08-14 Infineon Technologies Ag Halbleiterspeichereinrichtung
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
WO2003034496A1 (fr) * 2001-10-16 2003-04-24 Sony Corporation Enregistreur d'informations et appareil electronique a enregistreur d'informations monte
JP2003297983A (ja) * 2002-04-03 2003-10-17 Sony Corp 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001176027A (ja) * 1999-12-14 2001-06-29 Nec Corp 磁気抵抗効果ヘッド及びこれを用いた磁気記憶装置
EP1297533B1 (en) * 2000-06-23 2008-08-27 Nxp B.V. Magnetic memory
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
US6724027B2 (en) * 2002-04-18 2004-04-20 Hewlett-Packard Development Company, L.P. Magnetic shielding for MRAM devices
US6808940B2 (en) * 2002-08-30 2004-10-26 Hewlett-Packard Development Company, L.P. Magnetic shielding for reducing magnetic interference

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5902690A (en) 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
US5939772A (en) 1997-10-31 1999-08-17 Honeywell Inc. Shielded package for magnetic devices
JP2001250206A (ja) 2000-03-03 2001-09-14 Fujitsu Ltd 磁気ランダムアクセスメモリ装置
DE10103314A1 (de) 2001-01-25 2002-08-14 Infineon Technologies Ag Halbleiterspeichereinrichtung
JP2003115578A (ja) * 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
WO2003034496A1 (fr) * 2001-10-16 2003-04-24 Sony Corporation Enregistreur d'informations et appareil electronique a enregistreur d'informations monte
JP2003297983A (ja) * 2002-04-03 2003-10-17 Sony Corp 磁気不揮発性メモリ素子の磁気シールドパッケージおよび封止材料

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1585172A4

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1594163A1 (en) * 2004-05-03 2005-11-09 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same
WO2005106953A1 (en) * 2004-05-03 2005-11-10 Commissariat A L'energie Atomique A screened electrical device and a process for manufacturing the same
US8415774B2 (en) 2004-05-03 2013-04-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Screened electrical device and a process for manufacturing the same

Also Published As

Publication number Publication date
EP1585172A4 (en) 2008-10-08
JP4013140B2 (ja) 2007-11-28
JP2004221288A (ja) 2004-08-05
KR101019592B1 (ko) 2011-03-07
EP1585172A1 (en) 2005-10-12
US20050116255A1 (en) 2005-06-02
KR20050096838A (ko) 2005-10-06
TW200425426A (en) 2004-11-16
TWI231975B (en) 2005-05-01
US7119419B2 (en) 2006-10-10

Similar Documents

Publication Publication Date Title
JP4013140B2 (ja) 磁気メモリ装置
JP4096302B2 (ja) 磁気メモリ装置
JP4095498B2 (ja) 磁気ランダムアクセスメモリ、電子カードおよび電子装置
JP4444241B2 (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード及び電子装置
CN100490003C (zh) 磁阻元件、使用其的存储器元件以及相关记录/再现方法
EP1096500B1 (en) Magnetization control method and information storage method
JP5017347B2 (ja) 磁気抵抗効果素子、磁気ランダムアクセスメモリ、電子カード、電子装置、磁気抵抗効果素子の製造方法、及び、磁気ランダムアクセスメモリの製造方法
JP3667244B2 (ja) 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
US20050254288A1 (en) Magnetic random access memory and method of writing data in magnetic random access memory
EP1542284A1 (en) Magnetic non-volatile memory element
JP3961914B2 (ja) 磁気メモリ装置
JP2005158985A (ja) 磁気メモリ装置の実装構造及び実装基板
WO2009122990A1 (ja) 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2003197875A (ja) 磁気記憶装置
JP4147466B2 (ja) 磁気メモリ装置
JP4095597B2 (ja) 磁気ランダムアクセスメモリ
JP2004221463A (ja) 磁気メモリ装置
JP2004207322A (ja) 磁気メモリ装置
JP2003142753A (ja) 磁性膜の磁化反転方法、磁気抵抗効果膜及びそれを用いた磁気メモリ
JP2004221289A (ja) 磁気メモリ装置
JP2004193246A (ja) 磁気メモリ装置
JP2005203535A (ja) 磁気メモリ
JP2002100182A (ja) 磁気薄膜メモリ

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

WWE Wipo information: entry into national phase

Ref document number: 10506752

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020047014155

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003782844

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWP Wipo information: published in national office

Ref document number: 1020047014155

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003782844

Country of ref document: EP