JP6122353B2 - 半導体パッケージ - Google Patents

半導体パッケージ Download PDF

Info

Publication number
JP6122353B2
JP6122353B2 JP2013132750A JP2013132750A JP6122353B2 JP 6122353 B2 JP6122353 B2 JP 6122353B2 JP 2013132750 A JP2013132750 A JP 2013132750A JP 2013132750 A JP2013132750 A JP 2013132750A JP 6122353 B2 JP6122353 B2 JP 6122353B2
Authority
JP
Japan
Prior art keywords
magnetic
layer
magnetic shield
semiconductor package
shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013132750A
Other languages
English (en)
Other versions
JP2015008216A (ja
Inventor
鈴木　哲広
哲広 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2013132750A priority Critical patent/JP6122353B2/ja
Priority to US14/296,697 priority patent/US9837601B2/en
Priority to CN201410291292.9A priority patent/CN104253209B/zh
Priority to CN201810744219.0A priority patent/CN109004086B/zh
Publication of JP2015008216A publication Critical patent/JP2015008216A/ja
Priority to HK15105378.4A priority patent/HK1205352A1/xx
Application granted granted Critical
Publication of JP6122353B2 publication Critical patent/JP6122353B2/ja
Priority to US15/798,044 priority patent/US10305024B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H10B61/20—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors
    • H10B61/22—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices comprising components having three or more electrodes, e.g. transistors of the field-effect transistor [FET] type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)

Description

本発明は、磁気シールド、半導体装置および半導体パッケージに関し、とくに磁気抵抗メモリを備える半導体装置および半導体パッケージに適用可能な技術である。
現在、磁気抵抗メモリ（ＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））の開発が活発化している。磁気抵抗メモリに関する技術としては、たとえば特許文献１〜３に記載のものが挙げられる。
特許文献１および２は、スピン注入を利用して自由層の磁化を反転させる磁気抵抗メモリに関する技術である。いずれの文献においても、自由層に対し垂直異方性を付与することが記載されている。特許文献３には、ＭＲＡＭチップを外部散乱磁界から遮蔽する磁気遮蔽構造を有する不揮発固体磁気メモリ装置が記載されている。
特表２００７−５２５８４７号公報 米国特許出願公開第２００５／０１０４１０１号明細書 特開２００３−１１５５７８号公報
磁気抵抗メモリに対する外部磁界の影響を抑えるため、磁気抵抗メモリを覆うように磁気シールドを形成する場合がある。しかしながら、このような磁気シールドにおいては、磁気シールドの膜厚方向に働く反磁界の影響により垂直方向への磁化変化が妨げられ、垂直方向の外部磁界に対する十分な透磁率を得ることが難しくなるおそれがあった。この場合、磁気シールドについて、とくに垂直方向の外部磁界に対する十分な遮蔽性を実現することが困難となる。
その他の課題と新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施の形態によれば、残留磁化として面内方向の磁化を有する磁気シールドに対し、垂直磁気異方性が付与される。
前記一実施の形態によれば、磁気シールドの外部磁界に対する遮蔽性を向上させることができる。
本実施形態に係る磁気抵抗メモリおよび磁気シールドを示す断面模式図である。 磁気シールド内における磁化の変化を説明する断面模式図である。 垂直方向の外部磁界と、この外部磁界により磁気シールド内に生じる垂直方向の磁化成分と、の関係を模式的に示すグラフである。 本実施形態に係る磁気シールドの一例を示す断面模式図である。 図４に示す磁気シールドの変形例を示す断面模式図である。 本実施形態に係る半導体装置を示す断面模式図である。 本実施形態に係る半導体パッケージを示す断面模式図である。 図７に示す半導体パッケージのうち半導体チップと磁気シールドとの位置関係を示す平面模式図である。 図７に示す半導体パッケージの変形例を示す断面模式図である。
以下、実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
図１は、本実施形態に係る磁気抵抗メモリＭＭ１および磁気シールドＭＳ１を示す断面模式図である。図１においては、磁気抵抗メモリＭＭ１と磁気シールドＭＳ１との位置関係が模式的に示されている。
本実施形態に係る磁気シールドＭＳ１は、残留磁化として面内方向の磁化を有しており、かつ垂直方向の磁界を加えることにより磁気シールドＭＳ１の磁化方向に垂直成分が生じる。なお、磁気シールドＭＳ１の磁化方向や磁気シールドＭＳ１に加えられる外部磁界について、垂直方向とは磁気シールドＭＳ１の膜面に対し垂直な方向（図１中上下方向）を指し、面内方向とは磁気シールドＭＳ１の膜面に対し平行な方向を指す。これらは、後述する磁気記録層ＭＲ１および磁気参照層ＲＬ１についても同様である。
本実施形態によれば、残留磁化として面内方向の磁化を有する磁気シールドＭＳ１に対し、垂直磁気異方性が付与されている。この場合、磁気シールドＭＳ１の膜厚方向に働く反磁界は、磁気シールドＭＳ１に付与される垂直磁気異方性と打ち消しあう。このため、磁気シールドＭＳ１に対して垂直方向の外部磁界を加えることにより、磁気シールドＭＳ１の磁化方向には垂直成分が生じることとなる。すなわち、磁気シールドＭＳ１において垂直方向の外部磁界による磁化変化が生じやすくなり、垂直方向の外部磁界に対し十分な透磁率を実現することができる。したがって、磁気シールドについて、垂直方向の外部磁界に対する遮蔽性を向上させることができる。
以下、本実施形態に係る磁気シールドＭＳ１の構成、磁気シールドＭＳ１を含む半導体装置ＳＤ１および半導体パッケージＳＰ１の構成について、詳細に説明する。
まず、磁気シールドＭＳ１の構成について説明する。
磁気シールドＭＳ１は、磁気抵抗メモリＭＭ１に近接して配置され、磁気抵抗メモリＭＭ１に対する外部磁界の影響を抑制する機能を有する。また、磁気シールドＭＳ１は、磁気抵抗メモリＭＭ１から離間するように配置される。
本実施形態における磁気シールドＭＳ１は、たとえば１μｍ以上１０μｍ以下の膜厚を有する平板状、または１ｎｍ以上３０ｎｍ以下の膜厚を有する薄膜状とすることができる。平板状の磁気シールドＭＳ１は、たとえば磁気抵抗メモリＭＭ１を備える半導体チップの上方または下方に設けられる。また、薄膜状の磁気シールドＭＳ１は、たとえば半導体チップ内において磁気抵抗メモリＭＭ１の上方または下方に設けられる。
図１に示す断面模式図においては、磁気抵抗メモリＭＭ１の上方および下方それぞれに、磁気シールドＭＳ１が設けられる場合が例示されている。なお、磁気抵抗メモリＭＭ１の上方または下方のいずれか一方に、磁気シールドＭＳ１が設けられていてもよい。
また、磁気シールドＭＳ１は、平面視において磁気抵抗メモリＭＭ１の全体と重なるように設けられることが好ましい。これにより、磁気抵抗メモリＭＭ１に対する外部磁界の影響をより効果的に抑制できる。本実施形態においては、たとえばアレイ状に配列された複数の磁気抵抗メモリＭＭ１全体を覆うように、磁気シールドＭＳ１が設けられる。
磁気シールドＭＳ１は、残留磁化として面内方向の磁化を有しており、かつ垂直方向の磁界を加えることにより磁気シールドＭＳ１の磁化方向に垂直成分が生じる。上述のとおり、磁気シールドＭＳ１の磁化方向や磁気シールドＭＳ１に加えられる外部磁界について、垂直方向とは磁気シールドＭＳ１の膜面に対し垂直な方向を指す。すなわち、この垂直方向は、平板状または薄膜状の磁気シールドＭＳ１における膜厚方向に一致する。また、面内方向は、上記垂直方向を法線とする平面方向に一致する。
図２は、磁気シールドＭＳ１内における磁化の変化を説明する断面模式図である。
平板状または薄膜状の磁気シールドに対して垂直方向の外部磁界が加わる場合、磁気シールドの上面と下面において分極が発生する。そして、この分極により磁気シールド内に生じる反磁界によって、磁気シールドにおける垂直方向への磁化変化が妨げられる。この場合、垂直方向の外部磁界に対する十分な透磁率を得ることが困難となる。
本実施形態に係る磁気シールドＭＳ１には垂直磁気異方性が付与されており、この垂直磁気異方性と反磁界が打ち消し合う。このため、図２に示すように、磁気シールドＭＳ１の磁化方向を垂直方向へ変化しやすくさせることができる。すなわち、垂直方向の外部磁界に対する高い透磁率を実現することができる。これにより、垂直方向の外部磁界により生じる磁束を、磁気シールドＭＳ１内へ効果的に吸収することができる。また、磁気シールドＭＳ１は残留磁化として面内方向の磁化を有することから、吸収した外部磁界による磁束は磁気シールドＭＳ１の垂直方向に対して斜めに流れることとなる。その結果、磁気抵抗メモリＭＭ１周囲における磁束の密度を低減することが可能となる。本実施形態においては、たとえばこのようにして、垂直方向の外部磁界による磁気抵抗メモリＭＭ１への影響を磁気シールドＭＳ１により抑制できる。
また、本実施形態に係る磁気シールドＭＳ１によれば、面内方向の磁化を有することから、面内方向の外部磁界に対する高い透磁率を実現することもできる。このため、本実施形態においては、面内方向の外部磁界による磁気抵抗メモリＭＭ１への影響を、磁気シールドＭＳ１を用いて抑えることも可能である。
図３は、磁気シールドＭＳ１に加わる垂直方向の外部磁界と、この外部磁界により磁気シールドＭＳ１内に生じる垂直方向の磁化成分と、の関係を模式的に示すグラフである。ここでは、垂直方向の外部磁界Ｈを横軸とし、これにより磁気シールドＭＳ１内に生じる垂直磁化Ｍを縦軸とする磁化曲線が示されている。
図３に示す磁化曲線のように、磁気シールドＭＳ１に垂直方向の外部磁界Ｈを加えることにより、磁気シールドＭＳ１内に垂直磁化Ｍが生じる。この磁化曲線における傾きを調整することにより、垂直方向の外部磁界に対する磁気シールドＭＳ１の透磁率を調整できる。磁化曲線における傾きは、たとえば磁気シールドＭＳ１を構成する材料、構造、および形成条件等をそれぞれ適切に調整することにより制御することが可能である。
本実施形態においては、たとえば磁気シールドＭＳ１に対して垂直方向の外部磁界をＨｋeffを加えた際に生じる飽和磁化を４πＭＳとする。この場合、５≦４πＭＳ／Ｈｋeff≦２０を満たすことが好ましい。これにより、垂直方向の外部磁界に対する十分な透磁率を実現し、より効果的に垂直方向の外部磁界による磁気抵抗メモリＭＭ１への影響を抑制することが可能となる。なお、４πＭＳ／Ｈｋeffは、磁気シールドＭＳ１の実効的な透磁率μに対応する。
本実施形態において、垂直方向の外部磁界を加えることにより磁気シールドＭＳ１内に生じる垂直磁化は、たとえば磁気シールドＭＳ１の膜厚方向（垂直方向）に生じ得る反磁界を超えないように制御される。これにより、磁気シールドＭＳ１内の磁化方向が完全に垂直方向となり垂直方向の外部磁界に対する遮蔽性が損なわれてしまう、という問題を抑制することができる。磁気シールドＭＳ１内に生じる垂直磁化は、たとえば磁気シールドＭＳ１を構成する材料、構造、形成条件等をそれぞれ調整することにより制御できる。また、磁気シールドＭＳ１の膜厚方向に生じる反磁界は、たとえば磁気シールドＭＳ１の形状や膜厚をそれぞれ調整することにより制御できる。
図４は、本実施形態に係る磁気シールドＭＳ１の一例を示す断面模式図である。
本実施形態に係る磁気シールドＭＳ１において、磁気シールドＭＳ１に加わる垂直方向の外部磁界により生じる垂直方向の磁化成分は、たとえば界面磁気異方性を利用して生じさせることができる。
本実施形態では、図４に示すように、たとえば面内磁気異方性を有する磁性層ＭＬ１と、磁性層ＭＬ１との間において界面磁気異方性を誘起する非磁性層ＮＭ１と、を積層してなる積層膜により、磁気シールドＭＳ１を構成することができる。これにより、磁気シールドＭＳ１には、界面磁気異方性による垂直磁気異方性が付与されることとなる。
磁性層ＭＬ１は、たとえばＣｏＦｅＢ、ＣｏＦｅ、ＮｉＦｅ、またはＮｉＦｅＣｏにより構成される。また、非磁性層ＮＭ１は、たとえばＭｇＯ等の酸化膜、またはＴａもしくはＰｔ等の非磁性金属膜により構成される。これにより、磁性層ＭＬ１と非磁性層ＮＭ１との間において界面磁気異方性を効果的に誘起することが可能となる。本実施形態においては、たとえばＣｏＦｅＢにより構成される磁性層ＭＬ１と、ＭｇＯにより構成される非磁性層ＮＭ１と、の組み合わせが一例として挙げられる。
また、本実施形態においては、たとえば非磁性層ＮＭ１と、磁性層ＭＬ１と、非磁性層ＮＭ１と、を順に積層した３層構造、または磁性層ＭＬ１と、非磁性層ＮＭ１と、磁性層ＭＬ１と、を順に積層した３層構造からなる積層膜により、磁気シールドＭＳ１を構成することも可能である。
図５は、図４に示す磁気シールドＭＳ１の変形例を示す断面模式図である。
図５（ａ）においては、磁気シールドＭＳ１を構成する積層膜が、複数の磁性層ＭＬ１と複数の非磁性層ＮＭ１を、磁性層ＭＬ１と非磁性層ＮＭ１が交互に配置されるように積層してなる場合が例示されている。この場合、磁性層ＭＬ１と非磁性層ＮＭ１との間に形成される各界面において、それぞれ界面磁気異方性が誘起される。このため、磁性層ＭＬ１と非磁性層ＮＭ１の層数を調整することにより、垂直方向の外部磁界に対する磁気シールドＭＳ１の透磁率を制御することができる。
図５（ｂ）においては、磁性層ＭＬ２と、中間層ＩＬ１と、が設けられる場合が例示されている。磁性層ＭＬ２は、面内磁気異方性を有している。また、中間層ＩＬ１は、磁性層ＭＬ１および非磁性層ＮＭ１を積層してなる上記積層膜と、磁性層ＭＬ２と、の間に設けられ、かつ磁性層ＭＬ２との間において界面磁気異方性を誘起しない層である。この場合、磁気シールドＭＳ１について、面内方向の外部磁界に対する透磁率を向上させることができる。このため、面内方向および垂直方向のいずれの外部磁界に対しても優れた遮蔽効果を有する磁気シールドＭＳ１を実現することができる。
磁性層ＭＬ２は、たとえばＮｉＦｅにより構成される。これにより、面内方向の外部磁界に対する磁気シールドＭＳ１の透磁率を効果的に向上させることができる。また、中間層ＩＬ１は、たとえばＴａにより構成される。これにより、磁性層ＭＬ２との間において界面磁気異方性が誘起されることを抑制し、磁気シールドＭＳ１における透磁率を安定的に制御することが可能となる。
本実施形態に係る磁気シールドＭＳ１において、磁気シールドＭＳ１に付与される垂直磁気異方性は、たとえば結晶磁気異方性を利用して生じさせることもできる。この場合、磁気シールドＭＳ１は、たとえばＣｏＰｔにより形成される。これにより、磁気シールドＭＳ１には、結晶磁気異方性による垂直磁気異方性が付与されることとなる。
本実施形態に係る磁気シールドＭＳ１において、磁気シールドＭＳ１に付与される垂直磁気異方性は、たとえば歪磁気異方性を利用して生じさせることもできる。この場合、磁気シールドＭＳ１は、たとえばＮｉ／Ｃｕ積層膜により形成される。これにより、磁気シールドＭＳ１には、歪磁気異方性による垂直磁気異方性が付与されることとなる。
磁気シールドＭＳ１により保護される磁気抵抗メモリＭＭ１は、たとえば磁化が固定された磁気参照層ＲＬ１と、トンネルバリア層ＴＢ１と、磁化が可変である磁気記録層ＭＲ１と、を互いに積層することにより構成される。磁気参照層ＲＬ１および磁気記録層ＭＲ１は、強磁性体により構成される磁性層である。また、トンネルバリア層ＴＢ１は、非磁性材料により構成される非磁性層である。磁気参照層ＲＬ１、トンネルバリア層ＴＢ１および磁気記録層ＭＲ１からなる積層構造により、磁気トンネル接合ＭＴＪが形成される。
磁気シールドＭＳ１は、磁気抵抗メモリＭＭ１の上方または下方に設けられる。このため、平板状または薄膜状である磁気シールドＭＳ１は、図１に示すように、磁気参照層ＲＬ１、トンネルバリア層ＴＢ１、および磁気記録層ＭＲ１の積層方向を法線とする平面と平行に配置されることとなる。この場合、アレイ状に配列される複数の磁気抵抗メモリＭＭ１を効率的に覆うことができる。また、とくに薄膜状の磁気シールドＭＳ１については、半導体チップ内の多層配線構造を構成する配線層内に形成されることが可能となる。
本実施形態において、磁気抵抗メモリＭＭ１を構成する磁気記録層ＭＲ１および磁気参照層ＲＬ１は、たとえば垂直磁気異方性を有する。この場合、磁気記録層ＭＲ１および磁気参照層ＲＬ１は、たとえば垂直磁気異方性を示す強磁性材料により構成される。垂直磁気異方性とは、各層の膜面に対して垂直な方向を磁化容易軸とする磁気異方性を指す。
ここで、垂直磁気異方性を有する磁気記録層ＭＲ１は、垂直方向の外部磁界による影響を受けやすい。しかしながら、本実施形態によれば、垂直方向の外部磁界に対する遮蔽性に優れた磁気シールドＭＳ１により、磁気抵抗メモリＭＭ１を覆うことができる。これにより、磁気記録層ＭＲ１に対する垂直方向の外部磁界による影響を、磁気シールドＭＳ１により抑えることが可能となる。このため、垂直磁気異方性を有する磁気記録層ＭＲ１を含む磁気抵抗メモリＭＭ１について、その動作性能を良好なものとすることができる。
なお、磁気抵抗メモリＭＭ１を構成する磁気記録層ＭＲ１および磁気参照層ＲＬ１は、面内磁気異方性を有していてもよい。この場合、磁気記録層ＭＲ１および磁気参照層ＲＬ１は、たとえば面内磁気異方性を示す強磁性材料により構成される。なお、面内磁気異方性とは、各層の膜面に対して平行な方向を磁化容易軸とする磁気異方性を指す。
磁気抵抗メモリＭＭ１においては、磁気記録層ＭＲ１の磁化を反転させることによりデータ１または０の書き込みが行われる。磁気記録層ＭＲ１の磁化を反転させる方法としては、とくに限定されないが、たとえば電流磁界方式、スピン注入方式、または磁壁移動方式が挙げられる。電流磁界方式においては、磁気トンネル接合ＭＴＪの周辺に設けられた配線に流れる電流により生じる磁界によって磁気記録層ＭＲ１の磁化を反転させる。スピン注入方式においては、磁気トンネル接合ＭＴＪを貫通する方向に電流を流すことにより、磁気参照層ＲＬ１においてスピン分極した電流を利用して磁気記録層ＭＲ１の磁化を反転させる。磁壁移動方式においては、磁気記録層ＭＲ１内の磁壁を磁気記録層ＭＲ１内へ印加した電流により移動させることにより磁化を反転させる。
また、磁気抵抗メモリＭＭ１の読み出し動作は、磁気トンネル接合ＭＴＪを貫通する方向に読み出し電流を流すことにより行われる。これにより、磁気トンネル接合ＭＴＪの抵抗値が検出され、当該抵抗値に対応したデータ０または１が読み出される。
磁気記録層ＭＲ１の磁化方向が磁気参照層ＲＬ１の磁化方向と反平行方向である場合、磁気トンネル接合ＭＴＪの抵抗値は相対的に大きくなる。一方で、磁気記録層ＭＲ１の磁化方向が磁気参照層ＲＬ１の磁化方向と同じ方向である場合、磁気トンネル接合ＭＴＪの抵抗値は相対的に小さくなる。これらの抵抗値は、それぞれデータ０または１のいずれかに対応付けられる。
次に、本実施形態に係る半導体装置ＳＤ１について説明する。
図６は、本実施形態に係る半導体装置ＳＤ１を示す断面模式図である。図６（ａ）においては、一断面における半導体装置ＳＤ１の構成が示される。図６（ｂ）においては、図６（ａ）に示す一断面と直交する他の断面における半導体装置ＳＤ１の構成が示される。
半導体装置ＳＤ１は、磁気抵抗メモリＭＭ１と、磁気抵抗メモリＭＭ１の上方または下方に設けられた磁気シールドＭＳ１と、を備えている。磁気シールドＭＳ１および磁気抵抗メモリＭＭ１としては、上述したものを用いることができる。図６においては、磁気シールドＭＳ１が磁気抵抗メモリＭＭ１の上方に設けられる場合が例示されている。
図６に示す例においては、半導体チップ内に磁気抵抗メモリＭＭ１および磁気シールドＭＳ１を形成することができる。このため、後工程において、磁気シールドＭＳ１を形成するための工程を省略することが可能となる。
本実施形態に係る半導体装置ＳＤ１は、半導体基板ＳＢ１と、半導体基板ＳＢ１に設けられたトランジスタＴＲ１と、を備えている。半導体基板ＳＢ１は、とくに限定されないが、たとえばシリコン基板や化合物半導体基板である。図６（ａ）および図６（ｂ）に示すように、トランジスタＴＲ１は、たとえば半導体基板ＳＢ１上に設けられたゲート絶縁膜ＧＩ１と、ゲート絶縁膜ＧＩ１上に設けられたゲート電極ＧＥ１と、ゲート電極ＧＥ１の側面に設けられたサイドウォールＳＷ１と、平面視でゲート電極ＧＥ１を挟むように半導体基板ＳＢ１に設けられたソース・ドレイン領域ＤＲ１と、を有する。図６においては、半導体基板ＳＢ１に複数のトランジスタＴＲ１が設けられる場合が例示されている。また、半導体基板ＳＢ１には、各トランジスタＴＲ１を、互いに分離し、かつ他の素子から分離するように素子分離膜ＥＩ１が埋め込まれている。
半導体基板ＳＢ１上には、トランジスタＴＲ１を覆うように層間絶縁膜ＩＩ１が設けられている。層間絶縁膜ＩＩ１には、ソース・ドレイン領域ＤＲ１に接続するコンタクトプラグＣＰ１が埋め込まれている。
層間絶縁膜ＩＩ１上には、磁気抵抗メモリＭＭ１が設けられている。磁気抵抗メモリＭＭ１は、たとえば層間絶縁膜ＩＩ１上に設けられた磁気参照層ＲＬ１と、磁気参照層ＲＬ１上に設けられたトンネルバリア層ＴＢ１と、トンネルバリア層ＴＢ１上に設けられた磁気記録層ＭＲ１と、により構成される。このとき、磁気参照層ＲＬ１は、たとえばコンタクトプラグＣＰ１を介してソース・ドレイン領域ＤＲ１に接続される。また、磁気抵抗メモリＭＭ１は、たとえば層間絶縁膜ＩＩ２中に形成される。磁気抵抗メモリＭＭ１の構成は、これに限定されず、多層配線構造中の任意の配線層に形成されることができる。
本実施形態において、磁気抵抗メモリＭＭ１を構成する磁気記録層ＭＲ１および磁気参照層ＲＬ１は、たとえば垂直磁気異方性を有する。一方で、後述するように磁気抵抗メモリＭＭ１の上方には、磁気抵抗メモリＭＭ１を覆うように垂直方向の外部磁界に対する遮蔽性に優れた磁気シールドＭＳ１が設けられる。このため、磁気記録層ＭＲ１に対する垂直方向の外部磁界による影響を、磁気シールドＭＳ１により抑えることが可能となる。なお、磁気抵抗メモリＭＭ１を構成する磁気記録層ＭＲ１および磁気参照層ＲＬ１は、面内磁気異方性を有していてもよい。
図６においては、複数の磁気抵抗メモリＭＭ１が設けられる場合が例示されている。この例において、各磁気抵抗メモリＭＭ１は、たとえばそれぞれ異なるトランジスタＴＲ１のソース・ドレイン領域ＤＲ１に接続するように設けられる。本実施形態における半導体装置ＳＤ１においては、とくにアレイ状に配列された複数の磁気抵抗メモリＭＭ１が形成されていることが好ましい。
層間絶縁膜ＩＩ２上には、ビット線ＢＬ１が埋め込まれた層間絶縁膜ＩＩ３が設けられている。ビット線ＢＬ１は、たとえば磁気記録層ＭＲ１に接続される。図６においては、一のビット線ＢＬ１が複数の磁気抵抗メモリＭＭ１に接続される場合が例示される。層間絶縁膜ＩＩ３上には、層間絶縁膜ＩＩ４が設けられている。
層間絶縁膜ＩＩ４上には、磁気シールドＭＳ１が設けられている。また、層間絶縁膜ＩＩ４上には、磁気シールドＭＳ１を覆うように層間絶縁膜ＩＩ５が設けられている。
磁気シールドＭＳ１は、磁気抵抗メモリＭＭ１の上方に位置し、かつ磁気抵抗メモリＭＭ１を覆うように設けられる。すなわち、磁気シールドＭＳ１は、絶縁層を介して磁気抵抗メモリＭＭ１の上方に設けられることとなる。これにより、磁気シールドＭＳ１と磁気抵抗メモリＭＭ１が互いに電気的に分離されることとなる。
磁気シールドＭＳ１は、たとえば１ｎｍ以上３０ｎｍ以下の膜厚を有する薄膜状である。図６においては、複数の磁気抵抗メモリＭＭ１を覆うように磁気シールドＭＳ１が設けられる場合が例示されている。本実施形態においては、たとえばアレイ状に配列された磁気抵抗メモリＭＭ１により構成されるセルアレイを全て覆うように磁気抵抗メモリＭＭ１を設けることができる。また、磁気シールドＭＳ１は、磁気抵抗メモリＭＭ１よりも下層に位置する配線層中に形成されていてもよい。
次に、本実施形態に係る半導体パッケージＳＰ１について説明する。
図７は、本実施形態に係る半導体パッケージＳＰ１を示す断面模式図である。図８は、図７に示す半導体パッケージＳＰ１のうち半導体チップＳＣ１と磁気シールドＭＳ１との位置関係を示す平面模式図である。なお、図８中における破線は、メモリセルアレイＣＡ１が形成されている領域の位置を示している。
半導体パッケージＳＰ１は、磁気抵抗メモリＭＭ１を有する半導体チップＳＣ１と、半導体チップＳＣ１の上方または下方に設けられた磁気シールドＭＳ１と、を備えている。磁気シールドＭＳ１および磁気抵抗メモリＭＭ１としては、上述したものを用いることができる。図７においては、磁気シールドＭＳ１が半導体チップＳＣ１の上方に設けられる場合が例示されている。
本実施形態に係る半導体パッケージＳＰ１は、たとえばリードフレームＬＦ１を備えている。リードフレームＬＦ１は、ダイパッドＤＰ１と、ダイパッドＤＰ１の周囲に設けられたアウターリードＯＬ１と、により構成される。
ダイパッドＤＰ１上には、ダイアタッチ層ＤＡ１を介して半導体チップＳＣ１が搭載されている。半導体チップＳＣ１の上面に形成された電極パッド（図示せず）とアウターリードＯＬ１は、たとえばボンディングワイヤＢＷ１により互いに接続される。
磁気シールドＭＳ１は、たとえば１μｍ以上１０μｍ以下の膜厚を有する平板状である。図７においては、磁気シールドＭＳ１が、ダイアタッチ層ＤＡ２を介して半導体チップＳＣ１の上方に設けられる場合が例示されている。
図８に示すように、半導体チップＳＣ１上に設けられる磁気シールドＭＳ１は、たとえば平面視において半導体チップＳＣ１よりも小さい。すなわち、磁気シールドＭＳ１の平面視における外形線は、半導体チップＳＣ１の平面視における外形線よりも内側に位置することとなる。これにより、半導体チップＳＣ１の外周部に設けられ、かつボンディングワイヤＢＷ１を接続するための電極パッドを、露出させることができる。
また、半導体チップＳＣ１中には、たとえば複数の磁気抵抗メモリＭＭ１により構成されるメモリセルアレイＣＡ１が設けられている。磁気シールドＭＳ１は、平面視においてメモリセルアレイＣＡ１の全体を覆うように半導体チップＳＣ１上に設けられる。
本実施形態において、磁気抵抗メモリＭＭ１を構成する磁気記録層ＭＲ１および磁気参照層ＲＬ１は、たとえば垂直磁気異方性を有する。また、磁気抵抗メモリＭＭ１を有する半導体チップＳＣ１の上方には、磁気抵抗メモリＭＭ１を覆うように垂直方向の外部磁界に対する遮蔽性に優れた磁気シールドＭＳ１が設けられる。このため、磁気記録層ＭＲ１に対する垂直方向の外部磁界による影響を、磁気シールドＭＳ１により抑えることが可能となる。なお、磁気抵抗メモリＭＭ１を構成する磁気記録層ＭＲ１および磁気参照層ＲＬ１は、面内磁気異方性を有していてもよい。
半導体パッケージＳＰ１は、半導体チップＳＣ１および磁気シールドＭＳ１を封止する封止樹脂ＥＲ１を備えている。
なお、半導体パッケージＳＰ１の構成は、上述したものに限定されない。半導体パッケージＳＰ１は、たとえば配線基板上にバンプを介して半導体チップＳＣ１が搭載されることにより形成されていてもよい。この場合においても、半導体チップＳＣ１の上方にダイアタッチ層ＤＡ２を介して磁気シールドＭＳ１を配置することができる。
図９は、図７に示す半導体パッケージＳＰ１の変形例を示す断面模式図である。
本変形例に係る半導体パッケージＳＰ１において、磁気シールドＭＳ１は、半導体チップＳＣ１の上方および下方それぞれに設けられている。これにより、磁気抵抗メモリＭＭ１に対する外部磁界の影響をより効果的に抑制することが可能となる。
図９において、ダイパッドＤＰ１上には、ダイアタッチ層ＤＡ３を介して磁気シールドＭＳ１２（ＭＳ１）が設けられている。磁気シールドＭＳ１２上には、ダイアタッチ層ＤＡ１を介して半導体チップＳＣ１が設けられている。そして、半導体チップＳＣ１上には、ダイアタッチ層ＤＡ２を介して磁気シールドＭＳ１１（ＭＳ１）が設けられている。
本変形例においては、磁気シールドＭＳ１２を、たとえば平面視において半導体チップＳＣ１よりも大きくなるように設けることができる。このとき、磁気シールドＭＳ１２の平面視における外形線は、半導体チップＳＣ１の平面視における外形線よりも外側に位置することとなる。これにより、半導体チップＳＣ１の下方に生じる外部磁界による磁気抵抗メモリＭＭ１への影響を、さらに効果的に抑えることが可能となる。
一方で、磁気シールドＭＳ１１は、たとえば平面視において半導体チップＳＣ１よりも小さくなるように設けられる。すなわち、磁気シールドＭＳ１１の平面視における外形線は、半導体チップＳＣ１の平面視における外形線よりも内側に位置することとなる。これにより、半導体チップＳＣ１の外周部に設けられ、かつボンディングワイヤＢＷ１を接続するための電極パッドを、露出させることができる。
次に、本実施形態の効果を説明する。
本実施形態においては、残留磁化として面内方向の磁化を有する磁気シールドに対し、垂直磁気異方性が付与されている。この場合、磁気シールドＭＳ１の膜厚方向に働く反磁界は、磁気シールドＭＳ１に付与される垂直磁気異方性と打ち消しあう。このため、磁気シールドＭＳ１に対して垂直方向の外部磁界を加えることにより、磁気シールドＭＳ１の磁化方向には垂直成分が生じることとなる。すなわち、磁気シールドＭＳ１において垂直方向の外部磁界による磁化変化が生じやすくなり、垂直方向の外部磁界に対し十分な透磁率を実現することができる。したがって、磁気シールドＭＳ１について、垂直方向の外部磁界に対する遮蔽性を向上させることができる。
このように、本実施形態によれば、磁気シールドの外部磁界に対する遮蔽性を向上させることができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＳＰ１ 半導体パッケージ
ＳＤ１ 半導体装置
ＴＲ１ トランジスタ
ＭＳ１、ＭＳ１１、ＭＳ１２ 磁気シールド
ＳＣ１ 半導体チップ
ＭＭ１ 磁気抵抗メモリ
ＣＡ１ メモリセルアレイ
ＭＴＪ 磁気トンネル接合
ＭＲ１ 磁気記録層
ＴＢ１ トンネルバリア層
ＲＬ１ 磁気参照層
ＭＬ１、ＭＬ２ 磁性層
ＮＭ１ 非磁性層
ＩＬ１ 中間層
ＥＲ１ 封止樹脂
ＢＷ１ ボンディングワイヤ
ＬＦ１ リードフレーム
ＯＬ１ アウターリード
ＤＰ１ ダイパッド
ＤＡ１、ＤＡ２、ＤＡ３ ダイアタッチ層
ＳＢ１ 半導体基板
ＩＩ１、ＩＩ２、ＩＩ３、ＩＩ４、ＩＩ５ 層間絶縁膜
ＧＥ１ ゲート電極
ＧＩ１ ゲート絶縁膜
ＳＷ１ サイドウォール
ＤＲ１ ソース・ドレイン領域
ＥＩ１ 素子分離膜
ＢＬ１ ビット線
ＣＰ１ コンタクトプラグ

Claims (12)

  1. ダイパッドと、
    磁気参照層、前記磁気参照層上に形成されたトンネルバリア層、および前記トンネルバリア層上に形成された磁気記録層から成る磁気抵抗メモリを備え、上面、および前記上面に形成された電極パッドを有し、前記ダイパッド上に搭載された半導体チップと、
    第１上面、および前記第１上面とは反対側の第１下面を有し、前記半導体チップの前記上面に設けられた第１磁気シールドと、
    前記半導体チップおよび前記第１磁気シールドを封止する封止樹脂と、を含み、
    前記第１磁気シールドは、残留磁化として第１面内方向の磁化を有しており、
    前記第１面内方向とは、前記第１磁気シールドの前記第１上面に沿った方向であり、
    前記第１磁気シールドは、面内磁気異方性を有する第１磁性層と、前記第１磁性層との間において界面磁気異方性を誘起する第１非磁性層と、を積層して成る第１積層膜により構成されており、
    前記第１磁気シールドは、前記第１磁気シールドに第１垂直方向の磁界を加えることにより、前記第１磁気シールドの磁化方向に垂直成分が生じるように構成されており、
    前記第１垂直方向とは、前記第１磁気シールドの前記第１上面および前記第１下面のうちの一方から他方に向かう厚さ方向に沿った方向である、半導体パッケージ。
  2. 請求項１に記載の半導体パッケージにおいて、
    前記第１磁気シールドは、垂直方向の外部磁界Ｈｋ eff により生じる垂直飽和磁化を４πＭ Ｓ とした場合において、５≦４πＭ Ｓ ／Ｈｋ eff ≦２０を満たす、半導体パッケージ。
  3. 請求項１に記載の半導体パッケージにおいて、
    前記第１磁性層は、ＣｏＦｅＢ、ＣｏＦｅ、ＮｉＦｅ、またはＮｉＦｅＣｏにより構成され、
    前記第１非磁性層は、ＭｇＯ、ＴａまたはＰｔにより構成される、半導体パッケージ。
  4. 請求項１に記載の半導体パッケージにおいて、
    前記第１積層膜は、複数の前記第１磁性層と複数の前記第１非磁性層を、前記第１磁性層と前記第１非磁性層が交互に配置されるように積層して成る、半導体パッケージ。
  5. 請求項１に記載の半導体パッケージにおいて、
    前記第１磁気シールドは、面内磁気異方性を有する第３磁性層と、前記第３磁性層と前記第１積層膜の間に設けられ、かつ、前記第３磁性層との間において界面磁気異方性を誘起しない第１中間層と、を有する、半導体パッケージ。
  6. 請求項５に記載の半導体パッケージにおいて、
    前記第３磁性層は、ＮｉＦｅにより構成され、
    前記第１中間層は、Ｔａにより構成される、半導体パッケージ。
  7. 請求項１に記載の半導体パッケージにおいて、
    前記半導体チップは、第２磁気シールドを介して前記ダイパッド上に搭載されており、
    前記第２磁気シールドは、第２上面と、前記第２上面とは反対側の第２下面と、を有しており、
    前記第２磁気シールドは、残留磁化として第２面内方向の磁化を有しており、
    前記第２面内方向とは、前記第２磁気シールドの前記第２上面に沿った方向であり、
    前記第２磁気シールドは、面内磁気異方性を有する第２磁性層と、前記第１磁性層との間において界面磁気異方性を誘起する第２非磁性層と、を積層して成る第２積層膜により構成されており、
    前記第２磁気シールドは、前記第２磁気シールドに第２垂直方向の磁界を加えることにより、前記第２磁気シールドの磁化方向に垂直成分が生じるように構成されており、
    前記第２垂直方向は、前記第２磁気シールドの前記第２上面および前記第２下面のうちの一方から他方に向かう厚さ方向に沿った方向である、半導体パッケージ。
  8. 請求項７に記載の半導体パッケージにおいて、
    前記第２磁気シールドは、垂直方向の外部磁界Ｈｋ eff により生じる垂直飽和磁化を４πＭ Ｓ とした場合において、５≦４πＭ Ｓ ／Ｈｋ eff ≦２０を満たす、半導体パッケージ。
  9. 請求項７に記載の半導体パッケージにおいて、
    前記第２磁性層は、ＣｏＦｅＢ、ＣｏＦｅ、ＮｉＦｅ、またはＮｉＦｅＣｏにより構成され、
    前記第２非磁性層は、ＭｇＯ、ＴａまたはＰｔにより構成される、半導体パッケージ。
  10. 請求項７に記載の半導体パッケージにおいて、
    前記第２積層膜は、複数の前記第２磁性層と複数の前記第２非磁性層を、前記第２磁性層と前記第２非磁性層が交互に配置されるように積層して成る、半導体パッケージ。
  11. 請求項７に記載の半導体パッケージにおいて、
    前記第２磁気シールドは、面内磁気異方性を有する第４磁性層と、前記第４磁性層と前記第２積層膜の間に設けられ、かつ、前記第４磁性層との間において界面磁気異方性を誘起しない第２中間層と、を有する、半導体パッケージ。
  12. 請求項１１に記載の半導体パッケージにおいて、
    前記第４磁性層は、ＮｉＦｅにより構成され、
    前記第２中間層は、Ｔａにより構成される、半導体パッケージ。
JP2013132750A 2013-06-25 2013-06-25 半導体パッケージ Active JP6122353B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2013132750A JP6122353B2 (ja) 2013-06-25 2013-06-25 半導体パッケージ
US14/296,697 US9837601B2 (en) 2013-06-25 2014-06-05 Magnetic shield, semiconductor device, and semiconductor package
CN201410291292.9A CN104253209B (zh) 2013-06-25 2014-06-25 磁屏蔽、半导体器件和半导体封装
CN201810744219.0A CN109004086B (zh) 2013-06-25 2014-06-25 半导体封装
HK15105378.4A HK1205352A1 (en) 2013-06-25 2015-06-05 Magnetic shield, semiconductor device, and semiconductor package
US15/798,044 US10305024B2 (en) 2013-06-25 2017-10-30 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013132750A JP6122353B2 (ja) 2013-06-25 2013-06-25 半導体パッケージ

Publications (2)

Publication Number Publication Date
JP2015008216A JP2015008216A (ja) 2015-01-15
JP6122353B2 true JP6122353B2 (ja) 2017-04-26

Family

ID=52110210

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013132750A Active JP6122353B2 (ja) 2013-06-25 2013-06-25 半導体パッケージ

Country Status (4)

Country Link
US (2) US9837601B2 (ja)
JP (1) JP6122353B2 (ja)
CN (2) CN104253209B (ja)
HK (1) HK1205352A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978531A (zh) * 2016-10-25 2018-05-01 上海磁宇信息科技有限公司 磁存储芯片封装的磁屏蔽方法
JP6767922B2 (ja) * 2017-05-16 2020-10-14 株式会社東芝 半導体装置
JP6921691B2 (ja) * 2017-09-13 2021-08-18 株式会社東芝 半導体装置
JP7325964B2 (ja) 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置
JP7160705B2 (ja) * 2019-01-28 2022-10-25 株式会社東芝 電磁波減衰体及び電子装置
US11276649B2 (en) * 2019-06-28 2022-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods having magnetic shielding layer
US11710707B2 (en) * 2020-03-26 2023-07-25 Shibaura Mechatronics Corporation Electromagnetic wave attenuator, electronic device, film formation apparatus, and film formation method
JP2022138916A (ja) * 2021-03-11 2022-09-26 キオクシア株式会社 磁気メモリ
CN115149662A (zh) * 2021-03-30 2022-10-04 苹果公司 用于无线充电系统的屏蔽结构

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5838521A (en) * 1995-04-17 1998-11-17 Read-Rite Corporation Magnetoresistive transducer having laminated magnetic shields
JP4391010B2 (ja) * 2000-12-27 2009-12-24 高橋 研 磁気記録媒体、その製造方法および磁気記録装置
JP2003115578A (ja) 2001-10-05 2003-04-18 Canon Inc 不揮発固体磁気メモリ装置、該不揮発固体磁気メモリ装置の製造方法およびマルチ・チップ・パッケージ
JP2004221289A (ja) * 2003-01-15 2004-08-05 Sony Corp 磁気メモリ装置
JP4013140B2 (ja) * 2003-01-15 2007-11-28 ソニー株式会社 磁気メモリ装置
US7265543B2 (en) * 2003-04-15 2007-09-04 Honeywell International Inc. Integrated set/reset driver and magneto-resistive sensor
US7602000B2 (en) 2003-11-19 2009-10-13 International Business Machines Corporation Spin-current switched magnetic memory element suitable for circuit integration and method of fabricating the memory element
US6992359B2 (en) 2004-02-26 2006-01-31 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
EP1907963A1 (en) * 2005-07-27 2008-04-09 Ingenia Technology Limited Prescription authentication using speckle patterns
US7791844B2 (en) * 2005-12-14 2010-09-07 Hitachi Global Storage Technologies Netherlands B.V. Magnetoresistive sensor having a magnetically stable free layer with a positive magnetostriction
US7974048B2 (en) * 2007-11-28 2011-07-05 Tdk Corporation Magneto-resistive effect device of CPP type having shield layers coupled with ferromagnetic layers
JP4998292B2 (ja) * 2008-01-31 2012-08-15 Ｔｄｋ株式会社 磁性薄膜および薄膜磁気デバイス
JP5299643B2 (ja) * 2008-02-19 2013-09-25 日本電気株式会社 磁気ランダムアクセスメモリ
JP5224959B2 (ja) * 2008-07-29 2013-07-03 株式会社東芝 キャッシュシステム
JP5343261B2 (ja) * 2008-11-18 2013-11-13 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5425461B2 (ja) * 2008-12-26 2014-02-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP2010258980A (ja) * 2009-04-28 2010-11-11 Alps Green Devices Co Ltd 磁気結合型アイソレータ
US8437105B2 (en) * 2009-07-08 2013-05-07 Seagate Technology Llc Magnetic sensor with composite magnetic shield
JP2011096356A (ja) * 2009-10-28 2011-05-12 Seagate Technology Llc 多層硬質磁石、データ記憶装置のための読取書込ヘッド、および硬質磁石の製造方法
JP5483281B2 (ja) * 2010-03-31 2014-05-07 ルネサスエレクトロニクス株式会社 半導体装置および半導体装置アセンブリ
US8953285B2 (en) * 2010-05-05 2015-02-10 Headway Technologies, Inc. Side shielded magnetoresistive (MR) read head with perpendicular magnetic free layer
JP5085703B2 (ja) * 2010-09-17 2012-11-28 株式会社東芝 磁気記録素子および不揮発性記憶装置
KR101831931B1 (ko) * 2011-08-10 2018-02-26 삼성전자주식회사 외인성 수직 자화 구조를 구비하는 자기 메모리 장치
JP5673951B2 (ja) * 2011-08-23 2015-02-18 独立行政法人産業技術総合研究所 電界強磁性共鳴励起方法及びそれを用いた磁気機能素子
JP5982795B2 (ja) * 2011-11-30 2016-08-31 ソニー株式会社 記憶素子、記憶装置
JP5571142B2 (ja) * 2012-09-25 2014-08-13 株式会社東芝 磁気メモリ
US9082960B2 (en) * 2013-04-16 2015-07-14 Headway Technologies, Inc. Fully compensated synthetic antiferromagnet for spintronics applications

Also Published As

Publication number Publication date
JP2015008216A (ja) 2015-01-15
US20140374860A1 (en) 2014-12-25
CN104253209B (zh) 2018-07-31
US10305024B2 (en) 2019-05-28
CN109004086B (zh) 2022-05-27
US20180047892A1 (en) 2018-02-15
CN109004086A (zh) 2018-12-14
US9837601B2 (en) 2017-12-05
HK1205352A1 (en) 2015-12-11
CN104253209A (zh) 2014-12-31

Similar Documents

Publication Publication Date Title
JP6122353B2 (ja) 半導体パッケージ
JP6089081B1 (ja) 磁気メモリ
JP5146836B2 (ja) 磁気ランダムアクセスメモリ及びその製造方法
US11641784B2 (en) Spin-current magnetization rotational element and spin orbit torque type magnetoresistance effect element
TWI391928B (zh) 自旋累積磁化反轉型記憶體元件及自旋隨機存取記憶體
JP2010245106A (ja) 磁気記憶装置
JP6499798B1 (ja) 磁気記録アレイ
KR102444235B1 (ko) 자기 쉴딩층을 구비한 mram 소자와 반도체 패키지, 및 그들의 제조방법
BR112012017265B1 (pt) Arquitetura de máscara dura composta e método para criar percurso de corrente nãouniforme para junção de túnel magnética acionada por toque-spin
US11264563B2 (en) Spin-orbit-torque magnetization rotational element and magnetic memory
JP2008198792A (ja) 磁気抵抗効果素子、それを用いた磁気メモリセル及び磁気ランダムアクセスメモリ
JP6551594B1 (ja) スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
TWI734064B (zh) 磁穿隧接面元件、使用其之磁記憶體及磁穿隧接面元件之製造方法
TW201836071A (zh) 磁性記憶體裝置
WO2016042880A1 (ja) 抵抗変化メモリ
JP7211252B2 (ja) スピン軌道トルク型磁化回転素子、スピン軌道トルク型磁気抵抗効果素子及び磁気メモリ
JPWO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2005236169A (ja) 磁気シールド体、磁気シールド構造及び磁気メモリ装置
WO2020230877A1 (ja) 磁壁移動素子、磁気記録アレイ及び半導体装置
JP5397587B2 (ja) 磁気ランダムアクセスメモリ
US8742519B2 (en) Magnetic storage element and magnetic memory
US10109331B2 (en) Magnetic storage device with a wiring having a ferromagnetic layer
JP5423944B2 (ja) 磁気ランダムアクセスメモリ
US11637236B2 (en) Spin-orbit torque magnetoresistance effect element and magnetic memory
KR102661844B1 (ko) 자기터널접합 소자 및 자기저항 메모리 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170331

R150 Certificate of patent or registration of utility model

Ref document number: 6122353

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150