JP2002100182A - 磁気薄膜メモリ - Google Patents

磁気薄膜メモリ

Info

Publication number
JP2002100182A
JP2002100182A JP2000294089A JP2000294089A JP2002100182A JP 2002100182 A JP2002100182 A JP 2002100182A JP 2000294089 A JP2000294089 A JP 2000294089A JP 2000294089 A JP2000294089 A JP 2000294089A JP 2002100182 A JP2002100182 A JP 2002100182A
Authority
JP
Japan
Prior art keywords
film
magnetic
write line
memory
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2000294089A
Other languages
English (en)
Inventor
Masaki Onoe
正樹 尾上
Takashi Ikeda
貴司 池田
Naoki Nishimura
直樹 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2000294089A priority Critical patent/JP2002100182A/ja
Publication of JP2002100182A publication Critical patent/JP2002100182A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)
  • Hall/Mr Elements (AREA)

Abstract

(57)【要約】 【課題】 高記録密度を実現することができる、垂直磁
化膜を用いた磁気薄膜メモリを提供する。 【解決手段】 j行k列のメモリ素子403は、(j+
1)行の書き込み線と(k+1)列目の書き込み線とが
交差する位置に重なるように配設されている。ただしj
は、1からnまでの整数であり、kは1からmまでの整
数である。こうすることによって、各メモリ素子403
間の間隔を狭くして、高い記録密度を実現することがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、垂直磁気異方性を
示す2つの強磁性層の間に非磁性層が形成されたサンド
イッチ構造となっている垂直磁化膜の磁気抵抗効果を利
用した磁気薄膜メモリに関する。
【0002】
【従来の技術】近年、固定メモリである半導体メモリ
は、情報機器の記憶手段として広く用いられている。こ
のような半導体メモリには様々な種類があり、ダイナミ
ック・ランダム・アクセス・メモリ(以降 DRA
M)、フェロエレクトロティック・ランダム・アクセス
・メモリ(FeRAM)、フラッシュ・エレクトリカリ
・イレージブル・アンド・プログラマブル・リード・オ
ンリー・メモリ(以降 フラッシュEEPROM)等
は、その1種である。このように多くの種類の半導体メ
モリが存在する理由の1つとしては、各種の半導体メモ
リの特徴にはそれぞれ一長一短があり、高速性、データ
の保持性等の全ての要求を満たす半導体メモリが存在し
ないことが挙げられる。
【0003】例えば、DRAMは、記憶密度が高く書き
換え可能回数も多いが、揮発性のメモリであるため、電
源の供給が遮断されると記憶する内容が消えてしまう。
また、フラッシュEEPROMは、不揮発性のメモリで
あるが、記憶するデータを消去するのに時間がかかるた
め、高速性が要求される情報機器には不向きである。
【0004】上述の半導体メモリに対し、記録時間、読
み出し時間、記録密度、書き換え可能回数、消費電力等
の、多くの要求を満たすメモリとして、磁気抵抗効果を
用いた磁気薄膜メモリ(以降 MRAM)が注目されて
いる。特に近年、スピン依存トンネル磁気抵抗(以降
TMR)効果を利用したMRAMは、大きな読み出し信
号が得られることから、高記録密度化あるいは高速読み
出しに有利であるとされており、近年の研究報告ではそ
の実現性が十分に実証されている。
【0005】通常、このようなMRAMでは、磁気抵抗
効果膜として面内磁化膜が使用されている。ところが、
今後、微細加工技術が進歩してメモリの素子サイズがさ
らに小さくなってくると、面内磁化膜を使用したMRA
Mでは、反磁界あるいは端面の磁化カーリングといった
影響から、情報を保持することができなくなるという問
題が生じると予想されている。この問題を回避するため
には、例えば面内磁化膜の磁性層の形状を長方形にする
ことが考えられるが、この方法では素子サイズを小さく
することができないので、記録密度の向上が期待できな
い。そこで、特開平11−213650号公報では、垂
直磁化膜を用いることにより、上述の問題を回避する方
法が提案されている。この方法では、素子サイズが小さ
くなっても、反磁界の影響が増加することがないので、
面内磁化膜を用いたMRAMよりも小さなサイズの磁気
抵抗効果膜を実現することができる。
【0006】垂直磁化膜は、基本的に、垂直磁気異方性
を示す2つの強い磁性層の間に非磁性層が形成されたサ
ンドイッチ構造となっている。垂直磁気異方性を示す磁
性層には、遷移金属−白金系の合金や多層膜、コバルト
クロム(CoCr)合金あるいは希土類−遷移金属系の
合金や多層膜が用いられる。
【0007】また、非磁性層によく用いられる材料とし
ては、銅(Cu)や酸化アルミニウム(以降 Al
23)が挙げられる。磁気抵抗効果膜において非磁性層
にCuを用いたものを巨大磁気抵抗効果(以降 GM
R)膜といい、Al23を用いたものをTMR膜とい
う。TMR膜は、GMR膜に比べて大きな磁気抵抗効果
を示し、かつ、大きな電気抵抗を有しているのでMRA
Mのメモリ素子として好ましい。
【0008】図7は、垂直磁化膜の構成を示す断面図で
ある。図中の矢印は、磁性層101、103のそれぞれ
の磁化方向を示す。図7(a)に示すように、2つの磁
性層101、103の磁化方向が同じである場合には、
垂直磁化膜の電気抵抗の値は比較的小さくなる。また、
図7(b)に示すように、2つの磁性層101、103
の磁化方向が逆である場合には、垂直磁化膜の電気抵抗
の値は比較的大きくなる。このような垂直磁化膜では、
2つの磁性層101、103のうち一方の磁性層を記録
層とし、他方を読み出し層として、上述の性質を利用す
ることで情報の読み出しをすることが可能となる。
【0009】図8に示すように、非磁性層202の下部
に位置する磁性層を記録層201とし、上部に位置する
磁性層を読み出し層203とし、記録層201の磁化方
向が上向きの場合を「1」、下向きの場合を「0」とす
る。図8(a)、(b)は、記録層201の磁化方向が
上向きで「1」が記録されている場合の図である。図8
(a)では、読み出し層203の磁化方向も上向きであ
るので、垂直磁化膜の電気抵抗の値は比較的小さくな
り、図8(b)では、読み出し層203の磁化方向が下
向きであるので、垂直磁化膜の電気抵抗の値は比較的大
きくなる。したがって、まず、読み出し層203の磁化
方向が上向きとなるように、読み出し層203に磁界を
印加してそのときの垂直磁化膜の電気抵抗の値を測定
し、次に読み出し層203の磁化方向が下向きとなるよ
うに、読み出し層203に磁界を印加してそのときの垂
直磁化膜の電気抵抗の値を測定すると、その電気抵抗の
値は、大きくなる方向に変化するので、その変化から記
録層201の記録内容が「1」であることがわかる。
【0010】また、図8(c)、(d)は、記録層20
1の磁化方向が下向きで「0」が記録されている場合の
図である。図8(c)では、読み出し層203の磁化方
向が上向きであるので、垂直磁化膜の電気抵抗の値は比
較的大きくなり、図8(d)では、読み出し層203の
磁化方向が下向きであるので、垂直磁化膜の電気抵抗の
値は比較的小さくなる。したがって、まず、読み出し層
203の磁化方向が上向きとなるように、読み出し層2
03に磁界を印加しそのときの垂直磁化膜の電気抵抗の
値を測定し、次に読み出し層203の磁化方向が下向き
となるように、読み出し層203に磁界を印加しそのと
きの垂直磁化膜の電気抵抗の値を測定すると、垂直磁化
膜の電気抵抗の値は小さくなる方向に変化するので、そ
の変化から記録層201の記録内容が「0」であること
がわかる。ただし、前述の読み出し層203に印加する
磁界は、記録層201の磁化方向が変化しないような大
きさとしなければならない。
【0011】図9は、垂直磁化膜を用いたMRAMの構
成を示す平面図である。このMRAMには、垂直磁化膜
であるメモリ素子303がn行m列に配置されており、
それらの間に(n+1)行の書き込み線301および
(m+1)列の書き込み線302が配置されている。た
だし、n、mは自然数とする。このように、MRAMで
は記録や読み出しに必要な磁界を印加するための配線が
各メモリ素子間に必要となる。したがって、垂直磁化膜
を用いたMRAMでは、メモリ素子303の素子サイズ
を小さくしても、配線の占める面積により、高記録密度
化に限界があるといった問題があった。
【0012】なお、MRAMの最小加工寸法をFとする
と、図9のMRAMのメモリ領域の寸法は、F(4n+
1)×F(4m+1)となり、n>>1、m>>1、す
なわちメモリ素子の数が多数である場合には、MRAM
の記録密度はほぼ16F2となる。
【0013】
【発明が解決しようとする課題】以上述べたように、従
来の磁気薄膜メモリ(MRAM)では、メモリ素子の素
子サイズを小さくしても、配線の占める面積によりメモ
リの高記録密度化に限界があるといった問題があった。
【0014】本発明は、高記録密度を実現することがで
きる、垂直磁化膜を用いた磁気薄膜メモリを提供するこ
とを目的とする。
【0015】
【課題を解決するための手段】上記課題を解決するため
に、本発明の磁化薄膜メモリは、垂直磁気異方性を示す
2つの強磁性層の間に非磁性層が形成されたサンドイッ
チ構造となっている垂直磁化膜であるメモリ素子をn行
m列(n、mは自然数)に配置する磁気薄膜メモリにお
いて、(n+2)行の書き込み線と(m+2)列の書き
込み線とを有し、前記各メモリ素子のうちのj行k列
(jは1以上n以下の自然数、kは1以上m以下の自然
数)のメモリ素子は(j+1)行の書き込み線と(k+
1)列の書き込み線とが交差する位置に配置されている
ことを特徴とする。
【0016】本発明の磁気薄膜メモリでは、j行k列の
メモリ素子が(j+1)行の書き込み線と(k+1)列
の書き込み線とが交差する位置に配設されることによっ
て、メモリ素子と書き込み線とを重ね合わせた構造と
し、各メモリ素子間の間隔を狭くすることができるた
め、高記録密度を実現することができる。
【0017】
【発明の実施の形態】次に、本発明の一実施形態の磁気
薄膜メモリ(MRAM)について図面を参照して詳細に
説明する。なお、全図において同一の符号がつけられて
いる構成要素はすべて同一のものを示す。
【0018】図1は、本実施形態のMRAMの構成を示
す平面図である。本実施形態のMRAMは、垂直磁化膜
であるメモリ素子403をn行m列に配置するととも
に、(n+2)行の書き込み線401および(m+2)
行の書き込み線403を備えている。そして、図1に示
すように、j行k列のメモリ素子403は、(j+1)
行の書き込み線と(k+1)行目の書き込み線とが交差
する位置に重なるように配置されている。ただし、jは
1からnまでの自然数であり、kは1からmまでの自然
数である。
【0019】本実施形態のMRAMは、メモリ素子40
3を上述のように配置することにより、各メモリ素子4
03間の間隔を狭くして、高い記録密度を実現すること
ができる。本実施形態のMRAMのメモリ領域の寸法
は、F(2n+3)×F(2m+3)となり、メモリ素
子403の素子数が多い場合の記録密度はほぼ4F2
なるので、書き込み線をメモリ素子間に配する場合より
も4倍程度の記録密度が達成される。
【0020】各メモリ素子403のうち、1つのメモリ
素子403に対して選択的に情報の記録が行われる場
合、つまり、j行k列のメモリ素子403に対して情報
の記録を行う場合には、j行と(j+2)行の書き込み
線401およびk列と(k+2)列の書き込み線402
にそれぞれ所望の電流を流し、磁界を発生させることに
よって情報の記録が行われる。ただし、各書き込み線4
01、402から発生する磁界は、その膜面に垂直な成
分が記録をしようとするメモリ素子403に対して同一
方向に印加されていることが好ましい。
【0021】例えば、図2に示すように、選択された1
つのメモリ素子501の周りに配設された書き込み線5
02〜505に、図中の矢印に示すような電流を流す
と、メモリ素子501に最も大きな磁界が印加される。
ただし、その電流の大きさは、メモリ素子501の記録
層の磁化方向だけを反転可能であるような大きさとし
て、隣接するメモリ素子が不意に記録されないようにし
なければならない。
【0022】また、断面積が長方形である1本の書き込
み線602と、メモリ素子601とが図3に示すように
配置されているとする。書き込み線602の断面の長手
方向をX軸、X軸に垂直な方向をY軸とし、X−Y座標
の原点を書き込み線602の断面の中心とする。また、
書き込み線602の幅を2Wとし、高さを2Hとし、メ
モリ素子601の中央部の座標を(x、y)とすると、
メモリ素子601の中央部に印加される磁界の膜面垂直
成分Hz(矢印)は以下の式(1)で与えられる。
【0023】
【数1】
【0024】例えば、書き込み線602が、幅2W=
0.1μm、高さ2H=1μmであるとし、スペース幅
を0.1μm、メモリ素子601のサイズが0.1μm
×0.1μm、厚さ20nmであるとし、書き込み線6
02に流す電流の密度を20mA/μm2とすると、4
本の書き込み線によって印加される膜面垂直方向の磁界
は約1600A/mとなる。本実施形態のMRAMで
は、書き込み線602の高さ2Hを高くしたり、幅2W
を狭くすることによって、印加磁界の大きさをさらに大
きくすることができる。
【0025】上述の計算結果から、本実施形態のMRA
Mのメモリ素子に用いられる磁性体は、1500A/m
以下で磁化反転することが好ましい。例えば、GdF
e、GdCo、GdFeCo、GdNdFe、GdNd
Co、GdNdCoFe等の希土類−遷移金属合金は、
その条件を満たすことが容易である。
【0026】希土類−遷移金属合金から成る磁性層の磁
化反転磁界は、膜厚、組成、成膜圧力等により変化する
ので、それらを調整することによって、読み出し層と記
録層の磁化反転磁界を所望の大きさとすることが可能で
ある。
【0027】本実施形態のMRAMの読み出しは、記録
層の磁化方向が反転しないような磁界をメモリ素子に印
加するとともに、選択されたメモリ素子に定電流を流
し、印加した磁化方向を反転させたときに生じるメモリ
素子の電圧変化を読取ることで達成される。読み出すメ
モリ素子の選択は、電界効果型などのアクテイブ素子を
用いたり、あるいは、米国特許第5、640、343号
に記載されているようにダイオードを用いることによっ
て可能であり、選択されたメモリ素子のみに定電流を流
し、その電流変化を読み出すことができる。
【0028】以上述べたように、本実施形態のMRAM
は、j行k列のメモリ素子が(j+1)行の書き込み線
と(k+1)列の書き込み線とが交差する位置に配置さ
れることによって、各メモリ素子間の間隔を狭くするこ
とができるため、高記録密度を実現することができる。
【0029】
【実施例】以下、実施例により、本発明の効果を具体的
に説明する。なお、本発明はこれらの実施例に限定され
るものではない。
【0030】(第1の実施例)図4は、第1の実施例の
磁気薄膜メモリの構成を示す断面図である。この磁気薄
膜メモリで使用するメモリ素子703には、記録層とし
て膜厚5nmのGd21Fe79が用いられ、読み出し層と
して膜厚5nmのGd20Fe80が用いられ、記録層と読
み出し層との間の非磁性層として膜厚2nmのAl23
絶縁体が用いられたTMR膜である。なお、このTMR
膜の各層の膜厚や組成は、書き込み線701、707か
ら発生する磁界の大きさや回路の電気抵抗の大きさから
最適化されるのが望ましく、上述の条件に固定されるべ
きものではない。
【0031】メモリ素子703の下部には、ダイオード
704が直列に接続されている。また、メモリ素子70
3およびダイオード704の上下には、Al50Cu50
ら成る膜厚20nmの読み出し線702、705が形成
されていて、それぞれメモリ素子703およびダイオー
ド705に接続されている。さらに、それらの上下に
は、Al50Cu50から成る膜厚1μmの書き込み線70
1、707が設けられている。絶縁体706としてはA
23が用いられるのが一般的であり、十分な絶縁性を
有していて、かつ耐食性に優れた材料が好適に用いられ
る。例えば、絶縁体706としては、他にSi34が使
用可能である。また、基板708としては、表面酸化処
理されたSiウエハが用いられるが、表面が平滑化され
ていれば、特に基板708として用いられる材料は限定
されない。
【0032】図5は、本実施例の磁気薄膜メモリの等価
回路図である。この磁気薄膜メモリでは、j行k列にあ
るメモリ素子805への記憶は、j行と(j+2)行の
書き込み線803およびk列と(k+2)列との書き込
み線804にそれぞれ所望の電流を流し磁界を発生させ
ることによって行われる。ただし、j行の書き込み線8
03と、(j+2)行の書き込み線803とに流す電流
の向きは逆すなわち反平行とし、k列の書き込み線80
4と、(k+2)列の書き込み線804とに流す電流の
向きも反平行とする。これらの電流の方向は、記憶され
る情報による。
【0033】メモリから記憶内容を読み出す際には、上
述の記憶の場合と同様に、4本の書き込み線803、8
04に電流を流し、同時にメモリ素子805に読み出し
線801、802を通じて定電流を流す。書き込み線8
03、804に流した電流の方向を連続して反転させる
ことで、メモリ素子805に印加される磁界の方向を反
転させ、その時に生じるメモリ素子805の電圧変化を
検出する。ただし、書き込み線803、804に流す電
流は、メモリ素子805の記録層の磁化方向が反転しな
いように比較的小さい電流とする。
【0034】(第2の実施例)図6は、第1の実施例の
磁気薄膜メモリの構成を示す断面図である。この実施例
の磁気薄膜メモリは、第1の実施例の読み出し線70
2、705を書き込み線901、905で代用するもの
である。図6に示すように、書き込み線901、905
は、メモリ素子902に接続されている。本実施例のM
RAMへの記録は、第1の実施例のMRAMと同様に行
われる。そして、読み出しの際には、第1の実施例のM
RAMと同様に、j行と(j+2)行の書き込み線90
5およびk列と(k+2)列の書き込み線901にそれ
ぞれ所望の電流を流し、(j+1)行の書き込み線90
5と(k+1)列の書き込み線901とに定電流を流
す。そして、メモリ素子902に印加される磁界の方向
を連続して反転させることにより発生するメモリ素子9
02の電圧変化を検出する。
【0035】なお、第1、第2の実施例のMRAMで
は、記録されている情報を読み出す場合、読み出し層の
磁化のみを反転させてメモリ素子の抵抗変化を検出する
方法を述べたが、その方法に限らず、例えば、メモリ素
子を、記録層と磁化方向が初期化され反転しないピン層
とから成る構成として、記録層の磁化方向によって異な
る抵抗値を検出する方法を用いてもよい。
【0036】
【発明の効果】以上述べたように、本発明の磁化薄膜メ
モリは、j行k列のメモリ素子が(j+1)行の書き込
み線と(k+1)列の書き込み線とが交差する位置に配
設されることによって、メモリ素子と書き込み線とを重
ね合わせた構造として、各メモリ素子間の間隔を狭くす
ることができるため、高記録密度を実現することができ
る。
【図面の簡単な説明】
【図1】本発明の一実施形態のMRAMの構成を示す平
面図である。
【図2】本発明の一実施形態のMRAMへ記録する際に
書き込み線に流す電流の方向を示す図である。
【図3】本発明の一実施形態のMRAMにおけるメモリ
素子と書き込み線との位置関係を示す断面図である。
【図4】本発明の第1の実施例のMRAMの構造を示す
断面図である。
【図5】本発明の第1の実施例のMRAMの等価回路図
である。
【図6】本発明の第2の実施例のMRAMの構造を示す
断面図である。
【図7】垂直磁化膜の構成を示す断面図である。
【図8】垂直磁化膜の記録の読み出し方法を示す断面図
である。
【図9】従来のMRAMの構成を示す平面図である。
【符号の説明】
101、103 磁性層 102 非磁性層 201 記録層 202 読み出し層 301、302、401、402、502〜505
書き込み線 303、403、501、601、703、805、9
02 メモリ素子 602、701、707、803、804、901、9
05 書き込み線 702、705、801、802 読み出し線 704、806、903 ダイオード 706、904 絶縁体 708、906 基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 27/105 H01L 43/08 Z 43/08 27/10 447 (72)発明者 西村 直樹 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内 Fターム(参考) 5E049 AA01 BA08 CB02 DB02 DB14 5F083 FZ10 JA36 JA37 JA38

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 垂直磁気異方性を示す2つの強磁性層の
    間に非磁性層が形成されたサンドイッチ構造となってい
    る垂直磁化膜であるメモリ素子をn行m列(n、mは自
    然数)に配置する磁気薄膜メモリにおいて、 (n+2)行の書き込み線と(m+2)列の書き込み線
    とを有し、 前記各メモリ素子のうちのj行k列(jは1以上n以下
    の自然数、kは1以上m以下の自然数)のメモリ素子は
    (j+1)行の書き込み線と(k+1)列の書き込み線
    とが交差する位置に配置されていることを特徴とする磁
    気薄膜メモリ。
  2. 【請求項2】 j行および(j+2)行の書き込み線と
    k列および(k+2)列の書き込み線とにそれぞれ所望
    の電流を流して磁界を発生させることによって前記j行
    k列のメモリ素子への記録あるいは読み出しが行われる
    請求項1記載の磁気薄膜メモリ。
  3. 【請求項3】 j行および(j+2)行の書き込み線と
    k列および(k+2)列の書き込み線とに流れる電流に
    よって発生する磁界の前記j行k列のメモリ素子に印加
    される成分の方向は、前記メモリ素子の膜面に対して垂
    直であり、全て同一方向である請求項2記載の磁気薄膜
    メモリ。
  4. 【請求項4】 前記垂直磁化膜は、前記非磁性層が金属
    層の巨大磁気抵抗磁化膜である請求項1から3のいずれ
    か1項記載の磁気薄膜メモリ。
  5. 【請求項5】 前記垂直磁化膜は、前記非磁性層が絶縁
    層のスピン依存トンネル効果膜である請求項1から3の
    いずれか1項記載の磁気薄膜メモリ。
  6. 【請求項6】 前記垂直磁化膜の強磁性層は希土類金属
    および遷移金属からなる請求項1から5のいずれか1項
    記載の磁気薄膜メモリ。
JP2000294089A 2000-09-27 2000-09-27 磁気薄膜メモリ Pending JP2002100182A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000294089A JP2002100182A (ja) 2000-09-27 2000-09-27 磁気薄膜メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000294089A JP2002100182A (ja) 2000-09-27 2000-09-27 磁気薄膜メモリ

Publications (1)

Publication Number Publication Date
JP2002100182A true JP2002100182A (ja) 2002-04-05

Family

ID=18776762

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000294089A Pending JP2002100182A (ja) 2000-09-27 2000-09-27 磁気薄膜メモリ

Country Status (1)

Country Link
JP (1) JP2002100182A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190613B2 (en) 2003-06-23 2007-03-13 Kabushiki Kaisha Toshiba Magnetic random access memory device having thermal agitation property and high write efficiency
WO2007052426A1 (ja) * 2005-11-02 2007-05-10 Sharp Kabushiki Kaisha クロスポイント構造の半導体記憶装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190613B2 (en) 2003-06-23 2007-03-13 Kabushiki Kaisha Toshiba Magnetic random access memory device having thermal agitation property and high write efficiency
CN100419905C (zh) * 2003-06-23 2008-09-17 株式会社东芝 抗热干扰和具有高写入效率的磁随机存取存储器设备
WO2007052426A1 (ja) * 2005-11-02 2007-05-10 Sharp Kabushiki Kaisha クロスポイント構造の半導体記憶装置

Similar Documents

Publication Publication Date Title
JP2784439B2 (ja) 磁気抵抗記憶素子、アレイおよび装置
CN101751991B (zh) 电阻变化型存储装置
JP3667244B2 (ja) 磁気抵抗素子、それを用いたメモリ素子、磁気ランダムアクセスメモリ及び磁気ランダムアクセスメモリの記録再生方法
JP2005294376A (ja) 磁気記録素子及び磁気メモリ
JP6815297B2 (ja) 磁気メモリ
JP2008177421A (ja) 記憶素子、メモリ
CN102280136A (zh) 磁存储器元件和磁存储器器件
JP2001196658A (ja) 磁気素子及び磁気記憶装置
JP4543901B2 (ja) メモリ
JPWO2016063448A1 (ja) 磁気メモリ及び磁気メモリ素子へのデータ書き込み方法
JP2008016503A (ja) 記憶装置
JP2002289807A (ja) 磁気メモリ装置および磁気抵抗効果素子
JP2005310829A (ja) 磁気メモリ及びその記録方法
JP4187021B2 (ja) 記憶素子及びメモリ
JP5034317B2 (ja) 記憶素子及びメモリ
US7042036B2 (en) Magnetic memory using single domain switching by direct current
JP3634761B2 (ja) 磁気抵抗素子、該磁気抵抗素子を用いたメモリ素子及び磁気ランダムアクセスメモリ、並びに記録再生方法
US6898115B2 (en) Magnetoresistive element, and magnetic memory using the same
JP7347799B2 (ja) 磁気抵抗効果素子及び磁気メモリ
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2002368306A (ja) 磁気抵抗効果膜およびそれを用いたメモリ
JP2006049436A (ja) 記憶素子及びメモリ
JP2007027197A (ja) 記憶素子
JP2002100182A (ja) 磁気薄膜メモリ
JP2004311513A (ja) 磁気記憶装置およびその製造方法