KR100446888B1 - 자기저항효과막 및 그를 이용한 메모리 - Google Patents

자기저항효과막 및 그를 이용한 메모리 Download PDF

Info

Publication number
KR100446888B1
KR100446888B1 KR10-2002-0031634A KR20020031634A KR100446888B1 KR 100446888 B1 KR100446888 B1 KR 100446888B1 KR 20020031634 A KR20020031634 A KR 20020031634A KR 100446888 B1 KR100446888 B1 KR 100446888B1
Authority
KR
South Korea
Prior art keywords
magnetic
film
memory
magnetization
magnetic field
Prior art date
Application number
KR10-2002-0031634A
Other languages
English (en)
Other versions
KR20030011228A (ko
Inventor
이케다타카시
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20030011228A publication Critical patent/KR20030011228A/ko
Application granted granted Critical
Publication of KR100446888B1 publication Critical patent/KR100446888B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3227—Exchange coupling via one or more magnetisable ultrathin or granular films
    • H01F10/3231—Exchange coupling via one or more magnetisable ultrathin or granular films via a non-magnetic spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3286—Spin-exchange coupled multilayers having at least one layer with perpendicular magnetic anisotropy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24355—Continuous and nonuniform or irregular surface on layer or component [e.g., roofing, etc.]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Semiconductor Memories (AREA)
  • Thin Magnetic Films (AREA)
  • Magnetic Heads (AREA)

Abstract

본 발명의 자기저항효과막은, 수직자성막으로 구성된 제 1자성층(111)과, 상기 제 1자성층위쪽에 적층된 수직자성막으로 구성된 제 2자성층(113)과, 상기 제 1 및 제 2자성층 사이에 샌드위치된 비자성층(112)과를 포함하는 자기저항효과막에 있어서, 상기 제 1 및 제 2자성층중의 하나와 비자성층사이에 입상의 형상으로 형성되고 제 1 및 제 2자성층 중의 하나보다 큰 스핀분극율을 가진 제 1자성영역(114)이 형성되어 있고, 제 1자성영역은 상기 제 1 및 제 2자성층 중의 하나와 교환결합되도록 배열되는 것으로 특징지워진다.

Description

자기저항효과막 및 그를 이용한 메모리{MAGNETO-RESISTANCE EFFECT FILM AND MEMORY USING IT}
본 발명은 자기저항효과막 및 그를 이용한 메모리에 관한 것이다.
최근, 고체메모리인 반도체메모리는 정보기기에 많이 이용되었고, 또한 동적 임의접근기억장치(DRAM), 강유전성 임의접근기억장치(FeRAM), 플래시 전기적 소거및 프로그램가능 읽기전용기억장치(EEPROM) 등을 포함하는 각종 타입이 있다. 이들 반도체메모리의 특징은 장점과 단점을 모두 포함하고, 또한 현재의 정보기기에 의해 요구된 명세를 모두 만족시키는 메모리가 존재하지 않는다. 예를 들면, DRAM은 기록밀도가 높고 재기록가능 횟수도 많지만, 전원이 끊어지면 정보가 사라지는 휘발성메모리이다. 플래시 EEPROM은 비휘발성이지만, 정보의 소거를 위한 긴시간이 필요하고, 따라서 정보의 고속처리에는 적합하지 않다.
상기 설명한 반도체메모리와 대조하여, 자기저항효과 임의접근기억장치(MRAM)는, 기록시간, 판독시간, 기록밀도, 재기록가능 횟수, 소비전력 등에 있어서 많은 정보기기로부터 요구되는 명세를 모두 만족시킬 수 있는 메모리이다. 특히, 스핀의존 터널자기저항(TMR)효과수율을 이용한 MRAM은, 큰 판독신호를 얻을 수 있고, 높은 기록밀도와 고속 판독에 유리하고, 또한 최근 연구보고에 있어서 MRAM으로서의 실현성이 실증되고 있다.
MRAM소자로서 이용된 자기저항효과막의 기본 구성은, 비자성층을 개재하여 2개의 자성층이 인접하여 형성된 샌드위치구조이다. 비자성막을 위해 자주 사용된 재료는 Cu와 Al2O3이다. Cu 등과 같은 도체로 이루어진 비자성층을 가진 자기저항효과막은 거대자기저항(GMR)막이라 칭하고, 또한 Al2O3등과 같은 절연체로 이루어진 비자성층을 가진 자기저항효과막은 스핀의존 터널자기저항효과(TMR)막으로 칭한다. 일반적으로, TMR막은 GMR막보다 큰 자기저항효과를 나타낸다.
MRAM의 기록밀도를 증가시키기 위하여 소자크기를 감소시키면, 면내자화막(in-plane-magnetized film)을 사용한 MRAM은 반자계 또는 단면의 자화의 컬링의 영향때문에 정보를 유지할 수 없는 문제가 생긴다. 이 문제점을 회피하기 위하여, 예를 들면 자성층을 직사각형형상으로 형성하는 방법이 있지만, 이 방법은 소자크기를 감소시킬 수 없다. 따라서, 기록밀도의 향상이 그 방법에 의해 기대될 수 없다. 따라서, 예를 들면 일본국 특개평 11-213650(미국 특허 6,219,275)호 공보에 개시된 바와 같이, 수직자화막을 이용함으로써 상기 문제점을 회피하는 것이 제안되었다. 소자크기가 작아져도 반자계는 증가하지 않는 이 방법에서는, 면내 자화막을 사용한 MRAM보다 작은 크기의 자기저항효과막을 실현하는 것이 가능하다.
수직자화막을 사용한 자기저항효과막의 경우에, 면내 자화막을 사용한 자기저항효과막의 경우와 마찬가지로, 자기저항효과막의 전기저항은 2개의 자성층의 자화방향이 서로 평행한 상태에서 비교적 작지만, 자화방향이 서로 반평행인 상태에서 비교적 크다. 도 1a 내지 도 1d는 수직자화막을 이용한 자기저항효과막의 자화상태와 저항크기 사이의 관계를 설명하는 도면이다. 도 1a 내지 도 1d에서, 각 자기저향효과막은, 제 1자성층(판독층)(21)과, 상기 판독층(21)위쪽에 적층되고 판독층(21)보다 높은 보자력을 가진 수직자화막으로 이루어진 제 2자성층(기록층)(23)과, 이들 층사이에 샌드위치된 비자성층(22)으로 구성된다. 판독층(21)과 기록층(23)에 도시된 화살표는 각 층에서의 자화방향을 나타낸다. 본 실시예에서 기록층(23)의 위쪽 자화방향은 "1"로 나타내고, 또한 아래쪽 방향은 "0"으로 나타낸다고 가정한다.
도 1a에 도시한 바와 같이, 2개의 층에서 자화방향이 모두 위쪽인 경우에, 자기저항효과막의 자기저항은 비교적 작다. 도 1c에서 도시한 바와 같이, 판독층(21)에서 자화방향이 아래쪽이고 또한 기록층(23)에서 자화방향이 아래쪽인 경우에, 전기저항은 비교적 크다. 따라서, "1"의 기록상태에서 판독층(21)의 자화가 위쪽으로 향도록 외부자계를 인가한 후, 판독층(21)의 자화가 아래쪽으로 향하도록 다른 외부자계를 인가한 경우에, 자기저항효과막의 전기저항은 증가하도록 변화한다. 이 변화는 "1"의 정보를 판독하게 한다. 그러나, 판독동작시에 인가된 외부자계는 기록층(23)에서 자화방향이 변화되지 않는 것과 같은 강도이다. 한편, 도 1b에 도시한 바와 같이, 판독층(21)의 자화방향이 위쪽이고 기록층(23)의 자화방향이 아래쪽인 상태에서 전기저항이 비교적 큰 반면에, 도 1d에 도시한 바와 같이, 2개의 자성층의 자계방향이 모두 아래쪽인 상태에서 전기저항은 비교적 작다. 따라서, 상기와 유사한 판독동작이 "0"의 기록상태에서 행해지는 경우에, 전기저항은 감소하는 것으로 변화한다. 따라서, 이 변화는 "0"의 정보를 판독하게 한다.
상기한 판독층과 기록층을 위한 수직자화막으로서 주로 사용된 재료는, Gd, Dy, Tb 등의 희토류금속으로부터 선택된 적어도 하나의 원소와 Co, Fe, Ni 등의 천이금속으로부터 선택된 적어도 하나의 원소의 합금막 및 인공격자막과; Co/Pt 등의 천이금속과 귀금속의 인공격자막과; CoCr 등의 막면에 수직인 방향으로 결정자기이방성을 가진 합금막과를 포함한다. 이들 재료중에서, 희토류금속과 천이금속으로이루어진 아모퍼스(amorphous)합금은 가장 용이하게 수직자화막이 되고, 또한 메모리소자에 사용하기에 적합하다. 특히, 보자력과 포화를 위한 자계를 감소시키는 것이 가능하기 때문에, 희토류금속으로서 Gd를 함유하는 아모퍼스합금은 메모리소자에 보다 바람직하게 적용가능하다.
또한, 큰 자기저항효과를 얻기 위하여, 비자성막을 가진 계면에 큰 스핀분극율을 가진 자성재료를 위치시킬 필요가 있다. 그러나, 비자성막이 상기한 Gd를 함유하는 아모퍼스합금으로 이루어진 자성막사이에 샌드위치된 3층구조의 자기저항효과막에서 큰자기저항효과를 얻을 수 없는 문제가 있다. 그 원인은 비자성막을 가진 계면에 Gd원자가 존재하고 있기 때문이다. 즉, 4f전자는 Gd의 자화에 신뢰성이 있고, 전도전자와 상이하다. 이러한 원자가 비자성층을 가진 계면에 존재하는 경우에, GMR막의 경우는 Gd원자에 충돌하는 전자가 스핀산란을 행하지 않고, 또는 TMR막의 경우는 스핀터널링을 행하지 않는다. 따라서, 자기저항효과막에서 자기저항효과는 전체적으로 낮게 나타난다.
본 발명의 목적은, 종래 기술의 문제점을 해결하고, 또한 큰 자기저항효과를 가진 자기저항효과막과 그를 이용한 메모리를 제공하는 데 있다.
도 1a, 도 1b, 도 1c 및 도 1d는 자기저항효과막의 자화된 상태와 저항크기 사이의 관계를 설명하는 도면.
도 2는 본 발명의 자기저항효과막의 제 1실시예를 도시하는 개략적인 단면도.
도 3은 본 발명의 자기저항효과막의 제 2실시예를 도시하는 개략적인 단면도.
도 4는 자기저항효과막의 비교예를 도시하는 개략적인 단면도.
도 5는 본 발명의 자기저항효과막을 이용한 메모리의 일부를 도시하는 개략적인 단면도.
도 6은 도 5의 메모리에 사용된 자기저항효과막의 구성을 도시하는 개략적인 단면도.
도 7은 도 5의 메모리에 정보를 기록하는 기입선의 회로도.
도 8은 도 5의 메모리에 기록된 정보를 판독하는 전기회로도.
도 9는 본 발명의 자기저항효과막을 이용한 메모리에 정보를 기록하고 메모리에 기록된 정보를 판독하는 전기회로를 도시하는 도면.
〈도면의 주요부분에 대한 간단한 설명〉
1 : 실리콘기판 11 : p형 실리콘기판
12,13 : n형 확산영역 21 : 판독층
22, 112 : 비자성층 23 : 기록층
100 : 고정저항 101~109 : 자기저항효과막
111 : 제 1자성층 113 : 제 2자성층
114 : 제 1자성영역 115 : 제 2자성영역
116 : 보호막 121 : 절연막
122 : 상부전극
211,212,213,214,223,224,225,226 : 트랜지스터
311,312,313,314,321,322,323,324 : 도체
342 : 워드선 356 : 접지선
358 : 로컬와이어 411 : 전원
500 : 감지증폭기
본 발명의 상기 목적은, 수직자화막으로 이루어진 제 1자성층과, 상기 제 1자성층위쪽에 적층된 수직자화막으로 이루어진 제 2자성층과, 제 1 및 제 2자성층 사이에 샌드위치된 비자성층과, 제 1 및 제 2자성층 중의 하나와 비자성층사이에 입상의 형상으로 형성되고 또한 제 1 및 제 2자성층 중의 하나보다 큰 스핀분극율을 가진 제 1자성영역과를 포함하는 자기저항효과막에 있어서, 제 1자성영역은 제 1 및 제 2자성층 중의 하나와 교환결합된 것으로 특징지워진 자기저항효과막에 의해 달성된다. 또한, 본 발명의 목적은, 자기저항효과막으로 구성된 메모리소자와, 메모리소자에 정보를 기록하는 수단과, 메모리소자에 기록된 정보를 판독하는 수단과를 포함하는 메모리에 있어서, 자기저항효과막은 수직자화막으로 이루어진 제 1자성층과, 상기 제 1자성층위쪽에 적층된 수직자화막으로 이루어진 제 2자성층과, 제 1 및 제 2자성층 사이에 샌드위치된 비자성층과, 제 1 및 제 2자성층 중의 하나와 비자성층사이에 입상의 형상으로 형성되고 제 1 및 제 2자성층 중의 하나보다 큰 스핀분극율을 가진 제 1자성영역과를 포함하고, 제 1자성영역은 제 1 및 제 2자성층 중의 하나와 교환결합된 것으로 특징지워진 메모리에 의해 달성된다.
도 2는 본 발명에 의한 자기저항효과막의 제 1실시예를 도시하는 개략적인 단면도이다. 도 2에서, 제 2자성층(113)은 제 1자성층(111)위쪽에 비자성층(112)을 개재하여 적층된다. 즉, 비자성층(112)은 제 1자성층(111)과 제 2자성층(113)사이에 샌드위치된다. 입상의 형상의 제 1자성영역은(114)은 제 2자성층(113)과 비자성층(112) 사이의 계면에 형성된다. 제 1자성영역(114)은 제 2자성층(113)보다 큰 스핀분극율을 가진다. 제 1자성영역(114)은 제 2자성층(113)과 교환결합된다.
제 1자성층(111)과 제 2자성층(113)으로 이루어진 수직자화막은 희토류금속과 천이금속의 아모퍼스합금으로 형성되는 것이 바람직하다. 비자성층(112)은 Cu또는 Al2O3로 형성되는 것이 바람직하다. 제 1자성영역(114)은, 입상의 형상이고 높은 스핀분극율을 가진 재료, 예를 들면 Co 또는 CoFe합금으로 형성된다. 일반적으로, Co 또는 CoFe합금자체는 큰 수직 자기이방성을 나타내지 않는다. 따라서, 막형상으로 형성된 경우에, 자화는 반자계의 영향때문에 막의 면내방향으로 향한다. 따라서, 막면에 수직인 방향으로 자화를 향하게 하기 위하여 고에너지가 필요하다. 그러나, Co, CoFe합금 등의 자성재료가 구형상으로 형성되는 경우에, 형상이방성이 없기 때문에, 비교적 용이하게 자화를 임의의 방향을 향하게 할 수 있다. 실제로 완전한 구형상으로 자성재료를 형성하는 것은 어렵지만, 입상의 형상으로 형성된 이들 자성재료는 구형상으로 형성된 경우와 마찬가지의 효과를 달성할 수 있다. 자성재료의 형상은, 형성방법, 형성조건 및 하부층의 상태에 따라 상이하다. 자성재료는 스퍼터링보다 증발에 의해 입상의 형상으로 용이하게 형성될 수 있다.
도 2는, 제 1자성영역(114)이 비자성층(112)과 제 2자성층(113)사이의 계면에 형성되지만, 상기 설명한 바와 같은 높은 스핀분극율을 가진 재료로 이루어진 자성영역이 비자성막(112)과 제 1자성층(111)사이의 계면에 형성될 수 있는 구성을 도시한다. 또한, 높은 스핀분극율을 가진 재료로 이루어진 자성영역은, 각각 제 1자성층(111)과 비자성층(112)사이의 계면과 제 2자성층(113)과 비자성층(112)사이의 계면에서 제 1자성영역과 제 2자성영역으로서 각각 형성될 수 있다. 자기저항효과는 한쪽 계면에 자성영역을 가진 구성에서 보다 양쪽 계면에 자성영역을 가진구성에서 더욱 눈에 띄게 나타낸다.
제 1자성층(111)과 비자성층(112) 사이의 계면, 또는 제 2자성층(113)과 비자성층(112) 사이의 계면에 형성된 자성영역에서, 자화는 제로의 자계에서, 즉 외부로부터 자계의 인가가 없는 상태에서 막면에 수직인 방향으로 향하는 것이 바람직하다. 상기 설명한 바와 같은 자성영역에서 자화가 막면에 수직인 방향으로 비교적 경사진 경우에, 자성영역에서 자화는 막면에 수직인 방향으로 자계의 인가를 가진 막면에 수직인 방향으로 신속하게 향하게 되는 것이 바람직하다. 본 발명의 자기저항효과막이 메모리소자에 적용되는 경우에, 기록 또는 판독동작시에 자기저항효과막에 자계를 인가하는 수단은 종종 전류에 의해 생성된 자계를 인가하기 위해 도체를 통해서 막에 전류를 흐르게 하는 수단이다. 이 도체는 일반적으로 Al 또는 Al합금으로 이루어지고, 또한 전류밀도의 한계가 있다. 따라서, 메모리소자의 자기저항효과막에 인가될 수 있는 자계의 강도의 한계가 있다. 메모리소자에 실제로 인가될 수 있는 자계의 강도는 메모리셀의 구조에 따라 상이하지만, 한계는 대략 4㎄/m이다. 따라서, 제 1자성층과 비자성층 사이의 계면 또는 제 2자성층과 비자성층 사이의 계면에 형성된 자성영역에서 자화는, 4㎄/m 이하의 자계가 외부로부터 인가된 상태에서 막면에 수직인 방향으로 항하게 할 필요가 있다.
자기저항효과막에서, 2개 이상의 자성층은 수㎚두께의 비자성층을 개재하여 적층되고, 또한 정자기결합력은 2개의 자성층 사이에 작용한다. 특히, TMR막의 비자성층은 대략 2nm두께의 초박막이므로, 자성층에서 자화의 강도가 높으면 정자기결합력은 매우 커진다. 다음에, 2개의 자성층에서 역자화는 어떤 경우에 동일한 강도의 인가된 자계에 의해 초래될 수 있다.
Co, CoFe합금 등의 강한 자화를 가진 자성재료가 본 발명의 자기저항효과막의 경우와 마찬가지로 비자성층의 계면에 접촉하도록 놓여진 경우에, 큰 정자기결합력은 작용되는 것이 기대된다. 정자기결합력의 감소방법은, 제 1자성층 또는 제 2자성층에서 자화가 자성층에서의 자화의 최종자계의 강도와 자성영역에서의 자화(입상의 형상의 자성재료)를 감소시키기 위하여 계면에 형성된 제 1 또는 제 2자성영역에서 자화에 대향하는 방향으로 향하게 한 방법이 될 수 있다. 예를 들면, 입상의 형상의 자성재료가 CoFe이고 제 1 또는 제 2자성층이 GdFe인 경우에, 자성층의 조성이 희토류(Gd)-부격자-자화-도미넌트인 경우에 달성될 수 있다. CoFe막(자성영역)이 GdFe막(자성층)과 교환결합된 경우에, CoFe막에서 Co원자의 스핀 및 Fe원자의 스핀은 GdFe막에서 Fe원자의 스핀에 평행하지만, Gd원자의 스핀에 반평행이다. 따라서, 조성이 Gd-부격자-자화-도미넌트인 경우에, GdFe막에서 자화의 방향은 CoFe막에서 자화의 방향에 반평행이 되고, 따라서 2개의 자성재료의 최종 자화는 강도가 낮게 된다.
메모리소자에 자기저항효과막을 적용하는 구성으로, 비자성층과 접촉하여 형성된 2개의 자성층 중의 하나가 기록동작에 인가된 자계에 의해 역전되지만, 다른 자성층에서 자화는 역전되지 않는 구성과, 2개의 자성층에서 자화가 모두 역전되는 구성과의 고려가능한 2개의 형태가 있다. 그러나, 2개의 자성층에서 자화가 모두 역전되는 경우에, 각 자성층에서 자화를 역전시키는 데 필요한 자계는 강도가 상이하다. 즉, 도 2에 도시된 자기저항효과막이 메모리소자에 인가된 경우에, 제 1자성층(111) 및 제 2자성층(113)은 서로 상이한 보자력을 가지는 것이 필요하다. 이들 자성층의 큰 보자력을 가진 하나를 기록층으로서 사용하고, 작은 보자력을 가진 다른 것을 판독층으로서 사용하는 것이 일반적으로 실시된다.
역전가능한 자화가 되는 자성층 중의 하나만을 가진 자기저항효과막이 메모리소자로서 사용된 경우에, 비파괴성의 방식으로 기록된 정보를 출력하기 위하여, 자기저항효과막의 전기저항은 고정된 저항값보다 크거나 작은지를 결정하기 위하여 자기저항효과막의 자화상태를 유지하면서 예를 들면 고정저항의 저항값과 비교한다.
2개의 자성층에서 자화가 모두 역전가능한 경우에, 정보는 비교적 강한 자계를 가진 역자화를 행한 자성층에 기록되고, 기록된 정보는 다른 자성층에서 자화를 역전하고 그 때에 저항의 변경을 검출함으로써 판독된다.
자기저항효과막에서 자화의 방향을 변경시키기 위하여, 자계는 막면에 수직인 방향으로 인가된다. 자기저항효과막이 메모리소자인 경우에, 막면에 수직인 방향에서 인가된 자계는 기록되는 정보에 의거하여 결정된 방향으로의 자계이다. 따라서, 막면에 수직인 방향으로 인가된 자계는 그 방향을 신속하게 변경할 수 있는 것이 필요하다. 이 이유로, 자기저항효과막을 이용한 메모리는, 일반적으로 막면에 수직인 방향으로 인가된 자계가 도체를 통하여 흐르는 전류에 의해 발생되고 또한 자계의 방향이 전류의 방향을 변경시킴으로써 다른 방향으로 절환되도록 구성된다.
막면에 수직인 방향으로의 자계이외에, 막의 면내방향 중에서 임의의 방향으로 자계를 인가함으로써, 자기저항효과막에 인가된 자계의 강도를 감소시키는 것이 또한 가능하다. 이 방법의 적용은 어떤 메모리소자에 선택적으로 기록되게 한다. 면내방향으로 인가된 자계는, 예를 들면 영구자석의 사용에 의해, 또는 자기저항효과막의 위쪽 또는 아래쪽에 도체를 위치시키고 그에 의해 발생된 자계를 막에 인가함으로써 발생될 수 있다. 또한, 면내자계를 인가하기 위한 와이어는 메모리소자에서 비트선으로서 또한 사용될 수 있다.
(제 1실시예)
도 3은 본 발명에 의한 자기저항효과막의 제 2실시예를 개략적으로 도시하는 단면도이다. 도 3에서, (1)은 실리콘기판을 나타내고, (111)은 하부전극으로서 기능하는 제 1자성층을 나타내고, (112)는 비자성층을 나타내고, (113)은 제 2자성층을 나타내고, (114)는 제 1자성영역을 나타내고, (116)은 보호막을 나타내고, (121)은 절연막을 나타내고, 또한 (122)는 상부전극을 나타낸다. 본 실시예에서, 제 1자성층(111)보다 큰 스핀분극율을 가진 자성영역(114)은 제 1자성층(111)과 비자성층(112)사이에 입상의 형상으로 형성된다. 제 1자성영역(114)은 제 1자성층(111)과 교환결합된다.
도 3에 도시한 자기저항효과막은 하기 설명하는 바와 같은 공정에 의해 제조된다. 우선, 실리콘기판(1)을 진공챔버에 위치시키고, Gd-부격자-자화-도미넌트 Gd26Fe74로 구성된 수직으로 자화된 막은 스퍼터링에 의해 기판(1)위에 50nm의 두께로 제 1자성층(111)으로서 형성된다. 다음에, 진공챔버를 진공상태로 유지하면서, 복수의 Co존(zone)은 증발에 의해 제 1자성층(111)의 표면위에 대략 2.5nm의 평균직경을 가진 입상의 형상으로 제 1자성층(114)으로서 형성된다. 또한, Al2O3막은 스퍼터링에 의해 제 1자성영역(114)위에 1.5nm의 두께로 비자성층(112)으로서 형성된 후, 기판은 자연산화막을 효과적으로 하기 위한 분위기에 노출시킨다.
다음에, 기판(1)은 진공챔버로 이동되고, 또한 Fe-부격자-자화-도미넌트 Tb19Fe81의 막은 스퍼터링에 의해 비자성막(112)위에 30nm의 두께로 제 2자성층(113)으로서 형성된다. 또한, Pt막은 제 2자성층(113)위에 5nm의 두께로 보호막(116)으로서 형성된다.
다음에, 제 1레지스트층은 상기 설명한 바와 같이 적층된 층위에 1㎛×1㎛의 크기로 형성되고, Tb19Fe81막은 밀링시스템(milling system)에 의해 제 1레지스트층의 아래쪽 영역이외의 영역으로부터 제거된다. 다음에, Al2O3막은 30nm의 두께로 절연막(121)으로서 형성된다. 그 후, 그 위에 퇴적된 제 1레지스트층 및 Al2O3막은 제거된다. 다음에, 제 2레지스트층은 덤벨-보어 패턴으로 형성되고, Al막이 그 위에 퇴적된 후에, 제 2레지스트층을 올리고, 이에 의해 덤벨형상의 상부전극(122)을 형성한다. 또한, 제 1자성층(하부전극)(111)에 콘택트전류원과 전압계를 접속하기 위하여, 절연막(121)의 일부는 이온밀링(ion milling)에 의해 제거되고, 이에 의해 콘택트홀(123)을 형성한다.
콘택트전류원과 전압계는, 자기저항효과막의 자기저항의 변화율을 측정하기위하여 상기 설명한 바와 같이 제조된 자기저항효과막에 접속되고, 측정결과는 30%이다.
(비교예)
도 4는 자기저항효과막의 비교예를 도시하는 개략적인 단면도이다. 도 4의 자기저항효과막은, 제 1자성영역(114)으로 형성되지 않는 것을 제외하고는, 도 3에 도시한 자기저항효과막과 마찬가지의 구성을 가진다. 따라서, 도 4에서 동일한 참조 부호는 도 3에서와 동일한 부재를 나타내고, 그 상세한 설명은 이하 생략한다.
도 4의 자기저항효과막은, 진공증착에 의한 제 1자성영역(114)을 형성하는 단계의 생략을 제외하고는, 제 1실시예와 마찬가지의 순서와 동일한 방법에 의해 제조된다. 이와 같이 제조된 자기저항효과막의 자기저항의 변화율은 제 1실시예와 동일한 방법에 의해 측정되고, 결과는 1.8%이다.
(제 2실시예)
도 5는 본 발명의 자기저항효과막을 이용한 메모리의 일부를 개략적으로 도시하는 단면도이다. 도 5에서, (11)은 p형 실리콘기판을 나타낸다. 2개의 n형 확산영역(12),(13)은 이 기판(11)에 형성된다. 다음에, 워드선(게이트전극)(342)은 이들 영역(12),(13)사이의 절연막(123)을 통해서 위치하고, 트랜지스터를 형성한다.
접지선(356)은 n형 확산영역(12)에 콘택트플러그(351)를 통해서 접속된다. 자기저항효과막(105)은 n형 확산영역(13)에 콘택트플러그(352),(357),(353),(354)및 로컬와이어(358)를 통해서 접속된다. 자기저항효과막(105)은 비트선(252)에 콘택트플러그(355)를 통해서 접속된다. 또한, 자계를 발생시키는 도체(232)는 자기저항효과막(105)의 측에 형성된다. 본 실시예에서, 메모리는 상기 설명한 바와 같은 구성의 각 유닛을 실리콘기판의 하나와 메모리위에 매트릭스패턴으로 복수의 메모리소자로 이루어진다. 도 5에서, (341)은 인접한 메모리소자를 위한 워드선(게이트전극)을 나타내고, 또한 (231)은 인접한 메모리소자를 위한 도체를 나타낸다.
도 6은 도 5의 메모리소자에 사용된 자기저항효과막(105)의 구성을 개략적으로 도시하는 단면도이다. 도 6에서, (111)은 제 1자성층을 나타내고, (112)는 비자성층을 나타내고, (113)은 제 2자성층을 나타내고, (114)는 제 1자성영역을 나타내고, (115)는 제 2자성영역을 나타내고, 또한 (116)은 보호막을 나타낸다.
도 6에 도시한 자기저항효과막은 이하 설명한 바와 같은 공정에 의해 제조된다. 우선, Gd-부격자-자화-도미넌트 Gd26Fe74의 수직으로 자화된 막은 50nm의 두께로 제 1자성층(111)으로서 형성된다. 다음에, Co영역은 제 1자성층(111)위에 대략 2.5nm의 평균직경을 가진 입상의 형상으로 제 1자성영역으로서 형성된다. 다음에, Al2O3막은 제 1자성영역위에 1.5nm의 두께로 비자성층(112)으로서 형성된다. 다음에, Co영역은 비자성층(112)위에 대략 2.5nm의 평균직경을 가진 입상의 형상으로 제 2자성영역(115)으로서 형성된다. 또한, Tb-부격자-자화-도미넌트 Tb27Fe73의 막은 제 2자성영역(115)위에 30nm의 두께로 제 2자성층(113)으로서 형성된다. 마지막으로, Pt막은 제 2자성층(113)위에 5nm의 두께로 보호막(116)으로서 형성된다.
도 5의 메모리에서 정보를 기록하는 동작을 이하 설명한다. 도 7은 도 5의 메모리에 기록하는 기입선(write line)의 회로도이다. 도 7에서, (101) 내지 (109)는 3열×3행의 매트릭스패턴으로 형성된 자기저항효과막을 각각 나타낸다. 자기저항효과막(101 내지 109)근처에, 도체(311),(312),(313),(314)는 행방향으로 정렬되고, 도체(321),(322),(323),(324)는 열방향으로 정렬된다. 도체(311),(312),(313),(314)는 그들의 한쪽 단부에서 서로 접속되고, 전원(411)에 접속되는 그들의 다른쪽 단부에서 각 트랜지스터(211),(212),(213),(214)를 통하여 서로 접속된다. 한편, 도체(321),(322),(323),(324)는 그들의 한쪽 단부에서 서로 접속되고, 또한 그들의 다른쪽 단부에서 각 트랜지스터(223),(224),(225),(226)를 통해서 접속된다. 접속된 도체(321) 내지 (324)의 다른쪽 단부는 각 트랜지스터(215),(216),(217),(218)를 통하여 도체(311),(312),(313),(314)에 접속된다. 도체(321),(322),(323),(324)는 각 트랜지스터(219),(220),(221),(222)를 통하여 접지된다.
도 7에서, 예를 들면 자기저항효과막에서 자화가 선택적으로 역전되는 경우에, 트랜지스터(212),(217),(225),(220)는 온으로 절환되고, 다른 트랜지스터는 오프로 절환된다. 다음에, 전류는 이들 도체의 주위에 자계를 발생시키기 위하여 도체(312),(313),(323),(322)를 통하여 흐른다. 따라서, 4개의 도체로부터 동일한 방향의 자계는 자기저항효과막(105)에만 인가된다. 이 때에, 이들 자계의 최종 자계는, 소자의 자성막의 역자화를 위한 자계보다 약간 크게 되도록 조정되고,이에 의해 자기저항효과막(105)에서의 자화만이 선택적으로 역전될 수 있다. 자기저항효과막(105)에 상기 경우의 방향에 대향하는 방향으로 자계를 인가하기 위하여, 트랜지스터(213),(216),(224),(221)는 온으로 절환되고, 또한 다른 트랜지스터는 오프로 절환된다. 이 경우에, 전류는 자기저항효과막(105)에 대향하는 방향의 자계를 인가하기 위하여 도체(312),(313),(323),(322)를 통하여 상기 경우의 방향에 대향하는 방향으로 흐른다.
도 5의 메모리의 정보를 판독하는 동작을 이하 설명한다. 도 8은 도 5의 메모리에 기록된 정보의 판독을 위한 전기회로도이다. 도 8에서, (101) 내지 (109)는 3행×3열의 매트릭스패턴으로 형성된 자기저항효과막을 나타낸다. 자기저항효과막(101) 내지 (109)은 트랜지스터(231) 내지 (239)의 콜렉터에 그들의 한쪽 단부에서 각각 접속된다. 트랜지스터(231) 내지 (239)의 에미터는 접지된다. 자기저항효과막(101) 내지 (109)중에서, 각 행에서 자기저항효과막의 다른쪽 단부는 비트선(331),(332) 또는 (333)에 각각 접속된다. 이들 비트선(331) 내지 (333)은 감지증폭기(500)의 한쪽 입력단자에 접속시키기 위하여 도체(271),(272)에 의해 그들의 한쪽 단부에서 서로 접속된다. 기준전압(Ref.)은 감지증폭기(500)의 다른쪽 입력단자에 인가된다.
한편, 비트선(331),(332),(333)의 다른쪽 단부는 전원(412)에 고정저항(100)을 통하여 접속되도록 각 트랜지스터(240),(241),(242)를 통하여 서로 접속된다. 트랜지스터(231) 내지 (239)중에서, 각 열에서 트랜지스터의 게이트전극은 워드선(341),(342),(343)에 각각 접속된다.
도 8에서, 예를 들면, 자기저항효과막(105)에 기록된 정보가 판독되는 경우에, 트랜지스터(235) 및 트랜지스터(241)는 온으로 절환된다. 이것은, 전원(412), 고정저항(100) 및 자기저항효과막(105)이 직렬로 접속된 회로를 성립한다. 이 이유로, 전력공급전압은, 고정저항(100)의 저항과 자기저항효과막(105)의 저항의 비율에 대응하는 전압에서 고정저항(100)과 자기저항효과막(105)으로 분할된다. 전력공급전압이 고정되므로, 자기저항효과막의 전압은 자기저항효과막변화의 저항에 따라 변화한다. 이 전압의 변화는 정보를 판독하기 위하여 감지증폭기(500)에 의해 검출된다.
(제 3실시예)
도 9는 본 발명의 자기저항효과막을 이용한 메모리에 정보를 기록하고 메모리에 기록된 정보를 판독하는 전기회로를 도시하는 도면이다. 제 2실시예와의 차이점은, 메모리소자옆에 위치한, X방향의 기입선이 막면에 수직인 방향에서 자계의 발생을 위한 X방향 및 Y방향의 기입선을 제외한다. 본 실시예에서, 전류는 막의 면내방향에서 자계를 발생시키기 위하여 기록동작시에 비트선을 통하여 흐르고, 막면에 수직인 방향에서 자계의 발생을 위한 기입선으로부터의 자계 및 비트선으로부터 막의 면내방향으로의 자계의 최종자계는 소망의 메모리소자에서 자화의 방향을 변경시키기 위하여 인가된다.
도 9에서, (101) 내지 (109)는 3행×3열의 매트릭스패턴으로 형성된 자기저항효과막을 나타낸다. 자기저항효과막(101) 내지 (109)은 트랜지스터(231) 내지 (239)의 콜렉터에 그들의 한쪽 단부에서 각각 접속된다. 트랜지스터(231) 내지(239)의 에미터는 접지된다. 자기저항효과막(101) 내지 (109)중에서, 각 행에서 자기저항효과막의 다른쪽 단부는 비트선(331),(332),(333)에 각각 접속된다. 이들 비트선(331) 내지 (333)은 감지증폭기(500)의 한쪽 입력단자에 트랜지스터(227)를 통해서 접속되는 그들의 한쪽 단부에서 서로 접속된다. 기준전압(Ref.)은 감지증폭기(500)의 다른쪽 입력단자에 인가된다. 서로 접속된 비트선(331) 내지 (333)은 트랜지스터(228)를 통하여 한쪽 단부에서 접지된다.
한편, 비트선(331),(332),(333)의 다른쪽 단부는 전원(412)에 고정저항(100)을 통하여 접속되도록 각 트랜지스터(240),(241),(242)를 통하여 서로 접속된다. 트랜지스터(231) 내지 (239)중에서, 각 열에서 트랜지스터의 게이트전극은 각 워드선(341),(342),(343)에 각각 접속된다.
열방향을 따르는 도체(기입선)(311),(312),(313),(314)는 자기저항효과막(101) 내지 (109)근처에 정렬된다. 도체(311),(312),(313),(314)는 그들의 한쪽 단부에서 서로 접속되고, 또한 전원(411)에 접속되도록 각 트랜지스터(211),(212),(213),(214)를 통하여 그들의 다른쪽 단부에서 서로 접속된다. 도체(311),(312),(313),(314)의 다른쪽 단부는 각 트랜지스터(215),(216),(217),(218)를 통해서 또한 서로 접속된다. 이와 같이 접속된 다른쪽 단부는 각 비트선(331),(332),(333)에 트랜지스터(223),(224),(225)를 통해서 각각 접속된다.
본 실시예의 메모리에서 기록동작을 이하 설명한다. 예를 들면, 자기저항효과막(105)에서의 자화를 선택적으로 역전하기 위하여,트랜지스터(212),(217),(224),(228)는 온으로 절환되고, 다른 트랜지스터는 오프로 절환된다. 이 경우에, 전류는 막면에 수직인 방향으로 자기저항효과막(105)에 자계를 인가하기 위하여 기입선(312),(313)을 통해서 흐른다. 한편, 전류는 막의 면내방향으로 자기저항효과막(105)에 자계를 인가하기 위하여 비트선(332)을 통해서 또한 흐른다. 따라서, 막면에 수직인 방향 및 막의 면내방향에서 자계는 자기저항효과막(105)에만 인가되고, 이에 의해 자기저항효과막(105)의 자화만이 선택적으로 역전될 수 있다. 자기저항효과막(105)에 대향하는 방향으로 자계를 인가하기 위하여, 트랜지스터(213),(216),(224),(228)는 온으로 절환되고, 다른 트랜지스터는 오프로 절환된다. 이 경우에, 전류는 비트선(332)을 통하여 흐르고, 자기저항효과막(105)에 대향하는 방향의 자계를 인가하기 위해서 기입선(312),(313)을 통해서 상기 경우에 대향하는 방향으로 흐른다.
본 실시예의 메모리의 정보를 판독하는 동작을 이하 설명한다. 예를 들면, 자기저항효과막(105)에 기록된 정보를 판독하기 위하여, 트랜지스터(235)와 트랜지스터(241)는 온된다. 이것은, 전원(412), 고정저항(100) 및 자기저항효과막(105)이 직렬로 연결된 회로가 성립된다. 따라서, 전력공급전압은, 자기저항효과막(105)의 저항과 고정저항(100)의 저항의 비율에 대응하는 전압에서 고정저항(100)과 자기저항효과막(105)으로 분할된다. 전력공급전압이 고정되므로, 자기저항효과막의 전압은 자기저항효과막변화의 저항에 따라 변화한다. 이 전압의 변화는 정보를 판독하기 위하여 감지증폭기(500)에 의해 검출된다.
상기 설명한 바와 같이, 본 발명은 제 1 및 제 2자성층의 적어도 하나와 비자성층 사이에 입상의 형상으로 형성되고 이들 자성층보다 큰 스핀분극율을 가진 자성영역의 형성에 의거하여 큰 자기저항효과를 가진 자기저항소자막과 그를 이용한 메모리가 실현된다.
본 발명은 상기 설명한 실시예와 예이외에 다양한 변경과 변형을 허용한다. 본 발명은 클레임의 범위를 일탈함이 없이 변경과 변형을 받아들이는 것으로 이해된다.

Claims (11)

  1. 수직자화막으로 이루어진 제 1자성층(111)과, 상기 제 1자성층위쪽에 적층된 수직자화막으로 이루어진 제 2자성층(113)과, 제 1 및 제 2자성층 사이에 샌드위치된 비자성층(112)과를 포함하는 자기저항효과막에 있어서,
    제 1 및 제 2자성층 중의 하나와 비자성층사이에 입상의 형상으로 형성되고 또한 제 1 및 제 2자성층 중의 하나보다 큰 스핀분극율을 가진 제 1자성영역(114)이 있고, 또한 제 1자성영역은 제 1 및 제 2자성층 중의 하나와 교환결합되도록 배열되는 것을 특징으로 하는 자기저항효과막.
  2. 제 1항에 있어서, 제 1 및 제 2자성층의 다른 하나와 비자성층사이에 입상의 형상으로 형성되고 제 1 및 제 2자성층의 다른 하나보다 큰 스핀분극율을 가진 제 2자성영역(115)이 부가하여 형성되어 있고, 또한 상기 제 2자성영역은 상기 제 1 및 제 2자성층의 다른 하나와 교환결합되도록 배열되는 것을 특징으로 하는 자기저항효과막.
  3. 제 2항에 있어서, 외부자계의 인가가 없는 상태에서, 상기 제 1자성영역과 제 2자성영역중의 하나에서 자화는 막면에 수직인 방향으로 향하게 되고, 외부자계의 인가가 없는 상태에서, 상기 제 1 및 제 2자성영역의 다른 하나의 자화는 막면에 수직인 방향으로부터 경사진 방향으로 향하게 되고, 또한 막면에 수직인 방향으로 외부자계가 인가된 상태에서, 제 1 및 제 2자성영역에서 자화는 막면에 수직인 방향으로 모두 향하게 되는 것을 특징으로 하는 자기저항효과막.
  4. 제 1항에 있어서, 상기 비자성층은 절연체로 이루어지는 것을 특징으로 하는 자기저항효과막.
  5. 제 1항에 있어서, 외부자계의 인가가 없는 상태에서, 상기 제 1자성영역에서 자화는 막면에 수직인 방향으로 향하게 되는 것을 특징으로 하는 자기저항효과막.
  6. 제 1항에 있어서, 외부자계의 인가가 없는 상태에서, 상기 제 1자성영역에서 자화는 막면에 수직인 방향으로부터 경사진 방향으로 향하게 되고, 막면에 수직인 방향으로 외부자계가 인가된 상태에서, 제 1자성영역의 자화는 막면에 수직인 방향으로 향하게 되는 것을 특징으로 하는 자기저항효과막.
  7. 제 1항에 있어서, 상기 제 1 및 제 2자성층 중의 하나는, 희토류-금속-부격자-자화-도미넌트 희토류와 천이금속의 아모퍼스합금으로 구성되고, 상기 제 1자성영역은 천이금속으로 구성되는 것을 특징으로 하는 자기저항효과막.
  8. 제 1항 내지 제 7항 중의 어느 한 항에 기재된 자기저항효과막으로 구성된 메모리소자를 포함하는 메모리에 있어서, 상기 메모리소자에 정보를 기록하는 수단과 상기 메모리소자에 기록된 정보를 판독하는 수단을 포함하는 것을 특징으로 하는 메모리.
  9. 제 8항에 있어서, 정보를 기록하는 수단은 상기 메모리소자 근처에 형성된 도체(311∼314,321∼324)를 통해서 전류를 흐르게 하는 수단으로 구성되고, 도체로부터 발생된 자계는 메모리소자에 인가되고, 이에 의해 기록을 행하는 것을 특징으로 하는 메모리.
  10. 제 8항에 있어서, 상기 정보를 기록하는 수단은, 막의 면내방향에서의 자계 및 상기 메모리소자에 막면에 수직인 방향으로 자계를 인가하고, 막면에 수직인 방향으로 자계에 의해 기록되는 정보의 오리엔테이션을 결정하는 것을 특징으로 하는 메모리.
  11. 제 10항에 있어서, 비트선(331∼333)은 상기 메모리소자에 접속되고, 또한 전류는 메모리소자에 막의 면내방향에서의 자계를 인가하기 위하여 비트선을 통해서 흐르는 것을 특징으로 하는 메모리.
KR10-2002-0031634A 2001-06-07 2002-06-05 자기저항효과막 및 그를 이용한 메모리 KR100446888B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001172567A JP2002368306A (ja) 2001-06-07 2001-06-07 磁気抵抗効果膜およびそれを用いたメモリ
JPJP-P-2001-00172567 2001-06-07

Publications (2)

Publication Number Publication Date
KR20030011228A KR20030011228A (ko) 2003-02-07
KR100446888B1 true KR100446888B1 (ko) 2004-09-04

Family

ID=19014170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0031634A KR100446888B1 (ko) 2001-06-07 2002-06-05 자기저항효과막 및 그를 이용한 메모리

Country Status (7)

Country Link
US (1) US6661703B1 (ko)
EP (1) EP1265249B1 (ko)
JP (1) JP2002368306A (ko)
KR (1) KR100446888B1 (ko)
CN (1) CN1221044C (ko)
DE (1) DE60207006T2 (ko)
TW (1) TW578169B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3592282B2 (ja) * 2001-10-01 2004-11-24 キヤノン株式会社 磁気抵抗効果膜、およびそれを用いたメモリ
US7189583B2 (en) * 2003-07-02 2007-03-13 Micron Technology, Inc. Method for production of MRAM elements
US7002194B2 (en) * 2003-07-18 2006-02-21 International Business Machines Corporation Via AP switching
JP4150047B2 (ja) 2006-06-28 2008-09-17 株式会社東芝 磁気記憶装置
US20080173975A1 (en) * 2007-01-22 2008-07-24 International Business Machines Corporation Programmable resistor, switch or vertical memory cell
JP5201885B2 (ja) * 2007-06-19 2013-06-05 キヤノン株式会社 磁性物質の検出装置及び検出方法
US7859025B2 (en) * 2007-12-06 2010-12-28 International Business Machines Corporation Metal ion transistor
US20100128519A1 (en) * 2008-11-25 2010-05-27 Seagate Technology Llc Non volatile memory having increased sensing margin

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585198A (en) * 1993-10-20 1996-12-17 Sanyo Electric Co., Ltd. Magnetorsistance effect element
US5818323A (en) * 1994-09-09 1998-10-06 Sanyo Electric Co., Ltd. Magnetoresistive device
US5909345A (en) * 1996-02-22 1999-06-01 Matsushita Electric Industrial Co., Ltd. Magnetoresistive device and magnetoresistive head
US6064552A (en) * 1997-03-18 2000-05-16 Kabushiki Kaisha Toshiba Magnetoresistive head having magnetic yoke and giant magnetoresistive element such that a first electrode is formed on the giant magnetoresistive element which in turn is formed on the magnetic yoke which acts as a second electrode
JP3679593B2 (ja) 1998-01-28 2005-08-03 キヤノン株式会社 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法
EP0959475A3 (en) * 1998-05-18 2000-11-08 Canon Kabushiki Kaisha Magnetic thin film memory and recording and reproducing method and apparatus using such a memory

Also Published As

Publication number Publication date
EP1265249B1 (en) 2005-11-02
EP1265249A2 (en) 2002-12-11
TW578169B (en) 2004-03-01
CN1391294A (zh) 2003-01-15
CN1221044C (zh) 2005-09-28
US6661703B1 (en) 2003-12-09
KR20030011228A (ko) 2003-02-07
EP1265249A3 (en) 2004-10-06
DE60207006T2 (de) 2006-07-13
JP2002368306A (ja) 2002-12-20
DE60207006D1 (de) 2005-12-08

Similar Documents

Publication Publication Date Title
US6480411B1 (en) Magnetoresistance effect type memory, and method and device for reproducing information from the memory
US7242604B2 (en) Switchable element
RU2580378C2 (ru) Записываемый магнитный элемент
US6845038B1 (en) Magnetic tunnel junction memory device
US6381171B1 (en) Magnetic element, magnetic read head, magnetic storage device, magnetic memory device
KR100436318B1 (ko) 자기저항 효과 소자, 자기저항 효과 메모리 셀, 및 mram
KR100498998B1 (ko) 자기저항소자, 자기저항소자를 가진 메모리소자, 및메모리소자를 사용한 메모리
KR100910571B1 (ko) 자기 메모리 장치
US6721201B2 (en) Magnetoresistive film and memory using the same
US20050152180A1 (en) Separate write and read access architecture for a magnetic tunnel junction
EP1143537A1 (en) Magnetoresistance effect memory device and method for producing the same
Tehrani et al. High density nonvolatile magnetoresistive RAM
US7466585B2 (en) Magnetic random access memory
TW200414191A (en) Antiferromagnetically coupled bi-layer sensor for magnetic random access memory
KR100446888B1 (ko) 자기저항효과막 및 그를 이용한 메모리
KR20060124578A (ko) 자기저항효과에 의해 데이터를 기억하는 자기기억소자
US6791866B2 (en) Magnetoresistive film, method of manufacturing magnetoresistive film, and memory using magnetoresistive film
US6898115B2 (en) Magnetoresistive element, and magnetic memory using the same
JP2003188359A (ja) 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子
JP4944315B2 (ja) 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
JP4065486B2 (ja) 磁気抵抗効果膜の製造方法
KR100933355B1 (ko) 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 ｍｒａｍ
JP2003124539A (ja) 磁気抵抗効果膜およびそれを用いたメモリ
JP2003110166A (ja) 磁気抵抗効果膜およびそれを用いたメモリ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100726

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee