KR100498998B1 - 자기저항소자, 자기저항소자를 가진 메모리소자, 및메모리소자를 사용한 메모리 - Google Patents

자기저항소자, 자기저항소자를 가진 메모리소자, 및메모리소자를 사용한 메모리 Download PDF

Info

Publication number
KR100498998B1
KR100498998B1 KR10-2002-0017937A KR20020017937A KR100498998B1 KR 100498998 B1 KR100498998 B1 KR 100498998B1 KR 20020017937 A KR20020017937 A KR 20020017937A KR 100498998 B1 KR100498998 B1 KR 100498998B1
Authority
KR
South Korea
Prior art keywords
film
magnetic
magnetization
magnetoresistive
layer
Prior art date
Application number
KR10-2002-0017937A
Other languages
English (en)
Other versions
KR20030009095A (ko
Inventor
이케다타카시
코가네이아키오
오카노카주히사
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2001103185A external-priority patent/JP2002299727A/ja
Priority claimed from JP2001245423A external-priority patent/JP4944315B2/ja
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20030009095A publication Critical patent/KR20030009095A/ko
Application granted granted Critical
Publication of KR100498998B1 publication Critical patent/KR100498998B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1121—Multilayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/11—Magnetic recording head
    • Y10T428/1107—Magnetoresistive
    • Y10T428/1143—Magnetoresistive with defined structural feature
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12465—All metal or with adjacent metals having magnetic properties, or preformed fiber orientation coordinate with shape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12986—Adjacent functionally defined components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Thin Magnetic Films (AREA)
  • Semiconductor Memories (AREA)

Abstract

자기저항막은, 비자성막 및 이 비자성막의 양 측에 자성막이 형성된 구조체를 포함한다. 자성막 중의 적어도 하나는 수직자화막이다. 막표면에 수직하는 방향으로 경사진 자화의 용이 축(easy axis)을 가진 자성막은, 수직자화막에 접촉하지만 비자성막에 접촉하지 않는 위치에 형성된다. 메모리, 자기소자, 자기저항소자 및 자기소자의 제조방법에 대해 또한 개시한다.

Description

자기저항소자, 자기저항소자를 가진 메모리소자, 및 메모리소자를 사용한 메모리{MAGNETORESISTIVE ELEMENT, MEMORY ELEMENT HAVING THE MAGNETORESISTIVE ELEMENT, AND MEMORY USING THE MEMORY ELEMENT}
<발명의 배경>
<발명의 분야>
본 발명은, 이하에서, 자성필름의 반전계로서 칭하는 전계반전자화를 감소시키는 방법을 사용하는 자기저항, 자기저항을 가지는 메모리소자 및 메모리소자를 사용하는 메모리에 관한 것이다.
<관련된 배경기술>
최근, 고체 메모리로서 반도체메모리가 대다수의 정보장치에서 채택되고 있으며, 또한 반도체메모리는 DRAM, FeRAM 및 플래시 EEPROM 등의 다양한 타입이 있다. 반도체메모리의 특성은 이점과 단점을 가진다. 현재 정보 장치에서 요구되는 모든 명세를 만족하는 메모리는 없다. 예를 들면, DRAM은 높은 기록밀도와 커다란 재기록 카운터를 달성할 수 있지만, 휘발성이 있고 전력이 오프될 때 정보를 상실한다. 플래시 EEPROM은 비휘발성이지만, 삭제시 장시간이 소요되고, 고속정보처리에 적합하지 않다.
반도체메모리의 현재 상황하에서, 자기저항 소자를 사용하는 자기소자(MRAM : 자기랜덤액세스메모리)는, 기록시간, 판독시간, 기록밀도 재기록 카운터, 전력소비 등의 관점에서 대다수 정보장치에 의해 요구되는 모든 명세를 만족하는 메모리로서 기대되고 있다. 특히, 스핀 의존 터널링 자기저항(TMR)효과를 사용하는 MRAM은 대량의 판독신호를 얻을 수 있기 때문에 고밀도기록 또는 고속판독에 있어서 유리하다. 최근 연구보고는 MRAM의 실현 가능성에 대해 입증하고 있다.
MRAM소자로서 사용되는 자기저항막의 기본적인 구조는, 자성층이 비자성층을 통해 서로 인접하여 형성된 샌드위치구조이다. 비자성막 재료의 공지된 예로서 Cu 및 Al2O3가 있다.
비자성층에 있어서 Cu 등의 도체를 사용한 자기저항막을 GMR막(Giant MagnetoResistive film)이라고 칭한다. Al2O3등의 절연체를 사용한 자기저항막을 스핀의존형 TMR막(Tunneling MagnetoResistive film)이라고 칭한다. 일반적으로, TRM막은, GMR막보다 큰 자기저항효과를 나타낸다.
도 13a에 도시한 바와 같이, 두 개의 자성층의 자화방향이 서로 평행인 경우, 자기저항막의 저항은 비교적 낮다. 도 13b에 도시한 바와 같이, 이들 자화방향이 서로 역평행인 경우, 저항은 비교적 높다. 자성층의 한 개가 기록층으로서 형성되고 다른층은 판독층으로서 형성된다. 정보는 상기 특성을 사용함으로써 판독출력될 수 있다. 예를 들면, 비자성층(12) 위의 자성층(13)은 기록층으로서 형성되고, 비자성층(12) 아래의 자성층(14)은 판독층으로 형성된다. 기록층의 우측자화방향은 "1"로 정의하고, 좌측자화방향을 "0"로 정의한다. 도 14a에 도시한 바와 같이, 두 개의 자성층의 자화방향이 우측을 향하면, 자기저항막의 저항은 비교적 낮다. 도 14b에 도시한 바와 같이, 판독층의 자화방향이 우측을 향하고 기록층의 자화방향이 좌측을 향하면, 저항은 비교적 높다. 도 14c에 도시한 바와 같이, 판독층의 자화방향이 좌측을 향하고, 기록층의 자화방향이 우측을 향하면, 저항은 비교적 높다. 도 14d에 도시한 바와 같이, 두 개의 자성층의 자화방향이 좌측을 향하면, 저항은 비교적 낮다. 즉, 판독층의 자화방향이 우측방향으로 고정되는 경우, "0"이 고저항용 기록층으로 기록되고, "1"은 저저항용 기록측으로 기록된다. 또는, 판독층의 자화방향이 좌측방향으로 고정되는 경우, "1"이 고정항용 기록층으로 기록되고, "0"은 저저항용 기록층으로 기록된다.
MRAM의 높은 기록밀도에 대해 소자를 소형화함에 따라서, 평면내의 자화막을 사용한 MRAM은 단부면에서의 감자계 또는 자화컬링의 영향하에서 정보의 유지가 더욱 어렵게된다. 이 문제점을 피하기 위해, 예를 들면, 자성층이 직사각형으로 형성된다. 이 방법은 소자를 소형화할 수 없으므로, 기록밀도의 증가를 기대할 수 없다. 미국 특허 제6219275호 공보는 수직자화막의 사용을 제안하여 상기 문제점을 회피하고 있다. 이 방법에 의하면, 자계는 소자의 소형인 경우에도 증가하지 않는다. 평면내의 자화막을 사용한 MRAM에 비해, 소형의 자기저항막을 실현할 수 있다. 평면내의 자화막을 사용한 자기저항막과 마찬가지로, 두 개의 자성층의 자화방향이 서로 평행하는 경우, 수직자화막을 사용한 자기저항막은 비교적 낮은 저항을 나타내고, 이들 자화방향이 역평행인 경우, 수직자화막을 사용한 자기저항막은 비교적 높은 저항을 나타낸다. 도 15a 내지 도 15d에 도시한 바와 같이, 비자성층(22)위의 자성층(23)은 기록층으로서 형성되고, 비자성층 아래의 자성층(21)은 판독층으로서 형성된다. 기록층의 상부자화방향은 "1"로 정의되고, 하부방향은 "0"으로 정의된다. 도 14a 내지 도 14d에 도시한 바와 같이, 이것은 메모리소자로서 구성할 수 있다.
수직자화막의 주요 예는, Gd, Dy 및 Tb 등의 희토류금속으로 구성된 군으로부터 선택된 적어도 하나의 원소와 Co, Fe 및 Ni 등의 전이금속으로 구성된 군으로부터 선택된 적어도 하나의 원소로 이루어진 합금막이나 인공격자막; 전이금속과 Co/Pt 등의 귀금속으로 구성된 인공격자막; 및 막면에 수직하는 방향으로 결정자기의 이방성(anisotropy)을 가진 CoCr 등의 합금막이다. 일반적으로, 수직자화막의 반전계(switching field)는 전이금속에 의해 세로방향의 자성 이방성을 가진 것 보다 크다. 예를 들면, 평면내의 자화막으로서 퍼멀로이(permalloy)의 반전계는 약 수백 A/m이다. 수직자화막으로서 Co/Pt 인공격자막의 반전계는 약 수십 kA/m 만큼 매우 높다. 희토류금속과 전이금속의 합금막은, 희토류금속의 부격자 자화와 전이금속 방위의 부격자 자화가 서로 역평행하기 때문에 막조성에 따라서 자화강도가 명백히 다르게 나타난다. 따라서, 이 합금막의 반전계는 조성에 따라서 변한다. GdFe합금막은 희토류금속과 전이금속의 합금막 중에서 비교적 작은 반전계를 나타낸다. 일반적으로, GdFe합금막은, 자화곡선의 각형비가 1부터 감소를 개시하는 임계조성 부근에서 약 수천 A/m의 반전계를 가진다.
수직자화막을 사용한 자기저항막으로부터 형성된 경우, 상기 설명한 이유 때문에 큰 자계가 인가되지 않으면, 센서, 메모리 등은 동작할 수 없다. 예를 들면, 센서에 있어서, 표유 자계는 자기저항막의 자성층에 집중된다. 메모리에서, 큰 자계가 발생된다. 메모리에 인가된 자계는 일반적으로 도체에 전류를 흐르게 함으로써 일반적으로 발생된다. 특히 휴대용단말기에 사용하는 메모리에 있어서, 전원용량의 제약하에서 큰 전류의 흐름이 흐르는 것은 바람직하지 않다. 따라서, 자계를 발생하는 도체는 자기저항막으로부터 형성된 메모리소자 주위에 감겨져야 한다. 이와 같은 대책은 자기저항막 주위의 구조 또는 전기적 회로를 복잡하게 하여, 형성하기 어렵다. 이에 의해 수율이 낮아지며 매우 높은 비용을 초래한다.
본 발명은 상기 상황을 고려하여 이루어졌으며, 수직자화막의 반전계를 감소시키고 또한 수율을 감소시키지 않거나 비용이 크게 증가하지 않으면서 용이하게 제조할 수 있는 자기저항막 및 적은 전력소비만을 필요로 하는 메모리를 제공하는 것을 목적으로 한다.
<발명의 요약>
상기 목적은, 비자성막, 이 비자성막의 양측에 자성막이 형성된 구조체를 포함하는 자기저항막에 있어서, 상기 자성막의 적어도 하나는, 수직자화막을 포함하고, 막면에 수직하는 방향으로 경사진 자화의 용이 축을 가진 자성막은, 수직자화막에 접촉하지만 비자성막에 접촉하지 않은 위치에 형성되는 것을 특징으로 하는 자기저항막에 의해 달성할 수 있다.
상기 목적은, 자기저항막을 가진 메모리소자를 가지는 메모리로서 막면에 수직하는 방향으로 자기저항막에 자계를 인가하는 수단 및 자기저항막의 저항을 검출하는 수단을 포함하는 것을 특징으로 하는 메모리에 의해 또한 달성할 수 있다.
상기 목적은, 복수의 자기저항막이 배치되고, 정보를 소망의 자기저항막위에 선택적으로 기록하는 수단 및 소망의 자기저항막에 기록된 정보를 선택적으로 판독출력하는 수단을 부가하여 포함하는 것을 특징으로 하는 메모리에 의해 또한 달성할 수 있다.
<바람직한 실시예의 상세한 설명>
도 1은 본 발명에 의한 자기저항막의 예를 도시한다. 다른 자성체와의 교환력이 작용하지 않는 상태에서 자계의 부존재시에 막면에 수직하는 방향으로부터 경사진 방향으로 향하는 자화를 가진 자성막, 즉 막면에 수직하는 방향으로 경사진 자화의 용이축을 가진 제 1자성막(111), 수직자화막으로서 기능하는 제 2자성막(112), 비자성막(113) 및 수직자화막으로서 기능하는 제 3자화막(114)이 순차적으로 형성한다. 제 1 및 제 2자성막 (111),(112)은 교환결합되어 있다. 제 2자성막(112)의 자화는, 자계의 부존재시에 제 2자성막(112)과 비자성막(113) 사이의 적어도 계면 부근에서 막면에 수직하는 방향으로 배향하도록 조정되거나, 이 방향의 자계를 인가할 때 막면에 수직하는 방향으로 배향하도록 조정된다. MRAM에서, 메모리소자에 인가할 수 있는 자계의 강도는 도체에 흐르는 전류밀도를 제한하여 4kA/m이하로 설정하는 것이 바람직하다. 이와 같은 사실로부터, 자계의 부존재시에 막면에 수직하는 방향으로부터 경사진 자화는 자계 4kA/m 이하를 인가함으로써 수직방향으로 배향한다. 수직자화막이, 자계의 부존재시에 다른 자성체와 교환력이 작용하지 않은 상태에서, 자계의 부존재시에 막면에 수직하는 방향으로 경사진 방향으로 배향하는 자화를 가진 자화막과 교환결합하면, 수직자화막의 수직자기의 이방성은 명백하게 감소한다. 따라서 막면에 수직하는 방향의 반전계는 감소할 수 있다.
MR비를 더욱 증가시키기 위해, 높은 스핀 분극(polarization)층이 비자성층과 자성층 사이에 삽입된 구조에 대해서 종래 조사되었다. 이에 반해서, 본 발명은 막면에 수직인 방향으로 인가된 자계에 대해서 반전계(switching field)를 감소시키는데 있다. 다른 자성체와의 교환력이 작용하지 않은 상태에서 자계의 부존재시에 막면에 수직하는 방향으로부터 경사진 방향으로 배향하는 자화를 가진 자화막이 비자성막과 접촉하지 않고, 다시 말하면, 자성층과 비자성측 사이에 삽입된다. 이 자성막은 MR효과의 개발에 직접적인 관계는 없고, 그 자화는 막면에 수직하는 방향으로 배향할 필요가 없다. 다른 자성체와의 교환력이 작용하지 않은 상태에서 자계의 부존재시에 막표면에 수직하는 방향으로부터 경사진 방향으로 배향하는 자화를 가진 자화막이 비자성막과 접촉하지 않도록 형성되는 경우에도, 자성막과 수직자화막 사이의 교환결합막의 반전계는 수직자화막의 단층의 것보다 작다. 막면에 수직하는 방향으로 반전하는 자화는, 막면에 수직하는 방향으로부터 경사진 방향으로 배향하는 자화를 가진 자성막의 막두께에 따라 좌우한다. 자성막의 막두께는 반전계의 강도에 의해 결정된다. 본 발명에 의한 자기저항막에 있어서, 막면에 수직하는 방향으로 경사진 방향으로 배향하는 자화를 가진 자성막의 자화는 막면에 수직인 방향으로 배향할 필요가 없다. 이 자성막은 비교적 두껍게 형성 할 수 있으며, 막면에 수직하는 방향의 반전계는 용이하게 충분히 감소시킬 수 있다.
상기 설명한 바와 같이, 수직자화막의 주요 예는, Gd, Dy 및 Tb 등의 희토류금속으로 구성된 군으로부터 선택된 적어도 하나의 원소와 Co, Fe 및 Ni 등의 전이금속으로 구성된 군으로부터 선택된 적어도 하나의 원소로 이루어진 합금막이나 인공격자막; 전이금속과 Co/Pt 등의 귀금속으로 구성된 인공격자막; 및 막면에 수직하는 방향으로 결정자기의 이방성(anisotropy)을 가진 CoCr 등의 합금막이다. 다른 자성체와의 교환력이 작용하지 않은 상태에서 자계의 부존재시에 막면에 수직하는 방향으로부터 경사진 방향으로 배향하는 자화를 가진 자성막은, 수직자기의 이방성을 가진 자성막과 동일한 재료를 사용하여, Ku - 2ⅡMs2<0을 만족하도록 막형성조건을 조절함으로써 얻을 수 있다. 이것은 막면에 수직하는 방향으로부터 경사진 자화의 용이축을 가진 자성막을 형성할 수 있다. 이 경우에, Ku는 수직자기의 이방성의 에너지상수이고, Ms는 포화자화의 강도이다. 희토류전이금속합금을 사용함으로써 이들 물리특성을 용이하고 바람직하게 제어할 수 있다. Co, Fe 및 Ni 등의 전이금속으로 구성된 군으로부터 선택된 하나의 원소로 이루어진 막 또는 두 개 이상의 원소로 이루어진 합금막으로 형성된 평면내의 자화막을 또한 사용할 수 있다.
비자성막(113)의 예는 Cu 또는 Cr등의 도체 및, Al2O3 또는 NiO 등의 절연체이다. 절연체로 이루어진 비자성막(113)은, 비교적 큰 자기저항변화를 제공하고, 또한 메모리소자용으로 사용되는 것이 바람직하다.
도 1에 도시한 막구조를 가진 자기저항막이 메모리소자로서 사용되는 경우, 제 2자성막(112)의 자화는 인가된 자계에 의해 반전될 수 있으며, 제 3자성막(114)의 자화는 반전되거나 또는 반전되지 않을 수 없다. 제 3자성막(114)의 자화가 반전할 수 없는 경우, 판독시에 기록된 정보가 파괴되지 않도록 자화방향을 변경하지 않고 소자전압을 직접 판독하는 것이 바람직하다. 제 3자성막(114)의 자화를 반전할 수 있는 경우, 비교적 작은 반전계(보자력)을 가진 제 1 및 제 2자성막(111),(112) 사이의 교환결합막을 출력판독층으로서 설정할 수 있는 경우, 비교적 큰 반전계(보자력)을 가진 자성층(114)을 기록층으로 설정할 수 있다. 기록된 정보는, 제 2자성막(112)의 자화방향을 반전함으로써 발생된 소자전압변화를 판독함으로써 의해 비파괴방식으로 판독출력할 수 있다.
도 2는, 본 발명의 실시예로서 막구조를 도시하는 개략적인 단면도이다. 이 막구조는 제 4 자성막(115)이 형성된점이 도 1에 도시한 것과 상이하다. 제 4자성막은, 다른 자성체와의 교환력이 작용하지 않는 상태에서 자계의 부존재시에 막면에 수직하는 방향으로부터 경사진 방향으로 배향하는 자화를 가진 자성막이다. 제 4자성막(115)은 제 3자성막(114)과 교환결합한다. 제 4자성막(115)은, 제 1자성막(11)과 마찬가지로, 수직자화막의 반전계를 감소시킬 수 있다. 이 구조는 작은 자계 인가에 의해 제 2 및 제 3자성막(112),(114) 양자의 자화를 반전할 수 있다. 제 2자성막(112)의 반전계와 제 3자성막(114)의 반전계는 강도에 있어서 상이하다. 이 구조를 가진 자기저항막이 메모리로서 사용되는 경우, 제 1자성막(111)과 제2자성막 (112) 사이의 교환결합막 및 제 3자성막(114)과 제 4자성막(115) 사이의 교환결합막으로부터 비교적 작은 반전계을 가지는 한 쪽 층이 판독출력층으로서 설정되고, 비교적 큰 반전계를 가지는 다른쪽 층이 기록층으로서 설정된다. 반전계의 강도는, 각각의 자성막의 조성, 막두께 또는 막형성조건에 의해 조절될 수 있다.
또한, 도 3에 도시한 바와 같이, 높은 스핀 분극을 가진 재료로 이루어진 자성막(116),(117)을 비자성막(113)과 상기 자성막 사이의 경계에서 형성할 수 있으므로, 자기저항비를 증가할 수 있다. 이들 막을 도 3의 두 계면에서 형성할 수 있으나, 그들중 하나만을 형성하여도 된다. 계면에 형성된 자성막(116),(117)은 막면에 수직하는 방향 즉 수직자화막으로부터 경사진 방향으로 배향하는 자화를 가진 자성막이 될 수 있다. 제 2자성막(112) 와 제 3자성막(114)이 서로 교환결합할 때에, 비자성막(113)을 가진 계면 부근의 자화는 막면에 수직하여야 한다.
자성막(116),(117)은 그레인형상을 가진다.
본 발명의 자기저항막에 있어서, 비자성막은 Cu 등의 금속 또는 Al2O3 등의 유전체로 이루어질 수 있다. 자기저항막이 메모리로서 사용되는 경우, 큰 자기저항의 변화 때문에 유전체 비자성막이 바람직하다.
상기 설명한 막 구조 중의 어느 하나를 가진 복수의 자기저항막을 배치하여, 비교적 큰 자계를 하나의 소망하는 소자에만 인가함으로써 정보를 선택적으로 기록할 수 있는 메모리를 구성할 수 있다.
몇몇의 자성층 또는 모든 자성층을 변환(transforming)함으로써 반전계(보자력)를 감소시키고 또한 자성이방성이 작은 부분에 의도적으로 형성함으로써 반전력(보자력)을 감소시킬 수 있다. 상세한 것에 대해서는 이하 실시예에서 설명한다.
(제 1실시예)
도 4는 제 1실시예에 의한 자기저항막을 도시하는 개략적인 단면도이다. Si웨이퍼는 기판(001)로서 사용되고, 그 표면은 산화되어 두께가 약 1㎛인 SiO2막(002)을 형성한다. 제1자성막(111)으로 기능하는 평면내의 자화막이고 두께가 5nm인 Fe막, 제 2자성막(112)으로서 기능하는 수직 자화막이고 두께가 30nm인 Gd20Fe80막, 비자성막(113)으로 기능하고 두께가 2nm인 Al2O3막, 제 3자성막(114)으로서 기능하는 수직자화막이고 두께가 10nm인 Tb22Fe78막, 보호막(118)으로 기능하고 두께가 5nm인 Pt막이 SiO2막(002)위에 순차적으로 형성한다. Fe와 Gd20Fe80막은 서로 교환결합하고, Pt막은 자성막의 산화 등의 부식을 방지하는 보호막으로서 기능한다. Gd20Fe80과 Tb22Fe78막의 양자에 있어서, 전이금속의 부격자자화가 우세하다. 1㎛?레지스트막이 상기 얻어진 다층막위에 형성되고, Pt와 Tb22Fe78막은 건식에칭에 의해 레지스트로 도포되지 않은 부분으로부터 제거된다. 에칭후에, 두께가 15nm인 Al2O3막이 형성되고 레지스트 및 상부 Al2O3막은 제거된다. Fe 및 Gd20Fe80막으로 이루어진 상부전극 및 하부전극 사이에서 단락하는 것을 방지하는 절연막(121)이 형성된다. 이 후, 상부전극(122)이 리프트오프에 의해 Al막으로부터 형성되고, 또한, 상부전극으로부터 이동된 Al2O3막이 제거되어 측정회로를 접속하는 전극패드를 형성한다. 자계 2MA/m을 막면에 수직하는 방향으로 상기 자기저항막에 인가하고, 인가된 자계방향으로 Tb22Fe78막을 자화한다. 1cm?의 Tb22Fe78 막의 보자력은 1.6MA/m 크기의 값을 나타낸다. 상기 자기저항막의 보자력도 마찬가지의 큰 크기의 값을 나타내는 것이 기대된다.
자기저항막의 상부 및 하부전극은 정전류전원에 접속되고, 전자가 Gd20Fe80막과 Tb22Fe78막 사이의 Al2O3막을 터널링하도록 정전류가 흐른다. 자계는 자기저항막의 막표면에 수직하는 방향으로 인가되고, 강도와 방향이 변경되어 자기저항막의 전압변화(자기저항곡선)을 측정한다. 그 결과는 도 5에 도시하고 있다. 측정결과에 의하면, 자화반전은 약 3kA/m에서 일어난다.
(제 2실시예)
도 6은 제 2실시예에 의한 자기저항막을 도시하는 개략적인 단면도이다. Si웨이퍼는 기판(001)으로서 사용되고, 그 표면은 산화되어 두께가 약 1㎛인 SiO2막(002)을 형성한다. 제 1자성막(111)으로서 기능하는 평면내의 자화막이고 두께가 3nm인 Fe막, 제 2자성막(112)으로서 기능하는 수직 자화막이고 두께가 50nm인 Gd20Fe75막, 제 2자성막보다 높은 스핀분극을 나타내는 자성막(116)으로서 기능하는 평면내의 자화막이고 두께가 1nm인 Co50Fe50, 비자성막(113)으로서 기능하고 두께가 2nm인 Al2O3막, 제 3자성막보다 높은 스핀 분극을 나타내는 자성막(117)으로서 기능하는 평면내의 자화막이고 두께가 1nm인 Co50Fe50막, 제3자성막(114)으로서 기능하는 수직자화막이고 두께가 30nm인 Tb22Fe78막, 제 4자성막(115)으로서 기능하는 평면내의 자화막이고 두께가 3nm인 Fe막 및 보호막(118)으로서 기능하고 두께가 5nm인 Pt막이 SiO2막(002)위에 순차적으로 형성한다. Fe와 Gd25Fe75막, Gd 25Fe75막과 Co50Fe50막은 각각 서로 교환결합한다. Co50Fe50와 Tb25 Fe75막, Tb25Fe75와 Fe막은 각각 서로 교환결합한다. Gd25Fe75와 Tb25Fe75막의 양자에 있어서, 희토류금속의 부격자자화가 우세하다. 이층의 Co50Fe50막은 Gd25Fe75와 Tb25 Fe75막 보다 높은 스핀 분극을 가지며, 교환결합력에 의해 막면에 수직하는 방향으로 자화된다. Pt막은 자성막의 산화 등 부식을 방지하는 보호막으로서 기능한다. 1㎛?레지스트막이 상기 얻어진 다층막위에 형성되고, Pt와 Tb25Fe75막은 레지스트에 의해 도포되지 않은 부분으로부터 건식에칭에 의해 제거된다. 에칭후에, 두께가 39nm인 Al2O3막이 형성되고 레지스트 및 상부 Al2O3막은 제거된다. Fe 및 Gd25Fe75막으로 구성된 상부전극 및 하부전극 사이의 단락회로를 방지하는 절연막(121)이 형성된다. 다음에, 상부전극(122)은 리프트오프에 의해 Al막으로 부터 형성되고, 상부전극으로부터 이동된 Al2O3막이 제거되어 측정회로를 접속하는 전극패드를 형성한다.
자기저항막의 상부 및 하부전극은 정전류전원에 접속하고, 전자가 Gd25Fe75막과 Tb25Fe75막 사이의 Al2O3막을 터널링하도록 정전류가 흐른다. 자계는 자기저항막의 막면에 수직하는 방향으로 인가되고, 강도와 방향이 변화되어 자기저항의 전압변화을 측정한다. 그 결과는 도 7에 도시하고 있다. 자화반전은 약 2.5kA/m 및 3.8kA/m에서 일어난다.
(제 3실시예)
도 8 및 도 9는, 제 2실시예에서 채택된 자기저항막 (101) 내지 (109)가 메모리소자로서 3 X 3어레이로 배치되는 경우, 메모리셀의 전기회로를 도시한다. 도 8은 자기저항막에 인가되는 자계를 발생하는 회로이다. 도 9는 자기저항막에서의 저항변화를 검출하는 회로를 도시한다.
임의의 소자의 자성막의 자화를 선택적으로 반전하는 방법에 대해 이하 설명한다. 예를 들면, 자기저항막(105)의 자화를 선택적으로 반전시키기 위해, 트랜지스터 (212),(217),(225) 및 (220)는 온되고, 나머지 트랜지스터는 오프를 유지한다. 그 다음에, 도체 (312),(313),(323) 및 (322)에 전류가 흘러서 그들 주위에 자계를 발생시킨다. 동일한 방향의 자계가 네 개의 도체로부터 단일의 자기저항막(105)에 인가된다. 결합자계를 소자의 자계의 반전계보다 약간 크도록 조절한다. 자기저항막(105)의 자화만이 선택적으로 반전될 수 있다. 수직반대방향의 자계를 자기저항막(105)에 인가하기 위해, 트랜지스터 (213),(216),(224) 및 (221)은 온되고, 나머지 트랜지스터는 오프를 유지한다. 다음에, 전류가 이전의 방향에 대향하는 방향으로 도체(312),(313),(323)에 흐르고, 대향 자계를 자기저항막(105)에 인가한다.
판독동작에 대해 설명한다. 예를 들면, 자기저항막(105)에 기록된 정보를 판독출력하기 위해, 트랜지스터(235) 및 (241)을 온하여, 전원공급기(412), 고정레지스터(100) 및 자기저항막(105)이 직렬접속된 회로를 형성한다. 전원공급전압은 고정레지스터(100)의 저항값과 자기저항막(105)의 저항값 사이의 비율로 저항에 분압된다. 전원공급전압이 고정되므로, 자기저항막에 인가된 전압은 자기저항막의 저항값의 변화에 따라서 변한다. 이 전압값은 센스 증폭기(500)에 의해 판독출력한다. 판독방법은 주로 두 개의 방법을 포함한다. 첫째, 자기저항막에 인가된 전압값의 크기를 검출하고, 크기에 의해 정보를 식별한다. 이것을 절대검출이라 부른다. 둘째, 자기저항막의 판독출력층의 자화방향 만이 변화하고, 정보는 전압변화의 차이에 의해 식별된다. 예를 들면, 판독출력층의 자화가 반전되는 경우, 전압값의 감소에 따른 변화를 "1"로 정의하고, 전압값의 증가에 따른 변화를 "0"으로 정의한다. 이 판독방법을 상대검출이라 부른다.
도 10은 하나의 소자 주위의 주변부분을 도시하는 개략적인 단면도이다. 두 개의 n타입 확산영역 (119) 및 (120)이 p타입 Si기판(011)에 형성되고, 워드선(게이트전극)(342)가 절연층(123)을 개재하여 그들 사이에 형성된다. 접지배선(356)이 n타입의 확산영역(119)에 접속한다. 자기저항막(105)이 접속플러그 (352),(353),(354), (357) 및 지역배선(358)을 개재하여 다른 n타입확산영역에 접속한다. 자기저항막은 비트라인(332)에 또한 접촉한다. 자계를 발생하는 도체(322) 및 (323)는 자기저항막(105) 옆에 형성된다.
(비교예)
도 11에 있어서, Si웨이퍼는 기판(001)으로서 사용되고, 그 표면은 산화되어 두께가 약 1㎛인 SiO2막(002)을 형성한다. 비교적 작은 반전계를 가지는 자성막(21)으로서 수직 자화막이고 두께가 30nm인 Gd20Fe80막, 비자성막(22)으로서 기능하는 두께가 2nm인 Al2O3막, 비교적 큰 보자력을 가지는 자성막(23)으로서 기능하는 수직자화막이고 두께가 10nm인 Tb22Fe78막, 보호막(118)으로서 기능하고 두께가 5nm인 Pt막이 SiO2막(002)위에 순차적으로 형성한다. Pt막은 자성막의 산화 등의 부식을 방지하는 보호막으로서 기능한다. Gd20Fe80와 Tb22Fe78막의 양자에 있어서, 전이금속의 부격자 자화가 우세하다. 1㎛?의레지스트막이 상기 얻어진 다층막위에 형성되고, Pt와 Tb22Fe78막은 레지스트에 의해 도포되지 않은 부분으로부터 건식에칭에 의해 제거된다. 에칭후에, 두께가 15nm인 Al2O3막이 형성되고 레지스트 및 상부 Al2O 3막은 제거된다. Gd20Fe80막으로부터 형성된 상부전극 및 하부전극 사이의 단락회로를 방지하는 절연막(121)이 형성된다. 다음에, 상부전극(122)는 리프트오프에 의해 Al막으로부터 형성되고, 상부전극으로부터 이동된 Al2O3막이 제거되어 측정회로를 접속하는 전극패드를 형성한다. 자계 2MA/m을 막면에 수직하는 방향으로 상기 생성된 자기저항막에 인가하고, 상기 인가된 자계방향으로 Tb22Fe78막을 자화한다. 1cm?의 Tb22Fe78막의 보자력은 1.6MA/m 크기의 값을 나타낸다. 상기 생성된 자기저항막의 보자력도 동일한 크기의 값을 나타날 것이 또한 기대된다.
자기저항막의 상부 및 하부전극은 정전류원에 접속하고, 전자가 Gd20Fe80막과 Tb22Fe80막 사이의 Al2O3막을 터널링하도록 정전류가 흐른다. 자계는 자기저항막의 막면에 수직하는 방향으로 인가되고, 강도와 방향이 변화되어 자기저항의 전압변동(자기저항곡선)을 측정한다. 그 결과는 도 12에 도시하고 있다. 측정결과에 의하면, 반전계(switching field)는 약 24kA/m이다.
(제 4실시예)
상기 실시예에 있어서, 막두께의 방향으로 경사진 자화를 가진 자성층(작은 수직자성 이방성을 가진 층)이 반전계를 감소시키는 자성층을 위해 형성된다. 자화경사의 자성층이, 반전계를 감소시키는 자성층의 측면위에 형성될 수 있다.
이에 대해, 도 16a 내지 도 16d를 참조하면서 설명한다. 도 16a 내지 도 16d는, 작은 수직 자기의 이방성을 가진 영역(층)이 자성층의 측면위에 형성된 구조체에서 각각의 자성층의 자화방향의 변화를 도시하는 개략적인 단면도이다. 설명의 편의를 위해, 작은 수직 자계의 이방성층을 가진 자성막만을 도시한다. 이러한 자성막은 자기저항소자의 자성막으로서 채택될 수도 있다. 도 16a 내지 도 16d는, 작은 수직 자기의 이방성을 나타내는 제 1자성층(101)의 자화방향과 제 2자성영역(102)의 자화방향이 서로 일치하고, 외부자계를 인가함으로써 자화가 반전하고 또한, 자화방향이 서로 대향하는 방향으로 최종적으로 일치하는 상태를 시계열적으로 도시한다. 도 16a에서, 화살표는 제 1자성층(101)과 제2 자성영역(102)의 자화방향을 표시하는 벡터이다.
이것은 본 발명의 매카니즘을 간략하게 설명하는 단순한 모델이다. 실제의 자화반전작용은, 마이크로자기학에 의거하여 마이크로스코픽하고 복잡한 작용을 나타내는 것은 당연하다.
도 16a의 상태에 있어서, 제 1자성층(101)의 자화와 제 1자성영역(102a), (102b)의 자화는 상부를 향한다. 도 16b에 도시한 바와 같이, 자성막에 인가된 아랫방향의 외부자계는 점차 강해짐에 따라, 작은 수직 자기의 이방성을 가진 제 2자성층(102a) 및 (102b)의 자화방향이 경사지기 시작한다.
도 16b의 상태에 있어서, 외부자계의 강도는 제 1자성층(101)의 보자력보다 작다. 제 1자성층(101)은 제 2자성영역 (102a) 및 (102b)의 주변으로부터 교환력을 받아들이고, 제 1자성층(101)의 자화는 단층구조보다 더욱 용이하게 반전한다. 따라서, 제 1자성층(101)의 자화방향도 경사진다. 그러나, 제 1자성층(101)의 경사는 제 2자성영역 (102a) 및 (102b)의 경사 보다 작다.
도 16c의 상태에 있어서, 아랫방향의 외부자계는 도 16b의 상태보다 강해진다. 작은 수직자기의 이방성을 가진 제 2자성영역(102a) 및 (102b)의 자화는 거의 완전하게 반전된다. 그러나, 제 1자성층의 자화는 반전이 지연된다.
도 16d의 상태에 있어서, 외부자계는 도 16c의 상태보다 훨씬 강해진다. 제 1자성층(101)의 자화와 제 2자성영역(102a),(102b)의 자화는 완전하게 반전된다. 이런 방식으로, 자화는 단일의 제 1자성층(101)의 사용에 비해서 작은 외부자계에 의해 반전된다.
이 실시예의 자성막을 MRAM에 인가함으로써, 메모리셀의 반전계를 용이하게 감소시킬 수 있고 자화반전을 위해 필요한 기입전류를 감소시킬 수 있다.
도 17a는 제 4실시예에 의한 자성소자의 자화곡선을 도시하는 그래프이고, 도 17b는 단일의 제 1자성층(101)의 자화곡선을 도시하는 그래프이다. 자화곡선은 외부자계(H)와 자화 사이의 관계를 도시하는 그래프이다. 도 17a 및 도 17b의 각각의 화살표는 자화곡선이 히스테리시스특성을 표시하는 부분의 자화진행방향을 표시한다. 이 경우에, 자화곡선이 (H)축을 교차하는 위치에서의 외부자계를 보자력으로서 정의한다. 제 4실시예에서의 자기소자의 보자력은 (Hc1)이고, 단일의 제 1자성층(101)의 보자력은 (Hc2)이다.
보자력(Hc1) 및 (Hc2)은 (Hc1) < (Hc2)의 관계를 가진다. 자화는, 단일의 자성층(101)에 비해서, 약한 외부자계에 의해 반전된다.
희토류금속과 전이금속으로서 페리마그네트(ferrimagnet)는 자성막으로 사용되는 구조체의 자화를 도시하는 개략적인 도면이다. 도 18a는 전이금속이 우세한 경우의 자화를 도시하고, 도 18b는 희토류금속이 우세한 경우의 자화를 도시한다. 각각의 굵은 화살표는 희토류금속(RE)의 자화방향을 표시하고, 각각의 가는 화살표는 전이금속(TM)의 자화방향을 표시하고, 각각의 굵고 개방된 화살표는 결합자화방향을 표시한다.
적절한 재료와 조성에 의해 결합된 희토류금속 전이금속 자성체는 페리자성을 나탄낸다. 따라서, 희토류금속과 전이금속의 자화는 역평행하다. 희토류금속 부격자자화와 전이금속의 부격자자화의 차이는 전체자화로서 관측된다.
상기 설명은, 상기 수직 자기의 이방성 영역이 자화를 반전하는 자계를 감소하도록 형성되는 것을 특징으로 하는 방법에 대해 설명한다. 또한, 상기 큰 자화의 영역이 형성되는 다른 방법이 반전 계를 감소시키기 위해 사용된다.
예를 들면, 전이금속 및 희토류금속을 함유하는 제 1자성층(401)은, 전이금속의 자화가 희토류금속의 자화보다 크지만 그들의 차이는 작도록, 형성된다. 또한, 전이금속과 희토류금속을 함유하는 제 1자성영역 (402a) 및 (402b)은, 전이금속의 자화가 희토류금속의 자화보다 훨씬 크도록 형성된다. 제 1자성영역(402a) 및 (402b)의 전체자화는 제 1자성층(401)의 자화보다 크다.
큰 자화 또는 작은 수직자기의 이방성을 가진 제 1자성영역(402a), (402b)은, 제 1자성층(401)에 비해 약한 외부자계에 의해 자화를 반전한다.
도 18b에 있어서, 양자의 제 1자성층(403)과 제1 자성영역(404)은 희토류금속의 부격자자화가 우세한 합금으로 이루어진다.
큰 자화 또는 작은 수직자기의 이방성을 가진 제 1자성영역(404a)와 (404b)는 제 1자성층(403)에 비해 약한 외부자계에 의해 자화를 반전한다.
도 18a 및 도 18b는 제 1자성층과 제 1자성영역의 우세한 금속이 동일한 종류인 경우에 대해 도시한다. 희토류금속의 부격자자화가 제 1자성층과 제1자성영역 중 한쪽에서 우세하고, 또한 자성층 전체의 자화가 제 1자성영역의 전체의 자화 보다 크고 그들의 방향이 동일하면 전이금속의 부격자자화가 다른 쪽에서 우세하다.
제조방법에 대해 이하 설명한다. 제 4실시예의 자성막에 대한 다수의 제조방법이 있다. 예를 들면, 제 1자성층은 제 1자성영역을 변환하거나, 또는 제 1자성영역은 포토리소그래피에 의해 패턴화되어 막을 형성한다.
도 19a 내지 도 19b는 대전입자가 제 1자성층에 주입되어 제 1자성층을 변환함으로써 제 1자성영역을 얻는 제 4실시예의 자성소자 제조방법을 설명하는 개략도이다.
도 19a에 도시한 바와 같이, 제 1자성층(502)과 보호층(503)이 기판(501)위에 형성된다.
제 1자성층(502)은 Ga이온 소스로부터 집광된 이온빔(가속전압 : 30kV)에 의해 처리된다. 도 19b는 처리상태를 도시한다. 제 1자성층(502)은 이온빔(504)에 의해 조사되어 소자의 주변에서 변환되고 테이퍼 된 부분을 형성한다. 제 1자성층(502)의 변환된 부분은 제 1자성층 보다 작은 자기의 수직 이방성을 가진 제 1자성영역(505)으로서 기능한다. 도 19c는 제 1 자성영역(505)이 변환에 의해 형성된 이후의 상태를 도시한다.
제 1자성영역(505)에서, 제 1자성층(502)의 자기결합체인은 Ga이온에 의해 부분적으로 절단되어 자기의 이방성을 감소시킨다.
제 1자성층에 사용되는 이온 또는 대전입자는 Ga집광빔에 제한되는 것은 아니다.
제 1자성층(502)을 변환하기 위해 사용되는 이온 또는 대전입자의 적합한 주입에너지는 10 내지 300keV이다. 10keV 이하의 에너지에서, 만족스러운 변환은 생기지 않는다. 300keV이상의 에너지에서는, 대상물은 물리적으로 손상되어 파괴된다.
주입에너지는 변환될 제 1자성층(502)의 대전입자 또는 재료, 처리형상, 또는 처리위치에 따라서 적합하게 선택된다.
수직자성기의 이방성을 감소시키도록 변환된 자성막의 부분은 자성층의 주변부로 제한되는 것은 아니다. 이러한 부분은, 상기 실시예에서 설명한 바와 같이, 자기저항소자의 적층방향으로 설정되어도 된다.
이 구조는 도 20a 내지 도 20c에 도시한다. 도 20a에 도시한 바와 같이, 이온(504)은 보호층(503)을 통하여 주입되어 상부표면을 변환한다. 도 20b는 이온 주입후에 변환된 영역을 도시하는 단면도이다. 작은 수직 자기의 이방성을 가진 제 1자성영역(505)이 자성층(502)위에 형성된다. 상부표면이 보호층(503)을 개재하여 이온주입됨으로써 변환되므로. 자성층(502)으로의 이온주입량은 보호층의 막두께를 적절하게 선택함으로써 조절될 수 있다. 따라서, 제 1자성영역(505)의 막두께는 소망하는 두께로 조절될 수 있다.
도 20c에 도시한 바와 같이, 보호층(503)이 비자성소자(506)를 완전한 이온주입되도록 박편화되면, 제 1자성층(502)은 전체적으로 변환될 수 있다. 변환된 영역은 소망하는 자성막의 반전 계에 따라서 제어된다.
제 1자성영역(505)을 형성하기 위해 자성층(502)을 변환하는 제조방법은 도면 등의 이온빔의 조사로 제한되는 것은 아니다. 예를 들면, 제 1자성층(502)은 공기중에서 자연적으로 산화함으로써 용이하게 변환될 수 있다.
제 1자성층과 제 1자성영역과 다른 제 3영역은 제 1자성층과 제 1자성영역 사이의 경계에 존재한다. 제 3영역은 제 1자성층과 제 1자성영역의 재료의 혼합물로 구성된다.
제 4실시예에서, 상기 설명한 자성막은 터널링 자기저항소자의 자성막에 적용할 수 있다.
도 21은, 비자성절연층이 제 4실시예에 의한 자성막 사이에 샌드위치되는 구조를 가진 터널링 자기저항소자를 도시하는 사시도이다.
실시예에 의한 터널링 자기저항소자의 하부 자성층은, 제 1자성층을 변환함으로써 형성된 제 1자성층(801)과 제 1자성영역(804)으로 구성된 제 1자성막(810)이다. 상부 비자성 절연층은 터널링막(802)이다. 상부 자성층은 제 1자성층(803)과 제 1자성영역(805)으로 구성된 제 2자성막(820)이다. 제 1자성영역(805)은, 수직 자기의 이방성이 상기 제 1자성층 보다 작은 영역이다.
하부 및 상부 자성층은 상이한 보자력을 가진다. MRAM으로의 적용에 있어서, 낮은 보자력 층은 자유층으로서 기능하고, 높은 보자력 층은 고정된 층으로서 기능한다. 또는, 높은 보자력 층은 메모리층으로서 기능하고, 낮은 보자력층은 검출층으로서 기능한다.
제 4실시예에 있어서, 제 1자성막(810)의 제 1자성영역(804)은 제 1자성층(801)을 둘러싸도록 배치된다. 제 2자성막(820)의 제 1자성영역(805)은 제 1자성층(803)을 둘러싸도록 배치된다. 제 1 및 제 2 자성막(810),(820)은 터널링 자기저항소자를 구성한다.
터널링자기저항소자는 하부 센서라인(806)과 상부 센서라인(807a),(807b)에 전기적으로 접속한다. 도 21에 있어서, 상부센서라인(807)은 설명의 편의상 상부센서라인(807a),(807b)로 분할되지만 실제로는 단일의 배선이다.
하부센서라인(806)은 제 1자성막(810)의 제 1자성층(801)과 제 1자성영역(804)에 접속한다. 상부센서라인(807)은 제 2자성막(820)의 제 1자성층(803)과 제 1자성영역(805)에 접속한다. 센서전류는 터널링 자기저항소자를 통하여 한 쪽의 센서라인으로부터 다른쪽의 센서라인으로 흐른다. 센서 전류가 흐르기 위해 필요한 절연층은 도 21에 도시하지 않는 것에 유의하여야 한다.
제 4실시예와 마찬가지로, 작은 수직 자기의 이방성을 가진 영역을 형성하기 위해 자성층의 일부를 변환함으로써 보자력을 감소시킬 수 있다. MRAM에서의 이 자기저항효과를 이용함으로써 작은 전류에 의해 정보를 용이하게 기입하게 할 수 있다.
도 21에 도시한 바와 같이, 실시예의 자기소자가 터닐링 자기저항소자에 적용되는 경우, 자성층은, 상부 및 하부의 자성층 양자에 사용할 수 있거나, 상부 또는 하부의 자성층에만 적용될 수 있다.
이온빔에 의해 상부자성층을 변환할 때에, 자성층은 부분적으로 또는 거의 전체적으로 변환될 수 있다.
도 22는 상부 자성층의 상부 표면 측의 부분을 변환함으로써 구성되는 터널링 자기저항소자를 도시하는 사시도이다.
하부 자성층은 제 1자성막(830)이고, 비자성 절연층은 터널링막(802)이다. 상부 자성층은 제 1자성층(803)과 제 1자성영역(805)으로 이루어진 제 2자성막(840)이다. 도전성 보호막(808)은 이온주입에 의해 어떠한 손상도 방지한다.
하부 및 상부 자성층은 상이한 보자력을 가진다. 낮은 보자력층은 자유층으로서 기능하고, 높은 보자력층은 고정된 층으로서 기능한다.
제조방법으로서, 메모리셀영역을 형성하는 공정후에, 이온빔은 제 2자성막(840)의 제 1자성층(803)을 변환하도록 방출된다. 그 결과, 제 1자성층 보다 작은 수직 자기의 이방성을 가진 제 1자성영역(805)이 제 1자성층(803)위에 형성된다.
제 1자성영역(805)에 있어서, 제 1자성층(803)의 자기결합체인은 Ga이온에 의해 부분적으로 감결합되어, 자기의 이방성을 감소시킨다. 고정된 층으로서 기능하는 제 2자성막(840)의 보자력은 도전성 보호층(808)의 막두께를 선택함으로써 조절할 수 있다.
보자력은 상기 구조를 가진 자기저항 막에서 또한 감소시킬 수 있다. 터널링자기저항소자를 MRAM에 적용함으로써 전력소비를 감소시킬 수 있다.
도 23은 전체 상부 자성층을 변환함으로써 형성된 터널링자기저항소자를 도시하는 사시도이다.
도 23에 있어서, 낮은 자성층은 제 1자성막(830)이다. 비자성절연층은 터널링막(802)이고, 상부자성층은 제 2자성막(850)이다.
메모리셀영역의 형성 공정 후에, 이온빔이 방출되어 전체 상부자성층을 변환함으로써 제 2자성막(850)을 형성한다. 비자성소자(809)는 제 2자성막(850)으로 주입된다. 이 때에 주입에너지를 선택함으로써, 제 2자성소자(850)의 보자력을 조절할 수 있다.
보자력은 이 구조를 가진 자기저항막에서 또한 감소시킬 수 있다. 터널링자기저항소자를 MRAM에 적용함으로써, 소비전력을 감소시킬 수 있다.
이온빔조사에 의한 감소된 수직 자기의 이방성을 가진 자성소자의 형성공정은, 마스크 형성공정의 부존재 때문에 터널링 자기저항소자의 제조공정으로 비교적 용이하게 도입될 수 있다. 주요부는 매우 정밀하게 처리될 수 있으므로, 보자력을 감소시키는 공정의 생산성은 높다.
제 4실시예의 자성소자의 적용은 터널링 자기저항소자에만 제한되는 것은 아니다. 낮은 보자력 자기소자가 미세한 패턴의 자기 인가 생성물에서 요구되는 경우, 이 실시예의 자성소자는 널리 적용할 수 있다.
(제 5실시예)
감소된 보자력을 가진 자성막을 사용하는 다른 터널링 자기저항소자에 대해 설명한다.
터널링 자기저항소자에 있어서, 비자성절연층이 하부와 상부 자성층 사이에 샌드위치된다. 상부와 하부 자성층은 자성층을 변환함으로써 제조된 자성막으로부터 형성되어, 보자력을 감소시킨다.
도 21에 도시한 바와 같이, 상부 및 하부 자성층은 이온 밀링공정후에 산화에 의해 측벽을 변환하는 제조방법에 의해 형성된다.
터널링 자기저항소자의 형성방법은 도 25a 내지 도 25c을 참조하면서 설명한다.
도 25a는 공정 전에 터널링 접합의 단면 형상을 도시한다. 자성층(132), 자성층(134), 도전성 보호층(135) 및 패턴 형성된 레지스트(136)는 기판(131)위에 형성한다. 터널링막(133)은 자성층 (132)와 (134) 사이에 개재된다. 소자는 이온밀링, RIE 등에 의해 처리된다. 공정 후에, 레지스트(136)를 왼쪽에 있게 하면서 절연막에 의해 주위를 매설하여 리프트오프에 의해 터널접합을 완성하기 위해 광범위하게 사용된다.
도 25b는 비교를 위한 도면이고, 포토리소그래피에 의해 제조된 레지스트마스크를 사용한 이온밀링에 의해 소자를 형성하는 공정후의 터널접합을 도시하는 단면도이다. 터널접합은 레지스트(135)가 왼쪽에 있는 영역에서 형성된다. 이 영역의 두 개의 측은 절연층(139)에 의해 매설된다.
도 25c는 제 1자성층으로부터 변환된 제 2자성영역이 제 1자성층의 측벽을 산화함으로써 형성된 터널접합을 도시하는 단면도이다.
도 25b의 비교로부터 명백한 바와 같이, 자성층(132)으로부터 변형된 자성층(137)과 자성층(134)로부터 변형된 자성층(138)은 터널접합 주위에 형성된다. 자성층(137)은 자성층(132)이 제 1자성층으로서 형성되는 경우의 제 1자성영역에 대응한다. 자성층(138)은 자성층(134)이 제 1자성층으로 형성되는 경우의 제 2자성층에 대응한다.
형성공정에 대해 설명한다.
기판(131)은 1㎛의 열산화막을 가진 (1,0,0) Si웨이퍼이다.
표1은 기판(131)위에 형성된, 자성층(132),(134), 터널링막(133) 및 도전성보호층(135)의 재료와 막두께를 도시한다. 이들 막은 마그네트론 스퍼터링에 의해 형성된다. 터널링막(133)은 Al2O3를 Rf스퍼터링하고 산화플라즈마공정을 행함으로써 형성된다(0.2 Pa, Rf 5W, 30초).
명칭 재료 막두께(㎚)
자성층(㎚) Gd22Fe 50
터널링막 133 Al2O3 1.5
자성충 134 Tb20Fe 25
도전성보호층 135 Si 50
막형성후에, 레지스트를 샘플에 도포하고, 터널접합의 마스크패턴은 포토리소그래피에 의해 형성된다. 더욱 상세하게는, 약 2㎛의 두께를 가진 레지스트막은 도오꾜오오가고교(TOKYO OHKA KOGYO)사로부터 이용가능한LOR-P003을 사용하여 형성된다. 할로겐광에 의해 접촉노광을 행하여 패턴을 형성한다.
레지스트패턴을 담지하는기판을 이온밀링장치에 실장하여 터너링소자를 형성하는 공정을 행한다.
공정의 종료 직 후에, 절연층이 형성된 기판이 비교샘플로서 사용된다. 비교샘플은 도 25b에 도시한 바와 같이 단면형상을 가진다.
공정을 종료한 후, 기판을 공기중에서 일시적으로 노출시켜 자성층(137),(138)을 형성하고, 절연층(139)을 또한 형성한다. 상기 생성된 기판을 제 5실시예의 샘플로서 사용한다. 이 샘플은 도 25c에 도시한 바와 같은 단면형상를 가진다.
터널링접합공정을 행한 기판은 다시 포토리소그래피을 행하고, 상부기판용 레지스트패턴을 형성한다. 두께 50nm의 Al막을 마그네트론 스퍼터링장치에 의해 상부전극막으로서 형성하여 터널링 자기저항소자를 완성한다. 접합영역은 200㎛2이다.
소자의 특성을 측정하여 자기저항측정장치에 의해 평가한다. 외부자계를 1kOe까지 인가하고 소자에 흐르는 전류를 1㎂로 설정한다. 프로브의 접촉저항의 영향을 제거하기 위해, 4개 단자의 측정을 행한다. 자기반전을 일으키는 자계를 (Hc)로 정의하고, 자계 (Hc)의 값을 제 5실시예의 샘플과 비교샘플 사이에서 비교한다. 표 2에 그 결과를 나타내었다.
(제 6실시예)
감소된 보자력을 가진 자성막을 이용한 또 다른 터널링자기저항소자에 대해 설명한다.
도 21에 도시한 바와 같이, 상부 및 하부 자성층은 FIB에 의해 측벽을 변환하는 제조공정에 의해 형성된다. 실험을 위해 사용된 샘플과 비교샘플의 자성막과 기판의 적층구조 및 비교샘플은 제 5실시예와 동일하다.
막형성후, 샘플을 포토리소그래피에 의해 마이크로패턴하여 하부전극등을 형성한다. 도 19b와 마찬가지로, 단일적층자성막을 형성하고, Ga이온소스로부터 집광된 이온빔(가속전압 : 30kV)에 의해 터널링소자를 형성하는공정을 행한다.
도 19b와 마찬가지로, 소자의 주변을 테이퍼하도록 집광 이온빔을 방출함으로써 상부와 하부 자성층의 주변을 변환시킨다. 변환부분에서, 상부자성층 내측의 자성결합체인이 Ga이온에 의해 부분적으로 감결합되어 수직자기의 이방성을 감소시킨다.
터널링 접합공정을 행한 기판을 다시 포토리소그래피하여 상부전극용 레지스트 마스크를 형성한다. 두께 50nm의 Al막을 마그네트론 스퍼터링장치에 의해 상부전극막으로서 형성하여 터널링 자기저항소자를 완성한다.
자기소자의 특성을 제 5실시예와 동일한 조건하에서 평가한다. 표 2에 그 결과를 나타내었다.
(제 7실시예)
감소된 보자력을 가진 자성막을 사용한 또 다른 터널링 자기저항소자에 대해 설명한다.
도 22에 도시한 바와 같이, 상부자성층을 이온빔조사에 의해 부분적으로 변환한다. 실험을 위해 사용된 샘플 비교샘플의 자성막과 기판의 적층구조는 비자성도전층을 제외하고 제 5실시예와 동일하다. 비자성도전층은 부분적인 이온주입이 가능하도록 두께 25nm을 가진 Si로 부터 형성된다.
막의 형성후에, 샘플을 포토리소그래피에 의해 마이크로패턴하여 하부전극과 터널링소자를 형성한다. 도 20a와 도 20b와 마찬가지로, 단일적층자성막을 형성하고, Ga이온소스로부터 집광된 이온빔(가속전압 : 30kV)에 의해 부분적으로 변환된 상부자성층의 공정을 행한다.
터널링 접합공정을 행한 기판을 다시 포토리소그래피하여 상부기판용 레지스트마스크를 형성한다. 두께 50nm의 Al막을 마그네트론 스퍼터링장치에 의해 상부전극막으로서 형성하여 터널링 자기저항소자를 완성한다.
자기소자의 특성을 제 5실시예의 동일한 조건하에서 평가한다. 표 2에 그 결과를 나타내었다.
(제 8실시예)
감소된 보자력을 가진 자성막을 사용한 또 다른 터널링 자기저항소자에 대해 설명한다.
도 23에 도시한 바와 같이, 상부자성층을 이온빔조사에 의해 전체적으로 변환한다. 실험을 위해 사용된 샘플과 비교샘플의 자성막과 기판의 적층구조는, 비자성도전층을 제외하고는 제 5실시예와 동일하다. 비자성도전층을 전체적으로 이온주입하는 것이 가능하도록 두께 5nm을 가진 Si로부터 형성된다.
막의 형성후에, 샘플을 포토리소그래피에 의해 마이크로패턴하여 하부전극 등을 형성한다. 도 20a와 도 20c와 마찬가지로, 단일적층자성막을 형성하고, Ga이온소스로부터 집광된 이온빔(가속전압 : 30kV)에 의해 상부자성층을 전체적으로 변환하는 공정을 행한다.
터널링 접합공정을 행한 기판을 다시 포토리소그래피하여 상부기판용 레지스트마스크를 형성한다. 두께 50nm의 Al막을 마그네트론 스퍼터링장치에 의해 상부전극막으로서 형성하여 터널링 자기저항소자를 완성한다.
소자의 특성을 제 5실시예의 동일한 조건하에서 평가한다. 표 2에 그 결과를 나타내었다.
Hc(kOe)
제 5실시예 0.48
제 6실시예 0.36
제 7실시예 0.41
제 8실시예 0.50
비교예 0.62
본 발명은 상기 설명한 실시예에 제한되지 않으며, 복수의 실시예를 결합하여 행하여도 된다. MRAM을 위해 적합하게 사용된 터널링자기저항소자를 자기저항소자로서 예시하였다. 그러나, 본 발명은 이에 제한되지 않으며, 본발명의 구조체는, 예를 들면 비자성층이 도체로 이루어진 거대한 자기저항소자에도 적용할 수 있다.
본 발명의 자기저항소자, 자기저항소자를 가진 메모리소자, 및 메모리소자를 사용한 메모리는, 수직자화막의 반전계를 감소시키고 수율을 감소시키지 않거나 비용이 크게 증가하지 않으면서 용이하게 제조할 수 있는 자기저항막, 적은 전력소비만을 필요로 하는 메모리를 제공할 수 있다.
도 1은 본 발명에 의한 자기저항막을 도시하는 개략적인 단면도.
도 2는 본 발명에 의한 다른 자기저항막을 도시하는 개략적인 단면도.
도 3은 본 발명에 의한 또 다른 자기저항막을 도시하는 개략적인 단면도.
도 4는 제 1실시예에 사용된 자기저항막을 도시하는 개략적인 단면도.
도 5는 제 1실시예에 사용된 자기저항막의 자기저항 곡선을 도시하는 그래프.
도 6은 제 2실시예에 사용된 자기저항막을 도시하는 개략적인 단면도.
도 7은 제2실시예에 사용된 자기저항막의 자기저항 곡선을 도시하는 그래프.
도 8은 제 3실시예에 있어서, 메모리용으로 사용된 자기저항막에 자계를 인가하는 전기회로를 도시하는 회로도.
도 9는 제 3실시예에 있어서, 메모리용으로 사용된 판독회로를 도시하는 회로도.
도 10은 제 3실시예에 있어서, 메모리의 부분을 도시하는 개략적인 단면도.
도 11은 비교예에 사용된 자기저항막을 도시하는 개략적인 단면도.
도 12는 비교예에 사용된 자기저항막의 자기저항 곡선을 도시하는 그래프.
도 13a는 자기저항막의 자화가 평행인 상태를 도시하는 개략적인 단면도.
도 13b는 자기저항막의 자화가 역평행인 상태을 도시하는 개략적인 단면도.
도 14a, 도 14b, 도 14c 및 도 14d는 평면내의 자성막을 사용하는 종래의 자기저항막의 기록/재생원리를 설명하는 도면.
도 14a는 기록된 정보가 "1"로 판독출력되는 경우 자화상태를 도시하는 개략적인 단면도.
도 14b는 기록된 정보가 "0"으로 판독출력되는 경우 자화상태를 도시하는 개략적인 단면도.
도 14c는 기록된 정보가 "1"로 판독출력되는 경우 자화상태를 도시하는 개략적인 단면도.
도 14d는 기록된 정보가 "0"으로 판독출력되는 경우 자화상태를 도시하는 개략적인 단면도.
도 15a, 도 15b, 도 15c 및 도 15d는 수직자성막을 사용한 종래의 자기저항막의 기록/재생원리를 설명하는 도면.
도 15a는 기록된 정보가 "1"로 판독출력되는 경우 자화상태를 도시하는 개략적인 단면도.
도 15b는 기록된 정보가 "0"으로 판독출력되는 경우 자화상태를 도시하는 개략적인 단면도.
도 15c는 기록된 정보가 "1"로 판독출력되는 경우 자화상태를 도시하는 개략적인 단면도.
도 15d는 기록된 정보가 "0"으로 판독출력되는 경우 자화상태를 도시하는 개략적인 단면도.
도 16a, 도 16b, 도 16c 및 도 16d는 제 5실시예에서 자성막의 자화의 변화를 도시하는 개략적인 단면도.
도 17a 및 도 17b는 각각 제 5실시예에서의 자성막의 자화곡선과 단일의 제1자성층(101)의 자화곡선을 도시하는 그래프.
도 18a 및 도 18b는 희토류금속과 전이금속의 합금으로 이루어진 수직 자화막을 사용한 자기소자의 자화를 도시하는 개략도.
도 19a, 도 19b 및 도 19c는 제 1자성층에 대전입자를 주입하여 제 1자성층을 변환하는 방법을 설명하는 개략도.
도 20a, 도 20b 및 도 20c는 제 1자성층에 대전입자를 주입하여 제 1자성층을 변환하는 방법을 설명하는 개략도.
도 21은 터널링자기저항 소자를 도시하는 사시도.
도 22는 상부 자성층의 일부를 변환함으로써 형성된 다른 터널링 자기저항 소자를 도시하는 사시도.
도 23은 상부 자성층 전체를 변환함으로써 형성된 또 다른 터널링 자기저항 소자를 도시하는 사시도.
도 24a, 도 24b 및 도 24c는 포토리소그래피에 의해 제 2자성층의 형성방법을 설명하는 개략도.
도 25a, 도 25b 및 도 25c는 터널링 자기저항 소자의 형성방법을 설명하는 개략도.
<도면의 주요부분에 대한 설명>
001 : 기판 002 : SiO2막
12, 22 : 비자성층
21, 14, 23, 132, 134, 137, 138 : 자성층
11, 111, 810, 830 : 제 1자성막 100 : 고정레지스터
101 내지 109 : 자기저항막 112, 820, 850 : 제 2자성막
113 : 비자성막 114 : 제 3자성막
115 : 제 4자성막 116, 117 : 자성막
118 : 보호막 119, 120 : n타입 확산영역
121 : 절연막 122 : 상부전극
123, 139 : 절연층 133, 802 : 터널링막
136 : 레지스터
212, 213, 216, 217, 220, 221, 224, 225, 235, 241 : 트랜지스터
312, 313, 322, 323 : 도체 332 : 비트라인
342 : 워드선 52, 353, 354, 357 : 접속플러그
356 : 접지배선 358 : 국부배선
401, 403, 502, 801, 803 : 제 1자성층
402a, 402b, 404, 505, 804, 805 : 제 1자성영역
412 : 전력공급기 500 : 센서증폭기
504 : 이온 505, 808 : 보호층
806 : 하부센서라인 807a, 807b : 상부센서라인
807 : 비자성소자

Claims (20)

  1. 비자성막과;
    상기 비자성막의 양측에 자성막이 형성된 구조체를 포함하는 자기저항막에 있어서,
    상기 자성막의 적어도 한쪽은 수직자화막이고, 막면에 수직하는 방향으로부터 경사진 자화의 용이 축(easy axis)을 가진 자성막은, 상기 수직자화막에 접촉하지만, 상기 비자성막에는 접촉하지 않은 위치에 형성되는 것을 특징으로 하는 자기저항막.
  2. 제 1항에 있어서,
    상기 자성막의 적어도 한쪽의 자화의 용이 축은 막면에 수직하는 방향으로부터 경사진 것을 특징으로 하는 자기저항막.
  3. 제 1항에 있어서,
    상기 자성막과 막면에 수직하는 방향으로부터 경사진 자화의 용이 축을 가진 상기 자성막은 서로 교환결합하는 것을 특징으로 하는 자기저항막.
  4. 제 1항에 있어서,
    상기 수직자화막의 스핀 분극보다 높은 스핀 분극(polarization)을 가진 층이 상기 수직 자화막과 상기 비자성막 사이에 삽입되고, 높은 스핀 분극을 가진 상기 층과 상기 수직자화막은 서로 교환결합하는 것을 특징으로 하는 자기저항막.
  5. 제 1항에 있어서,
    막면에 수직하는 방향으로부터 경사진 자화의 용이 축을 가진 제 1자성막, 제 2자성막, 비자성막, 제 3자성막, 막면에 수직하는 방향으로부터 경사진 자화의 용이축을 가진 제 4자성막을 순차적으로 형성하고, 상기 제 2 및 제 3자성막의 적어도 한 쪽은 수직자화막이고, 상기 제 1, 제 2자성막 및 제 3, 제 4자성막은 서로 각각 교환결합하는 것을 특징으로 하는 자기저항막.
  6. 제 5항에 있어서,
    상기 제 2자성막의 스핀 분극(polarization)보다 높은 스핀 분극을 가진 층이, 상기 제 2자화막과 상기 비자성막의 사이에 삽입되고, 상기 제 3자성막의 스핀 분극보다 높은 스핀 분극을 가진 층은, 상기 제 3자성막과 상기 비자성막의 사이에 삽입되고, 높은 스핀 분극을 가진 상기 층과 제 2자성막과 높은 스핀 분극을 가진 상기 층 및 제 3자성막이 서로 각각 교환결합하는 것을 특징으로 하는 자기저항막.
  7. 삭제
  8. 제 1항에 있어서,
    상기 수직자화막은 희토류금속과 전이금속의 비정질합금으로 형성된 페리마그네트(ferrimagnet)를 포함하는 것을 특징으로 하는 자기저항막.
  9. 제 1항에 있어서,
    상기 비자성막은 절연체를 포함하는 것을 특징으로 하는 자기저항막.
  10. 청구항 1항에 기재된 상기 자기저항막을 가진 메모리소자를 가지는 메모리로서,
    막면에 수직하는 방향으로 상기 자기저항막에 자계를 인가하는 수단과;
    상기 자기저항막의 저항을 검출하는 수단
    을 포함하는 것을 특징으로 하는 메모리.
  11. 제 10항에 있어서,
    상기 자계를 인가하는 수단은 도체를 포함하는 것을 특징으로 하는 메모리.
  12. 제 10항에 있어서,
    막면에 수직하는 방향으로부터 경사진 방향으로 자계를 상기 자기저항막에 인가하는 수단을 부가하여 포함하는 것을 특징으로 하는 메모리.
  13. 제 10항에 있어서,
    정보의 기록시에, 상기 비자성막을 샌드위치하는 상기 자성막중에서, 막면에 수직하는 방향으로부터 경사진 자화의 용이 축을 가진 상기 자성막에 접촉하는 상기 자성막의 자화방향을 변화시키고, 상기 다른 자성막의 자화방향은 정보의 기록/재생을 변화시키지 않고 유지되는 것을 특징으로 하는 메모리.
  14. 제 10항에 있어서,
    상기 비자성막에 접촉하여 형성된 상기 자성막중에서, 자계의 부존재시에 막면에 수직하는 방향으로 배향하는 자화를 가진 상기 자성막이 기록층으로서 설정되고, 상기 다른 자성막은 판독출력층으로서 설정되는 것을 특징으로 하는 메모리.
  15. 제 10항에 있어서,
    상기 비자성막에 접촉하여 형성된 상기 자성막중에서, 상기 비자성막의 막면에 접촉하여 형성된 상기 자성막의 자화는 기록 또는 판독시에 인가된 자계에 의해 반전되지 않고, 상기 비자성막의 다른 막면에 접촉하여 형성된 상기 자성막의 자화는 반전되는 것을 특징으로 하는 메모리.
  16. 제 10항에 있어서,
    복수의 자기저항막이 배치되는 메모리로서,
    소망의 자기저항막에 자계를 인가하는 수단과,
    소망의 자기저항막의 저항을 검출하는 수단을 부가하여 포함하는 것을 특징으로 하는 메모리.
  17. 자성체의 보자력을 사용한 자기소자로서,
    기판위에 형성된 제 1자성층과;
    상기 제 1자성층의 수직 자기의 이방성(anisotropy)보다 작은 수직 자기의 이방성을 가지고 상기 제 1자성층에 접촉하는 제 1자성영역
    을 포함하는 것을 특징으로 하는 자기소자.
  18. 비자성막과;
    상기 비자성막 양측에 형성되고, 적어도 한 쪽은 청구항 제 17항에 기재된 상기 자기소자를 포함한 자성막
    으로 이루어진 것을 특징으로 하는 자기저항소자.
  19. 기판과;
    상기 기판위의 청구항 제 18항에 기재된 복수의 자기저항소자와;
    자화의 용이 축을 따라서 상기 자기저항소자에 자계를 인가하는 수단과;
    상기 자기저항소자의 저항을 검출하는 수단
    을 포함하는 것을 특징으로 하는 메모리.
  20. 제 1자성층을 기판에 형성하는 공정과;
    제 1자성층을 변환(transform)하는 대전입자를 주입함으로써 제 1자성층의 수직 자기의 이방성(anistoropy) 보다 작은 수직 자기의 이방성을 가진 자성영역을 형성하는 공정
    을 포함하는 것을 특징으로 하는 자성소자제조방법.
KR10-2002-0017937A 2001-04-02 2002-04-02 자기저항소자, 자기저항소자를 가진 메모리소자, 및메모리소자를 사용한 메모리 KR100498998B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2001103185A JP2002299727A (ja) 2001-04-02 2001-04-02 磁性素子、トンネル磁気抵抗効果素子及びその製造方法
JPJP-P-2001-00103185 2001-04-02
JP2001245423A JP4944315B2 (ja) 2001-08-13 2001-08-13 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
JPJP-P-2001-00245423 2001-08-13

Publications (2)

Publication Number Publication Date
KR20030009095A KR20030009095A (ko) 2003-01-29
KR100498998B1 true KR100498998B1 (ko) 2005-07-01

Family

ID=26612947

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0017937A KR100498998B1 (ko) 2001-04-02 2002-04-02 자기저항소자, 자기저항소자를 가진 메모리소자, 및메모리소자를 사용한 메모리

Country Status (6)

Country Link
US (1) US6829121B2 (ko)
EP (1) EP1248264B1 (ko)
KR (1) KR100498998B1 (ko)
CN (1) CN1384503B (ko)
DE (1) DE60223440T2 (ko)
TW (1) TW560095B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010062073A2 (ko) * 2008-11-27 2010-06-03 고려대학교 산학협력단 자기 정보 처리 장치 및 그 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7035138B2 (en) * 2000-09-27 2006-04-25 Canon Kabushiki Kaisha Magnetic random access memory having perpendicular magnetic films switched by magnetic fields from a plurality of directions
JP2003242771A (ja) * 2002-02-15 2003-08-29 Toshiba Corp 半導体記憶装置
US6794695B2 (en) * 2002-04-29 2004-09-21 Hewlett-Packard Development Company, L.P. Magneto resistive storage device having a magnetic field sink layer
KR20040084095A (ko) * 2003-03-26 2004-10-06 주식회사 하이닉스반도체 마그네틱 램의 형성방법
JP2004363527A (ja) * 2003-04-11 2004-12-24 Toshiba Corp 磁気記憶装置、データ複写装置、データ複写システム、データ複写プログラム、及びデータ複写方法
JP4128938B2 (ja) * 2003-10-28 2008-07-30 株式会社日立製作所 磁気ヘッド及び磁気記録再生装置
US7180715B2 (en) * 2004-02-26 2007-02-20 Hitachi Global Storage Technologies Netherlands B.V. Canted easy axis in self-pinned layers
KR100694170B1 (ko) * 2004-05-24 2007-03-12 충남대학교산학협력단 이온 빔 조사에 의한 교환 바이어스 특성 향상 방법
JP4134080B2 (ja) * 2005-04-04 2008-08-13 Ｔｄｋ株式会社 磁気抵抗効果素子およびその製造方法、ならびに磁気抵抗効果装置、薄膜磁気ヘッド、ヘッドジンバルアセンブリ、ヘッドアームアセンブリおよび磁気ディスク装置
US7502253B2 (en) * 2006-08-28 2009-03-10 Everspin Technologies, Inc. Spin-transfer based MRAM with reduced critical current density
US20090218645A1 (en) * 2007-02-12 2009-09-03 Yadav Technology Inc. multi-state spin-torque transfer magnetic random access memory
JP5201885B2 (ja) * 2007-06-19 2013-06-05 キヤノン株式会社 磁性物質の検出装置及び検出方法
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
JP5502627B2 (ja) * 2010-07-09 2014-05-28 株式会社東芝 磁気ランダムアクセスメモリ及びその製造方法
JP5214691B2 (ja) 2010-09-17 2013-06-19 株式会社東芝 磁気メモリ及びその製造方法
JP5535161B2 (ja) 2011-09-20 2014-07-02 株式会社東芝 磁気抵抗効果素子およびその製造方法
CN103165179B (zh) * 2011-12-14 2015-12-16 北京时代全芯科技有限公司 一种用于相变存储器的快速数据读取电路
US9190167B2 (en) 2013-02-28 2015-11-17 Kabushiki Kaisha Toshiba Shift register and shift register type magnetic memory
US9123879B2 (en) 2013-09-09 2015-09-01 Masahiko Nakayama Magnetoresistive element and method of manufacturing the same
US9368717B2 (en) 2013-09-10 2016-06-14 Kabushiki Kaisha Toshiba Magnetoresistive element and method for manufacturing the same
US9385304B2 (en) 2013-09-10 2016-07-05 Kabushiki Kaisha Toshiba Magnetic memory and method of manufacturing the same
US9231196B2 (en) 2013-09-10 2016-01-05 Kuniaki SUGIURA Magnetoresistive element and method of manufacturing the same
JP6545493B2 (ja) * 2015-03-19 2019-07-17 東芝メモリ株式会社 磁気メモリ素子および磁気メモリ
CN113025954B (zh) * 2021-03-09 2021-12-10 北京科技大学 一种调控铁磁多层膜dm相互作用的方法
CN114156042B (zh) * 2021-11-30 2023-09-12 杭州电子科技大学 一种基于倾斜垂直磁各向异性TbCo薄膜及制备方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL254646A (ko) * 1959-08-07
JP2646398B2 (ja) * 1989-09-20 1997-08-27 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 光磁気記録媒体
US5390061A (en) 1990-06-08 1995-02-14 Hitachi, Ltd. Multilayer magnetoresistance effect-type magnetic head
JP3022023B2 (ja) * 1992-04-13 2000-03-15 株式会社日立製作所 磁気記録再生装置
JP2725977B2 (ja) * 1992-08-28 1998-03-11 インターナショナル・ビジネス・マシーンズ・コーポレイション 磁気抵抗センサ及びその製造方法、磁気記憶システム
US5652054A (en) 1994-07-11 1997-07-29 Kabushiki Kaisha Toshiba Magnetic recording media having a magnetic thin film made of magnetic metals grains and nonmagnetic matrix
US5729410A (en) 1996-11-27 1998-03-17 International Business Machines Corporation Magnetic tunnel junction device with longitudinal biasing
JP3679593B2 (ja) 1998-01-28 2005-08-03 キヤノン株式会社 磁性薄膜素子および磁性薄膜メモリ素子およびその記録再生方法
DE19917036C2 (de) * 1999-04-15 2002-11-14 Werner Schmitz Sprossenfenster
JP2001126332A (ja) * 1999-10-21 2001-05-11 Canon Inc 光磁気記録媒体の製造方法
US6205052B1 (en) * 1999-10-21 2001-03-20 Motorola, Inc. Magnetic element with improved field response and fabricating method thereof
RU2169398C1 (ru) * 2000-02-11 2001-06-20 Общество с ограниченной ответственностью "ЛабИНТЕХ" (Лаборатория ионных нанотехнологий) Способ изготовления магнитного носителя
JP3524486B2 (ja) * 2000-10-13 2004-05-10 キヤノン株式会社 磁気抵抗素子及び該素子を用いたメモリ素子
US6798624B2 (en) * 2001-03-15 2004-09-28 Seagate Technology Llc Magnetization sensor for sensing the write field characteristics of a perpendicular or longitudinal recording head

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010062073A2 (ko) * 2008-11-27 2010-06-03 고려대학교 산학협력단 자기 정보 처리 장치 및 그 제조 방법
WO2010062073A3 (ko) * 2008-11-27 2010-08-19 고려대학교 산학협력단 자기 정보 처리 장치 및 그 제조 방법

Also Published As

Publication number Publication date
TW560095B (en) 2003-11-01
DE60223440D1 (de) 2007-12-27
CN1384503B (zh) 2010-04-28
KR20030009095A (ko) 2003-01-29
EP1248264A3 (en) 2004-06-16
EP1248264B1 (en) 2007-11-14
CN1384503A (zh) 2002-12-11
US20020182442A1 (en) 2002-12-05
EP1248264A2 (en) 2002-10-09
US6829121B2 (en) 2004-12-07
DE60223440T2 (de) 2008-09-04

Similar Documents

Publication Publication Date Title
KR100498998B1 (ko) 자기저항소자, 자기저항소자를 가진 메모리소자, 및메모리소자를 사용한 메모리
JP5279384B2 (ja) Ｓｔｔ−ｍｔｊ−ｍｒａｍセルおよびその製造方法
RU2580378C2 (ru) Записываемый магнитный элемент
JP4143020B2 (ja) 磁気抵抗効果素子および磁気メモリ
JP3207094B2 (ja) 磁気抵抗効果素子及びメモリー素子
US7002839B2 (en) Magnetic ring unit and magnetic memory device
KR100502113B1 (ko) 자기저항소자, 이 자기저항소자를 사용한 메모리소자 및메모리소자의 기록/재생방법
US6055179A (en) Memory device utilizing giant magnetoresistance effect
KR101974149B1 (ko) 자기 메모리 소자
CN1307643C (zh) 具有软基准层的磁阻器件的读取方法
JP2000090658A (ja) 磁気メモリ素子
KR19990036013A (ko) 자기저항효과소자, 자기저항효과형헤드, 메모리소자 및 그 제조방법
JP5166600B2 (ja) トンネル磁気記録素子、磁気メモリセル及び磁気ランダムアクセスメモリ
KR20010085371A (ko) 자기 저항성 소자 및 메모리 셀 장치내에 메모리 소자로서상기 소자의 사용
US8036024B2 (en) Magnetic storage element storing data by magnetoresistive effect
US6791866B2 (en) Magnetoresistive film, method of manufacturing magnetoresistive film, and memory using magnetoresistive film
US6898115B2 (en) Magnetoresistive element, and magnetic memory using the same
EP3353789B1 (en) Spinram
KR100446888B1 (ko) 자기저항효과막 및 그를 이용한 메모리
JP4944315B2 (ja) 磁気抵抗効果膜、それを備えたメモリ素子及びそれを用いたメモリ
JP2003197872A (ja) 磁気抵抗効果膜を用いたメモリ
JP2002124717A (ja) 磁気抵抗効果素子及びその製造方法並びにその磁気抵抗効果素子を用いた磁気薄膜メモリ
KR100465600B1 (ko) 엠.티.제이. 셀 및 그 제조방법
KR100457158B1 (ko) 대칭적인 스위칭 특성을 위한 마그네틱 메모리 셀
JP2002074937A (ja) 磁気薄膜メモリ及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130528

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140527

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150527

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160525

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee