JP3916889B2 - 半導体封止用樹脂組成物およびそれを用いた半導体装置 - Google Patents

半導体封止用樹脂組成物およびそれを用いた半導体装置 Download PDF

Info

Publication number
JP3916889B2
JP3916889B2 JP2001173780A JP2001173780A JP3916889B2 JP 3916889 B2 JP3916889 B2 JP 3916889B2 JP 2001173780 A JP2001173780 A JP 2001173780A JP 2001173780 A JP2001173780 A JP 2001173780A JP 3916889 B2 JP3916889 B2 JP 3916889B2
Authority
JP
Japan
Prior art keywords
semiconductor
resin composition
powder
resin
average particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2001173780A
Other languages
English (en)
Other versions
JP2002363382A (ja
Inventor
準一 豊田
克巳 岡山
一雅 五十嵐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Sony Corp
Original Assignee
Nitto Denko Corp
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp, Sony Corp filed Critical Nitto Denko Corp
Priority to JP2001173780A priority Critical patent/JP3916889B2/ja
Priority to EP02011955A priority patent/EP1265280B9/en
Priority to DE60224957T priority patent/DE60224957T2/de
Priority to US10/165,394 priority patent/US7034405B2/en
Publication of JP2002363382A publication Critical patent/JP2002363382A/ja
Application granted granted Critical
Publication of JP3916889B2 publication Critical patent/JP3916889B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H01L23/295—Organic, e.g. plastic containing a filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Epoxy Resins (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体封止用樹脂組成物に関し、特に硬化体が電磁波遮蔽機能および絶縁性を有する半導体封止用樹脂組成物に関する。
【０００２】
【従来の技術】
半導体装置の製造過程において、基板へのボンディングが終了した半導体素子は、外部との接触を避けるため、熱硬化性樹脂などのモールド樹脂を用いて封止される。モールド樹脂としては、例えば、シリカ粉末を主体とする無機質の充填剤をエポキシ樹脂に混合分散したものなどが用いられる。その封止方法としては、例えば、基板にボンディングされた半導体素子を金型に入れ、これにモールド樹脂を圧送し、モールド樹脂を硬化して成形するトランスファーモールド法などが実用されている。
【０００３】
従来、半導体素子をモールド樹脂によって封止した樹脂封止型半導体装置は、信頼性、量産性、および低コストなどの面で優れており、セラミックを構成材料とするセラミックケースなどを用いて封止するセラミック封止型半導体装置と共に普及している。
【０００４】
ところで、電子機器においては、電磁環境両立性（ＥＭＣ：Electro-magnetic Compatibility）が注目されてきている。例えば、近年の情報通信機器は小型・高機能化が進んでいる。このような機器に用いる半導体素子をより高性能化するため、その動作周波数が一段と高くなってきている。特にデジタル信号の高速化においては、消費電力を低減するため、信号の振幅を小さくしている。その結果、例え微弱な高周波ノイズであっても、半導体素子が誤動作を引き起こす可能性が高まっている。そのため、不要な電磁波を放出させない、あるいは周囲で発生した電磁波に耐性を有する電子デバイスの開発が進められている。
【０００５】
このような問題の対策のひとつとしては、半導体素子を金属キャップで覆うことにより、この半導体素子が発生する電磁波、あるいは周囲が発生した電磁波を半導体素子外に放電する方法が提案されている。しかし、この方法の場合、金属キャップを配置する実装空間が必要になるので、電子デバイスの実装密度を上げることができず、小型化への対応が難しい。
【０００６】
そこで、高密度実装に適した電磁波遮蔽技術が求められており、モールド樹脂に電磁波遮蔽機能を持たせる方法が提案されている。
【０００７】
【発明が解決しようとする課題】
しかし、シリカ粉末を主体とする充填剤のみをエポキシ樹脂に混合分散した従来の樹脂組成物をモールド樹脂として用いた場合、その硬化体は電磁波遮蔽機能を全く示さない。
【０００８】
そこで、特開平３−２３６５４号公報では、電磁波の侵入を阻止するために、フェライト粉末を混入したモールド樹脂を用いる方法が提案されている。しかし、エポキシ樹脂の充填剤にフェライト粉末を単独で用いた場合、その硬化体は電磁波遮蔽機能を有するものの、成形時に金型の内側に樹脂バリが生じるなど、良好な硬化体を得ることができない場合がある。
【０００９】
特開平６−１５１６２６号公報、特開平１１−４０７０８号公報などにおいても同様に、フェライト粉末を混入したモールド樹脂が提案されているが、その成形性に関しては言及されていない。
【００１０】
また、半導体素子を封止している硬化体は、フェライトを含んでいるので、その種類や含有量によっては、半導体素子と硬化体との接触によって電流がリークし、誤動作を引き起こす危険を有している。
【００１１】
本発明はこのような点に鑑みてなされたものであり、硬化体が電磁波遮蔽機能および絶縁性を有し、かつ、硬化時に良好な成形性を示す半導体封止用樹脂組成物を提供することを目的とする。
【００１２】
【課題を解決するための手段】
本発明によれば、半導体素子を封止する半導体封止用樹脂組成物において、熱硬化性を示すエポキシ樹脂と、前記エポキシ樹脂の硬化剤であるフェノール樹脂硬化剤と、前記エポキシ樹脂の充填剤であるシリカ粉末と磁性体粉末と、を含有し、前記シリカ粉末の平均粒子径が５μｍないし２１μｍ、前記磁性体粉末の平均粒子径が２４μｍないし５０μｍであり、かつ、前記シリカ粉末の平均粒子径が前記磁性体粉末の平均粒子径の５／２４以下であることを特徴とする半導体封止用樹脂組成物が提供される。
【００１３】
上記構成によれば、半導体封止用樹脂組成物が、シリカ粉末および磁性体粉末を含んでいるので、その硬化体は、磁性体粉末によって電磁波遮蔽機能を有するようになる。さらに、磁性体粉末の平均粒子径よりも小さい平均粒子径を有するシリカ粉末が、エポキシ樹脂内に分散された磁性体粒子の間隙を埋めるとともに、磁性体粒子の周囲に分散されることにより、硬化体の成形性が向上するとともに絶縁性が高くなる。また、このようなシリカ粉末を含有することにより、半導体封止用樹脂組成物の溶融粘度が適当に保たれ、封止する半導体素子の細部にまで行き渡り、例えば金型などから漏れる樹脂が減少するようになる。
【００１４】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
半導体封止用樹脂組成物は、主に、エポキシ樹脂と、フェノール樹脂硬化剤と、硬化促進剤と、シリカ粉末と、磁性体粉末とを含有している。
【００１５】
エポキシ樹脂としては、常温で固体の熱硬化性を示す、例えば、ビフェニル型エポキシ樹脂、フェノールノボラック型エポキシ樹脂、クレゾールノボラック型エポキシ樹脂などを用いることができる。
【００１６】
フェノール樹脂硬化剤としては、エポキシ樹脂の硬化剤として機能し、常温で固体である、例えば、フェノールノボラック、クレゾールノボラック、ビスフェノールＡ型ノボラック、ナフトールノボラックおよびフェノールアラルキル樹脂などを用いることができる。
【００１７】
硬化促進剤としては、例えば、１，８−ジアザビシクロ（５，４，０）ウンデセン−７などの３級アミン類、２−メチルイミダゾールなどのイミダゾール類、トリフェニルホスフィン、テトラフェニルホスホニウムテトラフェニルボレートなどのリン系硬化促進剤などを用いることができる。
【００１８】
シリカ粉末としては、球状溶融シリカ粉末、摩砕処理シリカ粉末、破砕状シリカ粉末を用いることができる。特に球状のシリカ粉末を用いることにより、半導体封止用樹脂組成物の溶融粘度を低減する効果が高くなる。
【００１９】
磁性体粉末としては、ＭＦｅ2Ｏ4またはＭＯ・ｎＦｅ2Ｏ3（ｎは整数）で表されるフェライトを用いることができる。ここで、Ｍは２価の金属であって、Ｍｎ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎ，Ｂａ，Ｍｇなどを用いることができる。また、これらフェライトの他、ケイ素鋼粉、パーマロイ、Ｃｏ基アモルファス合金などの各種金属粉や、その合金粉、磁性粉を使用してもよい。
【００２０】
上記の材料を構成成分に含む半導体封止用樹脂組成物において、エポキシ樹脂とフェノール樹脂硬化剤との配合割合は、エポキシ樹脂中のエポキシ基１当量に対してフェノール樹脂中の水酸基が０．５〜１．６当量となる範囲に設定することが好ましく、０．８〜１．２当量の範囲に設定することがより好ましい。
【００２１】
また、硬化促進剤の含有量は、通常、フェノール樹脂硬化剤１００重量部に対して０．５〜１０重量部の範囲に設定する。
シリカ粉末としては、平均粒子径が１μｍないし４０μｍであって、かつ、その最大粒子径が２００μｍ以下のものを用いることが好ましい。
【００２２】
ところで、半導体封止用樹脂組成物の硬化体は、電磁波が吸収されると、このエネルギーを熱に変換する。このエネルギーの変換効率には、硬化体の誘電率を複素表示した複素誘電率の虚部ε"および透磁率を複素表示した複素透磁率の虚部μ"の各値が影響する。これらの値は入射した電磁波エネルギーの誘電損失、磁気損失をそれぞれ示し、各値が大きいほどエネルギー変換効率は高くなり、したがって、電磁波遮蔽効果が高くなる。
【００２３】
ここで、半導体封止用樹脂組成物としてシリカ粉末と一緒に磁性体粉末を用いると、虚部μ"の値は小さくなることがわかっており、電磁波の吸収効果が上がらず、電磁波遮蔽効果が低くなってしまう。
【００２４】
半導体封止用樹脂組成物において、シリカ粉末の平均粒子径が１μｍより小さい場合には、虚部μ"の値が小さくなり過ぎて電磁波の吸収効果が上がらなくなる。また、平均粒子径が４０μｍを超えた場合は、その吸収効果が目立って上がらなくなる。また、最大粒子径が２００μｍを超えた場合は、半導体封止用樹脂組成物の低圧トランスファーモールド法による成形時に、金型への注入不良が発生しやすくなる。
【００２５】
また、シリカ粉末と一緒に用いる磁性体粉末としては、平均粒子径が１０μｍないし５０μｍであって、かつ、最大粒子径が２００μｍ以下であるものを用いることが好ましい。
【００２６】
磁性体粉末の平均粒子径が１０μｍより小さい場合には、虚部μ"の値が小さく、電磁波の吸収効果が上がらなくなる。また、平均粒子径が５０μｍを超えた場合は、その吸収効果が目立って上がらなくなる。また、最大粒子径が２００μｍを超えた場合は、半導体封止用樹脂組成物の低圧トランスファーモールド法による成形時に、金型への注入不良が発生しやすくなる。
【００２７】
なお、上記のシリカ粉末および磁性体粉末の平均粒子径および最大粒子径は、例えば、レーザー回析散乱式粒度分布測定装置を用いて測定することができる。
半導体封止用樹脂組成物におけるシリカ粉末と磁性体粉末との合計の含有量は、半導体封止用樹脂組成物の１０〜９５重量％の範囲に設定するのが好ましい。より好ましくは２０〜９５重量％であり、特に好ましくは４０〜９０重量％である。シリカ粉末と磁性体粉末との合計の含有量が半導体封止用樹脂組成物の１０重量％を下回った場合には、硬化体の電磁波遮蔽効果が不十分となり、９５重量％を超えると、成形時の溶融粘度が高くなってしまう。
【００２８】
また、シリカ粉末と磁性体粉末との配合割合は、シリカ粉末の重量が、シリカ粉末と磁性体粉末との合計重量の５０重量％以下であることが好ましい。５０重量％を超えて配合された場合には、フェライト粒子の周囲に分散されるシリカ粒子の数が多くなるため、硬化体の電磁波遮蔽効果が不十分となってしまう。
【００２９】
上記のような組成を有する半導体封止用樹脂組成物は、通常、粉末状あるいはこれを打錠したタブレット状、または、半導体封止用樹脂組成物を溶融混練した後、円柱状に成形した顆粒状にする。
【００３０】
なお、半導体装置の用途や使用環境などに応じて、上記の半導体封止用樹脂組成物に、さらに各種充填剤を加えた組成としてもよい。このような充填剤としては、例えば、炭酸カルシウム粉末、チタン白、アルミナ粉末、窒化ケイ素粉末などを用いることができ、単独、若しくは２種以上を配合して用いることができる。
【００３１】
さらに、半導体封止用樹脂組成物に、低応力化剤、顔料、離型剤、カップリング剤および難燃剤などの添加剤を必要に応じて配合してもよい。
このような低応力化剤としては、側鎖エチレングリコールタイプジメチルシロキサンなどのシリコーン化合物、アクリロニトリル−ブタジエンゴムなどを用いることができる。
【００３２】
顔料としては、カーボンブラック、酸化チタンなどを用いることができる。
離型剤としては、ポリエチレンワックス、カルナバワックス、脂肪酸塩などを用いることができる。
【００３３】
カップリング剤としては、γ−グリシドキシプロピルトリメトキシシラン、β−（３，４−エポキシシクロヘキシル）エチルトリメトキシシランなどのシランカップリング剤などを用いることができる。
【００３４】
難燃剤としては、臭素化エポキシ樹脂などを用いることができ、これに三酸化アンチモンなどの難燃助剤などが用いられる。
また、上記の構成成分のほか、半導体封止用樹脂組成物の難燃剤として、さらに、複合化金属水酸化物を添加して用いることができる。この複合化金属水酸化物は、結晶形状が多面体形状を有し、従来の六角板形状、鱗片状などの厚みの薄い平板形状を有するものとは異なり、厚み方向への結晶成長が大きい、例えば、略１２面体、略８面体、略４面体などの結晶形状を有している。
【００３５】
このような複合化金属水酸化物は、Ｍ1-xＱx（ＯＨ）2で表される。金属元素Ｍとしては、Ｍｇ，Ｃａ，Ｓｎ，Ｔｉが選択される。金属元素Ｑとしては、Ｍｎ，Ｆｅ，Ｃｏ，Ｎｉ，Ｃｕ，Ｚｎが選択される。ここで、ｘは０．０１〜０．５の正数である。
【００３６】
半導体封止用樹脂組成物には、多面体形状の短径に対する長径の比が１〜８、好ましくは１〜７、特に好ましくは１〜４の複合化金属水酸化物を配合することができる。この比が８を超えた場合には、溶融粘度が高まるおそれがある。
【００３７】
次に、本形態の半導体封止用樹脂組成物の製造方法について説明する。
半導体封止用樹脂組成物の製造においては、まず、エポキシ樹脂、フェノール樹脂硬化剤、硬化促進剤、平均粒子径１〜４０μｍでかつ最大粒子径が２００μｍ以下であるシリカ粉末、および平均粒子径１０〜５０μｍでかつ最大粒子径が２００μｍ以下である磁性体粉末を混合し、さらに、必要に応じて無機質充填剤、低応力化剤、顔料、離型剤、カップリング剤、および難燃剤などの他の添加剤を所定量混合する。次いで、熱ロールやエクストルーダー、ニーダーなどを用いて、例えば、温度９５ないし１００℃の温度環境下にて十分に溶融分散する。最後に、この混合物を冷却して粉砕し、１０メッシュのふるいを通過した粉末状の半導体封止用樹脂組成物を得る。また、必要に応じてタブレット状に圧縮成形し、目的とする形態の半導体封止用樹脂組成物を製造する。
【００３８】
以上に説明した半導体封止用樹脂組成物は、主に、半導体装置が有する半導体素子全体を細部に渡って封止することにより、半導体素子を外部との物理的接触から保護し、かつ、電磁波を遮蔽する用途に用いられる。
【００３９】
図１に本形態の半導体封止用樹脂組成物を用いた半導体装置の概略の断面図を例示する。
半導体装置１０は、エリア実装型の半導体装置であって、基板１１には、スルーホールに埋め込まれた配線１２が形成されていて、基板１１の一方の面側には配線１２と接続されたソルダボール１３が形成されている。また、基板１１上には、半導体素子１４が配置されていて、基板１１の他方の面側に配線１２と接続されて形成された電極１５に、ワイヤーボンディングで接続されている。この半導体素子１４の全体が硬化体１６によって覆われている。
【００４０】
図２は本形態の半導体封止用樹脂組成物を用いた半導体装置の他の例の概略の断面図である。
半導体装置２０は、周辺端子実装型の半導体装置であって、基板２１上に配置された半導体素子２２が、電極２３にワイヤーボンディングで接続されている。この半導体素子２２の全体が、基板２１の両面に渡って硬化体２４によって覆われている。
【００４１】
上記の図１および図２に示した構成の半導体装置１０，２０は、基板１１，２１に接続された半導体素子１４，２２を金型に入れた後、加熱した半導体封止用樹脂組成物を低圧で移送して成形する低圧トランスファーモールド法などを用いて製造される。
【００４２】
まず、基板１１，２１上に配置されて、ワイヤーボンディングで電極１５，２３にそれぞれ接続された半導体素子１４，２２が、上型と下型とから成る金型にセットされる。次いで、この金型に、予備加熱した半導体封止用樹脂組成物を投入し、プランジャーで加圧して移送し、硬化するまで加圧を維持する。硬化後、上型と下型を取り外し、硬化体１６，２４によって半導体素子１４，２２が封止された半導体装置１０，２０が得られる。
【００４３】
このような半導体装置１０，２０は、半導体素子が外部から保護されるとともに、硬化体１６，２４に含まれるフェライト粉末によって電磁波が遮蔽されるので、ＥＭＣを必要とする電子機器への適用が可能である。また、フェライト粉末の平均粒子径よりも小さい平均粒子径を有するシリカ粒子が、フェライト粒子の間隙を埋めるとともに、その周囲に分散されることによって硬化体１６、２４の成形性が向上するとともに絶縁性が高くなるので、半導体素子１４，２２から硬化体１６，２４へ電流がリークすることによる誤動作を防止することができる。
【００４４】
次に、本形態の実施例および比較例について説明する。
【００４５】
【実施例１】
（半導体封止用樹脂組成物の作製）
半導体封止用樹脂組成物のエポキシ樹脂として軟化点７５℃のｏ−クレゾールノボラック型エポキシ樹脂１００重量部（エポキシ当量１９５）と、フェノール樹脂硬化剤として軟化点８２℃のフェノールノボラック樹脂硬化剤６０重量部（水酸基当量１０６）と、トリフェニルホスフィン１重量部と、臭素化フェノールノボラック型エポキシ樹脂２０重量部（エポキシ当量２８０）と、三酸化アンチモン１５重量部と、カーボンブラック２重量部と、シランカップリング剤としてγ−グリシドキシプロピルトリメトキシシラン１重量部と、ポリエチレンワックス２重量部とを混合し、さらに、平均粒子径５μｍ、最大粒子径２４μｍ、比表面積３．０ｍ2／ｇの球状シリカ（シリカ粉末ａ）２４１重量部と、平均粒子径２４μｍ、最大粒子径１２８μｍのＮｉ−Ｚｎ−Ｃｕ系ソフトフェライト（磁性体粉末ａ）５６３重量部とを混合する。
【００４６】
次いで、この混合物を温度９５ないし１００℃に加熱した熱ロールで３分間溶融混練して冷却した後、１０メッシュのふるいを通過した粉末状の半導体封止用樹脂組成物を得る。
【００４７】
（成形体の作製）
複素透磁率測定用の成形体は、得られた粉末状の半導体封止用樹脂組成物を、３５ｍｍφのタブレット状に打錠成形した後、成形圧力６．８６ＭＰａ、金型温度１７５℃、成形時間２分間の条件で成形した後、さらに温度１７５℃で５時間の条件で硬化し、外径７ｍｍφ、内径３ｍｍφ、厚さ２ｍｍの円筒ドーナツ状の複素透磁率測定用成形体（同軸管試験用成形物）を作製する。
【００４８】
また、体積抵抗率測定用の成形体は、粉末状の半導体封止用樹脂組成物を、３５ｍｍφのタブレット状に打錠成形した後、成形圧力６．８６ＭＰａ、金型温度１７５℃、成形時間２分間の条件で成形した後、さらに温度１７５℃で５時間の条件で硬化し、厚さ１ｍｍ、直径５０ｍｍの円盤状の体積抵抗率測定用成形体を作製する。
【００４９】
（複素透磁率測定）
作製した成形体について、材料定数測定用装置を用いて、ネットワークアナライザーによって周波数９００ＭＨｚでの複素透磁率測定用成形体の複素透磁率μ"を測定する。
【００５０】
（体積抵抗率測定）
銀ペーストを用いて主電極の直径３０ｍｍ、ガード電極の直径３２ｍｍ、対抗電極の直径４５ｍｍの銀電極を作製した後、直流５００Ｖを印加して体積抵抗率測定用成形体の体積抵抗率を測定する。
【００５１】
（外観検査）
体積抵抗率測定用成形体を作製する際、上下金型内面のキャビィティからもれた樹脂バリの長さを、ノギスを用いて測定する。
【００５２】
以上に示した実施例１に用いた半導体封止用樹脂組成物の各成分とその配合量、および評価結果を表１に示す。
【００５３】
【表１】
Figure 0003916889
【００５４】
【実施例２】
上記の実施例１で述べたシリカ粉末ａの配合量を３０１重量部とし、磁性体粉末ａの配合量を５０３重量部とする。その他の点については実施例１と同様である。実施例２に用いた各成分とその配合量、および評価結果を表１に示す。
【００５５】
【実施例３】
上記の実施例１で述べた２４１重量部のシリカ粉末ａを、平均粒子径２１μｍ、最大粒子径１２８μｍ、比表面積２．３ｍ2／ｇの２４１重量部の球状シリカ（シリカ粒子ｂ）に替える。その他の点については実施例１と同様である。実施例３に用いた各成分とその配合量、および評価結果を表１に示す。
【００５６】
【実施例４】
上記の実施例１で述べた５６３重量部の磁性体粉末ａを、平均粒子径１０μｍ、最大粒子径４８μｍの５６３重量部のＮｉ−Ｚｎ−Ｃｕ系ソフトフェライト（磁性体粉末ｂ）に替える。その他の点については実施例１と同様である。実施例４に用いた各成分とその配合量、および評価結果を表１に示す。
【００５７】
【実施例５】
上記の実施例２で述べた３０１重量部のシリカ粉末ａを、３０１重量部のシリカ粉末ｂに替える。その他の点については実施例２と同様である。実施例５に用いた各成分とその配合量、および評価結果を表１に示す。
【００５８】
【実施例６】
上記の実施例２で述べた５０３重量部の磁性体粉末ａを、５０３重量部の磁性体粉末ｂに替える。その他の点については実施例２と同様である。実施例６に用いた各成分とその配合量、および評価結果を表１に示す。
【００５９】
（比較例）
実施例１で述べた半導体封止用樹脂組成物の作製と同様に、半導体封止用樹脂組成物のエポキシ樹脂として軟化点７５℃のｏ−クレゾールノボラック型エポキシ樹脂１００重量部（エポキシ当量１９５）と、フェノール樹脂硬化剤として軟化点８２℃のフェノールノボラック樹脂硬化剤６０重量部（水酸基当量１０６）と、トリフェニルホスフィン１重量部と、臭素化フェノールノボラック型エポキシ樹脂２０重量部（エポキシ当量２８０）と、三酸化アンチモン１５重量部と、カーボンブラック２重量部と、シランカップリング剤としてγ−グリシドキシプロピルトリメトキシシラン１重量部と、ポリエチレンワックス２重量部とを混合する。これに、磁性粉末ａのみを８０４重量部混合して半導体封止用樹脂組成物を作製する。その他の点については実施例１と同様である。比較例に用いた各成分とその配合量、および評価結果を表１に示す。
【００６０】
（比較結果）
実施例１および実施例２で述べたように、半導体封止用樹脂組成物に、磁性体粉末ａと、これより平均粒子径の小さいシリカ粉末ａとを混合することにより、比較例で述べた磁性体粉末ａのみを単独で用いた場合に比べて体積抵抗率が著しく向上する。さらに、半導体封止用樹脂組成物中において、シリカ粉末ａの配合割合の小さい実施例１の場合の方が、実施例２の場合に比べて電磁波遮蔽効果が高く、かつ、体積抵抗率が非常に高い。また、比較例では３０ｍｍ以上あった樹脂バリが、実施例１および実施例２では１ｍｍに低減する。
【００６１】
実施例１および実施例２の半導体封止用樹脂組成物に用いる磁性体粉末ａは替えずに、シリカ粉末を、その平均粒子径がシリカ粉末ａよりも大きく、かつ、磁性体粉末ａよりも小さいシリカ粉末ｂに替えた実施例３および実施例５では、比較例で述べた磁性体粉末ａのみを単独で用いた場合に比べて体積抵抗率が向上し、樹脂バリも低減する。
【００６２】
また、実施例１および実施例２で述べた半導体封止用樹脂組成物に用いるシリカ粉末ａは替えずに、磁性体粉末を、その平均粒子径が磁性体粉末ａよりも小さく、かつ、シリカ粉末ａよりも大きい磁性体粉末ｂに替えた実施例４および実施例６では、比較例で述べた磁性体粉末ａのみを単独で用いた場合に比べて体積抵抗率が向上し、樹脂バリも低減する。
【００６３】
さらに、実施例１、実施例２、実施例４、および実施例６で述べた半導体封止用樹脂組成物の方が、実施例３および実施例５で述べた半導体封止用樹脂組成物よりも、体積抵抗率が高く、高い絶縁性を示している。したがって、シリカ粉末は磁性体粉末よりその平均粒子径が小さく、かつ、その平均粒子径の差が大きい方が体積抵抗率を向上させる効果は高くなる。
【００６４】
このように、本形態の半導体封止用樹脂組成物によれば、その硬化体が電磁波遮蔽機能を有し、かつ、成形性に優れているので、良好に封止された半導体装置を製造することができるようになる。
【００６５】
さらに、本形態の半導体封止用樹脂組成物の成形体は、その成分にフェライト粉末を含んでいるが、シリカ粉末を適当な割合で配合することにより、絶縁性が高くなるので、半導体装置における半導体素子を封止した際、電流が半導体封止用樹脂組成物の硬化体にリークすることによる誤動作を防止することができるようになる。
【００６６】
【発明の効果】
以上説明したように本発明では、半導体封止用樹脂組成物を、磁性体粉末と、平均粒子径がこの磁性体粉末の平均粒子径よりも小さいシリカ粉末とを含有する構成にした。これにより、半導体封止用樹脂組成物の硬化体は、磁性体粉末により電磁波を遮蔽し、平均粒子径の小さいシリカ粉末により磁性体粉末の間隙が埋められて成形性が改善されるとともに、絶縁性が高くなる。
【００６７】
このような、半導体封止用樹脂組成物により、電磁波遮蔽機能を有し、かつ、半導体素子が良好に封止された半導体装置を製造することができ、さらに、半導体素子から電流がリークすることによる誤動作を防止することができる。
【図面の簡単な説明】
【図１】本形態の半導体封止用樹脂組成物を用いた半導体装置の概略の断面図を例示する。
【図２】本形態の半導体封止用樹脂組成物を用いた半導体装置の他の例の概略の断面図である。
【符号の説明】
１０……半導体装置、１１……基板、１２……配線、１３……ソルダボール、１４……半導体素子、１５……電極、１６……硬化体、２０……半導体装置、２１……基板、２２……半導体素子、２３……電極、２４……硬化体。

Claims (6)

  1. 半導体素子を封止する半導体封止用樹脂組成物において、
    熱硬化性を示すエポキシ樹脂と、
    前記エポキシ樹脂の硬化剤であるフェノール樹脂硬化剤と、
    前記エポキシ樹脂の充填剤であるシリカ粉末と磁性体粉末と、
    を含有し、
    前記シリカ粉末の平均粒子径が５μｍないし２１μｍ、前記磁性体粉末の平均粒子径が２４μｍないし５０μｍであり、かつ、前記シリカ粉末の平均粒子径が前記磁性体粉末の平均粒子径の５／２４以下であることを特徴とする半導体封止用樹脂組成物。
  2. 前記磁性体粉末は、フェライトであることを特徴とする請求項１記載の半導体封止用樹脂組成物。
  3. 前記磁性体粉末は、不定形であることを特徴とする請求項１記載の半導体封止用樹脂組成物。
  4. 前記シリカ粉末の含有量は、前記シリカ粉末と前記磁性体粉末との合計重量の５０重量％以下であることを特徴とする請求項１記載の半導体封止用樹脂組成物。
  5. 前記エポキシ樹脂の硬化を促進する硬化促進剤を含有することを特徴とする請求項１記載の半導体封止用樹脂組成物。
  6. 請求項１記載の半導体封止用樹脂組成物を用いて製造した半導体装置。
JP2001173780A 2001-06-08 2001-06-08 半導体封止用樹脂組成物およびそれを用いた半導体装置 Expired - Lifetime JP3916889B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001173780A JP3916889B2 (ja) 2001-06-08 2001-06-08 半導体封止用樹脂組成物およびそれを用いた半導体装置
EP02011955A EP1265280B9 (en) 2001-06-08 2002-05-29 Resin component for encapsulating semiconductor and semiconductor device using it
DE60224957T DE60224957T2 (de) 2001-06-08 2002-05-29 Harzzusammensetzung zur Einkapselung von Halbleitern und diese enthaltende Halbleiteranordnungen
US10/165,394 US7034405B2 (en) 2001-06-08 2002-06-07 Resin component for encapsulating semiconductor and semiconductor device using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001173780A JP3916889B2 (ja) 2001-06-08 2001-06-08 半導体封止用樹脂組成物およびそれを用いた半導体装置

Publications (2)

Publication Number Publication Date
JP2002363382A JP2002363382A (ja) 2002-12-18
JP3916889B2 true JP3916889B2 (ja) 2007-05-23

Family

ID=19015183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001173780A Expired - Lifetime JP3916889B2 (ja) 2001-06-08 2001-06-08 半導体封止用樹脂組成物およびそれを用いた半導体装置

Country Status (4)

Country Link
US (1) US7034405B2 (ja)
EP (1) EP1265280B9 (ja)
JP (1) JP3916889B2 (ja)
DE (1) DE60224957T2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124538A (ja) * 2001-10-16 2003-04-25 Sony Corp 情報記憶装置およびその情報記憶装置を実装した電子機器
US20050206015A1 (en) * 2004-03-16 2005-09-22 Texas Instruments Incorporated System and method for attenuating electromagnetic interference
US20060018098A1 (en) * 2004-07-22 2006-01-26 Adrian Hill PCB board incorporating thermo-encapsulant for providing controlled heat dissipation and electromagnetic functions and associated method of manufacturing a PCB board
JP2006124478A (ja) * 2004-10-27 2006-05-18 Nitto Denko Corp 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP4651004B2 (ja) * 2004-12-07 2011-03-16 戸田工業株式会社 球状焼結フェライト粒子およびそれを用いた半導体封止用樹脂組成物ならびにそれを用いて得られる半導体装置
EP1727201A1 (en) * 2005-05-27 2006-11-29 Hou, PonWei Shielding material for preventing outleakage and penetration of electromagnetic waves
WO2007026499A1 (ja) * 2005-08-30 2007-03-08 Matsushita Electric Industrial Co., Ltd. 基板構造および電子機器
KR101344644B1 (ko) * 2006-06-06 2013-12-26 도다 고교 가부시끼가이샤 구상 소결 페라이트 입자 및 그것을 사용한 반도체 밀봉용 수지 조성물 및 그것을 사용하여 얻어지는 반도체 장치
TWI383477B (zh) * 2006-06-06 2013-01-21 Nitto Denko Corp 球狀燒結肥粒鐵粒子及使用其之半導體封包用樹脂組成物暨自其所得之半導體裝置
KR20080023996A (ko) * 2006-09-12 2008-03-17 주식회사 하이닉스반도체 반도체 패키지
JP2011162609A (ja) * 2010-02-05 2011-08-25 Toshiba Corp 樹脂構造体、ホウ素吸着材、樹脂構造体の製造方法、及びホウ素吸着材の製造方法
CN102971354A (zh) * 2010-05-05 2013-03-13 泰科电子服务有限责任公司 用于电子部件的灌封
CN102181129B (zh) * 2011-03-31 2012-09-26 广州友益电子科技有限公司 半导体封装用环氧树脂组合物
US20130154058A1 (en) * 2011-12-16 2013-06-20 International Business Machines Corporation High surface area filler for use in conformal coating compositions
US8879275B2 (en) 2012-02-21 2014-11-04 International Business Machines Corporation Anti-corrosion conformal coating comprising modified porous silica fillers for metal conductors electrically connecting an electronic component
TWI552278B (zh) * 2014-06-06 2016-10-01 矽品精密工業股份有限公司 半導體封裝件及其製法
US9907179B2 (en) * 2016-04-25 2018-02-27 Tdk Corporation Electronic circuit package
KR102176233B1 (ko) * 2017-03-24 2020-11-09 주식회사 엘지화학 3d 프린팅용 조성물
KR102500417B1 (ko) * 2017-04-19 2023-02-20 아지노모토 가부시키가이샤 수지 조성물
WO2018194100A1 (ja) * 2017-04-19 2018-10-25 味の素株式会社 樹脂組成物
JP7455516B2 (ja) * 2019-03-29 2024-03-26 Tdk株式会社 素子内蔵基板およびその製造方法
JP7371613B2 (ja) * 2019-05-30 2023-10-31 東洋紡エムシー株式会社 電子部品の封止体
CN115605549A (zh) * 2020-05-29 2023-01-13 京瓷株式会社（Jp） 树脂组合物和电子部件

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4529755A (en) * 1982-10-23 1985-07-16 Denki Kagaku Kogyo Kabushiki Kaisha Epoxy resin composition for encapsulating semiconductor
JPH0323654A (ja) * 1989-06-21 1991-01-31 Mitsubishi Electric Corp 樹脂封止形半導体装置
US5948384A (en) * 1990-09-14 1999-09-07 Syngenix Limited Particulate agents
TW345727B (en) * 1996-08-22 1998-11-21 Hitachi Ltd Resin encapsulated semiconductor device and process for producing the same
US5807611A (en) * 1996-10-04 1998-09-15 Dow Corning Corporation Electronic coatings
JP3398316B2 (ja) * 1997-11-21 2003-04-21 京セラ株式会社 配線基板およびその製造方法
US6310120B1 (en) * 1999-02-12 2001-10-30 Shin-Etsu Chemical Co., Ltd. Flip-chip type semiconductor device sealing material
US6534707B1 (en) * 2000-10-11 2003-03-18 Visteon Global Technologies, Inc. Method for absorbing active, external and dynamic magnetic fields using a ferrite encapsulated coating

Also Published As

Publication number Publication date
US20030030155A1 (en) 2003-02-13
EP1265280A1 (en) 2002-12-11
EP1265280B1 (en) 2008-02-13
US7034405B2 (en) 2006-04-25
DE60224957T2 (de) 2009-02-12
EP1265280B9 (en) 2008-08-27
DE60224957D1 (de) 2008-03-27
JP2002363382A (ja) 2002-12-18

Similar Documents

Publication Publication Date Title
JP3916889B2 (ja) 半導体封止用樹脂組成物およびそれを用いた半導体装置
JP3645197B2 (ja) 半導体装置およびそれに用いる半導体封止用エポキシ樹脂組成物
EP2036860B1 (en) Spherical sintered ferrite particle, semiconductor sealing resin composition making use of the same and semiconductor device obtained therewith
JP3826898B2 (ja) 電子部品の製造方法及び半導体装置
US6383660B2 (en) Epoxy resin composition for encapsulating semiconductor and semiconductor device using the same
JP2003261745A (ja) エポキシ樹脂組成物及び半導体装置
JP3668403B2 (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2020152844A (ja) 封止用樹脂組成物および電子装置
JP4692735B2 (ja) ガーネット構造を有するフェライト磁性粉体及び該フェライト磁性粉体を含有する半導体封止用樹脂組成物
JPH07206983A (ja) エポキシ樹脂組成物及びその製造方法及びそれを用いた半導体装置
JP4831282B2 (ja) フェライト磁性粉体及びフェライト磁性粉体を含有する半導体封止用樹脂組成物
JP5483727B2 (ja) チップインダクタ封入用エポキシ樹脂組成物及び電子回路
JP4651004B2 (ja) 球状焼結フェライト粒子およびそれを用いた半導体封止用樹脂組成物ならびにそれを用いて得られる半導体装置
JP2001354754A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP6941737B2 (ja) フレーク状封止用樹脂組成物、および半導体装置
JP5124930B2 (ja) 半導体封止用エポキシ樹脂組成物及び半導体装置
JPH0366151A (ja) 半導体装置
JP3826745B2 (ja) コンデンサ封止用エポキシ樹脂組成物及びコンデンサ装置
TWI383477B (zh) 球狀燒結肥粒鐵粒子及使用其之半導體封包用樹脂組成物暨自其所得之半導體裝置
JP2001040182A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
KR20110018606A (ko) 반도체 소자 밀봉용 에폭시 수지 조성물 및 이를 이용한 반도체 소자 패키지
JP3967205B2 (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2001072743A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2007169655A (ja) 半導体封止用エポキシ樹脂組成物およびそれを用いた半導体装置
JP2003246848A (ja) 封止用エポキシ樹脂組成物及び片面封止型半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060913

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070207

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3916889

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313118

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term